JP7792911B2 - 半導体素子、半導体装置及び半導体素子の製造方法 - Google Patents

Description

本開示は、半導体素子、半導体装置及び半導体素子の製造方法に関する。

半導体素子において、ワイヤボンディングにより外部の回路と接続される半導体素子が使用されている。このワイヤボンディングは、半導体素子を構成する半導体基板の表面側に形成された配線領域に配置されたパッドにボンディングワイヤを接着する接続方法である。ボンディングワイヤの接着は、金属製のボンディングワイヤをパッドに加熱圧接することにより行うことができる。このボンディングワイヤは、半導体基板と接する面とは異なる側から接着される。

これに対し、パッドの近傍の半導体基板に開口部を形成してパッドを露出させ、半導体基板の裏面側から開口部を介してボンディングワイヤをパッドに接着させる半導体素子が提案されている。例えば、半導体基板の裏面側に照射された光の撮像を行う裏面照射型の撮像素子においては、入射光の集光を行うレンズが形成されるレンズ層やレンズ層の下地を平坦化する平坦化膜が半導体基板の裏面側に配置される。半導体基板の開口部は、これらレンズ層及び平坦化膜を除去した後に形成する必要がある。なお、ワイヤボンディングのパッドは半導体基板の端部に配置される。ボンディングワイヤ長を短縮するためである。また、半導体基板をウェハから個片化するダイシングのブレードが当接する領域であるスクライブラインがウェハ状の半導体基板の周囲に配置される。半導体素子の小型化に伴い、スクライブラインに近接してワイヤボンディングのパッドが配置される。このスクライブラインは、半導体基板に形成された線状の溝であり、レンズ層及び平坦化膜を除去した後の半導体基板に形成される。

これらワイヤボンディングを行う領域とスクライブラインを形成する領域のレンズ層及び平坦化膜を同時に除去する半導体装置が提案されている（例えば、特許文献１参照）。この半導体装置においては、レンズ層及び平坦化膜が除去された開口部に隣接する半導体基板に、ワイヤボンディングの開口部とスクライブラインの溝とが個別に形成される。

特開２０１６－１３１１７９号公報

ワイヤボンディングによる接続の信頼性を確保するためには、パッド及びボンディングワイヤの接着強度を測定して管理する必要がある。この接着強度の測定は、パッドに接着されたボンディングワイヤを破断させて強度を測定するシェア強度試験により行うことができる。このシェア強度試験は、測定用の器具によりボンディングワイヤの接着部を半導体基板の面に平行な方向に押動することにより行われる。しかし、上述の従来技術では、ボンディングワイヤの接着部が半導体基板の開口部に配置されるため、測定用の器具による押動ができず、接着強度の測定ができないという問題がある。

そこで、本開示では、半導体基板の裏面側から接合接着されたボンディングワイヤの接着強度を測定する半導体素子、半導体装置及び半導体素子の製造方法を提案する。

本開示に係る半導体素子は、半導体基板と、接着パッドとを有する。半導体基板は、素子が形成されるとともに上記素子の信号を伝達する配線を有する配線領域が隣接して配置される。接着パッドは、上記半導体基板が除去された領域である半導体基板除去領域に隣接する上記配線領域に配置されて上記配線に接続されるとともに外部との接続のための接続部が接着される。上記半導体基板除去領域は、上記接着パッド及び上記接続部の接着強度の測定のための領域を含む。

また、本開示に係る半導体装置は、半導体基板と、接着パッドと、処理回路とを有する。半導体基板は、素子が形成されるとともに上記素子の信号を伝達する配線を有する配線領域が隣接して配置される。接着パッドは、上記半導体基板が除去された領域である半導体基板除去領域に隣接する上記配線領域に配置されて上記配線に接続されるとともに外部との接続のための接続部が接着される。処理回路は、伝達される信号を処理する。上記半導体基板除去領域は、上記接着パッド及び上記接続部の接着強度の測定のための領域を含む。

また、本開示に係る半導体素子の製造方法は、素子が形成された半導体基板に上記素子の信号を伝達する配線及び上記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドを備える配線領域を配置する工程と、上記接着パッドの近傍の領域の上記半導体基板を除去する工程と、を含み、上記半導体基板を除去する工程は、上記接着パッド及び上記接続部の接着強度の測定のための領域を含む上記領域を除去する。

本開示の実施形態に係る撮像素子の構成例を示す図である。 本開示の実施形態に係る撮像素子の構成例を示す平面図である。 本開示の第１の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の実施形態に係るシェア強度試験の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の実施形態に係る撮像素子の他の構成例を示す図である。 本開示の実施形態に係る撮像素子の他の構成例を示す図である。 本開示の実施形態に係る撮像素子の他の構成例を示す図である。 本開示の第２の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第３の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の第４の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。 本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。 本開示に係る技術が適用され得る撮像装置の構成例を示す図である。

以下、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．撮像装置の構成

（１．第１の実施形態）
［撮像素子の構成］
図１は、本開示の実施形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表すブロック図である。この撮像素子１を例に挙げて本開示の実施形態に係る半導体素子を説明する。撮像素子１は、被写体の画像データを生成する半導体素子である。撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０とを備える。

画素アレイ部１０は、複数の画素１００が配置されて構成されたものである。同図の画素アレイ部１０は、複数の画素１００が２次元行列の形状に配列される例を表したものである。ここで、画素１００は、入射光の光電変換を行う光電変換部を備え、照射された入射光に基づいて被写体の画像信号を生成するものである。この光電変換部には、例えば、フォトダイオードを使用することができる。それぞれの画素１００には、信号線２１及び３１が配線される。画素１００は、信号線２１により伝達される制御信号に制御されて画像信号を生成し、信号線３１を介して生成した画像信号を出力する。なお、信号線２１は、２次元行列の形状の行毎に配置され、１行に配置された複数の画素１００に共通に配線される。信号線３１は、２次元行列の形状の列毎に配置され、１列に配置された複数の画素１００に共通に配線される。

垂直駆動部２０は、上述の画素１００の制御信号を生成するものである。同図の垂直駆動部２０は、画素アレイ部１０の２次元行列の行毎に制御信号を生成し、信号線２１を介して出力することができる。

カラム信号処理部３０は、画素１００により生成された画像信号の処理を行うものである。同図のカラム信号処理部３０は、画素アレイ部１０の１行に配置された複数の画素１００からの画像信号の処理を同時に行う。この処理として、例えば、画素１００により生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換や画像信号のオフセット誤差を除去する相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）を行うことができる。処理後の画像信号は、撮像素子１の外部の回路等に対して出力される。なお、同図の撮像素子１は、請求の範囲に記載の半導体素子の一例である。

［撮像素子の平面の構成］
図２は、本開示の実施形態に係る撮像素子の構成例を示す平面図である。同図は、撮像素子１の構成例を表す平面図であり、撮像素子１の裏面側の構成例を表す図である。撮像素子１は、半導体基板１１０及び配線領域１２０を備える。配線領域１２０は、半導体基板１１０の表面側に配置される。なお、同図の撮像素子１の裏面側は、半導体基板１１０の裏面側に対応する。図１において説明した画素アレイ部１０は、半導体基板１１０の裏面側の中央部に形成される。同図に於ける左右の端部近傍の半導体基板１１０は除去され、配線領域１２０が露出した領域が形成される。この領域を半導体基板除去領域１９０と称する。同図の半導体基板除去領域１９０は、撮像素子１の左右の側面に沿って形成される例を表したものである。

この半導体基板除去領域１９０に接着パッド１２５が配置される。この接着パッド１２５は、ワイヤボンディングによりボンディングワイヤが接着される電極である。後述するように、接着パッド１２５は、配線領域１２０に埋め込まれており、配線領域１２０に形成された開口部１７１により半導体基板除去領域１９０の側に露出する構成となる。

［撮像素子の断面の構成］
図３は、本開示の第１の実施形態に係る撮像素子の構成例を示す断面図である。同図は、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板１１０と、配線領域１２０と、絶縁膜１４１および１５３と、カラーフィルタ１４２と、オンチップレンズ１５１と、支持基板１６０とを備える。なお、同図には、ボンディングワイヤ９０を記載した。

半導体基板１１０は、半導体素子が形成される基板である。具体的には、半導体基板１１０には、半導体素子の拡散領域が形成される。この半導体基板１１０は、例えば、シリコン（Ｓｉ）により構成することができる。半導体素子は、半導体基板１１０に形成されたウェル領域に配置される。便宜上、同図の半導体基板１１０は、ｐ型のウェル領域に構成されるものと想定する。このｐ型のウェル領域にｎ型又はｐ型の半導体領域を形成することにより、半導体素子を形成することができる。

同図には、光電変換部１０１および電荷転送部１０２を例として記載した。光電変換部１０１は、図１において説明した画素１００毎に配置され、入射光の光電変換を行う素子である。光電変換部１０１は、同図の半導体基板１１０に配置されたｎ型の半導体領域１１１（白抜きの矩形の領域）により構成される。具体的には、ｎ型の半導体領域１１１及び周囲のｐ型のウェル領域の界面のｐｎ接合により構成されるフォトダイオードが光電変換部１０１に該当する。

電荷転送部１０２は、光電変換部１０１により生成された電荷を転送する素子である。この電荷転送部１０２は、ゲート１１２を備えるＭＯＳトランジスタにより構成される。ゲート１１２は、半導体基板１１０の表面側に配置されるゲート電極に半導体基板１１０の表面からｎ型の半導体領域１１１に達する深さの柱状の埋め込みゲートが接合された形状に構成される。電荷転送部１０２は、光電変換部１０１により生成された電荷を半導体基板１１０の厚さ方向に転送する縦型のＭＯＳトランジスタである。電荷転送部１０２により転送された電荷は、半導体基板１１０の表面近傍に配置される浮遊拡散領域（不図示）に転送される。その後、この転送された電荷に基づいて、不図示の画素回路により画像信号が生成される。

なお、光電変換部１０１及び電荷転送部１０２は、画素１００毎に配置される。

後述するように、撮像素子１の端部には、半導体基板除去領域１９０が配置される。この半導体基板除去領域１９０に隣接する面の半導体基板１１０には、貫通絶縁部１１９を配置することができる。この貫通絶縁部１１９は、半導体基板１１０を貫通する形状の絶縁物により構成される。貫通絶縁部１１９を配置することにより、半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁することができる。貫通絶縁部１１９は、半導体基板１１０の壁面に沿って形成されて半導体基板１１０を貫通する溝にＳｉＯ_２等の絶縁物を埋め込むことにより形成することができる。なお、貫通絶縁部１１９は、半導体基板除去領域１９０に隣接する面以外の半導体基板１１０の側面に配置することもできる。

配線領域１２０は、半導体基板１１０の表面側に隣接して配置されて素子の信号を伝達する配線を有する領域である。この配線領域１２０は、配線１２２と、絶縁層１２１とを備える。配線１２２は、素子の信号を伝達するものである。この配線１２２は、例えば、銅（Ｃｕ）やタングステン（Ｗ）等の金属により構成することができる。絶縁層１２１は、配線１２２を絶縁するものである。この絶縁層１２１は、例えば、酸化シリコン（ＳｉＯ_２）により構成することができる。また、配線１２２及び絶縁層１２１は、多層に構成することができる。異なる層に配置される配線１２２同士は、ビアプラグ１２３により接続することができる。また、配線１２２と半導体基板１１０の素子（半導体領域）との接続は、コンタクトプラグ１２４により行うことができる。ビアプラグ１２３及びコンタクトプラグ１２４は、柱状の金属等により構成することができる。

また、配線領域１２０は、接着パッド１２５をさらに備える。この接着パッド１２５は、ボンディングワイヤ９０が接着される電極である。接着パッド１２５は、例えば、アルミニウム（Ａｌ）により構成することができる。接着パッド１２５に隣接する絶縁層１２１には、開口部１７１が形成される。この開口部１７１を介してボンディングワイヤ９０が接着される。

絶縁膜１４１は、半導体基板１１０の裏面側に配置されて半導体基板１１０を絶縁する膜である。この絶縁膜１４１は、例えば、ＳｉＯ_２により構成することができる。

カラーフィルタ１４２は、画素１００毎に配置されて、画素１００の入射光のうち所定の波長の入射光を透過する光学的なフィルタである。カラーフィルタ１４２には、赤色光、緑色光及び青色光を透過するカラーフィルタ１４２を配置することができる。この場合、画素１００には、赤色光、緑色光及び青色光の何れかに対応するカラーフィルタ１４２が配置される。

オンチップレンズ１５１は、画素１００毎に配置されて入射光を光電変換部１０１に集光するレンズである。このオンチップレンズ１５１は、アクリル樹脂等の有機材料や窒化シリコン（ＳｉＮ）等の無機材料により構成することができる。なお、オンチップレンズ１５１を構成する部材は、画素アレイ部１０の外側の領域に展延して配置される。この領域は、半導体基板１１０の裏面側を保護する保護膜１５２として作用する。

絶縁膜１５３は、オンチップレンズ１５１および保護膜１５２の表面に配置されて、画素アレイ部１０を保護する膜である。この絶縁膜１５３は、例えば、ＳｉＯ_２により構成することができる。

支持基板１６０は、配線領域１２０に隣接して配置されて撮像素子１を支持する基板である。

撮像素子１の端部の半導体基板１１０および半導体基板１１０の裏面側に配置される絶縁膜１４１および保護膜１５２は除去され、配線領域１２０の裏面側が露出する形状となる。この半導体基板１１０が除去される領域を半導体基板除去領域１９０と称する。半導体基板除去領域１９０に隣接する配線領域１２０に接着パッド１２５および開口部１７１が配置され、半導体基板１１０の裏面側から開口部１７１を介してワイヤボンディングが行われる。

ボンディングワイヤ９０は、例えば、金（Ａｕ）等の金属線により構成することができる。ワイヤボンディングは、次の手順により行うことができる。まず、キャピラリーと称される器具にボンディングワイヤ９０を通し、放電加熱によりボンディングワイヤ９０の先端部を球状にする。次に、キャピラリーを使用してボンディングワイヤ９０の先端部を接着パッド１２５に加熱圧接する。これにより、ボンディングワイヤ９０の先端部が接着パッド１２５に接着（溶着）される。この際、ボンディングワイヤ９０の球状の先端部が接着部９１を形成する。ボンディングワイヤ９０の他方の端部は、外部の回路に配置されたパッドに接着され、ワイヤボンディングによる電気的な接続を行うことができる。なお、ボンディングワイヤ９０は、請求の範囲に記載の接続部の一例である。

半導体基板除去領域１９０は、ワイヤボンディングを行うための領域であるとともに、ボンディングワイヤ９０の接着パッド１２５との間の接着強度を測定するための領域である。この接着強度は、接着部９１を接着パッド１２５面から破断させることにより測定することができる。すなわち、接着部９１を破断させる際に必要となる荷重を測定することにより、ボンディングワイヤ９０の接着強度を測定することができる。このような接着強度測定のための試験は、シェア強度試験と称される。同図に表したように、半導体基板除去領域１９０は、領域１９１及び１９２を含んだ領域である。領域１９１は、接着部９１と半導体基板１１０との間の領域である。領域１９２は、接着部９１を基準とする領域１９１の反対側の領域である。

なお、撮像素子１の構成は、この例に限定されない。例えば、貫通絶縁部１１９を省略することもできる。また、絶縁膜１５３を省略することもできる。

［シェア強度試験］
図４は、本開示の実施形態に係るシェア強度試験の一例を示す図である。同図は、シェア強度試験によりボンディングワイヤ９０の接着強度を測定する例を表したものである。便宜上、同図の撮像素子１は、簡略化して記載した。シェア強度試験は、次の手順により行うことができる。まず、試験器具５００を接着部９１の横、すなわち領域１９１に配置する。次に、試験器具５００を矢印の方向に移動させて接着部９１に当接させるとともに接着部９１を押動して剪断する。この剪断の際の加重を測定することにより、接着強度を測定することができる。同図の点線は、破断された接着部９１を表す。このように、領域１９１は接着強度の測定のためにボンディングワイヤ９０を押動して剪断する試験器具５００を配置する領域であり、領域１９２は押動された接着部９１が移動する領域である。本開示の撮像素子１は、領域１９１及び１９２を含む半導体基板除去領域１９０を有することにより、ボンディングワイヤ９０の接着強度を精密に測定することができる。

従来技術の半導体素子では、半導体基板１１０にも開口部１７１と略同じ形状の開口部が形成され、ボンディングワイヤ９０が接着されていた。しかし、撮像素子１においては、半導体基板１１０の厚み方向のサイズを大きくする必要がある。半導体基板１１０の深部にまで到達する赤色光等の長波長の光の光電変換を行うためである。このため、半導体基板の開口部が深くなり、ボンディングワイヤ９０の接着部９１が半導体基板１１０に隠れる形状となる。シェア強度試験に支障を来すこととなる。本開示の半導体素子では、半導体基板除去領域１９０を配置することにより、上述のように精密なシェア強度試験が可能となる。

［撮像素子の製造方法］
図５Ａ乃至５Ｆは、本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。図５Ａ乃至５Ｆは、撮像素子１の製造工程の一例を表す図である。まず、半導体基板１１０にウェル領域およびｎ型の半導体領域１１１等を形成し、半導体基板１１０の表面側に配線領域１２０を形成する。次に、配線領域１２０に支持基板１６０を接着し、半導体基板１１０の裏面側を研削して薄肉化する。次に研削した半導体基板１１０の裏面側に絶縁膜１４１、カラーフィルタ１４２、オンチップレンズ１５１および保護膜１５２並びに絶縁膜１５３を順に配置し、画素アレイ部１０を形成する（図５Ａ）。

次に、絶縁膜１５３に隣接してレジスト４０１を配置する。このレジスト４０１には、半導体基板除去領域１９０の形成のために半導体基板１１０を除去する領域に開口部４０２が形成される。この開口部４０２は、フォトリソグラフィにより形成することができる（図５Ｂ）。

次に、開口部４０２に隣接する絶縁膜１５３、保護膜１５２及び絶縁膜１４１を除去する。これは、ドライエッチングにより行うことができる（図５Ｃ）。

次に、半導体基板１１０の端部を除去し、半導体基板除去領域１９０を形成する。これは、レジスト４０１を使用して半導体基板１１０の端部をエッチングすることにより行うことができる。このエッチングにもドライエッチングを適用することができる。この際、図５Ｃとは異なるエッチング条件に基づいてドライエッチングを行う（図５Ｄ）。

次に、レジスト４０１を除去し、レジスト４０３を配置する。このレジスト４０３には、配線領域１２０の開口部１７１を形成する領域に開口部４０４が形成される（図５Ｅ）。

次に、レジスト４０３を使用して配線領域１２０の絶縁層１２１をエッチングして開口部１７１を形成する（図５Ｆ）。

その後、レジスト４０３を除去し、撮像素子１が形成されたウェハのダイシングを行って、撮像素子１を個片化する。次に、ダイボンディングを行って個片化した撮像素子１を半導体パッケージ等の基板上に接着する。次に、ワイヤボンディングを行って、接着パッド１２５にボンディングワイヤ９０を接着する。以上の工程により撮像素子１を製造することができる。

［撮像素子の他の構成］
図６Ａ乃至６Ｃは、本開示の実施形態に係る撮像素子の他の構成例を示す図である。図６Ａ乃至６Ｃは、図２と同様に撮像素子１の構成例を表す平面図である。図６Ａ乃至６Ｃの撮像素子１は、半導体基板除去領域１９０の形状が図２の撮像素子１と異なる。

図６Ａの撮像素子１は、接着パッド１２５の並び方向に沿って半導体基板除去領域１９０が配置される例を表したものである。シェア強度試験を行う際には、図４に表したように、試験器具５００をボンディングワイヤ９０の接着部９１と半導体基板１１０の間に配置して行うことができる。この場合には、同図の紙面の横方向及び縦方向をそれぞれｘ軸及びｙ軸とすると、ｘ軸の方向に接着部９１を押動して接着強度を測定することとなる。また、試験器具５００をボンディングワイヤ９０の接着部９１の同図における上側または下側に配置してｙ軸の方向に接着部９１を押動するシェア強度の測定も可能となる。この場合には、試験器具５００を撮像素子１の端部からｙ軸の方向に動かすことにより、複数のボンディングワイヤ９０のシェア強度試験を順次行うことができる。この場合、半導体基板除去領域１９０に含まれるシェア強度試験を行うための領域には、ボンディングワイヤ９０の間の領域が該当する。

図６Ｂの撮像素子１は、接着パッド１２５毎に半導体基板除去領域１９０を配置する場合の例を表したものである。半導体基板除去領域１９０は、撮像素子１の端部にも構成される。このような形状の半導体基板除去領域１９０は、個片化する前のウェハ状の撮像素子１において、隣接する撮像素子１と共有することができる。すなわち、図６Ｂの半導体基板除去領域１９０は、隣接する撮像素子１の端部の半導体基板１１０を共通に除去し、ダイシングを行うことにより形成することができる。図２の撮像素子１の半導体基板除去領域１９０も同様に形成することができる。

図６Ｃの撮像素子１は、接着パッド１２５毎に配置されるとともに撮像素子１の端部を除く領域に配置される半導体基板除去領域１９０の例を表したものである。

このように、本開示の第１の実施形態の撮像素子１は、接着パッド１２５の近傍の半導体基板を除去することにより、ボンディングワイヤ９０の接着強度の測定を行うことができる。

（２．第２の実施形態）
上述の第１の実施形態の撮像素子１は、貫通絶縁部１１９により半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁していた。これに対し、本開示の第２の実施形態の撮像素子１は、絶縁膜１５３により絶縁を行う点で、上述の第１の実施形態と異なる。

［撮像素子の断面の構成］
図７は、本開示の第２の実施形態に係る撮像素子の構成例を示す断面図である。同図は、図３と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板１１０の貫通絶縁部１１９が省略され、半導体基板除去領域１９０に隣接する半導体基板１１０及び配線領域１２０の面に絶縁膜１５３が配置される点で、図３の撮像素子１と異なる。

同図の絶縁膜１５３は、半導体基板除去領域１９０における撮像素子１の端部に展延された形状に構成され、半導体基板１１０の側面を覆う形状に構成される。この絶縁膜１５３により半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁することができる。

［撮像素子の製造方法］
図８Ａ乃至８Ｈは、本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。図８Ａ乃至８Ｈは、図５Ａ乃至５Ｆと同様に、撮像素子１の製造工程の一例を表す図である。

図５Ａにおいて説明した工程に従って、絶縁膜１５３以外の画素アレイ部１０を形成する（図８Ａ）。

次に、開口部４０２を有するレジスト４０１を配置し（図８Ｂ）、保護膜１５２及び絶縁膜１４１をエッチングにより除去する（図８Ｃ）。次に、半導体基板１１０の端部を除去し、半導体基板除去領域１９０を形成する（図８Ｄ）。次に、レジスト４０１を除去する（図８Ｅ）。

次に、撮像素子１の裏面側に絶縁物の膜を配置し、絶縁膜１５３を形成する（図８Ｆ）。これは、ＳｉＯ_２等の膜をＣＶＤ（Chemical Vapor Deposition）等を使用して成膜することにより行うことができる。

次に、開口部４０４を有するレジスト４０３を配置し（図８Ｇ）、配線領域１２０の絶縁層１２１をエッチングして開口部１７１を形成する（図８Ｈ）。その後、レジスト４０３を除去する。以上の工程により、撮像素子１を製造することができる。なお、以上の工程は、請求の範囲に記載の半導体素子の製造方法の一例である。

なお、上述の図８Ｅの工程を省略し、レジスト４０１が配置された状態で、図８Ｆにおいて説明した絶縁膜を成膜することもできる。この場合には、半導体基板除去領域１９０に隣接する半導体基板１１０の側面および配線領域１２０の面に絶縁膜１５３が形成される。

これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。

このように、本開示の第２の実施形態の撮像素子１は、絶縁膜１５３により半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁する。貫通絶縁部１１９を省略することができ、撮像素子１の構成を簡略化することができる。

（３．第３の実施形態）
上述の第１の実施形態の撮像素子１は、ワイヤボンディングを行う領域の半導体基板１１０が除去され、配線領域１２０の端部が露出していた。これに対し、本開示の第３の実施形態の撮像素子１は、端部の配線領域１２０にガードリングを配置する点で、上述の第１の実施形態と異なる。

［撮像素子の断面の構成］
図９は、本開示の第３の実施形態に係る撮像素子の構成例を示す断面図である。同図は、図３と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、配線領域１２０の端部にガードリング１２６を備える点で、図３の撮像素子１と異なる。

ガードリング１２６は、配線領域１２０の端部の近傍に配置されて配線領域１２０を保護するものである。このガードリング１２６は、撮像素子１の外周に沿うリング状に構成することができる。前述のように、撮像素子１は、ダイシングにより個片化される。このダイシングの際、配線領域１２０にひび割れや欠けを生じる場合がある。ガードリング１２６は、ひび割れ等の伸展を防ぎ、撮像素子１の破損を防止するものである。ガードリング１２６は、金属部材により構成することができる。具体的には、ガードリング１２６は、同図に表したように交互に積層された配線１２２及びビアプラグ１２３により構成することができる。

また、ガードリング１２６を構成する金属部材である配線１２２及びビアプラグ１２３は、配線領域１２０の半導体基板除去領域１９０に隣接する面に対して埋設された形状に構成することができる。すなわち、ガードリング１２６を構成する配線１２２およびビアプラグ１２３は、配線領域１２０の半導体基板除去領域１９０に隣接する面に露出しない形状に構成することができる。同図のガードリング１２６は、配線領域１２０の半導体基板除去領域１９０に隣接する面との間の領域である領域１２７に絶縁層１２１が配置される。前述のように、半導体基板除去領域１９０は、半導体基板１１０をエッチングすることにより形成される。半導体基板１１０がエッチングされる領域の配線領域１２０にガードリング１２６の配線１２２等が露出する構成の場合には、半導体基板１１０と同時にエッチングされる可能性がある。この場合には、ガードリング１２６が破損することとなる。ガードリング１２６を構成する配線１２２及びビアプラグ１２３を配線領域１２０の半導体基板除去領域１９０に隣接する面において絶縁層２２１に埋設された形状にすることにより、ガードリング１２６の破損を防ぐことができる。なお、ガードリング１２６は、請求の範囲に記載の配線領域保護部の一例である。

これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。

このように、本開示の第３の実施形態の撮像素子１は、配線領域１２０の端部にガードリング１２６を配置することにより、ダイシングの際の破損を防ぐことができる。

（４．第４の実施形態）
上述の第１の実施形態の撮像素子１は、半導体基板１１０を使用していた。これに対し、本開示の第４の実施形態の撮像素子１は、複数の半導体基板が積層されて構成される点で、上述の第１の実施形態と異なる。

［撮像素子の断面の構成］
図１０は、本開示の第４の実施形態に係る撮像素子の構成例を示す断面図である。同図は、図３と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板２１０をさらに備え、ワイヤボンディングのための接着パッドが半導体基板２１０の配線領域に配置される点で、図３の撮像素子１と異なる。

同図の半導体基板１１０は、半導体基板２１０と配線領域同士が貼り合わされて積層される。同図の半導体基板１１０には、配線領域１２０の表面にパッド１２８が配置される。このパッド１２８は、貼り合わせの際に対抗する配線領域のパッドと接着されて電気信号の伝達を行う電極である。パッド１２８は、銅（Ｃｕ）により構成することができる。

半導体基板２１０は、半導体基板１１０と同様に素子が形成される半導体の基板である。この半導体基板２１０には、例えば、半導体基板１１０に配置された光電変換部１０１により生成されて電荷転送部１０２により転送される電荷に基づいて画像信号を生成する画素回路の素子を配置することができる。半導体基板２１０には、貫通絶縁部１１９と同様の構成の貫通絶縁部２１９を配置することができる。また、半導体基板２１０は、両面に配線領域（配線領域２２０ａおよび配線領域２２０ｂ）が配置される。

配線領域２２０ａは、半導体基板１１０の配線領域１２０と貼り合わされる配線領域である。この配線領域２２０ａは、配線２２２ａ及び絶縁層２２１ａに加えてパッド２２８ａを備える。パッド２２８ａは、上述のパッド１２８と接着されるパッドである。半導体基板１１０および２１０の貼り合わせは、パッド１２８及び２２８ａの位置合わせを行った後に加熱圧接して配線領域１２０の絶縁層１２１および配線領域２２０ａの絶縁層２２１ａを接着することにより行うことができる。この際、パッド１２８およびパッド２２８ａも接着され、電気的に接続される。

配線領域２２０ｂは、支持基板１６０が接着される配線領域である。この配線領域２２０ｂは、配線２２２ｂ及び絶縁層２２１ｂを備える。また、配線領域２２０ｂには、接着パッド２２５が配置される。この接着パッド２２５は、ボンディングワイヤ９０が接着されるパッドである。接着パッド２２５の近傍の絶縁層２２１ｂには、開口部２７１が形成される。この開口部２７１を介してワイヤボンディングを行うことができる。

同図の半導体基板除去領域１９０は、半導体基板１１０および半導体基板２１０が除去された領域である。具体的には、同図の半導体基板除去領域１９０は、絶縁膜１５３、保護膜１５２、絶縁膜１４１、半導体基板１１０、配線領域１２０、配線領域２２０ａ及び半導体基板２１０が除去された領域である。この半導体基板除去領域１９０を配置することにより、ワイヤボンディングを行うことができ、ボンディングワイヤ９０の接着強度を測定することができる。なお、半導体基板１１０は、請求の範囲に記載の第２の半導体基板の一例である。

［撮像素子の他の構成］
図１１は、本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。同図は、図１０と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、支持基板１６０の代わりに半導体基板３１０を備える点で、図１０の撮像素子１と異なる。

同図の半導体基板２１０は、半導体基板３１０と配線領域同士が貼り合わされて積層される。同図の半導体基板２１０には、配線領域２２０ｂの表面にパッド２２８ｂが配置される。

半導体基板３１０は、半導体基板１１０と同様に素子が形成される半導体の基板である。この半導体基板３１０には、例えば、図１において説明した垂直駆動部２０やカラム信号処理部３０の素子を配置することができる。半導体基板３１０には、配線領域３２０が配置される。

配線領域３２０は、配線３２２及び絶縁層３２１を備える。また、配線領域３２０には、パッド３２８が配置される。この配線領域３２０は、半導体基板２１０の配線領域２２０ｂと貼り合わされる配線領域である。貼り合わせの際、パッド２２８ｂ及びパッド３２８が接着され、電気的に接続される。

図１２は、本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。同図は、図１１と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板２１０より小さいサイズの半導体基板３１０と支持基板１６０を備える点で、図１１の撮像素子１と異なる。

同図の半導体基板３１０は、半導体基板２１０より小さいサイズに構成される半導体の基板である。この半導体基板３１０は、個片化された半導体基板であり、ウェハ状の撮像素子１の表面側に接合されたものである。このような実装形態は、ＣＯＷ(Chip on Wafer)と称される。半導体基板２１０に接合された半導体基板３１０は、封止材３８０および支持基板１６０により封止される。

同図の半導体基板除去領域１９０は、図３の半導体基板除去領域１９０と同様に絶縁膜１５３、保護膜１５２、絶縁膜１４１及び半導体基板１１０が除去された領域にすることができる。接着パッド２２５の近傍には開口部２７２が形成される。この開口部２７２は、配線領域１２０、配線領域２２０ａ及び半導体基板２１０を貫通する形状に構成される。この開口部２７２を介して接着パッド２２５にワイヤボンディングを行うことができる。

なお、半導体基板２１０の開口部２７２の周囲には、貫通絶縁部２１８が配置される。この貫通絶縁部２１８は、開口部２７２を囲む形状に構成することができる。貫通絶縁部２１８を配置することにより、半導体基板２１０の開口部２７２に接する面を絶縁することができる。

これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。

このように、本開示の第４の実施形態の撮像素子１は、３つ以上の半導体基板が積層される場合において、半導体基板除去領域１９０を配置することにより、ワイヤボンディング及びボンディングワイヤ９０の接着強度の測定を行うことができる。

（５．撮像装置の構成）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カメラ等の撮像装置に適用することができる。

図１３は、本開示に係る技術が適用され得る撮像装置の構成例を示す図である。同図の撮像装置１０００は、撮像素子１００１と、制御部１００２と、画像処理部１００３と、表示部１００４と、記録部１００５と、撮影レンズ１００６とを備える。

撮影レンズ１００６は、被写体からの光を集光するレンズである。この撮影レンズ１００６により、被写体が撮像素子１００１の受光面に結像される。

撮像素子１００１は、被写体の撮像を行う素子である。この撮像素子１００１の受光面には、被写体からの光の光電変換を行う光電変換部を有する複数の画素が配置される。これら複数の画素は、光電変換により生成された電荷に基づく画像信号をそれぞれ生成する。撮像素子１００１は、画素により生成された画像信号をデジタルの画像信号に変換して画像処理部１００３に対して出力する。なお、１画面分の画像信号はフレームと称される。撮像素子１００１は、フレーム単位で画像信号を出力することもできる。

制御部１００２は、撮像素子１００１および画像処理部１００３を制御するものである。制御部１００２は、例えば、マイコン等を使用した電子回路により構成することができる。

画像処理部１００３は、撮像素子１００１からの画像信号を処理するものである。画像処理部１００３における画像信号の処理には、例えば、カラーの画像を生成する際に不足する色の画像信号を生成するデモザイク処理や画像信号のノイズを除去するノイズリダクション処理が該当する。画像処理部１００３は、例えば、マイコン等を使用した電子回路により構成することができる。

表示部１００４は、画像処理部１００３により処理された画像信号に基づいて、画像を表示するものである。表示部１００４は、例えば、液晶モニタにより構成することができる。

記録部１００５は、画像処理部１００３により処理された画像信号に基づく画像（フレーム）を記録するものである。記録部１００５は、例えば、ハードディスクや半導体メモリにより構成することができる。

以上、本開示が適用され得る撮像装置について説明した。本技術は上述の構成要素のうちの撮像素子１００１に適用することができる。具体的には、図１において説明した撮像素子１は、撮像素子１００１に適用することができる。なお、画像処理部１００３は、請求の範囲に記載の処理回路の一例である。撮像装置１０００は、請求の範囲に記載の半導体装置の一例である。

なお、本開示の第２の実施形態の構成は、他の実施形態に適用することができる。具体的には、図７の絶縁膜１５３は、本開示の第３及び第４の実施形態に適用することができる。

本開示の第３の実施形態の構成は、他の実施形態に適用することができる。具体的には、図９のガードリング１２６は、本開示の第２及び第４の実施形態に適用することができる。

（効果）
半導体素子（撮像素子１）は、半導体基板１１０と、接着パッド１２５とを有する。半導体基板１１０は、素子が形成されるとともに上記素子の信号を伝達する配線１２２を有する配線領域１２０が隣接して配置される。接着パッド１２５は、上記半導体基板１１０が除去された領域である半導体基板除去領域１９０に隣接する上記配線領域１２０に配置されて上記配線１２２に接続されるとともに外部との接続のための接続部（ボンディングワイヤ９０）が接着される。上記半導体基板除去領域１９０は、上記接着パッド１２５及び上記接続部（ボンディングワイヤ９０）の接着強度の測定のための領域を含む。これにより、接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。

また、上記半導体基板除去領域１９０は、上記接着強度の測定のために上記接続部（ボンディングワイヤ９０）を押動して剪断する試験器具５００を配置する領域を含んでもよい。これにより、試験器具５００による接着強度の測定を行うことができる。

また、上記半導体基板除去領域１９０は、上記接着強度の測定のために押動された上記接続部（ボンディングワイヤ９０）が移動する領域を含んでもよい。これにより、接着強度の測定のために接続部（ボンディングワイヤ９０）を剪断することができる。

また、上記半導体基板除去領域１９０の近傍に配置されて上記半導体基板１１０を貫通する形状の絶縁物により構成される貫通絶縁部１１９をさらに有してもよい。これにより、半導体基板１１０の側面を絶縁することができる。

また、上記半導体基板１１０の上記半導体基板除去領域１９０に隣接する面に配置される絶縁膜１５３をさらに有してもよい。これにより、半導体基板１１０の側面を絶縁することができる。

また、上記半導体基板除去領域１９０は、上記半導体基板１１０の端部が除去された領域であってもよい。これにより、製造工程において、ウェハ上に隣接して配置される撮像素子１との間において半導体基板除去領域１９０を共通に形成することができる。

また、上記配線領域１２０の端部に沿って配置される配線領域保護部（ガードリング１２６）をさらに有してもよい。これにより、配線領域１２０の端部を保護することができる。

また、上記配線領域保護部（ガードリング１２６）は、上記配線領域１２０の上記半導体基板除去領域１９０に隣接する面に対して埋設された金属部材により構成されてもよい。これにより、金属部材により配線領域１２０の端部を保護することができる。

また、上記配線領域１２０は、上記接着パッド１２５が複数配置され、上記半導体基板除去領域１９０は、隣接する上記接着パッド１２５の間の領域であってもよい。これにより、接着強度の測定の際の試験器具５００の移動方向を１方向に限定することができる。

また、上記接着パッドは、上記半導体基板１１０に積層される第２の半導体基板（半導体基板２１０）の配線領域２２０ｂに配置されてもよい。これにより、複数の半導体基板が積層されて構成される半導体素子の接着パッド２２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。
という作用をもたらす。

また、上記第２の半導体基板（半導体基板２１０）に形成されて上記接続部（ボンディングワイヤ９０）を上記接着パッド２２５に接着するための開口部２７２をさらに有してもよい。これにより、開口部２７２を介した接続部（ボンディングワイヤ９０）の接着を行うことができる。

また、上記第２の半導体基板（半導体基板２１０）の上記開口部２７２の近傍に配置されて上記第２の半導体基板（半導体基板２１０）を貫通する形状の絶縁物により構成される貫通絶縁部２１８をさらに有してもよい。これにより、第２の半導体基板（半導体基板２１０）の開口部２７２の壁面を絶縁することができる。

また、上記素子は、入射光の光電変換を行う光電変換部であってもよい。これにより、入射光の光電変換を行う撮像素子１の接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。

また、半導体装置（撮像装置１０００）は、半導体基板１１０と、接着パッド１２５と、処理回路（画像処理部１００３）とを有する。半導体基板１１０は、素子が形成されるとともに上記素子の信号を伝達する配線１２２を有する配線領域１２０が隣接して配置される。接着パッド１２５は、上記半導体基板１１０が除去された領域である半導体基板除去領域１９０に隣接する上記配線領域１２０に配置されて上記配線１２２に接続されるとともに外部との接続のための接続部（ボンディングワイヤ９０）が接着される。処理回路（画像処理部１００３）は、上記伝達される信号を処理する。上記半導体基板除去領域１９０は、上記接着パッド１２５及び上記接続部（ボンディングワイヤ９０）の接着強度の測定のための領域を含む。これにより、接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。

また、半導体素子（撮像素子１）の製造方法は、素子が形成された半導体基板１１０に上記素子の信号を伝達する配線１２２及び上記配線１２２に接続されるとともに外部との接続のための接続部（ボンディングワイヤ９０）が接着される接着パッド１２５を備える配線領域１２０を配置する工程と、上記接着パッド１２５の近傍の領域の上記半導体基板１１０を除去する工程と、を含み、上記半導体基板１１０を除去する工程は、上記接着パッド１２５及び上記接続部（ボンディングワイヤ９０）の接着強度の測定のための領域を含む上記領域を除去する半導体素子（撮像素子１）の製造方法である。これにより、接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成も取ることができる。
（１）
素子が形成されるとともに前記素子の信号を伝達する配線を有する配線領域が隣接して配置される半導体基板と、
前記半導体基板が除去された領域である半導体基板除去領域に隣接する前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドと
を有し、
前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
半導体素子。
（２）
前記半導体基板除去領域は、前記接着強度の測定のために前記接続部を押動して剪断する器具を配置する領域を含む前記（１）に記載の半導体素子。
（３）
前記半導体基板除去領域は、前記接着強度の測定のために押動された前記接続部が移動する領域を含む前記（１）に記載の半導体素子。
（４）
前記半導体基板除去領域の近傍に配置されて前記半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する前記（１）から（３）の何れかに記載の半導体素子。
（５）
前記半導体基板の前記半導体基板除去領域に隣接する面に配置される絶縁膜をさらに有する前記（１）から（４）の何れかに記載の半導体素子。
（６）
前記半導体基板除去領域は、前記半導体基板の端部が除去された領域である前記（１）から（５）の何れかに記載の半導体素子。
（７）
前記配線領域の端部に沿って配置される配線領域保護部をさらに有する前記（６）に記載の半導体素子。
（８）
前記配線領域保護部は、前記配線領域の前記半導体基板除去領域に隣接する面に対して埋設された金属部材により構成される前記（７）に記載の半導体素子。
（９）
前記配線領域は、前記接着パッドが複数配置され、
前記半導体基板除去領域は、隣接する前記接着パッドの間の領域である
前記（１）から（５）の何れかに記載の半導体素子。
（１０）
前記接着パッドは、前記半導体基板に積層される第２の半導体基板の配線領域に配置される前記（１）から（９）の何れかに記載の半導体素子。
（１１）
前記第２の半導体基板に形成されて前記接続部を前記接着パッドに接着するための開口部をさらに有する前記（１０）に記載の半導体素子。
（１２）
前記第２の半導体基板の前記開口部の近傍に配置されて前記第２の半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する前記（１１）に記載の半導体素子。
（１３）
前記素子は、入射光の光電変換を行う光電変換部である前記（１）から（１２）の何れかに記載の半導体素子。
（１４）
素子が形成されるとともに前記素子の信号を伝達する配線を有する配線領域が隣接して配置される半導体基板と、
前記半導体基板が除去された領域である半導体基板除去領域に隣接する前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドと、
前記伝達される信号を処理する処理回路と
を有し、
前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
半導体装置。
（１５）
素子が形成された半導体基板に前記素子の信号を伝達する配線及び前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドを備える配線領域を配置する工程と、
前記接着パッドの近傍の領域の前記半導体基板を除去する工程と、
を含み、
前記半導体基板を除去する工程は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む前記領域を除去する
半導体素子の製造方法。

１、１００１ 撮像素子
１０ 画素アレイ部
３０ カラム信号処理部
９０ ボンディングワイヤ
９１ 接着部
１００ 画素
１１０、２１０、３１０ 半導体基板
１１９、２１８、２１９ 貫通絶縁部
１２０、２２０ａ、２２０ｂ、３２０ 配線領域
１２１、２２１、２２１ａ、２２１ｂ、３２１ 絶縁層
１２２、２２２ａ、２２２ｂ、３２２ 配線
１２３ ビアプラグ
１２４ コンタクトプラグ
１２５、２２５ 接着パッド
１２６ ガードリング
１５２ 保護膜
１５３ 絶縁膜
１６０ 支持基板
１７１、２７１、２７２ 開口部
１９０ 半導体基板除去領域
１９１、１９２ 領域
５００ 試験器具
１０００ 撮像装置

Claims (11)

1. 素子が形成される半導体基板と、
   前記半導体基板に隣接して配置されて前記素子の信号を伝達する配線及び絶縁層を有する配線領域と、
   前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される複数の接着パッドと、
   複数の前記接着パッド毎に配置されて前記半導体基板を貫通するとともに底部が前記接着パッドに隣接する領域を含み、前記半導体基板の端部に接する形状の開口部により構成される半導体基板除去領域と
   を有し、
   前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
   半導体素子。
2. 前記半導体基板除去領域は、前記接着強度の測定のために前記接続部を押動して剪断する器具を配置する領域を含む請求項１に記載の半導体素子。
3. 前記半導体基板除去領域は、前記接着強度の測定のために押動された前記接続部が移動する領域を含む請求項１に記載の半導体素子。
4. 前記半導体基板除去領域の近傍に配置されて前記半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する請求項１に記載の半導体素子。
5. 前記半導体基板の前記半導体基板除去領域に隣接する面に配置される絶縁膜をさらに有する請求項１に記載の半導体素子。
6. 前記配線領域の端部に沿って配置される前記配線領域に埋設された金属部材により構成される配線領域保護部をさらに有する請求項１に記載の半導体素子。
7. 複数の前記半導体基板除去領域は、３つの側壁を有する形状に構成される請求項１に記載の半導体素子。
8. 前記半導体基板に積層される第２の半導体基板をさらに有する請求項１に記載の半導体素子。
9. 前記素子は、入射光の光電変換を行う光電変換部である請求項１に記載の半導体素子。
10. 素子が形成される半導体基板と、
    前記半導体基板に隣接して配置されて前記素子の信号を伝達する配線及び絶縁層を有する配線領域と、
    前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される複数の接着パッドと、
    複数の前記接着パッド毎に配置されて前記半導体基板を貫通するとともに底部が前記接着パッドに隣接する領域を含み、前記半導体基板の端部に接する形状の開口部により構成される半導体基板除去領域と、
    前記伝達される信号を処理する処理回路と
    を有し、
    前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
    半導体装置。
11. 素子が形成された半導体基板に前記素子の信号を伝達する配線、絶縁層及び前記配線に接続されるとともに外部との接続のための接続部が接着される複数の接着パッドを備える配線領域を隣接して配置する工程と、
    複数の前記接着パッド毎に配置されて前記半導体基板を貫通するとともに底部が前記接着パッドに隣接する領域と前記接着パッド及び前記接続部の接着強度の測定のための領域とを含み、前記半導体基板の端部に接する形状の開口部を前記半導体基板に形成する工程と
    を含む半導体素子の製造方法。