TW202215560A - 檢查用匣 - Google Patents

Abstract

本發明係關於檢查過程，其包括提供通向微裝置觸點之通路、量測該微裝置及分析資料以識別該微裝置之缺陷或效能。本發明亦係關於在微裝置上形成測試電極。該等測試電極可連接至隱藏觸點。微裝置之類型可為豎直、橫向或一倒裝晶片。

Description

檢查用匣

本發明係關於檢查過程，其包括提供通向微裝置觸點之通路、量測微裝置及分析資料以識別微裝置之缺陷或效能。

本發明係關於一種形成用於豎直微裝置之測試電極的方法，該方法包含：在微裝置基板上形成微裝置，該微裝置在背對微裝置基板之表面上具有隱藏觸點；形成保護層以覆蓋隱藏觸點之一部分；形成電介質層以覆蓋微裝置之表面及微裝置側壁之至少部分；形成開口以提供通向隱藏觸點之通路；以及形成電極以提供在微裝置外部通向隱藏觸點之通路。

本發明亦關於一種形成用於倒裝晶片微裝置之測試電極的方法，該方法包含：在微裝置基板上形成微裝置；形成電介質層以覆蓋微裝置之表面及微裝置側壁之至少部分；在微裝置上形成釋放層；在微裝置之頂部上形成共同層；用電介質覆蓋共同層；在微裝置內之至少一側上形成開口，其中電介質覆蓋開口之側壁；用導電層填充開口之一部分；在具有較厚電介質之微裝置周圍形成框架；移除微裝置基板及共同層；以及使一個以上觸點背對匣基板。

本發明亦關於一種形成用於橫向微裝置之測試電極的方法，該方法包含：在微裝置基板上形成微裝置；形成第一電介質層以覆蓋微裝置之第一表面及微裝置側壁之至少部分，其中第一表面為p型或n型，且歐姆件在第一表面之頂部上；形成開口以提供通向微裝置之背對微裝置基板之第一表面的一部分之通路；用第一電介質覆蓋開口之側壁；在第一表面上形成測試電極；通過第一電介質中之開口將第一測試電極耦接至第一表面；將第二電極耦接至微裝置之面向微裝置基板之表面上的接觸層；以及對電介質進行開口以提供通向微裝置之另一接觸層的通路。

本發明亦關於一種形成用於倒裝晶片微裝置之測試電極的方法，該方法包含：在微裝置基板上形成微裝置；形成電介質層以覆蓋微裝置之表面及微裝置側壁之至少部分；在微裝置上形成釋放層；用電介質覆蓋轉移層；在微裝置內之至少一側上形成開口，其中電介質覆蓋開口之側壁；在微裝置之頂表面上形成電極；對電極進行圖案化，使其個別地耦接至每一觸點；在微裝置之頂部觸點上形成歐姆結構；在微裝置之頂部上形成轉移層；移除微裝置基板及轉移層；以及使一個以上觸點背對匣基板。

本發明亦關於一種形成用於橫向微裝置之測試電極的方法，該方法包含：在微裝置基板上形成微裝置；形成第一電介質層以覆蓋微裝置之第一表面及微裝置側壁之至少部分，其中第一表面為p型或n型，且歐姆件在第一表面之頂部上；形成開口以提供通向微裝置之背對微裝置基板之第一表面的一部分之通路；用第一電介質覆蓋開口之側壁；在微裝置之底表面上形成電極；對電極進行圖案化，使其個別地耦接至每一觸點；在微裝置之頂部上形成轉移層；對電介質進行開口以提供通向電極之通路；移除微裝置基板及轉移層；以及將微裝置接合至匣基板。

在本說明書中，術語「裝置」及「微裝置」可互換使用。然而，對熟習此項技術者顯而易見的是，此處所描述之實施例與裝置大小無關。

本發明係關於檢查過程，其包括提供通向微裝置觸點之通路、量測微裝置及分析資料以識別微裝置之缺陷或效能。

在一種情況下，提供通向微裝置之通路包括在轉移至匣基板之前形成耦接至隱藏觸點（例如豎直、橫向或倒裝晶片）之測試電極。在另一相關情況下，形成用於可接取觸點(例如豎直、橫向或倒裝晶片)之測試電極。隱藏觸點為微裝置中之偏壓點，其中隱藏觸點面向基板且無法自表面接近。

倒裝晶片裝置在背對基板之表面上具有至少兩個觸點。豎直裝置具有至少一個面向基板之觸點及一個背對基板之觸點。橫向裝置具有至少兩個面向基板之觸點。

在另一情況下，形成開口以提供通向耦接至微裝置之隱藏觸點的測試電極（例如，用於豎直裝置之p測試電極及用於橫向裝置之p、n測試電極）之通路。

在另一態樣中，經由測試電極量測匣（或供體基板）中之裝置。量測可為電氣量測或電氣及光學量測。

在量測之後，移除或隔離至少一個測試電極以用於微裝置。

在另一情況下，測試電極在轉移過程期間與微裝置隔離，其中微裝置自匣（或供體）基板置放於系統基板中。

在另一情況下，在量測或電極隔離之後，襯墊形成於裝置上，從而實現微裝置至系統基板中之接合。

亦可在量測過程之前形成襯墊。保護層可形成於襯墊之頂部上，使得襯墊在量測過程期間在轉移之前不會受損/變形。

在另一相關實施例中，形成襯墊，且在量測之後形成及隔離電極。在此情況下，移除電極能夠實現用於接合之襯墊。在一種情況下，襯墊可為金的且電極可為鋁的。在量測之後移除鋁會清潔襯墊之表面且使其能夠用於接合。

微裝置可具有頂表面及底表面。頂表面背對基板且彼表面上之觸點為可接取的。底表面面向基板且被其他層覆蓋，且彼表面處之觸點被隱藏。此處之實施例描述了提供通向一個裝置中之隱藏及可接取觸點兩者之通路的方法。在一種情況下，電極形成於微裝置基板之表面上。電極通過覆蓋觸點之電介質中的開口耦接至隱藏觸點。隨後將晶圓接合至另一基板並移除供體基板。接著，移除電介質以提供通向隱藏觸點之電極的通路。另一電極可沈積於藉由移除微裝置晶圓而暴露之裝置的第二表面上。第二電極可通過第二表面頂部上之第二電介質中的開口連接至可接取觸點。第二電極之經圖案化部分亦可通過覆蓋第一電極之電介質中的開口連接至第一電極。

圖1展示結構及形成用於具有至少一個隱藏觸點之豎直裝置之測試電極的方法的例示性實施例。在一個相關實施例中，使用釋放層。如圖1A中突出顯示，微裝置形成於微裝置基板上。微裝置在背對微裝置基板之表面上具有至少一個觸點。可形成保護層或接觸層以覆蓋觸點之部分。觸點可為歐姆層與摻雜層之組合。該摻雜層可為p摻雜層或n摻雜層。形成電介質層以覆蓋微裝置之表面及微裝置側壁之至少部分。形成開口以提供通向觸點（或保護層）之通路。形成電極以產生微裝置觸點通向微裝置之外部區域的通路。電極亦可充當釋放層，或其他層可作為釋放層形成於電極之頂部上。在基板之頂部上亦可存在一些共同層。電介質亦可覆蓋共同層。如圖1B中所展示，裝置接合至匣（供體基板）。在接合之前或在接合期間，殼體層可圍繞裝置而形成。隨後移除微裝置基板且可回蝕（或藉由其他方式移除）共同層。此處，裝置可具有背對匣基板之頂部觸點。歐姆結構可形成於裝置之觸點上。歐姆可為n型或p型。形成電極以提供通向頂部觸點之通路。在此實例中，電極係耦接至頂部n歐姆之n電極(在另一情況下，其可為p電極)。在形成n電極或n歐姆之前，可在微裝置之頂表面上形成電介質。在此情況下，可形成開口以提供通向裝置頂部觸點或n歐姆之通路。

圖1C展示具有用於隱藏觸點之電極及用於頂部觸點之電極的匣或供體基板之俯視圖。電極可耦接至一個以上微裝置。在一種情況下，電極可形成列及行。在另一情況下，該等電極可形成列或行。為接近用於一或多個隱藏觸點之電極，電介質被圖案化（或從測試電極之一部分移除）。此處，p電極耦接至隱藏觸點且n電極耦接至頂部觸點（n及p電極可更換，或可取決於微裝置之類型而產生其他功能性電極)。

在執行量測之後，頂部電極（n電極）可經圖案化或移除以隔離每一微裝置。可在頂部觸點上形成襯墊。在另一情況下，n電極可留在基板上。

在將微裝置自匣轉移至另一基板（系統基板）之前，隱藏觸點之電極亦可經隔離或移除。此過程可與移除釋放層相同。其可以化學方式、熱方式或光學方式進行。

圖1D展示具有兩種類型之觸點(隱藏及可接取觸點)之裝置的另一相關實施例。此處，在形成接觸隱藏觸點之第2電極之後或同時形成轉移層。在裝置與主基板（圖1B中之一個實例）分離之後，形成第二電極（電極2）且形成諸如膜、錨定件、釋放層、力層、緩衝層（稱為轉移層）之其他層。將裝置接合至稱為匣基板之另一基板。

圖1實例展示利用兩種類型之觸點(隱藏及可接取觸點)之微裝置的相關實施例。一個電極連接至隱藏電極且藉由至少電介質層與連接至可接取電極之另一電極分離。對電介質層進行圖案化以提供通向連接至隱藏觸點之電極的通路。電極可在平坦化層上或其可覆蓋裝置之側面。

圖2展示結構及形成用於不具有隱藏觸點之倒裝晶片裝置之測試電極的方法的例示性實施例。此處，可自頂表面接近所有觸點。在一個實施例中，使用釋放層。如圖2A中突出顯示，微裝置形成於微裝置基板上。可形成電介質層以覆蓋微裝置之表面及微裝置側壁之至少部分。可形成釋放層以促進進一步的集成製程。在基板之頂部上亦可存在一些共同層。電介質亦可覆蓋共同層。本實施例適用於諸如雙台面、角台面、側接觸跡線之不同的倒裝晶片裝置結構及其他方法。此處吾等使用貫穿結構之VIA來解釋實施例。可形成VIA，其至少一側在微裝置內。電介質亦可覆蓋VIA之側壁。導電層可填充VIA之至少部分。VIA可部分填充有另一層。框架可圍繞具有較厚電介質之裝置而形成。或較厚電介質可僅在裝置之背對微裝置基板之表面上。框架亦可應用於此處所呈現的其他實施例。如圖2B中所展示，裝置接合至匣（供體）基板。在接合之前或在接合期間，殼體層可圍繞裝置而形成。移除微裝置基板，且藉由其他方式回蝕或移除共同層。此處，裝置可具有一個以上背對匣基板之觸點。歐姆結構可形成於裝置之觸點中之一者上。使用之前形成之VIA將另一觸點耦接至裝置之另一側（亦可在將裝置轉移至匣基板中之後形成VIA）。頂部歐姆可為n型或p型。形成電極以提供通向頂部觸點之通路。形成另一電極以提供通向VIA之通路。在此實例中，電極中之一者係耦接至頂部n歐姆之n電極（其在另一情況下可為p電極），且另一電極為p電極。在形成電極或n歐姆之前，可在微裝置之頂表面上形成電介質。在此情況下，可形成開口以提供通向裝置頂部觸點或n歐姆之通路。

圖2C展示具有用於頂部觸點之兩個電極之匣或供體基板的俯視圖。電極可耦接至一個以上微裝置。在一種情況下，電極可形成列及行。在此情況下，需要在n電極與p電極之間使用電介質以防止交叉點處發生短路。在另一情況下，該等電極可形成列或行（圖2C中所示）。

圖2D展示具有可接取觸點之倒裝晶片的另一相關實例。此處，電極形成於裝置之頂表面上且經圖案化以使得其個別地耦接至每一觸點。電極通過觸點之頂部上的電介質層中之開口耦接至觸點。在電極形成於頂部上之後，形成微裝置基板（例如圖2B）且形成諸如膜、錨定件、釋放層、力層、緩衝層（稱為轉移層）之其他層。將裝置接合至稱為匣基板之另一基板。

圖2E為倒裝晶片之實例，其中經由隱藏連接件實現電極至一個觸點之連接。此藉由裝置中之VIA觸點完成。此結構之益處在於經由電介質層，兩個電極愈加隔離。此亦可允許形成具有電極之列及行結構，其可實現對測試裝置之更多控制（下至個別裝置）。

在執行量測之後，頂部電極可經圖案化或移除以隔離每一微裝置。可在頂部觸點上形成襯墊。在另一情況下，電極可留在基板上。

在將微裝置自匣轉移至另一基板（系統基板）之前，移除釋放層。其可以化學方式、熱方式或光學方式進行。

圖3展示裝置結構及形成用於不具有可被直接接近之觸點的橫向裝置之測試電極的方法之例示性實施例。在一個實施例中，使用釋放層。如圖3A中突出顯示，微裝置形成於微裝置基板上。可形成電介質層（電介質1）以覆蓋微裝置之表面及微裝置側壁之至少部分。可形成VIA以提供通向背對微裝置基板之表面的通路。此表面可為p型或n型或其他類型之功能層。在此表面之頂部上可存在歐姆層。測試電極形成於表面上。電極中之一者通過電介質1中之開口耦接至頂表面。第二電極耦接至另一接觸層，該接觸層可位於裝置之面向基板之另一表面處。VIA之側壁由電介質覆蓋。電介質可係開放的以提供通向微裝置之另一觸點的通路。可形成釋放層以促進進一步的集成製程。釋放層可形成於另一電介質層（電介質層2）上。電極亦可充當釋放層。在基板之頂部上亦可存在一些共同層。電介質1或電介質2亦可覆蓋共同層。可形成VIA，其至少一側在微裝置內。電介質亦可覆蓋VIA之側壁。導電層可填充VIA之至少部分。VIA可部分填充有另一層。框架可圍繞具有較厚電介質之裝置而形成。或較厚電介質可僅在裝置之背對微裝置基板之表面上。框架亦可應用於此處所呈現的其他實施例。框架可為電介質2之部分或其可分離層。如圖3B中所展示，裝置接合至匣（供體）基板。在接合之前或在接合期間，殼體層可圍繞裝置而形成。移除微裝置基板，且藉由其他方式回蝕或移除共同層。此處，裝置可具有一個以上背對匣基板之觸點。歐姆結構可形成於裝置之觸點中之一者上。使用之前形成之VIA將另一觸點耦接至裝置之另一側（亦可在將裝置轉移至匣基板中之後形成VIA）。若VIA中之導電層未耦接至微裝置觸點，則可在裝置轉移至匣基板之後沈積另一層。新層亦可為頂部歐姆。

圖3C展示具有用於隱藏觸點之兩個電極之匣或供體基板的俯視圖。電極可耦接至一個以上微裝置。在一種情況下，電極可形成列及行。在此情況下，需要在n電極與p電極之間使用電介質以防止交叉點處發生短路。在另一情況下，該等電極可形成列或行（圖3C中所示）。此處，需要圖案化及對電介質進行開口以提供通向兩個測試電極之通路。

圖3D展示具有隱藏觸點之側面的另一相關實例。此處，電極形成於裝置之底表面上且經圖案化以使得其個別地耦接至每一觸點。電極通過觸點之頂部上的電介質層中之開口耦接至觸點。在表面上形成電極（例如，圖3B）之後，形成諸如膜、錨定件、釋放層、力層、緩衝層（稱為轉移層）之其他層。裝置接合至稱為匣基板之另一基板，且移除微裝置基板。電介質係開放的，以提供通向電極之通路。

圖3E係橫向裝置之實例，其中經由可接取連接件實現電極至一個觸點之連接。此藉由裝置中之VIA觸點完成。此結構之益處在於經由電介質層，兩個電極愈加隔離。此亦可允許形成具有電極之列及行結構，其可實現對測試裝置之更多控制（下至個別裝置）。

在執行量測之後，電極可經圖案化或移除以隔離每一微裝置。

在將微裝置自匣轉移至另一基板（系統基板）之前，移除釋放層。其可以化學方式、熱方式或光學方式進行。

出於說明及描述之目的，已呈現本發明之一或多個實施例的前述描述。其並不意欲為窮盡的或將本發明限於所揭示之精確形式。鑒於上述教示，許多修改及變化係可能的。希望本發明之範圍並不被此實施方式限制，而被隨附在此之申請專利範圍限制。

1:電介質 2:電極,電介質層

在閱讀以下實施方式之後且在參看圖式之後，本揭示案之前述及其他優點將變得顯而易見。

圖1A展示形成於微裝置基板上之豎直微裝置。

圖1B展示接合至匣之裝置。

圖1C展示具有用於隱藏觸點之電極及用於頂部觸點之電極的匣或供體基板之俯視圖。

圖1D展示具有兩種類型之觸點之裝置的另一相關實施例。

圖2A展示形成於微裝置基板上之倒裝晶片微裝置。

圖2B展示接合至匣之倒裝晶片微裝置。

圖2C展示具有用於頂部觸點之兩個電極之匣或供體基板的俯視圖。

圖2D展示具有可接取觸點之倒裝晶片的另一相關實例。

圖2E展示倒裝晶片之實例，其中經由隱藏連接件實現電極至一個觸點之連接。

圖3A展示形成於微裝置基板上之橫向微裝置。

圖3B展示接合至匣基板之裝置。

圖3C展示具有用於隱藏觸點之兩個電極之匣或供體基板的俯視圖。

圖3D展示具有隱藏觸點之側面的另一相關實例。

圖3E展示橫向裝置之實例，其中經由可接取連接件實現電極至一個觸點之連接。

雖然本揭示案易受各種修改及替代形式影響，但在圖式中已作為實例展示特定實施例或實施方式，且將在本文中對其進行詳細描述。然而，應理解，本揭示案並不意欲限於所揭示之特定形式。確切而言，本揭示案將涵蓋落入如由隨附申請專利範圍界定之本發明精神及範圍內的所有修改、等效物及替代物。

Claims (55)

1. 一種形成用於豎直微裝置之測試電極的方法，該方法包含： 在一微裝置基板上形成一微裝置； 該微裝置在背對該微裝置基板之一表面上具有一隱藏觸點； 形成一保護層以覆蓋該隱藏觸點之一部分； 形成一電介質層以覆蓋該微裝置之一表面及微裝置側壁之至少部分； 形成一開口以提供通向該隱藏觸點之通路；以及 形成一第一電極以提供在該微裝置外部通向該隱藏觸點之通路。
2. 如請求項1之方法，其中該隱藏觸點為一歐姆層及一摻雜層之一組合。
3. 如請求項2之方法，其中該摻雜層為一p摻雜層或一n摻雜層。
4. 如請求項1之方法，其中該第一電極亦可充當一釋放層。
5. 如請求項1之方法，其中其他層可作為釋放層形成於該第一電極之頂部上。
6. 如請求項1之方法，其中在該微裝置基板之頂部上存在共同層。
7. 如請求項6之方法，其中該電介質覆蓋該等共同層。
8. 如請求項7之方法，其中一殼體圍繞該微裝置而形成。
9. 如請求項8之方法，其中移除微裝置基板及共同層。
10. 如請求項9之方法，其中該微裝置接合至一供體基板，且具有背對該供體基板之一頂部觸點。
11. 如請求項10之方法，該裝置之該頂部觸點具有為一n型或一p型之一歐姆結構。
12. 如請求項11之方法，其中形成一第二電極以提供通向該頂部觸點之通路。
13. 如請求項12之方法，其中該第二電極係耦接至具有該n型歐姆結構之該頂部觸點的一n電極。
14. 如請求項12之方法，其中在形成該n電極或該n型歐姆結構之前，在該微裝置之頂表面上形成一電介質。
15. 如請求項13之方法，其中形成一開口以提供通向該頂部觸點或n型歐姆結構之通路。
16. 如請求項13之方法，其中用於隱藏觸點及頂部觸點之該等電極耦接至一個以上微裝置。
17. 如請求項13之方法，其中該等電極形成列及行。
18. 如請求項13之方法，其中該等電極形成列或行。
19. 如請求項13之方法，其中該電介質經圖案化以提供通向隱藏觸點之通路。
20. 如請求項19之方法，其中一p電極耦接至該隱藏觸點且n電極耦接至該頂部觸點。
21. 如請求項1之方法，其中該微裝置亦具有一可接取觸點。
22. 如請求項21之方法，其中在形成接觸該隱藏觸點之一第二電極之後或同時形成轉移層。
23. 如請求項22之方法，其中形成該第二電極且在該微裝置與該微裝置基板分離之後形成諸如膜、錨定件、釋放層、力層、緩衝層之該等轉移層。
24. 如請求項23之方法，其中該微裝置接合至一匣基板。
25. 一種形成用於一倒裝晶片微裝置之測試電極的方法，該方法包含： 在一微裝置基板上形成一微裝置； 形成一電介質層以覆蓋該微裝置之一表面及一微裝置側壁之至少部分； 在該微裝置上形成一釋放層； 在該微裝置之頂部上形成共同層； 用該電介質覆蓋該等共同層； 在該微裝置內之至少一側上形成一開口，其中該電介質覆蓋該開口之側壁； 用一導電層填充該開口之一部分； 在具有一較厚電介質之該微裝置周圍形成一框架； 移除該微裝置基板及共同層；以及 使一個以上觸點背對一匣基板。
26. 如請求項25之方法，其中一歐姆結構形成於該微裝置之一頂部觸點上。
27. 如請求項25之方法，其中一第二觸點通過一開口耦接至該微裝置之另一側。
28. 如請求項26之方法，其中該歐姆結構可為一n型或一p型。
29. 如請求項26之方法，其中形成一電極以提供通向該頂部觸點之通路。
30. 如請求項27之方法，其中形成另一電極以提供通向該開口之通路。
31. 如請求項30之方法，其中一p電極通過該開口耦接至觸點且n電極耦接至該頂部觸點。
32. 如請求項31之方法，其中該等電極耦接至一個以上微裝置。
33. 如請求項32之方法，其中該等電極形成列及行，且在該等n電極與p電極之間使用一電介質以防止在交叉點處發生短路。
34. 如請求項31之方法，其中該等電極形成列或行。
35. 一種形成用於一橫向微裝置之測試電極的方法，該方法包含： 在一微裝置基板上形成一微裝置； 形成一第一電介質層以覆蓋該微裝置之一第一表面及一微裝置側壁之至少部分，其中該第一表面為一p型或n型，且一歐姆件在該第一表面之一頂部上； 形成一開口以提供通向該微裝置之背對該微裝置基板之該第一表面的一部分之通路； 用該第一電介質覆蓋該開口之側壁； 在該第一表面上形成測試電極； 通過該第一電介質中之該開口將一第一測試電極耦接至該第一表面； 將一第二電極耦接至該微裝置之面向該微裝置基板之一表面上的一接觸層；以及 對該電介質進行開口以提供通向該微裝置之另一接觸層的通路。
36. 如請求項35之方法，其中一釋放層形成於一第二電介質上。
37. 如請求項36之方法，其中共同層覆蓋該微裝置基板之一頂部，且該等共同層由該等第一或第二電介質覆蓋。
38. 如請求項36之方法，其中形成一第二開口使得該第二開口之至少一側在該微裝置內。
39. 如請求項38之方法，其中該第二開口由該第一電介質覆蓋且部分被一導電層填充。
40. 如請求項38之方法，其中一框架圍繞具有一較厚電介質之該微裝置而形成。
41. 如請求項34之方法，其中該較厚電介質在該裝置之背對該微裝置基板之該表面上。
42. 如請求項40之方法，其中該框架為電介質2之部分或其包含分離層。
43. 如請求項38之方法，其中一殼體圍繞該微裝置而形成。
44. 如請求項43之方法，其中移除微裝置基板及共同層。
45. 如請求項44之方法，其中該微裝置接合至一供體基板，且具有一個以上背對該供體基板之觸點。
46. 如請求項45之方法，其中一歐姆結構形成於該微裝置之觸點中之一者上。
47. 如請求項46之方法，其中使用該第二開口將另一觸點耦接至該微裝置之另一側。
48. 如請求項47之方法，其中兩個觸點與其電極隱藏連接。
49. 如請求項48之方法，其中該等電極耦接至一個以上微裝置。
50. 如請求項49之方法，其中該等電極形成列及行，且在n電極與p電極之間使用一電介質以防止在交叉點處發生短路。
51. 如請求項48之方法，其中該等電極形成列或行。
52. 一種形成用於一倒裝晶片微裝置之測試電極的方法，該方法包含： 在一微裝置基板上形成一微裝置； 形成一電介質層以覆蓋該微裝置之一表面及一微裝置側壁之至少部分； 在該微裝置上形成一釋放層； 用該電介質覆蓋轉移層； 在該微裝置內之至少一側上形成一開口，其中該電介質覆蓋該開口之側壁； 在該微裝置之一頂表面上形成電極； 對該等電極進行圖案化，使其個別地耦接至每一觸點； 在該微裝置之一頂部觸點上形成一歐姆結構； 在該微裝置之頂部上形成轉移層； 移除該微裝置基板及轉移層；以及 使一個以上觸點背對一匣基板。
53. 如請求項52之方法，其中經由該微裝置中之一VIA觸點利用一隱藏連接件實現該電極至一個觸點之連接。
54. 一種形成用於一橫向微裝置之測試電極的方法，該方法包含： 在一微裝置基板上形成一微裝置； 形成一第一電介質層以覆蓋該微裝置之一第一表面及一微裝置側壁之至少部分，其中該第一表面為一p型或n型，且一歐姆件在該第一表面之一頂部上； 形成一開口以提供通向該微裝置之背對該微裝置基板之該第一表面的一部分之通路； 用該第一電介質覆蓋該開口之側壁； 在該微裝置之一底表面上形成電極； 對該等電極進行圖案化，使其個別地耦接至每一觸點； 在該微裝置之頂部上形成轉移層； 對該電介質進行開口以提供通向該等電極之通路； 移除該微裝置基板及轉移層；以及 將該微裝置接合至匣基板。
55. 如請求項54之方法，其中經由該微裝置中之一VIA觸點利用一可接取連接件實現該電極至一個觸點之連接。

Images