[go: up one dir, main page]

JP7751261B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
JP7751261B2
JP7751261B2 JP2024538827A JP2024538827A JP7751261B2 JP 7751261 B2 JP7751261 B2 JP 7751261B2 JP 2024538827 A JP2024538827 A JP 2024538827A JP 2024538827 A JP2024538827 A JP 2024538827A JP 7751261 B2 JP7751261 B2 JP 7751261B2
Authority
JP
Japan
Prior art keywords
face
layer
internal electrode
portions
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024538827A
Other languages
English (en)
Other versions
JPWO2024029150A1 (ja
JPWO2024029150A5 (ja
Inventor
和博 西林
友希 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2024029150A1 publication Critical patent/JPWO2024029150A1/ja
Publication of JPWO2024029150A5 publication Critical patent/JPWO2024029150A5/ja
Application granted granted Critical
Publication of JP7751261B2 publication Critical patent/JP7751261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
従来、積層セラミック電子部品として積層セラミックコンデンサが知られている。一般に、積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数積層された積層体と、積層体の両端面に設けられた外部電極と、を備えている。たとえば、特許文献１には、上述の構造を有し、かつ、外部電極が焼付けにより形成された下地電極層を含む積層セラミックコンデンサが開示されている（特許文献１を参照）。
近年、特許文献１に記載されているような積層セラミックコンデンサは、モバイル機器製品を中心として、電子回路ラインの低インピーダンス化が加速しており、デカップリング用途となる積層セラミックコンデンサの大容量化の必要性が要求されている。
積層セラミックコンデンサの大容量化を図る方法としては、一般的に、誘電体層および内部電極層の薄層化による内部電極層の積層枚数を増やす方法がある。
特開２００３－２４３２４９号公報
しかしながら、誘電体層および内部電極層を薄層化することによって、内部電極層の積層枚数を増やしていった場合には、複数の内部電極層が積層せれて形成される内層部と、複数の誘電体層のみを積層して形成される外層部において、積層体の焼成時の熱によって、内部電極層が長さ方向および幅方向に凝集し、かつ、高さ方向（積層方向）に膨張して厚みが増加する玉化現象が生じた場合、内層部の構造的な特異点となる端面部分および外層部において、高さ方向への引張り応力が大きくなり、内部電極層間での剥がれが発生しやすくなる場合がある。
本発明は、そのような課題に鑑みてなされたものであり、誘電体層等が薄層化しても、積層体の端部における内部電極層間の剥がれの発生を抑制しうる積層セラミックコンデンサを提供することを目的とする。
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層と、誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、積層方向および長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、第１の端面上に配置される第１の外部電極と、第２の端面上に配置される第２の外部電極と、を有する、積層セラミックコンデンサであって、複数の内部電極層は、異なる誘電体層上に交互に配置される複数の第１の内部電極層と複数の第２の内部電極層とを有し、複数の第１の内部電極層は、第２の内部電極層と対向する複数の第１の対向電極部と、複数の第１の対向電極部のそれぞれから延び、前記第１の端面に引き出される複数の第１の引出部と、を有し、複数の第２の内部電極層は、第１の内部電極層と対向する複数の第２の対向電極部と、複数の第２の対向電極部のそれぞれから延び、第１の側面に引き出される複数の第２の引出部と、を有し、第１の引出部は、少なくとも第１の主面側または少なくとも第２の主面側の異なる誘電体層上に位置する第１の引出部間において、積層方向で少なくとも２つ以上の第１の引出部に跨るように接続される第１の接続部を有し、第２の引出部は、少なくとも第１の主面側または少なくとも第２の主面側の異なる誘電体層上に位置する第２の引出部間において、積層方向で少なくとも２つ以上の第２の引出部に跨るように接続される第２の接続部を有する、積層セラミックコンデンサである。
この発明にかかる積層セラミックコンデンサによれば、第１の内部電極層の第１の引出部が、第１の主面側および第２の主面側の少なくともいずれか一方に位置する異なる誘電体層上に配置される第１の引出部間において、積層方向で少なくとも２以上の第１の引出部に跨るように接続されて配置される第１の接続部を有し、第２の内部電極層の第２の引出部が、第１の主面側および第２の主面側の少なくともいずれか一方に位置する異なる誘電体層上に配置される第２の引出部間において、積層方向で少なくとも２以上の第２の引出部に跨るように接続されて配置される第２の接続部を有する。従って、積層セラミックコンデンサの剥がれが発生しやすい両主面側に位置する第１の内部電極層の第１の引出部および第２の内部電極層の第２の引出部において、異なる誘電体層上に位置する第１の引出部間および異なる誘電体層上に位置する第２の引出部間の内部電極層同士の密着強度を向上させることができる。その結果、仮に積層体の焼成時の熱によって、内部電極層が横方向に凝集し、かつ、高さ方向に膨張して厚みが増加する玉化現象が生じた場合であっても、剥がれが発生しやすい積層体の両端面の部分および両主面側に位置する内部電極層において、内部電極層同士が強固に接続されるため、内部電極層間の剥がれの発生を抑制することができる。
本発明によれば、誘電体層等が薄層化しても、積層体の端部における内部電極層間の剥がれの発生を抑制しうる積層セラミックコンデンサを提供することができる。
本発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの一例を示す外観斜視図である。 本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの一例を示す正面図である。 図１の線ＩＩＩ－ＩＩＩにおける断面図である。 図１の線ＩＶ－ＩＶにおける断面図である。 図３の線Ｖ－Ｖにおける断面図である。 図３の領域Ｒ１における、本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの接続部の構成を示す拡大図である。 本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。 本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す上面図である。 本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す正面図である。 図７の線Ｘ－Ｘにおける断面図である。 図７の線ＸＩ－ＸＩにおける断面図である。 図１１の線ＸＩ－ＸＩにおける断面図である。 図１１の線ＸＩＩ－ＸＩＩにおける断面図である。
Ａ．第１の実施の形態
１．２端子型積層セラミックコンデンサ
本発明の第１の実施の形態に係る積層セラミックコンデンサとして、２端子型積層セラミックコンデンサ１０について、図１ないし図５を参照して説明する。
図１は、本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの一例を示す外観斜視図である。図２は、本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの一例を示す正面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４図１の線ＩＶ－ＩＶにおける断面図である。図５は、図３の線Ｖ－Ｖにおける断面図である。図６は、図３の領域Ｒ１における、本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの接続部の構成を示す拡大図である。
図１から図４に示すように、２端子型積層セラミックコンデンサ１０は、積層体１２と、積層体１２の表面に配置される外部電極３０を含む。
図１ないし図４に示すように、２端子型積層セラミックコンデンサ１０は、直方体状の積層体１２と、積層体１２の両端部に配置される外部電極３０を含む。
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。誘電体層１４と内部電極層１６は、高さ方向に積層される。
積層体１２は、単数もしくは複数枚の誘電体層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１８を有する。内部電極層１６は、第１の端面１２ｅに引き出される第１の内部電極層１６ａと第２の端面１２ｆに引き出される第２の内部電極層１６ｂを有し、内層部１８では、複数枚の第１の内部電極層１６ａおよび第２の内部電極層１６ｂが誘電体層１４を介して対向している。
積層体１２は、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４から形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２は、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４から形成される第２の主面側外層部２０ｂを有する。
積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
なお、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂは、Ｗギャップまたはサイドギャップともいう。
積層体１２は、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂは、Ｌギャップまたはエンドギャップともいう。
第１の主面側外層部２０ａは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。第１の主面側外層部２０ａで用いられる誘電体層１４は、内層部１８で用いられる誘電体層１４と同じものであってもよい。
第２の主面側外層部２０ｂは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
積層体１２の寸法は、特に限定されない。
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の積層体１２における誘電体層１４の厚みは、０．５μｍ以上１０．０μｍ以下程度であることが好ましい。
積層される誘電体層１４の枚数は、１５枚以上７００枚以下であることが好ましい。ただし、この誘電体層１４の枚数は、内層部１８を構成する誘電体層１４の枚数並びに第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの誘電体層の枚数の総数である。
積層体１２は、複数の内部電極層１６として、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、第１の主面１２ａおよび第２の主面１２ｂと略平行をなすとともに、積層体１２の積層方向ｘに沿って誘電体層１４を挟んで交互に配置されるように埋設されている。
第１の内部電極層１６ａは、複数の誘電体層１４上に配置され、積層体１２の内部に位置している。第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部２６ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部２６ａから積層体１２の第１の端面１２ｅまでの第１の引出部２８ａとを有する。従って、複数の第１の引出部２８ａは、その端部が第１の端面１２ｅの表面に引き出され、積層体１２から露出している。
第１の内部電極層１６ａの第１の対向電極部２６ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第１の内部電極層１６ａの第１の引出部２８ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第１の内部電極層１６ａの第１の対向電極部２６ａの幅と、第１の内部電極層１６ａの第１の引出部２８ａの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
第２の内部電極層１６ｂは、複数の誘電体層１４上に配置され、積層体１２の内部に位置している。第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部２６ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部２６ｂから積層体１２の第２の端面１２ｆまでの第２の引出部２８ｂを有する。従って、複数の第２の引出部２８ｂが、その端部が第２の端面１２ｆの表面に引き出され、積層体１２から露出している。
第２の内部電極層１６ｂの第２の対向電極部２６ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の引出部２８ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の対向電極部２６ｂの幅と、第２の内部電極層１６ｂの第２の引出部２８ｂの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
ここで、図６において、図３の領域Ｒ１における、本発明の第１の実施の形態に係る２端子型積層セラミックコンデンサの接続部の構成を示す。
第１の引出部２８ａは、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第１の引出部２８ａ間において、積層方向で少なくとも２以上の第１の引出部２８ａに跨るように接続されて配置される第１の接続部２９ａを有する。
第２の引出部２８ｂは、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第２の引出部２８ｂ間において、積層方向で少なくとも２以上の第２の引出部２８ｂに跨るように接続されて配置される第２の接続部２９ｂを有する。
第１の接続部２９ａは、第１の端面側外層部２４ａの長さ方向ｚの寸法の１／２よりも第１の端面１２ｅ側に位置することが好ましい。
第２の接続部２９ｂは、第２の端面側外層部２４ｂの長さ方向ｚの寸法の１／２よりも第２の端面１２ｆ側に位置することが好ましい。
これにより、積層体１２の焼成時の熱によって、内部電極層１６が横方向に凝集し、かつ、高さ方向に膨張して厚みが増加する玉化現象による応力集中がもっとも発生しやすい箇所において、内部電極層１６間の密着強度を直接的に、より向上させることができる。
第１の接続部２９ａは複数存在することが好ましい。
第２の接続部２９ｂは複数存在することが好ましい。
これにより、積層体１２の焼成時の熱によって、内部電極層１６が横方向に凝集し、かつ、高さ方向に膨張して厚みが増加する玉化現象による応力集中がもっとも発生しやすい箇所において、内部電極層１６間の密着強度を直接的に、より向上させることができる。
第１の接続部２９ａは、内層部１８の積層方向の中央部を除いた第１の主面１２ａ側、および内層部１８の積層方向の中央部を除いた第２の主面１２ｂ側に位置することが好ましい。
第２の接続部２９ｂは、内層部１８の積層方向の中央部を除いた第１の主面１２ａ側、および内層部１８の積層方向の中央部を除いた第２の主面１２ｂ側に位置することが好ましい。
これにより、内部電極層１６間の剥がれの発生を抑制しつつ、内層部１８の積層方向の中央部分においては、内部電極層１６の引出部が存在する部分の積層体１２のセラミック強度を保つことができる。従って、内部電極層１６間の剥がれの発生を抑制しつつ、２端子型積層セラミックコンデンサ１０に外的な衝撃が加わった場合に、２端子型積層セラミックコンデンサ１０の積層体１２に割れや欠け、クラックなどが発生することも抑制することができる。
このとき、第１の接続部２９ａが配置されていない領域である、内層部１８の積層方向ｘの中央部の積層方向の寸法ｔ2は、内層部１８の積層方向の寸法ｔ1の２５％以上７５％以下であることが好ましい。
また、第２の接続部２９ｂが配置されていない領域である、内層部１８の積層方向の中央部の積層方向の寸法ｔ2は、内層部１８の積層方向の寸法ｔ1の２５％以上７５％以下であることが好ましい。
ここで、第１の接続部２９ａおよび第２の接続部２９ｂが配置されていない領域の内層部１８の積層方向の中央部の積層方向の寸法ｔ2が、内層部１８の積層方向の寸法ｔ1の２５％より小さくなった場合には、２端子型積層セラミックコンデンサ１０に外的な衝撃が加わった場合に、２端子型積層セラミックコンデンサ１０の積層体１２に割れや欠け、クラックなどが発生することが懸念される。また、第１の接続部２９ａおよび第２の接続部２９ｂが配置されていない領域の内層部１８の積層方向の中央部の積層方向の寸法ｔ2が、内層部１８の積層方向の寸法ｔ1の７５％より大きくなった場合には、２端子型積層セラミックコンデンサ１０の剥がれが発生しやすい主面側外層部２０ａ，２０ｂ側に位置する内層部１８の内部電極層１６の引出部において、異なる誘電体層１４上に位置する第１の引出部２８ａ間および異なる誘電体層１４上に位置する第２の引出部２８ｂ間の内部電極層１６同士の密着強度を十分に確保できない場合がある。
第１の接続部２９ａの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法は、第１の内部電極層１６ａの第１の引出部２８ａの厚みに対して、３％以上９７％以下であることが好ましい。
第２の接続部２９ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法は、第２の内部電極層１６ｂの第２の引出部２８ｂの厚みに対して、３％以上９７％以下であることが好ましい。
これにより、内部電極層１６よりも電気抵抗が高くなり、電流を流しにくくなるため、第１の接続部２９ａおよび第２の接続部２９ｂを有することによる電気的な特性変化を防ぎつつ、内部電極層１６間の剥がれを抑制することができる。
第１の接続部２９ａおよび第２の接続部２９ｂは、２端子型積層セラミックコンデンサ１０の第１の内部電極層１６ａおよび第２の内部電極層１６ｂが配置されている領域内での幅方向ｙにおいて、図５のように連続的に配置されていてもよく、図示しないが不連続に配置されていてもよい。
第１の接続部２９ａおよび第２の接続部２９ｂは、２端子型積層セラミックコンデンサ１０の幅方向ｙの中央部に集中して存在していることが好ましい。
これにより、２端子型積層セラミックコンデンサ１０の幅方向ｙの中央部でしっかりと内部電極層１６間の密着強度をより確保することが可能となる。
第１の接続部２９ａおよび第２の接続部２９ｂの確認方法は、以下に述べる方法により行われる。
すなわち、２端子型積層セラミックコンデンサ１０を第１の側面１２ｃまたは第２の側面１２ｄと平行となるように、２端子型積層セラミックコンデンサ１０の幅方向ｙの寸法の１／２Ｗの位置まで研磨を行い、ＬＴ断面を露出させる。その後、露出させたＬＴ断面を観察し、第１の接続部２９ａおよび第２の接続部２９ｂを、電子顕微鏡を用いて確認する。
第１の接続部２９ａおよび第２の接続部２９ｂの第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの寸法の測定方法は、以下に述べる方法により行われる。
すなわち、第１の接続部２９ａおよび第２の接続部２９ｂの長さ方向ｚの寸法の測定は、まず、２端子型積層セラミックコンデンサ１０を第１の側面１２ｃまたは第２の側面１２ｄと平行となるように、２端子型積層セラミックコンデンサ１０の幅方向ｙの寸法の１／２Ｗの位置まで研磨を行い、ＬＴ断面を露出させる。その後、露出させたＬＴ断面を観察し、第１の接続部２９ａおよび第２の接続部２９ｂを、電子顕微鏡を用いて観察し、第１の接続部２９ａおよび第２の接続部２９ｂの長さ方向ｚの寸法を測定する。
具体的には、第１の主面１２ａ側に位置する内部電極層１６において、第１の主面１２ａから第２の主面１２ｂに向かって１０層目までに存在する第１の接続部２９ａと第２の接続部２９ｂ、あるいは、第２の主面１２ｂ側に位置する内部電極層１６において、第２の主面１２ｂから第１の主面１２ａに向かって１０層目までに存在する第１の接続部１９ａと第２の接続部２９ｂの第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの寸法を測定し、平均化した値を、第１の接続部２９ａおよび第２の接続部２９ｂの長さ方向ｚの寸法とする。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの各々の厚みは、特に限定されないが、例えば、０．４μｍ以上０．８μｍ以下程度であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの各々の枚数は、特に限定されないが、合わせて２枚以上１０００枚以下であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
次に、積層体１２の、第１の側面１２ｃおよび第２の側面１２ｄ並びに第１の端面１２ｅ側および第２の端面１２ｆ側には、図１ないし図４に示されるように、外部電極３０が設けられる。
外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
第１の外部電極３０ａは、第１の内部電極層１６ａに接続され、少なくとも第１の端面１２ｅの表面に配置されている。また、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の外部電極３０ａは、第１の内部電極層１６ａの第１の引出部２８ａと電気的に接続される。
第２の外部電極３０ｂは、第２の内部電極層１６ｂに接続され、少なくとも第２の端面１２ｆの表面に配置されている。また、第２の外部電極３０ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の外部電極３０ｂは、第２の内部電極層１６ｂの第２の引出部２８ｂと電気的に接続される。
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部２６ａと第２の内部電極層１６ｂの第２の対向電極部２６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極３０ａと第２の内部電極層１６ｂが接続された第２の外部電極３０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
外部電極３０は、金属成分およびガラス成分を含む下地電極層３２と、下地電極層３２の表面に形成されるめっき層３４とを含む。
第１の外部電極３０ａは、第１の端面１２ｅの表面に配置される第１の下地電極層３２ａを有し、第１の下地電極層３２ａの表面に配置される第１のめっき層３４ａを有していることが好ましい。
第２の外部電極３０ｂは、第２の端面１２ｆの表面に配置される第２の下地電極層３２ｂを有し、第２の下地電極層３２ｂの表面に配置される第２のめっき層３４ｂを有していることが好ましい。
下地電極層３２は、第１の下地電極層３２ａおよび第２の下地電極層３２ｂを有する。
第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面のみに配置されていてもよい。
下地電極層３２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体を得た後に、積層体に導電性ペーストを焼付けたものでもよい。
なお、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合いは、焼付け層はガラス成分の代わりに誘電体材料を添加したものを焼付けて形成することが好ましい。
焼付け層は、複数層であってもよい。
第１の下地電極層３２ａを焼付け層で形成した場合、第１の端面１２ｅに位置する第１の下地電極層３２ａの積層方向ｘ中央部における厚みは、例えば、３μｍ以上１００μｍ以下程度であることが好ましい。
また、第２の下地電極層３２ｂを焼付け層で形成した場合、第２の端面１２ｆに位置する第２の下地電極層３２ｂの積層方向ｘ中央部における厚みは、例えば、３μｍ以上１００μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ上に焼付け層により下地電極層３２を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第１の下地電極層３２ａの長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ方向の厚みは、例えば、３μｍ以上７０μｍ以下程度であることが好ましく、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第２の下地電極層３２ｂの長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ方向の厚みは、例えば、３μｍ以上７０μｍ以下程度であることが好ましい。
さらに、第１の側面１２ｃおよび第２の側面１２ｄ上に焼付け層により下地電極層３２を設ける場合には、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層３２ａの長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、例えば、１０μｍ以上１００μｍ以下程度であることが好ましく、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂの長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、例えば、１０μｍ以上１００μｍ以下程度であることが好ましい。
下地電極層３２として導電性樹脂層を設ける場合、導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。もっとも、導電性樹脂層は、両端面１２ｅ，１２ｆ上に位置する下地電極層３２上のみに配されてもよい。
導電性樹脂層は、金属および熱硬化性樹脂を含む。
導電性樹脂層は、下地電極層上を完全に覆っていてもよいし、下地電極層の一部を覆っていてもよい。
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、２端子型積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、２端子型積層セラミックコンデンサ１０へのクラックを防止することができる。
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金を使用することができる。
また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉を用いることが好ましい。また、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。導電性金属にＡｇの導電性金属粉を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、例えば、０．３μｍ以上１０μｍ以下程度であってもよい。
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層の樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
導電性樹脂層は、複数層であってもよい。
第１の端面１２ｅおよび第２の端面１２ｆに位置する積層体１２の積層方向ｘ中央部に位置する導電性樹脂層の厚みは、例えば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
めっき層３４は、第１のめっき層３４ａおよび第２のめっき層３４ｂを有する。
第１のめっき層３４ａは、第１の下地電極層３２ａの表面を覆うように配置されている。
第２のめっき層３４ｂは、第２の下地電極層３２ｂの表面を覆うように配置されている。
めっき層３４は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つの金属を含んでいればよい。
めっき層３４は、単数層で形成されていてもよいし、複数層として形成されていてもよい。複数層として形成した場合においては、例えば、ＮｉめっきおよびＳｎめっきの二層構造であることが好ましい。下地電極層と直接接する層をＮｉめっきからなるめっき層とすることにより、特に、下地電極層が導電性樹脂層である場合は、積層セラミックコンデンサを実装する際に、実装に用いられるはんだによって下地電極層が侵食されることを防止することができる。
また、Ｎｉめっきからなるめっき層の上層をＳｎめっきからなるめっき層とすることにより、２端子型積層セラミックコンデンサ１０を実装基板に実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に実装することができる。
めっき層３４は、一層あたりの厚みは、いずれも１．０μｍ以上１５．０μｍ以下であることが好ましい。
なお、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
第１の外部電極３０ａおよび第２の外部電極３０ｂのそれぞれは、下地電極層が設けられず、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、２端子型積層セラミックコンデンサ１０は、第１の内部電極層１６ａまたは第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
なお、下地電極層を設けずに積層体上に直接めっき層を形成する場合は、下地電極層の厚みを削減した分を低背化すなわち薄型化または、積層体厚みすなわち有効層部の厚みに転化できるため、積層体１２の厚みの設計自由度を向上することができる。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
さらに、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、例えば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０ａおよび第２の外部電極３０ｂはそれぞれ、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
ここで、下地電極層３２を設けずにめっき層だけで外部電極３０を形成する場合、下地電極層３２を設けずに配置するめっき層の１層あたりの厚みは、１．０μｍ以上１５．０μｍ以下であることが好ましい。
さらに、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む２端子型積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む２端子型積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む２端子型積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
２端子型積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上１１．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上１１．０ｍｍ以下、積層方向ｘのＴ寸法が０．１ｍｍ以上１１．０ｍｍ以下である。また、２端子型積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す２端子型積層セラミックコンデンサ１０は、第１の内部電極層１６ａの第１の引出部２８ａが、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第１の引出部２８ａ間において、積層方向で少なくとも２以上の第１の引出部２８ａに跨るように接続されて配置される第１の接続部２９ａを有し、第２の内部電極層１６ｂの第２の引出部２８ｂが、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第２の引出部２８ｂ間において、積層方向で少なくとも２以上の第２の引出部２８ｂに跨るように接続されて配置される第２の接続部２９ｂを有する。従って、２端子型積層セラミックコンデンサ１０の剥がれが発生しやすい主面側外層部２０ａ，２０ｂ側に位置する第１の内部電極層１６ａの第１の引出部２８ａおよび第２の内部電極層１６ｂの第２の引出部２８ｂにおいて、異なる誘電体層１４上に位置する第１の引出部２８ａ間および異なる誘電体層１４上に位置する第２の引出部２８ｂ間の内部電極層１６同士の密着強度を向上させることができる。その結果、仮に積層体１２の焼成時の熱によって、内部電極層１６が横方向に凝集し、かつ、積層方向ｘに膨張して厚みが増加する玉化現象が生じた場合であっても、剥がれが発生しやすい積層体１２の両端面１２ｅ，１２ｆの部分および主面側外層部２０ａ，２０ｂ側に位置する内部電極層１６において、内部電極層１６同士が強固に接続されるため、内部電極層１６間の剥がれの発生を抑制することができる。
２．２端子型積層セラミックコンデンサの製造方法
続いて、２端子型積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
そして、誘電体シートを形成する際には、インクジェット印刷により誘電体を含有するペーストを印刷して、誘電体シートを作成する。この時、内部電極層のパターンが印刷されていない誘電体シートに関しては、連続して印刷する。一方で、第１の内部電極層用のパターンおよび第２の内部電極層用のパターンが印刷されることとなる誘電体シートに関しては、第１の接続部および第２の接続部を形成したい箇所において、不連続に印刷し、その上に、同じくインクジェット印刷やスクリーン印刷内部電極用の導電性ペーストを印刷した際に、不連続部分に内部電極用の導電性ペーストを入り込ませることで、第１の接続部、第２の接続部を形成する。この時、インクジェット印刷で、不連続部分の幅をコントロールすることで、第１の接続部および第２の接続部の第１の端面および第２の端面をも結ぶ長さ方向の寸法をコントロールすることができる。
また、誘電体シートに関しては、内部電極層のパターンが印刷されていない外層用の誘電体シートも準備される。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターンが印刷された誘電体シート、および第２の内部電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、内層部となる部分が形成される。その後、さらにこの内層部となる部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。これにより、積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
（外部電極の形成）
（ａ）焼付け層の場合
以下の説明では、下地電極層は焼付け層で形成するものとする。焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを準備し、これを塗布し、その後、焼付け処理を行い、下地電極層が形成される。
焼成して得られた積層体１２の第１の端面１２ｅ上および第２の端面１２ｆ上に、第１の外部電極３０ａの第１の下地電極層３２ａ、第２の外部電極３０ｂの第２の下地電極層３２ｂが形成される。
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを例えばディッピングなどの方法により塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
また、下地電極層３２を焼付け層で形成する場合は、焼付層はセラミック成分を含有ｋさせてもよい。この場合、ガラス成分の代わりにセラミック成分が含有させてもよいし。その両方を含有させてもよい。
セラミック成分は、たとえば、積層体１２と同種のセラミック材料であることが好ましい。なお、焼付け層にセラミック成分を含ませる場合には、焼成前の積層チップに対して、導電性ペーストを塗布し、焼成前の積層チップと焼成前の積層チップに塗布された導電性ペーストを同時に焼付けて（焼成して）、焼付け層が形成された積層体１２を形成することが好ましい。このときの焼付け処理の温度（焼成温度）は、９００℃以上１４００℃以下であることが好ましい。
（ｂ）導電性樹脂層の場合
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
導電性樹脂層の形成は、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上又は積層体１２上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させることにより行う。このときの熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
なお、導電性樹脂ペーストの塗布方法としては、下地電極層３２を焼付け層で形成する方法と同様、例えば、導電性樹脂ペーストをスリットから押し出して塗布する工法やローラー転写法を用いて形成することができる。
（ｃ）薄膜層の場合
また、下地電極層３２を薄膜層で形成する場合は、外部電極３０を形成したい所望の箇所以外の部位をマスキングなどにより被覆し、露出した当該所望の箇所にスパッタ法又は蒸着法等の薄膜形成法を施すことにより下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
（めっき電極）
さらに、下地電極層３２を設けずにめっき層だけでめっき電極として外部電極を形成してもよい。その場合は、以下の方法で形成することができる。
第１の外部電極３０ａおよび第２の外部電極３０ｂのいずれかまたはそれぞれは、下地電極層３２を設けずに、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、２端子型積層セラミックコンデンサ１０は、第１の内部電極層１６ａと、第２の内部電極層１６ｂに直接電気的に接続されるめっき層を含む構造であってもよい。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
（めっき層の作製）
続いて、必要に応じて、下地電極層３２の表面、導電性樹脂層の表面もしくは下層めっき電極の表面、上層めっき電極の表面に、めっき層が形成される。
より詳細には、本実施の形態では焼付け層である下地電極層３２上にめっき層３４としてＮｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。
上記のようにして、第１の実施の形態の２端子型積層セラミックコンデンサ１０が製造される。
Ｂ．第２の実施の形態
１．３端子型積層セラミックコンデンサ
本発明の第２の実施の形態に係る積層セラミックコンデンサとして、３端子型積層セラミックコンデンサ１１０について、図７ないし図１２を参照して説明する。
図７は、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。図８は、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す上面図である。図９は、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す正面図である。図１０は、図７の線Ｘ－Ｘにおける断面図である。図１１は、図７の線ＸＩ－ＸＩにおける断面図である。図１２は、図１１の線ＸＩ－ＸＩにおける断面図である。図１３は、図１１の線ＸＩＩ－ＸＩＩにおける断面図である。
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１１６とを有する。誘電体層１４と内部電極層１１６は、積層方向ｘに積層される。
積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
積層体１２は、単数もしくは複数枚の誘電体層１４とそれらの上に配置される複数枚の内部電極層１１６から構成される内層部１８を有する。内部電極層１１６は、第１の端面１２ｅおよび第２の端面１２ｆに引き出される第１の内部電極層１１６ａと第１の側面１２ｃおよび第２の側面１２ｄに引き出される第２の内部電極層１１６ｂを有し、内層部１８では、複数枚の第１の内部電極層１１６ａおよび第２の内部電極層１１６ｂが誘電体層１４を介して対向している。
積層体１２は、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４から形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２は、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４から形成される第２の主面側外層部２０ｂを有する。
また、積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
さらに、積層体１２は、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の端面側外層部２４ｂを有する。
第１の主面側外層部２０ａは、第１の主面１２ａ側に位置する。第１の主面側外層部２０ａは、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１１６との間に位置する複数の誘電体層１４の集合体である。
第２の主面側外層部２０ｂは、第２の主面１２ｂ側に位置する。第２の主面側外層部２０ｂは、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１１６との間に位置する複数の誘電体層１４の集合体である。
積層体１２の寸法は、特に限定されない。
誘電体層１４の材料は、２端子型積層セラミックコンデンサ１０と共通であるので、その説明を省略する。
また、焼成後の誘電体層１４の積層方向ｘの平均厚みも、２端子型積層セラミックコンデンサ１０と共通であるので、その説明を省略する。
積層体１２は、複数の内部電極層１１６として、複数の第１の内部電極層１１６ａおよび複数の第２の内部電極層１１６ｂを有する。複数の第１の内部電極層１１６ａおよび複数の第２の内部電極層１１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
図１６に示すように、第１の内部電極層１１６ａは、第２の内部電極層１１６ｂと対向する第１の対向電極部１２６ａ、第１の対向電極部１２６ａから積層体１２の第１の端面１２ｅの表面に引き出される第１の引出部１２８ａおよび第１の対向電極部１２６ａから積層体１２の第２の端面１２ｆの表面に引き出される第２の引出部１２８ｂを備える。従って、複数の第１の引出部１２８ａは、その端部が第１の端面１２ｅの表面に引き出され、積層体１２から露出し、複数の第２の引出部１２８ｂは、その端部が第２の端面１２ｆの表面に引き出され、積層体１２から露出している。そのため、第１の内部電極層１１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄの表面には露出していない。
図１７に示すように、第２の内部電極層１１６ｂは、略十字形状であり、第１の内部電極層１１６ａと対向する第２の対向電極部１２６ｂ、第２の対向電極部１２６ｂから積層体１２の第１の側面１２ｃの表面に引き出される第３の引出部１２８ｃおよび第２の対向電極部１２６ｂから積層体１２の第２の側面１２ｄの表面に引き出される第４の引出部１２８ｄを備える。従って、第３の引出部１２８ｃは、その端部が第１の側面１２ｃの表面に引き出され、積層体１２から露出し、第４の引出部１２８ｄは、その端部が第２の側面１２ｄの表面に引き出され、積層体１２から露出している。そのため、第２の内部電極層１１６ｂは、積層体１２の第１の端面１２ｅの表面および第２の端面１２ｆの表面には露出していない。
なお、第２の内部電極層１１６ｂにおける第２の対向電極部１２６ｂの４つの角部は、面取りされていないが、面取りをした形状としてもよい。これにより、第１の内部電極層１１６ａの第１の対向電極部１２６ａの角と重なることを抑制することが可能となり、電界集中を抑制することができる。その結果、電界集中により発生しうるセラミックコンデンサの絶縁破壊を抑制することができる。
第１の引出部１２８ａは、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第１の引出部１２８ａ間において、積層方向で少なくとも２以上の第１の引出部１２８ａに跨るように接続されて配置される第１の接続部１２９ａを有する。
第２の引出部１２８ｂは、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第２の引出部１２８ｂ間において、積層方向で少なくとも２以上の第２の引出部１２８ｂに跨るように接続されて配置される第２の接続部１２９ｂを有する。
第３の引出部１２８ｃは、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第３の引出部１２８ｃ間において、積層方向で少なくとも２以上の第３の引出部１２８ｃに跨るように接続されて配置される第３の接続部１２９ｃを有する。
第４の引出部１２８ｄは、第１の主面１２ａ側および第２の主面１２ｂ側の少なくともいずれか一方に位置する異なる誘電体層１４上に配置される第４の引出部１２８ｄ間において、積層方向で少なくとも２以上の第４の引出部１２８ｄに跨るように接続されて配置される第４の接続部１２９ｄを有する。
第１の接続部１２９ａは、第１の端面側外層部２４ａの長さ方向ｚの寸法の１／２よりも第１の端面１２ｅ側に位置することが好ましい。
第２の接続部１２９ｂは、第２の端面側外層部２４ｂの長さ方向ｚの寸法の１／２よりも第２の端面１２ｆ側に位置することが好ましい。
第３の接続部１２９ｃは、第１の側面側外層部２２ａの長さ方向ｚの寸法の１／２よりも第１の端面１２ｅ側に位置することが好ましい。
第４の接続部１２９ｄは、第２の側面側外層部２２ｂの長さ方向ｚの寸法の１／２よりも第２の端面１２ｆ側に位置することが好ましい。
これにより、積層体１２の焼成時の熱によって、内部電極層１１６が横方向に凝集し、かつ、積層方向ｘに膨張して厚みが増加する玉化現象による応力集中がもっとも発生しやすい箇所において、内部電極層１１６間の密着強度を直接的に、より向上させることができる。
第１の接続部１２９ａは複数存在することが好ましい。
第２の接続部１２９ｂは複数存在することが好ましい。
第３の接続部１２９ｃは複数存在することが好ましい。
第４の接続部１２９ｄは複数存在することが好ましい。
これにより、積層体１２の焼成時の熱によって、内部電極層１１６が横方向に凝集し、かつ、積層方向ｘに膨張して厚みが増加する玉化現象による応力集中がもっとも発生しやすい箇所において、内部電極層１１６間の密着強度を直接的に、より向上させることができる。
第１の接続部１２９ａは、内層部１８の積層方向の中央部を除いた第１の主面１２ａ側、および内層部１８の積層方向の中央部を除いた第２の主面１２ｂ側に位置することが好ましい。
第２の接続部１２９ｂは、内層部１８の積層方向の中央部を除いた第１の主面１２ａ側、および内層部１８の積層方向の中央部を除いた第２の主面１２ｂ側に位置することが好ましい。
第３の接続部１２９ｃは、内層部１８の積層方向の中央部を除いた第１の主面１２ａ側、および内層部１８の積層方向の中央部を除いた第２の主面１２ｂ側に位置することが好ましい。
第４の接続部１２９ｄは、内層部１８の積層方向の中央部を除いた第１の主面１２ａ側、および内層部１８の積層方向の中央部を除いた第２の主面１２ｂ側に位置することが好ましい。
これにより、内部電極層１１６間の剥がれの発生を抑制しつつ、内層部１８の積層方向の中央部分においては、内部電極層１１６の引出部が存在する部分の積層体１２のセラミック強度を保つことができる。従って、内部電極層１１６間の剥がれの発生を抑制しつつ、３端子型積層セラミックコンデンサ１１０に外的な衝撃が加わった場合に、３端子型積層セラミックコンデンサ１１０の積層体１２に割れや欠け、クラックなどが発生することも抑制することができる。
このとき、第１の接続部１２９ａが配置されていない領域である、内層部１８の積層方向の中央部の積層方向の寸法ｔ2は、内層部１８の積層方向の寸法ｔ1の２５％以上７５％以下であることが好ましい。
第２の接続部１２９ｂが配置されていない領域である、内層部１８の積層方向の中央部の積層方向の寸法ｔ2は、内層部１８の積層方向の寸法ｔ1の２５％以上７５％以下であることが好ましい。
第３の接続部１２９ｃが配置されていない領域である、内層部１８の積層方向の中央部の積層方向の寸法ｔ3は、内層部１８の積層方向の寸法ｔ1の２５％以上７５％以下であることが好ましい。
第４の接続部１２９ｄが配置されていない領域である、内層部１８の積層方向の中央部の積層方向の寸法ｔ3は、内層部１８の積層方向の寸法ｔ1の２５％以上７５％以下であることが好ましい。
ここで、第１の接続部１２９ａおよび第２の接続部１２９ｂが配置されていない領域の内層部１８の積層方向の中央部の積層方向の寸法ｔ2が、内層部１８の積層方向の寸法ｔ1の２５％より小さくなった場合には、３端子型積層セラミックコンデンサ１１０に外的な衝撃が加わった場合に、３端子型積層セラミックコンデンサ１１０の積層体１２に割れや欠け、クラックなどが発生することが懸念される。また、第１の接続部１２９ａおよび第２の接続部１２９ｂが配置されていない領域の内層部１８の積層方向の中央部の積層方向の寸法ｔ2が、内層部１８の積層方向の寸法ｔ1の７５％より大きくなった場合には、３端子型積層セラミックコンデンサ１１０の剥がれが発生しやすい主面側外層部２０ａ，２０ｂ側に位置する内層部１８の内部電極層１１６の引出部において、異なる誘電体層１４上に位置する第１の引出部１２８ａ間および異なる誘電体層１４上に位置する第２の引出部１２８ｂ間の内部電極層１１６同士の密着強度を十分に確保できない場合がある。
また、第３の接続部１２９ｃおよび第４の接続部１２９ｄが配置されていない領域の内層部１８の積層方向の中央部の積層方向の寸法ｔ3が、内層部１８の積層方向の寸法ｔ1の２５％より小さくなった場合には、３端子型積層セラミックコンデンサ１１０に外的な衝撃が加わった場合に、３端子型積層セラミックコンデンサ１１０の積層体１２に割れや欠け、クラックなどが発生することが懸念される。また、第３の接続部１２９ｃおよび第４の接続部１２９ｄが配置されていない領域の内層部１８の積層方向の中央部の積層方向の寸法ｔ3が、内層部１８の積層方向の寸法ｔ1の７５％より大きくなった場合には、３端子型積層セラミックコンデンサ１１０の剥がれが発生しやすい側面側外層部２２ａ，２２ｂ側に位置する内層部１８の内部電極層１１６の引出部において、異なる誘電体層１４上に位置する第１の引出部１２８ａ間および異なる誘電体層１４上に位置する第２の引出部１２８ｂ間の内部電極層１１６同士の密着強度を十分に確保できない場合がある。
第１の接続部１２９ａの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法は、第１の内部電極層１１６ａの第１の引出部１２８ａの厚みに対して、３％以上９７％以下であることが好ましい。
第２の接続部１２９ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法は、第１の内部電極層１１６ａの第２の引出部１２８ｂの厚みに対して、３％以上９７％以下であることが好ましい。
第３の接続部１２９ｃの第１の側面１２ｃおよび第２の側面１２ｄを結ぶ長さ方向ｚの寸法は、第２の内部電極層１１６ｂの第３の引出部１２８ｃの厚みに対して、３％以上９７％以下であることが好ましい。
第４の接続部１２９ｄの第１の側面１２ｃおよび第２の側面１２ｄを結ぶ長さ方向ｚの寸法は、第２の内部電極層１１６ｂの第４の引出部１２８ｄの厚みに対して、３％以上９７％以下であることが好ましい。
これにより、内部電極層１６よりも電気抵抗が高くなり、電流を流しにくくなるため、第１の接続部１２９ａないし第４の接続部１２９ｄを有することによる電気的な特性変化を防ぎつつ、内部電極層１１６間の剥がれを抑制することができる。
第１の接続部１２９ａおよび第２の接続部１２９ｂは、３端子型積層セラミックコンデンサ１１０の幅方向ｙの中央部に集中して存在していることが好ましい。
また、第３の接続部１２９ｃおよび第４の接続部１２９ｄは、３端子型積層セラミックコンデンサ１１０の幅方向ｙの中央部に集中して存在していることが好ましい。
これにより、３端子型積層セラミックコンデンサ１１０の幅方向ｙの中央部でしっかりと内部電極層１６間の密着強度をより確保することが可能となる。
第１の内部電極層１１６ａおよび第２の内部電極層１１６ｂの材料の組成、および積層方向ｘにおける層内の組成は、第１の実施の形態の２端子型積層セラミックコンデンサ１０の第１の内部電極層１６ａおよび第２の内部電極層１６ｂと同様である。
外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
第１の外部電極３０ａは、第１の内部電極層１１６ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の外部電極３０ａは、第１の内部電極層１１６ａの第１の引出部１２８ａと電気的に接続される。
第２の外部電極３０ｂは、第１の内部電極層１１６ａに接続され、第２の端面１２ｆの表面に配置されている。また、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の外部電極３０ｂは、第１の内部電極層１１６ａの第２の引出部１２８ｂと電気的に接続される。
第３の外部電極３０ｃは、第２の内部電極層１１６ｂに接続され、第１の側面１２ｃの表面に配置されている。また、第３の外部電極３０ｃは、積層体１２の第１の側面１２ｃから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部にも配置される。この場合、第３の外部電極３０ｃは、第２の内部電極層１１６ｂの第３の引出部１２８ｃと電気的に接続される。
第４の外部電極３０ｄは、第２の内部電極層１１６ｂに接続され、第２の側面１２ｄの表面に配置されている。また、第４の外部電極３０ｄは、積層体１２の第２の側面１２ｄから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部にも配置される。この場合、第４の外部電極３０ｄは、第２の内部電極層１１６ｂの第４の引出部１２８ｄと電気的に接続される。
積層体１２内においては、第１の内部電極層１１６ａの第１の対向電極部１２６ａと第２の内部電極層１１６ｂの第２の対向電極部１２６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１１６ａが接続された第１の外部電極３０ａおよび第２の外部電極３０ｂと第２の内部電極層１１６ｂが接続された第３の外部電極３０ｃおよび第４の外部電極３０ｄとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
下地電極層３２は、第１の下地電極層３２ａ、第２の下地電極層３２ｂ、第３の下地電極層３２ｃおよび第４の下地電極層３２ｄを有する。
第１の下地電極層３２ａは、第１の内部電極層１１６ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の下地電極層３２ａは、第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の下地電極層３２ａは、第１の内部電極層１１６ａの第１の引出部１２８ａと電気的に接続される。
第２の下地電極層３２ｂは、第１の内部電極層１１６ａに接続され、第２の端面１２ｆの表面に配置されている。また、第２の下地電極層３２ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の下地電極層３２ｂは、第１の内部電極層１１６ａの第２の引出部１２８ｂと電気的に接続される。
第３の下地電極層３２ｃは、第２の内部電極層１１６ｂに接続され、第１の側面１２ｃの表面に配置されている。また、第３の下地電極層３２ｃは、第１の側面１２ｃから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部にも配置される。この場合、第３の下地電極層３２ｃは、第２の内部電極層１１６ｂの第３の引出部１２８ｃと電気的に接続される。
第４の下地電極層３２ｄは、第２の内部電極層１１６ｂに接続され、第２の側面１２ｄの表面に配置されている。また、第４の下地電極層３２ｄは、第２の側面１２ｄから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部にも配置される。この場合、第４の下地電極層３２ｄは、第２の内部電極層１１６ｂの第４の引出部１２８ｄと電気的に接続される。
めっき層３４は、第１のめっき層３４a、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄを有する。
第１のめっき層３４ａは、第１の下地電極層３２ａの表面を覆うように配置されている。
第２のめっき層３４ｂは、第２の下地電極層３２ｂの表面を覆うように配置されている。
第３のめっき層３４ｃは、第３の下地電極層３２ｃの表面を覆うように配置されている。
第４のめっき層３４ｄは、第４の下地電極層３２ｄの表面を覆うように配置されている。
３端子型積層セラミックコンデンサ１１０の外部電極３０の第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄの材料の組成、および層内の構成は、第１の実施の形態の２端子型積層セラミックコンデンサ１０の外部電極３０の第１の外部電極３０ａおよび第２の外部電極３０ｂと同様である。
積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む３端子型積層セラミックコンデンサ１１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む３端子型積層セラミックコンデンサ１１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む３端子型積層セラミックコンデンサ１１０の幅方向ｙの寸法をＷ寸法とする。
３端子型積層セラミックコンデンサ１１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．２ｍｍ以上１１．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上１１．０ｍｍ以下、積層方向ｘのＴ寸法が０．１ｍｍ以上１１．０ｍｍ以下である。なお、３端子型積層セラミックコンデンサ１１０の寸法は、マイクロスコープにより測定することができる。
これにより、図６に示す３端子型積層セラミックコンデンサ１１０は、図１に示す２端子型積層セラミックコンデンサ１０のとり得る構成と同様の種々の構成をとることができ、当該種々の構成に応じた種々の効果を奏する。
２．３端子型積層セラミックコンデンサの製造方法
次に、３端子型積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
そして、誘電体シートを形成する際には、インクジェット印刷により誘電体を含有するペーストを印刷して、誘電体シートを作成する。この時、内部電極層のパターンが印刷されていない誘電体シートに関しては、連続して印刷する。一方で、第１の内部電極層用のパターンおよび第２の内部電極層用のパターンが印刷されることとなる誘電体シートに関しては、第１の接続部および第２の接続部を形成したい箇所において、不連続に印刷し、その上に、同じくインクジェット印刷やスクリーン印刷内部電極用の導電性ペーストを印刷した際に、不連続部分に内部電極用の導電性ペーストを入り込ませることで、第１の接続部、第２の接続部を形成する。この時、インクジェット印刷で、不連続部分の幅をコントロールすることで、第１の接続部および第２の接続部の第１の端面および第２の端面をも結ぶ長さ方向の寸法をコントロールすることができる。
また、誘電体シートに関しては、内部電極層のパターンが印刷されていない外層用の誘電体シートも準備される。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターンが印刷された誘電体シート、および第２の内部電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、内層部となる部分が形成される。その後、さらにこの内層部となる部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。これにより、積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
（外部電極の形成）
（ａ）焼付け層の場合
以下の説明では、下地電極層は焼付け層で形成するものとする。焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを準備し、これを塗布し、その後、焼付け処理を行い、下地電極層が形成される。
焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
ここで、焼付け層の形成方法としては、様々な方法を用いることができる。たとえば、導電性ペーストをスリットから押し出して塗布する工法を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成することができる。
また、ローラー転写法を用いて形成することもできる。ローラー転写法の場合、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成するとき、ローラー転写の際の押し付け圧力を強くすることで第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成することが可能となる。
次に、焼成して得られた積層体１２の第１の端面１２ｅ上に第１の外部電極３０ａの第１の下地電極層３２ａが形成され、積層体１２の第２の端面１２ｆ上に第２の外部電極３０ｂの第２の下地電極層３２ｂが形成される。
第３の外部電極３０ｃおよび第４の外部電極３０ｄの各下地電極層３２の形成時と同様、下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
また、第１の外部電極３０ａおよび第２の外部電極３０ｂの下地電極層３２として焼付け層の形成方法としては、下地電極層用の導電性ペーストをディップ工法により、第１の端面１２ｅ、第２の端面１２ｆだけでなく、第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にまで延びるように形成される。
なお、焼付け処理に関しては、第３の外部電極３０ｃの第３の下地電極層３２ｃ、第４の外部電極３０ｄの第４の下地電極層３２ｄ、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂを同時に焼付けてもよいし、第３の外部電極３０ｃの第３の下地電極層３２ｃおよび第４の外部電極３０ｄの第４の下地電極層３２ｄと、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂとを、それぞれ別々に焼付けてもよい。
（ｂ）導電性樹脂層の場合
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
導電性樹脂層の形成方法は、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上又は積層体１２上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させることにより行う。このときの熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
なお、導電性樹脂ペーストの塗布方法としては、下地電極層３２を焼付け層で形成する方法と同様、例えば、導電性樹脂ペーストをスリットから押し出して塗布する工法やローラー転写法を用いて形成することができる。
（ｃ）薄膜層の場合
また、下地電極層３２を薄膜層で形成する場合は、外部電極３０を形成したい所望の箇所以外の部位をマスキングなどにより被覆し、露出した当該所望の箇所スパッタ法または蒸着法等の薄膜形成法を施すことにより下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
（めっき電極）
さらに、下地電極層３２を設けずにめっき層だけでめっき電極として外部電極を形成してもよい。その場合は、以下の方法で形成することができる。
第１の外部電極３０ａないし第４の外部電極３０ｄのいずれかまたはそれぞれは、下地電極層３２を設けずに、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、３端子型積層セラミックコンデンサ１１０は、第１の内部電極層１１６ａと、第２の内部電極層１１６ｂに直接電気的に接続されるめっき層を含む構造であってもよい。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
（めっき層の作製）
続いて、必要に応じて、下地電極層３２の表面、導電性樹脂層の表面もしくは下層めっき電極の表面、上層めっき電極の表面に、めっき層が形成される。
より詳細には、本実施の形態では焼付け層である下地電極層３２上にめっき層３４としてＮｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。
上述のようにして、第２の実施の形態にかかる３端子型積層セラミックコンデンサ１１０が製造される。
以上説明したものを含めて、本発明は、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、構成、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
＜１＞
積層された複数の誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、
前記第１の端面上に配置される第１の外部電極と、
前記第２の端面上に配置される第２の外部電極と、
を有する、積層セラミックコンデンサであって、
前記複数の内部電極層は、異なる前記誘電体層上に交互に配置される複数の第１の内部電極層と複数の第２の内部電極層とを有し、
前記複数の第１の内部電極層は、前記第２の内部電極層と対向する複数の第１の対向電極部と、前記複数の第１の対向電極部のそれぞれから延び、前記第１の端面に引き出される複数の第１の引出部と、を有し、
前記第２の内部電極層は、前記第１の内部電極層と対向する複数の第２の対向電極部と、前記複数の第２の対向電極部のそれぞれから延び、前記第１の側面に引き出される複数の第２の引出部と、を有し、
前記第１の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の前記異なる誘電体層上に位置する前記第１の引出部間において、前記積層方向で少なくとも２つ以上の前記第１の引出部に跨るように接続される第１の接続部を有し、
前記第２の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第２の引出部間において、前記積層方向で少なくとも２つ以上の前記第２の引出部に跨るように接続される第２の接続部を有する、積層セラミックコンデンサ。
＜２＞
前記積層体は、前記複数の内部電極層が対向する内層部と、
前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、
を有し、
前記第１の接続部は、前記第１の端面側外層部の前記長さ方向の寸法の１／２よりも前記第１の端面側に位置し、
前記第２の接続部は、前記第２の端面側外層部の前記長さ方向の寸法の１／２よりも前記第２の端面側に位置する、＜１＞に記載の積層セラミックコンデンサ。
＜３＞
前記第１の接続部および前記第２の接続部は複数存在する、＜１＞または＜２＞に記載の積層セラミックコンデンサ。
＜４＞
前記第１の接続部および前記第２の接続部は、前記内層部の前記積層方向中央部を除いた前記第１の主面側および前記内層部の前記積層方向中央部を除いた前記第２の主面側の少なくともいずれか一方に位置する、＜１＞ないし＜３＞のいずれかに記載の積層セラミックコンデンサ。
＜５＞
複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、
前記複数の誘電体層上に配置され、前記第１の端面および前記第２の端面に引き出された複数の第１の内部電極層と、
前記複数の誘電体層上に配置され、前記第１の側面および前記第２の側面に引き出された複数の第２の内部電極層と、
前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
前記第２の端面上に配置されており、前記第１の内部電極層に接続される第２の外部電極と、
前記第１の側面上に配置されており、前記第２の内部電極層に接続される第３の外部電極と、
前記第２の側面上に配置されており、前記第２の内部電極層に接続される第４の外部電極と、
を有する積層セラミックコンデンサであって、
前記複数の第１の内部電極層は、前記誘電体層を介して前記第２の内部電極層と対向する複数の第１の対向電極部と、前記複数の第１の対向電極部のそれぞれから、延び前記第１の端面に引き出される複数の第１の引出部と、
前記複数の第１の対向電極部のそれぞれから延び、前記第２の端面に引き出される複数の第２の引出部と、を有し、
前記複数の第２の内部電極層は、前記誘電体層を介して前記第１の内部電極層と対向する複数の第２の対向電極部と、前記複数の第２の対向電極部のそれぞれから延び、前記第１の側面に引き出される複数の第３の引出部と、
前記複数の第２の対向電極部のそれぞれから延び前記第２の側面に引き出される複数の第４の引出部と、を有し、
前記第１の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第１の引出部間において、前記積層方向で少なくとも２つ以上の前記第１の引出部に跨るように接続される第１の接続部を有し、
前記第２の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第２の引出部間において、前記積層方向で少なくとも２つ以上の前記第２の引出部に跨るように接続される第２の接続部を有し、
前記第３の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第３の引出部間において、前記積層方向で少なくとも２つ以上の前記第３の引出部に跨るように接続される第３の接続部を有し、
前記第４の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第４の引出部間において、前記積層方向で少なくとも２つ以上の前記第４の引出部に跨るように接続される第４の接続部を有する、積層セラミックコンデンサ。
＜６＞
前記積層体は、前記複数の内部電極層が対向する内層部と、
前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、を有し、
前記第１の接続部は、前記第１の端面側外層部の前記長さ方向の寸法の１／２よりも前記第１の端面側に位置し、
前記第２の接続部は、前記第２の端面側外層部の前記長さ方向の寸法の１／２よりも前記第２の端面側に位置し、
前記第３の接続部は、前記第１の側面側外層部の前記幅方向の寸法の１／２よりも前記第１の側面側に位置し、
前記第４の接続部は、前記第２の側面側外層部の前記幅方向の寸法の１／２よりも前記第２の側面側に位置している、＜５＞に記載の積層セラミックコンデンサ。
＜７＞
前記第１の接続部および前記第２の接続部ならびに前記第３の接続部および前記第４の接続部は複数存在する、＜５＞または＜６＞に記載の積層セラミックコンデンサ。
＜８＞
前記第１の接続部および前記第２の接続部ならびに前記第３の接続部および前記第４の接続部は、前記内層部の前記積層方向中央部を除いた前記第１の主面側および前記内層部の前記積層方向中央部を除いた前記第２の主面側の少なくともいずれか一方に位置する、＜５＞ないし＜７＞のいずれかに記載の積層セラミックコンデンサ。
１０ ２端子型積層セラミックコンデンサ
１１０ ３端子型積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６、１１６ 内部電極層
１６ａ、１１６ａ 第１の内部電極層
１６ｂ、１１６ｂ 第２の内部電極層
１８ 内層部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ｃ 第１の側面側外層部
２２ｄ 第２の側面側外層部
２４ｅ 第１の端面側外層部
２４ｆ 第２の端面側外層部
２６ａ、１２６ａ 第１の対向電極部
２６ｂ、１２６ｂ 第２の対向電極部
２８ａ、１２８ａ 第１の引出部
２８ｂ、１２８ｂ 第２の引出部
１２８ｃ 第３の引出部
１２８ｄ 第４の引出部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３２ 下地電極
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (8)

  1. 積層された複数の誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、
    前記第１の端面上に配置される第１の外部電極と、
    前記第２の端面上に配置される第２の外部電極と、
    を有する、積層セラミックコンデンサであって、
    前記複数の内部電極層は、異なる前記誘電体層上に交互に配置される複数の第１の内部電極層と複数の第２の内部電極層とを有し、
    前記複数の第１の内部電極層は、前記第２の内部電極層と対向する複数の第１の対向電極部と、前記複数の第１の対向電極部のそれぞれから延び、前記第１の端面に引き出される複数の第１の引出部と、を有し、
    前記複数の第２の内部電極層は、前記第１の内部電極層と対向する複数の第２の対向電極部と、前記複数の第２の対向電極部のそれぞれから延び、前記第１の側面に引き出される複数の第２の引出部と、を有し、
    前記第１の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の前記異なる誘電体層上に位置する前記第１の引出部間において、前記積層方向で少なくとも２つ以上の前記第１の引出部に跨るように接続される第１の接続部を有し、
    前記第２の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第２の引出部間において、前記積層方向で少なくとも２つ以上の前記第２の引出部に跨るように接続される第２の接続部を有する、積層セラミックコンデンサ。
  2. 前記積層体は、前記複数の内部電極層が対向する内層部と、
    前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
    前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、
    を有し、
    前記第１の接続部は、前記第１の端面側外層部の前記長さ方向の寸法の１／２よりも前記第１の端面側に位置し、
    前記第２の接続部は、前記第２の端面側外層部の前記長さ方向の寸法の１／２よりも前記第２の端面側に位置する、請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１の接続部および前記第２の接続部は複数存在する、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記第１の接続部および前記第２の接続部は、前記内層部の前記積層方向中央部を除いた前記第１の主面側および前記内層部の前記積層方向中央部を除いた前記第２の主面側の少なくともいずれか一方に位置する、請求項２に記載の積層セラミックコンデンサ。
  5. 複数の積層された誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面を有する積層体と、
    前記複数の誘電体層上に配置され、前記第１の端面および前記第２の端面に引き出された複数の第１の内部電極層と、
    前記複数の誘電体層上に配置され、前記第１の側面および前記第２の側面に引き出された複数の第２の内部電極層と、
    前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
    前記第２の端面上に配置されており、前記第１の内部電極層に接続される第２の外部電極と、
    前記第１の側面上に配置されており、前記第２の内部電極層に接続される第３の外部電極と、
    前記第２の側面上に配置されており、前記第２の内部電極層に接続される第４の外部電極と、
    を有する積層セラミックコンデンサであって、
    前記複数の第１の内部電極層は、前記誘電体層を介して前記第２の内部電極層と対向する複数の第１の対向電極部と、前記複数の第１の対向電極部のそれぞれから延び、前記第１の端面に引き出される複数の第１の引出部と、
    前記複数の第１の対向電極部のそれぞれから延び、前記第２の端面に引き出される複数の第２の引出部と、を有し、
    前記複数の第２の内部電極層は、前記誘電体層を介して前記第１の内部電極層と対向する複数の第２の対向電極部と、前記複数の第２の対向電極部のそれぞれから延び、前記第１の側面に引き出される複数の第３の引出部と、
    前記複数の第２の対向電極部のそれぞれから延び前記第２の側面に引き出される複数の第４の引出部と、を有し、
    前記第１の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第１の引出部間において、前記積層方向で少なくとも２つ以上の前記第１の引出部に跨るように接続される第１の接続部を有し、
    前記第２の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第２の引出部間において、前記積層方向で少なくとも２つ以上の前記第２の引出部に跨るように接続される第２の接続部を有し、
    前記第３の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第３の引出部間において、前記積層方向で少なくとも２つ以上の前記第３の引出部に跨るように接続される第３の接続部を有し、
    前記第４の引出部は、少なくとも前記第１の主面側または少なくとも前記第２の主面側の異なる誘電体層上に位置する前記第４の引出部間において、前記積層方向で少なくとも２つ以上の前記第４の引出部に跨るように接続される第４の接続部を有する、積層セラミックコンデンサ。
  6. 前記積層体は、前記複数の内部電極層が対向する内層部と、
    前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、
    前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、
    前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
    前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、を有し、
    前記第１の接続部は、前記第１の端面側外層部の前記長さ方向の寸法の１／２よりも前記第１の端面側に位置し、
    前記第２の接続部は、前記第２の端面側外層部の前記長さ方向の寸法の１／２よりも前記第２の端面側に位置し、
    前記第３の接続部は、前記第１の側面側外層部の前記幅方向の寸法の１／２よりも前記第１の側面側に位置し、
    前記第４の接続部は、前記第２の側面側外層部の前記幅方向の寸法の１／２よりも前記第２の側面側に位置している、請求項５に記載の積層セラミックコンデンサ。
  7. 前記第１の接続部および前記第２の接続部ならびに前記第３の接続部および前記第４の接続部は複数存在する、請求項５または請求項６に記載の積層セラミックコンデンサ。
  8. 前記第１の接続部および前記第２の接続部ならびに前記第３の接続部および前記第４の接続部は、前記内層部の前記高さ方向中央部を除いた前記第１の主面側および前記内層部の前記高さ方向中央部を除いた前記第２の主面側の少なくともいずれか一方に位置する、請求項６に記載の積層セラミックコンデンサ。
JP2024538827A 2022-08-05 2023-05-02 積層セラミックコンデンサ Active JP7751261B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022125558 2022-08-05
JP2022125558 2022-08-05
PCT/JP2023/017200 WO2024029150A1 (ja) 2022-08-05 2023-05-02 積層セラミックコンデンサ

Publications (3)

Publication Number Publication Date
JPWO2024029150A1 JPWO2024029150A1 (ja) 2024-02-08
JPWO2024029150A5 JPWO2024029150A5 (ja) 2025-01-07
JP7751261B2 true JP7751261B2 (ja) 2025-10-08

Family

ID=89849065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024538827A Active JP7751261B2 (ja) 2022-08-05 2023-05-02 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US20250118497A1 (ja)
JP (1) JP7751261B2 (ja)
CN (1) CN119365950A (ja)
WO (1) WO2024029150A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104736A (ja) 2010-11-12 2012-05-31 Tdk Corp 貫通コンデンサ及び貫通コンデンサの実装構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172416A (ja) * 1987-01-12 1988-07-16 日立エーアイシー株式会社 積層セラミツクコンデンサ
JPH02251120A (ja) * 1989-03-24 1990-10-08 Murata Mfg Co Ltd 積層コンデンサ
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104736A (ja) 2010-11-12 2012-05-31 Tdk Corp 貫通コンデンサ及び貫通コンデンサの実装構造

Also Published As

Publication number Publication date
JPWO2024029150A1 (ja) 2024-02-08
CN119365950A (zh) 2025-01-24
US20250118497A1 (en) 2025-04-10
WO2024029150A1 (ja) 2024-02-08

Similar Documents

Publication Publication Date Title
US11094470B2 (en) Multilayer ceramic capacitor
JP2021089924A (ja) 積層セラミック電子部品
JP7751261B2 (ja) 積層セラミックコンデンサ
JP2022077451A (ja) 積層セラミックコンデンサ
JP2020188081A (ja) 積層セラミック電子部品
JP2021125673A (ja) 積層セラミックコンデンサ
JP2022163423A (ja) 積層セラミックコンデンサ
US20230343521A1 (en) Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
US20240312709A1 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor-mounted structure
JP2021120976A (ja) 保護フレーム部付き積層セラミック電子部品及びその実装構造
JP7736197B2 (ja) 積層セラミックコンデンサ
WO2025150229A1 (ja) 積層セラミックコンデンサ
WO2024142672A1 (ja) 積層セラミックコンデンサ
US20250329497A1 (en) Multilayer ceramic capacitor
WO2025046970A1 (ja) 積層セラミック電子部品
JP2024162476A (ja) 積層セラミックコンデンサ
CN119422215A (zh) 层叠陶瓷电子部件
WO2025052706A1 (ja) 積層セラミック電子部品
JP2023154359A (ja) 貫通型積層セラミックコンデンサ
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
JP2023172524A (ja) 積層セラミックコンデンサ
WO2025004487A1 (ja) 積層セラミックコンデンサ
CN120709077A (zh) 层叠陶瓷电容器
CN119278493A (zh) 层叠陶瓷电子部件
JP2025132729A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250909

R150 Certificate of patent or registration of utility model

Ref document number: 7751261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150