JP7088129B2

JP7088129B2 - 半導体装置

Info

Publication number: JP7088129B2
Application number: JP2019120457A
Authority: JP
Inventors: 卓也白石
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-06-27
Filing date: 2019-06-27
Publication date: 2022-06-21
Anticipated expiration: 2039-06-27
Also published as: DE102020116361A1; DE102020116361B4; US11031313B2; JP2021007119A; US20200411404A1; CN112151456B; CN112151456A

Description

本発明は、半導体装置に関する。

トランスファーモールド構造の半導体モジュールにおいて、モールド表面に型名が印字される（例えば、特許文献１参照）。パワーモジュールではパワーチップの放熱性を上げるために、端子曲げされたモールド表面とは反対面にモジュールサイズ以上の放熱フィンを実装する。このため、端子曲げされたモールド表面に製品型名が印字される。

実全昭６２－０１４７３７号公報

端子曲げされたモールド表面に実装基板が実装されるため、実装後に型名を確認するには実装基板を取り外す必要がある。製品型名を視認できるように実装基板に専用の開口を設けることもできるが、加工コストが増加する。そして、モジュール毎に製品型名を印字した箇所は異なるため、モジュール毎に開口の設計が必要となる。従って、生産効率が低下するという問題があった。また、開口には配線パターンを設けることができないため、設計自由度が低下するという問題もあった。

本発明は、上述のような課題を解決するためになされたもので、その目的は生産効率と設計自由度を低下することなく製品を識別することができる半導体装置を得るものである。

本発明に係る半導体装置は、互いに対向する第１及び第２の主面を持つモジュール本体と、前記モジュール本体の側面から突出し前記第１の主面側に折り曲げられた端子とを有する半導体モジュールと、前記第１の主面側に配置され、前記端子に接続された実装基板と、前記第２の主面側に配置された放熱フィンと、前記第１の主面側から前記モジュール本体の取り付け部を前記放熱フィンに取り付けるネジとを備え、前記実装基板には、前記取り付け部に対向する部分に開口が設けられ、製品の種別が前記第１の主面に印字され、前記実装基板の前記開口から露出していることを特徴とする。

本発明では、製品の種別が実装基板の開口から露出している。このため、実装基板を取り外すことなく種別を視認することができる。また、開口は半導体モジュールを放熱フィンにネジ止めするために元々設けられているため、製品型名を視認するためだけの専用の開口を実装基板に設ける必要が無い。よって、生産効率と設計自由度を低下することなく製品を識別することができる。

実施の形態１に係る半導体モジュールを示す上面図である。実施の形態１に係る半導体装置を組み立てる様子を示す斜視図である。実施の形態１に係る半導体装置を示す上面図である。図３のＩ－ＩＩに沿った断面図である。実施の形態２に係る半導体装置を示す上面図である。実施の形態３に係る半導体装置を示す上面図である。実施の形態４に係る半導体モジュールを示す上面図である。実施の形態４に係る半導体装置を示す上面図である。実施の形態５に係る半導体装置を示す上面図である。実施の形態６に係る半導体モジュールを示す上面図である。実施の形態６に係る半導体装置を示す上面図である。実施の形態７に係る半導体装置を示す上面図である。実施の形態７に係る半導体装置の回路図である。実施の形態８に係る半導体モジュールを示す上面図である。実施の形態８に係る半導体装置を示す上面図である。実施の形態９に係る半導体装置を示す上面図である。

実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体モジュールを示す上面図である。半導体モジュール１は、モジュール本体２と、モジュール本体２の互いに対向する側面からそれぞれ突出した端子３，４とを有するトランスファーモールド構造である。モジュール本体２は互いに対向する第１及び第２の主面を持つ。第１の主面が図面手前側である。端子３，４は第１の主面側に折り曲げられている。端子３，４が突出していないモジュール本体２の長手方向の両端に取り付け部５，６が設けられている。取り付け部５，６にはネジが通るような円弧状の切り欠きが設けられている。切り欠きの代わりに、ネジが通るような円形の穴を設けてもよい。

モジュール本体２の第１の主面に製品型名７が印字されている。製品型名７はシリーズ名８と種別９で構成される。種別９は、文字、アルファベット又は記号であって、半導体モジュール１の外形からは識別できない情報、例えば定格電流値を示す。ここではシリーズ名は「＊＊＊＊＊」、種別は「Ｂ」である。種別９である「Ｂ」は取り付け部５の切り欠き近傍にも印字されている。

図２は、実施の形態１に係る半導体装置を組み立てる様子を示す斜視図である。実装基板１０がモジュール本体２の第１の主面側に配置され、端子３，４に接続される。放熱フィン１１がモジュール本体２の第２の主面側に配置される。ネジ１２，１３が第１の主面側からモジュール本体２の取り付け部５，６を放熱フィン１１にそれぞれ取り付ける。ネジ１２，１３は、ワッシャー１４，１５を介して半導体モジュール１の取り付け部５，６の切り欠きを通って放熱フィン１１のネジ穴１６，１７に挿入される。実装基板１０には、取り付け部５，６に対向する部分に開口１８，１９が設けられている。この開口１８，１９において、ドライバー等によりネジ１２，１３の締め付けを行うことができる。

図３は、実施の形態１に係る半導体装置を示す上面図である。図４は図３のＩ－ＩＩに沿った断面図である。この半導体装置は、半導体モジュール１、実装基板１０及び放熱フィン１１を有するインバータシステムである。

半導体モジュール１の内部において、導体２０、絶縁シート２１及び導体２２が積層されている。導体２２の上に半導体チップ２３，２４が実装されている。端子３の上に半導体チップ２５が実装されている。半導体チップ２３はＩＧＢＴ、半導体チップ２４はＦＷＤ、半導体チップ２５は駆動ＩＣである。半導体チップ２３，２４がＡｌワイヤ２６により接続されている。半導体チップ２４はＡｌワイヤ２７により端子４に接続されている。半導体チップ２５はＡｌワイヤ２８により半導体チップ２３に接続され、Ａｌワイヤ２９により端子３に接続されている。端子３，４の一部、半導体チップ２３～２５及びＡｌワイヤ２６～２９が封止樹脂３０で封止されてモジュール本体２が構成されている。

端子３，４が折り曲げられたモジュール本体２の上面側に実装基板１０が配置されている。端子３，４の先端が実装基板１０のスルーホール３１，３２に挿入され、実装基板１０の配線にはんだ等により接続されている。放熱フィン１１はモジュール本体２の下面に接触し、半導体チップ２３，２４で生じた熱を放熱する。

シリーズ名「＊＊＊＊＊」の製品が同一外形で複数の種別を有している場合、印字された種別９を視認しないと製品を識別できない。これに対し、本実施の形態では、製品の種別９が実装基板１０の開口１８から露出している。このため、実装基板１０を取り外すことなく種別９を視認することができる。また、開口１８は半導体モジュール１を放熱フィン１１にネジ止めするために元々設けられているため、製品型名７を視認するためだけの専用の開口を実装基板１０に設ける必要が無い。よって、生産効率と設計自由度を低下することなく製品を識別することができる。

また、ネジ締めによる半導体モジュール１への応力集中を回避するため、ネジ１２，１３はワッシャー１４，１５を介して半導体モジュール１を取り付けている。Ｍ３サイズのネジ１２，１３を使用する場合、ワッシャー１４，１５の径は標準で７ｍｍである。種別９はワッシャー１４，１５の外側に印字されている。これにより、ネジ１２，１３及びワッシャー１４，１５を取り外すことなく種別９を視認することができる。なお、ワッシャー１４，１５を用いずにネジ止めをしてもよい。

実施の形態２．
図５は、実施の形態２に係る半導体装置を示す上面図である。種別９として円が印字されている。このような記号は、一部しか視認できない場合でも文字に比べて類推しやすい。従って、種別９の少なくとも一部がワッシャー１４，１５の外側に印字されていれば製品を識別することができる。

実施の形態３．
図６は、実施の形態３に係る半導体装置を示す上面図である。種別９は、取り付け部５，６の双方に印字され、開口１８，１９の少なくとも一方から露出している。開口１８，１９の一方のみでも種別９を視認できるため、実施の形態２よりも製品の識別性が向上する。

実施の形態４．
図７は、実施の形態４に係る半導体モジュールを示す上面図である。図８は、実施の形態４に係る半導体装置を示す上面図である。種別９は、モジュール本体２の長手方向に沿って延びる複数の線が平行に並んだ水平線であり、取り付け部５の切り欠きの円弧に沿って印字されている。水平線の線数は、製品の規格、例えば電流定格に応じて設定する。例えば、１本線は１Ａ定格、２本線は５Ａ定格と設定する。ワッシャー１４に隠れて種別９の一部しか視認できない場合でも水平線の線数は文字等の形状よりも認識し易い。

実施の形態５．
図９は、実施の形態５に係る半導体装置を示す上面図である。種別９は水平線であり、取り付け部５，６の双方にそれぞれ印字されている。種別９の一部が開口１８，１９の少なくとも一方から露出している。開口１８，１９の一方のみでも種別９を視認できるため、実施の形態４よりも製品の識別性が向上する。

実施の形態６．
図１０は、実施の形態６に係る半導体モジュールを示す上面図である。図１１は、実施の形態６に係る半導体装置を示す上面図である。取り付け部５，６の双方に印字された種別９の水平線が延長して繋がっている。実装基板１０に取り付け部５，６に対応する部分以外に開口３３が設けられている。種別９の水平線は、開口３３まで延びて開口３３から露出している。これにより、ネジ止め用の開口１８，１９以外の開口からも種別９を視認できるため、実施の形態５よりも製品の識別性が向上する。また、開口３３を水平線の線上の任意の場所に設けることができるため、実装基板１０の配線パターンの設計自由度が向上する。

実施の形態７．
図１２は、実施の形態７に係る半導体装置を示す上面図である。図１３は、実施の形態７に係る半導体装置の回路図である。端子３は、互いに異なる電位のＶ_ＵＦＢ端子３ａとＶ_ＶＦＢ端子３ｂを有する。端子４は、互いに異なる電位のＵ端子４ａとＶ端子４ｂを有する。Ｖ_ＵＦＢ配線３４、Ｖ_ＶＦＢ配線３５、Ｕ配線３６、Ｖ配線３７が実装基板１０に設けられ、Ｖ_ＵＦＢ端子３ａ、Ｖ_ＶＦＢ端子３ｂ、Ｕ端子４ａ、Ｖ端子４ｂにそれぞれ接続されている。Ｖ_ＵＦＢ配線３４とＵ配線３６の間にコンデンサ３８が接続されている。Ｖ_ＶＦＢ配線３５とＶ配線３７の間にコンデンサ３９が接続されている。近接するＶ_ＵＦＢ配線３４とＶ_ＶＦＢ配線３５との間、及びＵ配線３６とＶ配線３７との間において実装基板１０に開口３３が設けられている。開口３３が、高電圧の異なる電位の配線間を分離して沿面距離を確保している。種別９の水平線が開口３３まで延びて開口３３から露出している。これにより、ネジ止め用の開口１８，１９以外の開口からも種別９を視認できるため、実施の形態５よりも製品の識別性が向上する。

実施の形態８．
図１４は、実施の形態８に係る半導体モジュールを示す上面図である。図１５は、実施の形態８に係る半導体装置を示す上面図である。種別９は、複数の線が放射線状に広がる放射線であり、取り付け部５の切り欠きの円弧に沿って印字されている。放射線の線数は、製品の規格、例えば電流定格に応じて設定する。例えば、１本線は１Ａ定格、２本線は５Ａ定格と設定する。ワッシャー１４に隠れて種別９の一部しか視認できない場合でも放射線の線数は文字等の形状よりも認識し易い。また、水平線の場合、モジュールの小型化又は線数の増加により線間距離が小さくなり認識性が低下する。これに対し、放射線は取り付け部５の切り欠きを中心として放射線状に広がるため、放射線の端部において線間距離が広がって認識性が向上する。

実施の形態９．
図１６は、実施の形態９に係る半導体装置を示す上面図である。種別９は放射線であり、取り付け部５，６の双方にそれぞれ印字されている。種別９の一部が開口１８，１９の少なくとも一方から露出している。開口１８，１９の一方のみでも種別９を視認できるため、実施の形態８よりも製品の識別性が向上する。

なお、半導体チップ２３，２４は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、放熱フィン１１を小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。なお、半導体チップ２３，２４の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、何れか一方がワイドバンドギャップ半導体よって形成されていてもよく、この実施の形態に記載の効果を得ることができる。

１半導体モジュール、２モジュール本体、３，４端子、３ａＶ_ＵＦＢ端子、３ｂＶ_ＶＦＢ端子、４ａＵ端子、４ｂＶ端子、５，６取り付け部、９種別、１０実装基板、１１放熱フィン、１２，１３ネジ、１４，１５ワッシャー、１８，１９，３３開口、２３，２４半導体チップ、３４Ｖ_ＵＦＢ配線、３５Ｖ_ＶＦＢ配線、３６Ｕ配線、３７Ｖ配線

Claims

互いに対向する第１及び第２の主面を持つモジュール本体と、前記モジュール本体の側面から突出し前記第１の主面側に折り曲げられた端子とを有する半導体モジュールと、
前記第１の主面側に配置され、前記端子に接続された実装基板と、
前記第２の主面側に配置された放熱フィンと、
前記第１の主面側から前記モジュール本体の取り付け部を前記放熱フィンに取り付けるネジとを備え、
前記実装基板には、前記取り付け部に対向する部分に開口が設けられ、
製品の種別が前記第１の主面に印字され、前記実装基板の前記開口から露出していることを特徴とする半導体装置。
前記ネジはワッシャーを介して前記半導体モジュールを取り付け、
前記種別の少なくとも一部が前記ワッシャーの外側に印字されていることを特徴とする請求項１に記載の半導体装置。
前記取り付け部は第１及び第２の取り付け部を有し、
前記開口は、前記第１及び第２の取り付け部に対応する部分にそれぞれ設けられた第１及び第２の開口を有し、
前記種別は、前記第１及び第２の取り付け部の双方に印字され、前記第１及び第２の開口の少なくとも一方から露出していることを特徴とする請求項１又は２に記載の半導体装置。
前記種別は、製品の規格に応じた線数の水平線であることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
前記実装基板に前記取り付け部に対応する部分以外に第３の開口が設けられ、
前記水平線は、前記第３の開口まで延びて前記第３の開口から露出していることを特徴とする請求項４に記載の半導体装置。
前記端子は、互いに異なる電位の第１及び第２の端子を有し、
前記実装基板は、前記第１及び第２の端子にそれぞれ接続された第１及び第２の配線を有し、
前記第３の開口は前記第１の配線と前記第２の配線の間に設けられていることを特徴とする請求項５に記載の半導体装置。
前記種別は、製品の規格に応じた線数の放射線であることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
前記半導体モジュールは、ワイドバンドギャップ半導体によって形成された半導体チップを有することを特徴とする請求項１～７の何れか１項に記載の半導体装置。