[go: up one dir, main page]

CN111192854B - 半导体存储器的制造方法 - Google Patents

半导体存储器的制造方法 Download PDF

Info

Publication number
CN111192854B
CN111192854B CN201911093989.4A CN201911093989A CN111192854B CN 111192854 B CN111192854 B CN 111192854B CN 201911093989 A CN201911093989 A CN 201911093989A CN 111192854 B CN111192854 B CN 111192854B
Authority
CN
China
Prior art keywords
hole
sacrificial material
laminate
oxide film
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911093989.4A
Other languages
English (en)
Other versions
CN111192854A (zh
Inventor
李善佶
山口达也
野泽秀二
佐藤渚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111192854A publication Critical patent/CN111192854A/zh
Application granted granted Critical
Publication of CN111192854B publication Critical patent/CN111192854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W20/035—
    • H10P14/683—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/6334—
    • H10P14/6532—
    • H10P14/69215—
    • H10P14/69433—
    • H10P50/242—
    • H10P50/28—
    • H10P50/287—
    • H10P72/0436—
    • H10P95/90—
    • H10W20/083—
    • H10W20/098—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供半导体存储器的制造方法。抑制形成孔时的对层叠体产生的损伤和孔内的残渣。在第1蚀刻工序中，在第1层叠工序中，在层叠于基板上的第1层叠体形成第1孔。在第1埋入工序中，在第1孔内埋入由有机材料构成的第1牺牲材料。在第2层叠工序中，向在凹部形成工序中形成于第1层叠体的第1孔的上部的凹部内层叠氧化膜。在第1去除工序中，通过以第2温度对第1层叠体进行退火从而去除第1牺牲材料。在第2埋入工序中，在凹部内的氧化膜上埋入第2牺牲材料。在第3层叠工序中，在第1层叠体和第2牺牲材料上层叠第2层叠体。在第2蚀刻工序中，在第2层叠体的与第1孔相对应的位置形成第2孔。在第2去除工序中，去除氧化膜和第2牺牲材料。

Description

半导体存储器的制造方法
技术领域
本公开的各方面和实施方式涉及一种半导体存储器的制造方法。
背景技术
在3D－NAND闪存等三维层叠半导体存储器的制造中，具有在层叠多个绝缘膜而成的层叠膜形成高纵横比的孔的工序。随着近年的半导体存储器的容量的增大，绝缘膜的层叠数增加，而层叠膜变厚。因此，谋求在层叠膜形成纵横比更高的孔。但是，难以以高纵横比形成期望的形状的孔。
于是，讨论了一种在层叠多个绝缘膜而成的层叠体分两次形成孔的技术(例如参照下述专利文献1)。在该技术中，在形成有层叠规定数量的绝缘膜而成的第1层叠体的阶段，在第1层叠体形成第1孔，在已形成的第1孔填充多晶硅等牺牲材料。然后，在向第1孔填充了牺牲材料的第1层叠体上进一步形成层叠规定数量的绝缘膜而成的第2层叠体。然后，在第2层叠体的与第1孔相对应的位置形成第2孔，利用湿蚀刻，经由第2孔去除填充于第1孔的牺牲材料。由此，第1孔与第2孔连通，而能够形成高纵横比的孔。
专利文献1：美国特许第9449982号说明书
发明内容
发明要解决的问题
本公开提供一种能够抑制在层叠体形成孔时对层叠体产生的损伤和孔内的残渣的半导体存储器的制造方法。
用于解决问题的方案
本公开的一方面为一种半导体存储器的制造方法，该半导体存储器的制造方法包含：第1层叠工序、第1蚀刻工序、第1埋入工序、凹部形成工序、第2层叠工序、第1去除工序、第2埋入工序、第3层叠工序、第2蚀刻工序以及第2去除工序。在第1层叠工序中，在基板上层叠第1层叠体。在第1蚀刻工序中，通过对第1层叠体进行蚀刻，从而在第1层叠体形成第1孔。在第1埋入工序中，在第1孔内埋入由能够热分解的有机材料构成的第1牺牲材料。在凹部形成工序中，以第1温度对第1层叠体进行退火而使第1牺牲材料的一部分热分解，或将第1层叠体暴露于氧等离子体而使第1牺牲材料的一部分灰化，从而在第1孔的上部形成凹部。在第2层叠工序中，在凹部内层叠氧化膜。在第1去除工序中，通过以高于第1温度的第2温度对第1层叠体进行退火，从而使第1牺牲材料全部热分解，而隔着氧化膜去除第1牺牲材料。在第2埋入工序中，在第1孔内的氧化膜上埋入第2牺牲材料。在第3层叠工序中，在第1层叠体和第2牺牲材料上层叠第2层叠体。在第2蚀刻工序中，通过沿着第1孔的延伸方向对第2层叠体进行蚀刻，从而在第2层叠体的与第1孔相对应的位置形成第2孔。在第2去除工序中，去除氧化膜和第2牺牲材料膜。
发明的效果
根据本公开的各方面和实施方式，能够抑制在层叠体形成孔时对层叠体产生的损伤和孔内的残渣。
附图说明
图1是表示本公开的一实施方式的半导体存储器的制造方法的一个例子的流程图。
图2是表示在基板上层叠有第1层叠体的被处理体的一个例子的剖视图。
图3是表示形成有第1孔的被处理体的一个例子的剖视图。
图4是表示埋入装置的一个例子的概略剖视图。
图5是表示在第1孔埋入有第1牺牲材料的被处理体的一个例子的剖视图。
图6A是表示退火装置的一个例子的概略剖视图。
图6B是表示灰化装置的一个例子的概略剖视图。
图7是表示去除了第1牺牲材料的一部分的被处理体的一个例子的剖视图。
图8是表示层叠有氧化膜的被处理体的一个例子的剖视图。
图9是表示去除了第1牺牲材料的被处理体的一个例子的剖视图。
图10是表示在凹部埋入有第2牺牲材料的被处理体的一个例子的剖视图。
图11是表示利用CMP(化学机械抛光，Chemical Mechanical Polishing)对第1层叠体的上表面进行了研磨的被处理体的一个例子的剖视图。
图12是表示在第1层叠体上层叠有第2层叠体的被处理体的一个例子的剖视图。
图13是表示在第2层叠体形成有孔的被处理体的一个例子的剖视图。
图14是表示去除了氧化膜和第2牺牲材料的被处理体的一个例子的剖视图。
具体实施方式
以下，基于附图详细地说明所公开的半导体存储器的制造方法的实施方式。另外，所公开的半导体存储器的制造方法并不被以下的实施方式所限定。
另外，在以往的孔的形成方法中，在形成了第2孔之后，利用湿蚀刻去除填充于第1孔的牺牲材料。但是，由于用于分解牺牲材料的药液的侵入路径为形成于第1孔的上方的第2孔，因而药液难以到达第1孔的底部的牺牲材料。因此，难以将第1孔的底部的牺牲材料充分地去除。
因此，为了充分地去除第1孔的底部的牺牲材料，还考虑延长湿蚀刻的时间、在蚀刻速率更高的条件下进行蚀刻的方法。但是，该情况下，存在层叠体的与药液接触的部分的损伤变大这样的问题。
而且，由于第1孔和第2孔的纵横比较高，因而难以在第1孔内产生药液的流动。因此，存在以下情况：即使牺牲材料在第1孔的底部被分解，被分解的牺牲材料也不会流到第2孔的外部，而是滞留在第1孔内而成为残渣。若在第1孔内存在残渣，则半导体存储器的品质降低。
于是，本公开提供能够抑制在形成孔时对层叠体产生的损伤以及孔内的残渣的半导体存储器的制造技术。
[半导体存储器的制造方法]
图1是表示本公开的一实施方式的半导体存储器的制造方法的一个例子的流程图。在图1所示的流程图中，例示了在3D－NAND闪存等半导体存储器所使用的被处理体形成高纵横比的孔的方法。
首先，使用未图示的成膜装置在基板上层叠第1层叠体(S100)。由此，制作例如图2所示那样的被处理体W。图2是表示在基板10上层叠有第1层叠体11－1的被处理体W的一个例子的剖视图。在步骤S100中，例如图2所示那样，在硅基板等基板10上层叠第1层叠体11－1。步骤S100为第1层叠工序的一个例子。
基板10包含源极扩散层100。第1层叠体11－1具有交替层叠多个介电常数互不相同的两种绝缘膜而成的构造。具体而言，例如图2所示那样，第1层叠体11－1具有交替层叠多个硅氧化膜110和多个硅氮化膜111而成的构造。硅氧化膜110为第1绝缘膜的一个例子，硅氮化膜111为第2绝缘膜的一个例子。
接下来，通过使用未图示的蚀刻装置对被处理体W进行蚀刻，例如图3所示那样，在被处理体W形成第1孔12(S101)。图3是表示形成有第1孔12的被处理体W的一个例子的剖视图。在步骤S101中，通过对被处理体W进行蚀刻，例如图3所示那样，沿着第1层叠体11－1和基板10的厚度方向形成多个第1孔12。步骤S101为第1蚀刻工序的一个例子。
接下来，使用例如图4所示的埋入装置4在第1孔12埋入作为能够热分解的有机材料的第1牺牲材料(S102)。步骤S102为第1埋入工序的一个例子。图4是表示埋入装置4的一个例子的概略剖视图。在本实施方式中，埋入装置4例如为CVD(化学气相沉积，ChemicalVapor Deposition)装置。
埋入装置4具有容器40和排气装置41。排气装置41将容器40内的气体排出。容器40内利用排气装置41设为规定的真空气氛。
原料供给源42a经由供给管43a连接于容器40，该原料供给源42a用于以液体状态收纳作为原料单体的一个例子的异氰酸酯。而且，原料供给源42b经由供给管43b连接于容器40，该原料供给源42b用于以液体状态收纳作为原料单体的一个例子的胺。异氰酸酯和胺由有机材料形成，是用于生成能够热分解的第1牺牲材料的多种单体的一个例子。
自原料供给源42a供给来的异氰酸酯的液体利用介入于供给管43a之间的汽化器44a而被汽化。然后，异氰酸酯的蒸汽经由供给管43a被向作为气体喷出部的喷头45导入。而且，自原料供给源42b供给的胺的液体利用介入于供给管43b之间的汽化器44b而被汽化。然后，胺的蒸汽被向喷头45导入。
喷头45设于例如容器40的上部，在其下表面形成有多个喷出口。喷头45将经由供给管43a导入的异氰酸酯的蒸汽和经由供给管43b导入的胺的蒸汽自不同的喷出口以喷淋状向容器40内喷出。
在容器40内设有具有未图示的温度调节机构的载置台46。在载置台46载置被处理体W。载置台46内的温度调节机构控制被处理体W的温度以使被处理体W的温度成为规定温度。载置台46内的温度调节机构控制被处理体W的温度以使被处理体W的温度成为适于自原料供给源42a和原料供给源42b分别供给来的原料单体的蒸镀聚合(日文：蒸着重合)的温度。适于蒸镀聚合的温度根据原料单体的种类来确定。在本实施方式中，载置台46控制被处理体W的温度以使其成为例如40℃～150℃。作为一个例子，载置台46控制被处理体W的温度以使其成为例如80℃。
通过使用这样的埋入装置4在被处理体W的表面引起两种原料单体的蒸镀聚合反应，从而例如图5所示那样，能够在被处理体W的第1孔12埋入聚合物的第1牺牲材料13。图5是表示在第1孔12埋入有第1牺牲材料13的被处理体W的一个例子的剖视图。在本实施方式中，第1牺牲材料13为例如具有脲键(日文：尿素結合)的聚合物。在两种原料单体为例如异氰酸酯和胺的情况下，第1牺牲材料13例如为聚脲(日文：ポリ尿素)。另外，可以利用多晶硅(Poly－Si)、氮化钛(TiN)等的牺牲衬膜保护形成于被处理体W的第1孔12的侧面，即交替层叠了多个硅氧化膜110和多个硅氮化膜111的侧面。
接下来，将在第1孔12埋入有第1牺牲材料13的被处理体W向例如图6A所示的退火装置5内输送，而去除第1牺牲材料13的一部分(S103)。在本实施方式中，利用例如退火去除第1牺牲材料13的一部分。图6A是表示退火装置5的一个例子的概略剖视图。退火装置5具有容器51和排气管52。经由供给管53向容器51内供给非活性气体。在本实施方式中，非活性气体为例如氮(N2)气体。容器51内的气体自排气管52排出。在本实施方式中，容器51内为常压气氛，但作为其他方式，容器51内也可以是真空气氛。
在容器51内设有用于载置被处理体W的载置台54。在与用于载置被处理体W的载置台54的面相对的位置设有灯室55。在灯室55内配置有红外灯56。
在载置台54上载置有被处理体W的状态下，向容器51内供给非活性气体。然后，通过使红外灯56点亮，从而加热被处理体W。在埋入被处理体W的第1孔12的第1牺牲材料13成为引起解聚反应的温度时，第1牺牲材料13解聚成两种原料单体。在本实施方式中，第1牺牲材料13为聚脲，因而通过将被处理体W加热到250℃以上，从而使第1牺牲材料13解聚成作为原料单体的异氰酸酯和胺。温度越高，则解聚进行地越快。另外，第1牺牲材料13也可以是氨基甲酸酯。
在步骤S103中，利用退火装置5以使被处理体W的温度成为第1温度的方式进行加热。第1温度例如为250℃以上且300℃以下的范围内的温度。在本实施方式中，被处理体W以成为例如260℃的方式被加热。步骤S103中的加热例如进行几十分钟。由此，自各个第1孔12将第1牺牲材料13的一部分去除。
另外，也可以通过例如图6B所示那样的灰化装置6进行的灰化来实现步骤S103中的第1牺牲材料13的一部分的去除。图6B是表示灰化装置6的一个例子的概略剖视图。灰化装置6具有容器61和排气管62。经由供给管63向容器61内供给Ar气体或氧气(O2)气体。容器61内的气体自排气管62排出。在本实施方式中，容器61内为常压气氛，但作为其他方式，容器61内也可以是真空气氛。
在容器61内设有下部电极64，在下部电极64载置被处理体W。在与下部电极64的载置被处理体W的面相对的位置设有壳体65。在壳体65内配置有上部电极66。在上部电极66连接有高频电源67。
在将被处理体W载置于下部电极64上后，向容器61内供给Ar气体。然后，通过自高频电源67对上部电极66施加规定频率的高频电力，从而在容器61内激发Ar气体的等离子体。通过在激发了Ar气体的等离子体后再向容器61内供给O2气体，从而将埋入被处理体W的各个第1孔12的第1牺牲材料13灰化(碳化)，而自各个第1孔12将第1牺牲材料13的一部分去除。
通过进行步骤S103的处理，被处理体W成为例如图7所示的那样。图7是表示去除了第1牺牲材料13的一部分的被处理体W的一个例子的剖视图。例如图7所示那样，通过利用解聚去除第1牺牲材料13的上部，从而在第1孔12内形成凹部14。步骤S103为凹部形成工序的一个例子。在第1牺牲材料13为聚脲的情况下，与加热到300℃以上的情况相比，在250℃以上且300℃以下的范围内的温度条件下，解聚的进展较慢。由此，通过调整加热时间，能够高精度地调整凹部14的深度。凹部14的深度例如为50nm～200nm。在本实施方式中，凹部14的深度例如为50nm。
接下来，将在第1孔12形成有凹部14的被处理体W向未图示的成膜装置内输送，例如图8所示那样，在被处理体W上层叠氧化膜15(S104)。图8是表示层叠有氧化膜15的被处理体W的一个例子的剖视图。步骤S104为第2层叠工序的一个例子。利用例如ALD(原子层沉积，Atomic Layer Deposition)在被处理体W上层叠氧化膜15。在本实施方式中，氧化膜15为由SiO2构成的低温氧化膜(LTO：Low Temperature Oxide)，与在高温下形成的热氧化膜相比，为较稀疏的膜。氧化膜15以例如3nm～5nm的厚度层叠。在本实施方式中，氧化膜15的厚度为例如3nm。
接下来，将层叠有氧化膜15的被处理体W再次向图6A所例示的退火装置5内输送，而进行退火(S105)。在步骤S105中，利用退火装置5以使被处理体W的温度成为第2温度的方式进行加热。第2温度为例如300℃以上的范围内的温度。在本实施方式中，被处理体W以成为例如400℃的方式被加热。步骤S105的加热例如进行几分钟。由此，使第1孔12内的全部的第1牺牲材料13解聚。解聚为热分解的一个例子。然后，由解聚产生的异氰酸酯和胺穿过作为较稀疏的膜的氧化膜15，从而自氧化膜15之下的第1孔12脱离。由此，自氧化膜15之下的第1孔12去除第1牺牲材料13，例如图9所示那样，在氧化膜15之下的第1孔12形成空隙13’。图9是表示去除了第1牺牲材料13的被处理体W的一个例子的剖视图。步骤S105为第1去除工序的一个例子。
接下来，将去除了第1牺牲材料13的被处理体W向未图示的成膜装置内输送，例如图10所示那样，在被处理体W的凹部14埋入第2牺牲材料16(S106)。图10是表示在凹部14埋入有第2牺牲材料16的被处理体W的一个例子的剖视图。由此，在形成于第1孔12的凹部14内埋入第2牺牲材料16。步骤S106为第2埋入工序的一个例子。第2牺牲材料16利用例如ALD埋入凹部14。在本实施方式中，第2牺牲材料16为多晶硅、钨、铝氧化物(AlO)、或铝氮化物(AlN)等。
接下来，利用CMP(化学机械抛光，Chemical Mechanical Polishing)研磨第1层叠体11－1的上表面(S107)。由此，例如图11所示那样，去除在被处理体W的上表面层叠的氧化膜15和第2牺牲材料16。图11是表示利用CMP对第1层叠体11－1的上表面进行了研磨的被处理体W的一个例子的剖视图。但是，在第1孔12的上部残留有氧化膜15和第2牺牲材料16。残留在第1孔12的上部的第2牺牲材料16的厚度为从凹部14的深度减去氧化膜15的厚度而得到的厚度。在凹部14的深度为例如50nm、氧化膜15的厚度为例如3nm的情况下，残留在第1孔12的上部的第2牺牲材料16的厚度为例如47nm。
接下来，将上表面被研磨后的被处理体W向未图示的成膜装置内输送，例如图12所示那样，在第1层叠体11－1上层叠第2层叠体11－2(S108)。图12是表示在第1层叠体11－1上层叠有第2层叠体11－2的被处理体W的一个例子的剖视图。第2层叠体11－2与第1层叠体11－1同样地具有交替层叠多个介电常数互不相同的两种绝缘膜而成的构造。具体而言，例如图12所示那样，第2层叠体11－2具有交替层叠多个硅氧化膜110和多个硅氮化膜111而成的构造。步骤S108为第3层叠工序的一个例子。
例如图12所示那样，由于在第1层叠体11－1的空隙13’的上部存在氧化膜15和第2牺牲材料16，因而在层叠第2层叠体11－2时，会防止空隙13’被第2层叠体11－2填埋。因此，能够一边维持第1层叠体11－1内的空隙13’一边在第1层叠体11－1之上层叠第2层叠体11－2。
接下来，通过使用未图示的蚀刻装置沿着第1孔12的延伸方向对第2层叠体11－2进行蚀刻，从而在第2层叠体11－2的与第1孔12相对应的位置形成第2孔17(S109)。由此，例如图13所示那样，在第2层叠体11－2形成第2孔17。图13是表示形成有第2孔17的被处理体W的一个例子的剖视图。步骤S109为第2蚀刻工序的一个例子。
空隙13’之上的氧化膜15和第2牺牲材料16起到蚀刻的阻止层的作用。即，由于在空隙13’之上存在氧化膜15和第2牺牲材料16，因而防止在第2孔17的形成过程中空隙13’的侧壁、底部被过度蚀刻。
接下来，自形成有第2孔17的被处理体W去除氧化膜15和第2牺牲材料16(S110)。步骤S110为第2去除工序的一个例子。利用例如湿蚀刻去除氧化膜15和第2牺牲材料16。通过去除氧化膜15和第2牺牲材料16，例如图14所示那样，第1层叠体11－1的第1孔12与第2层叠体11－2的第2孔17连通。由此，在被处理体W形成纵横比高于第1孔12以及第2孔17的纵横比的孔18。图14是表示去除了氧化膜15和第2牺牲材料16的被处理体W的一个例子的剖视图。通过对图14所示的被处理体W进一步施加规定的加工，从而制造3D－NAND闪存等半导体存储器。
以上，对第1实施方式的半导体存储器的制造方法进行了说明。本实施方式的半导体存储器的制造方法包含：第1层叠工序、第1蚀刻工序、第1埋入工序、凹部形成工序、第2层叠工序、第1去除工序、第2埋入工序、第3层叠工序、第2蚀刻工序以及第2去除工序。在第1层叠工序中，在基板上层叠第1层叠体。在第1蚀刻工序中，对第1层叠体11－1进行蚀刻，从而在第1层叠体11－1形成第1孔12。在第1埋入工序中，在第1孔12内埋入由能够热分解的有机材料构成的第1牺牲材料13。在凹部形成工序中，通过以第1温度对第1层叠体11－1进行退火而使第1牺牲材料13的一部分热分解，或将第1层叠体11－1暴露于氧等离子体而使第1牺牲材料13的一部分灰化，从而在第1孔12的上部形成凹部14。在第2层叠工序中，在凹部14内层叠氧化膜15。在第1去除工序中，通过以高于第1温度的第2温度对第1层叠体11－1进行退火，从而将第1牺牲材料13全部热分解，而隔着氧化膜15去除第1牺牲材料13。在第2埋入工序中，在第1孔12内的氧化膜15上埋入第2牺牲材料16。在第3层叠工序中，在第1层叠体11－1和第2牺牲材料16上层叠第2层叠体11－2。在第2蚀刻工序中，通过沿着第1孔12的延伸方向对第2层叠体11－2进行蚀刻，从而在第2层叠体11－2的与第1孔12相对应的位置形成第2孔17。在第2去除工序中，去除氧化膜15和第2牺牲材料16。由此，能够抑制在被处理体W形成孔18时对第1层叠体11－1和第2层叠体11－2产生的损伤以及孔18内的残渣。
而且，在上述的实施方式中，第1牺牲材料13为具有脲键的聚合物，该脲键利用多种单体的聚合而生成。由此，能够容易地生成第1牺牲材料13，并且能够通过加热容易地去除第1牺牲材料13。
而且，在上述的实施方式中，第1温度为250℃以上且小于300℃的范围内的温度，第2温度为300℃以上的范围内的温度。由于第1温度为250℃以上且小于300℃的范围内的温度，因而能够容易地调整在第1孔12的上部形成的凹部14的深度。而且，由于第2温度为300℃以上的范围内的温度，因而能够不残留残渣地自第1孔12内去除第1牺牲材料13。
而且，在上述的实施方式中，第1层叠体11－1和第2层叠体11－2均具有交替层叠多个介电常数互不相同的第1绝缘膜和第2绝缘膜而成的构造。而且，第1绝缘膜为例如硅氧化膜110，第2绝缘膜为例如硅氮化膜111。由此，能够制造3D－NAND闪存等半导体存储器。
[其他]
另外，本申请中公开的技术并不限定于上述的实施方式，在其主旨的范围内能够进行各种变形。
例如，在上述的实施方式中，在第1层叠体11－1形成第1孔12，且在第2层叠体11－2形成第2孔17，其后，连结第1孔12和第2孔17。由此，在被处理体W形成纵横比高于第1孔12以及第2孔17的纵横比的孔18。但是，公开的技术并不限定于此。例如，也可以将形成有孔18的第1层叠体11－1和第2层叠体11－2视为第1层叠体11－1，然后再执行步骤S102～S110的处理。此外，步骤S102～S110的处理可以重复两次以上。由此，能够在被处理体W形成任意的纵横比的孔18。
而且，在上述的实施方式中，使用了聚脲作为第1牺牲材料13，但只要是能够热分解的有机材料即可，也可以使用其他的有机材料。作为能够热分解的有机材料，除聚脲以外，考虑聚氨酯、丙烯酸树脂、聚烯烃、聚碳酸酯、聚酰胺、酚醛树脂、或能够加热汽化的低分子材料等。而且，能够热分解的有机材料可以通过涂布来埋入被处理体W的各个第1孔12内。
而且，在上述的实施方式中，作为一个例子说明了半导体存储器所使用的多层膜的蚀刻，但公开的技术并不限定于此。例如，在单层膜的蚀刻中，只要是要求高纵横比的孔、沟槽的领域，也能够应用公开的技术。
而且，在上述的实施方式中，在层叠了氧化膜15之后，在步骤S105中，利用退火来去除第1孔12内的第1牺牲材料13，但公开的技术并不限定于此。例如，也可以是，在第2层叠体11－2形成第2孔17，利用湿蚀刻经由第2孔17去除了氧化膜15和第2牺牲材料16，其后，通过对被处理体W进行退火从而去除第1牺牲材料13。由此，在层叠第2层叠体11－2时，或在将第2孔17形成于第2层叠体11－2时，能够防止氧化膜15和第2牺牲材料16向空隙13’内落下。由此，在第2孔17形成于第2层叠体11－2之后，在第1孔12的上部仍残留氧化膜15和第2牺牲材料16。因此，能够利用湿蚀刻经由第2孔17容易地去除氧化膜15和第2牺牲材料16。
而且，在上述的实施方式中，在第1孔12内埋入有第1牺牲材料13，其后，在第1牺牲材料13上层叠氧化膜15，但公开的技术并不限定于此。例如，也可以是，在第1孔12内埋入有第1牺牲材料13，其后，利用CMP去除第1层叠体11－1的上表面的第1牺牲材料13，在第1层叠体11－1上层叠第2层叠体11－2。而且，还可以是，在第2层叠体11－2形成有第2孔17，其后，以例如400℃对被处理体W进行退火而自第1孔12内去除第1牺牲材料13，从而使第1孔12与第2孔17连结。
另外，应该认为此次公开的实施方式在全部方面上仅为例示而并不是限制性的。实际上，上述的实施方式能够以多种形态来实现。而且，上述的实施方式只要不脱离附加的权利要求书的范围及其主旨，就能够以各种形态进行省略、替换、变更。

Claims (10)

1.一种半导体存储器的制造方法，其中，
该半导体存储器的制造方法包含：
第1层叠工序，在基板上层叠第1层叠体；
第1蚀刻工序，通过对所述第1层叠体进行蚀刻，从而在所述第1层叠体形成第1孔；
第1埋入工序，在所述第1孔内埋入由能够热分解的有机材料构成的第1牺牲材料；
凹部形成工序，以第1温度对所述第1层叠体进行退火而使所述第1牺牲材料的一部分热分解，从而在所述第1孔的上部形成凹部；
第2层叠工序，在所述凹部内层叠氧化膜；
第1去除工序，通过以高于所述第1温度的第2温度对所述第1层叠体进行退火，从而使所述第1牺牲材料全部热分解，而隔着所述氧化膜去除所述第1牺牲材料；
第2埋入工序，在所述凹部内的所述氧化膜上埋入第2牺牲材料；
第3层叠工序，在所述第1层叠体和所述第2牺牲材料上层叠第2层叠体；
第2蚀刻工序，通过沿着所述第1孔的延伸方向对所述第2层叠体进行蚀刻，从而在所述第2层叠体的与所述第1孔相对应的位置形成第2孔；以及
第2去除工序，去除所述氧化膜和所述第2牺牲材料，
其中，在所述第2层叠工序中在所述凹部内层叠的所述氧化膜的厚度为3nm～5nm。
2.根据权利要求1所述的半导体存储器的制造方法，其中，
所述第1牺牲材料为具有脲键的聚合物，该脲键利用多种单体的聚合而生成。
3.根据权利要求2所述的半导体存储器的制造方法，其中，
所述第1温度为250℃以上且小于300℃的范围内的温度，
所述第2温度为300℃以上的范围内的温度。
4.根据权利要求1～3中任一项所述的半导体存储器的制造方法，其中，
所述第1层叠体和所述第2层叠体均具有交替层叠多个介电常数互不相同的第1绝缘膜和第2绝缘膜而成的构造。
5.根据权利要求4所述的半导体存储器的制造方法，其中，
所述第1绝缘膜为硅氧化膜，
所述第2绝缘膜为硅氮化膜。
6.一种半导体存储器的制造方法，其中，
该半导体存储器的制造方法包含：
第1层叠工序，在基板上层叠第1层叠体；
第1蚀刻工序，通过对所述第1层叠体进行蚀刻，从而在所述第1层叠体形成第1孔；
第1埋入工序，在所述第1孔内埋入由能够热分解的有机材料构成的第1牺牲材料；
凹部形成工序，将所述第1层叠体暴露于氧等离子体而使所述第1牺牲材料的一部分灰化，从而在所述第1孔的上部形成凹部；
第2层叠工序，在所述凹部内层叠氧化膜；
第1去除工序，通过以第2温度对所述第1层叠体进行退火，从而使所述第1牺牲材料全部热分解，而隔着所述氧化膜去除所述第1牺牲材料；
第2埋入工序，在所述凹部内的所述氧化膜上埋入第2牺牲材料；
第3层叠工序，在所述第1层叠体和所述第2牺牲材料上层叠第2层叠体；
第2蚀刻工序，通过沿着所述第1孔的延伸方向对所述第2层叠体进行蚀刻，从而在所述第2层叠体的与所述第1孔相对应的位置形成第2孔；以及
第2去除工序，去除所述氧化膜和所述第2牺牲材料，
其中，在所述第2层叠工序中在所述凹部内层叠的所述氧化膜的厚度为3nm～5nm。
7.根据权利要求6所述的半导体存储器的制造方法，其中，
所述第1牺牲材料为具有脲键的聚合物，该脲键利用多种单体的聚合而生成。
8.根据权利要求7所述的半导体存储器的制造方法，其中，
所述第2温度为300℃以上的范围内的温度。
9.根据权利要求6～8中任一项所述的半导体存储器的制造方法，其中，
所述第1层叠体和所述第2层叠体均具有交替层叠多个介电常数互不相同的第1绝缘膜和第2绝缘膜而成的构造。
10.根据权利要求9所述的半导体存储器的制造方法，其中，
所述第1绝缘膜为硅氧化膜，
所述第2绝缘膜为硅氮化膜。
CN201911093989.4A 2018-11-14 2019-11-11 半导体存储器的制造方法 Active CN111192854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-213838 2018-11-14
JP2018213838A JP7154114B2 (ja) 2018-11-14 2018-11-14 半導体メモリの製造方法

Publications (2)

Publication Number Publication Date
CN111192854A CN111192854A (zh) 2020-05-22
CN111192854B true CN111192854B (zh) 2024-09-10

Family

ID=70550464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911093989.4A Active CN111192854B (zh) 2018-11-14 2019-11-11 半导体存储器的制造方法

Country Status (4)

Country Link
US (1) US11139313B2 (zh)
JP (1) JP7154114B2 (zh)
KR (1) KR102596702B1 (zh)
CN (1) CN111192854B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12315777B2 (en) * 2019-08-30 2025-05-27 Intel Corporation Microelectronics package comprising a package-on-package (POP) architecture with inkjet barrier material for controlling bondline thickness and POP adhesive keep out zone
KR102882467B1 (ko) * 2020-01-16 2025-11-05 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR20220144187A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431016A (zh) * 2015-03-30 2017-12-01 三井化学株式会社 填埋平坦化膜的制造方法及电子器件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416595B2 (ja) * 2004-07-27 2010-02-17 富士通マイクロエレクトロニクス株式会社 エッチング方法及び絶縁膜のパターニング方法
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
US9449982B2 (en) * 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US8946023B2 (en) * 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
KR20150136685A (ko) * 2014-05-27 2015-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI689988B (zh) * 2016-07-21 2020-04-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置
JP6792788B2 (ja) * 2017-03-30 2020-12-02 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431016A (zh) * 2015-03-30 2017-12-01 三井化学株式会社 填埋平坦化膜的制造方法及电子器件的制造方法

Also Published As

Publication number Publication date
JP2020080394A (ja) 2020-05-28
KR20200056302A (ko) 2020-05-22
KR102596702B1 (ko) 2023-11-01
CN111192854A (zh) 2020-05-22
JP7154114B2 (ja) 2022-10-17
US11139313B2 (en) 2021-10-05
US20200152656A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
KR102268929B1 (ko) 반도체 장치의 제조 방법
CN111192854B (zh) 半导体存储器的制造方法
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
CN110544650B (zh) 半导体装置的制造方法和基板处理装置
JP2003531493A (ja) 炭化ケイ素密着プロモータ層を用いた低誘電率フッ素含有アモルファスカーボンへの窒化ケイ素の密着性を高めるための方法
TW201738947A (zh) 半導體裝置之製造方法及半導體裝置之製造系統
KR100483290B1 (ko) 반도체 소자의 제조 방법
CN116324021A (zh) 氮化硅膜的多层沉积和处理
TWI804054B (zh) 用於移除含鎢膜的系統及方法
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
CN111192823B (zh) 器件的制造方法
TWI443748B (zh) 製造半導體元件的方法
CN110942978B (zh) 半导体装置的制造方法
US20250022750A1 (en) Methods of forming interconnect structures
KR100552836B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR20250097329A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 하드 마스크막 형성 방법
KR20220017055A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
KR20070011785A (ko) 플라즈마 처리를 이용한 다층 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment