JP6560991B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents
半導体装置の製造方法、基板処理装置およびプログラム Download PDFInfo
- Publication number
- JP6560991B2 JP6560991B2 JP2016016418A JP2016016418A JP6560991B2 JP 6560991 B2 JP6560991 B2 JP 6560991B2 JP 2016016418 A JP2016016418 A JP 2016016418A JP 2016016418 A JP2016016418 A JP 2016016418A JP 6560991 B2 JP6560991 B2 JP 6560991B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- supplying
- substrate
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10P14/6339—
-
- H10P14/3438—
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- H10P14/24—
-
- H10P14/271—
-
- H10P14/274—
-
- H10P14/3211—
-
- H10P14/3411—
-
- H10P14/3442—
-
- H10P14/3444—
-
- H10P14/6328—
-
- H10P14/6512—
-
- H10P14/6924—
-
- H10P72/04—
-
- H10P72/0402—
-
- H10P72/0434—
-
- H10P72/0451—
-
- H10P72/0602—
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H10P72/00—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
基板に対してハロゲン系の第1の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、前記基板に対してドーパントガスを供給する工程と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する工程と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有する技術が提供される。
以下、本発明の一実施形態について、図1〜図3を用いて説明する。
図1に示すように、処理炉202は加熱手段(加熱機構)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板上にSi膜を形成するシーケンス例について、図4、図6(a)〜図6(g)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
基板としてのウエハ200に対して第1の処理ガスとしてDCSガスを供給するステップと、ウエハ200に対して第2の処理ガスとしてDSガスを供給するステップと、ウエハ200に対してドーパントガスとしてPHガスを供給するステップと、を含むサイクルを所定回数(n回)行うことで、ウエハ200上にドーパントとしてのPがドープされたシード層(ドープトシード層)を形成するステップ(シードステップ)と、
ウエハ200に対して第3の処理ガスとしてMSガスを供給してシード層上にSiを含む膜、すなわち、Si膜を形成するステップ(CVD成膜ステップ)と、
を実施する。
複数枚のウエハ200がボート217に装填(ウエハチャージ)される。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220を介して反応管203の下端をシールした状態となる。
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。真空ポンプ246は、少なくともウエハ200に対する処理が終了するまでの間は常時作動させた状態を維持する。また、処理室201内のウエハ200が所望の温度となるようにヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。ヒータ207による処理室201内の加熱は、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。また、回転機構267によるボート217およびウエハ200の回転を開始する。回転機構267によるボート217およびウエハ200の回転は、少なくとも、ウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、次の2つのステップ、すなわち、ステップ1,2を順次実行する。
このステップでは、処理室201内のウエハ200に対してDCSガスを供給する。
ステップ1が終了した後、処理室201内のウエハ200に対してDSガスおよびPHガスを供給する。
シードステップでは、上述したステップ1,2を、交互に、すなわち、同期させることなく非同時に行うサイクルを所定回数(1回以上)行う。シードステップを行うことで、以下の処理を進行させ、ウエハ200の表面状態を、図6(d)に示す状態へと移行させることができる。なお、ステップ1,2を非同時に行うことで、処理室201内で発生するパーティクルの量を低減させることが可能となる。
シード層200e,200fを形成した後、処理室201内のウエハ200に対し、MSガスおよびPHガスを供給する。
第1のSi膜200h、第2のSi膜200gの形成が完了した後、ヒータ207の温度を適正に調整し、ウエハ200上に形成されたそれぞれのSi膜を熱処理する。
熱処理が終了したら、ガス供給管232d,232eのそれぞれからN2ガスを処理室201内へ供給し、排気管231から排気する。N2ガスはパージガスとして作用する。これにより、処理室201内が不活性ガスでパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
ボートエレベータ115によりシールキャップ219が下降され、反応管203の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態で、反応管203の下端から反応管203の外部に搬出される(ボートアンロード)。処理済のウエハ200は、ボート217より取出される(ウエハディスチャージ)。
本実施形態によれば、以下に示す1つ又は複数の効果が得られる。
本実施形態における成膜シーケンスは、上述の態様に限定されず、以下に示す変形例のように変更することができる。
シードステップは、DCSガスを供給するステップとPHガスを供給するステップとを同時に行う期間を含んでいてもよい。例えば、以下に示す成膜シーケンスにように、シードステップにおいて、DCSガスを供給するステップとPHガスを供給するステップとを同時に行うステップと、DSガスを供給するステップと、を交互に行うようにしてもよい。
シードステップは、DCSガスを供給するステップとPHガスを供給するステップとを同時に行う期間と、DSガスを供給するステップとPHガスを供給するステップとを同時に行う期間と、を含んでいてもよい。例えば、以下に示す成膜シーケンスのように、シードステップにおいて、DCSガスを供給するステップとPHガスを供給するステップとを同時に行うステップと、DSガスを供給するステップとPHガスを供給するステップとを同時に行うステップと、を交互に行うようにしてもよい。
シードステップでは、その初期段階においてはPHガスの供給流量を比較的少なく設定しておき、サイクルを所定回数行う毎にPHガスの供給流量を徐々に増加させるようにしてもよい。すなわち、シード層200e,200fにおけるP濃度を、ウエハ200、絶縁膜200a側に向かうほど小さく、第1のSi膜200h、第2のSi膜200g側に向かうほど大きくするように設定してもよい。
DCSガスを供給するステップと、DSガスを供給するステップと、を含む第1セットを所定回数(m回)行うことで、ウエハ200上に、Pがドープされていない第1シード層(ノンドープシード層)を形成するステップと、
DCSガスを供給するステップと、DSガスを供給するステップと、PHガスを供給するステップと、を含む第2セットを所定回数(n回)行うことで、第1シード層上に、Pがドープされた第2シード層(ドープトシード層)を形成するステップと、
を行うようにしてもよい。
シードステップは、DCSガスを供給するステップ、DSガスを供給するステップ、およびPHガスを供給する工程を非同時に行う期間を含んでいてもよい。
図4に示す成膜シーケンスのシードステップでは、ステップ1,2のそれぞれにおいて処理室201内から残留ガス等を除去する残留ガス除去ステップを実施していたが、この残留ガス除去ステップは不実施としてもよい。すなわち、シードステップでは、DCSガスを供給するステップと、DSガス、PHガスを同時に供給するステップとを、それらの間に残留ガス除去ステップを挟むことなく交互に行うようにしてもよい。本変形例によれば、シードステップの所要時間を短縮させ、成膜処理の生産性を向上させることが可能となる。
以下に示す成膜シーケンスのように、CVD成膜ステップでは、PHガスを非供給としてもよい。
第1の処理ガスとして、DCSガス以外のクロロシラン原料ガスを用いてもよい。以下、第1の処理ガスとして、HCDSガス、MCSガスを用いる成膜シーケンスを例示する。
第1の処理ガスとして、炭素(C)非含有のシラン原料ガスではなく、Cを含むシラン原料ガス、例えば、Si−C結合を有するシラン原料ガスを用いるようにしてもよい。以下、第1の処理ガスとして、1,1,2,2−テトラクロロ−1,2−ジメチルジシラン((CH3)2Si2Cl4、略称:TCDMDS)ガス、ビス(トリクロロシリル)メタン((SiCl3)2CH2、略称:BTCSM)ガスを用いる成膜シーケンスを例示する。
第1の処理ガスとして、Cl以外のハロゲン基を含むハロシラン原料ガス、例えば、F、Br、I等を含むハロシラン原料ガスを用いてもよい。例えば、第1の処理ガスとして、テトラフルオロシラン(SiF4)ガス等のフルオロシラン原料ガスや、テトラブロモシラン(SiBr4)ガス等のブロモシラン原料ガスや、テトラヨードシラン(SiI4)ガス等のヨードシラン原料ガスを用いてもよい。
第1の処理ガスとして、Si非含有のクロロ基を含むクロロ系ガスを用いてもよい。また、Si非含有のCl以外のハロゲン基を含むハロゲン系ガスを用いてもよい。例えば、第1の処理ガスとして、塩化水素(HCl)ガス、塩素(Cl2)ガス、BCl3ガス、フッ化塩素(ClF3)ガスを用いてもよい。
第2の処理ガスとして、Cおよび窒素(N)非含有のシラン原料ガスだけでなく、CおよびNを含むシラン原料ガスを用いてもよい。例えば、第2の処理ガスとして、アミノシラン原料ガスを用いてもよい。アミノシラン原料ガスとしては、例えば、ブチルアミノシラン(BAS)ガス、ビスターシャリブチルアミノシラン(BTBAS)ガス、ジメチルアミノシラン(DMAS)ガス、ビスジメチルアミノシラン(BDMAS)ガス、トリスジメチルアミノシラン(3DMAS)ガス、ジエチルアミノシラン(DEAS)ガス、ビスジエチルアミノシラン(BDEAS)ガス、ジプロピルアミノシラン(DPAS)ガス、ジイソプロピルアミノシラン(DIPAS)ガス等を用いることができる。以下、第2の処理ガスとして、BDEASガス、DIPASガスを用いる成膜シーケンスを例示する。
シードステップを実施する際は、ウエハ200に対して第1の処理ガスや第2の処理ガスと一緒に水素(H2)ガスを供給するようにしてもよい。例えば、ステップ1においてウエハ200に対してDCSガスと一緒にH2ガスを供給するようにしてもよい。また、ステップ2においてウエハ200に対してDSガスおよびPHガスと一緒にH2ガスを供給するようにしてもよい。H2ガスは、例えばガス供給管232a〜232cのいずれかから供給することができる。H2ガスの供給流量は、例えば1〜10000sccmの範囲内の流量とすることができる。
CVD成膜ステップを実施する際は、ウエハ200に対して第3の処理ガスと一緒にH2ガスを供給するようにしてもよい。H2ガスは、例えばガス供給管232a〜232cのいずれかから供給することができる。H2ガスの供給流量は、例えば1〜10000sccmの範囲内の流量とすることができる。
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態や変形例の手法を3DNANDの製造工程に適用する場合においてもSiウエハとチャネルSiとのコンタクト抵抗を大幅に低減させることが可能となり、電気的特性を大幅に改善することが可能となる。
以下、本発明の好ましい態様について付記する。
本発明の一態様によれば、
基板に対してハロゲン系の第1の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、前記基板に対してドーパントガスを供給する工程と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する工程と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
付記1に記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第1の処理ガスを供給する工程および前記第2の処理ガスを供給する工程のうち少なくともいずれか1つの工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む。
付記1または2に記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第2の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む。
付記1乃至3のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第1の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む。
付記1乃至4のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第1の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、前記第2の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、を含む。
付記1乃至5のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、を含む第1セットを所定回数行うことで、前記基板上に、ドーパントがドープされていない第1シード層(ノンドープシード層)を形成する工程と、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、前記ドーパントガスを供給する工程と、を含む第2セットを所定回数行うことで、前記第1シード層上に、ドーパントがドープされた第2シード層(ドープトシード層)を形成する工程と、
を有する。
付記1乃至6のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程は、前記第1の処理ガスを供給する工程、前記第2の処理ガスを供給する工程、および前記ドーパントガスを供給する工程を非同時に行う期間を含む。
付記1乃至7のいずれかに記載の方法であって、好ましくは、
前記膜を形成する工程は、前記基板に対してドーパントガスを供給する工程を含み、
前記膜はドーパントがドープされた膜である。
付記8に記載の方法であって、好ましくは、
前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度と異ならせる。
付記8または9に記載の方法であって、好ましくは、
前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度よりも小さく(低く)する。
付記8乃至10のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程におけるドーパントガスの供給流量を、前記膜を形成する工程におけるドーパントガスの供給流量よりも小さく(低く)する。
付記1乃至11のいずれかに記載の方法であって、好ましくは、
前記シード層を形成する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする。
付記1乃至12のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力よりも大きくし、前記第2の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする。
付記1乃至13のいずれかに記載の方法であって、好ましくは、
前記ドーパントガスは、III族元素またはV族元素を含む。
III族元素は、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)を含む。
V族元素は、リン(P)、ヒ素(As)、アンチモン(Sb)を含む。
付記1乃至14のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガス、前記第2の処理ガス、および前記第3の処理ガスは、それぞれ、前記膜を構成する同一の元素(所定元素、主元素)を含む。
本発明の他の態様によれば、
基板を収容する処理室と、
前記処理室内の基板に対してハロゲン系の第1の処理ガスを供給する第1供給系と、
前記処理室内の基板に対して非ハロゲン系の第2の処理ガスを供給する第2供給系と、
前記処理室内の基板に対して第3の処理ガスを供給する第3供給系と、
前記処理室内の基板に対してドーパントガスを供給する第4供給系と、
前記処理室内において、基板に対して前記第1の処理ガスを供給する処理と、前記基板に対して前記第2の処理ガスを供給する処理と、前記基板に対して前記ドーパントガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する処理と、前記基板に対して前記第3の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせるように、前記第1供給系、前記第2供給系、前記第3供給系、および前記第4供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
本発明のさらに他の態様によれば、
基板に対してハロゲン系の第1の処理ガスを供給する第1供給系と、
基板に対して非ハロゲン系の第2の処理ガスを供給する第2供給系と、
基板に対して第3の処理ガスを供給する第3供給系と、
基板に対してドーパントガスを供給する第4供給系と、
を有し、
基板に対して前記第1供給系より前記第1の処理ガスを供給する処理と、前記基板に対して前記第2供給系より前記第2の処理ガスを供給する処理と、前記基板に対して前記第4供給系より前記ドーパントガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する処理と、前記基板に対して前記第3供給系より前記第3の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせるように制御されるガス供給システムが提供される。
本発明のさらに他の態様によれば、
基板に対してハロゲン系の第1の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する手順と、前記基板に対してドーパントガスを供給する手順と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する手順と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
200a 絶縁膜
200e,200f シード層
200g 第2のSi膜
200h 第1のSi膜
Claims (17)
- 基板に対してハロゲン系の第1の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、前記基板に対してドーパントガスを供給する工程と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する工程と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有し、
前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力よりも大きくする半導体装置の製造方法。 - 前記シード層を形成する工程は、前記第2の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む請求項1に記載の半導体装置の製造方法。
- 前記シード層を形成する工程は、前記第1の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間を含む請求項1に記載の半導体装置の製造方法。
- 前記シード層を形成する工程は、前記第1の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、前記第2の処理ガスを供給する工程と前記ドーパントガスを供給する工程とを同時に行う期間と、を含む請求項1に記載の半導体装置の製造方法。
- 前記シード層を形成する工程は、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、を含む第1セットを所定回数行うことで、前記基板上に、ドーパントがドープされていない第1シード層を形成する工程と、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、前記ドーパントガスを供給する工程と、を含む第2セットを所定回数行うことで、前記第1シード層上に、ドーパントがドープされた第2シード層を形成する工程と、
を有する請求項1に記載の半導体装置の製造方法。 - 前記シード層を形成する工程は、前記第1の処理ガスを供給する工程、前記第2の処理ガスを供給する工程、および前記ドーパントガスを供給する工程を非同時に行う期間を含む請求項1に記載の半導体装置の製造方法。
- 前記膜を形成する工程は、前記基板に対してドーパントガスを供給する工程を含み、
前記膜はドーパントがドープされた膜である請求項1に記載の半導体装置の製造方法。 - 前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度と異ならせる請求項7に記載の半導体装置の製造方法。
- 前記シード層中におけるドーパントの濃度を、前記膜中におけるドーパントの濃度よりも小さくする請求項7に記載の半導体装置の製造方法。
- 前記シード層を形成する工程におけるドーパントガスの供給流量を、前記膜を形成する工程におけるドーパントガスの供給流量よりも小さくする請求項7に記載の半導体装置の製造方法。
- 前記シード層を形成する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする請求項1に記載の半導体装置の製造方法。
- 前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力よりも大きくし、前記第2の処理ガスを供給する工程および前記ドーパントガスを供給する工程における前記基板が存在する空間の圧力を、前記膜を形成する工程における前記基板が存在する空間の圧力よりも大きくする請求項1に記載の半導体装置の製造方法。
- 前記ドーパントガスは、ホウ素、アルミニウム、ガリウム、リン、ヒ素、またはアンチモンを含む請求項1に記載の半導体装置の製造方法。
- 前記第1の処理ガス、前記第2の処理ガス、および前記第3の処理ガスは、それぞれ、前記膜を構成する同一の元素を含む請求項1に記載の半導体装置の製造方法。
- 前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を400Pa以上1000Pa以下の範囲内の圧力とし、前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力を250Pa以上350Pa以下の範囲内の圧力とする請求項1に記載の半導体装置の製造方法。
- 基板を収容する処理室と、
前記処理室内の基板に対してハロゲン系の第1の処理ガスを供給する第1供給系と、
前記処理室内の基板に対して非ハロゲン系の第2の処理ガスを供給する第2供給系と、
前記処理室内の基板に対して第3の処理ガスを供給する第3供給系と、
前記処理室内の基板に対してドーパントガスを供給する第4供給系と、
前記処理室内の圧力を調整する圧力調整部と、
前記処理室内において、基板に対して前記第1の処理ガスを供給する処理と、前記基板に対して前記第2の処理ガスを供給する処理と、前記基板に対して前記ドーパントガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する処理と、前記基板に対して前記第3の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせ、前記第1の処理ガスを供給する処理における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する処理における前記基板が存在する空間の圧力よりも大きくするように、前記第1供給系、前記第2供給系、前記第3供給系、前記第4供給系、および前記圧力調整部を制御するよう構成される制御部と、
を有する基板処理装置。 - 基板処理装置の処理室内において、
基板に対してハロゲン系の第1の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する手順と、前記基板に対してドーパントガスを供給する手順と、を含むサイクルを所定回数行うことで、前記基板上にドーパントがドープされたシード層を形成する手順と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する手順と、
前記第1の処理ガスを供給する手順における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する手順における前記基板が存在する空間の圧力よりも大きくする手順と、
をコンピュータによって前記基板処理装置に実行させるプログラム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016016418A JP6560991B2 (ja) | 2016-01-29 | 2016-01-29 | 半導体装置の製造方法、基板処理装置およびプログラム |
| CN201710060001.9A CN107026077B (zh) | 2016-01-29 | 2017-01-24 | 半导体器件的制造方法及衬底处理装置 |
| US15/415,032 US10090152B2 (en) | 2016-01-29 | 2017-01-25 | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| KR1020170012943A KR101952493B1 (ko) | 2016-01-29 | 2017-01-26 | 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016016418A JP6560991B2 (ja) | 2016-01-29 | 2016-01-29 | 半導体装置の製造方法、基板処理装置およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017135344A JP2017135344A (ja) | 2017-08-03 |
| JP6560991B2 true JP6560991B2 (ja) | 2019-08-14 |
Family
ID=59387042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016016418A Active JP6560991B2 (ja) | 2016-01-29 | 2016-01-29 | 半導体装置の製造方法、基板処理装置およびプログラム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10090152B2 (ja) |
| JP (1) | JP6560991B2 (ja) |
| KR (1) | KR101952493B1 (ja) |
| CN (1) | CN107026077B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6814057B2 (ja) * | 2017-01-27 | 2021-01-13 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP6653308B2 (ja) * | 2017-11-15 | 2020-02-26 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
| KR102471028B1 (ko) | 2018-04-27 | 2022-11-28 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 |
| JP7058575B2 (ja) * | 2018-09-12 | 2022-04-22 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
| JP6960953B2 (ja) | 2019-03-20 | 2021-11-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
| US20220189987A1 (en) * | 2020-12-16 | 2022-06-16 | Intel Corporation | Vertical channel with conductive structures to improve string current |
| JP7198854B2 (ja) * | 2021-03-17 | 2023-01-04 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置 |
| JP7549556B2 (ja) * | 2021-03-18 | 2024-09-11 | キオクシア株式会社 | 半導体製造方法および半導体製造装置 |
| JP7391064B2 (ja) | 2021-03-22 | 2023-12-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム |
| CN113658890B (zh) * | 2021-08-17 | 2023-09-29 | 长鑫存储技术有限公司 | 提高半导体设备产能的方法和系统 |
| JP2024136417A (ja) * | 2023-03-24 | 2024-10-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
| KR20250173750A (ko) * | 2024-06-04 | 2025-12-11 | 에스케이하이닉스 주식회사 | 2종의 실리콘 전구체 화합물을 이용하여 박막을 형성하는 방법 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3116163B2 (ja) * | 1989-08-11 | 2000-12-11 | セイコーインスツルメンツ株式会社 | 絶縁ゲート電界効果トランジスタの製造方法 |
| KR100505680B1 (ko) * | 2003-03-27 | 2005-08-03 | 삼성전자주식회사 | 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 |
| JP4640800B2 (ja) * | 2005-06-22 | 2011-03-02 | 東京エレクトロン株式会社 | 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム |
| JP5023004B2 (ja) * | 2008-06-30 | 2012-09-12 | 株式会社日立国際電気 | 基板処理方法及び基板処理装置 |
| JP2011082493A (ja) * | 2009-09-14 | 2011-04-21 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| JP5393895B2 (ja) | 2010-09-01 | 2014-01-22 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| JP5689398B2 (ja) * | 2010-12-21 | 2015-03-25 | 東京エレクトロン株式会社 | 窒化シリコン膜の成膜方法及び成膜装置 |
| WO2012090738A1 (ja) * | 2010-12-27 | 2012-07-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
| JP5514162B2 (ja) * | 2011-07-22 | 2014-06-04 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
| JP5854112B2 (ja) * | 2011-09-30 | 2016-02-09 | 東京エレクトロン株式会社 | 薄膜の形成方法及び成膜装置 |
| JP5951443B2 (ja) * | 2011-12-09 | 2016-07-13 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP5869923B2 (ja) * | 2012-03-09 | 2016-02-24 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP5815443B2 (ja) * | 2012-03-19 | 2015-11-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
| JP5959907B2 (ja) * | 2012-04-12 | 2016-08-02 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP2013258188A (ja) * | 2012-06-11 | 2013-12-26 | Hitachi Kokusai Electric Inc | 基板処理方法と半導体装置の製造方法、および基板処理装置 |
| JP6022272B2 (ja) | 2012-09-14 | 2016-11-09 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP5902073B2 (ja) * | 2012-09-25 | 2016-04-13 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP6068130B2 (ja) | 2012-12-25 | 2017-01-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP6125279B2 (ja) * | 2013-03-05 | 2017-05-10 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP6230809B2 (ja) * | 2013-04-22 | 2017-11-15 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP6347544B2 (ja) | 2014-07-09 | 2018-06-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| CN105609406B (zh) * | 2014-11-19 | 2018-09-28 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置、气体供给系统 |
| JP6594768B2 (ja) * | 2015-12-25 | 2019-10-23 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| JP6561001B2 (ja) * | 2016-03-09 | 2019-08-14 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム |
-
2016
- 2016-01-29 JP JP2016016418A patent/JP6560991B2/ja active Active
-
2017
- 2017-01-24 CN CN201710060001.9A patent/CN107026077B/zh active Active
- 2017-01-25 US US15/415,032 patent/US10090152B2/en active Active
- 2017-01-26 KR KR1020170012943A patent/KR101952493B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107026077B (zh) | 2020-10-02 |
| CN107026077A (zh) | 2017-08-08 |
| KR101952493B1 (ko) | 2019-02-26 |
| KR20170091049A (ko) | 2017-08-08 |
| US10090152B2 (en) | 2018-10-02 |
| JP2017135344A (ja) | 2017-08-03 |
| US20170221699A1 (en) | 2017-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6594768B2 (ja) | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 | |
| JP6560991B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP6561001B2 (ja) | 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム | |
| JP6585551B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6606476B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP6100854B2 (ja) | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム | |
| KR101968817B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 | |
| US11164744B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| KR102165125B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180907 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190722 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6560991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |