CN107026077A

CN107026077A - 半导体器件的制造方法、衬底处理装置及气体供给系统

Info

Publication number: CN107026077A
Application number: CN201710060001.9A
Authority: CN
Inventors: 渡桥由悟; 森谷敦
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: INTERNATIONAL ELECTRIC CO Ltd
Priority date: 2016-01-29
Filing date: 2017-01-24
Publication date: 2017-08-08
Anticipated expiration: 2037-01-24
Also published as: JP6560991B2; KR101952493B1; KR20170091049A; CN107026077B; US20170221699A1; JP2017135344A; US10090152B2

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及气体供给系统。本发明的方法能够提高形成于衬底上的膜的膜品质。半导体器件的制造方法具有：通过将下述循环进行规定次数，从而在衬底上形成掺杂有掺杂剂的晶种层的工序，所述循环包含对衬底供给卤系的第一处理气体的工序，对衬底供给非卤系的第二处理气体的工序，和对衬底供给掺杂气体的工序；以及对衬底供给第三处理气体从而在晶种层上形成膜的工序。

Description

半导体器件的制造方法、衬底处理装置及气体供给系统

技术领域

本发明涉及半导体器件的制造方法、衬底处理装置及气体供给系统。

背景技术

作为半导体器件(Device)的制造工序的一个工序，有时使用卤系的处理气体、非卤系的处理气体，在衬底上进行形成包含硅(Si)等规定元素作为主元素的膜的成膜处理(例如，参见专利文献1～3)。

[现有技术文献]

[专利文献]

[专利文献1]国际公开第2012/029661号小册子

[专利文献2]日本特开2013-197307号公报

[专利文献3]日本特开2014-067796号公报

发明内容

发明要解决的问题

本发明的目的在于，提供一种能够提高形成于衬底上的膜的膜品质的技术。

用于解决问题的手段

根据本发明的一个方式，提供一种技术，具有：

通过将下述循环进行规定次数，从而在所述衬底上形成掺杂有掺杂剂的晶种层的工序，所述循环包含对衬底供给卤系的第一处理气体的工序，对所述衬底供给非卤系的第二处理气体的工序，和对所述衬底供给掺杂气体的工序；以及

对所述衬底供给第三处理气体从而在所述晶种层上形成膜的工序，

使供给所述第一处理气体的工序中的所述衬底存在的空间的压力大于供给所述第二处理气体的工序中的所述衬底存在的空间的压力。

发明效果

根据本发明，能够提高形成于衬底上的膜的膜品质。

附图说明

[图1]是本发明的一实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图，是用纵截面图来表示处理炉部分的图。

[图2]是本发明的一实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图，是用图1的A-A线截面图来表示处理炉部分的图。

[图3]是本发明的一实施方式中优选使用的衬底处理装置的控制器的概略构成图，是用框图来表示控制器的控制系统的图。

[图4]是表示本发明的一实施方式的成膜顺序的图。

[图5]是表示本发明的一个实施方式的成膜顺序的变形例的图。

[图6](a)表示形成晶种步骤开始前的晶片表面的剖面结构，(b)表示形成晶种步骤进行中且DCS气体供给后的晶片表面的剖面结构，(c)表示形成晶种步骤进行中且DS气体供给后的晶片表面的剖面结构，(d)表示形成晶种步骤结束后的晶片表面的剖面结构，(e)表示CVD成膜步骤进行中的晶片表面的剖面结构，(f)表示CVD成膜步骤结束后的晶片表面的剖面结构，(g)表示退火步骤结束后的晶片表面的剖面结构。

[图7]是本发明的其他实施方式中优选使用的衬底处理装置的处理炉的概略构成图，是用纵截面图来表示处理炉部分的图。

[图8]是本发明的其他实施方式中优选使用的衬底处理装置的处理炉的概略构成图，是用纵截面图来表示处理炉部分的图。

[图9]是表示DRAM的主要部分的截面结构的图。

[图10]是表示3DNAND的主要部分的截面结构的图。

附图标记说明

200晶片(衬底)

200a绝缘膜

200e、200f晶种层

200g第二Si膜

200h第一Si膜

具体实施方式

＜本发明的一实施方式＞

以下，针对本发明的一实施方式，使用图1～图3进行说明。

(1)衬底处理装置的构成

如图1所示，处理炉202具有作为加热手段(加热机构)的加热器207。加热器207为圆筒形状，通过保持板支承而被垂直地安装。加热器207也作为通过热使气体活化(激发)的活化机构(激发部)发挥功能。

在加热器207的内侧以与加热器207呈同心圆状的方式配置有构成反应容器(处理容器)的反应管203。反应管203例如由石英(SiO₂)或碳化硅(SiC)等耐热性材料形成，并形成上端闭塞、下端开口的圆筒形状。在反应管203的筒中空部形成有处理室201。处理室201构成为能够收纳作为衬底的晶片200。

在处理室201内，以贯穿反应管203的下部侧壁的方式设置有喷嘴249a、249b。喷嘴249a、249b例如由石英或SiC等耐热性材料形成。气体供给管232a、232b分别与喷嘴249a、249b连接。气体供给管232c与气体供给管232b连接。

在气体供给管232a～232c上，从上游方向开始依序分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a～241c及作为开闭阀的阀243a～243c。在比气体供给管232a、232b的阀243a、243b更靠近下游一侧，分别连接有供给非活性气体的气体供给管232d、232e。在气体供给管232d、232e上，从上游方向开始依序分别设置有MFC241d、241e及阀243d、243e。

在气体供给管232a、232b的前端部分别连接有喷嘴249a、249b。如图2所示，喷嘴249a、249b以沿着反应管203的内壁的下部至上部、朝向晶片200的排列方向上方竖立的方式，被分别设置于反应管203的内壁和晶片200之间的俯视下呈圆环状的空间。也就是说，喷嘴249a、249b以沿着晶片排列区域的方式被分别设置于排列有晶片200的晶片排列区域的侧方的、水平包围晶片排列区域的区域。喷嘴249a、249b分别构成为L字型的长径喷嘴。在喷嘴249a、249b的侧面分别设置有供给气体的气体供给孔250a、250b。气体供给孔250a、250b分别朝向反应管203的中心进行开口，能够向晶片200供给气体。在从反应管203的下部到上部的范围内设置有多个气体供给孔250a、250b，它们分别具有相同的开口面积，而且以相同的开口节距进行设置。

如上所述，在本实施方式中，经由喷嘴249a、249b来搬送气体,所述喷嘴249a、249b被配置在由反应管203的侧壁的内壁和排列于反应管203内的多片晶片200的端部(周缘部)所定义的俯视下呈圆环状的纵长空间内、即圆筒状的空间内。并且，在晶片200的附近才从分别开口于喷嘴249a、249b的气体供给孔250a、250b向反应管203内喷出气体。并且，使反应管203内的气体的主要流向为与晶片200的表面平行的方向、即水平方向。通过形成这样的构成，能对各晶片200均匀地供给气体。流过晶片200的表面上的气体朝向排气口、即后述的排气管231的方向流动。但是，该气体的流向可根据排气口的位置而适当确定，不限于垂直方向。

包含卤素和作为规定元素(主元素)的硅(Si)的气体即卤代硅烷原料气体，作为卤系的第一处理气体从气体供给管232a经由MFC241a、阀243a、喷嘴249a被供给至处理室201内。

所谓原料气体，是指气态的原料，例如，通过将常温常压下为液态的原料气化而得的气体、常温常压下为气态的原料等。所谓卤代硅烷原料，是指具有卤素基团的原料。卤素基团包括氯基、氟基、溴基、碘基等。也就是说，卤素基团包括氯(Cl)、氟(F)、溴(Br)、碘(I)等卤素。在本说明书中使用措辞“原料”时，有时指“液态原料”，有时指“气态原料(原料气体)”，或有时指上述两者。

作为第一处理气体，例如可使用包含Si及Cl的卤代硅烷原料气体、即包含氯代硅烷(Si的氯化物)的氯硅烷原料气体。作为氯硅烷原料气体，例如可使用二氯硅烷(SiH₂Cl₂、简称：DCS)气体。

此外，包含添加(掺杂)在形成的层、膜中的杂质(掺杂剂)的气体，作为掺杂气体从气体供给管232a经由MFC241a、阀243a、喷嘴249a被供给至处理室201内。作为掺杂气体，可使用包含III族元素及V族元素中任一种元素的气体，例如可使用磷化氢(PH₃、简称：PH)气体。

气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给包含作为规定元素(主元素)的Si而不含卤素的硅烷原料气体作为非卤系的第二处理气体。作为第二处理气体，能够使用包含氢化硅(Si的氢化物)的氢化硅原料气体、能够使用例如二硅烷(Si₂H₆，简称：DS)气体。

气体供给管232c经由MFC241c、阀243c、气体供给管232b、喷嘴249b向处理室201内供给包含作为规定元素(主元素)的Si且不含卤素的硅烷原料气体作为第三处理气体。作为第三处理气体，能够使用包含氢化硅的氢化硅原料气体、能够使用例如单硅烷(SiH₄，简称：MS)气体。

作为非活性气体，例如氮气(N₂)，从供给管232d、232e分别经由MFC241d、241e、阀243d、243e、气体供给管232a、232b、喷嘴249a、249b被供给至处理室201内。

供给第一处理气体的第一供给系统主要由气体供给管232a、MFC241a、阀243a构成。也将第一供给系统称为第一原料(气体)供给系统。供给第二处理气体的第二供给系统主要由气体供给管232b、MFC241b、阀243b构成。也将第二供给系统称为第二原料(气体)供给系统。供给第三处理气体的第三供给系统主要由气体供给管232c、MFC241c、阀243c构成。也将第三供给系统称为第三原料(气体)供给系统。供给掺杂气体的第四供给系统主要由气体供给管232a、MFC241a、阀243a构成。也将第四供给系统称为掺杂剂(气体)供给系统。

在第一～第三供给系统之中，也可以将某一个或全部供给系统称为处理气体供给系统、或者成膜气体供给系统。也可考虑将第四供给系统包含在成膜气体供给系统中。

此外，非活性气体供给系统主要由气体供给管232d、232e、MFC241d、241e、阀243d、243e构成。也可以将非活性气体供给系统称为吹扫气体供给系统、稀释气体供给系统或载气供给系统。

上述各种气体供给系统中的任一者或所有供给系统可以构成为集成有阀243a～243e、MFC241a～241e等而成的集成型气体供给系统248。集成型气体供给系统248以下述方式构成：分别与气体供给管232a～232e连接，并通过后述的控制器121来控制各种气体向气体供给管232a～232e内的供给动作，即，阀243a～243e的开闭动作、利用MFC241a～241e进行的流量调节动作等。集成型气体供给系统248构成为一体型或分离型集成单元，并以下述方式构成：能够相对于气体供给管232a～232e等以集成单元单位的形式进行拆装，能够以集成单元单位的形式进行气体供给系统的维护、交换、增设等。

在反应管203中设置有将处理室201内的气氛排出的排气管231。在排气管231上，经由作为检测处理室201内压力的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller)阀244，连接有作为真空排气装置的真空泵246。APC阀244以下述方式构成，即，通过在使真空泵246工作的状态下将阀开闭，能够对处理室201内进行真空排气及停止真空排气，进而，通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息来调节阀开度，能够调节处理室201内的压力。排气系统(排气system)主要由排气管231、APC阀244、压力传感器245构成。在排气系统中也可以包括真空泵246。

在反应管203的下方设置有作为炉口盖体(能够将反应管203的下端开口气密地封闭)的密封盖219。密封盖219例如由SUS等金属形成，形成为圆盘状。在密封盖219的上面设置有作为密封部件(与反应管203的下端抵接)的O型环220。在密封盖219的下方设置有使后述晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219并与晶舟217连接。旋转机构267以使晶舟217旋转从而使晶片200旋转的方式构成。密封盖219以下述方式构成：通过作为升降机构(设置于反应管203的外部)的晶舟升降机115而在垂直方向上进行升降。晶舟升降机115以下述方式构成：通过使密封盖219升降，能够将晶舟217搬入处理室201内及搬出处理室201外。也就是说，晶舟升降机115以晶舟217、即将晶片200搬送于处理室201内外的搬送装置(搬送机构)的形式构成。

作为衬底支承件的晶舟217以下述方式构成：使多片(例如25～200片)晶片200以水平姿势且以彼此中心对齐的状态在垂直方向上排列，将其呈多层地进行支承，即，使晶片200隔开间隔地排列。晶舟217例如由石英、SiC等耐热性材料形成。在晶舟217的下部，以水平姿势呈多层地支承有由例如石英、SiC等耐热性材料形成的隔热板218。通过这样的构成，来自加热器207的热不易传递到密封盖219侧。

在反应管203内设置有作为温度检测器的温度传感器263。基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况，由此使处理室201内的温度成为所期望的温度分布。温度传感器263与喷嘴249a、249b同样地构成为L字型，并以沿着反应管203的内壁的方式进行设置。

如图3所示，作为控制部(控制手段)的控制器121以具有CPU(Central ProcessingUnit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d以经由内部总线121e与CPU121a进行数据交换的方式构成。控制器121连接有例如以触摸面板等的形式构成的输入输出装置122。

存储装置121c例如由闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序、记载有后述衬底处理的步骤、条件等的工艺制程等。工艺制程是以使控制器121执行后述衬底处理工序的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥作用。以下，将该工艺制程、控制程序等统一简称为程序。另外，将工艺制程也简单称为制程。在本说明书中使用措辞“程序”时，有时仅单独包含制程，有时仅单独包含控制程序，或者有时包含上述两者。RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、数据等。

I/O端口121d与上述MFC241a～241e、阀243a～243e、压力传感器245、APC阀244、真空泵246、加热器207、温度传感器263、旋转机构267、晶舟升降机115等连接。

CPU121a构成为：从存储装置121c读取并执行控制程序，并且根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为：按照读取的制程的内容，对利用MFC241a～241e进行的各种气体的流量调节动作、阀243a～243e的开闭动作、基于APC阀244的开闭动作及压力传感器245并利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263进行的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作等进行控制。

可以通过将存储于外部存储装置(例如硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器等半导体存储器)123的上述程序安装在计算机中来构成控制器121。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。本说明书中使用称为记录介质的措辞时，有时仅单独包含存储装置121c、有时仅单独包含外部存储装置123、或有时包含上述两者。需要说明的是，程序向计算机的提供可以不使用外部存储装置123，而使用互联网、专用线路等通信手段。

(2)衬底处理工序

作为半导体器件的制造工序的一个工序，对使用上述衬底处理装置在衬底上形成Si膜的顺序例，使用图4、图6(a)～图6(g)进行说明。在以下说明中，构成衬底处理装置的各部分的动作由控制器121控制。

在图4所示的成膜顺序中，实施如下步骤：

通过将以下循环进行规定次数(n次)，从而在晶片200上形成掺杂有作为掺杂剂的P的晶种层(掺杂剂晶种层)的步骤，所述循环包含对作为衬底的晶片200供给DCS气体作为第一处理气体的步骤，对晶片200供给DS气体作为第二处理气体的步骤，对晶片200供给PH气体作为掺杂气体的步骤，以及

对晶片200供给MS气体作为第三处理气体，从而在晶种层上形成含Si膜、即Si膜的步骤(CVD成膜步骤)。

需要说明的是，图4所示的成膜顺序表示如下例子，即形成晶种步骤包含同时进行供给DS气体的步骤和供给PH气体的步骤的期间。另外，本成膜顺序表示CVD成膜步骤包含对晶片200供给PH气体的步骤的例子。在CVD成膜步骤中，在晶种层上形成掺杂有作为掺杂剂的P的Si膜。在以下说明中，也将掺杂有P的晶种层简称为晶种层。另外，也将掺杂有P的Si膜简称为Si膜。

另外，在图4所示的成膜顺序中，对表面露出单晶Si和绝缘膜的晶片200实施上述形成晶种步骤和CVD成膜步骤。由此，使第一Si膜在单晶Si上同质外延生长、并且在绝缘膜上使与第一Si膜晶体结构不同的第二Si膜生长。即，在图4所示的成膜顺序中，通过使用3种类的硅烷原料气体(三个Si源)，在单晶Si上形成在第一Si膜上形成第二Si膜而得到的层叠结构(层叠膜)。在本实施方式中，有时将具有该层叠结构的膜简称为Si膜。

之后，在本实施方式中，通过对具有上述层叠结构的Si膜进行热处理(退火)，从而进行使第二Si膜中的与第一Si膜(同质外延生长Si膜)接触的部分进行同质外延生长化的步骤(退火步骤)。

在本说明书中，方便起见，将上述一系列的顺序按以下方式表示。另外，在本说明书中，有时也将上述形成晶种步骤称为“并行形成晶种步骤”、将上述退火步骤称为“ANL”。

在本说明书中使用措辞“晶片”时，有时指“晶片本身”，有时指“由晶片和形成于其表面的规定层、膜等得到的层叠体(集合体)”，也就是说，有时包括形成于表面的规定层或膜等在内地称为晶片。此外，在本说明书中使用措辞“晶片的表面”时，有时指“晶片本身的表面(露出面)”，有时指“形成于晶片上的规定层或膜等的表面、即作为层叠体的晶片的最外表面”。

因此，对于本说明书中记载有“对晶片供给规定气体”的情形而言，有时指“对晶片本身的表面(露出面)直接供给规定气体”，有时指“对形成于晶片上的层或膜等、即对作为层叠体的晶片的最外表面供给规定气体”。此外，对于本说明书中记载有“在晶片上形成规定层(或膜)”的情形而言，有时指“在晶片本身的表面(露出面)上直接形成规定层(或膜)”，有时指“在形成于晶片上的层或膜等上、即在作为层叠体的晶片的最外表面上形成规定层(或膜)”。

此外，本说明书中使用措辞“衬底”的情形也与使用措辞“晶片”的情形为相同的含义。

(晶片装载及晶舟加载)

在晶舟217中装填有(晶片装载)多片晶片200。之后，如图1所示，通过晶舟升降机115举起支承有多片晶片200的晶舟217，将其搬入(晶舟加载)处理室201内。在该状态下，成为下述状态：密封盖219通过O型环220将反应管203的下端封闭。

作为晶片200，例如可使用由单晶Si构成的Si衬底、或表面形成有单晶Si膜的衬底。在晶片200的表面的一部分预先形成有例如氧化硅膜(SiO₂膜、以下也称为SiO膜)等绝缘膜200a。也就是说，晶片200的表面成为分别露出有单晶Si和绝缘膜200a的状态。绝缘膜200a除SiO膜外，还可以为氮化硅膜(SiN膜)、氮氧化硅膜(SiON膜)等。

图6(a)～图6(g)表示对表面设置有凹部、凹部的底部由单晶Si构成、凹部的侧部及上部由绝缘膜(SiO膜)200a构成的晶片200进行处理的情形。方便起见，图6(a)～图6(g)是将晶片200表面的截面结构部分放大的图。在将晶片200搬入处理室201内之前，利用氟化氢(HF)等预先对晶片200的表面进行清洗。但是，在清洗处理后、直到搬入处理室201内的期间，晶片200的表面将暂时暴露于大气中。因此，如图6(a)所示，在向处理室201内搬入的晶片200的表面的至少一部分形成有自然氧化膜(SiO膜)200b。自然氧化膜200b有时以零散地(岛状地)覆盖凹部的底部、即露出的单晶Si的一部分的方式形成，此外，有时以连续地(非岛状地)覆盖露出的单晶Si的整个区域的方式形成。

(压力调节及温度调节)

通过真空泵246进行真空排气(减压排气)，以使得处理室201内、即晶片200所存在的空间成为所期望的压力(真空度)。此时，处理室201内的压力通过压力传感器245进行测定，基于所述测得的压力信息来反馈控制APC阀244。真空泵246至少在直到对晶片200的处理结束之前的期间维持始终工作的状态。此外，处理室201内的晶片200通过加热器207加热到所期望的温度。此时，基于温度传感器263检测到的温度信息来反馈控制向加热器207的通电情况，以使得处理室201内成为所期望的温度分布。利用加热器207对处理室201内进行的加热至少在直到对晶片200的处理结束之前的期间持续进行。此外，利用旋转机构267开始晶舟217及晶片200的旋转。对于利用旋转机构267进行的晶舟217及晶片200的旋转，至少在直到对晶片200的处理结束之前的期间持续进行。

(形成晶种步骤)

之后，依次执行以下2个步骤，即步骤1、2。

[步骤1]

(供给DCS气体)

在该步骤中，对处理室201内的晶片200供给DCS气体。

打开阀243a，在气体供给管232a内流过DCS气体。DCS气体通过MFC241a调节流量，经由喷嘴249a被供给至处理室201内，并从排气管231排出。此时，对晶片200供给DCS气体。此时，同时打开阀243d，在气体供给管232d内流过N₂气。N₂气通过MFC241d调节流量，与DCS气体一起被供给至处理室201内，并从排气管231排出。此外，为了防止DCS气体侵入喷嘴249b内，打开阀243e，在气体供给管232e内流过N₂气。N₂气经由气体供给管232b、喷嘴249b被供给至处理室201内，并从排气管231排出。

通过对晶片200供给DCS气体，能够产生由DCS带来的保护(treatment)效果，能够进行以下处理。由此，能够使晶片200的表面状态变成图6(b)所示的状态。

首先，通过在凹部的底部、即单晶Si上供给包含电负性大的卤素(Cl)的DCS，能够使形成于单晶Si表面的自然氧化膜200b中的氧(O)和DCS中的Cl相互吸引，切断自然氧化膜200b所含的Si-O键。即通过DCS所具有的极性，能够将对单晶Si的表面封端的Si-O键切断。另外，通过从DCS分离而生成的微量的Cl^-(Cl离子)，还能够将对单晶Si的表面封端的Si-O键切断。由此，单晶Si表面的Si的连接键成为自由键。也就是说，在单晶Si的表面，能够产生Si的共价键的悬挂键(dangling bond，未连接键)。由此，形成容易进行后述同质外延生长的环境。需要说明的是，通过在凹部的底部进行上述反应，能除去形成于表面的自然氧化膜200b、单晶Si的表面露出。也就是说，DCS气体作为从单晶Si的表面除去自然氧化膜200b的清洁气体(清洗气体)发挥作用。

此外，通过在凹部的侧部及上部、即绝缘膜(SiO膜)200a上供给包含电负性大的卤素(Cl)的DCS，能够使绝缘膜200a表面的O和DCS的Cl相互吸引，切断绝缘膜200a所含的Si-O键。即通过DCS所具有的极性，能够将绝缘膜200a的表面所含的Si-O键切断。另外，通过从DCS分离而生成的微量的Cl^-(Cl离子)，还能够将绝缘膜200a的表面所含的Si-O键切断。由此，能够在绝缘膜200a的表面形成Si的未连接键、即Si的吸附位点。需要说明的是，在SiO膜等绝缘膜200a上本来不存在Si的未连接键，或者即使存在也微乎其微。因此，在该状态下，即使进行对晶片200供给DS气体的后述步骤2，在绝缘膜200a的表面，Si晶核也不生长，或者即使生长也是无规的生长(岛状生长)。

通过上述保护效果，在凹部的底部形成容易进行同质外延生长的环境，并且在凹部的侧部及上部形成Si的吸附位点后，关闭阀243a，停止供给DCS气体。此时，APC阀244保持打开状态，利用真空泵246对处理室201内进行真空排气，将残留在处理室201内的未反应气体或已经对上述反应做出了贡献的气体从处理室201内排除。此时，阀243d、243e保持打开状态，维持N₂气向处理室201内的供给。N₂气作为吹扫气体发挥作用，由此，能够提高将残留在处理室201内的气体从处理室201内排除的效果。

此时，可以不完全排除残留于处理室201内的气体。若残留于处理室201内的气体为微量，则在之后进行的步骤2中不会产生不良影响。向处理室201内供给的N₂气的流量也不必为大流量，例如，通过供给与反应管203(处理室201)的容积同等程度的量的N₂气，就能够进行在步骤2中不产生不良影响的程度的吹扫。如上所述，通过不完全吹扫处理室201内，可以缩短吹扫时间、提高生产量。还能够将N₂气的消耗抑制在必需最低限度。

[步骤2]

步骤1结束后，对处理室201内的晶片200供给DS气体及PH气体。

在该步骤中，以与步骤1中的阀243a、243d、243e的开闭控制相同的顺序来控制阀243b、243d、243e的开闭。在气体供给管232b内流动的DS气体通过MFC241b调节流量，经由喷嘴249b被供给至处理室201内，并从排气管231排出。此时，对晶片200供给DS气体。另外，此时，打开阀243a，在气体供给管232a内流过PH气体。PH气体通过MFC241a调节流量，经由喷嘴249a被供给至处理室201内，并从排气管231排出。此时，一起、并同时对晶片200供给DS气体和PH气体

通过对晶片200供给DS气体、PH气体，能够进行以下处理，能够使晶片200的表面状态转变为图6(c)所示的状态、即两种晶种并行(parallel)地形成的状态。

首先，在凹部的底部、即单晶Si上，能够使通过进行步骤1而形成的Si的未连接键与DS所含的Si键合，能够使Si晶体在单晶Si上进行外延生长(气相外延生长)。由于作为基底的晶体和在该晶体上生长的晶体为相同材质(Si)，所以该生长为同质外延生长。在同质外延生长中，在作为基底的晶体上，具有与该晶体相同的晶格常数、由相同的材料形成的晶体以相同的晶体取向进行生长。因此，与作为基底的晶体和在该晶体上生长的晶体为由不同材质进行的异质外延生长相比，同质外延生长能够得到缺陷少、优质的晶体。此时形成的晶核(或膜)成为后述的第一Si膜(外延Si膜)200e的晶种(第一晶种)200c。通过与DS气体一起供给PH气体，能够在晶种200c中掺杂作为掺杂剂的P成分。

此外，在凹部的侧部及上部、即绝缘膜200a上，能够使通过进行步骤1而形成的吸附位点吸附DS所含的Si。通过在吸附位点吸附Si而形成的晶核的晶体结构为无定形(非晶质)、多晶(多晶体)、或无定形和多晶的混晶。此时形成的晶核成为后述的第二Si膜200g的晶种(第二晶种)200d。通过与DS气体一起供给PH气体，能够在晶种200d中掺杂作为掺杂剂的P成分。

第一晶种200c、第二晶种200d的形成、即两种晶种的形成(并行形成晶种处理)结束后，关闭阀243b、243a，分别停止供给DS气体及PH气体。然后，按照与步骤1同样的处理步骤，将残留在处理室201内的未反应气体或已经对上述反应做出了贡献的气体、反应副产物从处理室201内排除。此时，与步骤1同样地，可以不完全排除残留于处理室201内的气体。

需要说明的是，若进行步骤2，则晶片200的表面的至少一部分、即晶种200c、200d的表面的至少一部分有时成为通过DS气体所含的Si-H键而被封端的状态。将晶片200的表面封端的Si-H键能够通过后面的步骤1中对晶片200供给DCS气体而切断。即，通过从DCS分离而生成的微量的的Cl^-，能够将对晶种200c、200d的表面封端的Si-H键切断。由此，能够在晶种200c、200d的表面形成Si的未连接键。即，在凹部的底部中能够再次具有易于进行同质外延生长的环境、另外在凹部的侧部及上部中能够再次形成Si的吸附位点。由此，在下面的步骤2中，上述两种晶种的形成能够以没有迟滞的方式开始。

另外，若进行步骤2，则在晶片200的表面有时Si会异常生长。例如，若进行步骤2，则吸附于晶片200的表面的Si有时局部地聚集等、有时在晶种200c、200d的表面形成凹凸结构。但是，通过在后面的步骤1对晶片200供给DCS气体，能够将该异常生长的Si(由聚集的Si形成的凸部分)除去。即，通过从DCS分离而生成的微量的Cl^-，能够将异常生长的Si中所含的Si-Si键切断、将该异常生长的Si蚀刻。由此，能够使晶种200c、200d的表面平滑化、结果能够提高最终形成的Si膜的表面粗糙度等。这里所谓表面粗糙度，是指晶片面内中的膜的高低差(与表面粗糙度同义)，该值越小，则表示表面越平滑，相反该值越大则表示表面越粗糙。即，所谓提高表面粗糙度，是指减小膜的高低差、提高表面的平滑度。

各效果包括在如上所述由DCS带来的保护效果。

[实施规定次数]

在形成晶种步骤中，进行规定次数(1次以上)的下述循环，所述循环为使上述步骤1、2交替进行、即非同步、非同时地进行的循环。通过进行形成晶种步骤，能够进行以下处理，使晶片200的表面状态转变成图6(d)所示的状态。需要说明的是，通过非同时地进行步骤1、2，能够减少在处理室201内产生的颗粒的量。

首先，在凹部的底部、即单晶Si上，能够形成晶种层(第一晶种层)200e。晶种层200e以形成于单晶Si上的第一晶种200c为晶核，通过Si晶体的同质外延生长而形成。晶种层200e的晶体结构为继承了基底的晶体性的单晶。也就是说，晶种层200e为由与基底的单晶Si相同的材料构成、且具有相同的晶格常数、相同的结晶取向的单晶Si层(外延Si层)。

此外，在凹部的侧部及上部、即绝缘膜200a上，能够形成晶种层(第二晶种层)200f。晶种层200f通过在绝缘膜200a上使第二晶种200d高密度地生长而形成，为致密地覆盖绝缘膜200a的表面的层。晶种层200f的晶体结构为无定形、多晶(多晶体)、或无定形和多晶的混晶。

如上所述，在形成晶种步骤中，在单晶Si上及绝缘膜200a上，分别并行地形成第一晶种层(外延Si层)及第二晶种层(无定形Si层、多晶Si层、或无定形和多晶的混晶Si层)。也即，在并行形成晶种步骤中，并行地形成晶体结构不同的2种Si晶种层。这是将该步骤称为并行形成晶种步骤的原因。在该步骤中，通过适当地发挥上述保护效果，能够使第一晶种层200e及第二晶种层200f各自分别成为致密的层。结果，能够使最终形成的Si膜成为针孔、膜破裂(以下，也将它们统称为膜破裂等)少的致密的膜，并且能够成为对氟化氢(HF)耐性高的膜。需要说明的是，所谓针孔，是指对膜供给蚀刻气体、蚀刻液等蚀刻剂时，蚀刻剂向该膜的基底侧侵入的路径。另外，所谓膜破裂，是指例如，与针孔相比、以更大规模产生的缺陷。在Si膜的膜厚变薄的情况下，膜破裂等特别易于发生。因此，当Si膜的膜厚变薄时，产生保护效果的技术意义尤其大。

如上所述，由于晶种200c、200d分别包含P，因此晶种层200e、200f也分别包含作为掺杂剂的P。由此，晶种层200e、200f分别具有导电性。

需要说明的是，优选使晶种层200e中的P浓度不同于后述第一Si膜200h中的P浓度。例如，优选使晶种层200e中的P浓度小于(低于)第一Si膜200h中的P浓度。

另外，同样地，对于晶种层200f中的P浓度而言，也优选使之不同于后述第二Si膜200g中的P浓度。例如，优选使晶种层200f中的P浓度小于(低于)第二Si膜200g中的P浓度。

在后述处理条件下，可将晶种层200e、200f中的P浓度例如设为1×10¹⁰～1×10¹⁹原子/cm³。另外，可将第一Si膜200h、第二Si膜200g中的P浓度例如设为1×10¹⁹～1×10²³原子/cm³。

以下，对形成晶种步骤的处理条件进行说明。这里所示的条件也是能够适当地发挥上述保护效果的条件。另外，这里所示的条件也是能够适当的发挥后述接触电阻的降低效果、表面粗糙度的提高效果的条件。

步骤1中的DCS气体的供给流量例如设为1～2000sccm的范围内的流量。DCS气体的供给时间例如设为2～10分钟的范围内的时间。

步骤2中的DS气体的供给流量例如设为1～2000sccm的范围内的流量。另外，步骤2中的PH气体的供给流量例如设为1～2000sccm的范围内的流量。步骤2中的PH气体的供给流量优选为小于(低于)后述CVD成膜步骤中的PH气体的供给流量。由此，能够使晶种层200e、200f中的P浓度分别小于第一Si膜200h、第二Si膜200g中的P浓度。需要说明的是，通过使步骤2中的PH气体的分压(浓度)小于后述CVD成膜步骤中的PH气体的分压(浓度)，也能获得同样的效果。DS气体及PH气体的供给时间例如设为0.5～10分钟，优选1～5分钟的范围内的时间。在后述处理条件下，晶种层200e、200f中的P浓度例如设为1×10¹⁰～1×10¹⁹原子/cm³。另外，第一Si膜200h、第二Si膜200g中的P浓度例如设为1×10¹⁹～1×10²³原子/cm³。

在步骤1、2中，通过各气体供给管供给的N₂气体的供给流量分别例如设为0～10000sccm的范围内的流量。需要说明的是，通过不供给N₂气体，能够提高各处理气体的分压，提高层品质。

步骤1中的处理室201内的压力P₁优选大于步骤2中的处理室201内的压力P₂(P₁＞P₂)。由此，与P₁≤P₂的情况相比，能够提高上述保护效果。

这是因为，通过P₁＞P₂，与P₁≤P₂的情况相比，向处理室201内供给的DCS气体的流速降低。由此，能够使晶片200的表面与DCS的接触时间变长，能够增加从加热后的晶片200向DCS传导的热能的量。由此，促进Cl从DCS的分离，能够增加对晶片200供给的Cl^-的量。结果，能够提高保护效果。

另外，通过设为P₁＞P₂，与P₁≤P₂的情况相比，增加了对晶片200的供给的DCS的量。另外，当P₁＞P₂时，如上所述，确保了晶片200的表面与DCS接触的时间较长。由此，促进了由DCS的极性带来的作用、即Si-O键、Si-H键的切断，结果，能够提高保护效果。

需要说明的是，关于P₁，在后述第一温度下，可以设为例如400Pa以上1000Pa以下的范围内的压力(第一压力)。

若P₁小于400Pa，则从DCS分离的Cl的量、即对晶片200供给的Cl^-的量不足、或对晶片200供给的DCS的量等不足、从而不能获得上述保护效果。通过使P₁为400Pa以上，能够分别充分增加对晶片200供给的Cl^-的量、DCS的量、从而能够获得上述保护效果。

若P₁大于1000Pa，则存在步骤1中供给的DCS所含的Si堆积在晶片200上的情况。这种情况下，在从单晶Si的表面除去自然氧化膜前就发生了Si的堆积。因此，在单晶Si上(自然氧化膜上)无法进行同质外延生长，而是无定形Si膜、多晶Si膜进行生长。另外，若P₁大于1000Pa，则存在不能获得利用了DCS的极性等的上述保护效果。通过使P₁为1000Pa以下，能够解决上述问题。

另外，关于P₂，在后述第一温度下，可设为例如250Pa以上350Pa以下的范围内的压力(第二压力)。

若P₂小于250Pa，则在步骤2中供给的DS变得难以分解，存在第一晶种200c、第二晶种200d在晶片200上的形成变得困难的情况。通过使P₂为250Pa以上，能够解决上述问题。

若P₂大于350Pa，则发生过剩的气相反应，由此存在第一晶种200c、第二晶种200d的厚度的均匀性、阶梯被覆性易于变得劣化、且其控制变得困难的情况。另外，还有在处理室201内产生颗粒的可能。通过使P₂为350Pa以下，能够解决上述问题。

综上，可设为P₁＞P₂、P₁可设为例如400Pa以上1000Pa以下的范围内的压力、P₂可设为例如250Pa以上350Pa以下的范围内的压力。需要说明的是，关于P₂，可设为大于后述CVD成膜步骤中的处理室201内的压力(P₃)。即，可设为P₁＞P₂＞P₃。通过将P₁、P₂、P₃的关系以这种方式进行设定、并维持这种压力平衡，能够更加提高上述保护效果、并且能够提高最终形成的Si膜的膜厚均匀性、阶梯被覆性。

步骤1、2中的加热器207的温度设为使晶片200的温度成为例如300～450℃、优选370～390℃的范围内的温度(第一温度)的温度。

若晶片200的温度小于300℃，则有时在步骤1中不能获得上述保护效果，另外有时在步骤2中DS难以分解(热分解)。通过使晶片200的温度为300℃以上，能够解决上述问题。通过使晶片200的温度为370℃以上，能够在步骤1中更加提高上述保护效果、另外在步骤2中更加促进DS的分解。

若晶片200的温度大于450℃，则在步骤1中供给的DCS所含的Si有时堆积在晶片200上。此时，如上所述，在单晶Si上(自然氧化膜上)，同质外延生长没有进行、而无定形Si膜、多晶Si膜生长。另外，若晶片200的温度大于450℃，还存在不能获得利用了DCS的极性等的上述保护效果的情况。通过使晶片200的温度为450℃以下，能够解决上述问题。通过使晶片200的温度为390℃以下，能够确实抑制DCS中所含的Si向晶片200上堆积、能够更加提高上述保护效果。

因而，晶片200的温度可以设为例如300～450℃、优选370～390℃的范围内的温度。

交替进行步骤1、2的循环的实施次数例如为1～100次，优选为10～50次，更优选为10～30次的范围内。由此形成的晶种层200e的厚度及晶种层200f的厚度例如分别为0.1～10nm，优选1～5nm，更优选1～3nm的范围内的厚度。需要说明的是，通过多次进行循环，能够分别提高第一晶种200c及第二晶种200d的密度，避免晶种层200e、200f以岛状生长。由此，能够使在晶片200上形成的层叠膜成为表面粗糙度良好且膜破裂等少的致密的膜。

作为第一处理气体，除DCS气体外，还可以使用一氯硅烷(SiH₃Cl，简称：MCS)气体、四氯硅烷(SiCl₄，略称：STC)气体、三氯硅烷(SiHCl₃，简称：TCS)气体、六氯乙硅烷(Si₂Cl₆，简称：HCDS)气体等氯硅烷原料气体。需要说明的是，在步骤1中，为了抑制Si在晶片200上的堆积、并促进上述Si-O键的切断反应，作为第一处理气体，优选使用1分子中包含的Si的个数少、且1分子中所含的卤素(Cl等)的个数多的卤代硅烷原料气体。此外，在步骤1中，为了适当抑制上述Si-O键的切断反应，优选使用1分子中所含的卤素(Cl等)的个数少的卤代硅烷原料气体。

作为第二处理气体，除DS气体外，还可以使用MS气体、丙硅烷(Si₃H₈)气体、丁硅烷(Si₄H₁₀)气体、戊硅烷(Si₅H₁₂)气体、己硅烷(Si₆H₁₄)气体等不含卤素的硅烷原料气体。

作为掺杂剂气体，除了向PH气体那样包含P的气体外，还可使用包含砷(As)、锑(Sb)等V族元素的气体，例如三氢化砷(AsH₃)气体，锑化氢(SbH₃)气体等。另外，作为掺杂气体，除了包含V族元素的气体外，还可使用包含硼(B)、铝(Al)、镓(Ga)等III族元素的气体，例如乙硼烷(B₂H₆)气体、三氯化硼(BCl₃)气体、三甲基铝(Al(CH₃)₃)气体、三甲基镓(Ga(CH₃)₃)气体等

作为非活性气体，除N₂气外，还可以使用例如Ar气、He气、Ne气、Xe气等稀有气体。

(CVD成膜步骤)

形成晶种层200e、200f后，对处理室201内的晶片200供给MS气体及PH气体。

在该步骤中，利用与步骤2中的阀243b、243a、243d、243e的开闭控制相同的步骤来控制阀243c、243a、243d、243e的开闭。在气体供给管232c流动的MS气体通过MFC241c调节流量，经由气体供给管232b、喷嘴249b被供给至处理室201内，并从排气管231排出。在气体供给管232a内流动的PH气体通过MFC241a调节流量，经由喷嘴249a被供给至处理室201内，并从排气管231排出。此时，对晶片200一起且同时供给MS气体和PH气体。

通过对晶片200供给MS气体、PH气体，能够进行以下处理，能使晶片200的表面依次转变成图6(e)、图6(f)所示的状态。

首先，如图6(e)所示，能够在凹部的底部、即通过单晶Si上进行并行形成晶种步骤而形成的第一晶种层200e上形成第一Si膜200h。即，能够使具有与晶种层200e相同结晶结构的第一Si膜(外延Si膜)200h进一步进行同质外延生长(气相外延生长)。第一Si膜200h的结晶结构成为继承了基底的结晶性的单晶。通过与MS气体一起供给PH气体，与晶种层200e同样，能够向第一Si膜200h中也掺杂作为掺杂剂的P成分。晶种层200e非常薄，而且结晶结构和材料与第一Si膜200h彼此相同，因此也可将晶种层200e包含于第一Si膜200h。

此外，如图6(e)所示，在凹部的侧部及上部、即绝缘膜200a上，能够在通过进行形成晶种步骤而形成的第二晶种层200f上，形成第二Si膜200g。第二Si膜200g的晶体结构为无定形、多晶、或无定形和多晶的混晶。也就是说，第二Si膜200g为无定形Si膜、多晶Si膜、或无定形和多晶的混晶Si膜。通过与MS气体一起供给PH气体，能够与晶种层200f同样地，在第二Si膜200g中也掺杂作为掺杂剂的P成分。通过与MS气体一起供给PH气体，能够与晶种层200f同样地，在第二Si膜200g中也掺杂作为掺杂剂的P成分。由于晶种层200f非常薄，而且与第二Si膜200g具有相同的晶体结构及材料，所以在第二Si膜200g中也可以包括晶种层200f。

通过继续进行上述处理，能够通过第二Si膜200g的生长使第一Si膜200h的生长停止。也就是说，如图6(f)所示，通过从凹部的侧部生长的第二Si膜200g来覆盖第一Si膜200h的上部，由此能够使第一Si膜200e的同质外延生长停止。该状态下，在凹部内、即晶片200上，形成了在第一Si膜200h上层叠有第二Si膜200g而成的层叠结构(层叠膜)。也就是说，在与晶片200的表面的界面形成具有外延Si膜的Si膜。凹部内成为被所述层叠膜填满的状态、即埋入有所述层叠膜状态。通过上述结构，能够降低层叠膜的接触电阻。如上所述，在本发明书中，有时也将具有所述层叠结构的膜称为Si膜。

形成层叠膜后，关闭阀243c、243a，停止向处理室201内供给MS气体、PH气体。然后，利用与上述步骤1相同的处理过程，将残留在处理室201内的未反应气体或已经对上述反应做出了贡献的气体、反应副产物从处理室201内排除。

以下，说明CVD成膜步骤的处理条件。

MS气体的供给流量例如设为1～10000sccm的范围内的流量。MS气体的供给时间可根据在晶片200上形成的Si膜的膜厚等而适当确定，例如可设为1～2000分钟的范围内的时间。

PH气体的供给流量可根据在晶片200上形成的元器件的规格等而适当确定，例如设为1～10000sccm的范围内的流量。PH气体的供给时间可根据在晶片200上形成的期间的规格等而适当确定，例如可设为1～2000分钟的范围内的时间。

经各管线供给的N₂气体的供给流量例如分别设为0～10000sccm的范围内的流量。需要说明的是，通过不供给N₂气体，能够提高各处理气体的分压，提高膜品质。

处理室201内的压力(P₃)例如可设为1～2000Pa的范围内的压力。但是，如上所述，处理室201内的压力(P₃)可以小于并行形成晶种步骤的步骤2中的处理室201内的压力(P₂)。即，可以设为P₁＞P₂＞P₃。P₃在后述第二温度下，可以设为例如30Pa以上200Pa以下、优选30Pa以上150Pa以下的范围内的压力(第三压力)。

若P₃小于30Pa，则根据第三处理气体的种类，气体难以分解，结果，有时难以使第一Si膜200h的同质外延生长、难以进行第二Si膜200g的形成处理(以下，也将这些处理称为CVD成膜处理)。例如，作为第三处理气体使用DS气体、MS气体时，若P₃小于30Pa，则上述这些气体变得难以分解，有时难以使上述CVD成膜处理进行。通过使P₃为30Pa以上，能够解决上述问题。

若P₃大于200Pa，例如若大于300Pa左右，则发生过剩的气相反应，由此膜厚均匀性、阶梯被覆性易于劣化，其控制变得困难。另外，在处理室201内有可能产生颗粒、有时会降低晶片200上形成的层叠膜的膜品质。通过使P₃为200Pa以下，能够解决上述问题。通过使P₃为150Pa以下，能够确实地解决上述问题。

因而，P₃可设为例如30Pa以上200Pa以下、优选30Pa以上150Pa以下的范围内的压力。

将加热器207的温度设定为下述温度，所述温度使晶片200的温度为与上述第一温度同等或者比上述第一温度高的温度(第二温度)。具体而言，设定加热器207的温度为下述温度，所述温度使晶片200的温度例如为350～650℃、优选400～550℃的范围内的温度(第二温度)。

如果晶片200的温度小于350℃，则根据第三处理气体的种类不同，气体变得不易分解，结果存在难以进行CVD成膜处理的情况。例如，作为第三处理气体使用DS气体时，如果晶片200的温度小于350℃，则DS不易分解(热分解)，难以进行上述CVD成膜处理。通过使晶片200的温度为350℃以上，能够消除该缺陷。此外，通过使晶片200的温度为400℃以上，可容易进行上述CVD成膜处理。例如，作为第三处理气体使用DS气体时，通过使晶片200的温度为400℃以上，能够使DS容易分解，使上述CVD成膜处理可靠地进行。此外，作为第三处理气体使用MS气体时，通过使晶片200的温度为450℃以上，能够使MS容易分解，使上述CVD成膜处理可靠地进行。

如果晶片200的温度高于650℃，则发生过剩的气相反应，由此膜厚均匀性、阶梯被覆性容易劣化，难以进行控制。此外，在处理室201内有可能产生颗粒，存在降低形成于晶片200上的层叠膜的膜质的情况。通过使晶片200的温度为650℃以下，能够解决上述问题。特别地，通过使晶片200的温度为550℃以下，从而更容易确保膜厚均匀性、阶梯被覆性，能够提高其控制性。

因此，晶片200的温度可以为例如350～650℃、优选400～550℃的范围内的温度(第二温度)。需要说明的是，使晶片200的温度为350～520℃的范围内的温度时，第二Si膜200g成为无定形Si膜的趋势变强。此外，使晶片200的温度为520～530℃的范围内的温度时，第二Si膜200g成为无定形和多晶的混晶Si膜的趋势变强。此外，使晶片200的温度为530～650℃的范围内的温度时，第二Si膜200g成为多晶Si膜的趋势变强。在任意情况下，第一Si膜200h均能通过外延生长而成为外延Si膜。

CVD成膜步骤中生长的第一Si膜200h的厚度、及第二Si膜200g的厚度根据形成于晶片200上的元器件的规格等适当确定，例如，能够分别设为0.1～500nm的范围内的厚度。需要说明的是，也能够将各自的Si膜的厚度分别设为0.1～10nm、例如0.1～5nm的范围内的厚度。

作为第三处理气体，除MS气体，还可以适当使用上述不含卤素的氢化硅原料气体、上述卤代硅烷原料气体。从分别抑制卤素在各个Si膜200g中的残留的观点考虑，作为第三处理气体，优选使用不含卤素的氢化硅原料气体。此外，从提高各个Si膜的成膜率的观点考虑，作为第三处理气体，优选使用反应性高的卤代硅烷原料气体。需要说明的是，从提高各Si膜的膜厚均匀性的观点出发，作为第三处理气体，优选使用比第二处理气体更低级的氢化硅原料气体。即，作为第二处理气体，优选使用包含比第三处理气体更高级的氢化硅的气体、作为第三处理气体，优选使用包含比第二处理气体更低级的氢化硅的气体。如上所述，在形成晶种步骤和CVD成膜步骤中，通过使用具有不同分子结构(化学结构)的硅烷原料气体，能够同时实现最终形成的层叠膜的成膜效率和膜厚均匀性等特性。

作为掺杂气体，除PH气体外，还可以使用上述的包含V族元素的各种气体、包含III元素的各种气体。作为非活性气体，除N₂气外，还可使用上述的各种稀有气体。

(退火步骤)

第一Si膜200h、第二Si膜200g的形成结束后，适当调节加热器207的温度，对形成于晶片200上的各个Si膜分别进行热处理。

该步骤可以在打开阀243d、243e、向处理室201内供给N₂气的同时进行，此外，还可以在关闭阀243d、243e、停止向处理室201供给N₂气的状态下进行。在所有情况下，该步骤均在关闭阀243a～243c、停止向处理室201内供给硅烷原料气体的状态下进行。

通过进行退火步骤，能够使形成于晶片200上的第一Si膜200h和第二Si膜200g的层叠膜转变成图6(g)所示的膜。也就是说，能够使第二Si膜200g(无定形Si膜、多晶Si膜、无定形和多晶的混晶Si膜)中与第一Si膜200h接触的部分发生同质外延化(使其固相外延生长)，使其变质(改质)为同质外延Si膜。也就是说，能够使第二Si膜200g的一部分的结晶状态转变成与第一Si膜200h的晶体状态相同的晶体状态。可以将该同质外延化的区域视为第一Si膜200h的一部分。也就是说，通过进行退火步骤，能够使层叠膜中的第一Si膜200h所占的区域扩大。由此，能够进一步降低层叠膜的接触电阻。另外，能够使层叠膜进一步致密化，从而成为耐HF性更高的膜

通过各个管线供给的N₂气的供给流量分别为例如0～10000sccm的范围内的流量。

处理室201内的压力优选为小于大气压的压力，优选设为1～2000Pa、更优选为1～1000Pa的范围内的压力。

将加热器207的温度设定为下述温度，所述温度使晶片200的温度为与上述第二温度同等或者比上述第二温度高的温度(第三温度)。具体而言，设定加热器207的温度为下述温度，所述温度使晶片200的温度例如为500～700℃、优选550～600℃的范围内的温度(第三温度)。

如果晶片200的温度小于500℃，则存在难以进行固相外延生长、难以使第二Si膜200g中与第一Si膜200h接触的部分发生同质外延化的情况。通过使晶片200的温度为500℃以上，能够消除该缺陷。通过使晶片200的温度为550℃以上，能够提高固相外延生长的生长效率，能够使第二Si膜200g中与第一Si膜200h接触的部分高效地发生同质外延化。

如果晶片200的温度高于700℃，则存在第二Si膜200g中与第一Si膜200h接触的部分不发生同质外延化、而发生多晶化的情况。通过使晶片200的温度为700℃以下，能够消除该缺陷。通过使晶片200的温度为600℃以下，从而使第二Si膜200g中与第一Si膜200h接触的部分容易进行固相外延生长、容易发生同质外延化。

因此，晶片200的温度可以为例如500～700℃、优选550～600℃的范围内的温度(第三温度)。需要说明的是，在上述温度区域内，使晶片200的温度为偏低的温度、即以偏低的温度缓慢地进行热处理时，能够使固相外延生长更适当地进行。

作为非活性气体，除N₂气外，例如可使用上述的各种稀有气体。

(吹扫及恢复大气压)

热处理结束后，从气体供给管232d、232e向处理室201内供给N₂气，并从排气管231排出。N₂气作为吹扫气体发挥作用。由此，利用非活性气体对处理室201内进行吹扫，将残留于处理室201内的气体、反应副产物从处理室201内除去(吹扫)。之后，将处理室201内的气氛置换为非活性气体(非活性气体置换)，将处理室201内的压力恢复至常压(恢复大气压)。

(晶舟卸载及晶片取出)

利用晶舟升降机115将密封盖219下降，将反应管203的下端开口。然后，处理完毕的晶片200在被晶舟217支承的状态下从反应管203的下端被搬出到反应管203的外部(晶舟卸载)。将处理完毕的晶片200从晶舟217上取下(晶片取出)。

(3)本实施方式所取得的效果

根据本实施方式，可取得以下所示的1个或多个效果。

(a)在形成晶种步骤中，通过进行供给DCS气体的步骤1，利用由DCS带来的保护效果，能够除去形成于单晶Si表面的自然氧化膜200b，并且使单晶Si的表面产生Si的未连接键。由此，能够使作为外延Si层的晶种层200e向单晶Si生长。另外，通过使晶种层200e成为如上所述的外延Si层，在CVD成膜步骤中，能够使晶种层200e上的Si的外延生长继续，能够在晶种层200e上形成作为外延Si膜的第一Si膜200h。

结果，能够在晶片200的表面(单晶Si)上形成在第一Si膜200h上层叠有第二Si膜200g而成的膜，即在下层侧(与晶片200的表面的界面)包含外延Si膜的层叠膜。该层叠膜与仅由无定形Si、多晶Si、或无定形和多晶的混晶Si构成的Si单膜相比，该层叠膜为与晶片200等的接触阻抗低、电气特性优异的优质膜。需要说明的是，在使用氢化硅原料气体、氨基硅烷原料气体等不含卤素的硅烷原料气体来代替DCS气体的情况下，外延Si膜不易在单晶Si上生长，难以获得上述效果。

(b)在形成晶种步骤中，在晶种层200e、200f中分别掺杂作为掺杂剂的P，能够对晶种层200e、200f赋予导电性。结果，能够进一步降低包含晶种层200e、200f作为构成要素的层叠膜的接触电阻。即，通过在晶种层200e、200f中掺杂P，能够进一步提高在下层侧包含外延Si膜的层叠膜的优异的电气特性。通过本实施方式，通过将由外延Si膜构成层叠膜的下层，向作为层叠膜的一部分的晶种层中掺杂P这两种手法组合，从而能够显著提高层叠膜的电气特性。由此，能够降低具有层叠膜的半导体器件的起动电压，减少消耗电力。

需要说明的是，确认到，当在晶种层200e、200f中掺杂P时，即便将晶种层200e、200f的厚度分别设为1nm以上、例如大于10nm的厚度，也能将形成于晶片200上的层叠膜设为接触电阻低、电气特性优异的膜。另外，确认到，当将晶种层200e、200f的厚度设为1nm以上的厚度、例如2nm～3nm左右的厚度时，能够使形成于晶片200上的层叠膜不仅成为电气特性良好的膜，还能够成为表面粗糙度良好且膜破裂等少的致密的膜。据认为这是由于，通过将晶种层200e、200f的厚度设为1nm以上的厚度，晶种层200e、200f成为连续的状态(非岛状态)，第一Si膜200h、第二Si膜200g易于在晶片200表面内的范围内以均匀的时机、速度生长。

与此相对，当不向晶种层200e、200f中掺杂P时，为了使形成于晶片200上的层叠膜的接触电阻降至实用水平，需要将晶种层200e、200f的厚度设为例如小于1nm的厚度。另外，若将晶种层200e、200f的厚度设为小于1nm的厚度，则即便使接触电阻降至实用水平，形成于晶片200上的层叠膜的表面粗糙度等有时也会降低。据认为这是由于，若晶种层200e、200f的厚度变为小于1nm的厚度，则晶种层200e、200f成为不连续的状态(岛状态)，在使第一Si膜200h、第二Si膜200g生长时，易于在晶片200表面内发生局部的成膜延迟(诱导时间)等。

(c)通过分别向晶种层200e、200f掺杂P，能够分别抑制P从第一Si膜200h向晶种层200e的扩散，P从第二Si膜200g向晶种层200f的扩散。结果，能够使第一Si膜200h及第二Si膜200g分别成为在厚度方向上P的浓度变化小的(浓度平衡良好的)膜，在成膜后也能维持为该状态。由此，能够抑制接触电阻的上升、沟道电阻的上升。另外，能够抑制阈值电压的变动，并且能够抑制消耗电力的增加。

(d)晶种层200e、200f中的P浓度优选设为能够获得上述接触电阻降低等效果的浓度，并且优选设为分别比第一Si膜200h及第二Si膜200g中的P浓度小的浓度。通过将晶种层200e中的P浓度如上所述设为小的浓度，能够造成外延生长更易进行的状态，能够使形成于晶片200上的晶种层200e更适当地成为外延Si层。结果，能够更确实地得到通过将层叠膜的下层侧设为外延Si层而带来的上述接触电阻的降低效果。另外，通过将晶种层200e、200f中的P浓度如上所述设为小的浓度，还能够避免所形成的层、膜的表面粗糙度的变差。需要说明的是，通过使晶种层200e、200f形成时的PH气体的供给流量、分压、浓度小于第一Si膜200h、第二Si膜200g形成时的PH气体的供给流量、分压、浓度，能够营造晶种层200e的外延生长更易于进行的环境，另外，还能够营造易于抑制所形成的层、膜的表面粗糙度的变差的环境。例如，通过将晶种层200e、200f形成时的PH气体的供给流量设为1～2000sccm，将第一Si膜200h、第二Si膜200g形成时的PH气体的供给流量设为2500～10000sccm，能够实现上述效果。

(e)在形成晶种步骤中，通过使步骤1中的处理室201内的压力(P₁)大于步骤2中的处理室201内的压力(P₂)(P₁＞P₂)，与P₁≤P₂的情况相比，能够提高上述保护效果。由此，能够使第一晶种层及第二晶种层各自分别为致密的层，结果，能够使层叠膜成为膜破裂等少的致密的膜。另外，由此，能够降低层叠膜的接触电阻。

(f)在形成晶种步骤中，通过使步骤2中的处理室201内的压力(P₂)大于CVD成膜步骤中的处理室201内的压力(P₃)(P₂＞P₃)，能够提高上述保护效果、另外能够提高最终形成的Si膜的膜厚均匀性、阶梯被覆性。即，以使各步骤中的处理室201内的压力P₁、P₂、P₃满足P₁＞P₂＞P₃的关系的方式进行设定、并通过保持该压力平衡，即便在P₂小于P₃(P₁＞P₃＞P₂)的情况下、P₂和P₃相等(P₁＞P₂＝P₃)的情况下，也能提高上述保护效果、另外能够提高最终形成的Si膜的膜厚均匀性、阶梯被覆性。由此，能够使最终形成的Si膜具有高膜厚均匀性及高阶梯被覆性、并且成为膜破裂等更少、更为致密的膜。另外，由此，能够降低层叠膜的接触电阻。

(g)作为第一处理气体使用除DCS气体以外的卤代硅烷原料气体时、作为第二处理气体使用除DS气体以外的氢化硅原料气体时、作为第三处理气体使用除MS气体以外的氢化硅原料气体时、作为掺杂气体使用除PH气体以外的掺杂气体时，均可同样地获得上述效果。

(4)变形例

本实施方式中的成膜顺序并不限定于上述方案，可以如下文所示的变形例那样进行变更。

(变形例1)

形成晶种步骤可包含同时进行供给DCS气体的步骤和供给PH气体的步骤的期间。例如，如以下所示的成膜顺序那样，在形成晶种步骤中，可交替进行同时进行供给DCS气体的步骤和供给PH气体的步骤的步骤，以及供给DS气体的步骤。

在本变形例中，可以使在形成晶种步骤中形成的晶种层200e、200f中的P浓度分别小于在图4所示的成膜顺序的形成晶种步骤中形成的晶种层200e、200f中的P浓度。即，能够将各个晶种层中的P浓度调节为低浓度侧。

(变形例2)

形成晶种步骤可包含同时进行供给DCS气体的步骤和供给PH气体的步骤的期间，和同时进行供给DS气体的步骤和供给PH气体的步骤的期间。例如，如以下所示的成膜顺序那样，在形成晶种步骤中，可交替进行下述步骤：同时进行供给DCS气体的步骤和供给PH气体的步骤的步骤；和同时进行供给DS气体的步骤和供给PH气体的步骤的步骤。

在本变形例中，可使在形成晶种步骤中形成的晶种层200e、200f中的P浓度分别大于在图4所示的成膜顺序的形成晶种步骤中形成的晶种层200e、200f中的P浓度。即，能够将各个晶种层中的P浓度微调节为高浓度侧。需要说明的是，在形成晶种步骤中，可在连续实施供给PH气体的步骤的状态下，交替进行供给DCS气体的步骤和供给DS气体的步骤。此时，也能获得与本变形例同样的效果。

(变形例3)

在形成晶种步骤中，可在其初期阶段，将PH气体的供给流量设定为较少，每进行规定次数的循环，逐渐增加PH气体的供给流量。即，可以以使晶种层200e、200f中的P浓度越朝向晶片200、绝缘膜200a侧越小，越朝向第一Si膜200h、第二Si膜200g侧越大的方式设定。

另外，如图5、以下所示的成膜顺序那样，在形成晶种步骤中，可进行下述步骤：

以规定次数(m次)进行包含供给DCS气体的步骤、和供给DS气体的步骤的第一组合，从而在晶片200上形成没有掺杂P的第一晶种层(非掺杂晶种层)的步骤，以及

以规定次数(n次)进行包含供给DCS气体的步骤、供给DS气体的步骤、和供给PH气体的步骤的第二组合，从而在第一晶种层上形成掺杂有P的第二晶种层(掺杂剂晶种层)的步骤。

需要说明的是，图5示出了下述例子：将第一组合的实施次数设为2次(m＝2)，在第二组合中，交替进行供给DCS气体的步骤，和同时进行供给DS气体的步骤和供给PH气体的步骤的步骤。

在本变形例中，通过减少晶种层200e、200f的形成初期的PH气体的供给流量、即P的掺杂量，能够营造出晶种层200e的外延生长更易于生长的环境、状态，由此，能够营造出第一Si膜200h的外延生长更易于生长的环境、状态。结果，更易于获得由将层叠膜与晶片200的界面设为外延Si膜而带来的上述接触电阻的降低效果。另外，在本变形例中，通过增大晶种层200e、200f的形成初期以后的PH气体的供给流量、即P的掺杂量，能够容易地提高晶种层200e、200f的导电性。结果，易于获得向作为层叠膜的一部分的晶种层中掺杂P而带来的上述接触电阻的降低效果。

(变形例4)

形成晶种步骤可包含非同时地进行供给DCS气体的步骤、供给DS气体的步骤、及供给PH气体的工序的期间。

例如，像以下所示的成膜顺序那样，在形成晶种步骤中，可将依次进行供给DCS气体的步骤、供给DS气体的步骤、供给PH气体的步骤的循环进行规定次数(n次)。

另外例如，像以下所示的成膜顺序那样，在形成晶种步骤中，可将依次进行供给DCS气体的步骤、供给PH气体的步骤、供给DS气体的步骤的循环进行规定次数(n次)。

另外例如，像以下所示的成膜顺序那样，在形成晶种步骤中，可将包含供给DCS气体的步骤和如下步骤的循环进行规定次数(n次)，所述步骤是将供给DS气体的步骤、供给PH气体的步骤交替进行规定次数(m次)的步骤。

根据上述变形例，能够使在形成晶种步骤中形成的晶种层200e、200f中的P浓度分别小于在图4所示的成膜顺序的形成晶种步骤中形成的晶种层200e、200f中的P浓度。即，可将各个晶种层中的P浓度分别调节至低浓度侧。另外，能够营造出晶种层200e的外延生长比较容易进行的环境、状态，并且易于获得通过将层叠膜与晶片200的界面设为外延Si膜而带来的上述接触电阻的降低效果。需要说明的是，也可以将本变形例与图4所示的成膜顺序、其他变形例任意组合来使用。

(变形例5)

在图4所示的成膜顺序的形成晶种步骤中，在步骤1、2中分别实施了从处理室201内除去残留气体等的残留气体除去步骤，但也可以不实施上述残留气体除去步骤。即，在形成晶种步骤中，可交替进行供给DCS气体的步骤，和同时供给DS气体、PH气体的步骤，而在它们之间不间隔残留气体除去步骤。根据本变形例，能够缩短形成晶种步骤所需时间，提高成膜处理的生产率。

(变形例6)

像以下所示的成膜顺序那样，在CVD成膜步骤中，可不供给PH气体。

根据本变形例，能够使晶种层200e、200f所含的P的一部分扩散到在CVD成膜步骤中形成的Si膜中，在CVD成膜步骤中形成的Si膜中极微量地掺杂P。即，能够使形成于晶片200上的层叠膜成为通过图4所示的成膜顺序、上述各种变形例难以实现的、以极微量的浓度添加P的Si膜。

(变形例7)

作为第一处理气体，可以使用除DCS气体以外的氯硅烷原料气体。以下，举例示出了作为第一处理气体使用HCDS气体、MCS气体的成膜顺序。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。需要说明的是，作为第一处理气体，使用与DCS气体相比1分子中所含的Cl原子的个数更多的HCDS气体，由此与图4所示的成膜顺序相比，能够进一步提高上述保护效果。此外，作为第一处理气体，使用与DCS气体相比1分子中所含的Cl原子的个数更少的MCS气体，由此与图4所示的成膜顺序相比，也能够适当抑制上述保护效果。另外，能够降低膜中的Cl浓度。

(变形例8)

作为第一处理气体，可以不使用不含碳(C)的硅烷原料气体，而使用包含C的硅烷原料气体，例如具有Si-C键的硅烷原料气体。以下，例示了作为第一处理气体使用1,1,2,2-四氯-1，2-二甲基二硅烷((CH₃)₂Si₂Cl₄，简称：TCDMDS)气体、双(三氯甲硅烷基)甲烷((SiCl₃)₂CH₂，简称：BTCSM)气体的成膜顺序。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。此外，根据本变形例，能够向形成晶种步骤中形成的晶种层200e、200f中掺杂微量的C。通过向晶种层200e中掺杂C，可抑制晶种层200e的多晶化，容易使该层成为外延Si层。此外，通过向晶种层200f中掺杂C，能够减小构成晶种层200f的晶粒的粒径，容易使晶种层200f成为致密的层。但是，根据元器件的规格，有时也想要避免向晶种层200e、200f中掺杂C。这种情况下，如图4所示的成膜顺序等那样，作为第一处理气体，优选使用不含C的硅烷原料气体。

(变形例9)

作为第一处理气体，可以使用包含除Cl以外的卤原子的卤代硅烷原料气体，例如，包含F、Br、I等的卤代硅烷原料气体。例如，作为第一处理气体，可以使用四氟硅烷(SiF₄)气体等氟硅烷原料气体；四溴硅烷(SiBr₄)气体等溴硅烷原料气体；四碘硅烷(SiI₄)气体等碘硅烷原料气体。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。但是，作为第一处理气体使用包含F的气体时，存在成膜的基底(单晶Si的表面、绝缘膜200a的表面)被预蚀刻(pre-etching)的情况。为了抑制预蚀刻，作为第一处理气体，优选使用包含除F以外的卤原子的卤代硅烷原料气体。

(变形例10)

作为第一处理气体，可以使用不含Si的包含氯原子的氯系气体。此外，可以使用不含Si且包含除Cl以外的卤原子的卤系气体。例如，作为第一处理气体可以使用氯化氢(HCl)气体、氯气(Cl₂)、BCl₃气体、氟化氯(ClF₃)气体的成膜顺序。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。但是，作为第一处理气体使用不含Si的卤系气体时，存在成膜的基底被预蚀刻的情况。为了抑制预蚀刻，作为第一处理气体，优选使用包含Si的卤系气体，例如，氯硅烷原料气体等。

(变形例11)

作为第二处理气体，除了不含C及氮(N)的硅烷原料气体，还可以使用包含C和N的硅烷原料气体。例如，作为第二处理气体，可以使用氨基硅烷原料气体。作为氨基硅烷原料气体，例如可使用丁基氨基硅烷(BAS)气体、双叔丁基氨基硅烷(BTBAS)气体、二甲基氨基硅烷(DMAS)气体、双(二甲基氨基)硅烷(BDMAS)气体、三(二甲基氨)基硅烷(3DMAS)气体、二乙基氨基硅烷(DEAS)气体、双二乙基氨基硅烷(BDEAS)气体、二丙基氨基硅烷(DPAS)气体、二异丙基氨基硅烷(DIPAS)气体等。以下，例示了作为第二处理气体使用BDEAS气体、DIPAS气体的成膜顺序。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。此外，根据本变形例，与变形例8同样地，能够向形成晶种步骤中形成的晶种层200e、200f中掺杂微量的C等。由此，能够获得与变形例8同样的效果。

(变形例12)

在实施形成晶种步骤时，也可以与第一处理气体、第二处理气体一同对晶片200供给氢(H₂)气体。例如，在步骤1中，也可以与DCS气体一同对晶片200供给H₂气体。另外，也可以在步骤2中与DS气体及PH气体一同对晶片200供给H₂气体。能够从例如气体供给管232a～232c中的任一者供给H₂气体。H₂气体的供给流量能够设为例如1～10000sccm的范围内的流量。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。另外，根据本变形例，通过与处理气体一同流过H₂气体，在形成晶种步骤中，能够适度抑制Si在晶片200上的吸附，并且能够分别提高第一晶种层及第二晶种层的表面内的厚度均匀性。结果，能够使最终形成的Si膜成为膜破裂等更少的的致密的膜。

(变形例13)

在实施CVD成膜步骤时，也可以与第三处理气体一同对晶片200供给H₂气体。能够从例如气体供给管232a～232c中的任一者供给H₂气体。H₂气体的供给流量能够设为例如1～10000sccm的范围内的流量。

在本变形例中，通过将各种处理条件与图4所示的成膜顺序的处理条件同样地设定，也能获得与图4所示的成膜顺序相同的效果。另外，根据本变形例，通过与处理气体一同流过H₂气体，在CVD成膜步骤，能够适度抑制Si在晶片200上的吸附，并且能够提高最终形成的Si膜的面内膜厚均匀性。需要说明的是，能够将本变形例与变形例12组合进行。即，在形成晶种步骤及CVD成膜步骤各自中，也可以与各种处理气体一同供给H₂气体。需要说明的是，也可以至少从形成晶种步骤的开始至CVD成膜步骤结束之间，不间断地供给H₂气体。通过不间断地供给H₂气体，能够进一步提高由上述H₂气体添加而带来的效果。

＜本发明的其他实施方式＞

以上，具体说明了本发明的实施方式。然而，本发明并不限定于上述实施方式，在不脱离其主旨的范围内可以进行各种变化。

例如，在上述实施方式中，对在同一处理室内(以in-situ的方式)进行形成晶种步骤～退火步骤的情形进行了说明，但本发明并不限定于这样的方案。例如，也可以在不同的处理室内(以ex-situ的方式)分别进行形成晶种步骤及CVD成膜步骤、退火步骤。如果以in-situ的方式进行一系列步骤，则晶片200不会在中途暴露在大气中，能够保持将晶片200置于真空下的状态始终如一地进行处理，能够进行稳定的衬底处理。如果以ex-situ的方式进行一部分步骤，则能够将各处理室内的温度预先设定为例如各步骤中的处理温度或近似于其的温度，能够缩短调节温度所需的时间，提高生产效率。

另外例如，在上述实施方式、变形例等中，对在形成第一Si膜及第二Si膜后、进行退火步骤的例子进行了说明，但也能够省略退火步骤的实施。即，根据上述实施方式、变形例的手法，可以不进行退火步骤、即在as-depo.(刚刚沉积后的)的状态下，在单晶Si和第二Si膜的界面形成外延Si膜(第一Si膜)、为了得到上述构成(结构)而不必非要进行退火步骤。但是，在该情况下，也能够通过进行退火步骤而扩大外延膜的区域，能够进一步降低接触电阻。

上述实施方式、变形例的手法能够适用于作为易失性半导体存储装置(易失性存储器)的动态随机存储器(以下，也称为DRAM)的制造工序的工序之一而进行的Si膜的形成工序。以下，针对应用上述实施方式、变形例的手法而制造的DRAM的主要部分的结构，参照图9进行说明。

需要说明的是，这里，方便起见，针对构成DRAM的膜、结构的一部分进行说明，省略除此以外的膜、结构的说明。

如图9所示，在单晶Si制的晶片的表面形成有沟槽。在沟槽的表面上，形成有SiO膜等内衬膜。SiO膜例如能够利用CVD法、热氧化法形成。在表面形成有内衬膜的沟槽内，字线用钨(W)膜和SiN膜以层叠状态埋入。W膜例如能够利用CVD法形成。SiN膜例如能够利用CVD法形成。在沟槽内形成的SiN膜上，形成有SiO膜等绝缘膜。SiO膜例如能够利用CVD法形成。

晶片的表面露出的部分、即在单晶Si上，形成由掺杂有P的同质外延生长Si层构成的第一晶种层，在SiO膜上形成由掺杂有P的无定形Si层、多晶Si层、或无定形与多晶的混晶Si层构成的第二晶种层。第一晶种层及第二晶种层能够利用上述实施方式、变形例的手法形成。

在单晶Si上的第一晶种层上，形成由掺杂有P的同质外延生长Si膜构成的第一Si膜，在SiO膜上的第二晶种层上，形成由掺杂有P的无定形Si膜、多晶Si膜、或无定形与多晶的混晶Si膜构成的第二Si膜。即，由邻接的SiO膜与单晶Si构成的凹部内通过Si膜而被埋入。需要说明的是，在单晶Si上，形成在第一Si膜上层叠第二Si膜而形成的层叠结构。即，在单晶Si与第二Si膜的界面形成外延Si膜(第一Si膜)。第一Si膜及第二Si膜能够通过上述实施方式、变形例的手法形成。第一Si膜及第二Si膜作为接触插塞而发挥作用。可视为第一晶种层及第二晶种层包含于接触插塞的一部分中。

在SiO膜、第二Si膜上形成接触部，在其上形成电容部。在图9的下部，以纵截面图表示包含电容部、接触部的层叠结构，在图9的上部，表示电容部之中的以虚线所示的部分的横截面图。在形成上述结构的DRAM的接触插塞，即第一晶种层、第二晶种层、第一Si膜、第二Si膜时，通过使用上述实施方式、变形例的手法，能够获得与上述实施方式、变形例同样的效果。即，即便在将上述实施方式、变形例的手法应用于DRAM的制造工序时，也能够大幅降低接触电阻，并且大幅改善电气特性。

上述实施方式、变形例能够应用于作为非易失性半导体存储装置(非易失性存储器)的闪存的制造工序的一个工序而进行的Si膜的形成工序。以下，针对应用上述实施方式、变形例的手法而制造的、作为闪存的一种的NAND型闪存(其中，三维NAND型闪存(以下，也称为3DNAND))的主要部分的结构，参照图10进行说明。需要说明的是，也可将三维NAND型闪存简称为三维闪存(三维非易失性半导体存储装置)。

需要说明的是，这里，方便起见，针对构成3DNAND的膜、结构的一部分进行说明，对除此以外的膜、结构省略说明。

如图10所示，在单晶Si制的晶片的表面上，形成SiO膜与金属膜(TiN膜，W膜等)等交替多层层叠而成的多层层叠膜(以下，也简称为层叠膜)。这里，示出了将最下层及最上层设为SiO膜的例子。TiN膜、W膜等金属膜等作为控制栅极而发挥作用。也就是说，在上下邻接的SiO膜之间，形成有作为控制栅极而发挥作用的TiN膜、W膜等金属膜等。上述膜例如能够利用CVD法形成。在图10中，方便起见，示出了层叠数为9层的例子，但本发明不限于上述构成。例如，层叠数既可以为20层以上，也可以是30层以上、甚至40层以上。

层叠膜中形成沟道孔，在沟道孔内形成ONO膜，即形成由SiO膜/SiN膜/SiO膜的3层构成的绝缘膜。上述膜例如能够利用CVD法形成。

ONO膜与晶片的接触部分的一部分成为被除去的状态。在沟道孔内的、晶片表面露出的部分，即单晶Si上形成，由掺杂有P的同质外延生长Si层构成的第一晶种层，在ONO膜上(准确地说，在构成ONO膜的SiO膜上)，形成由掺杂有P的无定形Si层、多晶Si层、或无定形与多晶的混晶Si层构成的第二晶种层。第一晶种层及第二晶种层能够利用上述实施方式、变形例的手法形成。

在单晶Si上的第一晶种层上，形成由掺杂有P的同质外延生长Si膜构成的第一Si膜，在ONO膜上的第二晶种层上，形成由掺杂有P的无定形Si层、多晶Si层、或无定形与多晶的混晶Si膜构成的第二Si膜。第一Si膜及第二Si膜能够利用上述实施方式、变形例的手法形成。第一Si膜及第二Si膜的膜厚能够设为10nm以下，例如3～10nm，还能够进一步设为5nm以下，例如3～5nm。第一Si膜及第二Si膜作为沟道而发挥作用。也可将作为上述沟道而发挥功能的Si膜(第一Si膜、第二Si膜)称为沟道Si。需要说明的是，可视为包含于第一晶种层及第二晶种层沟道的一部分。

沟道孔内的剩余部分、即由第一Si膜与第二Si膜构成的凹部内由SiO膜包埋。SiO膜例如能够利用CVD法形成。沟道部以上述方式构成。

在SiO膜与金属膜(TiN膜，W膜等)等交替多层层叠而成的多层层叠膜中形成沟槽。沟槽内包埋有SiO膜。

SiO膜还形成在控制栅极部的上部、沟道部的上部。SiO膜例如能够利用CVD法形成。在SiO膜的沟道部的上部形成有接触孔，在接触孔内形成作为连接器而发挥作用的金属膜。

在形成上述结构的3DNAND的沟道Si，即第一晶种层、第二晶种层、第一Si膜、第二Si膜时，通过使用上述实施方式、变形例的手法，能够获得与上述实施方式、变形例的手法同样的效果。即，在将上述实施方式、变形例的手法应用于3DNAND的制造工序时，也能大幅降低Si晶片和沟道Si的接触阻抗，能大幅改善电气特性。

此外，通过将上述实施方式、变形例的手法应用于3DNAND的制造工序，能够形成平整且致密的晶种层(第一晶种层、第二晶种层)，能够形成虽薄但平整且致密的Si膜(第一Si膜、第二Si膜)，因此，能够使Si膜成为不存在针孔的膜(无针孔的膜)。如此，在形成Si膜后进行的利用HF等的湿式处理中，能够防止Si膜的基底膜被蚀刻。此外，由于能够形成虽薄但平整且致密的Si膜，所以能够实现第二Si膜的薄膜化，由此，能够降低晶粒界面的电荷的陷阱密度，能够在3DNAND的沟道中提高电子的移动性。

用于衬底处理的制程(记载有处理步骤、处理条件等的程序)优选根据处理内容(形成的膜的膜种、组成比、膜质、膜厚、处理步骤、处理条件等)分别单独准备，经由电气通信线路、外部存储装置123预先存储在存储装置121c内。并且，在开始处理时，优选的是，CPU121a根据衬底处理的内容，从存储在存储装置121c内的多个制程中适当选择合适的制程。如此，能够用1台衬底处理装置再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。此外，可以减少操作者的负担(处理步骤、处理条件等的输入负担等)，避免操作失误，同时可以迅速地开始处理。

上述制程不限于新作成的情况，例如，可以通过改变已经安装在衬底处理装置中的已有制程来准备。在改变工艺制程时，可以经由电气通信线路、记录有该制程的记录介质将改变后的制程安装在衬底处理装置中。此外，还可以操作已有的衬底处理装置所具备的输入输出装置122，直接改变已经安装在衬底处理装置中的已有制程。

在上述实施方式中，对使用批量式衬底处理装置(一次处理多片衬底)来形成膜的例子进行了说明，但本发明并不限定于上述实施方式，例如，也优选适用于使用单片式衬底处理装置(一次处理1片或数片衬底)形成膜的情形。此外，在上述实施方式中，对使用具有热壁型的处理炉的衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式，也优选适用于使用具有冷壁型的处理炉的衬底处理装置来形成膜的情形。

例如，使用具备图7所示的处理炉302的衬底处理装置来形成膜时，本发明也可优选适用。处理炉302包括形成处理室301的处理容器303、作为气体供给部(以喷淋状向处理室301内供给气体)的簇射头303s、以水平姿势支承1片或数片晶片200的支持台317、从下方支承支承台317的旋转轴355、和设置于支持台317处的加热器307。簇射头303s的进口(气体导入口)连接有气体供给端口332a、332b。气体供给端口332a连接有与上述实施方式的第一供给系统、第四供给系统相同的供给系统。气体供给端口332b连接有与上述实施方式的第二供给系统、第三供给系统相同的供给系统。在簇射头303s的出口(气体排出口)处设置有以喷淋状向处理室301内供给气体的气体分散板。将簇射头303s设置于与已搬入至处理室301内的晶片200的表面相对(面对面)的位置。在处理容器303中设置有对处理室301内进行排气的排气端口331。排气端口331连接有与上述实施方式的排气系统相同的排气系统。

此外，例如，使用具备图8所示的处理炉402的衬底处理装置来形成膜时，本发明也可优选适用。处理炉402包括形成处理室401的处理容器403、以水平姿势支承1片或数片晶片200的支持台417、从下方支承支承台417的旋转轴455、向处理容器403内的晶片200照射光的灯型加热器407、和使灯型加热器407的光透过的石英窗403w。气体供给端口432a、432b与处理容器403连接。气体供给端口432a连接有与上述实施方式的第一供给系统、第四供给系统相同的供给系统。气体供给端口432b连接有与上述实施方式的第二供给系统、第三供给系统相同的供给系统。将气体供给端口432a、432b分别设置于已搬入至处理室401内的晶片200的端部的侧方、即不与已搬入至处理室401内的晶片200的表面相对的位置。在处理容器403中设置有对处理室401内进行排气的排气端口431。排气端口431连接有与上述实施方式的排气系统相同的排气系统。

在使用上述衬底处理装置的情况下，也能以与上述实施方式、变形例相同的顺序、处理条件进行成膜，并能够获得与上述实施方式、变形例相同的效果。

在上述实施方式、变形例中，针对在衬底上形成含Si作为主元素的膜的例子进行了说明，但本发明不限于上述方案。即，本发明也优选应用于在衬底上形成包含除了Si以外的、锗(Ge)、B等半金属元素作为主元素的膜的情况。另外，本发明也优选应用于在衬底上形成包含钛(Ti)、锆(Zr)、铪(Hf)、铌(Nb)、钽(Ta)、钼(Mo)、钨(W)、钇(Y)、La(镧)、锶(Sr)、铝(Al)等金属元素作为主元素的膜的情况。

此外，上述实施方式、变形例等可以适当组合使用。此外，此时的处理条件例如可以为与上述实施方式相同的处理条件。

Claims

1.一种半导体器件的制造方法，具有如下工序：

通过将下述循环进行规定次数，从而在衬底上形成掺杂有掺杂剂的晶种层的工序，所述循环包括对所述衬底供给卤系的第一处理气体的工序、对所述衬底供给非卤系的第二处理气体的工序、和对所述衬底供给掺杂气体的工序；以及

对所述衬底供给第三处理气体从而在所述晶种层上形成膜的工序。

2.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序包含将供给所述第一处理气体的工序及供给所述第二处理气体的工序中的至少任一个工序、与供给所述掺杂气体的工序同时进行的期间。

3.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序包含将供给所述第二处理气体的工序与供给所述掺杂气体的工序同时进行的期间。

4.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序包含将供给所述第一处理气体的工序与供给所述掺杂气体的工序同时进行的期间。

5.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序包含将供给所述第一处理气体的工序与供给所述掺杂气体的工序同时进行的期间，以及将供给所述第二处理气体的工序与供给所述掺杂气体的工序同时进行的期间。

6.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序具有：

通过将第一组合进行规定次数，从而在所述衬底上形成没有掺杂掺杂剂的第一晶种层的工序，所述第一组合包含供给所述第一处理气体的工序和供给所述第二处理气体的工序；以及

通过将第二组合进行规定次数，从而在所述第一晶种层上形成掺杂有掺杂剂的第二晶种层的工序，所述第二组合包括供给所述第一处理气体的工序、供给所述第二处理气体的工序和供给所述掺杂气体的工序。

7.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序包含将供给所述第一处理气体的工序、供给所述第二处理气体的工序及供给所述掺杂气体的工序非同时地进行的期间。

8.根据权利要求1所述的半导体器件的制造方法，其中，形成所述膜的工序包含对所述衬底供给掺杂气体的工序，并且

所述膜为掺杂有掺杂剂的膜。

9.根据权利要求8所述的半导体器件的制造方法，其中，所述晶种层中的掺杂剂的浓度不同于所述膜中的掺杂剂的浓度。

10.根据权利要求8所述的半导体器件的制造方法，其中，所述晶种层中的掺杂剂的浓度小于所述膜中的掺杂剂的浓度。

11.根据权利要求8所述的半导体器件的制造方法，其中，形成所述晶种层的工序中的掺杂气体的供给流量小于形成所述膜的工序中的掺杂气体的供给流量。

12.根据权利要求1所述的半导体器件的制造方法，其中，形成所述晶种层的工序中的所述衬底存在的空间的压力大于形成所述膜的工序中的所述衬底存在的空间的压力。

13.根据权利要求1所述的半导体器件的制造方法，其中，供给所述第一处理气体的工序中的所述衬底存在的空间的压力大于供给所述第二处理气体的工序及供给所述掺杂气体的工序中的所述衬底存在的空间的压力，并且供给所述第二处理气体的工序及供给所述掺杂气体的工序中的所述衬底存在的空间的压力大于形成所述膜的工序中的所述衬底存在的空间的压力。

14.根据权利要求1所述的半导体器件的制造方法，其中，所述掺杂气体包含选自硼、铝、镓、磷、砷、及锑中的至少一种。

15.根据权利要求1所述的半导体器件的制造方法，其中，所述第一处理气体、所述第二处理气体及所述第三处理气体分别包含构成所述膜的同一元素。

16.一种衬底处理装置，具有：

收纳衬底的处理室，

对所述处理室内的衬底供给卤系的第一处理气体的第一供给系统，

对所述处理室内的衬底供给非卤系的第二处理气体的第二供给系统，

对所述处理室内的衬底供给第三处理气体的第三供给系统，

对所述处理室内的衬底供给掺杂气体的第四供给系统，和

控制部，其构成为以在所述处理室内进行下述处理的方式控制所述第一供给系统、所述第二供给系统、所述第三供给系统及所述第四供给系统，所述处理为：

通过将下述循环进行规定次数，从而在所述衬底上形成掺杂有掺杂剂的晶种层的处理，所述循环包含对所述衬底供给所述第一处理气体的处理，对所述衬底供给所述第二处理气体的处理，和对所述衬底供给所述掺杂气体的处理；以及

对所述衬底供给所述第三处理气体从而在所述晶种层上形成膜的处理。

17.一种气体供给系统，具有

对衬底供给卤系的第一处理气体的第一供给系统，

对衬底供给非卤系的第二处理气体的第二供给系统，

对衬底供给第三处理气体的第三供给系统，和

对衬底供给掺杂气体的第四供给系统，

并且，所述气体供给系统以进行下述处理的方式进行控制：

通过将下述循环进行规定次数，从而在所述衬底上形成掺杂有掺杂剂的晶种层的处理，所述循环包含对所述衬底经由所述第一供给系统供给所述第一处理气体的处理，对所述衬底经由所述第二供给系统供给所述第二处理气体的处理，和对所述衬底经由所述第四供给系统供给所述掺杂气体的处理；以及

对所述衬底经由所述第三供给系统供给所述第三处理气体从而在所述晶种层上形成膜的处理。