JP6187011B2 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP6187011B2 JP6187011B2 JP2013164956A JP2013164956A JP6187011B2 JP 6187011 B2 JP6187011 B2 JP 6187011B2 JP 2013164956 A JP2013164956 A JP 2013164956A JP 2013164956 A JP2013164956 A JP 2013164956A JP 6187011 B2 JP6187011 B2 JP 6187011B2
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- component
- conductor
- area
- connection conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明は、部品が接続された差動線路とグラウンド層とを有するプリント回路基板に関するものである。 The present invention relates to a printed circuit board having a differential line to which components are connected and a ground layer.
プリント回路基板では、対になった信号配線に同振幅逆位相の信号を伝搬させて通信する差動信号伝送を用いることで、信号の受信側では対になった信号の差分をとることで1線あたりの電圧の振幅を小さくし、同振幅逆位相の信号を対にすることで放射する電磁界が相殺し放射ノイズが抑制し、また対になった信号の差分をとることで外部からのノイズの影響を打ち消すことができる。 In the printed circuit board, by using differential signal transmission in which signals having the same amplitude and opposite phase are propagated and communicated to the paired signal wirings, the difference between the paired signals is obtained on the signal receiving side. By reducing the amplitude of the voltage per line and pairing signals with the same amplitude and opposite phase, the radiated electromagnetic field cancels and radiation noise is suppressed, and by taking the difference of the paired signals from the outside The influence of noise can be canceled out.
しかし、線路構造の対称性が崩れると、高速信号が伝送できなくなり、通信回路の差動線路の平衡度が劣化することによって差動線路上にコモンモードノイズが伝搬し、差動線路からの放射ノイズが増大するとともに、差動線路の耐ノイズ性が低下してしまう。 However, when the symmetry of the line structure is lost, high-speed signals cannot be transmitted, and the balance of the differential line of the communication circuit is deteriorated, so that common mode noise propagates on the differential line, and radiation from the differential line occurs. As noise increases, the noise resistance of the differential line decreases.
このため、信号に高い周波数成分を含む高速差動インターフェースでは、線路構造の対称性を損なわないように基板上の線路設計を行う必要がある(例えば、特許文献1)。 For this reason, in a high-speed differential interface in which a signal includes a high frequency component, it is necessary to design a line on the substrate so as not to impair the symmetry of the line structure (for example, Patent Document 1).
図8は、従来のプリント回路基板の線路設計の説明図である。図8(A)において、デジタル信号伝送基板1は、誘電体をはさんで第1の導体2および第2の導体3を実装する層とグラウンド層とにより構成される。第1の導体2と第2の導体3は差動線路を構成し、一方の導体にはプラス差動信号が、他方の導体にはマイナス差動信号がそれぞれ伝送される。島状導体4は、第1の導体2と第2の導体3に沿ってあらかじめパターニングにより設けられ、差動線路の平衡度の改善に利用される。例えば、プラス信号とマイナス信号との間にスキューが大きいなど、差動線路の平衡度が劣化している場合、銅などの金属箔5を半田などにより第1の導体2に接着させて、オシロスコープなどでプラス/マイナス信号を比較しながら差動線路の平衡度を調整する。調整後には、例えば図8(B)に示されるように、容量性スタブ6が2つ配置される。すなわち、図8(C)に示される回路のように、集中定数的キャパシタC1およびC2を配置することと等価に考えることができる。ここで、容量性スタブ6の形状、位置、間隔を変化させて両配線の容量を調整することで、差動線路の平衡度を改善することができる。
FIG. 8 is an explanatory diagram of line design of a conventional printed circuit board. In FIG. 8A, the digital signal transmission board 1 is composed of a layer on which a
従来のプリント回路基板は、配線に部品などの付加回路が実装される場合、あらかじめ用意したスタブでは基板作成後の試行錯誤により調整しきれない、また評価が難しいという課題があった。また、基板上の高密度実装しようとする場合に、実装する接続導体や部品の位置に制約があり、島状導体やスタブを実装するスペースがとれないという課題があった。 In the conventional printed circuit board, when an additional circuit such as a component is mounted on the wiring, there is a problem that a prepared stub cannot be adjusted due to trial and error after creating the board and is difficult to evaluate. In addition, there is a problem in that when mounting on a substrate at a high density, there are restrictions on the positions of connecting conductors and components to be mounted, and there is no space for mounting island conductors and stubs.
この発明は、上記のような課題を解決するためになされたもので、差動線路に部品が接続された場合に、差動線路の各導体で容量を調整した設計を行い、差動線路の平衡度を高くすることで、差動線路上のコモンモードノイズを抑制し、差動線路からの放射ノイズを抑制するとともに、差動線路の耐ノイズ性を向上させることを目的とする。 The present invention has been made to solve the above-described problems. When a component is connected to the differential line, a design is made by adjusting the capacitance with each conductor of the differential line. An object is to suppress common mode noise on the differential line, suppress radiation noise from the differential line, and improve noise resistance of the differential line by increasing the balance.
この発明に係るプリント回路基板は、配線及び部品を実装する層とグラウンド層とを有し、前記配線及び部品を実装する層に形成された第1の導体と第2の導体から成る差動線路と、前記差動線路をはさみ近接した位置に置かれた第1、第2の部品と、前記第1の部品と前記第1の導体とを接続する第1の接続導体と、前記第2の部品と前記第2の導体とを接続する第2の接続導体とを備え、前記配線及び部品を実装する層および前記グラウンド層の間の層に、前記第1の接続導体および前記第1の部品の直下の位置に形成され、前記第1の導体または前記第1の接続導体と電気的に接続された第1の金属パターンと、前記第2の接続導体および前記第2の部品の直下の位置に形成され、前記第2の導体または前記第2の接続導体と電気的に接続された第2の金属パターンとを備え、前記第1の接続導体と前記第1の部品が前記第1の金属パターンのエリア内に配置され、かつ前記第2の接続導体と前記第2の部品が前記第2の金属パターンのエリア内に配置されるとともに、前記第1の金属パターンと前記グラウンド層との間に生じる静電容量である第1の容量および前記第2の金属パターンと前記グラウンド層との間に生じる静電容量である第2の容量の差分が設計目標の範囲内であることを特徴とする。
A printed circuit board according to the present invention includes a layer for mounting wiring and components and a ground layer, and a differential line comprising a first conductor and a second conductor formed in the layer for mounting the wiring and components. The first and second parts placed between the differential lines, the first connection conductor connecting the first part and the first conductor, and the second part A second connecting conductor for connecting the component and the second conductor, and the first connecting conductor and the first component are disposed between the wiring and component mounting layers and the ground layer. A first metal pattern formed at a position immediately below the first conductor or electrically connected to the first connection conductor, a position immediately below the second connection conductor and the second component are formed on, the second conductor or the second connecting conductor electrically And a second metal pattern is continued, wherein the first connecting conductor first component is arranged in the area of the first metal pattern and the second connection conductor and the second The component is disposed in the area of the second metal pattern, and the first capacitance and the second metal pattern, which are capacitances generated between the first metal pattern and the ground layer, and the A difference in the second capacitance that is a capacitance generated between the ground layer and the ground layer is within a design target range.
この発明によれば、第1の金属パターンとグラウンド層間の静電容量と、第2の金属パターンとグラウンド層間の静電容量とを設計目標の範囲内とすることで、第1の接続導体及び第1の部品とグラウンド層間の静電容量と、第2の接続導体及び第2の部品とグラウンド層間の静電容量とを考慮せずに、差動線路の各導体で静電容量を調整した設計を容易に行うことができ、差動線路上のコモンモードノイズ抑制のために差動線路の平衡度を高めることが容易となる。
According to this invention , the first connection conductor and the capacitance between the first metal pattern and the ground layer and the capacitance between the second metal pattern and the ground layer are within the design target range. The capacitance was adjusted with each conductor of the differential line without considering the capacitance between the first component and the ground layer and the capacitance between the second connecting conductor and the second component and the ground layer. It can be easily designed, which facilitates increasing the balance of the differential lines for common mode noise suppression system of the differential lines.
この発明は、部品が接続された差動線路とグラウンド層とを有するプリント基板であって、差動線路からの放射ノイズを抑制し、かつ耐ノイズ性を向上させたプリント基板に関わるものである。以下に、この発明の実施の形態について説明する。 The present invention relates to a printed circuit board having a differential line to which components are connected and a ground layer, and relates to a printed circuit board that suppresses radiation noise from the differential line and has improved noise resistance. . Embodiments of the present invention will be described below.
実施の形態1.
この発明の実施の形態1に係るプリント回路基板について説明する。
Embodiment 1 FIG.
A printed circuit board according to Embodiment 1 of the present invention will be described.
図1は、この発明の実施の形態1に係るプリント回路基板の一例を示す構成図である。図1(A)は、プリント回路基板の模式平面図、図1(B)は図1(A)のA−A切断線に沿った模式断面図を示している。 1 is a block diagram showing an example of a printed circuit board according to Embodiment 1 of the present invention. 1A is a schematic plan view of the printed circuit board, and FIG. 1B is a schematic cross-sectional view taken along the line AA in FIG. 1A.
図において、プリント回路基板1は、配線および部品を実装する層とグラウンド層とを有している。第1の導体11と第2の導体12は、配線および部品を実装する層に形成された差動線路を成す。第1の部品31および第2の部品32は、差動線路をはさみ近接した位置に置かれる。第1の接続導体21は、第1の部品31と第1の導体11とを接続する。第2の接続導体22は、第2の部品32と第2の導体12とを接続する。第1の金属パターン51は、配線および部品を実装する層およびグラウンド層の間の層に、第1の接続導体21および第1の部品31の直下の位置に形成される。第2の金属パターン52は、配線および部品を実装する層およびグラウンド層の間の層に、第2の接続導体22および第2の部品32の直下の位置に形成される。第1のビア41は、第1の導体11と第1の金属パターン51を電気的に接続する。第2のビア42は、第2の導体12と第2の金属パターン52を電気的に接続する。
In the figure, a printed circuit board 1 has a layer for mounting wiring and components and a ground layer. The
このように、プリント回路基板1は、配線および部品を実装する層として第1の導体11、第2の導体12、第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22を配置する第1の層と、第1の金属パターン51、第2の金属パターン52が形成される第2の層と、グラウンド層としてグラウンド70が配置される第3の層から成る多層構造を持ち、第1のビア、第2のビアがそれぞれ第1の層と第2の層の間を電気的に接続する。
Thus, the printed circuit board 1 includes the
ここで、第1の接続導体21、第1の部品31が第1の金属パターン51のエリア内に配置される場合、第1の接続導体21とグラウンド層70の間のインピーダンスは第1の金属パターン51の面積にのみ依存する。
Here, when the
同様に、第2の接続導体22、第2の部品32が第2の金属パターン52のエリア内に配置される場合、第2の接続導体22とグラウンド層70の間のインピーダンスは第2の金属パターン52の面積にのみ依存する。
Similarly, when the
例えば、図1(A)に示すように、第1の接続導体21が第2の接続導体22より大きい場合には差動線路の平衡度が劣化するが、第1の金属パターン51の面積と第2の金属パターン52の面積の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
For example, as shown in FIG. 1A, when the
すなわち、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と第2の金属パターン52とグラウンド層70との間に生じる静電容量(第2の容量)の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
That is, an electrostatic capacity (first capacity) generated between the
このとき、第1の容量と第2の容量の差分を設計目標の範囲内となるように調整することには、第1の容量と第2の容量を等しく調整することも含む。このような調整により差動線路の平衡度を高めることができる。以下、この実施の形態1の説明でも同様とする。 At this time, adjusting the difference between the first capacity and the second capacity to be within the range of the design target includes adjusting the first capacity and the second capacity equally. By such adjustment, the balance of the differential line can be increased. The same applies to the description of the first embodiment.
ここから、まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積に対して同一または大きく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積に対して同一または大きい場合、について説明する。
From here, first, the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置され、かつ第2の接続導体22と第2の部品32が第2の金属パターンのエリア内に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の金属パターン52とグラウンド層70との間に生じる静電容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, the
このとき、調整の対象としては、第1の金属パターン51の面積および第2の金属パターン52の面積が挙げられる。
At this time, examples of the adjustment target include the area of the
このように、接続導体と部品が金属パターンのエリア内に配置されるときには、金属パターンとグラウンド層との間に生じる静電容量だけ考慮すればよい。 As described above, when the connection conductor and the component are arranged in the area of the metal pattern, only the capacitance generated between the metal pattern and the ground layer needs to be considered.
続いて、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さければ、第1の接続導体21、第1の部品31の少なくとも一方の全部または一部が第1の金属パターン51のエリア外に配置され、また、第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さければ、第2の接続導体22、第2の部品32の少なくとも一方の全部または一部が第2の金属パターン52のエリア外に配置される場合がある。
Subsequently, if the area of the
例えば、第1の接続導体21、第1の部品31の少なくとも一部が、第1の金属パターン51のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第1の金属パターン51とグラウンド70との間に生じる静電容量以外に発生することになる。また、例えば、第2の接続導体22、第2の部品32の少なくとも一部が、第2の金属パターン52のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第2の金属パターン52とグラウンド70との間に生じる静電容量以外に発生することになる。
For example, when at least a part of the
このように、接続導体と部品が金属パターンのエリア外に配置されるときには、金属パターンとグラウンド層との間に生じる静電容量だけ考慮するのでは足りず、エリア外に配置された部分とグラウンド層との間に生じる静電容量との合成容量を考慮する必要がある。 As described above, when the connection conductor and the component are disposed outside the area of the metal pattern, it is not sufficient to consider only the capacitance generated between the metal pattern and the ground layer. It is necessary to consider the combined capacitance with the capacitance generated between the layers.
まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さくなる場合について説明する。
First, the area of the
このように、第1の接続導体21と第1の部品31とにおける少なくともいずれかの一部が第1の金属パターン51のエリア外に配置され、かつ第2の接続導体22と第2の部品32とにおける少なくともいずれかの一部が第2の金属パターン52のエリア外に配置される場合、第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第1の金属パターン51とグラウンド層70との間に生じる静電容量との合成容量(第1の容量)と、第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
In this way, at least one part of the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離および第2の金属パターン52の面積と第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離が挙げられる。
At this time, as an object of adjustment, the area of the
次に、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも同一または大きく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さくなる場合について説明する。
Next, the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置され、かつ第2の接続導体22と第2の部品32とにおける少なくともいずれかの一部が第2の金属パターン52のエリア外に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, the
このとき、調整の対象としては、第1の金属パターン51の面積および第2の金属パターン52の面積と第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分の面積が挙げられる。
At this time, as the adjustment target, the area of the
なお、これまでの説明した第1の導体とその関連する第1の部品、第1の接続導体、第1の金属パターンと、第2の導体とその関連する第2の部品、第2の接続導体、第2の金属パターンについては、例えば第1、第2の金属パターンの配置と面積の大小関係などの解釈を逆にしても、条件内容に対応して調整することで、同様に差動線路の平衡度を高くすることができる。 The first conductor and the related first component, the first connecting conductor, the first metal pattern, the second conductor and the related second component, and the second connection described so far. For the conductor and the second metal pattern, for example, even if the interpretation of the relationship between the arrangement of the first and second metal patterns and the size of the area is reversed, the difference is similarly adjusted by adjusting according to the condition contents. The balance of the line can be increased.
図2は、この発明の実施の形態1に係るプリント回路基板の模式平面図の部分拡大図である。図に基づいて、金属パターンの形状とビアの配置について説明する。まず、図2(A)は、図1(A)のプリント回路基板の模式平面図における第1の導体11、第1の部品31、第1の接続導体21、第1の金属パターン51、第1のビア41の部分拡大図である。ここでは、第1の層の第1の導体11と第2の層の第1の金属パターン51との間を接続するように第1のビア41を第1の導体11上に配置している。このとき、第1の金属パターン51は、第1の導体11と接続するために、第1のビア41直下に及ぶような形状で配置されていればよい。また、第1の金属パターン51の形状と第1のビア41の配置の変形例を図2(B)から(D)に示す。図2(B)は、図2(A)から第1のビア41の配置は変えず、第1の金属パターン51の形状を変えた例である。図2(C)は、第1の金属パターン51の形状は変えず、第1のビア41の配置を第1の接続導体21上に変えた例である。また、図2(D)は、第1の金属パターン51の形状、第1のビア41の配置をともに変えた例である。このとき、第1の金属パターン51は、第1の接続導体21と接続するために、第1のビア41直下に及ぶような形状で配置されていればよい。なお、第1の金属パターン51の形状は、この図2(A)、(C)、(D)に示したような矩形や図2(B)に示したような形状に限らず、斜めや曲線でカットされた形状でもよく、第1層の第1の導体11または第1の接続導体21と第2層の第1の金属パターン51とが第1のビア41を介して電気的に接続できればよい。また、第2の導体12、第2の部品32、第2の接続導体22、第2の金属パターン52、第1のビア42における第2の金属パターン52の形状と第2のビア42の配置についても同様に説明できる。
FIG. 2 is a partially enlarged view of a schematic plan view of the printed circuit board according to Embodiment 1 of the present invention. Based on the drawings, the shape of the metal pattern and the arrangement of vias will be described. First, FIG. 2A shows the
この実施の形態1では、差動線路を成す第1の導体11、第2の導体21に対して、1対の第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22、第1の金属パターン51、第2の金属パターン52の実装について説明した。このプリント回路基板上に複数の配線や他の部品等が実装される場合や、差動線路の片側の導体にのみ接続導体や部品が実装される場合もあるが、個々の実装について差動線路の平衡度を改善することで全体の平衡度も高くできる。
In the first embodiment, a pair of
また、この実施の形態1では、3層構成のプリント回路基板について実装を説明したが、3層に限らず、ここで説明した実装部分で直接使用しない他の層を含む多層構成のプリント回路基板に対しても適用することができる。 In the first embodiment, the mounting of the printed circuit board having a three-layer structure has been described. However, the printed circuit board is not limited to the three layers and includes other layers not directly used in the mounting portion described here. It can also be applied to.
以上のように、この発明の実施の形態1によれば、差動線路を成す第1の導体、第2の導体に対して、第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装する層とグラウンド層の間の同一層に第1の金属パターン、第2の金属パターンを形成し、差動線路の両側の容量の差分が設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることで、差動線路上のコモンモードノイズを抑制し、差動線路からの放射ノイズを抑制するとともに、差動線路の耐ノイズ性を向上させることができる。 As described above, according to the first embodiment of the present invention, the first component, the first connection conductor, the second component with respect to the first conductor and the second conductor forming the differential line, The first metal pattern and the second metal pattern are formed in the same layer between the layer on which the second connection conductor is mounted and the ground layer, and the difference in capacitance between both sides of the differential line is within the design target range. Therefore, by increasing the balance of the differential line, common mode noise on the differential line is suppressed, radiation noise from the differential line is suppressed, and the resistance of the differential line is improved. Noise characteristics can be improved.
実施の形態2.
この発明の実施の形態2に係るプリント回路基板について説明する。
A printed circuit board according to
図3は、この発明の実施の形態2に係るプリント回路基板の一例を示す構成図である。図3(A)は、プリント回路基板の模式平面図、図3(B)は図3(A)のB−B切断線に沿った模式断面図を示している。
3 is a block diagram showing an example of a printed circuit board according to
図において、プリント回路基板1は、配線および部品を実装する層とグラウンド層とを有している。第1の導体11と第2の導体12は、配線および部品を実装する層に形成された差動線路を成す。第1の部品31および第2の部品32は、差動線路をはさみ近接した位置に置かれる。第1の接続導体21は、第1の部品31と第1の導体11とを接続する。第2の接続導体22は、第2の部品32と第2の導体12とを接続する。第1の金属パターン51は、配線および部品を実装する層およびグラウンド層の間の層に、第1の接続導体21および第1の部品31の直下の位置に形成される。第2の金属パターン52は、配線および部品を実装する層およびグラウンド層の間の第1の金属パターン51を形成した層と異なる層に、第2の接続導体22および第2の部品32の直下の位置に形成される。第1のビア41は、第1の導体11と第1の金属パターン51を電気的に接続する。第2のビア42は、第2の導体12と第2の金属パターン52を電気的に接続する。
In the figure, a printed circuit board 1 has a layer for mounting wiring and components and a ground layer. The
このように、プリント回路基板1は、配線および部品を実装する層として第1の導体11、第2の導体12、第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22を配置する第1の層と、第1の金属パターン51が形成される第2の層と、第2の金属パターン52が形成される第3の層と、グラウンド層としてグラウンド70が配置される第4の層から成る多層構造を持ち、第1のビアが第1の層と第2の層の間を、また第2のビアが第1の層と第3の層の間を電気的に接続する。
Thus, the printed circuit board 1 includes the
ここで、第1の接続導体21、第1の部品31が第1の金属パターン51のエリア内に配置される場合、第1の導体11の第1の接続導体21とグラウンド層70の間のインピーダンスは第1の金属パターン51の面積と、第1の金属パターン51とグラウンド層70との間の距離に依存する。
Here, when the
同様に、第2の接続導体22、第2の部品32が第2の金属パターン52のエリア内に配置される場合、第2の接続導体22とグラウンド層70の間のインピーダンスは第2の金属パターン52の面積と、第2の金属パターン52とグラウンド層70との間の距離に依存する。
Similarly, when the
例えば、図3(A)に示すように、第1の接続導体21が第2の接続導体22より大きい場合には差動線路の平衡度が劣化するが、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離、第2の金属パターン52の面積と第2の金属パターン52とグラウンド層70間の距離を調整し、第1の金属パターン51とグラウンド層70との間の静電容量(第1の容量)と第2の金属パターン52とグラウンド層70との間の静電容量(第2の容量)の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
For example, as shown in FIG. 3A, when the
このとき、第1の容量と第2の容量の差分を設計目標の範囲内となるように調整することには、第1の容量と第2の容量を等しく調整することも含む。このような調整により差動線路の平衡度を高めることができる。以下、この実施の形態2の説明でも同様とする。 At this time, adjusting the difference between the first capacity and the second capacity to be within the range of the design target includes adjusting the first capacity and the second capacity equally. By such adjustment, the balance of the differential line can be increased. The same applies to the description of the second embodiment.
ここから、まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積に対して同一または大きく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積に対して同一または大きい場合、について説明する。
From here, first, the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置され、かつ第2の接続導体22と第2の部品32が第2の金属パターンのエリア内に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の金属パターン52とグラウンド層70との間に生じる静電容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離および第2の金属パターン52の面積と第2の金属パターン52とグラウンド層70間の距離が挙げられる。
At this time, as adjustment targets, the area of the
続いて、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さければ、第1の接続導体21、第1の部品31の少なくとも一方の全部または一部が第1の金属パターン51のエリア外に配置され、また、第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さければ、第2の接続導体22、第2の部品32の少なくとも一方の全部または一部が第2の金属パターン52のエリア外に配置される場合がある。
Subsequently, if the area of the
例えば、第1の接続導体21、第1の部品31の少なくとも一部が、第1の金属パターン51のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第1の金属パターン51とグラウンド70との間に生じる静電容量以外に発生することになる。また、例えば、第2の接続導体22、第2の部品32の少なくとも一部が、第2の金属パターン52のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第2の金属パターン52とグラウンド70との間に生じる静電容量以外に発生することになる。
For example, when at least a part of the
まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さくなる場合について説明する。
First, the area of the
このように、第1の接続導体21と第1の部品31とにおける少なくともいずれかの一部が第1の金属パターン51のエリア外に配置され、かつ第2の接続導体22と第2の部品32とにおける少なくともいずれかの一部が第2の金属パターン52のエリア外に配置される場合、第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第1の金属パターン51とグラウンド層70との間に生じる静電容量との合成容量(第1の容量)と、第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
In this way, at least one part of the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離と第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離および第2の金属パターン52の面積と第2の金属パターン52とグラウンド層70間の距離と第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離が挙げられる。
At this time, as an object of adjustment, the area of the
次に、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも同一または大きく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さくなる場合について説明する。
Next, the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置され、かつ第2の接続導体22と第2の部品32とにおける少なくともいずれかの一部が第2の金属パターン52のエリア外に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離および第2の金属パターン52の面積と第2の金属パターン52とグラウンド層70間の距離と第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離が挙げられる。
At this time, as adjustment targets, the area of the
なお、これまでの説明した第1の導体とその関連する第1の部品、第1の接続導体、第1の金属パターンと、第2の導体とその関連する第2の部品、第2の接続導体、第2の金属パターンについては、例えば第1、第2の金属パターンの配置と面積の大小関係などの解釈を逆にしても、条件内容に対応して調整することで、同様に差動線路の平衡度を高くすることができる。 The first conductor and the related first component, the first connecting conductor, the first metal pattern, the second conductor and the related second component, and the second connection described so far. For the conductor and the second metal pattern, for example, even if the interpretation of the relationship between the arrangement of the first and second metal patterns and the size of the area is reversed, the difference is similarly adjusted by adjusting according to the condition contents. The balance of the line can be increased.
この実施の形態2における金属パターンの形状とビアの配置については、図2に示した実施の形態1における金属パターンの形状とビアの配置と同様に説明でき、複数の層間を電気的に接続することができる。 The metal pattern shape and via arrangement in the second embodiment can be explained in the same manner as the metal pattern shape and via arrangement in the first embodiment shown in FIG. 2, and a plurality of layers are electrically connected. be able to.
この実施の形態2では、差動線路を成す第1の導体11、第2の導体21に対して、1対の第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22、第1の金属パターン51、第2の金属パターン52の実装について説明した。このプリント回路基板上に複数の配線や他の部品等が実装される場合や、差動線路の片側の導体にのみ接続導体や部品が実装される場合もあるが、個々の実装について差動線路の平衡度を改善することで全体の平衡度も高くできる。
In the second embodiment, a pair of
また、この実施の形態2では、4層構成のプリント回路基板について実装を説明したが、4層に限らず、ここで説明した実装部分で直接使用しない他の層を含む多層構成のプリント回路基板に対しても適用することができる。 In the second embodiment, the printed circuit board having a four-layer structure has been described. However, the printed circuit board is not limited to the four layers and includes other layers not directly used in the mounting portion described here. It can also be applied to.
以上のように、この発明の実施の形態2によれば、差動線路を成す第1の導体、第2の導体に対して、第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装する層とグラウンド層の間の異なる層に第1の金属パターン、第2の金属パターンを形成し、差動線路の両側の容量の差分が設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることで、差動線路上のコモンモードノイズを抑制し、差動線路からの放射ノイズを抑制するとともに、差動線路の耐ノイズ性を向上させることができる。 As described above, according to the second embodiment of the present invention, the first component, the first connection conductor, the second component with respect to the first conductor and the second conductor forming the differential line, The first metal pattern and the second metal pattern are formed in different layers between the layer on which the second connection conductor is mounted and the ground layer, and the difference in capacitance between both sides of the differential line is within the design target range. Therefore, by increasing the balance of the differential line, common mode noise on the differential line is suppressed, radiation noise from the differential line is suppressed, and the resistance of the differential line is improved. Noise characteristics can be improved.
実施の形態3.
この発明の実施の形態3に係るプリント回路基板について説明する。
Embodiment 3 FIG.
A printed circuit board according to Embodiment 3 of the present invention will be described.
図4は、この発明の実施の形態3に係るプリント回路基板の一例を示す構成図である。図4(A)は、プリント回路基板の模式平面図、図4(B)は図4(A)のC−C切断線に沿った模式断面図を示している。 4 is a block diagram showing an example of a printed circuit board according to Embodiment 3 of the present invention. 4A is a schematic plan view of the printed circuit board, and FIG. 4B is a schematic cross-sectional view taken along the line CC in FIG. 4A.
図において、プリント回路基板1は、配線および部品を実装する層とグラウンド層とを有している。第1の導体11と第2の導体12は、配線および部品を実装する層に形成された差動線路を成す。第1の部品31および第2の部品32は、差動線路をはさみ近接した位置に置かれる。第1の接続導体21は、第1の部品31と第1の導体11とを接続する。第2の接続導体22は、第2の部品32と第2の導体12とを接続する。第1の金属パターン51は、配線および部品を実装する層およびグラウンド層の間の層に、第1の接続導体21および第1の部品31の直下の位置に形成される。第2の金属パターン52は、グラウンド層をはさんで第1の金属パターン51を形成した層と異なる層に、第2の接続導体22および第2の部品32の直下の位置に形成される。第1のビア41は、第1の導体11と第1の金属パターン51を電気的に接続する。第2のビア42は、第2の導体12と第2の金属パターン52を電気的に接続する。
In the figure, a printed circuit board 1 has a layer for mounting wiring and components and a ground layer. The
このように、プリント回路基板1は、配線および部品を実装する層として第1の導体11、第2の導体12、第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22を配置する第1の層と、第1の金属パターン51が形成される第2の層と、グラウンド層としてグラウンド70が配置される第3の層と、第2の金属パターン52が形成される第4の層から成る多層構造を持ち、第1のビア41が第1の層と第2の層の間を、また第2のビア42が第1の層と第4の層の間を電気的に接続する。このとき、第2のビア42はグラウンド層70と電気的に接触しないようにする。
Thus, the printed circuit board 1 includes the
ここで、第1の接続導体21、第1の部品31が第1の金属パターン51のエリア内に配置される場合、第1の接続導体21接続点でのグラウンド層70との間の静電容量は、第1の金属パターン51の面積と、第1の金属パターン51とグラウンド層70との間の距離に依存する。
Here, when the
第2の接続導体22接続点でのグラウンド層70との間の静電容量は、第2の接続導体22および第2の部品32とグラウンド層70との間の静電容量と、第2の金属パターン52とグラウンド層70との間の静電容量の合成容量となる。このとき、第2の接続導体22および第2の部品32とグラウンド層70との間の静電容量は、第2の接続導体22および第2の部品32の面積と、接続導体22および部品32とグラウンド層70との間の距離に依存する。また、第2の金属パターン52とグラウンド層70との間の静電容量は、第2の金属パターン52の面積と、第2の金属パターン52とグラウンド層70間の距離に依存する。
The capacitance between the
例えば、図4(A)に示すように、第1の接続導体21が第2の接続導体22より大きい場合には差動線路の平衡度が劣化するが、第1の金属パターン51の面積、第2の接続導体22および部品32の面積、第2の金属パターン52の面積と、第1の金属パターン51とグラウンド層70との間の距離、第2の接続導体22および第2の部品32とグラウンド層70との間の距離、第2の金属パターン52とグラウンド層70との間の距離を調整し、第1の金属パターン51とグラウンド層70間の静電容量(第1の容量)と、接続導体22および部品32とグラウンド層70間の静電容量と第2の金属パターン52とグラウンド層70間の静電容量の合成容量(第2の容量)の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
For example, as shown in FIG. 4A, when the
このとき、第1の容量と第2の容量の差分を設計目標の範囲内となるように調整することには、第1の容量と第2の容量を等しく調整することも含む。このような調整により差動線路の平衡度を高めることができる。以下、この実施の形態3の説明でも同様とする。 At this time, adjusting the difference between the first capacity and the second capacity to be within the range of the design target includes adjusting the first capacity and the second capacity equally. By such adjustment, the balance of the differential line can be increased. The same applies to the description of the third embodiment.
ここから、まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積に対して同一または大きい場合、について説明する。
From here, first, the case where the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の接続導体22とグラウンド面層70との間に生じる静電容量と第2の部品32とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, when the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離および第2の接続導体22と第2の部品32の面積と第2の金属パターン52の面積と第2の接続導体22とグラウンド層70間の距離と第2の部品32とグラウンド層70間の距離と第2の金属パターン52とグラウンド層70間の距離が挙げられる。
At this time, as an object of adjustment, the area of the
続いて、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さければ、第1の接続導体21、第1の部品31の少なくとも一方の全部または一部が第1の金属パターン51のエリア外に配置される場合がある。
Subsequently, if the area of the
例えば、第1の接続導体21、第1の部品31の少なくとも一部が、第1の金属パターン51のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第1の金属パターン51とグラウンド70との間に生じる静電容量以外に発生することになる。
For example, when at least a part of the
まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さくなる場合について説明する。
First, a case where the area of the
このように、第1の接続導体21と第1の部品31とにおける少なくともいずれかの一部が第1の金属パターン51のエリア外に配置される場合、第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第1の金属パターン51とグラウンド層70との間に生じる静電容量との合成容量(第1の容量)と、第2の接続導体22とグラウンド面層70との間に生じる静電容量と第2の部品32とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, when a part of at least one of the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離と第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離および第2の接続導体22と第2の部品32の面積と第2の金属パターン52の面積と第2の接続導体22とグラウンド層70間の距離と第2の部品32とグラウンド層70間の距離と第2の金属パターン52とグラウンド層70間の距離が挙げられる。
At this time, as an object of adjustment, the area of the
また、変形例として、第1の金属パターン51がグラウンド層70より距離の離れた第2の金属パターン52と同一層に形成されたとき、第1の接続導体21とグラウンド面層70との間に生じる静電容量と第1の部品31とグラウンド層70との間に生じる静電容量と第1の金属パターン51とグラウンド層70との間に生じる静電容量の合成容量を第1の容量として、第1の容量と第2の容量の差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As a modified example, when the
なお、これまでの説明した第1の導体とその関連する第1の部品、第1の接続導体、第1の金属パターンと、第2の導体とその関連する第2の部品、第2の接続導体、第2の金属パターンについては、例えば第1、第2の金属パターンの配置と面積の大小関係などの解釈を逆にしても、条件内容に対応して調整することで、同様に差動線路の平衡度を高くすることができる。 The first conductor and the related first component, the first connecting conductor, the first metal pattern, the second conductor and the related second component, and the second connection described so far. For the conductor and the second metal pattern, for example, even if the interpretation of the relationship between the arrangement of the first and second metal patterns and the size of the area is reversed, the difference is similarly adjusted by adjusting according to the condition contents. The balance of the line can be increased.
この実施の形態3における金属パターンの形状とビアの配置についても、図2に示した実施の形態1における金属パターンの形状とビアの配置と同様に説明でき、複数の層間を電気的に接続することができる。 The metal pattern shape and via arrangement in the third embodiment can also be explained in the same manner as the metal pattern shape and via arrangement in the first embodiment shown in FIG. 2, and a plurality of layers are electrically connected. be able to.
この実施の形態3では、差動線路を成す第1の導体11、第2の導体21に対して、1対の第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22、第1の金属パターン51、第2の金属パターン52の実装について説明した。このプリント回路基板上に複数の配線や他の部品等が実装される場合や、差動線路の片側の導体にのみ接続導体や部品が実装される場合もあるが、個々の実装について差動線路の平衡度を改善することで全体の平衡度も高くできる。
In the third embodiment, a pair of
また、この実施の形態3では、4層構成のプリント回路基板について実装を説明したが、4層に限らず、ここで説明した実装部分で直接使用しない他の層を含む多層構成のプリント回路基板に対しても適用することができる。 In the third embodiment, the mounting is described for a printed circuit board having a four-layer structure. However, the printed circuit board is not limited to four layers, and includes other layers not directly used in the mounting portion described here. It can also be applied to.
以上のように、この発明の実施の形態3によれば、差動線路を成す第1の導体、第2の導体に対して、第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装する層とグラウンド層の間の異なる層に第1の金属パターン、グラウンド層をはさんだ異なる層に第2の金属パターンを形成し、差動線路の両側の容量の差分が設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることで、差動線路上のコモンモードノイズを抑制し、差動線路からの放射ノイズを抑制するとともに、差動線路の耐ノイズ性を向上させることができる。 As described above, according to the third embodiment of the present invention, the first component, the first connection conductor, the second component with respect to the first conductor and the second conductor forming the differential line, The first metal pattern is formed on a different layer between the layer on which the second connection conductor is mounted and the ground layer, and the second metal pattern is formed on a different layer across the ground layer. Is adjusted to be within the range of the design target. By increasing the balance of the differential line, common mode noise on the differential line is suppressed and radiation noise from the differential line is suppressed. In addition, the noise resistance of the differential line can be improved.
実施の形態4.
この発明の実施の形態4に係るプリント回路基板について説明する。
Embodiment 4 FIG.
A printed circuit board according to Embodiment 4 of the present invention will be described.
図5は、この発明の実施の形態4に係るプリント回路基板の一例を示す構成図である。図5(A)は、プリント回路基板の模式平面図、図5(B)は図5(A)のD−D切断線に沿った模式断面図を示している。 FIG. 5 is a block diagram showing an example of a printed circuit board according to Embodiment 4 of the present invention. 5A is a schematic plan view of the printed circuit board, and FIG. 5B is a schematic cross-sectional view taken along the line DD in FIG. 5A.
図において、プリント回路基板1は、配線および部品を実装する層とグラウンド層とを有している。第1の導体11と第2の導体12は、配線および部品を実装する層に形成された差動線路を成す。第1の部品31および第2の部品32は、差動線路をはさみ近接した位置に置かれる。第1の接続導体21は、第1の部品31と第1の導体11とを接続する。第2の接続導体22は、第2の部品32と第2の導体12とを接続する。
In the figure, a printed circuit board 1 has a layer for mounting wiring and components and a ground layer. The
ここで、第1の接続導体21とグラウンド層70との間のインピーダンスは、第1の接続導体21および第1の部品31とグラウンド層70との間の容量に依存する。
Here, the impedance between the
同様に、第2の接続導体22とグラウンド層70との間のインピーダンスは、第2の接続導体22および第2の部品32とグラウンド層70との間の容量に依存する。
Similarly, the impedance between the
よって、第1の接続導体21と第1の部品31を合わせた面積と第2の接続導体22と第2の部品32を合わせた面積を等しくすることで、あるいは、これら二つの面積の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
Therefore, by making the combined area of the first connecting
この実施の形態4では、差動線路を成す第1の導体11、第2の導体21に対して、1対の第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22の実装について説明した。このプリント回路基板上に複数の配線や他の部品等が実装される場合や、差動線路の片側の導体にのみ接続導体や部品が実装される場合もあるが、個々の実装について差動線路の平衡度を改善することで全体の平衡度も高くできる。
In the fourth embodiment, a pair of
また、この実施の形態4では、実施の形態1ないし3に比べて層数の少ない2層構成のプリント回路基板について実装を説明したが、2層に限らず、ここで説明した実装部分で直接使用しない他の層を含む多層構成のプリント回路基板に対しても適用することもできる。 Further, in the fourth embodiment, the mounting is described for the printed circuit board having a two-layer structure in which the number of layers is smaller than that in the first to third embodiments. The present invention can also be applied to a printed circuit board having a multilayer structure including other layers not used.
以上のように、この発明の実施の形態4によれば、差動線路を成す第1の導体、第2の導体に対して、第1の導体、第2の導体を実装する層に第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装し、第1の接続導体と第1の部品を合わせた面積と第2の接続導体と第2の部品を合わせた面積の差分を設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることで、差動線路上のコモンモードノイズを抑制し、差動線路からの放射ノイズを抑制するとともに、差動線路の耐ノイズ性を向上させることができる。 As described above, according to the fourth embodiment of the present invention, the first conductor and the second conductor are formed on the first conductor and the second conductor that form the differential line. The parts, the first connection conductor, the second part, and the second connection conductor are mounted, and the area of the first connection conductor and the first part is combined with the second connection conductor and the second part. Since the difference of the measured area is adjusted to be within the range of the design target, the common mode noise on the differential line is suppressed by increasing the balance of the differential line, and the difference from the differential line While suppressing radiation noise, the noise resistance of the differential line can be improved.
実施の形態5.
この発明の実施の形態5に係るプリント回路基板について説明する。
A printed circuit board according to
図6は、この発明の実施の形態5に係るプリント回路基板の一例を示す構成図である。図6(A)は、プリント回路基板の模式平面図、図6(B)は図6(A)のE−E切断線に沿った模式断面図を示している。
6 is a block diagram showing an example of a printed circuit board according to
図において、プリント回路基板1は、配線および部品を実装する層とグラウンド層とを有している。第1の導体11と第2の導体12は、配線および部品を実装する層に形成された差動線路を成す。第1の接続導体21は、第1の導体11に接続される。第2の接続導体22は、第2の導体12に接続される。第1の部品31は、第1の絶縁体61をはさんで第1の接続導体21の上に置かれる。第2の部品32は、第2の絶縁体62をはさんで第2の接続導体22の上に置かれる。
In the figure, a printed circuit board 1 has a layer for mounting wiring and components and a ground layer. The
ここで、第1の接続導体21とグラウンド層70との間のインピーダンスは、第1の接続導体21の面積にのみ依存する。
Here, the impedance between the
同様に、第2の接続導体22とグラウンド層70との間のインピーダンスは、第2の接続導体22の面積にのみ依存する。
Similarly, the impedance between the
よって、第1の接続導体21の面積と第2の接続導体22の面積を等しくすることで、あるいは、これら二つの面積の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
Therefore, by making the area of the
この実施の形態5では、差動線路を成す第1の導体11、第2の導体21に対して、1対の第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22の実装について説明した。このプリント回路基板上に複数の配線や他の部品等が実装される場合や、差動線路の片側の導体にのみ接続導体や部品が実装される場合もあるが、個々の実装について差動線路の平衡度を改善することで全体の平衡度も高くできる。
In the fifth embodiment, a pair of
また、この実施の形態5では、実施の形態1ないし3に比べて層数の少ない2層構成のプリント回路基板について実装を説明したが、2層に限らず、ここで説明した実装部分で直接使用しない他の層を含む多層構成のプリント回路基板に対しても適用することもできる。 Further, in the fifth embodiment, the mounting is described for the printed circuit board having a two-layer structure in which the number of layers is smaller than that in the first to third embodiments. The present invention can also be applied to a printed circuit board having a multilayer structure including other layers not used.
以上のように、この発明の実施の形態5によれば、差動線路を成す第1の導体、第2の導体に対して、第1の導体、第2の導体を実装する層に第1の接続導体上に第1の部品、第2の接続導体上に第2の部品を実装し、第1の接続導体の面積と第2の接続導体の面積の差分を設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることで、差動線路上のコモンモードノイズを抑制し、差動線路からの放射ノイズを抑制するとともに、差動線路の耐ノイズ性を向上させることができる。 As described above, according to the fifth embodiment of the present invention, the first conductor and the second conductor are formed on the first conductor and the second conductor which form the differential line. The first component is mounted on the connection conductor and the second component is mounted on the second connection conductor, and the difference between the area of the first connection conductor and the area of the second connection conductor is within the design target range. Therefore, by increasing the balance of the differential line, common mode noise on the differential line is suppressed, radiation noise from the differential line is suppressed, and the resistance of the differential line is improved. Noise characteristics can be improved.
実施の形態6.
この発明の実施の形態6に係るプリント回路基板について説明する。
Embodiment 6 FIG.
A printed circuit board according to Embodiment 6 of the present invention will be described.
図7は、この発明の実施の形態6に係るプリント回路基板の一例を示す構成図である。図7(A)は、プリント回路基板の模式平面図、図7(B)は図7(A)のF−F切断線に沿った模式断面図を示している。 FIG. 7 is a block diagram showing an example of a printed circuit board according to Embodiment 6 of the present invention. 7A is a schematic plan view of the printed circuit board, and FIG. 7B is a schematic cross-sectional view taken along the line FF in FIG. 7A.
図において、プリント回路基板1は、グラウンド層をはさみ、配線を実装する層と部品を実装する層とを有している。第1の導体11と第2の導体12は、配線を実装する層に形成された差動線路を成す。第1の部品31および第2の部品32は、差動線路をはさみ近接した位置の真下に置かれる。第1の接続導体21は、第1の部品31に接続し、第1の導体11の直下の位置まで形成される。第2の接続導体22に接続し、第2の導体12の直下の位置まで形成される。第1の金属パターン51は、部品を実装する層およびグラウンド層の間の層に、第1の接続導体21および第1の部品31の直上の位置に形成される。第2の金属パターン52は、部品を実装する層およびグラウンド層の間の層に、第2の接続導体22および第2の部品32の直上の位置に形成される。第1のビア41は、第1の導体11と第1の金属パターン51と第1の接続導体21とを電気的に接続する。第2のビア42は、第2の導体12と第2の金属パターン52と第2の接続導体22とを電気的に接続する。
In the figure, the printed circuit board 1 has a ground layer and a layer for mounting wiring and a layer for mounting components. The
このように、プリント回路基板1は、配線を実装する層として第1の導体11、第2の導体12を配置する第1の層と、グラウンド層としてグラウンド70が配置される第2の層と、第1の金属パターン51、第2の金属パターン52が形成される第3の層と、部品を実装する層として第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22を配置する第4の層から成る多層構造を持ち、第1のビア41、第2のビア42が第1の層、第3の層、第4の層の間を電気的に接続する。このとき、第1のビア41、第2のビア42はグラウンド層70と電気的に接触しないようにする。
Thus, the printed circuit board 1 includes a first layer in which the
ここで、第1の接続導体21、第1の部品31が第1の金属パターン51のエリア内に配置される場合、第1の接続導体21とグラウンド層70の間のインピーダンスは第1の金属パターン51の面積にのみ依存する。
Here, when the
同様に、第2の接続導体22、第2の部品32が第2の金属パターン52のエリア内に配置される場合、第2の接続導体22とグラウンド層70の間のインピーダンスは第2の金属パターン52の面積にのみ依存する。
Similarly, when the
例えば、図7(A)に示すように、第1の接続導体21が第2の接続導体22より大きい場合には差動線路の平衡度が劣化するが、第1の金属パターン51の面積と第2の金属パターン52の面積の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
すなわち、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と第2の金属パターン52とグラウンド層70との間に生じる静電容量(第2の容量)の差分を設計目標の範囲内にすることで、差動線路の平衡度を高くすることができる。
For example, as shown in FIG. 7A, when the
That is, an electrostatic capacity (first capacity) generated between the
このとき、第1の容量と第2の容量の差分を設計目標の範囲内となるように調整することには、第1の容量と第2の容量を等しく調整することも含む。このような調整により差動線路の平衡度を高めることができる。以下、この実施の形態6の説明でも同様とする。 At this time, adjusting the difference between the first capacity and the second capacity to be within the range of the design target includes adjusting the first capacity and the second capacity equally. By such adjustment, the balance of the differential line can be increased. The same applies to the description of the sixth embodiment.
ここから、まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積に対して同一または大きく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積に対して同一または大きい場合、について説明する。
From here, first, the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置され、かつ第2の接続導体22と第2の部品32が第2の金属パターンのエリア内に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の金属パターン52とグラウンド層70との間に生じる静電容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, the
このとき、調整の対象としては、第1の金属パターン51の面積および第2の金属パターン52の面積が挙げられる。
At this time, examples of the adjustment target include the area of the
続いて、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さければ、第1の接続導体21、第1の部品31の少なくとも一方の全部または一部が第1の金属パターン51のエリア外に配置され、また、第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さければ、第2の接続導体22、第2の部品32の少なくとも一方の全部または一部が第2の金属パターン52のエリア外に配置される場合がある。
Subsequently, if the area of the
例えば、第1の接続導体21、第1の部品31の少なくとも一部が、第1の金属パターン51のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第1の金属パターン51とグラウンド70との間に生じる静電容量以外に発生することになる。また、例えば、第2の接続導体22、第2の部品32の少なくとも一部が、第2の金属パターン52のエリア外に配置された場合、そのエリア外に配置された部分とグラウンド層70との間に生じる静電容量が、第2の金属パターン52とグラウンド70との間に生じる静電容量以外に発生することになる。
For example, when at least a part of the
まず、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも小さく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さくなる場合について説明する。
First, the area of the
このように、第1の接続導体21と第1の部品31とにおける少なくともいずれかの一部が第1の金属パターン51のエリア外に配置され、かつ第2の接続導体22と第2の部品32とにおける少なくともいずれかの一部が第2の金属パターン52のエリア外に配置される場合、第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第1の金属パターン51とグラウンド層70との間に生じる静電容量との合成容量(第1の容量)と、第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
In this way, at least one part of the
このとき、調整の対象としては、第1の金属パターン51の面積と第1の接続導体21と第1の部品31とにおける第1の金属パターン51のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離および第2の金属パターン52の面積と第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離が挙げられる。
At this time, as an object of adjustment, the area of the
次に、第1の金属パターン51の面積が第1の接続導体21と第1の部品31を合わせた面積よりも同一または大きく、かつ第2の金属パターン52の面積が第2の接続導体22と第2の部品32を合わせた面積よりも小さくなる場合について説明する。
Next, the area of the
このように、第1の接続導体21と第1の部品31が第1の金属パターン51のエリア内に配置され、かつ第2の接続導体22と第2の部品32とにおける少なくともいずれかの一部が第2の金属パターン52のエリア外に配置される場合、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と、第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように調整することで、差動線路の平衡度を高くすることができる。
As described above, the
このとき、調整の対象としては、第1の金属パターン51の面積および第2の金属パターン52の面積と第2の接続導体22と第2の部品32とにおける第2の金属パターン52のエリア外に配置された部分の面積と該エリア外に配置された部分とグラウンド層70間の距離が挙げられる。
At this time, as the adjustment target, the area of the
なお、これまでの説明した第1の導体とその関連する第1の部品、第1の接続導体、第1の金属パターンと、第2の導体とその関連する第2の部品、第2の接続導体、第2の金属パターンについては、例えば第1、第2の金属パターンの配置と面積の大小関係などの解釈を逆にしても、条件内容に対応して調整することで、同様に差動線路の平衡度を高くすることができる。 The first conductor and the related first component, the first connecting conductor, the first metal pattern, the second conductor and the related second component, and the second connection described so far. For the conductor and the second metal pattern, for example, even if the interpretation of the relationship between the arrangement of the first and second metal patterns and the size of the area is reversed, the difference is similarly adjusted by adjusting according to the condition contents. The balance of the line can be increased.
この実施の形態6における金属パターンの形状とビアの配置については、例えば接続導体21、22がビア41、42を接続するために導体11、12の直下まで配置されるため、図2(A)、(B)に示した実施の形態1における金属パターンの形状とビアの配置と同様に説明でき、複数の層間を電気的に接続することができる。
Regarding the shape of the metal pattern and the arrangement of the vias in the sixth embodiment, for example, since the
また、この実施の形態6では、第1、第2の金属パターンを同一層に形成したが、実施の形態2と同様に異なる層に形成してもよく、また、実施の形態3と同様にグウランド層をはさんだ異なる層に形成してもよい。 In the sixth embodiment, the first and second metal patterns are formed in the same layer. However, they may be formed in different layers as in the second embodiment, and as in the third embodiment. It may be formed in different layers with the GULAND layer in between.
実施の形態2と同様に異なる層に形成する場合には、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と第2の金属パターン52とグラウンド層70との間に生じる静電容量(第2の容量)との差分が設計目標の範囲内となるように、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離と第2の金属パターン52の面積と第2の金属パターン52とグラウンド層70間の距離を調整する。金属パターンのエリア外に、部品や接続導体の少なくとも一部が配置される場合は、実施の形態2で説明したように合成容量の調整を行えばよい。
When the layers are formed in different layers as in the second embodiment, the capacitance (first capacitance) generated between the
また、実施の形態3と同様にグラウンド層をはさんだ異なる層に形成する場合には、第1の金属パターン51とグラウンド層70との間に生じる静電容量(第1の容量)と第2の接続導体22とグラウンド面層70との間に生じる静電容量と第2の部品32とグラウンド層70との間に生じる静電容量と第2の金属パターン52とグラウンド層70との間に生じる静電容量の合成容量(第2の容量)との差分が設計目標の範囲内となるように、第1の金属パターン51の面積と第1の金属パターン51とグラウンド層70間の距離と第2の金属パターン52の面積と第2の接続導体22と第2の部品32とグラウンド層70間の距離と第2の金属パターン52とグラウンド層70間の距離を調整する。第1の金属パターン51のエリア外に、第1の部品31や第1の接続導体21の少なくとも一部が配置される場合は、実施の形態3で説明したように合成容量の調整を行えばよい。
In the case where the ground layer is formed in a different layer as in the third embodiment, the electrostatic capacitance (first capacitance) generated between the
この実施の形態6では、差動線路を成す第1の導体11、第2の導体21に対して、1対の第1の部品31、第2の部品32、第1の接続導体21、第2の接続導体22、第1の金属パターン51、第2の金属パターン52の実装について説明した。このプリント回路基板上に複数の配線や他の部品等が実装される場合や、差動線路の片側の導体にのみ接続導体や部品が実装される場合もあるが、個々の実装について差動線路の平衡度を改善することで全体の平衡度も高くできる。
In the sixth embodiment, a pair of
また、この実施の形態6では、4層構成のプリント回路基板について実装を説明したが、4層に限らず、ここで説明した実装部分で直接使用しない他の層を含む多層構成のプリント回路基板に対しても適用することができる。 In the sixth embodiment, mounting is described for a printed circuit board having a four-layer structure. However, the printed circuit board is not limited to four layers and includes other layers not directly used in the mounting portion described here. It can also be applied to.
以上のように、この発明の実施の形態6によれば、差動線路を成す第1の導体、第2の導体に対して、第1の導体、第2の導体を実装する層と第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装する層をグラウンド層をはさんで形成し、第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装する層とグラウンド層との間の同一層または異なる層に第1の金属パターン、第2の金属パターンを形成し、差動線路の両側の容量の差分が設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることができる。 As described above, according to the sixth embodiment of the present invention, the first conductor and the second conductor are mounted on the first conductor and the second conductor forming the differential line, and the first conductor and the second conductor are mounted on the first conductor and the second conductor. The layer for mounting the component, the first connection conductor, the second component, and the second connection conductor is formed across the ground layer, and the first component, the first connection conductor, the second component, the second component, The first metal pattern and the second metal pattern are formed on the same layer or different layers between the layer on which the two connection conductors are mounted and the ground layer, and the difference in capacitance between both sides of the differential line is within the design target range. Since the adjustment is made so as to be inside, the balance of the differential line can be increased.
また、この発明の実施の形態6によれば、差動線路を成す第1の導体、第2の導体に対して、第1の導体、第2の導体を実装する層と第1の部品、第1の接続導体、第2の部品、第2の接続導体を実装する層をグラウンド層をはさんで形成し、第1の導体、第2の導体を実装する層とグラウンド層との間の同一層または異なる層に第1の金属パターン、第2の金属パターンを形成し、差動線路の両側の容量の差分が設計目標の範囲内となるように調整するようにしたので、差動線路の平衡度を高くすることで,差動線路上のコモンモードノイズを抑制し,差動線路からの放射ノイズを抑制するとともに,差動線路の耐ノイズ性を向上させることができる。 According to the sixth embodiment of the present invention, the first conductor, the layer on which the second conductor is mounted, and the first component with respect to the first conductor and the second conductor forming the differential line, A layer for mounting the first connection conductor, the second component, and the second connection conductor is formed across the ground layer, and the layer between the first conductor and the layer for mounting the second conductor and the ground layer is formed. Since the first metal pattern and the second metal pattern are formed on the same layer or different layers and the difference in capacitance between both sides of the differential line is adjusted within the design target range, the differential line By increasing the degree of balance, the common mode noise on the differential line can be suppressed, radiation noise from the differential line can be suppressed, and the noise resistance of the differential line can be improved.
なお、実装によっては、これらの実施の形態を組み合わせて実装しても構わない。 Depending on mounting, these embodiments may be combined and mounted.
以上、説明したように、この発明の実施の形態によれば、差動線路に部品が接続された場合に、差動線路の各導体で容量を調整した設計を行い、グラウンド層に面する金属パターンと接続導体と部品とにおいてグラウンド層間に生じる差動線路間の静電容量の差分を設計目標の範囲内に調整するようにしたので、差動線路の平衡度を高くすることで,差動線路上のコモンモードノイズを抑制し,差動線路からの放射ノイズを抑制するとともに,差動線路の耐ノイズ性を向上させることができる。 As described above, according to the embodiment of the present invention, when a component is connected to a differential line, a design is performed in which the capacitance is adjusted by each conductor of the differential line, and the metal facing the ground layer The difference in capacitance between the differential lines generated between the ground layers in the pattern, connecting conductors and parts is adjusted within the design target range. It is possible to suppress common mode noise on the line, suppress radiation noise from the differential line, and improve the noise resistance of the differential line.
1 デジタル信号伝送基板、2 第1の導体、3 第2の導体、4 島状導体、5 金属箔、6 容量性スタブ、10 プリント回路基板、11 第1の導体、12 第2の導体、21 第1の接続導体、22 第2の接続導体、31 第1の部品、32 第2の部品、41 第1のビア、42 第2のビア、51 第1の金属パターン、52 第2の金属パターン、60 誘電体、61 第1の絶縁体、62 第2の絶縁体、70 グラウンド層。 DESCRIPTION OF SYMBOLS 1 Digital signal transmission board | substrate, 2 1st conductor, 2nd conductor, 4 island-like conductor, 5 metal foil, 6 capacitive stub, 10 printed circuit board, 11 1st conductor, 12 2nd conductor, 21 1st connection conductor, 22 2nd connection conductor, 31 1st component, 32 2nd component, 41 1st via, 42 2nd via, 51 1st metal pattern, 52 2nd metal pattern , 60 dielectric, 61 first insulator, 62 second insulator, 70 ground layer.
Claims (9)
前記配線及び部品を実装する層に形成された第1の導体と第2の導体から成る差動線路と、
前記差動線路をはさみ近接した位置に置かれた第1、第2の部品と、
前記第1の部品と前記第1の導体とを接続する第1の接続導体と、
前記第2の部品と前記第2の導体とを接続する第2の接続導体とを備え、
前記配線及び部品を実装する層および前記グラウンド層の間の層に、
前記第1の接続導体および前記第1の部品の直下の位置に形成され、前記第1の導体または前記第1の接続導体と電気的に接続された第1の金属パターンと、
前記第2の接続導体および前記第2の部品の直下の位置に形成され、前記第2の導体または前記第2の接続導体と電気的に接続された第2の金属パターンとを備え、
前記第1の接続導体と前記第1の部品が前記第1の金属パターンのエリア内に配置され、かつ前記第2の接続導体と前記第2の部品が前記第2の金属パターンのエリア内に配置されるとともに、前記第1の金属パターンと前記グラウンド層との間に生じる静電容量である第1の容量および前記第2の金属パターンと前記グラウンド層との間に生じる静電容量である第2の容量の差分が設計目標の範囲内である
ことを特徴とするプリント回路基板。 In a printed circuit board having a layer for mounting wiring and components and a ground layer,
A differential line composed of a first conductor and a second conductor formed in a layer for mounting the wiring and components;
A first part and a second part placed between the differential lines,
A first connection conductor connecting the first component and the first conductor;
A second connection conductor connecting the second component and the second conductor;
In a layer between the wiring and component mounting layer and the ground layer,
A first metal pattern formed at a position immediately below the first connection conductor and the first component and electrically connected to the first conductor or the first connection conductor ;
A second metal pattern formed at a position directly below the second connection conductor and the second component and electrically connected to the second conductor or the second connection conductor ;
The first connection conductor and the first component are arranged in the area of the first metal pattern, and the second connection conductor and the second component are in the area of the second metal pattern. A first capacitance that is disposed between the first metal pattern and the ground layer, and a capacitance that is generated between the second metal pattern and the ground layer. The difference in the second capacity is within the design target range.
A printed circuit board characterized by that .
前記第1の金属パターンの面積と前記第2の金属パターンの面積の差分が設計目標の範
囲内である
請求項1に記載のプリント回路基板。 The first metal pattern and the second metal pattern are formed in the same layer;
The printed circuit board according to claim 1 , wherein a difference between an area of the first metal pattern and an area of the second metal pattern is within a design target range.
前記配線を実装する層に形成された第1の導体と第2の導体から成る差動線路と、
前記差動線路をはさみ近接した位置の直下の前記部品を実装する層に置かれた第1、第2の部品と、
前記第1の部品と前記第1の導体の直下の位置とを接続する第1の接続導体と、
前記第2の部品と前記第2の導体の直下の位置とを接続する第2の接続導体とを備え、
前記部品を実装する層および前記グラウンド層の間の層に、
前記第1の接続導体および前記第1の部品の直上の位置に形成した第1の金属パターンと、
前記第2の接続導体および前記第2の部品の直上の位置に形成した第2の金属パターンとを備え、
前記第1の導体と前記第1の金属パターンと前記第1の接続導体および前記第2の導体と前記第2の金属パターンと前記第2の接続導体が、それぞれ電気的に接続されたプリント回路基板。 In a printed circuit board having a ground layer, a layer for sandwiching the ground layer and a layer for mounting wiring and a layer for mounting components,
A differential line composed of a first conductor and a second conductor formed in a layer for mounting the wiring;
A first component and a second component placed on a layer on which the component is mounted immediately below the differential line;
A first connection conductor connecting the first component and a position directly below the first conductor;
A second connection conductor connecting the second component and a position directly below the second conductor;
In a layer between the component mounting layer and the ground layer,
A first metal pattern formed at a position immediately above the first connection conductor and the first component;
A second metal pattern formed at a position directly above the second connection conductor and the second component;
A printed circuit in which the first conductor, the first metal pattern, the first connection conductor, the second conductor, the second metal pattern, and the second connection conductor are electrically connected to each other. substrate.
前記第1の金属パターンと前記グラウンド層との間に生じる静電容量である第1の容量および前記第2の金属パターンと前記グラウンド層との間に生じる静電容量である第2の容量の差分が設計目標の範囲内である
請求項3に記載のプリント回路基板。 The first connection conductor and the first component are arranged in the area of the first metal pattern, and the second connection conductor and the second component are in the area of the second metal pattern. If placed
A first capacitance that is a capacitance generated between the first metal pattern and the ground layer, and a second capacitance that is a capacitance generated between the second metal pattern and the ground layer. The printed circuit board according to claim 3, wherein the difference is within a design target range.
前記第1の接続導体と前記第1の部品とにおける前記第1の金属パターンのエリア外に配置された部分と前記グラウンド層との間に生じる静電容量と前記第1の金属パターンと前記グラウンド層との間に生じる静電容量との合成容量である第1の容量および前記第2の接続導体と前記第2の部品とにおける前記第2の金属パターンのエリア外に配置された部分と前記グラウンド層との間に生じる静電容量と前記第2の金属パターンと前記グラウンド層との間に生じる静電容量との合成容量である第2の容量の差分が設計目標の範囲内である
請求項3に記載のプリント回路基板。 A part of at least one of the first connection conductor and the first component is disposed outside the area of the first metal pattern, and at least in the second connection conductor and the second component. When any part is disposed outside the area of the second metal pattern,
Capacitance generated between a portion of the first connection conductor and the first component arranged outside the area of the first metal pattern and the ground layer, the first metal pattern, and the ground A first capacitance which is a combined capacitance with an electrostatic capacitance generated between the layer and a portion of the second connection conductor and the second component which are disposed outside the area of the second metal pattern; and The difference between the second capacitance, which is a combined capacitance of the capacitance generated between the ground layer and the capacitance generated between the second metal pattern and the ground layer, is within a design target range. Item 4. The printed circuit board according to item 3 .
前記第1の金属パターンと前記グラウンド層との間に生じる静電容量である第1の容量および前記第2の接続導体と前記第2の部品とにおける前記第2の金属パターンのエリア外に配置された部分と前記グラウンド層との間に生じる静電容量と前記第2の金属パターンと前記グラウンド層との間に生じる静電容量との合成容量である第2の容量の差分が設計目標の範囲内である
請求項3記載のプリント回路基板。 The first connection conductor and the first component are disposed in an area of the first metal pattern, and at least a part of the second connection conductor and the second component is the first component. When placed outside the area of the metal pattern of 2,
Arranged outside the area of the second metal pattern in the first capacitor, the second connection conductor and the second component, which is a capacitance generated between the first metal pattern and the ground layer. The difference between the second capacitance, which is the combined capacitance of the capacitance generated between the formed portion and the ground layer and the capacitance generated between the second metal pattern and the ground layer, is the design target. The printed circuit board according to claim 3 , which is within a range.
請求項3または請求項4に記載のプリント回路基板。 The printed circuit board according to claim 3, wherein the first metal pattern and the second metal pattern are formed in the same layer.
請求項3ないし請求項6のいずれか1項に記載のプリント回路基板。 The printed circuit board according to any one of claims 3 to 6 wherein the first metal pattern and the second metal pattern is formed on another layer.
別の層に形成される
請求項8に記載のプリント回路基板。 The printed circuit board according to claim 8, wherein the first metal pattern and the second metal pattern are formed in the other layer with the ground layer interposed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013164956A JP6187011B2 (en) | 2013-08-08 | 2013-08-08 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013164956A JP6187011B2 (en) | 2013-08-08 | 2013-08-08 | Printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015035468A JP2015035468A (en) | 2015-02-19 |
| JP6187011B2 true JP6187011B2 (en) | 2017-08-30 |
Family
ID=52543813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013164956A Active JP6187011B2 (en) | 2013-08-08 | 2013-08-08 | Printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6187011B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6448501B2 (en) * | 2015-08-11 | 2019-01-09 | 三菱電機株式会社 | Printed circuit board |
| JP6548608B2 (en) * | 2016-06-10 | 2019-07-24 | 三菱電機株式会社 | Printed circuit board |
| WO2018220823A1 (en) * | 2017-06-02 | 2018-12-06 | 三菱電機株式会社 | Printed circuit board |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291520A (en) * | 1992-04-03 | 1994-10-18 | Matsushita Electric Ind Co Ltd | High frequency multilayer integrated circuit |
| JPH1126593A (en) * | 1997-07-07 | 1999-01-29 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP4012040B2 (en) * | 2002-10-31 | 2007-11-21 | キヤノン株式会社 | Center tap termination circuit and printed wiring board having center tap termination circuit |
-
2013
- 2013-08-08 JP JP2013164956A patent/JP6187011B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015035468A (en) | 2015-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5352019B1 (en) | Multilayer circuit board and high frequency circuit module | |
| JP5887537B2 (en) | Circuit board | |
| JP6252699B2 (en) | Transmission line and flat cable | |
| CN206976139U (en) | Common-mode noise filter | |
| US9699887B2 (en) | Circuit board and electronic device | |
| JP2012238848A5 (en) | ||
| JP5951193B2 (en) | Wiring circuit board and manufacturing method thereof | |
| JP6125274B2 (en) | Electronic circuits and electronic equipment | |
| US9590288B2 (en) | Multilayer circuit substrate | |
| JP6187011B2 (en) | Printed circuit board | |
| CN107333383A (en) | Printed circuit board | |
| JP2015056719A (en) | Multilayer wiring board | |
| JP6441850B2 (en) | Multilayer printed wiring board | |
| JP2011066223A (en) | Circuit board | |
| JP2017034115A (en) | Printed circuit board | |
| JP6425632B2 (en) | Printed board | |
| JP5234527B2 (en) | Component built-in board | |
| JP4471281B2 (en) | Multilayer high frequency circuit board | |
| JP2014204073A (en) | Multilayer circuit board | |
| JP6744034B1 (en) | Through hole vias and circuit boards | |
| JP6448501B2 (en) | Printed circuit board | |
| JP6733911B2 (en) | Printed wiring board, printed wiring board with electronic components | |
| JP5306551B1 (en) | Multilayer circuit board | |
| JP2004014834A (en) | Microwave circuit with printed resistor | |
| JP2015213241A (en) | Multilayer circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170717 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6187011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |