JP5927520B2 - 表示パネルの製造方法 - Google Patents
表示パネルの製造方法 Download PDFInfo
- Publication number
- JP5927520B2 JP5927520B2 JP2013504600A JP2013504600A JP5927520B2 JP 5927520 B2 JP5927520 B2 JP 5927520B2 JP 2013504600 A JP2013504600 A JP 2013504600A JP 2013504600 A JP2013504600 A JP 2013504600A JP 5927520 B2 JP5927520 B2 JP 5927520B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- photomask
- forming
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、有機ＥＬ（Electro Luminescence）パネルなどの表示パネルの製造方法に関し、特に、コンタクトホールを形成する技術に関する。
近年、画素毎に発光素子を駆動する駆動回路を備えたアクティブマトリクス型の有機ＥＬパネルが開発されている（例えば、特許文献１参照）。
図２４は、特許文献１に記載された有機ＥＬパネルの構造を示す断面図である。同図には２画素分が示されている。有機ＥＬパネルは、基板５１、ゲート電極５２、ゲート絶縁膜５３、ソースドレイン電極５４、半導体層５６、パッシベーション膜５７、平坦化膜５８、画素電極５９、隔壁６０、有機ＥＬ層６１、共通電極６２、封止樹脂層６３、封止基板６４、および、コンタクトメタル６５を備える。各駆動回路を構成するトランジスタは、ゲート電極５２、ゲート絶縁膜５３、ソースドレイン電極５４および半導体層５６から構成されており、パッシベーション膜５７および平坦化膜５８により被覆されている。一方、発光素子は、画素電極５９、有機ＥＬ層６１および共通電極６２から構成されており、平坦化膜５８上に形成されている。そして、パッシベーション膜５７および平坦化膜５８にはコンタクトホールが形成されており、コンタクトホール内に形成されたコンタクトメタル６５を介して発光素子の画素電極５９と駆動回路のソースドレイン電極５４とが電気的に接続されている。特許文献１には、コンタクトホールの形成に関して、窒化シリコンからなるパッシベーション膜５７を成膜し、次いで有機材料からなる平坦化膜５８を形成した後、平坦化膜５８およびパッシベーション膜５７をエッチングするという手順が記載されている（段落００４８）。
特許文献１の技術は、第１の層を形成し、次いで、その上に第２の層を形成し、その後、第１および第２の層を一括してエッチングすることによりコンタクトホールとなる開口部を形成する技術である。これに対し、例えば、第１および第２の層に感光性材料を採用した場合など、第１の層の開口部と第２の層の開口部を別々の工程で形成するほうが都合のよい場合がある。この場合、第１の層に開口部を形成しておき、その第１の層の上に第２の層を構成する感光性材料を塗布して感光性材料層を形成し、フォトマスクを感光性材料層上に配置し、フォトマスクを介して感光性材料層を露光し、その後、感光性材料層を現像することにより第２の層を形成することとなる。フォトマスクを介して露光しておくと、現像時に感光性材料層が部分的に除去されて第２の層に開口部が形成される。
ところで、感光性材料層は、下地の第１の層の形状に沿う形状となるので、感光性材料層が形成された段階では、感光性材料層の第１の層の開口部内に存在する部分は、第１の層上に存在する部分に対して凹入した形状となる。そのため、感光性材料層上にフォトマスクを配置すると、凹入部分とフォトマスクとの間に隙間が生じる。一方、フォトマスクを利用する技術では、本来遮光すべき領域が光の回り込みにより部分的に露光され、その結果、感光性材料層の除去しようとする部分が部分的に残存してしまうという問題がある。特に、フォトマスクと感光性材料層との間の隙間が大きいほど光の回り込みの距離が大きくなり、その問題が顕著となる。そのため、第２の層の開口部を形成する部分である感光性材料層の凹入部分では光の回り込みの距離が大きく、本来除去すべきなのに残存してしまう部分が大きくなり、コンタクトホールの面積を十分に確保できなくなる場合がある。
そこで、本発明は、コンタクトホールの形成に際し、光の回り込みにより本来除去すべきなのに残存してしまう部分を小さくすることで、コンタクトホールの面積を確保しやすくする技術を提供することを目的とする。
本発明の一態様に係る表示パネルの製造方法は、電極が上面に形成された下地基板を用意する工程と、前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有する第１の層を形成する工程と、前記第１の層上に、平面視で前記第１の開口部に重なる位置に第２の開口部を有する第２の層を形成する工程と、前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、前記第２の層は、感光性材料からなり、前記第２の層を形成する工程は、前記第１の層上に、前記第２の層を構成する感光性材料の層を形成するサブ工程と、前記感光性材料の層上に、平面視で前記第２の開口部の形成予定部に重なる第１の領域とそれ以外の第２の領域とで光透過性が異なるフォトマスクを配置するサブ工程と、前記フォトマスクを介して前記第２の層を構成する感光性材料の層を露光するサブ工程と、を含み、平面視で、前記フォトマスクの前記第１の領域の面積が、前記第１の層の前記第１の開口部の面積よりも大きい。
上記構成によれば、フォトマスクの第１の領域の面積が第１の層の第１の開口部の面積よりも大きい。したがって、フォトマスクを感光性材料の層上に配置したとき、フォトマスクの光透過性が異なる第１および第２の領域の境界が感光性材料の層の第１の層上に存在する部分上に位置することになる。この位置ではフォトマスクと感光性材料の層との隙間が小さいので、光の回り込みの距離が小さく、本来除去すべきなのに残存してしまう部分を小さくすることができる。したがって、コンタクトホールの面積を確保しやすくすることができる。
［本発明の一態様の概要］
本発明の一態様に係る表示パネルの製造方法は、電極が上面に形成された下地基板を用意する工程と、前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有する第１の層を形成する工程と、前記第１の層上に、平面視で前記第１の開口部に重なる位置に第２の開口部を有する第２の層を形成する工程と、前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、前記第２の層は、感光性材料からなり、前記第２の層を形成する工程は、前記第１の層上に、前記第２の層を構成する感光性材料の層を形成するサブ工程と、前記感光性材料の層上に、平面視で前記第２の開口部の形成予定部に重なる第１の領域とそれ以外の第２の領域とで光透過性が異なるフォトマスクを配置するサブ工程と、前記フォトマスクを介して前記第２の層を構成する感光性材料の層を露光するサブ工程と、を含み、平面視で、前記フォトマスクの前記第１の領域の面積が、前記第１の層の前記第１の開口部の面積よりも大きい。
本発明の一態様に係る表示パネルの製造方法は、電極が上面に形成された下地基板を用意する工程と、前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有する第１の層を形成する工程と、前記第１の層上に、平面視で前記第１の開口部に重なる位置に第２の開口部を有する第２の層を形成する工程と、前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、前記第２の層は、感光性材料からなり、前記第２の層を形成する工程は、前記第１の層上に、前記第２の層を構成する感光性材料の層を形成するサブ工程と、前記感光性材料の層上に、平面視で前記第２の開口部の形成予定部に重なる第１の領域とそれ以外の第２の領域とで光透過性が異なるフォトマスクを配置するサブ工程と、前記フォトマスクを介して前記第２の層を構成する感光性材料の層を露光するサブ工程と、を含み、平面視で、前記フォトマスクの前記第１の領域の面積が、前記第１の層の前記第１の開口部の面積よりも大きい。
上記構成によれば、フォトマスクの第１の領域の面積が第１の層の第１の開口部の面積よりも大きい。したがって、フォトマスクを感光性材料の層上に配置したとき、フォトマスクの光透過性が異なる第１および第２の領域の境界が感光性材料の層の第１の層上に存在する部分上に位置することになる。この位置ではフォトマスクと感光性材料の層との隙間が小さいので、光の回り込みの距離が小さく、本来除去すべきなのに残存してしまう部分を小さくすることができる。したがって、コンタクトホールの面積を確保しやすくすることができる。
また、前記第１の層の厚みが前記第２の層の厚みより厚いこととしてもよい。
また、前記第１の層は、前記第１の開口部とは異なる位置に、機能性材料層を形成するための第３の開口部を有する隔壁層であり、前記第２の層は、前記第３の開口部に形成された機能性材料層を被覆するオーバーコート層であることとしてもよい。
また、前記第１の層は、ゲート絶縁膜であり、前記第２の層は、前記第２の開口部とは異なる位置に、機能性材料層を形成するための第３の開口部を有する隔壁層であることとしてもよい。
また、前記第１の層は、感光性材料からなり、前記第１の層を形成する工程は、前記下地基板上に、前記第１の層を構成する感光性材料の層を形成するサブ工程と、前記感光性材料の層上に、平面視で前記第１の開口部の形成予定部に重なる第１の領域とそれ以外の第２の領域とで光透過性が異なるフォトマスクを配置するサブ工程と、前記フォトマスクを介して前記感光性材料の層を露光するサブ工程と、を含み、前記第２の層を形成する工程で用いられるフォトマスクにおける前記第１の領域の平面視での面積が、前記第１の層を形成する工程で用いられるフォトマスクにおける前記第１の領域の平面視での面積よりも大きいこととしてもよい。
本発明の一態様に係る表示パネルは、電極が上面に形成された下地基板と、前記下地基板上に形成され、平面視で前記電極に重なる位置に第１の開口部を有する第１の層と、前記第１の層上に形成され、平面視で前記第１の開口部に重なる位置に第２の開口部を有する第２の層と、前記第１および第２の開口部の内部に形成された、前記電極に接触する配線層と、を備え、前記第２の開口部の平面視での面積が、前記第１の開口部の平面視での面積よりも大きい。
本発明を実施するための形態を、図面を参照して詳細に説明する。
［実施の形態１］
＜全体構成＞
図１は、本発明の実施の形態１に係る表示パネルの構造を示す断面図である。同図には１画素分が示されている。表示パネルは、基板１、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４、隔壁層５、半導体層６、オーバーコート層７、平坦化層８、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２、および、封止層１３を備える。駆動回路を構成するトランジスタは、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４および半導体層６から構成されている。トランジスタは、無機ＴＦＴ（Thin Film Transistor）または有機ＴＦＴであり、本実施形態では、１画素当たり２個のトランジスタが用いられている。発光素子は、画素電極９、有機ＥＬ層１１および共通電極１２から構成されている。駆動回路と発光素子との間に介在する絶縁層は、隔壁層５、オーバーコート層７および平坦化層８からなる。図中Ａ部において、隔壁層５、オーバーコート層７および平坦化層８は、平面視でソースドレイン電極４に重なる位置にそれぞれ開口部を有し、これらによりコンタクトホールが形成されている。そして、画素電極９の一部がコンタクトホールの内周面に沿って凹入し、コンタクトホールの底部に露出したソースドレイン電極４に接触している。画素電極９のコンタクトホール内に存在する部分がソースドレイン電極４に接触する配線層として機能する。
＜全体構成＞
図１は、本発明の実施の形態１に係る表示パネルの構造を示す断面図である。同図には１画素分が示されている。表示パネルは、基板１、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４、隔壁層５、半導体層６、オーバーコート層７、平坦化層８、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２、および、封止層１３を備える。駆動回路を構成するトランジスタは、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４および半導体層６から構成されている。トランジスタは、無機ＴＦＴ（Thin Film Transistor）または有機ＴＦＴであり、本実施形態では、１画素当たり２個のトランジスタが用いられている。発光素子は、画素電極９、有機ＥＬ層１１および共通電極１２から構成されている。駆動回路と発光素子との間に介在する絶縁層は、隔壁層５、オーバーコート層７および平坦化層８からなる。図中Ａ部において、隔壁層５、オーバーコート層７および平坦化層８は、平面視でソースドレイン電極４に重なる位置にそれぞれ開口部を有し、これらによりコンタクトホールが形成されている。そして、画素電極９の一部がコンタクトホールの内周面に沿って凹入し、コンタクトホールの底部に露出したソースドレイン電極４に接触している。画素電極９のコンタクトホール内に存在する部分がソースドレイン電極４に接触する配線層として機能する。
＜各層の構成＞
基板１は、樹脂またはガラスなどの公知の材料を用いて形成することができる。
基板１は、樹脂またはガラスなどの公知の材料を用いて形成することができる。
ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４および半導体層６は、何れも無機ＴＦＴまたは有機ＴＦＴに用いられる公知の材料を用いて形成することができる。なお、本実施形態では、半導体層６に用いられる材料は、インクジェット方式等の塗布方式で形成可能な材料であるものとする。
隔壁層５は、絶縁性および感光性を有する材料からなり、主に、半導体層６を塗布法式で形成する際に半導体層６の材料を含むインクが目的の位置以外に流出するのを防止する目的で設けられている。隔壁層５には、半導体層６を塗布方式で形成するための開口部とコンタクトホールを形成するための開口部とが形成されている。
オーバーコート層７は、絶縁性および感光性を有する材料からなり、主に、半導体層６を被覆する目的で設けられている。オーバーコート層７には、コンタクトホールを形成するための開口部が形成されている。
平坦化層８は、絶縁性および感光性を有する材料からなり、主に、上面を平坦化する目的で設けられている。平坦化層８には、コンタクトホールを形成するための開口部が形成されている。
画素電極９、有機ＥＬ層１１、共通電極１２は、何れも有機ＥＬ素子に用いられる公知の材料を用いて形成することができる。有機ＥＬ層１１は、発光層を有し、必要に応じて正孔注入層、正孔輸送層、電子注入層および電子輸送層を有する。
隔壁層１０は、絶縁性および感光性を有する材料からなり、主に、有機ＥＬ層１１を塗布法式で形成する際に有機ＥＬ層１１の材料を含むインクが目的の位置以外に流出するのを防止する目的で設けられている。
封止層１３は、絶縁性および透光性を有する材料からなり、主に、発光素子および駆動回路に水分やガスが侵入するのを防止する目的で設けられている。
＜製造方法＞
図２乃至図７は、図１の表示パネルの製造工程を説明するための断面図である。
図２乃至図７は、図１の表示パネルの製造工程を説明するための断面図である。
まず、基板１を準備し、基板１上にゲート電極２およびゲート絶縁膜３を形成する（図２（ａ））。ゲート電極２は、例えば、基板１上にゲート電極を形成する導電材料を積層し、その上にレジストパターンを形成し、レジストパターンを介して導電材料をエッチングし、レジストパターンを剥離する、という工程により形成することができる。ゲート絶縁膜３は、ゲート電極２とソースドレイン電極４を接触させるためのコンタクトホールを有し、例えば、ゲート電極２が形成された基板１上にゲート絶縁膜を形成するゲート絶縁材料層を形成し、フォトマスクを配置し、フォトマスクを介してゲート絶縁材料層を露光し、その後、ゲート絶縁材料層を現像する工程により形成することができる。
次に、ゲート絶縁膜３上にソースドレイン電極４を形成するＳＤ材料層４ａを積層し（図２（ｂ））、その上に開口部４ｃを有するレジストパターン４ｂを形成し（図２（ｃ））、レジストパターン４ｂを介してＳＤ材料層４ａをエッチングし（図２（ｄ））、レジストパターン４ｂを剥離する（図２（ｅ））。これにより、ソースドレイン電極４が上面に形成された下地基板を形成することができる。なお、ソースドレイン電極４は、単層構造でもよく多層構造でもよい。単層構造の場合は単一工程で成膜できるので製造工程が簡略化できる。また、多層構造の場合は、下層を下地との密着性の高い材料とし、上層を電気伝導性の高い材料とするなど、それぞれ必要な機能に応じて適切な材料を選択することができる。このような例として、例えば、下層の材料をチタン（Ｔｉ）として厚みを数ｎｍとし、上層の材料を金（Ａｕ）として厚みを５０ｎｍ〜１００ｎｍとすることが挙げられる。
次に、ソースドレイン電極４が形成された下地基板上に隔壁層５を形成する隔壁材料層５ａを形成し（図３（ａ））、隔壁材料層５ａ上にフォトマスク５ｄを配置し、フォトマスク５ｄを介して隔壁材料層５ａを露光し（図３（ｂ））、その後、隔壁材料層５ａを現像する。この結果、半導体層６を形成するための開口部５ｅとコンタクトホールを形成するための開口部５ｆを有する隔壁層５を形成することができる（図３（ｃ））。なお、フォトマスク５ｄは、光透過性が極めて小さな遮光領域５ｂと光透過性が極めて大きな開口領域５ｃを有する。本実施形態では、隔壁層５の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク５ｄは、遮光領域５ｂが平面視で隔壁材料層５ａの開口予定部に重なり、開口領域５ｃがそれ以外の領域に重なるように形成されている。
次に、隔壁層５の開口部５ｅに半導体層６を形成する（図４（ａ））。半導体層６は、例えば、半導体層６を形成する半導体材料と溶媒とを含むインクを開口部５ｅに塗布し、溶媒を蒸発させることにより半導体材料を残留させる工程により形成することができる。
次に、半導体層６が形成された隔壁層５上にオーバーコート層７を形成するオーバーコート材料層７ａを形成し（図４（ｂ））、オーバーコート材料層７ａ上にフォトマスク７ｄを配置し、フォトマスク７ｄを介してオーバーコート材料層７ａを露光し（図５（ａ））、その後、オーバーコート材料層７ａを現像する。この結果、コンタクトホールを形成するための開口部７ｅを有するオーバーコート層７を形成することができる（図５（ｂ））。なお、フォトマスク７ｄは、光透過性が極めて小さな遮光領域７ｂと光透過性が極めて大きな開口領域７ｃを有する。本実施形態では、オーバーコート層７の材料として、隔壁層５と同じく、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク７ｄは、遮光領域７ｂが平面視でオーバーコート材料層７ａの開口予定部に重なり、開口領域７ｃがそれ以外の領域に重なるように形成されている。また、平面視でフォトマスク７ｄの遮光領域７ｂの面積は、隔壁層５の開口部５ｆの面積よりも大きい。即ち、図５（ａ）に示すように、フォトマスク７ｄの遮光領域７ｂの径Ｄ１が、隔壁層５の開口部の径Ｄ２よりも大きい。これにより、フォトマスク７ｄを用いて露光した際に光の回り込みが生じたとしても、コンタクトホールの面積を確保することができる。この効果を裏付ける実験結果は後に説明する。
次に、開口部が形成されたオーバーコート層７上に平坦化層８を形成する平坦化材料層８ａを形成し（図６（ａ））、平坦化材料層８ａ上にフォトマスク８ｄを配置し、フォトマスク８ｄを介して平坦化材料層８ａを露光し（図６（ｂ））、その後、平坦化材料層８ａを現像する。この結果、コンタクトホール８ｅを有する平坦化層８を形成することができる（図６（ｃ））。なお、フォトマスク８ｄは、光透過性が極めて小さな遮光領域８ｂと光透過性が極めて大きな開口領域８ｃを有する。本実施形態では、平坦化層８の材料として、隔壁層５と異なり、現像時に露光部分が除去され未露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク８ｄは、開口領域８ｃが平面視で平坦化材料層８ａの開口予定部に重なり、遮光領域８ｂがそれ以外の領域に重なるように形成されている。
その後、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２および封止層１３を順次形成することにより、表示パネルを形成することができる（図７）。
＜実験結果＞
発明者らは、基板、隔壁層、オーバーコート層、平坦化層の積層構造を作成し、平面視で観察した。図８（ａ）は平坦化層形成前の比較例の写真であり、図９（ａ）はそのトレース図と断面図である。図８（ｂ）は平坦化層形成前の実施例の写真であり、図９（ｂ）はそのトレース図と断面図である。図８（ｃ）は平坦化層形成後の実施例の写真であり、図９（ｃ）はそのトレース図と断面図である。
発明者らは、基板、隔壁層、オーバーコート層、平坦化層の積層構造を作成し、平面視で観察した。図８（ａ）は平坦化層形成前の比較例の写真であり、図９（ａ）はそのトレース図と断面図である。図８（ｂ）は平坦化層形成前の実施例の写真であり、図９（ｂ）はそのトレース図と断面図である。図８（ｃ）は平坦化層形成後の実施例の写真であり、図９（ｃ）はそのトレース図と断面図である。
比較例では、第１のフォトマスクを用いて隔壁層を形成し、第２のフォトマスクを用いてオーバーコート層を形成している。第２のフォトマスクの遮光領域（開口部を形成する領域）の面積は第１のフォトマスクの遮光領域（開口部を形成する領域）よりも小さい。そのため、比較例では、オーバーコート層の開口部の面積が隔壁層の開口部の面積よりも小さくなる。一方、実施例では、逆に、第２のフォトマスクを用いて隔壁層を形成し、第１のフォトマスクを用いてオーバーコート層を形成している。そのため、実施例では、オーバーコート層の開口部の面積が隔壁層の開口部の面積よりも大きくなる。
光の回り込みの無い理想的な状況下では、比較例と実施例とで同じフォトマスクを利用しているので、同じ開口面積になると考えられる。しかしながら、実際には光の回り込みが生じるので、比較例と実施例では開口面積が異なる。比較例では、図９（ａ）の断面図に示すように、オーバーコート層の内周面の傾斜が下端に近づくほど緩くなり、その結果、開口面積が小さくなっている。これに対し、実施例では、図９（ｂ）の断面図に示すように、隔壁層およびオーバーコート層の内周面の傾斜が一定であり、開口面積が大きくなっている。
この理由を、図１０を用いて説明する。オーバーコート材料層７ａは、下地の隔壁層５の形状に沿う形状となるので、オーバーコート材料層７ａにおける隔壁層５の開口部内に存在する部分は、隔壁層５上に存在する部分に対して凹入した形状となる。そのため、オーバーコート材料層７ａ上にフォトマスク７ｄを配置すると、凹入部分とフォトマスク７ｄとの間に隙間が生じる。光の回り込みは、フォトマスク７ｄの遮光領域７ｂと開口領域７ｃの境界を起点として一定の角度で発生するので、フォトマスク７ｄとオーバーコート材料層７ａとの隙間が大きいほど光の回り込む距離が大きくなる。図１０（ａ）では、フォトマスク７ｄの遮光領域７ｂの面積（同図では径Ｄ１に対応する）が隔壁層５の開口部の面積（同図では径Ｄ２に対応する）よりも小さいので、光の回り込む領域７ｆが広い。光の回り込む領域７ｆは、中途半端に露光されることとなるので、領域７ｆ内のオーバーコート材料層７ａは現像後に一部流動した形で残存してしまう。したがって、オーバーコート層７の下端７ｇが開口部の中央寄りに位置し、その分、開口面積が小さくなる。これに対し、図１０（ｂ）では、フォトマスク７ｄの遮光領域７ｂの面積が隔壁層５の開口部の面積よりも大きいので、光の回り込む領域７ｆが狭い。したがって、中途半端に露光されることで一部残存する部分を低減することができ、オーバーコート層７の下端７ｈを適切な位置に留めて開口面積を確保することができる。
この原理によると、フォトマスク７ｄの遮光領域７ｂの面積が隔壁層５の開口部の面積よりも大きければよい。また、フォトマスク７ｄとフォトマスク５ｄを比べると、多くの場合、フォトマスク７ｄの遮光領域７ｂの面積がフォトマスク５ｄの遮光領域５ｂの面積よりも大きくなる。したがって、フォトマスク７ｄの遮光領域７ｂの面積がフォトマスク５ｄの遮光領域５ｂの面積よりも大きくすることとしてもよい。
なお、実際には、隔壁層５の厚みは約１μｍ、オーバーコート層７の厚みは約０．３μｍ〜０．５μｍ、フォトマスク７ｄの厚みは約２ｍｍ〜３ｍｍである。このように、隔壁層５の厚みがオーバーコート層７の厚みよりも厚い場合に、特に光の回り込みの問題が発生しやすくなるので、本実施形態を適用する効果が高い。
［実施の形態２］
実施の形態１では、コンタクトホールを形成するための開口部を設ける層として、第１の層を隔壁層５とし、第１の層の上に存在する第２の層をオーバーコート層７として説明しているが、本発明はこれに限らず、第１の層の開口部と第２の層の開口部とを別の工程で形成する場合であれば、如何なる層の組み合わせでも適用可能である。
実施の形態１では、コンタクトホールを形成するための開口部を設ける層として、第１の層を隔壁層５とし、第１の層の上に存在する第２の層をオーバーコート層７として説明しているが、本発明はこれに限らず、第１の層の開口部と第２の層の開口部とを別の工程で形成する場合であれば、如何なる層の組み合わせでも適用可能である。
実施の形態２では、コンタクトホールを形成するための開口部を設ける層として、第１の層をゲート絶縁膜３とし、第２の層を隔壁層５とする場合について説明する。なお、実施の形態１と同じ構成については説明を省略する。
＜全体構成＞
図１１は、本発明の実施の形態２に係る表示パネルの構造を示す断面図である。表示パネルは、基板１、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４、隔壁層５、半導体層６、オーバーコート層７、平坦化層８、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２、および、封止層１３を備える。
図１１は、本発明の実施の形態２に係る表示パネルの構造を示す断面図である。表示パネルは、基板１、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４、隔壁層５、半導体層６、オーバーコート層７、平坦化層８、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２、および、封止層１３を備える。
実施の形態１ではトランジスタの構造がボトムゲート−ボトムコンタクト型であり、そのため、ソースドレイン電極４が半導体層６の下部に位置している。これに対し、実施の形態２ではトランジスタの構造がボトムゲート−トップコンタクト型であり、そのため、ソースドレイン電極４が半導体層６の上部に位置している。
図中Ａ部において、ゲート絶縁膜３および隔壁層５は、平面視でゲート電極２に重なる位置にそれぞれ開口部を有し、これらによりコンタクトホールが形成されている。そして、ソースドレイン電極４の一部がコンタクトホールの内周面に沿って凹入し、コンタクトホールの底部に露出したゲート電極２に接触している。ソースドレイン電極４のコンタクトホール内に存在する部分がゲート電極２に接触する配線層として機能する。
＜製造方法＞
図１２乃至図１７は、図１１の表示パネルの製造工程を説明するための断面図である。
図１２乃至図１７は、図１１の表示パネルの製造工程を説明するための断面図である。
まず、基板１を準備し、基板１上にゲート電極２を形成する。これにより、ゲート電極２が上面に形成された下地基板を形成することができる。
次に、ゲート電極２が形成された下地基板上にゲート絶縁膜３を形成するゲート絶縁材料層３ａを形成し（図１２（ａ））、ゲート絶縁材料層３ａ上にフォトマスク３ｄを配置し、フォトマスク３ｄを介してゲート絶縁材料層３ａを露光し（図１２（ｂ））、その後、ゲート絶縁材料層３ａを現像する。この結果、コンタクトホールを形成するための開口部３ｅを有するゲート絶縁膜３を形成することができる（図１２（ｃ））。なお、フォトマスク３ｄは、光透過性が極めて小さな遮光領域３ｂと光透過性が極めて大きな開口領域３ｃを有する。本実施形態では、ゲート絶縁膜３の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク３ｄは、遮光領域３ｂが平面視でゲート絶縁材料層３ａの開口予定部に重なり、開口領域３ｃがそれ以外の領域に重なるように形成されている。
次に、ゲート絶縁膜３上に隔壁層５を形成する隔壁材料層５ａを形成し（図１３（ａ））、隔壁材料層５ａ上にフォトマスク５ｄを配置し、フォトマスク５ｄを介して隔壁材料層５ａを露光し（図１３（ｂ））、その後、隔壁材料層５ａを現像する。この結果、半導体層６を形成するための開口部５ｅとコンタクトホールを形成するための開口部５ｆを有する隔壁層５を形成することができる（図１３（ｃ））。なお、フォトマスク５ｄは、光透過性が極めて小さな遮光領域５ｂと光透過性が極めて大きな開口領域５ｃを有する。本実施形態では、隔壁層５の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク５ｄは、遮光領域５ｂが平面視で隔壁材料層５ａの開口予定部に重なり、開口領域５ｃがそれ以外の領域に重なるように形成されている。また、平面視でフォトマスク５ｄの遮光領域５ｂの面積は、ゲート絶縁膜３の開口部３ｅの面積よりも大きい。即ち、図１３（ｂ）に示すように、フォトマスク５ｄの遮光領域５ｂの径Ｄ１が、ゲート絶縁膜３の開口部の径Ｄ２よりも大きい。これにより、フォトマスク５ｄを用いて露光した際に光の回り込みが生じたとしても、コンタクトホールの面積を確保することができる。
次に、隔壁層５の開口部５ｅに半導体層６を形成する（図１４（ａ））。
次に、半導体層６が形成された隔壁層５上にソースドレイン電極４を形成するＳＤ材料層４ａを形成し（図１４（ｂ））、エッチング工程を経て、ソースドレイン電極４を形成する（図１４（ｃ））。なお、ソースドレイン電極４は、単層構造でもよく多層構造でもよい。単層構造の場合は単一工程で成膜できるので製造工程が簡略化できる。また、多層構造の場合は、半導体との層間抵抗を考慮して下層を電荷注入性の良い材料とし、基板の熱膨張率を考慮して上層を断線しにくい材料とするなど、それぞれ必要な機能に応じて適切な材料を選択することができる。このような例として、例えば、下層の材料を銅（Ｃｕ）として厚みを数ｎｍとし、上層の材料をモリブデン（Ｍｏ）として厚みを５０ｎｍ〜１００ｎｍとすることが挙げられる。
次に、ソースドレイン電極４が形成された隔壁層５上にオーバーコート層７を形成するオーバーコート材料層７ａを形成し（図１５（ａ））、フォトマスクを介してオーバーコート材料層７ａを露光し、現像することにより、コンタクトホールを形成するための開口部７ｅを有するオーバーコート層７を形成する（図１５（ｂ））。
次に、開口部が形成されたオーバーコート層７上に平坦化層８を形成する平坦化材料層８ａを形成し（図１６（ａ））、フォトマスクを介して平坦化材料層８ａを露光し、現像することにより、コンタクトホール８ｅを有する平坦化層８を形成する（図１６（ｂ））。
その後、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２および封止層１３を順次形成することにより、表示パネルを形成することができる（図１７）。
［変形例］
以上、本発明を実施の形態に基づいて説明したが、本発明は上記実施の形態に限られるものではない。例えば、以下のような変形例が考えられる。
以上、本発明を実施の形態に基づいて説明したが、本発明は上記実施の形態に限られるものではない。例えば、以下のような変形例が考えられる。
（１）層数
実施の形態では、２層構造の各層で開口部を形成しているが、本発明はこれに限られず、３層構造以上でも適用可能である。この場合、Ｎ番目の層を形成するためのフォトマスクの遮光領域の面積が、Ｎ−１番目の層の開口部の面積よりも大きければよい（Ｎは２以上の整数）。
実施の形態では、２層構造の各層で開口部を形成しているが、本発明はこれに限られず、３層構造以上でも適用可能である。この場合、Ｎ番目の層を形成するためのフォトマスクの遮光領域の面積が、Ｎ−１番目の層の開口部の面積よりも大きければよい（Ｎは２以上の整数）。
図１８は、本発明の実施の形態１の変形例に係る表示パネルの構造を示す断面図である。この例では、オーバーコート層７上にさらに別のオーバーコート層１４が形成されている。これ以外の構成は実施の形態と同様である。オーバーコート層１４は、絶縁性および感光性を有する材料からなり、主に、オーバーコート層７を被覆する目的で設けられている。オーバーコート層１４には、コンタクトホールを形成するための開口部が形成されている。
図１９および図２０は、図１８の表示パネルの製造工程を説明するための断面図である。
オーバーコート層７に開口部を形成し（図１９（ａ））、その上にオーバーコート層１４を形成するオーバーコート材料層１４ａを形成し（図１９（ｂ））、オーバーコート材料層１４ａ上にフォトマスク１４ｄを配置し、フォトマスク１４ｄを介してオーバーコート材料層１４ａを露光し（図２０（ａ））、その後、オーバーコート材料層１４ａを現像する。この結果、コンタクトホールを形成するための開口部１４ｅを有するオーバーコート層１４を形成することができる（図２０（ｂ））。フォトマスク１４ｄは、光透過性が極めて小さな遮光領域１４ｂと光透過性が極めて大きな開口領域１４ｃを有する。本変形例では、オーバーコート層１４の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク１４ｄは、遮光領域１４ｂが平面視でオーバーコート材料層１４ａの開口予定部に重なり、開口領域１４ｃがそれ以外の領域に重なるように形成されている。また、平面視でフォトマスク１４ｄの遮光領域１４ｂの面積は、オーバーコート層７の開口部７ｅの面積よりも大きい。即ち、図２０（ａ）に示すように、フォトマスク１４ｄの遮光領域１４ｂの径Ｄ３が、オーバーコート層７の開口部７ｅの径Ｄ４よりも大きい。これにより、光の回り込みが生じたとしても、コンタクトホールの面積を確保することができる。
（２）開口部の形状
実施の形態では、隔壁層５の開口部の平面形状（四角形）とオーバーコート層７の開口部の平面形状（四角形）とが同じであるが、本発明はこれに限らず、フォトマスク７ｄの遮光領域の面積が隔壁層５の開口部の面積よりも大きいという条件さえ満たしていれば、隔壁層５の開口部の平面形状とオーバーコート層７の開口部の平面形状が異なることとしてもよい。また、実施の形態では、隔壁層５の開口部およびオーバーコート層７の開口部の平面形状が四角形であるが、これ以外の形状でもよい。例えば、円形、楕円形、多角形などでもよい。
実施の形態では、隔壁層５の開口部の平面形状（四角形）とオーバーコート層７の開口部の平面形状（四角形）とが同じであるが、本発明はこれに限らず、フォトマスク７ｄの遮光領域の面積が隔壁層５の開口部の面積よりも大きいという条件さえ満たしていれば、隔壁層５の開口部の平面形状とオーバーコート層７の開口部の平面形状が異なることとしてもよい。また、実施の形態では、隔壁層５の開口部およびオーバーコート層７の開口部の平面形状が四角形であるが、これ以外の形状でもよい。例えば、円形、楕円形、多角形などでもよい。
（３）感光性材料のタイプ
実施の形態では、第２の層（実施の形態１ではオーバーコート層７、実施の形態２では隔壁層５）の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いているが、本発明はこれに限られず、逆のタイプの感光性材料を用いてもよい。例えば、実施の形態１で逆のタイプを用いた場合、図２１に示すように、フォトマスク７ｕは、開口領域７ｔが平面視でオーバーコート材料層７ｒの開口予定部に重なり、遮光領域７ｓがそれ以外の領域に重なるように形成される。そして、フォトマスク７ｕの開口領域７ｔの面積が、オーバーコート層７の開口部の面積よりも大きくなるように設計される。実施の形態２で逆のタイプを用いた場合も同様である。
実施の形態では、第２の層（実施の形態１ではオーバーコート層７、実施の形態２では隔壁層５）の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いているが、本発明はこれに限られず、逆のタイプの感光性材料を用いてもよい。例えば、実施の形態１で逆のタイプを用いた場合、図２１に示すように、フォトマスク７ｕは、開口領域７ｔが平面視でオーバーコート材料層７ｒの開口予定部に重なり、遮光領域７ｓがそれ以外の領域に重なるように形成される。そして、フォトマスク７ｕの開口領域７ｔの面積が、オーバーコート層７の開口部の面積よりも大きくなるように設計される。実施の形態２で逆のタイプを用いた場合も同様である。
（４）表示装置への適用例
図２２は、図１の表示パネルを表示装置に適用した場合の機能ブロックを示す図である。図２３は、図２２の表示装置の外観を例示する図である。表示装置２０は、表示パネル２１と、これに電気的に接続された駆動制御部２２とを備える。駆動制御部２２は、駆動回路２３と、駆動回路２３の動作を制御する制御回路２４とからなる。
図２２は、図１の表示パネルを表示装置に適用した場合の機能ブロックを示す図である。図２３は、図２２の表示装置の外観を例示する図である。表示装置２０は、表示パネル２１と、これに電気的に接続された駆動制御部２２とを備える。駆動制御部２２は、駆動回路２３と、駆動回路２３の動作を制御する制御回路２４とからなる。
本発明は、有機ＥＬディスプレイ等に利用可能である。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
３ａ ゲート絶縁材料層
３ｂ 遮光領域
３ｃ 開口領域
４ ソースドレイン電極
４ａ ＳＤ材料層
４ｂ レジストパターン
５ 隔壁層
５ａ 隔壁材料層
５ｂ 遮光領域
５ｃ 開口領域
５ｄ フォトマスク
６ 半導体層
７ オーバーコート層
７ａ オーバーコート材料層
７ｂ 遮光領域
７ｃ 開口領域
７ｄ フォトマスク
７ｒ オーバーコート材料層
７ｓ 遮光領域
７ｔ 開口領域
７ｕ フォトマスク
８ 平坦化層
８ａ 平坦化材料層
８ｂ 遮光領域
８ｃ 開口領域
８ｄ フォトマスク
８ｅ コンタクトホール
９ 画素電極
１０ 隔壁層
１１ 有機ＥＬ層
１２ 共通電極
１３ 封止層
１４ オーバーコート層
１４ａ オーバーコート材料層
１４ｂ 遮光領域
１４ｃ 開口領域
１４ｄ フォトマスク
２０ 表示装置
２１ 表示パネル
２２ 駆動制御部
２３ 駆動回路
２４ 制御回路
５１ 基板
５２ ゲート電極
５３ ゲート絶縁膜
５４ ソースドレイン電極
５６ 半導体層
５７ パッシベーション膜
５８ 平坦化膜
５９ 画素電極
６０ 隔壁
６１ 有機ＥＬ層
６２ 共通電極
６３ 封止樹脂層
６４ 封止基板
６５ コンタクトメタル
２ ゲート電極
３ ゲート絶縁膜
３ａ ゲート絶縁材料層
３ｂ 遮光領域
３ｃ 開口領域
４ ソースドレイン電極
４ａ ＳＤ材料層
４ｂ レジストパターン
５ 隔壁層
５ａ 隔壁材料層
５ｂ 遮光領域
５ｃ 開口領域
５ｄ フォトマスク
６ 半導体層
７ オーバーコート層
７ａ オーバーコート材料層
７ｂ 遮光領域
７ｃ 開口領域
７ｄ フォトマスク
７ｒ オーバーコート材料層
７ｓ 遮光領域
７ｔ 開口領域
７ｕ フォトマスク
８ 平坦化層
８ａ 平坦化材料層
８ｂ 遮光領域
８ｃ 開口領域
８ｄ フォトマスク
８ｅ コンタクトホール
９ 画素電極
１０ 隔壁層
１１ 有機ＥＬ層
１２ 共通電極
１３ 封止層
１４ オーバーコート層
１４ａ オーバーコート材料層
１４ｂ 遮光領域
１４ｃ 開口領域
１４ｄ フォトマスク
２０ 表示装置
２１ 表示パネル
２２ 駆動制御部
２３ 駆動回路
２４ 制御回路
５１ 基板
５２ ゲート電極
５３ ゲート絶縁膜
５４ ソースドレイン電極
５６ 半導体層
５７ パッシベーション膜
５８ 平坦化膜
５９ 画素電極
６０ 隔壁
６１ 有機ＥＬ層
６２ 共通電極
６３ 封止樹脂層
６４ 封止基板
６５ コンタクトメタル
Claims (2)
- 電極が上面に形成された下地基板を用意する工程と、
前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、平面視で前記第１の開口部に重なる位置に第２の開口部を有すると共に、前記第２の開口部とは異なる位置に、半導体層を形成するための第３の開口部を有する隔壁層を形成する工程と、
前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、
前記隔壁層は、感光性材料からなり、
前記隔壁層を形成する工程は、
前記ゲート絶縁膜上に、前記隔壁層を構成する感光性材料の層を形成するサブ工程と、
前記隔壁層を構成する感光性材料の層上に、平面視で前記第２の開口部の形成予定部に重なる第１の領域とそれ以外の第２の領域とで光透過性が異なる、隔壁層形成用のフォトマスクを配置するサブ工程と、
前記隔壁層形成用のフォトマスクを介して前記隔壁層を構成する感光性材料の層を露光するサブ工程と、を含み、
平面視で、前記隔壁層形成用のフォトマスクの前記第１の領域の面積が、前記ゲート絶縁膜の前記第１の開口部の面積よりも大きい、
表示パネルの製造方法。 - 前記ゲート絶縁膜は、感光性材料からなり、
前記ゲート絶縁膜を形成する工程は、
前記下地基板上に、前記ゲート絶縁膜を構成する感光性材料の層を形成するサブ工程と、
前記ゲート絶縁膜を構成する感光性材料の層上に、平面視で前記第１の開口部の形成予定部に重なる第１の領域とそれ以外の第２の領域とで光透過性が異なる、ゲート絶縁膜形成用のフォトマスクを配置するサブ工程と、
前記ゲート絶縁膜形成用のフォトマスクを介して前記ゲート絶縁膜を構成する感光性材料の層を露光するサブ工程と、を含み、
前記隔壁層形成用のフォトマスクにおける前記第１の領域の平面視での面積が、前記ゲート絶縁膜形成用のフォトマスクにおける前記第１の領域の平面視での面積よりも大きい、
請求項１に記載の表示パネルの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2011/006386 WO2013072963A1 (ja) | 2011-11-16 | 2011-11-16 | 表示パネルの製造方法および表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013072963A1 JPWO2013072963A1 (ja) | 2015-04-02 |
| JP5927520B2 true JP5927520B2 (ja) | 2016-06-01 |
Family
ID=48429081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013504600A Active JP5927520B2 (ja) | 2011-11-16 | 2011-11-16 | 表示パネルの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9190430B2 (ja) |
| JP (1) | JP5927520B2 (ja) |
| CN (1) | CN103210698B (ja) |
| WO (1) | WO2013072963A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5879575B2 (ja) | 2011-09-02 | 2016-03-08 | 株式会社Ｊｏｌｅｄ | 表示パネルの製造方法 |
| CN103477440B (zh) | 2011-09-26 | 2016-07-20 | 松下电器产业株式会社 | 有机薄膜晶体管 |
| WO2013073084A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 表示パネルの製造方法および表示パネル |
| CN104091886B (zh) * | 2014-07-04 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管、阵列基板及制备方法、显示装置 |
| CN105446014B (zh) * | 2015-12-24 | 2019-05-14 | 昆山龙腾光电有限公司 | 可实现视角切换的液晶显示装置 |
| KR102560703B1 (ko) * | 2016-04-29 | 2023-07-28 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN111656427B (zh) * | 2018-01-31 | 2022-02-22 | 夏普株式会社 | 显示装置 |
| KR102652645B1 (ko) * | 2018-09-03 | 2024-04-02 | 삼성디스플레이 주식회사 | 발광 장치 및 이를 구비하는 표시 장치 |
| WO2023004684A1 (zh) * | 2021-07-29 | 2023-02-02 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| JP7767139B2 (ja) * | 2021-12-24 | 2025-11-11 | 株式会社Magnolia White | 表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185845A (ja) * | 1999-12-15 | 2001-07-06 | Internatl Business Mach Corp <Ibm> | 電子部品の製造方法及び該電子部品 |
| TWI269248B (en) | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| JP4450715B2 (ja) * | 2004-10-08 | 2010-04-14 | 三菱電機株式会社 | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 |
| KR101090250B1 (ko) * | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR100626082B1 (ko) * | 2005-07-06 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| JP2007019014A (ja) | 2005-07-06 | 2007-01-25 | Samsung Sdi Co Ltd | 平板表示装置及びその製造方法 |
| JP4415971B2 (ja) | 2006-05-10 | 2010-02-17 | カシオ計算機株式会社 | 表示装置及びその製造方法 |
| TW200802843A (en) | 2006-05-10 | 2008-01-01 | Casio Computer Co Ltd | Display device and manufacturing method thereof |
| JP2009128577A (ja) | 2007-11-22 | 2009-06-11 | Hitachi Ltd | 有機発光表示装置 |
| KR101309863B1 (ko) | 2009-12-14 | 2013-09-16 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 그 제조 방법 |
-
2011
- 2011-11-16 CN CN201180037873.4A patent/CN103210698B/zh active Active
- 2011-11-16 JP JP2013504600A patent/JP5927520B2/ja active Active
- 2011-11-16 WO PCT/JP2011/006386 patent/WO2013072963A1/ja not_active Ceased
-
2013
- 2013-01-10 US US13/738,343 patent/US9190430B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013072963A1 (ja) | 2013-05-23 |
| CN103210698B (zh) | 2016-08-03 |
| US20130187177A1 (en) | 2013-07-25 |
| JPWO2013072963A1 (ja) | 2015-04-02 |
| US9190430B2 (en) | 2015-11-17 |
| CN103210698A (zh) | 2013-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5927520B2 (ja) | 表示パネルの製造方法 | |
| CN107919380B (zh) | 一种柔性触控显示屏的制作方法 | |
| TWI479663B (zh) | 陣列基板及其製作方法 | |
| JP3828505B2 (ja) | ブラックマトリックスを備えた平板表示装置及びその製造方法 | |
| JP5863272B2 (ja) | ディスプレイ装置及びその製造方法 | |
| CN111092102A (zh) | 显示装置及用于制造显示装置的掩模 | |
| JP6142359B2 (ja) | 表示パネルの製造方法および表示パネル | |
| US20190189731A1 (en) | Display device | |
| JP7591553B2 (ja) | 表示基板及びその製造方法、表示装置 | |
| JP2012089814A (ja) | 表示装置及びその製造方法 | |
| CN110785868B (zh) | 显示基板、显示装置和制造显示基板的方法 | |
| CN111653196A (zh) | 一种显示基板及其制造方法、显示装置 | |
| CN109564916B (zh) | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 | |
| CN107833904B (zh) | 双面oled显示面板及其制造方法 | |
| CN110752220B (zh) | 一种显示基板及其制备方法和显示面板 | |
| CN110226361A (zh) | Oled面板、oled面板的制造方法、oled面板的制造装置 | |
| KR20090011704A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN100490124C (zh) | 制造显示设备的方法和形成图案的方法 | |
| WO2018188656A1 (zh) | 阵列基板及显示装置 | |
| CN111223875A (zh) | 显示面板及其制备方法、显示装置 | |
| WO2019064543A1 (ja) | 表示デバイス、表示デバイスの製造方法および露光装置 | |
| JP2019124811A (ja) | 表示装置及び表示装置の製造方法 | |
| CN107104106A (zh) | Tft基板的制作方法及tft基板 | |
| JP2021093322A (ja) | 表示装置の製造方法 | |
| CN111165073A (zh) | 显示器件、曝光装置、显示器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5927520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |