JP5883699B2 - プログラマブルｌｓｉ - Google Patents

Description

半導体装置に関する。特に、プログラマブルＬＳＩやプログラマブルＬＳＩを用いた半導体装置に関する。また、半導体装置を用いた電子機器に関する。

プログラマブルＬＳＩは、従来のＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やゲートアレイなどに比べて、開発期間の短縮や設計仕様の変更に対する柔軟性などの利点を有しており、半導体装置への利用が進んでいる。

プログラマブルＬＳＩは、例えば、複数のロジックエレメントと、ロジックエレメント間の配線と、で構成される。各ロジックエレメントの機能を変更することで、プログラマブルＬＳＩの機能は変更することができる。ロジックエレメントは、例えば、ルックアップテーブルなどを用いて構成されている。ルックアップテーブルは、入力信号に対して、設定データに応じた演算処理を行い出力信号とする。ここで、設定データは、各ロジックエレメントに対応して設けられた記憶回路に記憶される。つまり、当該記憶回路に記憶されたデータに応じて、ルックアップテーブルは異なる演算処理を行うことができる。そのため、ロジックエレメントの機能は、当該記憶回路に特定の設定データを記憶させることで特定することができる。

当該ルックアップテーブルの設定データなどをコンフィギュレーションデータと呼ぶ。また、各ロジックエレメントに対応して設けられ、コンフィギュレーションデータを記憶する記憶回路をコンフィギュレーションメモリと呼ぶ。更に、コンフィギュレーションデータをコンフィギュレーションメモリに記憶させることをコンフィギュレーションと呼ぶ。特に、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータを書き換える（更新）することを再コンフィギュレーションと呼ぶ。プログラマブルＬＳＩをユーザーの目的に応じた回路構成に変更することは、所望のコンフィギュレーションデータを作成（プログラム）し、コンフィギュレーションを行うことで実現できる。

プログラマブルＬＳＩは、一般には、プログラマブルＬＳＩを有する半導体装置の動作を停止した状態でコンフィギュレーションを行う（静的コンフィギュレーション）。一方、プログラマブルＬＳＩの特徴をより活かすため、半導体装置の動作中にコンフィギュレーションを行う（動的コンフィギュレーション）ことが注目されている。

動的コンフィギュレーションの方法として、特許文献１では、コンフィギュレーションメモリとは別に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を設け、コンフィギュレーションメモリに書き込むためのコンフィギュレーションデータを当該ＤＲＡＭに格納する。また、コンフィギュレーションメモリはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で構成している。コンフィギュレーションデータをＤＲＡＭから読み出し、コンフィギュレーションメモリであるＳＲＡＭに書き込むことで、短時間でコンフィギュレーションを行うプログラマブルＬＳＩを提案している。

特開平１０−２８５０１４号公報

消費電力低減のために、半導体装置全体またはその一部への電源電圧供給を一時的に停止し、必要なときのみ必要な回路ブロックにおいて電源電圧供給を選択する駆動方法（以下、ノーマリオフの駆動方法と呼ぶ）が提案されている。ここで、特許文献１のプログラマブルＬＳＩの構成では、仮にノーマリオフの駆動方法を採用すると、コンフィギュレーションメモリとして揮発性の記憶回路であるＳＲＡＭが用いられるため、プログラマブルＬＳＩへの電源電圧の供給が停止すると、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータは消える。そのため、再び電源電圧が供給された際に、コンフィギュレーションメモリへのコンフィギュレーションデータの書き込みが必要となる。それ故、再び電源電圧が供給された後、プログラマブルＬＳＩが所定の機能を発揮可能な状態となる（以下、起動するともいう）までの時間（以下、起動時間ともいう）が長い。従って、特許文献１のプログラマブルＬＳＩの構成では、起動時間が長いため、消費電力低減のための頻繁な電源電圧供給停止を行うことが難しく、ノーマリオフの駆動方法に適しているとは言い難い。

そこで、ノーマリオフの駆動方法を適用し低消費電力化を図ることが可能な、起動時間が短いプログラマブルＬＳＩを提供することを課題の一つとする。また、動的コンフィギュレーションにも対応可能なプログラマブルＬＳＩを提供することを課題の一つとする。

本発明のプログラマブルＬＳＩ（プログラマブルロジック回路ともいう）の一態様は、複数のロジックエレメントを有し、複数のロジックエレメントそれぞれは、コンフィギュレーションメモリを有する。また、複数のロジックエレメントそれぞれは、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータに応じて、異なる演算処理を行い、且つ、ロジックエレメント間の電気的接続を変更する手段を有する。コンフィギュレーションメモリとして、電源電圧の供給が停止した後も記憶されたデータ（コンフィギュレーションデータ）を保持可能な記憶回路を用いる。

本発明のプログラマブルＬＳＩの一態様は、複数のロジックエレメントを有し、複数のロジックエレメントはそれぞれ、コンフィギュレーションメモリと、ルックアップテーブルと、選択回路と、を有する。複数のロジックエレメントそれぞれにおいて、ルックアップテーブルは、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータが入力され、コンフィギュレーションデータに応じて、異なる演算処理を行う。また、選択回路は、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータが入力され、コンフィギュレーションデータに応じて、ロジックエレメント間の電気的接続を変更する。コンフィギュレーションメモリとして、電源電圧の供給が停止した後も記憶されたデータ（コンフィギュレーションデータ）を保持可能な記憶回路を用いる。

本発明のプログラマブルＬＳＩの一態様は、複数のロジックエレメントを有し、複数のロジックエレメントはそれぞれ、コンフィギュレーションメモリと、ルックアップテーブルと、選択回路と、レジスタとを有する。複数のロジックエレメントそれぞれにおいて、ルックアップテーブルは、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータが入力され、コンフィギュレーションデータに応じて、異なる演算処理を行う。また、選択回路は、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータが入力され、コンフィギュレーションデータに応じて、ロジックエレメント間の電気的接続を変更する。レジスタは、ルックアップテーブルの出力信号とクロック信号とが入力され、当該出力信号に対応する信号をクロック信号に同期して出力する。コンフィギュレーションメモリとして、電源電圧の供給が停止した後も記憶されたデータ（コンフィギュレーションデータ）を保持可能な記憶回路を用いる。

なお、本発明のプログラマブルＬＳＩの一態様は、メモリエレメントを更に有する構成であってもよい。メモリエレメントは、複数のロジックエレメントに入力するためのコンフィギュレーションデータを記憶する。メモリエレメントに記憶されたコンフィギュレーションデータの少なくとも一部は、コンフィギュレーションメモリに入力されて記憶される。メモリエレメントは、電源電圧の供給が停止した後も記憶されたデータ（コンフィギュレーションデータ）を保持可能な記憶回路を用いて構成してもよい。

本発明のプログラマブルＬＳＩの一態様は、複数のロジックエレメントへの電源電圧の供給を制御する電源回路を更に有する構成とすることができる。電源回路によって、例えば、複数のロジックエレメントのうちの一部のロジックエレメントに選択的に電源電圧を供給し、残りのロジックエレメントへの電源電圧の供給を停止することができる。

（コンフィギュレーションメモリの具体例）
コンフィギュレーションメモリに用いる記憶回路は、揮発性の記憶回路と、不揮発性の記憶回路との組を有する構成とすることができる。当該構成のコンフィギュレーションメモリでは、ノーマリオフの駆動方法を行う場合において、電源電圧供給停止前に、揮発性の記憶回路に保持されたデータ（コンフィギュレーションデータ）を不揮発性の記憶回路に記憶（以下、データ格納ともいう）させることができる。そして、電源電圧供給が停止している間は、当該データ（コンフィギュレーションデータ）を不揮発性の記憶回路において保持（以下、データ待機ともいう）することができる。そして、電源電圧の供給が選択された際に、不揮発性の記憶回路に保持されたデータ（コンフィギュレーションデータ）を揮発性の記憶回路に入力（以下、データ提供ともいう）することによって、電源電圧供給停止前に保持されていたデータ（コンフィギュレーションデータ）を揮発性の記憶回路に再び保持させることが可能となる。

ここで、揮発性の記憶回路としては、少なくとも２つの演算回路を有し、一方の演算回路の出力が他方の演算回路に入力され、他方の演算回路の出力が一方の演算回路に入力されるような、帰還ループを有する構成とすることができる。このような構成の揮発性の記憶回路としては、フリップフロップ回路やラッチ回路がある。

なお、コンフィギュレーションメモリにおいて、１ビットのデータを記憶する揮発性の記憶回路１つに、１ビットのデータを記憶する上記不揮発性の記憶回路が複数対応するように設けられていてもよい。当該構成のコンフィギュレーションメモリでは、ノーマリオフの駆動方法を行う場合において、電源電圧供給停止前に、複数の不揮発性の記憶回路それぞれに異なるデータ（コンフィギュレーションデータ）を格納することができる。電源電圧供給停止時において、これらのデータを待機することができる。そして、電源電圧の供給を選択された際に、複数の不揮発性の記憶回路から１つの不揮発性の記憶回路を選択し、選択された不揮発性の記憶回路に保持された１ビットのデータを揮発性の記憶回路に提供することができる。こうして、電源電圧供給後のコンフィギュレーションメモリの状態を複数の状態から選択することが可能となる。

コンフィギュレーションメモリに用いる不揮発性の記憶回路としては、オフ電流が著しく小さいトランジスタと、当該トランジスタがオフ状態となることによってフローティングとなるノードに一対の電極のうちの一方が電気的に接続された容量素子とを有する構成の記憶回路を用いることができる。なお、当該容量素子としてトランジスタのゲート容量を用いることも可能である。当該記憶回路では、容量素子の一対の電極のうちの一方の電位（またはそれに対応する電荷量）をデータに応じて制御することによって、データを記憶する。例えば、容量素子に所定の電荷が充電された状態を「１」に対応させ、容量素子に電荷が充電されていない状態を「０」に対応させることによって、１ビットのデータを記憶することができる。ここで、オフ電流が極めて小さいトランジスタとしては、シリコンよりも広いバンドギャップを有する半導体でなる層や基板中にチャネルが形成されるトランジスタを用いることができる。シリコンよりも広いバンドギャップを有する半導体として化合物半導体があり、例えば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が著しく小さいトランジスタとして、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。

上記不揮発性の記憶回路では、オフ電流が著しく小さいトランジスタをオフ状態とすることにより、電源電圧の供給が停止した後も、容量素子の一対の電極のうちの一方の電位を長期間に渡って保持することが可能となる。そのため、上記不揮発性の記憶回路を用いたコンフィギュレーションメモリでは、電源電圧の供給が停止した後も記憶されたデータ（コンフィギュレーションデータ）を保持可能である。

また、上記不揮発性の記憶回路では、データに対応する信号電位を所定のノード（容量素子の一対の電極のうちの一方）に入力し、オフ電流が非常に小さなトランジスタをオフ状態として、当該ノードをフローティング状態とすることにより、データを記憶する構成である。そのため、上記不揮発性の記憶回路において、データの書き換えを繰り返すことによる疲労は少なく、データの書き換え可能な回数を多くすることができる。

なお、不揮発性の記憶回路としては、公知な構成を用いることもできる。例えば、磁気トンネル接合（ＭＴＪ： Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を有するトンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）素子を用いた不揮発性の記憶回路を用いることができる。また例えば、強誘電体素子を用いた不揮発性の記憶回路を用いることができる。

（メモリエレメントの具体例）
メモリエレメントは、複数の記憶回路を有する構成とすることができる。なお、複数の記憶回路がマトリクス状に設けられた構成であってもよい。メモリエレメントに用いる記憶回路としては、オフ電流が著しく小さいトランジスタと、当該トランジスタがオフ状態となることによってフローティングとなるノードに一対の電極のうちの一方が電気的に接続された容量素子とを有する構成の記憶回路を用いることができる。当該記憶回路の構成は、例えば、上記コンフィギュレーションメモリに用いる不揮発性の記憶回路と同様にすることができる。

上述の不揮発性の記憶回路を用いることによって、電源電圧の供給を停止した後も、コンフィギュレーションメモリはコンフィギュレーションデータを長期間にわたって保持し続けることができる。よって、電源電圧供給停止後、再び電源電圧が供給された際に、コンフィギュレーションメモリへのコンフィギュレーションデータの書き込みが不要となり、プログラマブルＬＳＩの起動時間を短くすることができる。そのため、プログラマブルＬＳＩにおいて、電源電圧供給を頻繁に停止することが可能となり、ノーマリオフの駆動方法を適用して消費電力を大幅に低減することができる。

また、コンフィギュレーションメモリが、揮発性の記憶回路と不揮発性の記憶回路との組を有する構成とすることによって、電源電圧が供給されている間は、揮発性の記憶回路を用いてコンフィギュレーションデータの記憶及び出力を行うことができる。ここで、フリップフロップ回路やラッチ回路等の揮発性の記憶回路は動作速度が速い。そのため、コンフィギュレーションメモリのアクセススピードを高速化することが可能である。こうして、動的コンフィギュレーションにも対応可能なプログラマブルＬＳＩを提供することができる。更に、コンフィギュレーションメモリに用いる不揮発性の記憶回路として、書き込み可能な回数が多く信頼性の高い回路を用いることによって、プログラマブルＬＳＩの耐久性、信頼性を向上させることができる。

プログラマブルＬＳＩのブロック図、及びコンフィギュレーションメモリの回路図。 コンフィギュレーションメモリの回路図。 ルックアップテーブルの回路図。 選択回路の回路図。 メモリエレメントのブロック図、及びメモリセルの回路図。 メモリセルアレイの回路図。 メモリセルアレイの回路図。 メモリセルアレイの回路図。 メモリセルアレイの回路図。 プリチャージ回路の回路図。 センスアンプ回路の回路図。 センスアンプ回路の回路図。 プログラマブルＬＳＩの作製工程を示す図。 プログラマブルＬＳＩの作製工程を示す図。 プログラマブルＬＳＩの作製工程を示す図。 酸化物半導体層にチャネルが形成されるトランジスタの構成を示す断面図。 酸化物半導体層にチャネルが形成されるトランジスタの構成を示す断面図。 携帯用の電子機器のブロック図。 電子書籍のブロック図。

以下では、実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。

なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。

「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

回路図上は独立している構成要素どうしが電気的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。

（実施の形態１）
プログラマブルＬＳＩの一態様について説明する。

図１（Ａ）に、プログラマブルＬＳＩの構成を模式的に示す。プログラマブルＬＳＩは、ロジックエレメント３１０を複数と、メモリエレメント３００と、を有する。図１（Ａ）では、ロジックエレメント３１０を３つ代表的に示した。ロジックエレメントの数は、任意の個数とすることができる。また、プログラマブルＬＳＩは、ロジックエレメント３１０を複数と、メモリエレメント３００と、の組を更に複数有していてもよい。また、プログラマブルＬＳＩは、更に、マルチプライヤ（乗算器）や、ＲＡＭブロックや、ＰＬＬブロックや、Ｉ／Ｏエレメントを有していてもよい。マルチプライヤ（乗算器）は、複数のデータの乗算を高速で行う機能を有する。ＲＡＭブロックは、メモリとして任意のデータを記憶する機能を有する。ＰＬＬブロックは、クロック信号をプログラマブルＬＳＩ内部の回路に供給する機能を有する。Ｉ／Ｏエレメントは、プログラマブルＬＳＩと外部回路との信号の受け渡しを制御する機能を有する。

ロジックエレメント３１０は、コンフィギュレーションメモリ３１１と、ルックアップテーブル３１２と、選択回路３１４と、レジスタ３１３とを有する。なお、更に、別のレジスタを有していてもよいし、マルチプレクサを有していてもよいし、スイッチを有していてもよい。

ロジックエレメント３１０において、ルックアップテーブル３１２は、コンフィギュレーションメモリ３１１に記憶されたコンフィギュレーションデータに応じて、異なる演算処理を行う。

ロジックエレメント３１０において、選択回路３１４は、コンフィギュレーションメモリ３１１に記憶されたコンフィギュレーションデータに応じて、他のロジックエレメント３１０との電気的接続を変更する。例えば、選択回路３１４は、プログラマブルＬＳＩに設けられた配線リソースにおける電気的接続関係を変更する。こうして、ロジックエレメント３１０同士の電気的接続関係や、ロジックエレメント３１０とその他回路（マルチプライヤ（乗算器）や、ＲＡＭブロックや、ＰＬＬブロックや、Ｉ／Ｏエレメント等）との電気的接続関係を変更する。

ロジックエレメント３１０において、レジスタ３１３は、ルックアップテーブル３１２の出力信号とクロック信号（ＣＬＫ）とが入力され、当該出力信号に対応する信号をクロック信号（ＣＬＫ）に同期して出力する。レジスタ３１３の出力信号や、ルックアップテーブル３１２の出力信号を、ロジックエレメント３１０の出力信号として、選択回路３１４によって選択された電気的接続に応じて別のロジックエレメント３１０（例えば、隣接するロジックエレメント３１０）等へ出力する。ここで、ロジックエレメント３１０において、レジスタ３１３の出力信号、またはルックアップテーブル３１２の出力信号を選択するマルチプレクサ等を設けてもよい。

なお、図１（Ａ）では、１つのロジックエレメント３１０内において、コンフィギュレーションメモリ３１１が１カ所にまとまって配置される構成を模式的に示したがこれに限定されない。コンフィギュレーションメモリ３１１は、複数に分散され、ルックアップテーブル３１２や選択回路３１４等にそれぞれ設けられていてもよい。

なお、図１（Ａ）に示したロジックエレメント３１０の構成において、レジスタ３１３を省略することもできる。また、レジスタ３１３を有するロジックエレメント３１０と、レジスタ３１３を省略したロジックエレメント３１０の両方が混在するプログラマブルＬＳＩであってもよい。レジスタ３１３を省略したロジックエレメント３１０では、ルックアップテーブル３１２の出力を、ロジックエレメント３１０の出力とすることができる。

（コンフィギュレーションメモリ３１１の構成）
コンフィギュレーションメモリ３１１に用いる記憶回路の一態様を図１（Ｃ）に示す。図１（Ｃ）において、コンフィギュレーションメモリ３１１に用いる記憶回路は、揮発性の記憶回路２００と、不揮発性の記憶回路１０と、の組でなる。コンフィギュレーションメモリ３１１は、当該記憶回路を複数有する構成とすることができる。

図１（Ｃ）における不揮発性の記憶回路１０の構成を図１（Ｂ）に示す。図１（Ｂ）において、不揮発性の記憶回路１０は、トランジスタ１１と容量素子１２とを有する。なお、図１（Ｂ）では、トランジスタ１１のチャネルが酸化物半導体層に形成されていることを示すため、「ＯＳ」の符号を付している。トランジスタ１１のゲートは端子Ｗと電気的に接続され、トランジスタ１１のソース及びドレインの一方は端子Ｂと電気的に接続される。トランジスタ１１のソース及びドレインの他方は、容量素子１２の一対の電極のうちの一方と電気的に接続される。容量素子１２の一対の電極のうちの他方は、端子Ｃと電気的に接続される。

不揮発性の記憶回路１０では、容量素子１２の一対の電極のうちの一方の電位（またはそれに対応する電荷量）をデータに応じて制御することによって、データを記憶する。例えば、容量素子１２に所定の電荷が充電された状態を「１」に対応させ、容量素子１２に電荷が充電されていない状態を「０」に対応させることによって、１ビットのデータを記憶することができる。不揮発性の記憶回路１０では、トランジスタ１１のオフ電流が極めて小さいため、トランジスタ１１をオフ状態とすることにより、電源電圧の供給が停止した後も容量素子１２の一対の電極のうちの一方の電位、即ちデータを長期間に渡って保持することが可能となる。また、不揮発性の記憶回路１０では、データに対応する信号電位を所定のノード（容量素子１２の一対の電極のうちの一方）に入力し、トランジスタ１１をオフ状態として、当該ノードをフローティング状態とすることにより、データを記憶する構成である。そのため、不揮発性の記憶回路１０において、データの書き換えを繰り返すことによる疲労は少なく、データの書き換え可能な回数を多くすることができる。

図１（Ｃ）における揮発性の記憶回路２００は、演算回路２０１及び演算回路２０２を有し、演算回路２０１の出力が演算回路２０２に入力され、演算回路２０２の出力が演算回路２０１に入力されるような、帰還ループを有する。揮発性の記憶回路２００としては、フリップフロップ回路やラッチ回路がある。なお、演算回路２０１及び演算回路２０２の一方または両方において、クロック信号が入力される構成であってもよい。

図１（Ｃ）において、不揮発性の記憶回路１０の端子Ｂは、演算回路２０２の入力端子と演算回路２０１の出力端子との間に存在するノードＭと電気的に接続される。また揮発性の記憶回路２００は、ノードＭと演算回路２０１の出力端子との電気的接続を選択するスイッチ２０３を有し、スイッチ２０３は制御信号ＳＥＬ０によって導通状態または非導通状態が選択される。なお、演算回路２０１が制御信号（例えば、クロック信号等）に応じて選択的に信号を出力する回路の場合には、スイッチ２０３を必ずしも設ける必要はなく、省略することも可能である。不揮発性の記憶回路１０の端子Ｗには制御信号ＳＥＬが入力されている。なお、不揮発性の記憶回路１０の端子Ｃには、一定の電位、例えば、低電源電位が入力される構成とすることができる。

図１（Ｃ）に示す揮発性の記憶回路２００と不揮発性の記憶回路１０との組でなる記憶回路を有するコンフィギュレーションメモリ３１１を採用したプログラマブルＬＳＩにおいて、ノーマリオフの駆動方法を適用する場合について説明する。

（電源電圧供給時の動作）
当該組に電源電圧が供給されている間、つまり当該組を有するコンフィギュレーションメモリ３１１に電源電圧が供給されている間は、制御信号ＳＥＬ０によってスイッチ２０３は導通状態である。こうして、揮発性の記憶回路２００は、演算回路２０１及び演算回路２０２でなる帰還ループによってデータを保持する。つまり、図１（Ｃ）に示す組において、入力されるデータ（コンフィギュレーションデータ）は揮発性の記憶回路２００の帰還ループによって保持され、また揮発性の記憶回路２００の帰還ループからデータ（コンフィギュレーションデータ）が出力される。このような揮発性の記憶回路２００の帰還ループによるデータ（コンフィギュレーションデータ）の保持及び出力は、高速に行うことが可能である。こうして、動的コンフィギュレーションを容易に行うこともできる。

（データ格納の動作）
上記のとおり、揮発性の記憶回路２００の帰還ループによるデータ（コンフィギュレーションデータ）の保持が行われると同時に、または当該データ（コンフィギュレーションデータ）の保持が行われた後に、制御信号ＳＥＬ０によってスイッチ２０３を導通状態としたまま、制御信号ＳＥＬによって、不揮発性の記憶回路１０のトランジスタ１１をオン状態とする。こうして、揮発性の記憶回路２００のノードＭの電位を、不揮発性の記憶回路１０の容量素子１２の一対の電極のうちの一方に入力して、揮発性の記憶回路２００に保持されたデータを不揮発性の記憶回路１０に記憶させることができる。こうして、データの格納を行うことができる。

（データ待機の動作）
データ格納の後、不揮発性の記憶回路１０のトランジスタ１１をオフ状態とすることによって、不揮発性の記憶回路１０に記憶されたデータが揮発性の記憶回路２００からの信号によって変動しないような状態とする。こうしてデータの待機を行うことができる。不揮発性の記憶回路１０では、トランジスタ１１のオフ電流が極めて小さいため、トランジスタ１１をオフ状態とすることにより、電源電圧の供給が停止した後も容量素子１２の一対の電極のうちの一方の電位、即ちデータを長期間に渡って保持することが可能となる。

以上のとおり、データの待機を行った後、コンフィギュレーションメモリ３１１への電源電圧の供給を停止する。

（データ供給の動作）
当該組に電源電圧供給が選択された後、つまり当該組を有するコンフィギュレーションメモリ３１１に電源電圧が供給されはじめた後に、制御信号ＳＥＬ０によってスイッチ２０３を非導通状態とし、且つ制御信号ＳＥＬによって、不揮発性の記憶回路１０のトランジスタ１１をオン状態とする。こうして、揮発性の記憶回路２００のノードＭに、不揮発性の記憶回路１０の容量素子１２の一対の電極のうちの一方の電位（またはそれに対応する電荷量）を入力する。その後、制御信号ＳＥＬ０によってスイッチ２０３を導通状態とする。こうして、不揮発性の記憶回路１０に保持されていたデータ（コンフィギュレーションデータ）を、揮発性の記憶回路２００に入力し、帰還ループによって保持させることができる。このように揮発性の記憶回路２００にデータを供給することができる。ここで、揮発性の記憶回路２００は、不揮発性の記憶回路１０よりもデータ書き込み及び読み出しのスピードが速い。よって、電源電圧供給が選択された組における動作速度を速くすることが可能である。こうして、動的コンフィギュレーションを容易に行うこともできる。

なお、演算回路２０１を制御信号（例えば、クロック信号等）に応じて選択的に信号を出力する回路として、スイッチ２０３を省略する構成を採用した場合には、上記説明においてスイッチ２０３が非導通状態となる際に、演算回路２０１の出力が無い（不定となる）ように演算回路２０１を制御する。演算回路２０１以外の駆動方法は上記と同様とすることができる。

以上が、図１（Ｃ）に示す揮発性の記憶回路２００と不揮発性の記憶回路１０との組でなる記憶回路を有するコンフィギュレーションメモリ３１１を採用したプログラマブルＬＳＩにおけるノーマリオフの駆動方法についての説明である。

（コンフィギュレーションメモリ３１１のバリエーション１）
コンフィギュレーションメモリ３１１に用いる記憶回路は、図１（Ｃ）に示した構成に限定されない。例えば、図１（Ｄ）に示す構成とすることができる。

例えば、１ビットのデータを記憶する揮発性の記憶回路１つに対して、１ビットのデータを記憶する不揮発性の記憶回路が複数対応するように設けられていてもよい。図１（Ｄ）に示す構成では、揮発性の記憶回路２００に対して、不揮発性の記憶回路１０−１及び不揮発性の記憶回路１０−２が設けられている。図１（Ｄ）に示す構成において、不揮発性の記憶回路１０−１及び不揮発性の記憶回路１０−２はそれぞれ、図１（Ｂ）における不揮発性の記憶回路１０と同様の構成とすることができるので、詳細な説明は省略する。なお、不揮発性の記憶回路１０−１の端子Ｗには制御信号ＳＥＬ１が入力され、不揮発性の記憶回路１０−２の端子Ｗには制御信号ＳＥＬ２が入力され、不揮発性の記憶回路１０−１の端子Ｂ及び不揮発性の記憶回路１０−２の端子Ｂは供にノードＭと電気的に接続されている。また、揮発性の記憶回路２００は、図１（Ｂ）における揮発性の記憶回路２００と同様の構成とすることができるので、詳細な説明は省略する。

図１（Ｄ）に示した構成の記憶回路を有するコンフィギュレーションメモリ３１１では、ノーマリオフの駆動方法を行う場合において、電源電圧供給停止前に、制御信号ＳＥＬ１及び制御信号ＳＥＬ２によって、複数の不揮発性の記憶回路（不揮発性の記憶回路１０−１及び不揮発性の記憶回路１０−２）それぞれに異なるデータ（コンフィギュレーションデータ）を格納することができる。電源電圧供給停止時において、これらのデータを待機することができる。そして、電源電圧の供給を選択された際に、制御信号ＳＥＬ１及び制御信号ＳＥＬ２によって、複数の不揮発性の記憶回路（不揮発性の記憶回路１０−１及び不揮発性の記憶回路１０−２）から１つの不揮発性の記憶回路を選択し、選択された不揮発性の記憶回路に保持された１ビットのデータを揮発性の記憶回路２００に提供することができる。こうして、電源電圧供給後のコンフィギュレーションメモリ３１１の状態を複数の状態から選択することが可能となる。また、複数の不揮発性の記憶回路（不揮発性の記憶回路１０−１及び不揮発性の記憶回路１０−２）から１つの不揮発性の記憶回路を選択し、選択された不揮発性の記憶回路に保持されたデータを揮発性の記憶回路２００に提供することによって、動的コンフィギュレーションを容易に行うこともできる。

（コンフィギュレーションメモリ３１１のバリエーション２）
また例えば、コンフィギュレーションメモリ３１１に用いる記憶回路は、図２（Ｃ）に示す構成とすることもできる。図２（Ｃ）における揮発性の記憶回路２００では、図１（Ｃ）におけるスイッチ２０３は必ずしも必要ないため、設けられていない。図２（Ｃ）における不揮発性の記憶回路１０の端子Ｆは、図２（Ａ）に示すように、容量素子１２の一対の電極のうちの一方と電気的に接続されている。図２（Ｃ）では、不揮発性の記憶回路１０の端子Ｆは演算回路２０４及びスイッチ２０５を介して、揮発性の記憶回路の演算回路２０２の出力端子及び演算回路２０１の入力端子と電気的に接続されている。演算回路２０４として、例えばインバータ２２４を用いることができる。また、スイッチ２０５は制御信号ＳＥＬＲによって、導通状態または非導通状態が選択される。

図２（Ｃ）に示す揮発性の記憶回路２００と不揮発性の記憶回路１０との組でなる記憶回路を有するコンフィギュレーションメモリ３１１を採用したプログラマブルＬＳＩにおいて、ノーマリオフの駆動方法を適用する場合について説明する。

（電源電圧供給時の動作）
当該組に電源電圧が供給されている間、つまり当該組を有するコンフィギュレーションメモリ３１１に電源電圧が供給されている間は、制御信号ＳＥＬＲによってスイッチ２０５は非導通状態である。こうして、揮発性の記憶回路２００は、演算回路２０１及び演算回路２０２でなる帰還ループによってデータを保持する。つまり、図２（Ｃ）に示す組において、入力されるデータ（コンフィギュレーションデータ）は揮発性の記憶回路２００の帰還ループによって保持され、また揮発性の記憶回路２００の帰還ループからデータ（コンフィギュレーションデータ）が出力される。このような揮発性の記憶回路２００の帰還ループによるデータ（コンフィギュレーションデータ）の保持及び出力は、高速に行うことが可能である。こうして、動的コンフィギュレーションを容易に行うこともできる。

（データ格納の動作）
上記のとおり、揮発性の記憶回路２００の帰還ループによるデータ（コンフィギュレーションデータ）の保持が行われると同時に、または当該データ（コンフィギュレーションデータ）の保持が行われた後に、制御信号ＳＥＬＲによってスイッチ２０５は非導通状態としたまま、制御信号ＳＥＬによって、不揮発性の記憶回路１０のトランジスタ１１をオン状態とする。こうして、揮発性の記憶回路２００のノードＭの電位を、不揮発性の記憶回路１０の容量素子１２の一対の電極のうちの一方に入力して、揮発性の記憶回路２００に保持されたデータを不揮発性の記憶回路１０に記憶させることができる。こうして、データの格納を行うことができる。

（データ待機の動作）
データ格納の後、不揮発性の記憶回路１０のトランジスタ１１をオフ状態とすることによって、不揮発性の記憶回路１０に記憶されたデータが揮発性の記憶回路２００からの信号によって変動しないような状態とする。こうして、データの待機を行うことができる。不揮発性の記憶回路１０では、トランジスタ１１のオフ電流が極めて小さいため、トランジスタ１１をオフ状態とすることにより、電源電圧の供給が停止した後も容量素子１２の一対の電極のうちの一方の電位、即ちデータを長期間に渡って保持することが可能となる。

以上のとおり、データの待機を行った後、コンフィギュレーションメモリ３１１への電源電圧の供給を停止する。

（データ供給の動作）
当該組に電源電圧供給が選択された後、つまり当該組を有するコンフィギュレーションメモリ３１１に電源電圧が供給されはじめた後に、制御信号ＳＥＬＲによって、スイッチ２０５を導通状態とする。こうして、揮発性の記憶回路２００のノードＭｂに、不揮発性の記憶回路１０の容量素子１２の一対の電極のうちの一方の電位（またはそれに対応する電荷量）に対応する信号をインバータ２２４によって反転させて入力することができる。こうして、不揮発性の記憶回路１０に保持されていたデータ（コンフィギュレーションデータ）を、揮発性の記憶回路２００に入力し、帰還ループによって保持させることができる。このように揮発性の記憶回路２００にデータを供給することができる。ここで、揮発性の記憶回路２００は、不揮発性の記憶回路１０よりもデータ書き込み及び読み出しのスピードが速い。よって、電源電圧供給が選択された組における動作速度を速くすることが可能である。こうして、動的コンフィギュレーションを容易に行うこともできる。

なお、演算回路２０４を制御信号（例えば、クロック信号等）に応じて選択的に信号を出力する回路として、スイッチ２０５を省略する構成を採用することもできる。この場合には、上記説明においてスイッチ２０５が非導通状態となる際に、演算回路２０４の出力が無い（不定となる）ように演算回路２０４を制御する。演算回路２０４以外の駆動方法は上記と同様とすることができる。

以上が、図２（Ｃ）に示す揮発性の記憶回路２００と不揮発性の記憶回路１０との組でなる記憶回路を有するコンフィギュレーションメモリ３１１を採用したプログラマブルＬＳＩにおけるノーマリオフの駆動方法についての説明である。

（コンフィギュレーションメモリ３１１のバリエーション３）
また例えば、コンフィギュレーションメモリ３１１に用いる記憶回路は、図２（Ｂ）に示す構成とすることもできる。図２（Ｂ）に示した記憶回路では、揮発性の記憶回路２００内に不揮発性の記憶回路１０が含まれる。図２（Ｂ）における不揮発性の記憶回路１０の端子Ｆは、図２（Ａ）に示すように、容量素子１２の一対の電極のうちの一方と電気的に接続されている。

図２（Ｂ）に示す揮発性の記憶回路２００と不揮発性の記憶回路１０との組でなる記憶回路を有するコンフィギュレーションメモリ３１１を採用したプログラマブルＬＳＩにおいて、ノーマリオフの駆動方法を適用する場合について説明する。

（電源電圧供給時の動作）
当該組に電源電圧が供給されている間、つまり当該組を有するコンフィギュレーションメモリ３１１に電源電圧が供給されている間は、制御信号ＳＥＬによって不揮発性の記憶回路１０のトランジスタ１１はオン状態である。こうして、揮発性の記憶回路２００は、演算回路２０１及び演算回路２０２でなる帰還ループによってデータを保持する。つまり、図２（Ｂ）に示す組において、入力されるデータは揮発性の記憶回路２００の帰還ループによって保持され、また揮発性の記憶回路２００の帰還ループからデータが出力される。このような揮発性の記憶回路２００の帰還ループによるデータの保持及び出力は、高速に行うことが可能である。こうして、動的コンフィギュレーションを容易に行うこともできる。

（データ格納の動作）
上記のとおり、揮発性の記憶回路２００の帰還ループによるデータの保持が行われると同時に、揮発性の記憶回路２００のノードＭの電位は、不揮発性の記憶回路１０の容量素子１２の一対の電極のうちの一方に入力され、揮発性の記憶回路２００に保持されたデータを不揮発性の記憶回路１０に記憶させることができる。こうして、データの格納を行うことができる。

（データ待機の動作）
データ格納の後、制御信号ＳＥＬによって不揮発性の記憶回路１０のトランジスタ１１をオフ状態とすることによって、不揮発性の記憶回路１０に記憶されたデータが揮発性の記憶回路２００の演算回路２０１からの信号によって変動しないような状態とする。こうして、データの待機を行うことができる。

以上のとおり、データの待機を行った後、電源電圧の供給を停止する。

（データ供給の動作）
当該組に電源電圧供給が選択された後、つまり当該組を有するコンフィギュレーションメモリ３１１に電源電圧が再び供給されはじめた後に、制御信号ＳＥＬによって不揮発性の記憶回路１０のトランジスタ１１をオン状態とする。こうして、揮発性の記憶回路２００のノードＭに、不揮発性の記憶回路１０の容量素子１２の一対の電極のうちの一方の電位（または対応する電荷）を入力する。こうして、不揮発性の記憶回路１０に保持されていたデータを、揮発性の記憶回路２００の帰還ループによって保持させることができる。このように揮発性の記憶回路２００にデータを供給することができる。ここで、揮発性の記憶回路２００は、不揮発性の記憶回路１０よりもデータ書き込み及び読み出しのスピードが速い。よって、電源電圧供給が選択された組における動作速度を速くすることが可能である。こうして、動的コンフィギュレーションを容易に行うこともできる。

なお、上記データ供給を行う際、電源電圧供給が選択された後、制御信号ＳＥＬによって不揮発性の記憶回路１０のトランジスタ１１をオン状態とするとき、演算回路２０１から信号が出力されない（演算回路２０１の出力が不定である）構成とすることが好ましい。例えば、演算回路２０１として、制御信号（例えば、クロック信号等）に応じて選択的に信号を出力する回路を用いることが好ましい。また例えば、演算回路２０１の出力端子と、不揮発性の記憶回路１００の端子Ｂとの間にスイッチ等を設ける構成として、電源電圧供給が選択された後、制御信号ＳＥＬによって不揮発性の記憶回路１０のトランジスタ１１をオン状態とする際に、当該スイッチを非導通状態とすることが好ましい。

以上が、図２（Ｂ）に示す揮発性の記憶回路２００と不揮発性の記憶回路１０との組でなる記憶回路を有するコンフィギュレーションメモリ３１１を採用したプログラマブルＬＳＩにおけるノーマリオフの駆動方法についての説明である。

本実施の形態に示すプログラマブルＬＳＩでは、電源電圧供給停止後、再び電源電圧が供給された際に、コンフィギュレーションメモリへのコンフィギュレーションデータの書き込みが不要となり、プログラマブルＬＳＩの起動時間を短くすることができる。そのため、プログラマブルＬＳＩにおいて、電源電圧供給を頻繁に停止することが可能となり、ノーマリオフの駆動方法を適用して消費電力を大幅に低減することができる。

また、電源電圧が供給されている間は、揮発性の記憶回路２００を用いてコンフィギュレーションデータの記憶及び出力を行うことができる。ここで、フリップフロップ回路やラッチ回路等の揮発性の記憶回路は動作速度が速い。そのため、コンフィギュレーションメモリ３１１のアクセススピードを高速化することが可能である。こうして、動的コンフィギュレーションにも対応可能なプログラマブルＬＳＩを提供することができる。更に、コンフィギュレーションメモリ３１１に用いる不揮発性の記憶回路として、書き込み可能な回数が多く信頼性の高い回路を用いるため、プログラマブルＬＳＩの耐久性、信頼性を向上させることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、メモリエレメント３００の具体的な一態様について説明する。メモリエレメント３００は、複数の記憶回路を有する構成とすることができる。メモリエレメント３００に用いる記憶回路としては、チャネルが酸化物半導体層に形成されるトランジスタと、当該トランジスタがオフ状態となることによってフローティングとなるノードと、を有する記憶回路（以下、メモリセルと呼ぶ）を用いることができる。メモリセルの一態様を、図５（Ｂ）乃至図５（Ｄ）に示す。

（メモリセルの構成１）
図５（Ｂ）に示すメモリセル１００ａは、トランジスタ１０１と、トランジスタ１０２と、容量素子１０３とを有する。トランジスタ１０１はチャネルが酸化物半導体層に形成される。なお、図５（Ｂ）では、トランジスタ１０１のチャネルが酸化物半導体層に形成されていることを示すため、「ＯＳ」の符号を付している。トランジスタ１０１のゲートは端子Ｗと電気的に接続され、トランジスタ１０１のソース及びドレインの一方は端子Ｄと電気的に接続される。トランジスタ１０１のソース及びドレインの他方は、トランジスタ１０２のゲートと電気的に接続される。トランジスタ１０２のソース及びドレインの一方は、端子Ｓと電気的に接続される。トランジスタ１０２のソース及びドレインの他方は、端子Ｂと電気的に接続される。容量素子１０３の一対の電極のうちの一方は、トランジスタ１０２のゲートと電気的に接続される。容量素子１０３の一対の電極のうちの他方は、端子Ｃと電気的に接続される。ここで、各端子は、配線や電極と電気的に接続される構成とすることができる。

端子Ｗに電気的に接続される配線を書き込みワード線、端子Ｃに電気的に接続される配線を読み出しワード線、端子Ｄに電気的に接続される配線をデータ線、端子Ｂに電気的に接続される配線をビット線とも呼ぶ。なお、データ線とビット線は共有することもできる。ここで、データ線とビット線とを共有して同じ配線とした場合に、当該配線はビット線と呼ぶことにする。

ここで、チャネルが酸化物半導体層に形成されるトランジスタ１０１がオフ状態となることによってフローティングとなるノードは、トランジスタ１０２のゲート、または容量素子１０３の一対の電極のうちの一方とすることができる。

（メモリセル１００ａの駆動方法）
図５（Ｂ）に示したメモリセル１００ａの駆動方法について説明する。

まず、メモリセル１００ａにデータを書き込む動作について説明する。ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってオン状態を選択されたトランジスタ１０１を介して、データ（コンフィギュレーションデータ）に対応する信号電位（端子Ｄに入力される信号電位）をトランジスタ１０２のゲート、及び容量素子１０３の一対の電極のうちの一方に入力する。その後、ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってトランジスタ１０１をオフ状態とすることによって、トランジスタ１０２のゲート、及び容量素子１０３の一対の電極のうちの一方に当該信号電位を保持する。こうして、メモリセル１００ａにデータを書き込むことができる。

ここで、酸化物半導体層にチャネルが形成されるトランジスタ１０１はオフ電流が著しく小さい。そのため、メモリセル１００ａに電源電圧が供給されない間も、トランジスタ１０２のゲート、及び容量素子１０３の一対の電極のうちの一方の電位（信号電位）は長期間にわたって保持される。よって、電源電圧の供給を停止した後もメモリセル１００ａはデータを保持することができる。

次いで、メモリセル１００ａからデータを読み出す動作について説明する。トランジスタ１０２のソース（端子Ｓ）、及び容量素子１０３の一対の電極のうちの他方（端子Ｃ）の電位を、当該信号電位に応じてトランジスタ１０２のソースとドレイン間の状態が異なるような電位とする。ここで、トランジスタ１０２のソースとドレイン間の状態とは、非導通状態であるか導通状態であるかを示すものとする。トランジスタ１０２のソースとドレイン間の状態を検出することによって、メモリセル１００ａに保持されたデータを読み出す。

なお、端子Ｃの電位を制御することによって、メモリセル１００ａに保持されたデータに関わらず、トランジスタ１０２をオン状態、つまり、トランジスタ１０２のソースとドレイン間を導通状態とすることもできる。また、端子Ｃの電位を制御することによって、メモリセル１００ａに保持されたデータに関わらず、トランジスタ１０２をオフ状態、つまり、トランジスタ１０２のソースとドレイン間を非導通状態とすることもできる。

以上が、メモリセル１００ａの駆動方法についての説明である。

メモリエレメント３００が有する複数のメモリセル１００ａそれぞれにおいて、上記のようにデータの書き込み及び読み出しを行うことによって、メモリエレメント３００は複数のデータ（コンフィギュレーションデータ）の書き込み及び読み出しを行うことができる。

（メモリセルの構成２）
上記（メモリセルの構成１）とは異なる構成のメモリセルについて説明する。

図５（Ｃ）に示すメモリセル１００ｂは、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１４１とを有する。トランジスタ１０１はチャネルが酸化物半導体層に形成される。なお、図５（Ｃ）では、トランジスタ１０１のチャネルが酸化物半導体層に形成されていることを示すため、「ＯＳ」の符号を付している。トランジスタ１０１のゲートは端子Ｗと電気的に接続される。トランジスタ１０１のソース及びドレインの一方は端子Ｄと電気的に接続される。トランジスタ１０１のソース及びドレインの他方は、トランジスタ１０２のゲートと電気的に接続される。トランジスタ１０２のソース及びドレインの一方は、端子Ｓと電気的に接続される。トランジスタ１０２のソース及びドレインの他方は、トランジスタ１４１のソースとドレイン間を介して端子Ｂと電気的に接続され、トランジスタ１４１のゲートは端子Ｘと電気的に接続される。ここで、各端子は、配線や電極と電気的に接続される構成とすることができる。

端子Ｗに電気的に接続される配線を書き込みワード線、端子Ｘに電気的に接続される配線を読み出しワード線、端子Ｄに電気的に接続される配線をデータ線、端子Ｂに電気的に接続される配線をビット線とも呼ぶ。なお、データ線とビット線は共有することもできる。ここで、データ線とビット線とを共有して同じ配線とした場合に、当該配線はビット線と呼ぶことにする。

ここで、チャネルが酸化物半導体層に形成されるトランジスタ１０１がオフ状態となることによってフローティングとなるノードは、トランジスタ１０２のゲートとすることができる。

（メモリセル１００ｂの駆動方法）
図５（Ｃ）に示したメモリセル１００ｂの駆動方法について説明する。

まず、メモリセル１００ｂにデータを書き込む動作について説明する。ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってオン状態を選択されたトランジスタ１０１を介して、データ（コンフィギュレーションデータ）に対応する信号電位（端子Ｄに入力される信号電位）をトランジスタ１０２のゲートに入力する。その後、ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってトランジスタ１０１をオフ状態とすることによって、トランジスタ１０２のゲートに当該信号電位を保持する。こうして、メモリセル１００ｂにデータを書き込むことができる。

ここで、酸化物半導体層にチャネルが形成されるトランジスタ１０１はオフ電流が著しく小さい。そのため、メモリセル１００ｂに電源電圧が供給されない間も、トランジスタ１０２のゲートの電位（信号電位）は長期間にわたって保持される。よって、電源電圧の供給を停止した後もメモリセル１００ｂはデータを保持することができる。

次いで、メモリセル１００ｂからデータを読み出す動作について説明する。トランジスタ１０２のソース（端子Ｓ）を、当該信号電位に応じてトランジスタ１０２のソースとドレイン間の状態が異なるような電位とする。ここで、トランジスタ１０２のソースとドレイン間の状態とは、非導通状態であるか導通状態であるかを示すものとする。そして、ゲートに入力される制御信号（端子Ｘに入力される制御信号）によってトランジスタ１４１をオン状態として、トランジスタ１０２のソースとドレイン間の状態を検出することによって、メモリセル１００ｂに保持されたデータを読み出す。

なお、端子Ｓ（端子Ｓに電気的に接続される配線）は、一定の電位（例えば、接地電位等の低電源電位）が入力される構成とすることができる。

以上が、メモリセル１００ｂの駆動方法についての説明である。

メモリエレメント３００が有する複数のメモリセル１００ｂそれぞれにおいて、上記のようにデータの書き込み及び読み出しを行うことによって、メモリエレメント３００は複数のデータ（コンフィギュレーションデータ）の書き込み及び読み出しを行うことができる。

（メモリセルの構成３）
上記（メモリセルの構成１）や（メモリセルの構成２）とは異なる構成のメモリセルについて説明する。

図５（Ｄ）に示すメモリセル１００ｃは、トランジスタ１０４と、容量素子１０５とを有する。トランジスタ１０４はチャネルが酸化物半導体層に形成される。図５（Ｄ）では、トランジスタ１０４のチャネルが酸化物半導体層に形成されていることを示すため、「ＯＳ」の符号を付している。トランジスタ１０４のゲートは端子Ｗと電気的に接続される。トランジスタ１０４のソース及びドレインの一方は端子Ｂと電気的に接続される。トランジスタ１０４のソース及びドレインの他方は、容量素子１０５の一対の電極のうちの一方と電気的に接続される。ここで、各端子は、配線や電極と電気的に接続される構成とすることができる。

端子Ｗに電気的に接続される配線をワード線、端子Ｂに電気的に接続される配線をビット線とも呼ぶ。

ここで、チャネルが酸化物半導体層に形成されるトランジスタ１０４がオフ状態となることによってフローティングとなるノードは、容量素子１０５の一対の電極のうちの一方とすることができる。

（メモリセル１００ｃの駆動方法）
図５（Ｄ）に示したメモリセル１００ｃの駆動方法について説明する。

まず、メモリセル１００ｃにデータを書き込む動作について説明する。ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってオン状態を選択されたトランジスタ１０４を介して、データ（コンフィギュレーションデータ）に対応する信号電位（端子Ｂに入力される信号電位）を容量素子１０５の一対の電極のうちの一方に入力する。その後、ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってトランジスタ１０４をオフ状態とすることによって、容量素子１０５に当該信号電位を保持する。こうして、メモリセル１００ｃにデータを書き込むことができる。

ここで、酸化物半導体層にチャネルが形成されるトランジスタ１０４はオフ電流が著しく小さい。そのため、メモリセル１００ｃに電源電圧が供給されない間も、容量素子１０５の一対の電極のうちの一方の電位（信号電位）は長期間にわたって保持される。よって、電源電圧の供給を停止した後もメモリセル１００ｃはデータを保持することができる。

次いで、メモリセル１００ｃからデータを読み出す動作について説明する。ゲートに入力される制御信号（端子Ｗに入力される制御信号）によってトランジスタ１０４をオン状態として、端子Ｂから容量素子１０５の一対の電極のうちの一方に保持されていた信号電位（当該信号電位に対応する電荷量ということもできる）を検出することによって、メモリセル１００ｃに保持されたデータを読み出す。

なお、容量素子１０５の一対の電極のうちの他方は、端子Ｃと電気的に接続される構成とすることができる。端子Ｃは、一定の電位（例えば、接地電位等の低電源電位）が入力される構成とすることができる。

以上が、メモリセル１００ｃの駆動方法についての説明である。

メモリエレメント３００が有する複数のメモリセル１００ｃそれぞれにおいて、上記のようにデータの書き込み及び読み出しを行うことによって、メモリエレメント３００は複数のデータ（コンフィギュレーションデータ）の書き込み及び読み出しを行うことができる。

（メモリセルのバリエーション）
上述した（メモリセルの構成１）、（メモリセルの構成２）、（メモリセルの構成３）において、メモリセルは更に、ダイオードや、抵抗素子や、スイッチを有していても良い。スイッチとしては、例えばアナログスイッチや、トランジスタ等を用いることができる。例えば、（メモリセルの構成２）において、更に容量素子を有し、当該容量素子の一対の電極のうちの一方はトランジスタ１０２のゲートと電気的に接続されていてもよい。当該容量素子の一対の電極のうちの他方は、一定の電位（例えば、接地電位等の低電源電位）が入力される構成とすることができる。

なお、メモリエレメント３００は、ロジックエレメント３１０の状態（ルックアップテーブル３１２によって行われる論理演算の種類、及び選択回路３１４が選択する接続関係）に対応するコンフィギュレーションデータを複数組記憶するメモリ容量を有し、複数組のコンフィギュレーションデータから任意の１組のコンフィギュレーションデータを選択してコンフィギュレーションメモリ３１１に記憶させることができる。

以上が、本発明のプログラマブルＬＳＩの一態様である。

上記構成によって、メモリエレメント３００への電源電圧の供給が停止した後も、メモリエレメント３００は、長期間に渡って、データ（コンフィギュレーションデータ）に対応する信号電位を保持し続けることが可能となる。つまり、メモリエレメント３００は不揮発性メモリのように機能させることができる。

このようなメモリエレメント３００と、複数のロジックエレメント３１０とを有するプログラマブルＬＳＩでは、メモリエレメント３００の定期的なリフレッシュ動作が不要、若しくはリフレッシュ動作を行う頻度を非常に低くすることができ、消費電力を低減することができる。また、プログラマブルＬＳＩへの電源電圧の供給開始のたびにメモリエレメント３００へのデータの書き込みを行う必要がない。こうして、動的コンフィギュレーションにも対応できる高速なコンフィギュレーションを可能とし、低消費電力で、起動時間が高速なプログラマブルＬＳＩを提供することができる。なお、コンフィギュレーションメモリ３１１として実施の形態１で示した様な不揮発性の記憶回路を用いることによって、メモリエレメント３００を省略することも可能である。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、実施の形態２において示したメモリエレメント３００の更に具体的な一態様について説明する。

メモリエレメント３００は、実施の形態２で示したメモリセル（（メモリセルの構成１）、（メモリセルの構成２）、または（メモリセルの構成３））をマトリクス状に複数配置したメモリセルアレイを有する構成とすることができる。

メモリエレメント３００は、メモリセルアレイに加えて、デコーダ（行デコーダ、列デコーダ）、プリチャージ回路、センスアンプ回路、及び一時記憶回路のいずれかまたは全てを有する構成とすることができる。なお、これらの回路のうちのいくつかをまとめて１つの回路とすることもできる。例えば、センスアンプ回路は、一時記憶回路の機能を有していてもよい。

デコーダ（行デコーダ、列デコーダ）は、メモリセルアレイ中の任意のメモリセルを選択する機能を有する。メモリエレメント３００は、デコーダ（行デコーダ、列デコーダ）によって選択されたメモリセルにおいて、データの書き込みや読み出しを行う。プリチャージ回路は、メモリセルからデータを読み出す前に、メモリセルアレイに含まれるビット線を所定の電位にする（プリチャージする）機能を有する。プリチャージ回路によって、ビット線の電位を所定の電位とした後にメモリセルからデータを読み出すことができるので、メモリセルからのデータの読み出し速度を速くすることができる。センスアンプ回路は、メモリセルに保持されたデータに対応するビット線の電位を増幅し、出力する機能を有する。センスアンプ回路によって、データをより高速且つ正確に読み出すことができる。一時記憶回路は、ページバッファやラッチ回路とも呼ばれ、メモリエレメントの外部から入力されたデータを一時的に保持する機能を有する。また、一時記憶回路は、メモリセルアレイから読み出されたデータを保持する機能を有していてもよい。

図５（Ａ）に、メモリエレメント３００の構成の一態様を模式的に示す。図５（Ａ）において、メモリエレメント３００は、メモリセルアレイ４００と、列デコーダ４０３と、行デコーダ４０４と、プリチャージ回路４０２と、センスアンプ回路４０１とを有する。

なお、図５（Ａ）において、プリチャージ回路４０２と、センスアンプ回路４０１とは、メモリセルアレイ４００の列デコーダ４０３が設けられた側に設けた構成を示したがこれに限定されない。プリチャージ回路４０２とセンスアンプ回路４０１の一方または両方は、メモリセルアレイ４００を挟んで列デコーダ４０３と対向する側に設けてもよい。また、プリチャージ回路４０２とセンスアンプ回路４０１とはまとめて１つの回路としてもよい。また、列デコーダ４０３、行デコーダ４０４、プリチャージ回路４０２、及びセンスアンプ回路４０１等の駆動回路と重なる様に、メモリセルアレイ４００が設けられていてもよい。

なお、メモリエレメント３００は、ダイオード、抵抗素子、演算回路（演算素子）、スイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

（メモリセルアレイの構成）
メモリセルアレイ４００の構成の更に具体的な一態様について説明する。

（メモリセルアレイの構成１）
メモリセルアレイ４００は、実施の形態２において図５（Ｂ）で示したメモリセル１００ａをマトリクス状に複数有する構成とすることができる。例えば、図６に示すメモリセルアレイ４００はｍ×ｎ（ｍは２以上の自然数、ｎは２以上の自然数）個のメモリセル（メモリセル１００ａ（ｉ，ｊ）：ｉはｍ以下の自然数、ｊはｎ以下の自然数）を有する。ｍ×ｎ個のメモリセル（メモリセル１００ａ（ｉ，ｊ））それぞれは、図５（Ｂ）に示したメモリセル１００ａとすることができる。

図６において、同じ列に並んだメモリセルにおいて、端子Ｂ及び端子Ｄに電気的に接続される配線（ＢＬｊ）を共有している。例えば、第１列に並んだメモリセル（メモリセル１００ａ（１，１）乃至メモリセル１００ａ（ｍ，１））において、端子Ｂ及び端子Ｄに電気的に接続される配線（ＢＬ１）を共有している。配線（ＢＬｊ）はビット線と呼ぶことができる。

図６において、同じ列に並んだメモリセルにおいて、端子Ｓに電気的に接続される配線（ＳＬｊ）を共有している。例えば、第１列に並んだメモリセル（メモリセル１００ａ（１，１）乃至メモリセル１００ａ（ｍ，１））において、端子Ｓに電気的に接続される配線（ＳＬ１）を共有している。なお、端子Ｓに電気的に接続される配線（ＳＬｊ）は、メモリセルアレイに含まれる全てのメモリセルにおいて共有することもできる。

図６において、同じ行に並んだメモリセルにおいて、端子Ｗに電気的に接続される配線（ＷＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ａ（１，１）乃至メモリセル１００ａ（１，ｎ））において、端子Ｗに電気的に接続される配線（ＷＬ１）を共有している。配線（ＷＬｉ）は書き込みワード線と呼ぶこともできる。

図６において、同じ行に並んだメモリセルにおいて、端子Ｃに電気的に接続される配線（ＣＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ａ（１，１）乃至メモリセル１００ａ（１，ｎ））において、端子Ｃに電気的に接続される配線（ＣＬ１）を共有している。配線（ＣＬｉ）は読み出しワード線と呼ぶこともできる。

しかし、これに限定されず、同じ列に並んだメモリセルにおいて、複数の配線（ＢＬｊ）、複数の配線（ＳＬｊ）を設けてもよいし、同じ行に並んだメモリセルにおいて、複数の配線（ＷＬｉ）、複数の配線（ＣＬｉ）を設けてもよい。

また、図６に示した構成において、各配線を更に共有することもできる。配線を共有することによって、メモリセルアレイ４００の微細化及び高集積化を実現することができる。

図６に示すメモリセルアレイ４００では、配線（ＷＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ａ（ｉ，ｊ））において選択的に、データの書き込みが行われる。具体的には、配線（ＷＬｉ）に入力される信号によって、同じ配線（ＢＬｊ）に電気的に接続されたメモリセルのうち、データを書き込む対象のメモリセル以外のトランジスタ１０１をオフ状態とし、且つデータを書き込む対象のメモリセルのトランジスタ１０１をオン状態とする。こうして、指定されたメモリセルにデータを書き込む。また、配線（ＣＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ａ（ｉ，ｊ））において選択的に、データの読み出しが行われる。具体的には、配線（ＣＬｉ）に入力される信号によって、同じ配線（ＢＬｊ）に電気的に接続されたメモリセルのうち、データを読み出す対象のメモリセル以外のトランジスタ１０２を（保持されたデータに関わらず）オフ状態とし、且つデータを読み出す対象のメモリセルのトランジスタ１０２は、保持されたデータ（信号電位）によって状態が異なるようにする。こうして、指定されたメモリセルからデータを読み出す。なお、指定されたメモリセルにおけるデータの書き込み及び読み出しの方法は、上記実施に形態で説明したメモリセル１００ａの駆動方法と同様であるため説明は省略する。

（メモリセルアレイの構成２）
メモリセルアレイ４００は、実施の形態２において図５（Ｂ）で示したメモリセル１００ａをマトリクス状に複数有する構成とすることができる。例えば、図９（Ｂ）に示すメモリセルアレイ４００はｍ×ｎ（ｍは２以上の自然数、ｎは２以上の自然数）個のメモリセル（メモリセル１００ａ（ｉ，ｊ）：ｉはｍ以下の自然数、ｊはｎ以下の自然数）を有する。ｍ×ｎ個のメモリセル（メモリセル１００ａ（ｉ，ｊ））それぞれは、図５（Ｂ）に示したメモリセル１００ａとすることができる。

図９（Ｂ）に示す構成では、メモリセル群４００＿ｊの両端の一方に位置するメモリセル（メモリセル１００ａ（１，ｊ））において、端子Ｄは配線（ＢＬｊ）に電気的に接続され、端子Ｂはスイッチとして機能するトランジスタ１８１を介して配線（ＢＬｊ）に電気的に接続されている。メモリセル群４００＿ｊの両端の他方に位置するメモリセル（メモリセル１００ａ（ｍ，ｊ））において、端子Ｓはスイッチとして機能するトランジスタ１８２を介して配線（ＳＬｊ）に電気的に接続されている。なお、トランジスタ１８２を省略し、メモリセル群４００＿ｊの両端の他方に位置するメモリセル（メモリセル１００ａ（ｍ，ｊ））において、端子Ｓが直接、配線（ＳＬｊ）に接続されていてもよい。メモリセル群４００＿ｊの両端以外のメモリセルでは、隣接するメモリセルのうち一方のメモリセルの端子Ｓが他方のメモリセルの端子Ｂと電気的に接続され、且つ端子Ｆが他方のメモリセルの端子Ｄと電気的に接続される。ここで、端子Ｆは、図９（Ａ）に示すとおり、トランジスタ１０２のゲートと電気的に接続されるノードに設けられた端子である。よって、図９（Ｂ）に示す構成では、メモリセル群４００＿ｊに含まれるトランジスタ１０２が直列に電気的に接続され、且つトランジスタ１０１が直列に電気的に接続された構成であるとみなすこともできる。配線（ＢＬｊ）はビット線と呼ぶこともできる。

図９（Ｂ）において、同じ行に並んだメモリセルにおいて、端子Ｗに電気的に接続される配線（ＷＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ａ（１，１）乃至メモリセル１００ａ（１，ｎ））において、端子Ｗに電気的に接続される配線（ＷＬ１）を共有している。配線（ＷＬｉ）は書き込みワード線と呼ぶこともできる。

図９（Ｂ）において、同じ行に並んだメモリセルにおいて、端子Ｃに電気的に接続される配線（ＣＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ａ（１，１）乃至メモリセル１００ａ（１，ｎ））において、端子Ｃに電気的に接続される配線（ＣＬ１）を共有している。配線（ＣＬｉ）は読み出しワード線と呼ぶこともできる。

しかし、これに限定されず、同じ行に並んだメモリセルにおいて、複数の配線（ＷＬｉ）、複数の配線（ＣＬｉ）を設けてもよい。

また、図９（Ｂ）に示した構成において、各配線を更に共有することもできる。配線を共有することによって、メモリセルアレイ４００の微細化及び高集積化を実現することができる。

なお、図９（Ｂ）では、メモリセル群４００＿ｊが１行分設けられた構成のメモリセルアレイ４００を例示したがこれに限定されない。メモリセルアレイ４００には、メモリセル群４００＿ｊがマトリクス状に設けられていてもよい。

図９（Ｂ）に示すメモリセルアレイ４００では、配線（ＷＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ａ（ｉ，ｊ））において選択的に、データの書き込みが行われる。具体的には、配線（ＳＬｊ）に近い側に配置されたメモリセルから順にデータの書き込みが行われる。書き込み対象のメモリセル及び当該メモリセルよりも配線（ＢＬｊ）に近い側に設けられた全てのメモリセルのトランジスタ１０１を、配線（ＷＬｉ）に入力される信号によってオン状態とする。また、書き込み対象のメモリセルよりも配線（ＳＬｊ）に近い側に配置された全てのメモリセルのトランジスタ１０１を、配線（ＷＬｉ）に入力される信号によってオフ状態とする。こうして、書き込み対象のメモリセルに配線（ＢＬｊ）からデータに対応する信号電位を入力する。なお、データを書き込む間は、トランジスタ１８１及びトランジスタ１８２の一方または両方はオフ状態である。また、配線（ＣＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ａ（ｉ，ｊ））において選択的に、データの読み出しが行われる。具体的には、配線（ＣＬｉ）に入力される信号によって、同じ配線（ＢＬｊ）に電気的に接続されたメモリセルにおいて、データを読み出す対象のメモリセル以外のトランジスタ１０２を（保持されたデータに関わらず）オン状態とし、且つデータを読み出す対象のメモリセルのトランジスタ１０２は、保持されたデータ（信号電位）によって状態が異なるようにする。なお、データを読み出す間は、トランジスタ１８１及びトランジスタ１８２はオン状態である。こうして、指定されたメモリセルからデータを読み出す。指定されたメモリセルにおけるデータの書き込み及び読み出しの方法は、上記実施に形態で説明したメモリセル１００ａの駆動方法と同様であるため説明は省略する。

（メモリセルアレイの構成３）
メモリセルアレイ４００は、実施の形態２において図５（Ｃ）で示したメモリセル１００ｂをマトリクス状に複数有する構成とすることができる。例えば、図７に示すメモリセルアレイ４００はｍ×ｎ（ｍは２以上の自然数、ｎは２以上の自然数）個のメモリセル（メモリセル１００ｂ（ｉ，ｊ）：ｉはｍ以下の自然数、ｊはｎ以下の自然数）を有する。ｍ×ｎ個のメモリセル（メモリセル１００ｂ（ｉ，ｊ））それぞれは、図５（Ｃ）に示したメモリセル１００ｂとすることができる。

図７において、同じ列に並んだメモリセルにおいて、端子Ｂ及び端子Ｄに電気的に接続される配線（ＢＬｊ）を共有している。例えば、第１列に並んだメモリセル（メモリセル１００ｂ（１，１）乃至メモリセル１００ｂ（ｍ，１））において、端子Ｂ及び端子Ｄに電気的に接続される配線（ＢＬ１）を共有している。配線（ＢＬｊ）はビット線と呼ぶことができる。

図７において、同じ列に並んだメモリセルにおいて、端子Ｓに電気的に接続される配線（ＳＬｊ）を共有している。例えば、第１列に並んだメモリセル（メモリセル１００ｂ（１，１）乃至メモリセル１００ｂ（ｍ，１））において、端子Ｓに電気的に接続される配線（ＳＬ１）を共有している。なお、端子Ｓに電気的に接続される配線（ＳＬｊ）は、メモリセルアレイに含まれる全てのメモリセルにおいて共有することもできる。

図７において、同じ行に並んだメモリセルにおいて、端子Ｗに電気的に接続される配線（ＷＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ｂ（１，１）乃至メモリセル１００ｂ（１，ｎ））において、端子Ｗに電気的に接続される配線（ＷＬ１）を共有している。配線（ＷＬｉ）は書き込みワード線と呼ぶこともできる。

図７において、同じ行に並んだメモリセルにおいて、端子Ｘに電気的に接続される配線（ＸＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ｂ（１，１）乃至メモリセル１００ｂ（１，ｎ））において、端子Ｘに電気的に接続される配線（ＸＬ１）を共有している。配線（ＸＬｉ）は読み出しワード線と呼ぶこともできる。

しかし、これに限定されず、同じ列に並んだメモリセルにおいて、複数の配線（ＢＬｊ）、複数の配線（ＳＬｊ）を設けてもよいし、同じ行に並んだメモリセルにおいて、複数の配線（ＷＬｉ）、複数の配線（ＸＬｉ）を設けてもよい。

また、図７に示した構成において、各配線を更に共有することもできる。配線を共有することによって、メモリセルアレイ４００の微細化及び高集積化を実現することができる。

図７に示すメモリセルアレイ４００では、配線（ＷＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ｂ（ｉ，ｊ））において選択的に、データの書き込みが行われる。具体的には、配線（ＷＬｉ）に入力される信号によって、同じ配線（ＢＬｊ）に電気的に接続されたメモリセルにおいて、データを書き込む対象のメモリセル以外のトランジスタ１０１をオフ状態とし、データを書き込む対象のメモリセルのトランジスタ１０１をオン状態とする。こうして、選択的にデータの書き込みが行われる。また、配線（ＸＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ｂ（ｉ，ｊ））において選択的に、データの読み出しが行われる。具体的には、配線（ＸＬｉ）に入力される信号によって、同じ配線（ＢＬｊ）に電気的に接続されたメモリセルにおいて、データを読み出す対象のメモリセル以外のトランジスタ１４１をオフ状態とし、且つデータを読み出す対象のメモリセルのトランジスタ１４１をオン状態とする。こうして、選択的にデータの読み出しが行われる。指定されたメモリセルにおけるデータの書き込み及び読み出しの方法は、上記実施に形態で説明したメモリセル１００ｂの駆動方法と同様であるため説明は省略する。

（メモリセルアレイの構成４）
メモリセルアレイ４００は、実施の形態２において図５（Ｄ）で示したメモリセル１００ｃをマトリクス状に複数有する構成とすることができる。例えば、図８に示すメモリセルアレイ４００はｍ×ｎ（ｍは２以上の自然数、ｎは２以上の自然数）個のメモリセル（メモリセル１００ｃ（ｉ，ｊ）：ｉはｍ以下の自然数、ｊはｎ以下の自然数）を有する。ｍ×ｎ個のメモリセル（メモリセル１００ｃ（ｉ，ｊ））それぞれは、図５（Ｄ）に示したメモリセル１００ｃとすることができる。

図８において、同じ列に並んだメモリセルにおいて、端子Ｂに電気的に接続される配線（ＢＬｊ）を共有している。例えば、第１列に並んだメモリセル（メモリセル１００ｃ（１，１）乃至メモリセル１００ｃ（ｍ，１））において、端子Ｂに電気的に接続される配線（ＢＬ１）を共有している。配線（ＢＬｊ）はビット線と呼ぶことができる。

図８において、同じ行に並んだメモリセルにおいて、端子Ｗに電気的に接続される配線（ＷＬｉ）を共有している。例えば、第１行に並んだメモリセル（メモリセル１００ｃ（１，１）乃至メモリセル１００ｃ（１，ｎ））において、端子Ｗに電気的に接続される配線（ＷＬ１）を共有している。配線（ＷＬｉ）はワード線と呼ぶこともできる。

しかし、これに限定されず、同じ列に並んだメモリセルにおいて、複数の配線（ＢＬｊ）を設けてもよいし、同じ行に並んだメモリセルにおいて、複数の配線（ＷＬｉ）を設けてもよい。また、ｍ×ｎ個のメモリセル（メモリセル１００ｃ（ｉ，ｊ））において、端子Ｃは同じ電極や配線と電気的に接続されていても良いし、異なる電極や配線と電気的に接続されていてもよい。

また、図８に示した構成において、各配線を更に共有することもできる。配線を共有することによって、メモリセルアレイ４００の微細化及び高集積化を実現することができる。

図８に示すメモリセルアレイ４００では、配線（ＷＬｉ）に入力される信号によって指定された行のメモリセル（メモリセル１００ｃ（ｉ，ｊ））において選択的に、データの書き込み及び読み出しが行われる。具体的には、配線（ＷＬｉ）に入力される信号によって、書き込み対象のメモリセル以外のトランジスタ１０４をオフ状態とし、且つ書き込み対象のメモリセルのトランジスタ１０４をオン状態として、選択的にデータの書き込みを行う。また、配線（ＷＬｉ）に入力される信号によって、読み出し対象のメモリセル以外のトランジスタ１０４をオフ状態とし、且つ読み出し対象のメモリセルのトランジスタ１０４をオン状態として、選択的にデータの読み出しを行う。指定されたメモリセルにおけるデータの書き込み及び読み出しの方法は、上記実施に形態で説明したメモリセル１００ｃの駆動方法と同様であるため説明は省略する。

（メモリセルアレイのバリエーション）
上述した（メモリセルアレイの構成１）、（メモリセルアレイの構成２）、（メモリセルアレイの構成３）、（メモリセルアレイの構成４）において、メモリセルアレイは更に、ダイオード、抵抗素子、演算回路（演算素子）、スイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

なお、メモリエレメント３００は、ロジックエレメント３１０の状態（ルックアップテーブル３１２によって行われる論理演算の種類、及び選択回路３１４が選択する接続関係）に対応するコンフィギュレーションデータを複数組記憶するメモリ容量を有し、複数組のコンフィギュレーションデータから任意の１組のコンフィギュレーションデータを選択してコンフィギュレーションメモリ３１１に記憶させることができる。この場合に、同じ組のコンフィギュレーションデータを、メモリセルアレイ４００の同じ行のメモリセルに記憶させておくことによって、１行の読み出し動作で１組のコンフィギュレーションデータ読み出すことができる。こうして、コンフィギュレーションにかかる時間を短くすることができる。

（センスアンプ回路の構成）
次いで、図５（Ａ）におけるセンスアンプ回路４０１の構成の具体的な一態様について説明する。センスアンプ回路４０１は、複数のセンスアンプを有する構成とすることができる。各センスアンプは、メモリセルアレイ４００に配置されたビット線毎に設けることができる。各センスアンプによってビット線の電位を増幅し、各センスアンプの出力端子から検出することができる。ここで、ビット線の電位は、当該ビット線に電気的に接続され読み出しを選択されたメモリセルに保持された信号電位に応じた値となる。そのため、各センスアンプの出力端子から出力される信号は、読み出しを選択されたメモリセルに保持されたデータに対応する。こうして、センスアンプ回路４０１によって、メモリセルアレイ４００の各メモリセルに保持されたデータを検出することができる。

センスアンプは、インバータや、バッファを用いて構成することができる。例えば、ラッチ回路を用いた構成（ラッチ型のセンスアンプ）とすることができる。また、センスアンプは、比較器を用いて構成することができる。例えば、差動増幅器（オペアンプ）を用いた構成（オペアンプ型のセンスアンプ）とすることもできる。

特に、メモリセルアレイ４００を構成するメモリセルとして、図５（Ｄ）に示した様な構成のメモリセル１００ｃを用いる場合には、センスアンプ回路４０１が有するセンスアンプとして、ラッチ型のセンスアンプを用いることが好ましい。ラッチ型のセンスアンプでは、入力信号を増幅し、且つ増幅した信号を保持することができる。そのため、メモリセル１００ｃから情報を読み出す際に、メモリセル１００ｃの容量素子１０５に保持された信号電位に対応する電荷が変化（読み出し破壊）しても、当該信号電位に対応する信号をラッチ型のセンスアンプによって保持し、メモリセル１００ｃに再び書き込むことができる。

以下、図１１及び図１２を用いて、センスアンプ回路４０１のより具体的な一態様について説明する。

（センスアンプ回路の構成１）
図１１（Ａ）は、バッファ４４１を用いて構成したセンスアンプ回路４０１の例である。センスアンプ回路４０１は、ｎ個のバッファ４４１を有し、ｎ個のバッファ４４１それぞれは、メモリセルアレイ４００に配置されたビット線（ＢＬ１乃至ＢＬｎ）毎に設けられる。ｎ個のバッファ４４１によって、ビット線（ＢＬ１乃至ＢＬｎ）の電位を増幅し、出力端子（ＯＵＴ１乃至ＯＵＴｎ）から出力することができる。ここで、ビット線の電位は、当該ビット線に電気的に接続され読み出しを選択されたメモリセルに保持された信号電位に応じた値となる。そのため、各バッファ４４１の出力端子から出力される信号は、読み出しを選択されたメモリセルに保持されたデータに対応する。こうして、ｎ個のバッファ４４１を用いたセンスアンプ回路４０１によって、メモリセルアレイ４００の各メモリセルに保持されたデータを検出することができる。

（センスアンプ回路の構成２）
図１１（Ｂ）は、比較器４４２を用いて構成したセンスアンプ回路４０１の例である。センスアンプ回路４０１は、ｎ個の比較器４４２を有し、ｎ個の比較器４４２それぞれは、メモリセルアレイ４００に配置されたビット線（ＢＬ１乃至ＢＬｎ）毎に設けられる。ｎ個の比較器４４２によって、参照電位（図１１（Ｂ）中、ｒｅｆと表記）と、ビット線（ＢＬ１乃至ＢＬｎ）の電位とを比較し、その比較結果を出力端子（ＯＵＴ１乃至ＯＵＴｎ）から出力することができる。ここで、ビット線の電位は、当該ビット線に電気的に接続され読み出しを選択されたメモリセルに保持された信号電位に応じた値となる。そのため、各比較器４４２の出力端子から出力される信号は、読み出しを選択されたメモリセルに保持されたデータに対応する。こうして、ｎ個の比較器４４２を用いたセンスアンプ回路４０１によって、メモリセルアレイ４００の各メモリセルに保持されたデータを検出することができる。

（センスアンプ回路の構成３）
図１１（Ｃ）及び図１１（Ｄ）は、ラッチ回路４４３を用いて構成したセンスアンプ回路４０１の例である。ラッチ回路４４３は、例えば、インバータ４４４とインバータ４４５によって構成することができる。センスアンプ回路４０１は、ｎ個のラッチ回路４４３を有し、ｎ個のラッチ回路４４３それぞれは、メモリセルアレイ４００に配置されたビット線（ＢＬ１乃至ＢＬｎ）毎に設けられる。ｎ個のラッチ回路４４３によって、ビット線（ＢＬ１乃至ＢＬｎ）の電位を増幅し、出力端子（ＯＵＴ１乃至ＯＵＴｎ）から出力することができる。ここで、ビット線の電位は、当該ビット線に電気的に接続され読み出しを選択されたメモリセルに保持された信号電位に応じた値となる。そのため、各ラッチ回路４４３の出力端子から出力される信号（増幅した信号）は、読み出しを選択されたメモリセルに保持されたデータに対応する。こうして、ｎ個のラッチ回路４４３を用いたセンスアンプ回路４０１によって、メモリセルアレイ４００の各メモリセルに保持されたデータを検出することができる。

また、ｎ個のラッチ回路４４３それぞれは、増幅した信号を保持することができる。そのため、メモリセルアレイ４００のメモリセルから情報を読み出す際に、読み出し破壊が起こっても、対応する信号をｎ個のラッチ回路４４３それぞれによって保持し、当該メモリセルに再び書き込むことができる。

例えば、メモリセルアレイ４００を構成するメモリセルとして、図５（Ｄ）に示した様な構成のメモリセル１００ｃを用いる場合に、図１１（Ｃ）や図１１（Ｄ）に示す構成のセンスアンプ回路４０１を用いるのが好ましい。メモリセル１００ｃから情報を読み出す際に、メモリセル１００ｃの容量素子１０５に保持された信号電位に対応する電荷が変化（読み出し破壊）しても、当該信号電位に対応する信号をラッチ回路４４３によって保持し、メモリセル１００ｃに再び書き込むことができる。なお、ラッチ回路４４３に保持された信号を、インバータ等の演算素子を介して、メモリセル１００ｃに再び書き込むこともできる。

また、図１１（Ｃ）や図１１（Ｄ）に示したような、ラッチ回路４４３を用いて構成したセンスアンプ回路４０１では、上述のとおり信号を保持する機能を有するため、一時記憶回路として用いることもできる。例えば、ラッチ回路４４３を用いて構成したセンスアンプ回路４０１は、メモリエレメント３００の外部から入力されるデータを一時的に保持する回路（ページバッファ等）としても用いることができる。

（センスアンプ回路のバリエーション）
なお、センスアンプ回路は、ダイオード、抵抗素子、演算回路（演算素子）、及びスイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

図１２（Ａ）は、図１１を用いて説明したセンスアンプ回路４０１の各センスアンプの構成を模式的に示した図である。センスアンプ１４５１は、図１１（Ａ）におけるバッファ４４１、図１１（Ｂ）における比較器４４２、または図１１（Ｃ）や図１１（Ｄ）におけるラッチ回路４４３に相当する。ＢＬｘは、ビット線（ＢＬ１乃至ＢＬｎ）のいずれか一に対応し、ＯＵＴｘは、出力端子（ＯＵＴ１乃至ＯＵＴｎ）のいずれか一に対応する。図１２（Ａ）に示した構成において、ダイオード、抵抗素子、演算回路（演算素子）、またはスイッチを追加した構成のセンスアンプ回路とすることができる。

図１２（Ｂ）の様に、ビット線（ＢＬｘ）とセンスアンプ１４５１との間に、素子１４５０を設けた構成としてもよい。素子１４５０として、例えばスイッチを用いることができる。

図１２（Ｃ）の様に、素子１４５０を介して端子ＶＲがビット線（ＢＬｘ）と電気的に接続される構成としてもよい。素子１４５０として、例えばスイッチ、抵抗素子、ダイオードを用いることができる。

図１２（Ｄ）は、図１２（Ｃ）における素子１４５０としてスイッチ１４５２を設けた例であり、図１２（Ｆ）はスイッチ１４５２として、制御信号ＰＳＷがゲートに入力されるトランジスタを用いた例である。図１２（Ｄ）や図１２（Ｆ）に示す構成では、端子ＶＲに所定の電位を与え、スイッチ１４５２をオン状態とすることによってビット線（ＢＬｘ）を所定の電位にプリチャージすることができる。こうして、センスアンプ回路４０１を、プリチャージ回路４０２としても用いることができる。

図１２（Ｅ）は、図１２（Ｃ）における素子１４５０として負荷１４５３を設けた例であり、図１２（Ｇ）は負荷１４５３として、ダイオード接続されたトランジスタを用いた例である。図１２（Ｅ）や図１２（Ｇ）に示す構成では、図５（Ｂ）に示したメモリセル１００ａや図５（Ｃ）に示したメモリセル１００ｂから読み出し動作を行う際に、保持された信号電位によってトランジスタ１０２がオフ状態の場合には、端子ＶＲの電位をセンスアンプに入力することができる。

（プリチャージ回路の構成）
次いで、図５（Ａ）におけるプリチャージ回路４０２の構成の具体的な一態様について、図１０を用いて説明する。図１０において、プリチャージ回路４０２はプリチャージ線ＰＲと、複数のスイッチ４４６とを有する。各スイッチ４４６は、メモリセルアレイ４００に配置されたビット線（ＢＬ１乃至ＢＬｎ）毎に設けることができる。各スイッチ４４６によって各ビット線とプリチャージ線ＰＲとの電気的接続を選択し、各ビット線にプリチャージ線ＰＲの電位（プリチャージ電位）を入力することができる。スイッチ４４６としては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチ４４６として、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

なお、プリチャージ回路４０２は、ダイオード、抵抗素子、演算回路（演算素子）、別のスイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。

以上が、メモリエレメントのバリエーションの説明である。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、ロジックエレメント３１０が有するルックアップテーブル３１２の態様について説明する。ルックアップテーブル３１２は複数のマルチプレクサを用いて構成することができる。そして、複数のマルチプレクサの入力端子及び制御端子のうちのいずれかにコンフィギュレーションデータが入力される構成とすることができる。

図３（Ａ）に、ロジックエレメント３１０が有するルックアップテーブル３１２の一態様を示す。

図３（Ａ）において、ルックアップテーブル３１２は、２入力のマルチプレクサを７つ（マルチプレクサ３１、マルチプレクサ３２、マルチプレクサ３３、マルチプレクサ３４、マルチプレクサ３５、マルチプレクサ３６、マルチプレクサ３７）用いて構成されている。マルチプレクサ３１乃至マルチプレクサ３４の各入力端子が、ルックアップテーブル３１２の入力端子Ｍ１乃至Ｍ８となっている。マルチプレクサ３１乃至マルチプレクサ３４の各制御端子は電気的に接続されて、ルックアップテーブル３１２の入力端子ＩＮ３となっている。マルチプレクサ３１の出力端子、及びマルチプレクサ３２の出力端子は、マルチプレクサ３５の２つの入力端子と電気的に接続され、マルチプレクサ３３の出力端子、及びマルチプレクサ３４の出力端子は、マルチプレクサ３６の２つの入力端子と電気的に接続されている。マルチプレクサ３５及びマルチプレクサ３６の各制御端子は電気的に接続されて、ルックアップテーブル３１２の入力端子ＩＮ２となっている。マルチプレクサ３５の出力端子、及びマルチプレクサ３６の出力端子は、マルチプレクサ３７の２つの入力端子と電気的に接続されている。マルチプレクサ３７の制御端子は、ルックアップテーブル３１２の入力端子ＩＮ１となっている。マルチプレクサ３７の出力端子がルックアップテーブル３１２の出力端子ＯＵＴとなっている。

入力端子Ｍ１乃至Ｍ８、及びＩＮ１乃至ＩＮ３のいずれかにコンフィギュレーションメモリ３１１の各記憶回路からコンフィギュレーションデータを入力することによって、ルックアップテーブル３１２によって行われる演算処理の種類を特定することができる。

例えば、図３（Ａ）のルックアップテーブル３１２において、入力端子Ｍ１乃至Ｍ８に、”０”、”１”、”０”、”１”、”０”、”１”、”１”、”１”のデータを入力した場合、図３（Ｃ）に示す等価回路の機能を実現することができる。ここで、入力端子ＩＮ１乃至ＩＮ３には、”Ａ”、”Ｂ”、”Ｃ”を割り当て、出力端子ＯＵＴには”Ｙ”を割り当てる。

図３（Ｂ）に、ロジックエレメント３１０が有するルックアップテーブル３１２の別の一態様を示す。

図３（Ｂ）において、ルックアップテーブル３１２は、２入力のマルチプレクサを３つ（マルチプレクサ４１、マルチプレクサ４２、マルチプレクサ４３）と、２入力のＯＲ回路４４と、用いて構成されている。マルチプレクサ４１及びマルチプレクサ４２の各入力端子が、ルックアップテーブル３１２の入力端子Ｍ１乃至Ｍ４となっている。マルチプレクサ４１の制御端子は、ルックアップテーブル３１２の入力端子ＩＮ１となっている。マルチプレクサ４２の制御端子は、ルックアップテーブル３１２の入力端子ＩＮ２となっている。マルチプレクサ４１の出力端子、及びマルチプレクサ４２の出力端子は、マルチプレクサ４３の２つの入力端子と電気的に接続されている。ＯＲ回路４４の２つの入力端子はそれぞれ、ルックアップテーブル３１２の入力端子ＩＮ３、ＩＮ４となり、ＯＲ回路４４の出力がマルチプレクサ４３の制御端子に入力されている。マルチプレクサ４３の出力端子がルックアップテーブル３１２の出力端子ＯＵＴとなっている。

入力端子Ｍ１乃至Ｍ４、及びＩＮ１乃至ＩＮ４のいずれかにコンフィギュレーションメモリ３１１の各記憶回路からコンフィギュレーションデータを入力することによって、ルックアップテーブル３１２によって行われる演算処理の種類を特定することができる。

例えば、図３（Ｂ）のルックアップテーブル３１２において、入力端子Ｍ１、Ｍ３、Ｍ４、ＩＮ２、ＩＮ４に、”０”、”１”、”０”、”０”、”０”のデータを入力した場合、図３（Ｃ）に示す等価回路の機能を実現することができる。ここで、入力端子ＩＮ１、Ｍ２、ＩＮ３には、”Ａ”、”Ｂ”、”Ｃ”を割り当て、出力端子ＯＵＴには”Ｙ”を割り当てる。

なお、図３（Ａ）及び図３（Ｂ）では、２入力のマルチプレクサを用いて構成したルックアップテーブルの例を示したがこれに限定されない。より多くの入力のマルチプレクサを用いて構成したルックアップテーブルを用いることもできる。

また、ルックアップテーブルは、マルチプレクサの他に、ダイオード、抵抗素子、演算回路（演算素子）、スイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

また、図３（Ａ）や図３（Ｂ）に示したルックアップテーブル３１２を用いて、図３（Ｃ）の様な３入力１出力の演算処理を行う場合について示したがこれに限定されない。ルックアップテーブル及び入力するコンフィギュレーションデータを適宜定めることによって、より多くの入力、多くの出力の演算処理を実現することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、ロジックエレメント３１０が有する選択回路３１４の態様について説明する。選択回路３１４はマルチプレクサやスイッチを用いて構成することができる。そして、マルチプレクサやスイッチの制御端子にコンフィギュレーションデータが入力される構成とすることができる。

図４（Ａ）に、ロジックエレメント３１０が有する選択回路３１４の一態様を示す。

図４（Ａ）において、選択回路３１４は、８入力のマルチプレクサ５１によって構成される。３ビット分のコンフィギュレーションデータを制御端子Ｍに入力することによって、マルチプレクサ５１の入力端子ＩＮ１乃至ＩＮ８それぞれに入力される信号のいずれかを選択的に出力端子ＯＵＴから出力することができる。

なお、図４（Ａ）では、８入力のマルチプレクサを用いて構成した選択回路の例を示したがこれに限定されない。より多くの入力のマルチプレクサを用いて構成した選択回路を用いることもできる。また、選択回路は、マルチプレクサの他に、ダイオード、抵抗素子、演算回路（演算素子）、スイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

図４（Ｂ）に、ロジックエレメント３１０が有する選択回路３１４の別の一態様を示す。

図４（Ｂ）において、選択回路３１４は、スイッチとして機能するトランジスタ６１乃至トランジスタ６４によって構成される。トランジスタ６１のゲートは端子Ｍ１と電気的に接続され、トランジスタ６２のゲートは端子Ｍ２と電気的に接続され、トランジスタ６３のゲートは端子Ｍ３と電気的に接続され、トランジスタ６４のゲートは端子Ｍ４と電気的に接続される。入力端子ＩＮ１は、トランジスタ６１のソースとドレイン間を介して出力端子ＯＵＴと電気的に接続される。入力端子ＩＮ２は、トランジスタ６２のソースとドレイン間を介して出力端子ＯＵＴと電気的に接続される。入力端子ＩＮ３は、トランジスタ６３のソースとドレイン間を介して出力端子ＯＵＴと電気的に接続される。入力端子ＩＮ４は、トランジスタ６４のソースとドレイン間を介して出力端子ＯＵＴと電気的に接続される。図４（Ｂ）において、４ビット分のコンフィギュレーションデータを入力端子Ｍ１乃至Ｍ４に入力することによって、入力端子ＩＮ１乃至ＩＮ４それぞれに入力される信号のいずれかを選択的に出力端子ＯＵＴから出力することができる。なお、トランジスタ６１乃至トランジスタ６４のうちの２つ以上を同時にオン状態とすることによって、入力端子ＩＮ１乃至ＩＮ４のうちの２つ以上を互いに電気的に接続することもできる。

なお、トランジスタ６１乃至トランジスタ６４の代わりに、スイッチとしての機能を有する任意の素子を用いることが可能である。

また、図４（Ｂ）では、４入力、１出力の選択回路の例を示したがこれに限定されない。より多くの入力、より多くの出力の選択回路を用いることもできる。また、選択回路は、マルチプレクサ、ダイオード、抵抗素子、演算回路（演算素子）、スイッチのいずれかまたは全てを更に有していても良い。演算回路（演算素子）としては、バッファ、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、スリーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路（演算素子）を用いることもできる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態６）
プログラマブルＬＳＩの作製方法について説明する。本実施の形態では、図１（Ｃ）や、図１（Ｄ）や、図２（Ｂ）や、図２（Ｃ）に示した記憶回路を構成する素子のうち、チャネルが酸化物半導体層に形成されるトランジスタ１１、容量素子１２、及び演算回路２０１や演算回路２０２を構成するトランジスタ１３３を例に挙げて、プログラマブルＬＳＩの作製方法について説明する。ここで、トランジスタ１３３は、チャネルがシリコン層に形成されるトランジスタである場合を例に挙げる。

なお、図５（Ｂ）におけるトランジスタ１０１、図５（Ｃ）におけるトランジスタ１０１、図５（Ｄ）におけるトランジスタ１０４は、トランジスタ１１と同様に作製することができる。また、図５（Ｂ）における容量素子１０３、図５（Ｄ）における容量素子１０５は、容量素子１２と同様に作製することができる。図５（Ｂ）におけるトランジスタ１０２、図５（Ｃ）におけるトランジスタ１０２及びトランジスタ１４１は、トランジスタ１３３と同様に作製することができる。

まず、図１３（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板から分離された半導体膜７０２とを形成する。

基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。

また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、以下、トランジスタ１３３の作製方法について説明する。なお、具体的な単結晶の半導体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であるボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ／ｃｍ^２以上５００Ｎ／ｃｍ^２以下、好ましくは１１Ｎ／ｃｍ^２以上２０Ｎ／ｃｍ^２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成することができる。

半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、所定の形状にエッチング加工する前の半導体膜に対して行っても良いし、所定の形状にエッチング加工した後の半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、所定の形状にエッチング加工する前の半導体膜に対して、又は所定の形状にエッチング加工した後の半導体膜７０２に対しても行っても良い。

なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発明はこの構成に限定されない。例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等により素子分離したバルクの半導体基板を用いてもよい。また例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプ加熱結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温加熱法を組み合わせた結晶化法を用いても良い。

次に、図１３（Ｂ）に示すように、半導体膜７０２を用いて半導体層７０４を形成する。そして、半導体層７０４上にゲート絶縁膜７０３を形成する。

ゲート絶縁膜７０３は、例えば、プラズマＣＶＤ法又はスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））等を含む膜を、単層で、又は積層させることで、形成することができる。

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。

ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。

次いで、図１３（Ｃ）に示すように、ゲート電極７０７を形成する。

ゲート電極７０７は、導電膜を形成した後、該導電膜を所定の形状に加工することで、形成することができる。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。又は、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。

なお、本実施の形態ではゲート電極７０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。ゲート電極７０７は積層された複数の導電膜で形成されていても良い。

２つの導電膜の組み合わせとして、１層目に窒化タンタル又はタンタルを、２層目にタングステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。

３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

また、ゲート電極７０７に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。

なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また、ゲート電極７０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。

次に、図１３（Ｄ）に示すように、ゲート電極７０７をマスクとして一導電性を付与する不純物元素を半導体層７０４に添加することで、ゲート電極７０７と重なるチャネル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９とが、半導体層７０４に形成される。

本実施の形態では、半導体層７０４にｐ型を付与する不純物元素（例えばボロン）を添加する場合を例に挙げる。

次いで、図１４（Ａ）に示すように、ゲート絶縁膜７０３、ゲート電極７０７を覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線の重なりに起因する寄生容量を更に低減することが可能である。

本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７上に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形成していても良い。

次いで、図１４（Ｂ）に示すように、絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエッチング処理を行うことにより、絶縁膜７１３の上面を平坦化する。なお、後に形成されるトランジスタ１１の特性を向上させるために、絶縁膜７１３の表面は可能な限り平坦にしておくことが好ましい。

以上の工程により、トランジスタ１３３を形成することができる。

次いで、トランジスタ１１の作製方法について説明する。まず、図１４（Ｃ）に示すように、絶縁膜７１３上に酸化物半導体層７１６を形成する。

酸化物半導体層７１６は、絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁膜７１３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

酸化物半導体層としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ_２を含ませてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。

また、酸化物半導体層は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。

また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。

本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。

本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。

また、スパッタリング装置の処理室のリークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。

また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。

なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１３までが形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われるゲート絶縁膜７２１の成膜前に、導電層７１９、導電層７２０まで形成した基板７００にも同様に行ってもよい。

なお、酸化物半導体層７１６を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ−０７Ｎ（関東化学社製）を用いる。

酸化物半導体層７１６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層７１６及び絶縁膜７１３の表面に付着しているレジスト残渣などを除去することが好ましい。

なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水酸基を含む）が含まれていることがある。水分又は水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体層７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層７１６に加熱処理を施す。

酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体層７１６中の水分又は水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ^＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０^１８／ｃｍ^３以下、より好ましくは１×１０^１７／ｃｍ^３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０^１６／ｃｍ^３以下、好ましくは１×１０^１６／ｃｍ^３以下、更に好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。

以上の工程により、酸化物半導体層７１６中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。

酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。

次いで、図１５（Ａ）に示すように、酸化物半導体層７１６と接する導電層７１９と、酸化物半導体層７１６と接する導電層７２０とを形成する。導電層７１９及び導電層７２０は、ソース電極又はドレイン電極として機能する。

具体的に、導電層７１９及び導電層７２０は、スパッタ法や真空蒸着法で導電膜を形成した後、該導電膜を所定の形状に加工することで、形成することができる。

導電層７１９及び導電層７２０となる導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。

また、導電層７１９及び導電層７２０となる導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電層７１９及び導電層７２０に用いることで、酸化膜である絶縁膜と、導電層７１９及び導電層７２０との密着性を高めることができる。

また、導電層７１９及び導電層７２０となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛又は前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。

なお、導電膜のエッチングの際に、酸化物半導体層７１６がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体層７１６の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。

本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしても良い。

なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

また、酸化物半導体層７１６と、ソース電極又はドレイン電極として機能する導電層７１９及び導電層７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。

例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのエッチング加工と、導電層７１９及び導電層７２０を形成するためのエッチング加工とを一括で行うようにしても良い。

ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導体層７１６と導電層７１９及び導電層７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。

次いで、Ｎ_２Ｏ、Ｎ_２、又はＡｒなどのガスを用いたプラズマ処理を行うようにしても良い。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

なお、プラズマ処理を行った後、図１５（Ｂ）に示すように、導電層７１９及び導電層７２０と、酸化物半導体層７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして、ゲート絶縁膜７２１上において、酸化物半導体層７１６と重なる位置にゲート電極７２２を形成する。

そして、ゲート電極７２２が形成された後にゲート電極７２２をマスクとして酸化物半導体層７１６にｎ型の導電性を付与するドーパントを添加し、一対の高濃度領域９０８を形成する。なお、酸化物半導体層７１６のうち、ゲート絶縁膜７２１を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域となる。酸化物半導体層７１６では、一対の高濃度領域９０８の間にチャネル形成領域が設けられている。高濃度領域９０８を形成するためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる。例えば、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、５×１０^１９／ｃｍ^３以上１×１０^２２／ｃｍ^３以下であることが望ましい。ｎ型の導電性を付与するドーパントが添加されている高濃度領域９０８は、酸化物半導体層７１６中の他の領域に比べて導電性が高くなる。よって、高濃度領域９０８を酸化物半導体層７１６に設けることで、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げることができる。

そして、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げることで、トランジスタ１１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、トランジスタ１１の微細化により、コンフィギュレーションメモリ３１１の単位面積あたりの記憶容量を高めることができる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体層７１６に用いた場合、窒素を添加した後、３００℃以上６００℃以下で１時間程度加熱処理を施すことにより、高濃度領域９０８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域９０８中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９０８の導電性を高め、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極とドレイン電極（導電層７１９と導電層７２０）の間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度を、１×１０^２０／ｃｍ^３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。

ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形成することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体層７１６へ侵入し、又は水素が酸化物半導体層７１６中の酸素を引き抜き、酸化物半導体層７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層７１６に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電層７１９及び導電層７２０及び酸化物半導体層７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体層７１６内、ゲート絶縁膜７２１内、或いは、酸化物半導体層７１６と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層７１６に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接、酸化物半導体層７１６に接するのを防ぐことができる。

本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。

なお、ゲート絶縁膜７２１を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電層７１９及び導電層７２０を形成する前に、水分又は水素を低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施されることによって、酸化物半導体層７１６に対して行った先の加熱処理により、酸化物半導体層７１６に酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導体層７１６に酸素が供与される。そして、酸化物半導体層７１６に酸素が供与されることで、酸化物半導体層７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体層７１６には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層７１６をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１６をｉ型に近づけることができる。

また、酸素雰囲気下で酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層７１６中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体層７１６に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１６に添加すれば良い。

また、ゲート電極７２２は、ゲート絶縁膜７２１上に導電膜を形成した後、該導電膜をエッチング加工することで形成することができる。ゲート電極７２２は、ゲート電極７０７、或いは導電層７１９及び導電層７２０と同様の材料を用いて形成することが可能である。

ゲート電極７２２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工することで、ゲート電極７２２を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

以上の工程により、トランジスタ１１が形成される。

トランジスタ１１は、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）と、ゲート電極７２２とが重なっていない。すなわち、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）とゲート電極７２２との間には、ゲート絶縁膜７２１の膜厚よりも大きい間隔が設けられている。よって、トランジスタ１１は、ソース電極及びドレイン電極とゲート電極との間に形成される寄生容量を小さく抑えることができるので、高速動作を実現することができる。

なお、トランジスタ１１として、チャネルが酸化物半導体層に形成されるトランジスタに限定されず、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むトランジスタを用いることもできる。このような半導体材料としては、酸化物半導体の他に、例えば、炭化シリコン、窒化ガリウムなどが挙げられる。このような半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。

また、トランジスタ１１はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。

なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。

第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。

例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。

また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。

例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。

酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化又はｉ型に限りなく近くすることができる。

なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果をより高めることができる。

また、酸化物半導体層７１６の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。

また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。

次に、図１５（Ｃ）に示すように、ゲート絶縁膜７２１、ゲート電極７２２を覆うように、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁膜７２４には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁膜７２４の誘電率を低くすることにより、配線や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることができるためである。なお、本実施の形態では、絶縁膜７２４を単層構造としているが、本発明の一態様はこれに限定されず、２層以上の積層構造としても良い。

次に、ゲート絶縁膜７２１、絶縁膜７２４に開口部を形成し、導電層７２０の一部を露出させる。その後、絶縁膜７２４上に、上記開口部において導電層７２０と接する配線７２６を形成する。

配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をエッチング加工することによって形成される。また、導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、又はこれらを複数組み合わせた材料を用いてもよい。

より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは導電層７２０）との接触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。

次に、図１５（Ｄ）に示すように、配線７２６を覆うように絶縁膜７２７を形成する。更に絶縁膜７２７上に導電膜を形成し、当該導電膜をエッチング加工することによって導電層７３０１を形成する。その後、導電層７３０１を覆うように絶縁膜７３０２を形成し、絶縁膜７３０２上に導電膜７３０３を形成する。こうして、容量素子１２を形成することができる。容量素子１２の一対の電極のうちの一方が導電層７３０１に対応し、一対の電極のうちの他方が導電膜７３０３に対応し、誘電体層が絶縁膜７３０２に対応する。ここで、絶縁膜７２７、導電層７３０１、絶縁膜７３０２、導電膜７３０３の材料は、その他絶縁膜や導電層と同様の材料を用いることができる。

上述した一連の工程により、プログラマブルＬＳＩを作製することができる。

上述の工程を用いることによって、コンフィギュレーションメモリ３１１が有する不揮発性の記憶回路１０が含むトランジスタ１１及び容量素子１２は、揮発性の記憶回路２００を構成するトランジスタ１３３と重ねて配置することができる。こうして、コンフィギュレーションメモリ３１１の占める面積を小さくしてプログラマブルＬＳＩを小型化することができる。また、コンフィギュレーションメモリ３１１の不揮発性の記憶回路１０と揮発性の記憶回路２００の間の、電気的接続を容易にすることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態７）
本実施の形態では、実施の形態３とは異なる構造を有した、酸化物半導体層を用いたトランジスタ１１について説明する。なお、図１５と同じ部分は同じ符号を用いて示し、説明は省略する。

図１６（Ａ）に示すトランジスタ１１は、ゲート電極７２２が酸化物半導体層７１６の上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）が酸化物半導体層７１６の下に形成されているボトムコンタクト型である。

また、酸化物半導体層７１６は、ゲート電極７２２が形成された後に酸化物半導体層７１６にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９１８を有する。また、酸化物半導体層７１６のうち、ゲート絶縁膜７２１を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域９１９である。酸化物半導体層７１６では、一対の高濃度領域９１８の間にチャネル形成領域９１９が設けられている。

高濃度領域９１８は、実施の形態６において説明した高濃度領域９０８と同様に形成することができる。

図１６（Ｂ）に示すトランジスタ１１は、ゲート電極７２２が酸化物半導体層７１６の上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）が酸化物半導体層７１６の上に形成されているトップコンタクト型である。そして、ゲート電極７２２の側部に設けられた、絶縁膜で形成されたサイドウォール９３０を有する。

また、酸化物半導体層７１６は、ゲート電極７２２が形成された後に酸化物半導体層７１６にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９２８と、一対の低濃度領域９２９とを有する。また、酸化物半導体層７１６のうち、ゲート絶縁膜７２１を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域９３１である。酸化物半導体層７１６では、一対の高濃度領域９２８の間に一対の低濃度領域９２９が設けられ、一対の低濃度領域９２９の間にチャネル形成領域９３１が設けられている。そして、一対の低濃度領域９２９は、酸化物半導体層７１６中の、ゲート絶縁膜７２１を間に挟んでサイドウォール９３０と重なる領域に設けられている。

高濃度領域９２８及び低濃度領域９２９は、実施の形態６において説明した高濃度領域９０８と同様に形成することができる。

図１６（Ｃ）に示すトランジスタ１１は、ゲート電極７２２が酸化物半導体層７１６の上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイン電極（導電層７１９及び導電層７２０）が酸化物半導体層７１６の下に形成されているボトムコンタクト型である。そして、ゲート電極７２２の側部に設けられた、絶縁膜で形成されたサイドウォール９５０を有する。

また、酸化物半導体層７１６は、ゲート電極７２２が形成された後に酸化物半導体層７１６にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９４８と、一対の低濃度領域９４９とを有する。また、酸化物半導体層７１６のうち、ゲート絶縁膜７２１を間に挟んでゲート電極７２２と重なる領域がチャネル形成領域９５１である。酸化物半導体層７１６では、一対の高濃度領域９４８の間に一対の低濃度領域９４９が設けられ、一対の低濃度領域９４９の間にチャネル形成領域９５１が設けられている。そして、一対の低濃度領域９４９は、酸化物半導体層７１６中の、ゲート絶縁膜７２１を間に挟んでサイドウォール９５０と重なる領域に設けられている。

高濃度領域９４８及び低濃度領域９４９は、実施の形態６において説明した高濃度領域９０８と同様に形成することができる。

なお、酸化物半導体を用いたトランジスタにおいて、ソース領域またはドレイン領域として機能する高濃度領域をセルフアラインプロセスにて作製する方法の一つとして、酸化物半導体層の表面を露出させて、アルゴンプラズマ処理をおこない、酸化物半導体層のプラズマにさらされた領域の抵抗率を低下させる方法が開示されている（Ｓ． Ｊｅｏｎ ｅｔ ａｌ． ”１８０ｎｍ Ｇａｔｅ Ｌｅｎｇｔｈ Ａｍｏｒｐｈｏｕｓ ＩｎＧａＺｎＯ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ａｐｐｌｉｃａｔｉｏｎｓ”， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ．， ｐｐ．５０４−５０７， ２０１０．）。

しかしながら、上記作製方法では、ゲート絶縁膜を形成した後に、ソース領域またはドレイン領域となるべき部分を露出するべく、ゲート絶縁膜を部分的に除去する必要がある。よって、ゲート絶縁膜が除去される際に、下層の酸化物半導体層も部分的にオーバーエッチングされ、ソース領域またはドレイン領域となるべき部分の膜厚が小さくなってしまう。その結果、ソース領域またはドレイン領域の抵抗が増加し、また、オーバーエッチングによるトランジスタの特性不良が起こりやすくなる。

トランジスタの微細化を進めるには、加工精度の高いドライエッチング法を採用する必要がある。しかし、上記オーバーエッチングは、酸化物半導体層とゲート絶縁膜の選択比が十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。

例えば、酸化物半導体層が十分な厚さであればオーバーエッチングも問題にはならないが、チャネル長を２００ｎｍ以下とする場合には、短チャネル効果を防止する上で、チャネル形成領域となる部分の酸化物半導体層の厚さは２０ｎｍ以下、好ましくは１０ｎｍ以下であることが求められる。そのような薄い酸化物半導体層を扱う場合には、酸化物半導体層のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が増加、トランジスタの特性不良を生じさせるため、好ましくない。

しかし、本発明の一態様のように、酸化物半導体層へのドーパントの添加を、酸化物半導体層を露出させず、ゲート絶縁膜を残したまま行うことで、酸化物半導体層のオーバーエッチングを防ぎ、酸化物半導体層への過剰なダメージを軽減することができる。また、加えて、酸化物半導体層とゲート絶縁膜の界面も清浄に保たれる。従って、トランジスタの特性及び信頼性を高めることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態８）
本実施の形態では、実施の形態６や実施の形態７とは異なる構造を有した、酸化物半導体層を用いたトランジスタについて説明する。なお、図１５と同じ部分は同じ符号を用いて示し、説明は省略する。本実施の形態において示すトランジスタ１１は、ゲート電極７２２が導電層７１９及び導電層７２０と重なる様に設けられている。また、実施の形態６や実施の形態７に示したトランジスタ１１とは、酸化物半導体層７１６に対して、ゲート電極７２２をマスクとした導電型を付与する不純物元素の添加が行われていない点が異なる。

図１７（Ａ）に示すトランジスタ１１は、導電層７１９及び導電層７２０の下方に酸化物半導体層７１６が設けられる例であり、図１７（Ｂ）に示すトランジスタ１１は、導電層７１９及び導電層７２０の上方に酸化物半導体層７１６が設けられる例である。なお、図１７（Ａ）及び図１７（Ｂ）において、絶縁膜７２４の上面が平坦化されていない構成を示したがこれに限定されない。絶縁膜７２４の上面が平坦化されていてもよい。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態９）
一般に、不揮発性のランダムアクセスメモリとして磁気トンネル接合素子（ＭＴＪ素子）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している膜中のスピンの向きが平行であれば低抵抗状態、反平行であれば高抵抗状態となることで情報を記憶する素子である。一方、上記実施の形態で示す不揮発性の記憶回路は、チャネルが酸化物半導体層に形成されるトランジスタを利用したものであって、原理が全く異なっている。表１はＭＴＪ素子（表中、「スピントロニクス（ＭＴＪ素子）」で示す。）と、上記実施の形態で示す酸化物半導体を用いた不揮発性の記憶回路（表中、「ＯＳ／Ｓｉ」で示す。）との対比を示す。

ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまうという欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうといった問題がある。

原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされるとスピンの向きが狂いやすい。また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する必要がある。

さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストから見ても高価であると考えられる。

一方、上記実施の形態で示す不揮発性の記憶回路が有する、酸化物半導体層にチャネルが形成されるトランジスタは、チャネルが形成される領域が金属酸化物でなること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体層にチャネルが形成されるトランジスタは磁界の影響を受けず、ソフトエラーも生じ得ないといった特質を有する。このことからシリコン集積回路と非常に整合性が良いといえる。

本発明の一態様に係るプログラマブルＬＳＩを用いた半導体装置を利用することで、消費電力の低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットが得られる。

本発明の一態様に係るプログラマブルＬＳＩを用いた半導体装置は、表示装置、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。

本発明の一態様に係るプログラマブルＬＳＩを用いた半導体装置を、携帯電話、スマートフォン、電子書籍などの携帯用の電子機器に応用した場合について説明する。

図１８は、携帯用の電子機器のブロック図である。図１８に示す携帯用の電子機器はＲＦ回路４２１、アナログベースバンド回路４２２、デジタルベースバンド回路４２３、バッテリー４２４、電源回路４２５、アプリケーションプロセッサ４２６、フラッシュメモリ４３０、ディスプレイコントローラ４３１、メモリ回路４３２、ディスプレイ４３３、タッチセンサ４３９、音声回路４３７、キーボード４３８などより構成されている。ディスプレイ４３３は表示部４３４、ソースドライバ４３５、ゲートドライバ４３６によって構成されている。アプリケーションプロセッサ４２６はＣＰＵ４２７、ＤＳＰ４２８、インターフェース４２９を有している。例えば、ＣＰＵ４２７、デジタルベースバンド回路４２３、メモリ回路４３２、ＤＳＰ４２８、インターフェース４２９、ディスプレイコントローラ４３１、音声回路４３７のいずれかまたは全てに上記実施の形態で示したプログラマブルＬＳＩを採用することによって、消費電力を低減することができる。

図１９は電子書籍のブロック図である。電子書籍はバッテリー４５１、電源回路４５２、マイクロプロセッサ４５３、フラッシュメモリ４５４、音声回路４５５、キーボード４５６、メモリ回路４５７、タッチパネル４５８、ディスプレイ４５９、ディスプレイコントローラ４６０によって構成される。マイクロプロセッサ４５３はＣＰＵ４６１、ＤＳＰ４６２、インターフェース４６３を有している。例えば、ＣＰＵ４６１、音声回路４５５、メモリ回路４５７、ディスプレイコントローラ４６０、ＤＳＰ４６２、インターフェース４６３のいずれかまたは全てに上記実施の形態で示したプログラマブルＬＳＩを採用することで、消費電力を低減することが可能になる。

本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。

１０ 記憶回路
１１ トランジスタ
１２ 容量素子
３１ マルチプレクサ
３２ マルチプレクサ
３３ マルチプレクサ
３４ マルチプレクサ
３５ マルチプレクサ
３６ マルチプレクサ
３７ マルチプレクサ
４１ マルチプレクサ
４２ マルチプレクサ
４３ マルチプレクサ
４４ ＯＲ回路
５１ マルチプレクサ
６１ トランジスタ
６２ トランジスタ
６３ トランジスタ
６４ トランジスタ
１００ 記憶回路
１０１ トランジスタ
１０２ トランジスタ
１０３ 容量素子
１０４ トランジスタ
１０５ 容量素子
１３３ トランジスタ
１４１ トランジスタ
１８１ トランジスタ
１８２ トランジスタ
２００ 記憶回路
２０１ 演算回路
２０２ 演算回路
２０３ スイッチ
２０４ 演算回路
２０５ スイッチ
２２４ インバータ
３００ メモリエレメント
３１０ ロジックエレメント
３１１ コンフィギュレーションメモリ
３１２ ルックアップテーブル
３１３ レジスタ
３１４ 選択回路
４００ メモリセルアレイ
４０１ センスアンプ回路
４０２ プリチャージ回路
４０３ 列デコーダ
４０４ 行デコーダ
４２１ ＲＦ回路
４２２ アナログベースバンド回路
４２３ デジタルベースバンド回路
４２４ バッテリー
４２５ 電源回路
４２６ アプリケーションプロセッサ
４２７ ＣＰＵ
４２８ ＤＳＰ
４２９ インターフェース
４３０ フラッシュメモリ
４３１ ディスプレイコントローラ
４３２ メモリ回路
４３３ ディスプレイ
４３４ 表示部
４３５ ソースドライバ
４３６ ゲートドライバ
４３７ 音声回路
４３８ キーボード
４３９ タッチセンサ
４４１ バッファ
４４２ 比較器
４４３ ラッチ回路
４４４ インバータ
４４５ インバータ
４４６ スイッチ
４５１ バッテリー
４５２ 電源回路
４５３ マイクロプロセッサ
４５４ フラッシュメモリ
４５５ 音声回路
４５６ キーボード
４５７ メモリ回路
４５８ タッチパネル
４５９ ディスプレイ
４６０ ディスプレイコントローラ
４６１ ＣＰＵ
４６２ ＤＳＰ
４６３ インターフェース
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 半導体層
７０７ ゲート電極
７０９ 不純物領域
７１０ チャネル形成領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１９ 導電層
７２０ 導電層
７２１ ゲート絶縁膜
７２２ ゲート電極
７２４ 絶縁膜
７２６ 配線
７２７ 絶縁膜
９０８ 高濃度領域
９１８ 高濃度領域
９１９ チャネル形成領域
９２８ 高濃度領域
９２９ 低濃度領域
９３０ サイドウォール
９３１ チャネル形成領域
９４８ 高濃度領域
９４９ 低濃度領域
９５０ サイドウォール
９５１ チャネル形成領域
１００ａ メモリセル
１００ｂ メモリセル
１００ｃ メモリセル
１４５０ 素子
１４５１ センスアンプ
１４５２ スイッチ
１４５３ 負荷
７３０１ 導電層
７３０２ 絶縁膜
７３０３ 導電膜

Claims (1)

1. 複数のロジックエレメントを有し、
   前記複数のロジックエレメントそれぞれは、コンフィギュレーションメモリを有し、
   前記コンフィギュレーションメモリは、揮発性の第１の記憶回路と、前記第１の記憶回路に保持されたデータを記憶する第２の記憶回路と、の組を有し、
   前記第１の記憶回路は、前記第１の記憶回路への電源電圧の供給が再開した際に、前記第２の記憶回路に保持されたデータを保持する機能を有し、
   前記第１の記憶回路は、チャネルがシリコンに形成される第１のトランジスタを有し、
   前記第２の記憶回路は、チャネルが酸化物半導体層に形成される第２のトランジスタと、前記第２のトランジスタがオフ状態となることによってフローティングとなるノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有し、
   前記複数のロジックエレメントそれぞれは、前記第１の記憶回路に記憶されたコンフィギュレーションデータに応じて、異なる演算処理を行い、且つ、ロジックエレメント間の電気的接続を変更する手段を有するプログラマブルＬＳＩであって、
   前記第１のトランジスタのゲート電極上に、第１の絶縁層を有し、
   前記第１の絶縁層上に、前記第２のトランジスタを有し、
   前記第２のトランジスタ上に、第２の絶縁層を有し、
   前記第２の絶縁層上に、前記容量素子を有することを特徴とするプログラマブルＬＳＩ。

Images