JP5682651B2 - 半導体デバイス及びその製造方法 - Google Patents

Description

本発明は、半導体デバイス及びその製造方法に関する。

ＧａＮ基板とシリコン基板とを貼り合わせることによって、シリコン基板上にＧａＮ層を形成する方法が知られている（特許文献１及び２参照）。この方法では、まずＧａＮ基板の表面に水素及び窒素イオンをイオン注入法により注入する。その後、ＧａＮ基板のイオン注入された表面とシリコン基板とを貼り合わせる。さらに、イオン注入によってＧａＮ基板の表面近傍に形成された脆弱層を境にＧａＮ基板をシリコン基板から剥離する。このようにして、シリコン基板上にＧａＮ層が形成される。

特表２００５−５１５１５０号公報 特開２００６−２１０６６０号公報

しかしながら、上述のようにイオン注入法を用いると、イオン注入時にＧａＮ基板の表面近傍に転位ループ等の結晶欠陥が発生してしまう。例えば、イオン注入前の転位密度が１×１０⁶個／ｃｍ²である場合、イオン注入後の転位密度は１×１０⁹個／ｃｍ²程度まで増加してしまう。これは、ＧａＮの格子間に水素イオン等が介在することに起因する。したがって、上述の方法では、シリコン基板上に形成されるＧａＮ層の転位密度が大きくなってしまう。そのため、レーザダイオードといった低転位密度のＧａＮが要求される用途に、上記シリコン基板上のＧａＮ層を利用することはできない。

本発明は、上記事情に鑑みて為されたものであり、支持基板上に高品質の窒化物半導体層が形成された複合基板を備える半導体デバイス及びその製造方法を提供することを目的とする。

上述の課題を解決するため、本発明の半導体デバイスは、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に設けられ、支持基板と窒化物半導体層との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層と、を備え、窒化物半導体層の転位密度は１×１０⁸個／ｃｍ²以下であり、窒化物半導体層は接合層側の第１面と第１面とは反対側の第２面とを有しており、第１面における転位密度と第２面における転位密度との差が１×１０²個／ｃｍ²以下である、複合基板と、複合基板の窒化物半導体層上に、順に設けられているバリア層、ドリフト層及びショットキー電極と、を備える。

本発明の半導体デバイスは、支持基板上に高品質の窒化物半導体層が形成されており、この窒化物半導体層の転位密度は低く、窒化物半導体層の厚み方向に転位密度が安定しているため、優れたデバイス特性を示す。

本発明の半導体デバイスにおいては、複合基板の支持基板側に設けられているオーミック電極をさらに備えることができる。また、接合層は、支持基板と窒化物半導体層とを圧着により貼り合わせることによって形成されることが好ましい。また、貼り合わせを実施した後、アニールすることがより好ましい。この場合、支持基板と窒化物半導体層との接合強度を高くすることができる。

窒化物半導体層の厚みは２００μｍ以下であることが好ましい。この複合基板では、窒化物半導体層が薄くても、窒化物半導体層が支持基板によって支持されているので、エピタキシャル成長後の複合基板の反りの発生が抑制される。

接合層の厚みは１００ｎｍ以下であってもよい。
窒化物半導体層は、単結晶の窒化物半導体からなってもよい。

支持基板は導電性を有することが好ましい。この場合、複合基板の厚み方向に電流を流すことができるので、複合基板を縦型の電子デバイスの作製に用いることができる。

なお、半導体デバイスとして発光デバイスを作製する場合であれば、支持基板は光を透過することが好ましい。この場合、発光デバイスを作製する際、支持基板を必ずしも除去する必要がなくなる。

本発明の半導体デバイスの製造方法は、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に設けられ、支持基板と窒化物半導体層との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層と、を備え、窒化物半導体層の転位密度は１×１０⁸個／ｃｍ²以下であり、窒化物半導体層は接合層側の第１面と第１面とは反対側の第２面とを有しており、第１面における転位密度と第２面における転位密度との差が１×１０²個／ｃｍ²以下である、複合基板を準備する工程と、複合基板の窒化物半導体層上にバリア層を成長させる工程と、バリア層上にドリフト層を成長させる工程と、ドリフト層上にショットキー電極を形成する工程と、を含む。

本発明の半導体デバイスの製造方法の第１側面における複合基板を準備する工程は、支持基板と窒化物半導体基板とを圧着により貼り合わせる貼り合わせ工程と、貼り合わせ工程の後窒化物半導体基板をスライスすることによって支持基板上に窒化物半導体層を形成するスライス工程と、を含むことができる。

本発明の半導体デバイスの製造方法の第２側面における複合基板を準備する工程は、第１窒化物半導体基板をスライスすることによって第１窒化物半導体基板よりも薄い第２窒化物半導体基板を形成するスライス工程と、スライス工程の後、第２窒化物半導体基板と支持基板とを圧着により貼り合わせることによって支持基板上に窒化物半導体層を形成する貼り合わせ工程と、を含むことができる。

本発明の半導体デバイスの製造方法は、複合基板の高品質の窒化物半導体層上にバリア層、ドリフト層及びショットキー電極をこの順に形成することにより、優れたデバイス特性を有する半導体デバイスが得られる。

本発明によれば、支持基板上に高品質の窒化物半導体層が形成された複合基板を備える半導体デバイス及びその製造方法が提供される。

半導体デバイスに用いられる複合基板の実施形態を模式的に示す断面図である。 図１に示す断面図に対応するＴＥＭ写真を示す図である。 半導体デバイスに用いられる複合基板の製造方法の実施形態を模式的に示す工程断面図である。 半導体デバイスに用いられる複合基板の製造方法の別の実施形態を模式的に示す工程断面図である。 半導体デバイスに用いられるエピタキシャル基板の実施形態を模式的に示す断面図である。 半導体デバイスの参考形態を模式的に示す断面図である。 半導体デバイスの実施形態を模式的に示す断面図である。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

［複合基板］
図１は、実施形態に係る複合基板を模式的に示す断面図である。図２は、図１に示す断面図に対応する透過型電子顕微鏡（ＴＥＭ）写真を示す図である。図１に示される複合基板１０は、支持基板１２と、窒化物半導体層１４と、支持基板１２と窒化物半導体層１４との間に設けられた接合層１６とを備える。窒化物半導体層１４は、接合層１６側の第１面１４ａと、第１面１４ａとは反対側の第２面１４ｂとを有している。複合基板１０は例えば直径５０ｍｍ以上のウェハ形状を有している。複合基板１０の側面は面取りされてもよい。

（窒化物半導体層）
窒化物半導体層１４は、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、又はこれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ若しくはＩｎＡｌＧａＮ）等のＩＩＩ族窒化物半導体からなる。窒化物半導体層１４は、単結晶からなることが好ましく、六方晶（ウルツ鉱型）の単結晶からなることがより好ましい。窒化物半導体層１４は、例えばｎ型であり、酸素がドープされたＧａＮからなる。窒化物半導体層１４の第１面１４ａには、Ｎ面が配置されてもよいし、ＩＩＩ族面（例えばＧａ面）が配置されてもよいし、ＩＩＩ族面とＮ面とがストライプ状に配置されてもよいし、ドット状に配置されてもよい。とくに規則的にＩＩＩ族面とＮ面とが配置されていなくてもよい。

窒化物半導体層１４の転位密度は、第１面１４ａから第２面１４ｂまで１×１０⁸個／ｃｍ²以下であり、１×１０⁷個／ｃｍ²以下であることが好ましく、１×１０⁶個／ｃｍ²以下であることがより好ましい。第１面１４ａにおける転位密度と第２面１４ｂにおける転位密度との差は１×１０²個／ｃｍ²以下である。第１面１４ａから５０ｎｍ以下の所定距離（例えば３０ｎｍ）離れた面における転位密度と第２面１４ｂにおける転位密度との差は、１×１０²個／ｃｍ²以下であることが好ましい。窒化物半導体層１４の厚み方向における窒化物半導体層１４の転位密度の最大値と最小値との差は１×１０²個／ｃｍ²以下であることが好ましい。すなわち、窒化物半導体層１４の厚み方向において窒化物半導体層１４の転位密度は略一定であることが好ましい。転位密度は、カソードルミネッセンス（ＣＬ）測定を行い、１０μｍ角領域内の非発光となる点の数をカウントして算出される。

窒化物半導体層１４の厚みは２００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましく、５０μｍ以下であることが特に好ましい。窒化物半導体層１４の厚みが薄いと、窒化物半導体材料の使用量を少なくできるので、製造コストを削減できる。また、窒化物半導体層１４の厚みを薄くしても、窒化物半導体層１４は支持基板１２に支持されているので、エピタキシャル成長といった高温時（例えば１１００℃）にも複合基板１０の反りの発生が抑制される。そのため、支持基板１２及び窒化物半導体層１４中のクラックの発生を抑制することができる。窒化物半導体層１４の厚みは１μｍ以上５０μｍ以下であることがより好ましく、1μｍ以上２０μｍ以下であることが特に好ましい。窒化物半導体層１４の厚みが１μｍ未満であると、大電流を窒化物半導体層１４に注
入することが困難になる傾向にある。

窒化物半導体層１４が六方晶の単結晶からなる場合、窒化物半導体層１４の（０００２）面におけるＸ線ロッキングカーブ（ωスキャン）の半値幅ＦＷＨＭは、１００ｓｅｃ以下であることが好ましく、３０〜６０ｓｅｃであることがより好ましい。半値幅ＦＷＨＭが小さいことは、窒化物半導体層１４の結晶性が高いことを示している。

窒化物半導体層１４の第２面１４ｂの表面粗さ（Ｒａ）は１．５ｎｍ以下であることが好ましい。表面粗さは、１０μｍ角領域内でのＡＦＭ測定によって算出される。第２面１４ｂのＰ−Ｖ（最大高低差）は１０ｎｍ以下であることが好ましい。第２面１４ｂの全厚み変動ＴＴＶ(Total Thickness Variation)は１０μｍ以下であることが好ましい。第２面１４ｂの反りは１５μｍ以下であることが好ましい。第２面１４ｂがＩＩＩ族面及びＮ面の両方を含む場合、ＩＩＩ族面とＮ面との段差は１０ｎｍ以下であることが好ましい。

窒化物半導体層１４のキャリア密度は５×１０¹⁷個／ｃｍ³以上であることが好ましい。窒化物半導体層１４の移動度は１００Ｖｓ／ｃｍ²以上であることが好ましい。窒化物半導体層１４の電気抵抗率は７×１０^-3Ω・ｃｍ以下であることが好ましく、５×１０^-3Ω・ｃｍ以下であることがより好ましい。なお、イオン注入法を用いてシリコン基板上に形成されるＧａＮ層の電気抵抗は、１×１０^-2Ω・ｃｍと高くなってしまう。窒化物半導体層１４の第２面１４ｂから２０μｍの深さまでＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析を行った場合に、不純物原子（水素原子、炭素原子、酸素原子、シリコン原子）の合計濃度が１×１０¹⁹個／ｃｍ³以下であることが好ましい。窒化物半導体層１４の第２面１４ｂの全反射蛍光Ｘ線（ＴＸＲＦ）分析を行った場合に、不純物原子（シリコン原子、塩素原子、マンガン原子、鉄原子、ニッケル原子、銅原子、亜鉛原子）の合計濃度が５×１０¹²ａｔｏｍｓ／ｃｍ²以下であることが好ましい。

（支持基板）
支持基板１２の材料は、窒化物半導体層１４の材料より安価であることが好ましい。支持基板１２は導電性を有することが好ましい。この場合、複合基板１０の厚み方向に電流を流すことができるので、複合基板１０を縦型の電子デバイスの製造に用いることができる。導電性を有する支持基板１２の材料としては、カーボン、ＳｉＣ（例えば焼結ＳｉＣ）等の炭化物、Ｓｉ、ＧａＡｓ等の半導体、Ｇａ₂Ｏ₃等の酸化物、Ｍｏ（例えば多結晶Ｍｏ）、Ａｕ、Ａｇ、Ｐｔ、ＷＣ、Ｗ、Ｔｉ等の金属等が挙げられる。支持基板１２は、ＧａＮ（例えば焼結ＧａＮ、多結晶ＧａＮ）からなってもよい。

なお、半導体デバイスが発光デバイスの場合であれば、支持基板１２は光透過性を有することが好ましい。この場合、発光デバイスからの光が支持基板１２を透過するので、複合基板１０を発光デバイスの製造に用いることができる。光透過性を有する支持基板１２の材料としては、ＡｌＮ（例えば焼結ＡｌＮ）、サファイア（α−Ａｌ₂Ｏ₃）、スピネル（ＭｇＡｌ₂Ｏ₄）、Ｇａ₂Ｏ₃、ＭｇＯ、ランガサイト（Ｌａ₃Ｇａ₅ＳｉＯ₁₄）、ダイヤモンド、ＬｉＴａＯ₃、ＬｉＮｂＯ₃、石英（例えば溶融石英）、ガラス等が挙げられる。これらの中でも、光透過性及び導電性の両方を有するＧａ₂Ｏ₃が特に好ましい。支持基板１２は、Ａｌ₂Ｏ₃、ＡｌＳｉＣ、ＳｉＣ、Ｓｉ₃Ｎ₄、ＴｉＮ等からなってもよい。

窒化物半導体層１４の熱膨張係数α１と支持基板１２の熱膨張係数α２との比率（α１／α２）は０．７〜１．３であることが好ましい。この場合、複合基板１０を昇温及び降温しても、窒化物半導体層１４と支持基板１２との熱膨張係数差に起因するクラックや剥離の発生を抑制することができる。窒化物半導体層１４がＧａＮ層の場合、支持基板１２の熱膨張係数α２は、４．０×１０^-6〜４．５×１０^-6[１／Ｋ］であることが好ましい。支持基板１２のヤング率は５００ＧＰａ（５０×１０¹⁰Ｐａ）以下であることが好ましい。この場合、支持基板１２が弾性変形し易いので、窒化物半導体層１４と支持基板１２とを圧着により貼り合わせ易くなる。

支持基板１２は、単結晶、多結晶、焼結体、アモルファスのいずれかの状態の材料からなってもよい。支持基板１２は、融点が高い（８００℃以上、好ましくは１１００℃超）材料からなることが好ましい。支持基板１２は、ＮＨ₃、Ｈ₂といった還元性雰囲気下で安定である事が好ましい。支持基板１２は、安価な材料からなることが好ましい。

支持基板１２の厚みは１００〜１０００μｍであることが好ましい。窒化物半導体層１４の厚みＤ１と支持基板１２の厚みＤ２との比率（Ｄ１／Ｄ２）は１／１０００〜１．５であることが好ましい。支持基板１２の直径は５０ｍｍ以上と大面積であることが好ましい。支持基板の接合層１６側の表面粗さ（Ｒａ）は１．５ｎｍ以下であることが好ましい。

支持基板１２は、支持基板本体と、支持基板本体の表面を覆う被覆層とを有してもよい。被覆層は、Ｐｄ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｒ、Ｎｉ、Ｗ、Ｍｏのうち少なくとも１つ以上を含むことが好ましい。被覆層はＳｉＯ₂等の酸化物、ＴｉＮ、ＡｌＮ、ＣｒＮなどの窒化物からなってもよい。被覆層の厚さは、クラックや大きな反りを生じさせない観点から、１０ｎｍ以上５００ｎｍ以下が好ましい。

（接合層）
接合層１６は、支持基板１２と窒化物半導体層１４との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層（図２のＴＥＭ写真において黒く見える層）である。接合層１６は、窒化物半導体層１４中に転位が導入された構造（結晶方位は例えばｃ軸に配向されている）、又は窒化物半導体層１４中の結晶方位が乱れたアモルファス構造であると考えられる。

接合層１６は、支持基板１２と窒化物半導体層１４とを圧着により貼り合わせることによって形成されることが好ましい。この場合、支持基板１２と窒化物半導体層１４との接合強度（引張り強度とも言う。）を高くすることができる。圧着は、１００〜４００℃の温度、８００〜１２００Ｎ／ｃｍ²の圧力で２〜４分間保持することによって行われることが好ましい。支持基板１２と窒化物半導体層１４とを接着剤によって貼り合わせてもよい。その場合、接合層１６は接着剤からなる。

支持基板１２と窒化物半導体層１４との接合強度は、８ＭＰａ以上であることが好ましく、２０ＭＰａ以上であることが更に好ましい。接合強度は、ＩＮＳＴＲＯＮ社製の引張り試験装置を用いて、複合基板１０に対応する１２ｍｍ角のサンプルを用いて測定される。サンプルと引張り試験装置のジグとは、エポキシ樹脂接着剤によって接着される。

接合層１６の厚みは１００ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましく、２０ｎｍ以下であることが特に好ましい。

以上説明したように、本実施形態の複合基板１０では、支持基板１２上に高品質の窒化物半導体層１４が形成されている。窒化物半導体層１４の転位密度は低く、窒化物半導体層１４の厚み方向に転位密度が安定している。そのため、フォトルミネッセンス（ＰＬ）測定においても発光する。また、複合基板１０では、高品質の窒化物半導体基板を用いる場合に比べて、窒化物半導体材料の使用量を少なくできる。その結果、製造コストを削減できる。さらに、複合基板１０では、窒化物半導体層１４の厚みを薄くした場合でも、支持基板１２が窒化物半導体層１４を支持しているので、複合基板１０全体の反りが小さくなる。よって、フォトルミネッセンス（ＰＬ）測定において、複合基板１０の主面（第２面１４ｂ）におけるＰＬ発光波長の面内バラツキが小さくなる。

［複合基板の製造方法］
図３は、実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。

（準備工程）
まず、支持基板１２と窒化物半導体基板２６を準備する。窒化物半導体基板２６は、例えば特開２０００−１２９００号公報、特開２０００−２２２１２号公報等に記載された方法によって製造される。窒化物半導体基板２６は、例えばＨＶＰＥ法により製造される。窒化物半導体基板２６の製造方法は、高圧溶融法、アモノサーマル法、フラックス法等の液相成長法、窒化物半導体材料（例えばＧａＮ）の粉末を昇華させる昇華法であってもよい。

窒化物半導体基板２６は、ＩＩＩ族面（例えばＧａ面）とＮ面とが同一平面上においてストライプ状に配置されたストライプコア基板であってもよいし、同一平面上においてドット状に配置されたドットコア基板であってもよい。窒化物半導体基板２６は、例えば（０００１）Ｃ面を表面２６ａとするｎ型のＧａＮからなる。ｎ型ドーパントとしては、例えばＯ又はＳｉ等が挙げられる。窒化物半導体基板２６は、例えばＣ面に対してオフ角（０．５度程度が好ましい）を有する面、（１１−２０）Ａ面、（１−１００）Ｍ面、（１−１０２）Ｒ面、Ｍ面に対してオフ角（１５度程度が好ましい）を有する面等を表面２６ａとする半極性のＧａＮ基板でもよい。窒化物半導体基板２６の厚みは例えば１ｍｍ以上である。

窒化物半導体基板２６の外周を円筒研削により整形してもよい。その後、表面（例えばＧａ面）を鏡面研磨し、続いて裏面（例えばＮ面）を鏡面研磨してもよい。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨を行った後、ケミカルメカニカル研磨を行う。

支持基板１２の表面１２ａのＰ−Ｖ（最大高低差）は１０ｎｍ以下であることが好ましい。支持基板１２の表面１２ａの全厚み変動ＴＴＶ(Total Thickness Variation)は１０μｍ以下であることが好ましい。支持基板１２の表面１２ａの反りは１０μｍ以下であることが好ましい。

（洗浄工程）
準備工程の後、必要に応じて支持基板１２の表面１２ａと窒化物半導体基板２６の表面２６ａとを洗浄してもよい。洗浄は例えば以下のように行われる。まず６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行う。次に、７０℃に加熱したＳＣ−１（ＮＨ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、希フッ酸（希フッ化水素酸）洗浄を５分間行う。次に、王水洗浄を５分間行う。次に、純水リンスを１０分間行う。次に、ＩＰＡの蒸気乾燥を１０分間行う。なお、窒化物半導体基板２６に保護膜（例えばＳｉＯ₂膜等）が形成されている場合には、希フッ酸洗浄を実施する必要はない。

（表面活性化工程）
洗浄工程の後、必要に応じて窒化物半導体基板２６の表面２６ａをＲＩＥ（反応性イオンエッチング）により活性化してもよい。表面２６ａは、例えば（０００−１）面（Ｎ面）である。例えば１Ｐａの圧力下でアルゴンプラズマにより表面層を１ｎｍ以上５ｎｍ以下エッチングする。アルゴン（Ａｒ）に替えて、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）等の希ガス、窒素（Ｎ₂）等の不活性ガス、ＧａＮとの反応性を有するガス（例えばアンモニア（ＮＨ₃）、塩素（Ｃｌ₂）、三塩化ホウ素（ＢＣｌ₃）、四塩化ケイ素（ＳｉＣｌ₄））を用いることもできる。

（貼り合わせ工程）
次に、図３（ａ）に示されるように、支持基板１２と窒化物半導体基板２６とを圧着により貼り合わせる。これにより、図３（ｂ）に示されるように、支持基板１２と窒化物半導体基板２６との間に接合層１６が形成される。圧着は、１００〜４００℃の温度、８００〜１２００Ｎ／ｃｍ²の圧力で行われることが好ましい。支持基板１２及び窒化物半導体基板２６にかかる最大圧力と最小圧力との差を５Ｎ／ｃｍ²以下とすることが好ましい。支持基板１２と窒化物半導体基板２６とを接着剤によって貼り合わせてもよい。

接合方法としては、直接接合法、表面活性化接合法等が挙げられる。直接接合法では、支持基板１２の表面１２ａと窒化物半導体基板２６の表面２６ａとを洗浄して貼り合わせた後、６００〜１２００℃に昇温させることが好ましい。表面活性化接合法では、プラズマ又はイオン等により表面１２ａ及び表面２６ａを活性化させた後、室温〜４００℃の低温で加圧することが好ましい。

また、接着剤により支持基板１２と窒化物半導体基板２６とを接合してもよい。窒化物半導体基板２６がＧａＮ基板の場合には、酸化物もしくは窒化物と水とを主成分とするセラミック系接着剤を用いることが好ましい。酸化物としては、ＧａＮの熱膨張係数に近い熱膨張係数を有するＡｌＮ、Ａｌ₂Ｏ₃、ＺｒＯ₂等が挙げられる。また、窒化物半導体基板２６がＧａＮ基板の場合には、ＫＯＨやＨ₂Ｏ₂などを介してＯＨ基によるボンディングにより支持基板１２と窒化物半導体基板２６とを接合してもよい。

さらに、陽極接合法、超音波接合法、冷間圧延接合法、拡散接合法等の接合方法を用いて、支持基板１２と窒化物半導体基板２６とを接合してもよい。

支持基板１２と窒化物半導体基板２６とを接合した後、接合強度を向上するために、アニール処理を行うことが好ましい。例えば、窒素雰囲気下、１１００℃で３０分以上加熱する。昇温及び降温時には、支持基板１２と窒化物半導体基板２６との熱膨張係数差に起因するクラックの発生を抑制するために、１００℃／分以下の速度で昇温及び降温を行うことが好ましい。

（スライス工程）
次に、図３（ｂ）に示されるように、窒化物半導体基板２６の表面２６ａに平行な平面Ｐに沿って窒化物半導体基板２６をスライスする。これにより、図１に示されるように、支持基板１２上に窒化物半導体層１４を形成する。スライス時のカーフロス（切り代）は１００μｍ以下であることが好ましい。スライスには、例えば、マルチワイヤソー、ワイヤー放電加工、ブレード（内周刃、外周刃等）を用いることができる。カーフロスを小さくする観点から、直径０．１ｍｍ以下のマルチワイヤソーを用いることが好ましい。スライス方法としては、特開２００６−１９０９０９号公報に記載された方法を用いることができる。カーフロスを小さくするには、ブラスメッキワイヤーとダイヤモンドスラリー（遊離砥粒）を用いることが好ましい。

（研磨工程）
次に、必要に応じて窒化物半導体層１４の第２面１４ｂ（例えばＧａ面）を研磨してもよい。研磨する厚さは、５０μｍ以下が好ましい。研磨方法としては、特開２００６−１９６６０９号公報や特開２００４−３１１５７５号公報に記載された方法を用いることができる。さらに、第２面１４ｂを鏡面研磨してもよい。鏡面研磨では、例えばダイヤモンドスラリーを使用したメカニカル研磨を行った後に、ケミカルメカニカル研磨を行う。第２面１４ｂの表面粗さ（Ｒａ）が１．５ｎｍ以下となるように鏡面研磨することが好ましい。

（洗浄工程）
次に、必要に応じて窒化物半導体層１４の第２面１４ｂを洗浄してもよい。洗浄は例えば以下のように行われる。まず６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行う。次に、７０℃に加熱したＳＣ−１（ＮＨ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行う。次に、純水リンスを１０分間行う。次に、希フッ酸洗浄を５分間行う。次に、純水リンスを１０分間行う。次に、ＩＰＡの蒸気乾燥を１０分間行う。

上記工程を経ることによって、複合基板１０が製造される。本実施形態の複合基板の製造方法では、支持基板１２上に高品質の窒化物半導体層１４を形成することができる。窒化物半導体層１４の転位密度は低く、窒化物半導体層１４の厚み方向に転位密度が安定している。また、スライス工程の後に、窒化物半導体基板２６と新たな支持基板とを貼り合わせ、スライスすることによって、新たな複合基板を製造することができる。よって、高価な窒化物半導体基板２６を再利用することができるので、製造コストを低減することができる。

図４は、別の実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。この方法では、図３に示される方法の貼り合わせ工程とスライス工程の順番を入れ替えている。図４に示される方法では、スライス工程の後、貼り合わせ工程を行うことによって、複合基板１０を製造する。

スライス工程では、窒化物半導体基板２６（第１窒化物半導体基板）をスライスすることによって、窒化物半導体基板２６よりも薄い窒化物半導体基板２８（第２窒化物半導体基板）を形成する。窒化物半導体基板２８の厚みは３００μｍ以下であることが好ましい。貼り合わせ工程の前に、窒化物半導体基板２８の両面を鏡面研磨することが好ましい。貼り合わせ工程では、窒化物半導体基板２８と支持基板１２とを圧着により貼り合わせることによって、支持基板１２上に窒化物半導体層１４を形成する。

図４に示される本実施形態の複合基板の製造方法では、図３に示される方法と同様に、支持基板１２上に高品質の窒化物半導体層１４を形成することができる。

［エピタキシャル基板］
図５は、実施形態に係るエピタキシャル基板を模式的に示す断面図である。図５に示されるエピタキシャル基板３０は、複合基板１０と、複合基板１０の窒化物半導体層１４上に設けられたエピタキシャル層３２とを備える。エピタキシャル層３２は、中間層３２ａと、ｎ型クラッド層３２ｂと、活性層３２ｃと、ｐ型クラッド層３２ｄと、ｐ型コンタクト層３２ｅとを順に窒化物半導体層１４上に備える。エピタキシャル層３２は少なくとも１つ以上の窒化物半導体層を含むことが好ましい。

エピタキシャル層３２は、例えばＭＯＣＶＤ法により成長される。成長時には、通常、約１１００℃まで昇温し、約１１００℃から降温させる。原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＮＨ₃）、モノシラン（ＳｉＨ₄）、シクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）等を用いることができる。

本実施形態のエピタキシャル基板３０は複合基板１０を備えるので、支持基板１２上に高品質の窒化物半導体層１４が形成されている。

［半導体デバイス］
図６は、参考形態に係る半導体デバイスを模式的に示す断面図である。図６に示される半導体デバイス４０は、ＬＤやＬＥＤ等の発光デバイスである。半導体デバイス４０は、複合基板１０を備える。複合基板１０の窒化物半導体層１４上には、エピタキシャル層３２の一部をｎ型クラッド層３２ｂに至るまでエッチングしたエピタキシャル構造３３が設けられている。このため、エピタキシャル構造３３の表面には、ｐ型コンタクト層３２ｅ及びｎ型クラッド層３２ｂが露出している。露出したｐ型コンタクト層３２ｅ上にはｐ側電極４２ａが設けられている。露出したｎ型クラッド層３２ｂ上にはｎ側電極４２ｂが設けられている。ｐ側電極４２ａ及びｎ側電極４２ｂは、それぞれバンプ４４ａ及び４４ｂによってヒートシンク４６に電気的に接続されている。半導体デバイス４０では、活性層
３２ｃから発光する光が複合基板１０を透過して外部に照射される。

本参考形態の半導体デバイス４０は複合基板１０を備えるので、支持基板１２上に高品質の窒化物半導体層１４が形成されている。そのため、本実施形態の半導体デバイス４０は優れた発光特性を示す。

図７は、実施形態に係る半導体デバイスを模式的に示す断面図である。図７に示される半導体デバイス５０は、ショットキーバリアダイオード等の電子デバイスである。半導体デバイス５０は、複合基板１０を備える。複合基板１０の窒化物半導体層１４上には、バリア層５２、ドリフト層５４がこの順にエピタキシャル層として設けられており、その上にショットキー電極５８が設けられている。また、複合基板１０の支持基板１２側の面には、オーミック電極５６が設けられている。

本実施形態の半導体デバイス５０は複合基板１０を備えるので、支持基板１２上に高品質の窒化物半導体層１４が形成されている。そのため、本実施形態の半導体デバイス５０は優れた電気特性を示す。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。

以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。

（実施例１）
ＨＶＰＥ法を用いてＧａＮインゴットを成長させた。ＧａＮインゴット（ＧａＮ基板）は、酸素がドープされたｎ型ＧａＮからなる。ＧａＮインゴットの直径は５０．８ｍｍ（２インチ）、厚みは１ｍｍ、表面はＣ面（オフ角０．５度）であった。

その後、ＧａＮインゴットの外周を円筒研削により整形した。さらに、ＧａＮインゴットの表面（Ｇａ面）の鏡面研磨を行った後、裏面（Ｎ面）の鏡面研磨を行った。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨を行った後、ケミカルメカニカル研磨を行った。表面粗さ（Ｒａ）が１．５ｎｍ以下、Ｐ−Ｖが１０ｎｍ以下、ＴＴＶが１０μｍ以下、反りが１０μｍ以下となるように加工した。

また、直径２．５インチ、厚さ４００μｍのサファイア基板を準備した。表面粗さ（Ｒａ）が１．５ｎｍ以下、Ｐ−Ｖが１０ｎｍ以下、ＴＴＶが１０μｍ以下、反りが１０μｍ以下となるように加工した。

続いて、ＧａＮインゴット及びサファイア基板を洗浄した。まず、６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行った。次に、７０℃に加熱したＳＣ−１（ＮＨ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、希フッ酸洗浄を５分間行った。次に、王水洗浄を５分間行った。次に、純水リンスを１０分間行った。次に、ＩＰＡの蒸気乾燥を１０分間行った。

次に、ＧａＮインゴットの接合面（（０００−１）面（Ｎ面））はＲＩＥ（反応性イオンエッチング）により活性化した。１Ｐａの圧力下でアルゴンプラズマにより表面層を１ｎｍエッチングした。

次に、ＧａＮインゴットの（０００−１）面（Ｎ面）とサファイア基板の（０００１）Ｃ面とを接合させた。ＧａＮインゴットとサファイア基板の＜１−１００＞方向及び＜１１−２０＞方向の面方位を５度以下に一致させた。具体的には、ＧａＮインゴットとサファイア基板とを貼り合わせ、１００℃の雰囲気温度下、１０００Ｎ／ｃｍ²の圧力で５分間保持した。ＧａＮインゴット及びサファイア基板にかかる最大圧力と最小圧力との差を５Ｎ／ｃｍ²以下とした。

さらに、窒素雰囲気下、１１００℃で３０分以上アニールを行った。なお、１００℃／分以下の速度で昇温及び降温を行った。

次に、サファイア基板上に厚さ２５０μｍのＧａＮ層が残るようにＧａＮインゴットをスライスした。スライスは、直径０．０７ｍｍのブラスメッキワイヤーを有するアッパーカット式マルチワイヤソーを用いて、高濃度の油性ダイヤモンドスラリーを使用しながら行った。ワイヤー速度は平均５００ｍ／ｍｉｎとして、インゴットの送り速度は１〜１．５ｍｍ／ｈとした。また、ワイヤーテンションは１０Ｎとした。このようにして接合基板を作製した。

続いて、接合基板の外周に面取り加工を施した後、接合基板の表面（Ｇａ面）の鏡面研磨を行った。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨の後、ケミカルメカニカル研磨を行った。研磨後の表面粗さが１．５ｎｍとなるように加工した。これにより、サファイア基板上のＧａＮ層の厚みを２２０μｍとした。メカニカル研磨では、直径４５０ｍｍの錫製定盤を用いた。定盤の回転数は４０ｒｐｍとした。加工液としては、水溶性の多結晶ダイヤモンドスラリーを用いた。スラリー中の砥粒の粒度は０．５μｍ以下とした。荷重は２５０ｇ／ｃｍ²とした。ケミカルメカニカル研磨では、直径４５０ｍｍの定盤を用いた。研磨パッドとしては、不織布（商品名ｓｕｂａ６００）を用いた。定盤の回転数は４０ｒｐｍとした。加工液としては、コロイダルシリカとナノダイヤモンドとの混合液を用いた。荷重は２５０ｇ／ｃｍ²とした。

次に、ＧａＮ層の表面を洗浄した。具体的には、まず６０℃に加熱したイソプロピルアルコール（ＩＰＡ）を用いた超音波洗浄を１０分間行った。次に、７０℃に加熱したＳＣ−１（ＮＨ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、７０℃に加熱したＳＣ−２（ＨＣｌ／Ｈ₂Ｏ₂／Ｈ₂Ｏ）を用いた洗浄を１０分間行った。次に、純水リンスを１０分間行った。次に、希フッ酸洗浄を５分間行った。次に、純水リンスを１０分間行った。次に、ＩＰＡの蒸気乾燥を１０分間行った。

以上のようにして、実施例１の複合基板を作製した。
（実施例２）
サファイア基板上に厚さ２００μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ１７０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例２の複合基板を作製した。

（実施例３）
サファイア基板上に厚さ１５０μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ１２０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例３の複合基板を作製した。

（実施例４）
サファイア基板上に厚さ１００μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ７０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例４の複合基板を作製した。

（実施例５）
サファイア基板上に厚さ５０μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ２０μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例５の複合基板を作製した。

（実施例６）
サファイア基板上に厚さ２５μｍのＧａＮ層が残るようにＧａＮインゴットをスライスし、サファイア基板上に厚さ５μｍのＧａＮ層が残るように研磨したこと以外は実施例１と同様にして、実施例６の複合基板を作製した。

（評価結果）
実施例１〜６の複合基板について、サファイア基板及びＧａＮ層にクラックが発生するか否かを観測し、複合基板の反りを測定した。結果を表１に示す。その結果、ＧａＮ層の厚みが５０μｍ以下が特に好ましいことが分かった。

また、実施例５の複合基板について断面ＴＥＭ観察を行った。結果を図２に示す。サファイア基板とＧａＮ層との間に見られる接合層（黒く見える層）の厚みは約２０ｎｍであった。また、接合層上のＧａＮ層に歪や転位は見られず、均一で高品質であることが確認された。

さらに、実施例５の複合基板について、カソードルミネッセンス（ＣＬ）観察によりＧａＮ層の表面の転位密度を測定した。ＣＬ観察では、転位があるとバンド端の発光が非発光となる。この暗点の数をカウントすることによって転位密度を算出した。ＣＬ観察は倍率１０００倍、波長３６５ｎｍの光を用いて行った。その結果、転位密度は、接合前と同じ１×１０⁶個／ｃｍ²であった。接合層とＧａＮ層との界面からＧａＮ層表面まで転位密度は略一定であった。最大転位密度と最小転位密度との差は１×１０²個／ｃｍ²以下であった。

さらに、実施例５の複合基板について、二結晶Ｘ線回折装置を用いてＧａＮ層の結晶性を評価した。具体的には、ＧａＮ層の（０００２）面におけるＸ線ロッキングカーブ（ωスキャン）の半値幅ＦＷＨＭを測定した。その結果、半値幅ＦＷＨＭは３７ｓｅｃであった。接合前の半値幅ＦＷＨＭは３０ｓｅｃであったので、半値幅ＦＷＨＭは接合前後で殆ど変化していないことが確認された。

さらに、実施例５の複合基板について、ホール測定によりＧａＮ層の電気特性を評価した。その結果、ＧａＮ層のキャリア密度は５×１０¹⁸個／ｃｍ³であった。ＧａＮ層の移動度は１９０Ｖｓ／ｃｍ²であった。ＧａＮ層の電気抵抗率は７×１０^-3Ω・ｃｍであった。

さらに、実施例５の複合基板について、ＧａＮ層の表面から２０μｍの深さまでＳＩＭＳ分析を行うことにより、ＧａＮ層の不純物濃度を測定した。その結果は以下の通りであった。
水素原子：２×１０¹⁷個／ｃｍ³
炭素原子：３×１０¹⁶個／ｃｍ³
酸素原子：６×１０¹⁸個／ｃｍ³
ケイ素原子：３×１０¹⁷個／ｃｍ³。

さらに、実施例５の複合基板について、ＧａＮ層の表面のＴＸＲＦ分析を行うことにより、ＧａＮ層の表面不純物濃度を測定した。その結果は以下の通りであった。
Ｓｉ：２２０×１０¹⁰ａｔｏｍｓ／ｃｍ²
Ｃｌ：４８×１０¹⁰ａｔｏｍｓ／ｃｍ²
Ｍｎ：５×１０¹⁰ａｔｏｍｓ／ｃｍ²
Ｆｅ：５×１０¹⁰ａｔｏｍｓ／ｃｍ²
Ｎｉ：３×１０¹⁰ａｔｏｍｓ／ｃｍ²
Ｃｕ：４×１０¹⁰ａｔｏｍｓ／ｃｍ²
Ｚｎ：５×１０¹⁰ａｔｏｍｓ／ｃｍ²。

さらに、実施例５の複合基板について、１０μｍ角領域内のＡＦＭ測定により、ＧａＮ層の表面粗さＲａ及び最大高低差Ｐ−Ｖを測定した。その結果は以下の通りであった。
Ｒａ：１．５ｎｍ
Ｐ−Ｖ：１５ｎｍ。

さらに、実施例５の複合基板について、反り及びＴＴＶを測定した。その結果は以下の通りであった。
反り：１５μｍ
ＴＴＶ：８μｍ。

さらに、実施例５の複合基板について、ＩＮＳＴＲＯＮ社製の引張り試験装置を用いて、サファイア基板とＧａＮ層との接合強度を測定した。複合基板のサンプルサイズは１２ｍｍ角とした。引張り試験装置の上部ジグと下部ジグとの間にサンプルを挟み、上部ジグとサンプルのＧａＮ層表面とをエポキシ樹脂接着剤により接着し、下部ジグとサンプルのサファイア基板の裏面とをエポキシ樹脂接着剤により接着した。その結果、引っ張り荷重３５０ｋｇｆにおいてサファイア基板とＧａＮ層とが剥離した。よって、サファイア基板とＧａＮ層との接合強度は、８ＭＰaであった。

（実施例７〜１７）
サファイア基板に代えて表２に示される各支持基板を用いたこと以外は実施例２（ＧａＮ層の厚み１７０μｍ）と同様にして、実施例７〜１７の複合基板を作製した。なお、支持基板の表面粗さが１．５ｎｍ以下にならないものについては、プラズマＣＶＤ法（４００℃）により厚さ１００ｎｍのＳｉＯ₂膜を支持基板の表面に形成した後、研磨することによって、表面粗さを１．５ｎｍ以下とした。表中、評価Ｃは好ましく、評価Ｂは評価Ｃより好ましく、評価Ａは最も好ましいことを示している。

（ＬＥＤ）
実施例５の複合基板を用いて以下のようにＬＥＤを作製した。まず、複合基板のＧａＮ層上に、ＭＯＣＶＤ法により、エピタキシャル層を形成した。具体的には、まず、ＭＯＣＶＤ炉の反応室内に配置されたサセプタ上に、サファイア基板をサセプタ側にして複合基板を配置した。

次に、複合基板の温度を１０５０℃に昇温し、反応室内の圧力を１０１ｋＰａとした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＡ、ＮＨ₃、ＳｉＨ₄）を供給した。これにより、Ｓｉがドープされた厚さ５０ｎｍのｎ型Ａｌ_0.1Ｇａ_0.9Ｎ中間層をＧａＮ層上に成長させた。

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１１００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ₃、ＳｉＨ₄）を供給した。これにより、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎ中間層上に、Ｓｉがドープされた厚さ２μｍのｎ型ＧａＮクラッド層を成長させた。

次に、ｎ型ＧａＮクラッド層上に、多重量子井戸構造を有する活性層を形成した。具体的には、厚さ１５ｎｍのノンドープＩｎ_0.01Ｇａ_0.99Ｎ障壁層と厚さ５０ｎｍのノンドープＩｎ_0.1Ｇａ_0.9Ｎ井戸層とを交互に積層した。活性層の最下層と最上層がＩｎ_0.01Ｇａ_0.99Ｎ障壁層となるようにした。Ｉｎ_0.1Ｇａ_0.9Ｎ井戸層を６層、Ｉｎ_0.01Ｇａ_0.99Ｎ障壁層を７層成長させた。Ｉｎ_0.01Ｇａ_0.99Ｎ障壁層は、反応室内の圧力を１０１ｋＰａ、複合基板の温度を９００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＩ、ＮＨ₃）を供給することによって成長した。Ｉｎ_0.1Ｇａ_0.9Ｎ井戸層は、反応室内の圧力を１０１ｋＰａ、複合基板の温度を８００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＩ、ＮＨ₃）を供給することによって成長した。

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１０５０℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＴＭＡ、ＮＨ₃、Ｃｐ₂Ｍｇ）を供給した。これにより、活性層上に、Ｍｇがドープされた厚さ２０ｎｍのｐ型Ａｌ_0.12Ｇａ_0.88Ｎクラッド層を成長させた。

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１０５０℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ₃、Ｃｐ₂Ｍｇ）を供給した。これにより、ｐ型Ａｌ_0.12Ｇａ_0.88Ｎクラッド層上に、Ｍｇがドープされた厚さ１５０ｎｍのｐ型ＧａＮコンタクト層を成長させた。

次に、ｐ型ＧａＮコンタクト層の表面中央部上に、電子ビーム（ＥＢ）蒸着法を用いて、ｐ側電極としてＮｉ／Ａｕ電極を形成した。その後、ｐ型ＧａＮコンタクト層から活性層までをドライエッチングにより除去して、ｎ型ＧａＮクラッド層を露出させた。露出したｎ型ＧａＮクラッド層上に、電子ビーム蒸着法を用いて、ｎ側電極としてＴｉ／Ａｌ／Ｔｉ／Ａｕ電極を形成した。

（評価結果）
上述のようにして得られたＬＥＤに、電流密度が１００Ａ／ｃｍ²となるように電流を印加した。このときＬＥＤから発光する波長４５０ｎｍの光の発光強度と、発光波長のバラツキを測定した。また、比較のために、複合基板に代えてＧａＮ自立基板を用いて上記と同様に作製したＬＥＤの発光強度及び発光波長のバラツキも測定した。ここで、発光強度は、同一の複合基板から得られた複数のＬＥＤについて測定した発光強度の平均値とした。また、同一の複合基板から得られた複数のＬＥＤのうち最も発光強度が高かったＬＥＤの発光強度を１００とした場合の相対値を発光強度とした。また、同一の複合基板から得られた複数のＬＥＤの発光波長の最大値と最小値との差を発光波長のバラツキとした。結果を表３に示す。

表３から、両ＬＥＤの発光強度及び発光波長のバラツキが同等であることが確認された。すなわち、実施例１の複合基板を備えたＬＥＤは十分な発光特性を有していることが確認された。

（ショットキーバリアダイオード）
実施例１７の複合基板を用いて以下のようにショットキーバリアダイオードを作製した。まず、複合基板のＧａＮ層上に、ＭＯＣＶＤ法により、エピタキシャル層を形成した。具体的には、まず、ＭＯＣＶＤ炉の反応室内に配置されたサセプタ上に、Ｍｏ基板をサセプタ側にして複合基板を配置した。

次に、複合基板の温度を１１００℃に昇温し、反応室内の圧力を１０１ｋＰａとした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ₃、ＳｉＨ₄）を供給した。これにより、Ｓｉがドープされた厚さ２μｍのｎ⁺型ＧａＮバリア層（キャリア密度は２×１０¹⁸個／ｃｍ³）をＧａＮ層上に成長させた。

次に、反応室内の圧力を１０１ｋＰａ、複合基板の温度を１１００℃とした状態で、反応室内に原料ガス（ＴＭＧ、ＮＨ₃、ＳｉＨ₄）を供給した。これにより、ｎ⁺型ＧａＮバリア層上に、Ｓｉがドープされた厚さ１２μｍのｎ^-型ＧａＮドリフト層（キャリア密度は２×１０¹⁶個／ｃｍ³）を成長させた。

次に、Ｍｏ基板の裏面にオーミック電極としてＴｉ／Ａｌ／Ｔｉ／Ａｕ電極を形成した。また、ｎ^-型ＧａＮドリフト層上に、ショットキー電極としてＰｔ電極を形成した。

上述のようにして得られたショットキーバリアダイオードの絶縁耐圧は９６０Ｖ、オン抵抗は２ｍΩ・ｃｍ²であった。

１０ 複合基板、１２ 支持基板、１４ 窒化物半導体層、１４ａ 窒化物半導体層の第１面、１４ｂ 窒化物半導体層の第２面、１６ 接合層、２６ 窒化物半導体基板（第１窒化物半導体基板）、２８ 第２窒化物半導体基板、３０ エピタキシャル基板、３２ エピタキシャル層、４０，５０ 半導体デバイス、５２ バリア層、５４ ドリフト層、５６ オーミック電極、５８ ショットキー電極。

Claims (10)

1. 支持基板と、窒化物半導体層と、前記支持基板と前記窒化物半導体層との間に設けられ、前記支持基板と前記窒化物半導体層との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層と、を備え、前記窒化物半導体層の転位密度は、１×１０⁸個／ｃｍ²以下であり、前記窒化物半導体層は、前記接合層側の第１面と、前記第１面とは反対側の第２面とを有しており、前記第１面における転位密度と前記第２面における転位密度との差が１×１０²個／ｃｍ²以下である、複合基板と、
   前記複合基板の前記窒化物半導体層上に、順に設けられているバリア層、ドリフト層及びショットキー電極と、を備える半導体デバイス。
2. 前記複合基板の前記支持基板側に設けられているオーミック電極をさらに備える請求項１に記載の半導体デバイス。
3. 前記接合層は、前記支持基板と前記窒化物半導体層とを圧着により貼り合わせることによって形成される、請求項１または請求項２に記載の半導体デバイス。
4. 前記窒化物半導体層の厚みは２００μｍ以下である、請求項１〜３のいずれか一項に記載の半導体デバイス。
5. 前記接合層の厚みは１００ｎｍ以下である、請求項１〜４のいずれか一項に記載の半導体デバイス。
6. 前記窒化物半導体層は、単結晶の窒化物半導体からなる、請求項１〜５のいずれか一項に記載の半導体デバイス。
7. 前記支持基板は導電性を有する、請求項１〜６のいずれか一項に記載の半導体デバイス。
8. 支持基板と、窒化物半導体層と、前記支持基板と前記窒化物半導体層との間に設けられ、前記支持基板と前記窒化物半導体層との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層である接合層と、を備え、前記窒化物半導体層の転位密度は、１×１０⁸個／ｃｍ²以下であり、前記窒化物半導体層は、前記接合層側の第１面と、前記第１面とは反対側の第２面とを有しており、前記第１面における転位密度と前記第２面における転位密度との差が１×１０²個／ｃｍ²以下である、複合基板を準備する工程と、
   前記複合基板の前記窒化物半導体層上にバリア層を成長させる工程と、
   前記バリア層上にドリフト層を成長させる工程と、
   前記ドリフト層上にショットキー電極を形成する工程と、
   を含む半導体デバイスの製造方法。
9. 前記複合基板を準備する工程は、
   支持基板と窒化物半導体基板とを圧着により貼り合わせる貼り合わせ工程と、
   前記貼り合わせ工程の後、前記窒化物半導体基板をスライスすることによって、前記支持基板上に窒化物半導体層を形成するスライス工程と、
   を含む請求項８に記載の半導体デバイスの製造方法。
10. 前記複合基板を準備する工程は、
    第１窒化物半導体基板をスライスすることによって、前記第１窒化物半導体基板よりも薄い第２窒化物半導体基板を形成するスライス工程と、
    前記スライス工程の後、前記第２窒化物半導体基板と支持基板とを圧着により貼り合わせることによって、前記支持基板上に窒化物半導体層を形成する貼り合わせ工程と、
    を含む請求項８に記載の半導体デバイスの製造方法。