JP5471165B2 - 画像処理装置、表示システム、電子機器及び画像処理方法 - Google Patents

Description

本発明は、画像処理装置、表示システム、電子機器及び画像処理方法等に関する。

近年、表示素子として液晶素子を用いたＬＣＤ（Liquid Crystal Display：ＬＣＤ）パネルや、表示素子として有機発光ダイオード（Organic Light Emitting Diode：以下、ＯＬＥＤと略す）（広義には、発光素子）を用いた表示パネル（表示装置）が普及している。特に、ＯＬＥＤは、高い応答速度を有し、コントラスト比を向上させることができる。そのため、ＯＬＥＤをマトリックス状に配置させた表示パネルによれば、視野角が広く、高画質の画像を表示できる。

ところが、ＯＬＥＤを用いた表示パネルでは、１画素を構成する色成分毎に異なる有機材料を用いるため、使用後の輝度の劣化の度合いに差が生じ、画質の低下を招いていた。また、ＯＬＥＤを用いた表示パネルでは、製造に起因する輝度及び色むらが製品歩留まりを低下させ、低コスト化を阻害する要因にもなっていた。従って、輝度及び色むらを軽減できれば、使用後の画質の低下を防止できる上に、低コスト化に寄与できるようになる。

このようなＯＬＥＤの輝度及び色むらを補正する技術については、例えば特許文献１及び特許文献２に開示されている。特許文献１には、表示素子を駆動する定電流源への電源電圧を制御することにより、温度、表示パネルの寿命、電流駆動変化等の外部要因に応じた制御を行うドライバー回路が開示されている。また、特許文献２には、各色成分の入力画素データを解析して１フレーム毎に階調のヒストグラムを生成し、これらに基づいて輝度の総和を求め、この総和を用いて画素データを補正するメイン制御回路が開示されている。

特表２００５−５３０２０３号公報 特開２００７−６５０１５号公報

しかしながら、輝度及び色むらは、発光素子自体のばらつきや、発光素子を駆動する駆動電流のばらつきに起因する。そのため、特許文献１及び特許文献２に開示された技術では、発光素子自体のばらつきと該発光素子を駆動する駆動電流のばらつきとを同時に補正することができず、ＯＬＥＤを用いた表示パネルの輝度及び色むらを高精度に軽減することができなかった。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減する画像処理装置、表示システム、電子機器及び画像処理方法等を提供することができる。

本発明にかかる画像処理装置のひとつは、発光素子を有する表示装置に表示される画素
データを補正する画像処理装置であって、前記発光素子の動作電流に対応した第１の情報
を記憶する第１の記憶部と、前記第１の情報に基づいて、前記画素データを補正する画素
データ補正部と、前記第１の情報を用いて第２の情報を生成する補正情報生成部と、前記
第２の情報を記憶する第２の記憶部と、前記画素データの補正範囲に対応した制御データ
が設定される条件設定レジスターと、前記制御データに基づいて、前記画素データの補正
可否を判別する処理を行う画素データ解析部と、を含み、前記画素データ補正部において
、前記画素データ解析部の処理結果に基づいて、前記画素データの補正処理のイネーブル
制御が行われ、前記条件設定レジスターは、Ｒ成分用条件設定レジスター、Ｇ成分用条件
設定レジスター、及び、Ｂ成分用条件設定レジスターを含み、前記イネーブル制御として
、前記画素データのＲ成分に対する制御、前記画素データのＧ成分に対する制御、及び、
前記画素データのＢ成分に対する制御が行われ、前記Ｒ成分に対する制御は、前記Ｒ成分
用条件設定レジスターに設定された値に基づいて行われ、前記Ｇ成分に対する制御は、前
記Ｇ成分用条件設定レジスターに設定された値に基づいて行われ、前記Ｂ成分に対する制
御は、前記Ｂ成分用条件設定レジスターに設定された値に基づいて行われ、前記制御データは、前記Ｒ、Ｇ、Ｂ毎の色成分画素値が、所定の階調値に対応する画素値以上であることを指定することを特徴とする。
上記の画像処理装置において、更に、動作電流値取込部を含み、前記動作電流値取込部
は、前記表示装置に電源電圧を供給する電源線に挿入された抵抗回路に流れる電流に基づ
いて前記第１の情報を取得することが好ましい。
本発明にかかる表示システムのひとつは、複数のロウ信号線と、前記複数のロウ信号線
と交差して設けられる複数のカラム信号線と、前記複数のロウ信号線のいずれかと前記複
数のカラム信号線のいずれかと、により特定され駆動電流に応じた輝度で発光する発光素子とを有する表示パネルと、前記複数のロウ信号線を駆動するロウドライバーと、前記複数のカラム信号線を駆動するカラムドライバーと、を有する表示装置と、前記ロウドライバー及び前記カラムドライバーに表示タイミング制御信号を出力すると共に、前記カラムドライバーに前記画素データを出力する上記の画像処理装置と、を含むことを特徴とする。
本発明にかかる電子機器は、発光素子を有する表示装置に表示される画素データを補正
する電子機器であって、上記の画像処理装置を含むことを特徴とする。
本発明にかかる画像処理方法のひとつは、発光素子を有する表示装置に表示される画素
データを補正する画像処理方法であって、前記発光素子の動作電流に対応した第１の情報
を記憶する第１の情報記憶ステップと、前記第１の情報に基づいて、前記画素データを補
正する画素データ補正ステップと、前記第１の情報を用いて第２の情報を生成する補正情
報生成ステップと、前記第２の情報を記憶する第２の第２の情報記憶ステップと、前記画
素データの補正範囲に対応した制御データを設定する条件設定ステップと、前記制御デー
タに基づいて、前記画素データの補正可否を判別する処理を行う画素データ解析ステップ
と、を含み、前記画素データ補正ステップにおいて、前記画素データ解析ステップの処理
結果に基づいて、前記画素データの補正処理のイネーブル制御が行われ、前記条件設定ス
テップにおいて、Ｒ成分用条件設定、Ｇ成分用条件設定、及び、Ｂ成分用条件設定と、が
行われ、前記イネーブル制御は、前記画素データのＲ成分に対する制御、前記画素データ
のＧ成分に対する制御、及び、前記画素データのＢ成分に対する制御、を含み、前記Ｒ成
分に対する制御は、前記Ｒ成分用条件設定で設定された値に基づいて行われ、前記Ｇ成分
に対する制御は、前記Ｇ成分用条件設定で設定された値に基づいて行われ、前記Ｂ成分に
対する制御は、前記Ｂ成分用条件設定で設定された値に基づいて行われ、前記制御データは、前記Ｒ、Ｇ、Ｂ毎の色成分画素値が、所定の階調値に対応する画素値以上であることを指定することを特徴とする。

本態様によれば、表示装置の１又は複数の画素単位で発光素子の動作電流に対応した情報を記憶し、該情報に基づいて画素データを補正するようにしたので、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減することができるようになる。

（２）本発明の他の態様に係る画像処理装置では、前記１又は複数の画素が有する発光素子の動作電流に対応した補正情報を生成する補正情報生成部を含み、前記情報記憶部は、前記補正情報を記憶する。

本態様によれば、上記の効果に加えて、１又は複数の画素が有する発光素子の動作電流に対応した補正情報を生成し、該補正情報を情報記憶部に記憶するようにしたので、同じ動作電流値に対して、色成分や表示装置の種類に応じた最適な補正情報を生成できるようになり、高精度な輝度及び色むらの補正が可能となる。

（３）本発明の他の態様に係る画像処理装置では、前記補正情報生成部は、１画面内において前記１又は複数の画素が有する発光素子の動作電流の最小動作電流を基準とした差分情報に基づいて前記補正情報を生成する。

本態様によれば、上記の効果に加えて、最小動作電流を基準として各動作電流に対応して差分情報を生成し、該差分情報に基づいて補正情報を生成するようにしたので、補正情報の情報量を削減できるようになる。

（４）本発明の他の態様に係る画像処理装置では、画素データの補正範囲に対応した制御データが設定される条件設定レジスターと、前記条件設定レジスターに設定された制御データに基づいて、前記画素データの補正可否を判別する処理を行う画素データ解析部とを含み、前記画素データ補正部は、前記画素データ解析部の処理結果に基づいて、前記画素データの補正処理のイネーブル制御が行われる。

本態様によれば、上記の効果に加えて、例えば、画像内の肌色等のグラデーション部分は色むらが見えやすくなるため画素データの補正を行い、雲等の白い部分が多い画像については画素データを補正することなく明るさを確保する、という色フィルター処理を実現できるようになる。

（５）本発明の他の態様に係る画像処理装置では、画素データを調整するための調整データが記憶される調整データ記憶部を含み、前記画素データ補正部は、前記調整データ記憶部に記憶された前記調整データを用いて、前記画素データを補正する。

本態様によれば、補正情報に基づくが素データの補正処理の効果に加えて、所望する輝度及び色むらの微調整が可能な画像処理装置を提供できるようになる。

（６）本発明の他の態様に係る画像処理装置では、前記画素データに対応した画素クロックに同期して、前記１又は複数の発光素子の動作電流に対応した情報を順次取り込む動作電流値取込部を含み、前記動作電流値取込部は、前記表示装置に電源電圧を供給する電源線に挿入された抵抗回路に流れる電流に基づいて、前記動作電流に対応した情報を取り込む。

本態様によれば、上記の効果に加えて、動作電流を取り込むための余分な外部回路を不要にし、表示システムの構成の簡素化に寄与できる画像処理装置を提供できるようになる。

（７）本発明の他の態様は、表示システムが、複数のロウ信号線と、前記複数のロウ信号線と交差して設けられる複数のカラム信号線と、前記複数のロウ信号線のいずれかと前記複数のカラム信号線のいずれかとにより特定され駆動電流に応じた輝度で発光する複数の発光素子とを有する表示パネルと、前記複数のロウ信号線を駆動するロウドライバーと、前記複数のカラム信号線を駆動するカラムドライバーと、前記ロウドライバー及び前記カラムドライバーに表示タイミング制御信号を出力すると共に、前記カラムドライバーに前記画素データを出力する上記のいずれか記載の画像処理装置とを含む。

本態様によれば、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減する表示システムを提供できるようになる。

（８）本発明の他の態様は、表示システムが、複数のロウ信号線と、前記複数のロウ信号線と交差して設けられる複数のカラム信号線と、前記複数のロウ信号線のいずれかと前記複数のカラム信号線のいずれかとにより特定され駆動電流に応じた輝度で発光する複数の発光素子とを有する表示パネルと、前記複数のロウ信号線を駆動するロウドライバーと、前記複数のカラム信号線を駆動するカラムドライバーと、前記ロウドライバー及び前記カラムドライバーに表示タイミング制御信号を出力すると共に、前記カラムドライバーに前記画素データを出力する上記記載の画像処理装置と、前記表示パネル、前記ロウドライバー、前記カラムドライバー、及び前記画像処理装置に電源を供給する電源供給部とを含み、前記画像処理装置は、前記表示パネルに電源電圧を供給する電源線に挿入された抵抗に流れる電流に対応した動作電流を取り込む。

本態様によれば、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減し、動作電流を取り込むための余分な外部回路を不要にして構成が簡素化された表示システムを提供できるようになる。

（９）本発明の他の態様は、電子機器が、上記のいずれか記載の画像処理装置を含む。

本態様によれば、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減する画像処理装置が適用された電子機器を提供できるようになる。

（１０）本発明の他の態様は、発光素子を有する表示装置の表示画像を構成する画素に対応した画素データを補正する画像処理方法が、前記表示装置の１又は複数の画素単位で、前記１又は複数の画素が有する発光素子の動作電流に対応した情報を記憶する情報記憶ステップと、前記情報記憶ステップにおいて記憶された前記動作電流に対応した情報に基づいて、画素データを補正する画素データ補正ステップとを含む。

本態様によれば、表示装置の１又は複数の画素単位で発光素子の動作電流に対応した情報を記憶し、該情報に基づいて画素データを補正するようにしたので、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減することができるようになる。

（１１）本発明の他の態様に係る画像処理方法では、前記１又は複数の画素が有する発光素子の動作電流に対応した補正情報を生成する補正情報生成ステップを含み、前記補正情報生成ステップは、１画面内において前記１又は複数の画素が有する発光素子の動作電流の最小動作電流を基準とした差分情報に基づいて前記補正情報を生成し、前記情報記憶ステップは、前記補正情報を記憶する。

本態様によれば、上記の効果に加えて、最小動作電流を基準として各動作電流に対応して差分情報を生成し、該差分情報に基づいて補正情報を生成するようにしたので、補正情報の情報量を削減できるようになる。

（１２）本発明の他の態様に係る画像処理方法では、画素データの補正範囲に対応した制御データが設定される条件設定ステップと、前記条件設定ステップにおいて設定された制御データに基づいて、前記画素データの補正可否を判別する処理を行う画素データ解析ステップとを含み、前記画素データ補正ステップは、前記画素データ解析ステップにおける処理結果に基づいて、前記画素データの補正処理のイネーブル制御を行う。

本態様によれば、上記の効果に加えて、例えば、画像内の肌色等のグラデーション部分は色むらが見えやすくなるため画素データの補正を行い、雲等の白い部分が多い画像については画素データを補正することなく明るさを確保する、という色フィルター処理を実現できるようになる。

本発明に係る実施形態における表示システムの構成例のブロック図。 本実施形態における画素回路の構成例の回路図。 図２の発光素子の原理的な構成例を模式的に示す図。 図１のタイミングコントローラーの構成例のブロック図。 図４の電流測定値取込回路の構成例のブロック図。 図４の電流測定値取込回路の動作例の説明図。 図４の補正情報生成回路の構成例のブロック図。 図７の最小値保持回路の構成例のブロック図。 図７のＬＵＴ及びＬＵＴ参照回路の動作説明図。 図４の画素データ解析回路の動作説明図。 図４の画素データ解析回路の構成例のブロック図。 図４の画素データ補正回路の構成例のブロック図。 図４又は図１２のユーザー用ＬＵＴの説明図。 本実施形態における表示システムが適用された電子機器の構成を示す斜視図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。

図１に、本発明に係る実施形態における表示システムの構成例のブロック図を示す。この表示システムは、表示素子としての発光素子であるＯＬＥＤを用いた表示パネル（発光パネル）を有し、各ＯＬＥＤは、タイミングコントローラーにより生成された表示タイミング制御信号に基づいて、ロウドライバー及びカラムドライバーにより駆動される。

より具体的には、表示システム１０は、表示パネル２０と、ロウドライバー３０と、カラムドライバー４０と、タイミングコントローラー５０（広義には、画像処理回路又は画像処理装置）と、ホスト６０と、電源回路７０（電源供給部）とを含む。表示パネル２０には、Ｙ方向に延びる複数のデータ信号線ｄ１〜ｄＮ（Ｎは２以上の整数）及び複数のカラム信号線ｃ１〜ｃＮがＸ方向に配設されると共に、各カラム信号線及び各データ信号線と交差するようにＸ方向に延びる複数のロウ信号線ｒ１〜ｒＭ（Ｍは２以上の整数）がＹ方向に配設される。各カラム信号線（より具体的には、各カラム信号線及び各データ信号線）と各ロウ信号線との交差位置には画素回路が形成され、表示パネル２０には、複数の画素回路がマトリックス状に配置される。

なお、図１では、Ｘ方向の隣接するＲ成分の画素回路ＰＲ、Ｇ成分の画素回路ＰＧ及びＢ成分の画素回路ＰＢにより１ドットが構成される。Ｒ成分の画素回路ＰＲは、赤色の表示色を発光するＯＬＥＤを有し、Ｇ成分の画素回路ＰＧは、緑色の表示色を発光するＯＬＥＤを有し、Ｂ成分の画素回路ＰＢは、青色の表示色を発光するＯＬＤＥを有する。

ロウドライバー３０は、表示パネル２０のロウ信号線ｒ１〜ｒＭに接続されている。ロウドライバー３０は、例えば１垂直走査期間内に、表示パネル２０のロウ信号線ｒ１〜ｒＭを順次選択し、各ロウ信号線の選択期間に選択パルスを出力する。

カラムドライバー４０は、表示パネル２０のデータ信号線ｄ１〜ｄＮ、カラム信号線ｃ１〜ＣＮに接続されている。カラムドライバー４０は、カラム線ｃ１〜ＣＮに所与の電源電圧を印加すると共に、例えば１水平走査期間毎に、１ライン分の画素データ（画像データ）に対応した階調電圧をそれぞれ各データ信号線に印加する。これにより、第ｊ（１≦ｊ≦Ｍ、ｊは整数）行が選択される水平走査期間に、第ｊ行の第ｋ（１≦ｋ≦Ｎ、ｋは整数）列目の画素回路に、画素データに対応した階調電圧が印加されることになる。

図２に、本実施形態における画素回路ＰＲの構成例の回路図を示す。図２では、画素回路ＰＲの電気的な等価回路の構成例を示すが、画素回路ＰＲと共に１画素を構成する画素回路ＰＧ及び画素回路ＰＢも図２と同様の構成を有する。また、図１の表示パネル２０の他の画素を構成する画素回路も、図２と同様の構成を有する。

図２の画素回路ＰＲは、ロウ信号線ｒｊとカラム信号線ｃｋとの交差位置に形成される。画素回路ＰＲは、駆動トランジスターＴＲｊｋと、スイッチトランジスターＳＷｊｋと、キャパシターＣｊｋと、赤色の表示色を発光する発光素子ＬＲｊｋとを含む。スイッチトランジスターＳＷｊｋのゲートにはロウ信号線ｒｊが接続され、スイッチトランジスターＳＷｊｋのソースにはデータ信号線ｄｋに接続され、スイッチトランジスターＳＷｊｋのドレインには駆動トランジスターＴＲｊｋのゲートが接続される。駆動トランジスターＴＲｊｋのソースは、発光素子ＬＲｊｋのアノードに接続され、駆動トランジスターＴＲｊｋのドレインは、カラム信号線ｃｋに接続される。発光素子ＬＲｊｋのカソードは、接地される。また、駆動トランジスターＴＲｊｋのゲートにはキャパシターＣｊｋの一端が接続され、駆動トランジスターＴＲｊｋのドレインにはキャパシターＣｊｋの他端が接続される。

このような構成において、ロウ信号線ｒｊに選択パルスが印加されると、スイッチトランジスターＳＷｊｋが導通状態となり、データ線ｄｋに印加された画素データに対応した電圧が駆動トランジスターＴＲｊｋのゲートに印加される。このとき、カラム信号線ｃｋに所与の電源電圧が印加されていると、駆動トランジスターＴＲｊｋが導通状態となって、発光素子ＬＲｊｋに駆動電流が流れる。このとき、発光素子ＬＲｊｋからは赤色の表示色を発光される。

図３に、図２の発光素子ＬＲｊｋの原理的な構成例を模式的に示す。

発光素子ＬＲｊｋは、ガラス基板ＧＬｊｋ上に、陽極ＰＥｊｋとなる透明電極（例えばＩＴＯ（Indium Thin Oxide））が形成される。陽極ＰＥｊｋの上方には、陰極ＮＥｊｋが形成される。そして、陽極ＰＥｊｋと陰極ＮＥｊｋとの間に、発光層等を含む有機層が形成される。有機層は、陽極ＰＥｊｋの上面に形成された正孔輸送層ＰＨｊｋと、正孔輸送層ＰＨｊｋの上面に形成された発光層ＥＭｊｋと、発光層ＥＭｊｋと陰極ＮＥｊｋとの間に形成された電子輸送層ＥＨｊｋとを有する。

例えば、ロウ信号線ｒｊに選択パルスを印加し、データ信号線ｄｋの印加電圧に応じて駆動トランジスターＴＲｊｋにドレイン電流を発生させると、図３の陽極ＰＥｊｋと陰極ＮＥｊｋとの間の電位差が与えられる。陽極ＰＥｊｋと陰極ＮＥｊｋとの間の電位差を与えると、陽極ＰＥｊｋからの正孔と陰極ＮＥｊｋからの電子とが発光層ＥＭｊｋ内で再結合する。このとき発生したエネルギーにより発光層ＥＭｊｋの分子が励起状態となり、基底状態に戻るときに放出されるエネルギーが光となる。この光は、透明電極で形成された陽極ＰＥｊｋとガラス基板ＧＬｊｋとを通る。

図１において、タイミングコントローラー５０は、ロウドライバー３０及びカラムドライバー４０に対し、表示タイミング制御信号を供給すると共に、カラムドライバー４０に対して、表示画像に対応した画素データを供給する。これにより、ロウドライバー３０及びカラムドライバー４０は、１垂直走査期間内に順次選択した走査ラインを構成する画素の発光素子に、画素データに対応する動作電流を供給することができるようになる。本実施形態におけるタイミングコントローラー５０は、表示パネル２０の各画素を駆動するための電流値（動作電流値）を保持しておき、この電流値に基づいて補正した画素データをカラムドライバー４０に供給することで、ＯＬＥＤの輝度及び色むら（即ち、輝度むら及び色むら、以下同様）を補正する。即ち、表示パネル２０の１又は複数の画素単位で、１又は複数の画素が有する発光素子の動作電流に対応した情報を記憶する情報記憶ステップと、情報記憶ステップにおいて記憶された前記動作電流に対応した情報に基づいて、画素データを補正する画素データ補正ステップとにより、発光素子の輝度及び色むらを補正する。

このため、タイミングコントローラー５０にはバッファーメモリー８０が接続され、バッファーメモリー８０に、各画素の動作電流値（動作電流に対応した情報）を格納しながら補正情報生成ステップとして補正情報を生成し、該補正情報に基づいて画素データを補正する。なお、このバッファーメモリー８０には、動作電流値の他に、少なくとも１フレーム分の画素データをバッファリングするようにしてもよい。或いは、このバッファーメモリー８０を設けることなく、バッファーメモリー８０と同様の機能を有するメモリーをタイミングコントローラー５０に内蔵するようにしてもよい。

ホスト６０は、表示画像に対応した画素データを生成すると共に、タイミングコントローラー５０内の各種制御レジスターに制御データを設定して、ロウドライバー３０及びカラムドライバー４０による表示パネル２０の表示制御を行う。

電源回路７０は、複数種類の電源電圧を生成し、表示パネル２０、ロウドライバー３０、カラムドライバー４０、及びタイミングコントローラー５０の各部に電源電圧を供給する。本実施形態では、ＯＬＥＤを含む各画素の動作電流値を電源回路７０からの電源線上で測定し、この動作電流値に基づいて画素データを補正することで、ＯＬＥＤの輝度及び色むらを補正する。

この輝度及び色むらは、例えば図２に示す画素回路ＰＲにおいて、発光素子ＬＲｊｋのばらつきや発光素子ＬＲｊｋの駆動電流のばらつきに起因する。ここで、発光素子ＬＲｊｋのばらつきは、発光素子ＬＲｊｋを流れる電流Ｉｊｋのばらつきに対応し、発光素子ＬＲｊｋの駆動電流のばらつきは、駆動トランジスターＴＲｊｋのドレイン電流ＤＲｊｋのばらつきに対応する。各画素の動作電流は、例えばＯＬＥＤ自体の特性のみならず、該ＯＬＥＤを駆動するための駆動トランジスターやデータ信号線を駆動する駆動回路の特性に依存するため、上記のような各画素の動作電流に対応した電流値に基づいて画素データを補正することで、ＯＬＥＤ及び該ＯＬＥＤを駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減することができるようになる。

そこで、表示システム１０は、ＤＣ／ＤＣコンバーター７２と、抵抗回路７４と、Ａ／Ｄコンバーター（ＡＤＣ）７６とを含む。ＤＣ／ＤＣコンバーター７２は、電源回路７０によって生成された直流の電源電圧のレベルを変換して、変換後の直流の電源電圧を表示パネル２０、ロウドライバー３０、カラムドライバー４０及びタイミングコントローラー５０等に供給する。電源回路７０とＤＣ／ＤＣコンバーター７２とを接続する電源線には抵抗回路７４が挿入される。Ａ／Ｄコンバーター７６は、抵抗回路７４と並列に接続され、画素クロックＤＣＬＫに同期して、抵抗回路７４に流れるアナログの電流値をデジタルの電流値ｃｕｒｉに変換してタイミングコントローラー５０に出力する。

このような構成により、画素クロックＤＣＬＫに同期して１画素単位で発光素子を点灯させる毎に、電源回路７０に接続される電源線に挿入された抵抗回路７４の電流値を取り込むことができる。この電流値は、上記の１画素を構成する発光素子の動作電流値に対応している。

図４に、図１のタイミングコントローラー５０の構成例のブロック図を示す。

タイミングコントローラー５０は、電流測定値取込回路１００（動作電流値取込部）、補正情報生成回路１１０（補正情報生成部）、データ記憶部１３０、画素データ解析回路１４０（画素データ解析部）、条件設定レジスター１５０、画素データ補正回路１６０、ユーザー用ＬＵＴ１７０（調整データ記憶部）、カラム信号生成回路１８０、ロウ信号生成回路１９０を含む。データ記憶部１３０は、画素データ記憶部１３２と、補正情報記憶部１３４とを含む。

このようなタイミングコントローラー５０を構成する各部には、ホスト６０又は図示しない表示タイミング生成回路によって生成されたデータイネーブル信号ＤＥ及び画素クロックＤＣＬＫが入力される。ホスト６０からの画素データは、画素クロックＤＣＬＫに同期して入力され、データイネーブル信号ＤＥは、ホスト６０からの画素データが有効であることを示す信号である。

電流測定値取込回路１００は、表示すべき画像の画素データに対応した画素クロックＤＣＬＫに同期して、表示パネル２０の１画素が有する１つの発光素子の動作電流値（又は動作電流に対応した情報）を順次取り込む。このとき、電流測定値取込回路１００は、表示パネル２０に電源電圧を供給する電源回路７０からの電源線に挿入された抵抗回路に流れる電流値を、動作電流値として取り込む。なお、電流測定値取込回路１００は、複数の発光素子の電流値を、画素クロックＤＣＬＫに同期して取り込むようにしてもよい。

補正情報生成回路１１０は、電流測定値取込回路１００によって取り込まれた動作電流値に基づいて補正情報を生成する。これにより、同じ動作電流値に対して、色成分や表示パネル２０の種類に応じた最適な補正情報を生成できるようになり、高精度な輝度及び色むらの補正が可能となる。より具体的には、補正情報生成回路１１０は、それぞれ取り込まれた動作電流値のうち１画面内において最小動作電流値（最小動作電流に対応した情報）を基準とした差分情報に基づいて補正情報を生成する。補正情報生成回路１１０によって生成された補正情報は、データ記憶部１３０の補正情報記憶部１３４（情報記憶部）に格納される。このように差分情報に基づいて補正情報を生成することで、情報量を削減でき、補正情報記憶部１３４に確保すべき容量を少なくできるようになる。補正情報記憶部１３４に格納された補正情報は、画素データ補正回路１６０に供給される。

データ記憶部１３０の画素データ記憶部１３２には、例えばホスト６０から表示すべき画像に対応した１フレーム分の画素データが順次格納され、バッファリングされる。なお、ホスト６０からの画素データは、バッファーメモリー８０で一旦バッファリングされてから、画素データ記憶部１３２に格納されるようにしてもよい。画素データ記憶部１３２に格納された画素データは、画素データ解析回路１４０と画素データ補正回路１６０に出力される。

画素データ解析回路１４０は、条件設定レジスター１５０に設定された制御データに基づいて、色成分毎に、画素データの補正可否を判別する処理を行い、その処理結果に基づいて、色成分毎に、画素データ補正回路１６０の補正処理のイネーブル制御を行う。この条件設定レジスター１５０には、例えばホスト６０により、画素データの補正範囲に対応した制御データが設定される。

即ち、画素データの補正範囲に対応した制御データが設定される条件設定ステップと、条件設定ステップにおいて設定された制御データに基づいて、画素データの補正可否を判別する処理を行う画素データ解析ステップとを含み、画素データの補正処理は、画素データ解析ステップにおける処理結果に基づいてイネーブル制御される。このように画素データ解析回路１４０が、画素データ補正回路１６０における画素データの補正処理のイネーブル制御を行うようにしたので、例えば色フィルター処理等の画素データ特有の補正が可能となる。

画素データ補正回路１６０は、補正情報記憶部１３４に記憶された補正情報に基づいて、色成分毎に、画素データ記憶部１３２に記憶された画素データに対する補正処理を行う。補正情報は、表示パネル２０の発光素子の動作電流値に基づいて生成されるため、画素データ補正回路１６０は、駆動される発光素子の動作電流値に応じたが素データの補正を行うことができる。

更に、本実施形態では、画素データ補正回路１６０は、ホスト６０を介してユーザーが設定可能なユーザー用ＬＵＴ１７０（調整データ記憶部）を用いて、画素データを調整することができるようになっている。ユーザー用ＬＵＴ１７０には、画素データを調整するための設定情報としての調整データが、所望の画素データに対して出力すべき調整後の画素データとして予め記憶されており、例えば画素データ補正回路１６０は、画素データの補正処理に先立って、ユーザー用ＬＵＴ１７０を参照して画素データを調整した後、調整後の画素データに対して上記の補正情報を用いた補正処理を行う。これにより、ユーザーが所望する輝度及び色むらの微調整が可能となる。

カラム信号生成回路１８０は、カラムドライバー４０を制御するカラム信号を生成し、該カラム信号をカラムドライバー４０に対して出力する。ロウ信号生成回路１９０は、ロウドライバーを制御するロウ信号を生成し、該ロウ信号をロウドライバー３０に対して出力する。カラム信号及びロウ信号は、表示タイミング制御信号として、タイミングコントローラー５０から、カラムドライバー４０及びロウドライバー３０に対して供給される。

このような構成により、タイミングコントローラー５０は、表示パネルの１画素単位で発光素子の動作電流に対応した情報を記憶し、該情報に基づいて画素データを補正するようにしたので、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減することができるようになる。

以下では、本実施形態におけるタイミングコントローラー５０の各部の構成例について説明する。

＜電流測定値取込回路＞
図５に、図４の電流測定値取込回路１００の構成例のブロック図を示す。なお、本実施形態では、電流測定値取込回路１００の構成は、図５に示すものに限定されるものではない。
図６に、図４の電流測定値取込回路１００の動作例の説明図を示す。

電流測定値取込回路１００は、立ち下がり検出回路１０２、立ち上がり検出回路１０４、インターバルレジスター１０６、ラッチ回路１０８を含む。立ち下がり検出回路１０２は、画素クロックＤＣＬＫに同期して、データイネーブル信号ＤＥの立ち下がりを検出する。ここで、データイネーブル信号ＤＥがＨレベルのとき、画素クロックＤＣＬＫに同期して出力される画素データが有効であるものとし、データイネーブル信号ＤＥがＬレベルのとき画素データが無効であるものとする。このような立ち下がり検出回路１０２の検出結果は、立ち上がり検出回路１０４に供給される。

インターバルレジスター１０６には、垂直ブランキング期間ｖｂｃを指定する期間に対応する制御データが例えばホスト６０により設定され、この垂直ブランキング期間ｖｂｃに対応する制御データは立ち上がり検出回路１０４に対して供給される。

立ち上がり検出回路１０４は、立ち下がり検出回路１０２により、データイネーブル信号ＤＥの立ち下がりが検出された後、インターバルレジスター１０６に設定された制御データに対応した垂直ブランキング期間ｖｂｃが経過した後に、画素クロックＤＣＬＫに同期してデータイネーブル信号ＤＥの立ち上がりを検出する。立ち上がり検出回路１０４の検出結果は、ラッチ回路１０８に供給される。

ラッチ回路１０８には、立ち上がり検出回路１０４の検出結果の他に、図１のＡ／Ｄコンバーター７６によってデジタル値に変換された電流値ｃｕｒｉ、データイネーブル信号ＤＥ及び画素クロックＤＣＬＫが入力される。そして、ラッチ回路１０８は、立ち上がり検出回路１０４によってデータイネーブル信号ＤＥの立ち上がりが検出されると、データイネーブル信号ＤＥと画素クロックＤＣＬＫの論理積演算結果に同期して、電流値ｃｕｒｉを取り込む。ラッチ回路１０８によって取り込まれた電流値ｃｕｒｉは、動作電流値（動作電流に対応した情報）として補正情報生成回路１１０に供給される。

このような構成により、電流測定値取込回路１００は、図６に示すように、データイネーブル信号ＤＥが立ち下がって直前の垂直走査期間が終了し、垂直ブランキング期間ｖｂｃが経過した後に開始される垂直走査期間において、データイネーブル信号ＤＥが立ち上がる毎に開始される水平走査期間において、測定対象の走査ラインを構成する１画素単位で順番に点灯させることで、測定対象の画素の発光素子を駆動するための動作電流値を順次取り込むことができるようになる。

例えば、図６の測定タイミングＴＳ１では、画素位置（０，１）から始まる走査ラインを構成する１画素単位で動作電流値が取得され、次の測定タイミングＴＳ２では、画素位置（０，２）から始まる走査ラインを構成する１画素単位で動作電流値が取得される。同様に、測定タイミングＴＳ３では、画素位置（０，３）から始まる走査ラインを構成する１画素単位で動作電流値が取得され、測定タイミングＴＳ４では、画素位置（０，４）から始まる走査ラインを構成する１画素単位で動作電流値が取得される。

＜補正情報生成回路＞
図７に、図４の補正情報生成回路１１０の構成例のブロック図を示す。なお、本実施形態では、補正情報生成回路１１０の構成は、図７に示すものに限定されるものではない。

補正情報生成回路１１０は、最小値保持回路１１２、差分算出回路１１４、ルックアップテーブル（Look Up Table：以下、ＬＵＴと略す）１１６、ＬＵＴ参照回路１１８を含む。補正情報生成回路１１０には、画素クロックＤＣＬＫに同期して、１画面内の１画素単位で発光素子の動作電流値が順次入力される。最小値保持回路１１２は、１画面内の１画素単位で入力される複数の動作電流値のうち最小動作電流値を検出し、該最小動作電流値を保持する。

図８に、図７の最小値保持回路１１２の構成例のブロック図を示す。なお、本実施形態では、最小値保持回路１１２の構成は、図８に示すものに限定されるものではない。

最小値保持回路１１２は、比較回路１２０、最小値保持レジスター１２２を含む。最小値保持レジスター１２２の記憶情報は、１画面内の動作電流の検出に先立って初期化され、この最小値保持レジスター１２２には、１画面内の１画素単位で入力される複数の動作電流値のうち最小動作電流値が保持される。比較回路１２０は、画素クロックＤＣＬＫに同期して、電流測定値取込回路１００によって取り込まれた動作電流値と、最小値保持レジスター１２２に保持された最小動作電流値とを比較し、入力された動作電流値が、最小値保持レジスター１２２に保持された最小動作電流値を下回ったとき、比較結果をアクティブにする。最小値保持レジスター１２２は、比較回路１２０の比較結果がアクティブのとき、電流測定値取込回路１００によって取り込まれた動作電流値を保持する。

このような動作を１画面内の複数の動作電流値に対して繰り返し行うことで、最終的に、最小動作電流値ｍｉｎが最小値保持レジスター１２２に保持される。最小動作電流値ｍｉｎは、差分算出回路１１４に供給される。また、比較回路１２０に入力される、電流測定値取込回路１００によって取り込まれた動作電流値は、順次、バッファーメモリー８０に格納される。

１画面内の１画素単位の動作電流のうち最小動作電流値ｍｉｎが決定されると、差分算出回路１１４は、バッファーメモリー８０から、１画素単位で取得された動作電流値を読み出す制御を行う。そして、差分算出回路１１４は、バッファーメモリー８０から読み出した動作電流値から最小動作電流値ｍｉｎを減算して、差分情報として差分値を算出する。

ＬＵＴ１１６には、予め複数の入力値のそれぞれに対応した出力値がテーブル形式で記憶されている。ＬＵＴ参照回路１１８は、このＬＵＴ１１６に入力値を与えてアクセス制御を行い、ＬＵＴ１１６からの出力値に対して必要に応じて公知の補間処理を行うことができる。

図９に、図７のＬＵＴ１１６及びＬＵＴ参照回路１１８の動作説明図を示す。

ＬＵＴ１１６には、差分算出回路１１４からの差分値を入力値とし、該差分値に対応した画素データの補正値が出力値として記憶されている。例えば、ＬＵＴ参照回路１１８は、差分値ＤＩＦ１をＬＵＴ１１６の入力値としてＬＵＴ１１６にアクセスして補正値ＡＭ１を取り出したり、差分値ＤＩＦ２を入力値としてＬＵＴ１１６にアクセスして補正値ＡＭ２を取り出したりする。

なお、ＬＵＴ１１６には、サンプリングされた入力値に対してのみ出力値を記憶するようにし、ＬＵＴ参照回路１１８が、２つの入力値に対して読み出した出力値を用いて、公知の補間処理を行うことで、所望の入力値に対応する出力値を算出するようにしてもよい。また、例えば、図９に示すように、ＬＵＴ１１６は、負の補正値を出力できるようにし、入力値によっては負の補正値を補正情報として取得できるようにしている。

ＬＵＴ参照回路１１８からの補正値は、補正情報として、データ記憶部１３０の補正情報記憶部１３４に格納される。

＜画素データ解析回路＞
上記のように、本実施形態では、補正情報を用いた画素データの補正処理は、画素データ解析回路１４０によりイネーブル制御が行われる。
図１０に、図４の画素データ解析回路１４０の動作説明図を示す。図１０は、図１の表示パネル２０のガンマ特性の一例を模式的に表す。図１０では、Ｒ成分について、横軸に階調値に対応する画素値、縦軸に輝度を示しているが、Ｇ成分及びＢ成分についても同様である。
図１１に、図４の画素データ解析回路１４０の構成例のブロック図を示す。図１１では、図４の条件設定レジスター１５０もあわせて図示している。なお、画素データ解析回路１４０の構成は、図１１に示すものに限定されるものではない。

図１の表示パネル２０は、例えば図１０に示すようなガンマ特性を有している。即ち、階調値に対応した画素値を一定の割合で変化させたとしても、輝度が一定に変化しない。そのため、画素値の微小変化に対して、輝度が大きく変化する部分や、輝度が小さく変化する部分が存在する。しかも、このようなガンマ特性は、色成分によって異なる。従って、補正情報を用いて一律に画素データを補正したとしても、期待した効果が得られない場合がある可能性がある。

そこで、本実施形態では、条件設定レジスター１５０に、画素データの補正範囲に対応した制御データを設定できるようにし、該制御データに基づいて画素データ補正回路の補正処理のイネーブル制御を行うようにしている。

例えば、図１０において、画素値の変化に対して輝度の変化が小さい領域ＡＲ１、ＡＲ２において補正処理をディセーブルとし、その他の領域ＡＲ３において補正処理をイネーブルとする。このような画素データの補正処理のイネーブル制御（ディセーブル制御）の仕方を、色成分毎に異ならせる。

このように色成分毎の画素データの補正処理のイネーブル制御を行うようにしたので、イネーブル制御の仕方によっては、例えば、画像内の肌色等のグラデーション部分は色むらが見えやすくなるため画素データの補正を行い、雲等の白い部分が多い画像については画素データを補正することなく明るさを確保する、といった色フィルター処理を実現できるようになる。

このような画素データ解析回路１４０は、図１１に示すように、Ｒ成分用イネーブル制御回路１４２、Ｇ成分用イネーブル制御回路１４４、Ｂ成分用イネーブル制御回路１４６、イネーブル制御回路１４８を含む。また、図４又は図１１に示す条件設定レジスター１５０は、Ｒ成分用条件設定レジスター１５２、Ｇ成分用条件設定レジスター１５４、Ｂ成分用条件設定レジスター１５６を含み、各色成分の画素データに対して、補正範囲に対応した制御データが設定可能の構成されている。例えば、「Ｒ成分画素値≧２００」を指定する制御データがＲ成分用条件設定レジスター１５２に設定され、「Ｇ成分画素値≧１００」を指定する制御データがＧ成分用条件設定レジスター１５４に設定され、「Ｂ成分画素値≧５０」を指定する制御データがＢ成分用条件設定レジスター１５６に設定される。これらの各色成分の制御データは、対応する色成分のイネーブル制御回路に入力される。

Ｒ成分用イネーブル制御回路１４２は、Ｒ成分用条件設定レジスター１５２に設定された制御データに基づいて、Ｒ成分用画素データが補正範囲内であるか否かを判別し、その判別結果に基づいてＲ成分用画素データの補正処理に対するイネーブル信号ＥＮｒを生成する。Ｇ成分用イネーブル制御回路１４４は、Ｇ成分用条件設定レジスター１５４に設定された制御データに基づいて、Ｇ成分用画素データが補正範囲内であるか否かを判別し、その判別結果に基づいてＧ成分用画素データの補正処理に対するイネーブル信号ＥＮｇを生成する。Ｂ成分用イネーブル制御回路１４６は、Ｂ成分用条件設定レジスター１５６に設定された制御データに基づいて、Ｂ成分用画素データが補正範囲内であるか否かを判別し、その判別結果に基づいてＢ成分用画素データの補正処理に対するイネーブル信号ＥＮｂを生成する。

イネーブル制御回路１４８には、イネーブル信号ＥＮｒ、ＥＮｇ、ＥＮｂが入力される。そして、イネーブル制御回路１４８は、Ｒ成分用条件設定レジスター１５２、Ｇ成分用条件設定レジスター１５４、及びＢ成分用条件設定レジスター１５６に設定された条件がすべて満足するようにイネーブル信号ＥＮを生成し、該イネーブル信号ＥＮを画素データ補正回路１６０に対して出力する。この結果、画素データ補正回路１６０は、例えば「Ｒ成分画素値≧２００」、且つ、「Ｇ成分画素値≧１００」、且つ、「Ｂ成分画素値≧５０」を満足するドットの画素データに対してのみ補正処理を行うことになる。

なお、図１１では、各色成分の条件設定レジスターをすべて満足するようにイネーブル制御信号ＥＮを生成するものとして説明したが、本実施形態は、これに限定されるものではない。各色成分の条件設定レジスターに設定された条件のうち一部の条件のみが満足するようにイネーブル制御信号ＥＮを生成するようにしてもよい。

＜画素データ補正回路＞
図１２に、図４の画素データ補正回路１６０の構成例のブロック図を示す。図１２では、図４のユーザー用ＬＵＴ１７０もあわせて図示している。なお、画素データ補正回路１６０の構成は、図１２に示すものに限定されるものではない。
図１３に、図４又は図１２のユーザー用ＬＵＴ１７０の説明図を示す。

画素データ補正回路１６０は、ユーザー調整用補正回路１６２、加算回路１６４を含む。ユーザー調整用補正回路１６２には、画素データ解析回路１４０からのイネーブル制御信号ＥＮ、画素データ記憶部１３２からの画素データが入力される。イネーブル制御信号ＥＮによりイネーブルに制御されたとき、ユーザー調整用補正回路１６２は、画素データ記憶部１３２からの画素データを用いてユーザー用ＬＵＴ１７０をアクセスする。ユーザー用ＬＵＴ１７０は、図１３に示すように、色成分毎に、入力値と該入力値に対応する出力値が設定されており、ユーザー調整用補正回路１６２は、色成分毎に、入力された画素データを入力値として、該画素データに対応して記憶される出力値をユーザー用ＬＵＴ１７０から取得し、該出力値を調整後の画素データとして加算回路１６４に対して出力する。

一方、イネーブル制御信号ＥＮによりディセーブルに制御されたとき、ユーザー調整用補正回路１６２は、画素データ記憶部１３２からの画素データをそのまま加算回路１６４に対して出力する。

なお、ユーザー用ＬＵＴ１７０には、サンプリングされた入力値に対してのみ出力値を記憶するようにし、ユーザー調整用補正回路１６２が、２つの入力値に対して読み出した出力値を用いて、公知の補間処理を行うことで、所望の入力値に対応する出力値を算出するようにしてもよい。

加算回路１６４には、補正情報記憶部１３４からの補正情報、画素データ解析回路１４０からのイネーブル制御信号ＥＮ、ユーザー調整用補正回路１６２からの調整後の画素データが入力される。イネーブル制御信号ＥＮによりイネーブルに制御されたとき、加算回路１６４は、ユーザー調整用補正回路１６２からの画素データと補正情報とを色成分毎に加算処理し、加算処理後の画素データを出力画素データとして出力する。本実施形態では、補正情報として負の補正値も許容したため、補正情報を用いた画素データの補正処理は、単純な加算処理によって実現できるようになる。

一方、イネーブル制御信号ＥＮによりディセーブルに制御されたとき、加算回路１６４は、ユーザー調整用補正回路１６２からの画素データをそのまま出力画素データとして出力する。

このような画素データ補正回路１６０によって出力される出力画素データが、カラム信号と共にカラムドライバー４０に対して供給される。

以上説明したように、本実施形態によれば、表示パネルの１又は複数の画素単位で発光素子の動作電流に対応した情報を記憶し、該情報に基づいて画素データを補正するようにしたので、発光素子及び該発光素子を駆動する駆動電流のばらつきを同時に補正して、高精度に輝度及び色むらを軽減することができるようになる。

本実施形態における表示システム１０は、例えば次のような電子機器に適用することができる。

図１４（Ａ）、図１４（Ｂ）に、本実施形態における表示システム１０が適用された電子機器の構成を示す斜視図を示す。図１４（Ａ）は、モバイル型のパーソナルコンピューターの構成の斜視図を表す。図１４（Ｂ）は、携帯電話機の構成の斜視図を表す。

図１４（Ａ）に示すパーソナルコンピューター８００は、本体部８１０と、表示部８２０とを含む。表示部８２０として、本実施形態における表示システム１０が実装される。本体部８１０は、表示システム１０のうちホスト６０を含み、この本体部８１０にはキーボード８３０が設けられる。即ち、パーソナルコンピューター８００は、少なくとも上記の実施形態におけるタイミングコントローラー５０を含んで構成される。キーボード８３０を介した操作情報がホスト６０によって解析され、その操作情報に応じて表示部８２０に画像が表示される。この表示部８２０は、ＯＬＥＤを表示素子としているため、視野角が広い画面を有するパーソナルコンピューター８００を提供できる。

図１４（Ｂ）に示す携帯電話機９００は、本体部９１０と、表示部９２０とを含む。表示部９２０として、本実施形態における表示システム１０が実装される。本体部９１０は、表示システム１０のうちホスト６０を含み、この本体部９１０にはキーボード９３０が設けられる。即ち、携帯電話機９００は、少なくとも上記の実施形態におけるタイミングコントローラー５０を含んで構成される。キーボード９３０を介した操作情報がホスト６０によって解析され、その操作情報に応じて表示部９２０に画像が表示される。この表示部９２０は、ＯＬＥＤを表示素子としているため、視野角が広い画面を有する携帯電話機９００を提供できる。

なお、本実施形態における表示システム１０が適用された電子機器として、図１４（Ａ）、図１４（Ｂ）に示すものに限定されるものではなく、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。

以上、本発明に係る画像処理装置、表示システム、電子機器及び画像処理方法等を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

（１）本実施形態では、図１〜図３に示す構成を有するＯＬＥＤが適用された表示システムを例に説明したが、本発明はこれに限定されるものではない。

（２）本実施形態では、動作電流値を１画素単位で取得するものとして説明したが、本発明はこれに限定されるものではない。例えば、複数の画素単位で、動作電流値を電源回路７０からの電源線上で測定し、この動作電流値に基づいて画素データを補正することで、ＯＬＥＤの輝度及び色むらを補正するようにしてもよい。

（３）本実施形態では、タイミングコントローラー５０が、電流測定値取込回路１００を含むものとして説明したが、本発明はこれに限定されるものではない。例えば、電流測定値取込回路１００が、タイミングコントローラー５０の外部に設けられていてもよい。

（４）本実施形態において、カラム信号生成回路１８０が生成するカラム信号の種類に本発明が限定されるものではない。

（５）本実施形態において、ロウ信号生成回路１９０が生成するロウ信号の種類に本発明が限定されるものではない。

（６）本実施形態では、画素データ記憶部１３２と補正情報記憶部１３４とがデータ記憶部１３０として設けられていたが、本発明はこれに限定されるものではない。

（７）本実施形態において、本発明を、画像処理装置、表示システム、電子機器及び画像処理方法等として説明したが、本発明はこれに限定されるものではない。例えば、上記の画像処理方法の処理手順が記述されたプログラムや、該プログラムが記録された記録媒体であってもよい。

１０…表示システム、 ２０…表示パネル、 ３０…ロウドライバー、
４０…カラムドライバー、 ５０…タイミングコントローラー、 ６０…ホスト、
７０…電源回路、 ７２…ＤＣ／ＤＣコンバーター、 ７４…抵抗回路、
７６…Ａ／Ｄコンバーター、 ８０…バッファーメモリー、
１００…電流測定値取込回路、 １０２…立ち下がり検出回路、
１０４…立ち上がり検出回路、 １０６…インターバルレジスター、
１０８…ラッチ回路、 １１０…補正情報生成回路、 １１２…最小値保持回路、
１１４…差分算出回路、 １１６…ＬＵＴ、 １１８…ＬＵＴ参照回路、
１２０…比較回路、 １２２…最小値保持レジスター、 １３０…データ記憶部、
１３２…画素データ記憶部、 １３４…補正情報記憶部、
１４０…画素データ解析回路、 １４２…Ｒ成分用イネーブル制御回路、
１４４…Ｇ成分用イネーブル制御回路、 １４６…Ｂ成分用イネーブル制御回路、
１４８…イネーブル制御回路、 １５０…条件設定レジスター、
１５２…Ｒ成分用条件設定レジスター、 １５４…Ｇ成分用条件設定レジスター、
１５６…Ｂ成分用条件設定レジスター、 １６０…画素データ補正回路、
１６２…ユーザー用ＬＵＴ、 １６４…加算回路、 １７０…ユーザー用ＬＵＴ、
１８０…カラム信号生成回路、 １９０…ロウ信号生成回路、
８００…パーソナルコンピューター、 ８１０，９１０…本体部、
８２０，９２０…表示部、 ８３０，９３０…キーボード、 ９００…携帯電話機

Claims (5)

1. 発光素子を有する表示装置に表示される画素データを補正する画像処理装置であって、
   前記発光素子の動作電流に対応した第１の情報を記憶する第１の記憶部と、
   前記第１の情報に基づいて、前記画素データを補正する画素データ補正部と、
   前記第１の情報を用いて第２の情報を生成する補正情報生成部と、
   前記第２の情報を記憶する第２の記憶部と、
   前記画素データの補正範囲に対応した制御データが設定される条件設定レジスターと、
   前記制御データに基づいて、前記画素データの補正可否を判別する処理を行う画素データ解析部と、を含み、
   前記画素データ補正部において、前記画素データ解析部の処理結果に基づいて、前記画素データの補正処理のイネーブル制御が行われ、
   前記条件設定レジスターは、Ｒ成分用条件設定レジスター、Ｇ成分用条件設定レジスター、及びＢ成分条件設定用レジスターを含み、
   前記イネーブル制御として、前記画素データのＲ成分に対する制御、前記画素データの
   Ｇ成分に対する制御、及び、前記画素データのＢ成分に対する制御が行われ、
   前記Ｒ成分に対する制御は、前記Ｒ成分用条件設定レジスターに設定された値に基づいて行われ、
   前記Ｇ成分に対する制御は、前記Ｇ成分用条件設定レジスターに設定された値に基づいて行われ、
   前記Ｂ成分に対する制御は、前記Ｂ成分用条件設定レジスターに設定された値に基づいて行われ、
   前記制御データは、前記Ｒ、Ｇ、Ｂ毎の色成分画素値が、所定の階調値に対応する画素値以上であることを指定する
   ことを特徴とする画像処理装置。
2. 更に、動作電流値取込部を含み、
   前記動作電流値取込部は、前記表示装置に電源電圧を供給する電源線に挿入された抵抗
   回路に流れる電流に基づいて前記第１の情報を取得することを特徴とする請求項１に記載
   の画像処理装置。
3. 複数のロウ信号線と、
   前記複数のロウ信号線と交差して設けられる複数のカラム信号線と、
   前記複数のロウ信号線のいずれかと前記複数のカラム信号線のいずれかとにより特定さ
   れ駆動電流に応じた輝度で発光する発光素子と、を有する表示パネルと、
   前記複数のロウ信号線を駆動するロウドライバーと、
   前記複数のカラム信号線を駆動するカラムドライバーと、を有する表示装置と、
   前記ロウドライバー及び前記カラムドライバーに表示タイミング制御信号を出力すると
   共に、前記カラムドライバーに前記画素データを出力する請求項１又は２に記載の画像処
   理装置と、を含むことを特徴とする表示システム。
4. 発光素子を有する表示装置に表示される画素データを補正する電子機器であって、
   請求項１又は２に記載の画像処理装置を含むことを特徴とする電子機器。
5. 発光素子を有する表示装置に表示される画素データを補正する画像処理方法であって、
   前記発光素子の動作電流に対応した第１の情報を記憶する第１の情報記憶ステップと、
   前記第１の情報に基づいて、前記画素データを補正する画素データ補正ステップと、
   前記第１の情報を用いて第２の情報を生成する補正情報生成ステップと、
   前記第２の情報を記憶する第２の第２の情報記憶ステップと、
   前記画素データの補正範囲に対応した制御データを設定する条件設定ステップと、
   前記制御データに基づいて、前記画素データの補正可否を判別する処理を行う画素デー
   タ解析ステップと、を含み、
   前記画素データ補正ステップにおいて、前記画素データ解析ステップの処理結果に基づ
   いて、前記画素データの補正処理のイネーブル制御が行われ、
   前記条件設定ステップにおいて、Ｒ成分用条件設定、Ｇ成分用条件設定、及び、Ｂ成分
   用条件設定と、が行われ、
   前記イネーブル制御は、前記画素データのＲ成分に対する制御、前記画素データのＧ成
   分に対する制御、及び、前記画素データのＢ成分に対する制御、を含み、
   前記Ｒ成分に対する制御は、前記Ｒ成分用条件設定で設定された値に基づいて行われ、
   前記Ｇ成分に対する制御は、前記Ｇ成分用条件設定で設定された値に基づいて行われ、
   前記Ｂ成分に対する制御は、前記Ｂ成分用条件設定で設定された値に基づいて行われ、
   前記制御データは、前記Ｒ、Ｇ、Ｂ毎の色成分画素値が、所定の階調値に対応する画素値以上であることを指定する
   ことを特徴とする画像処理方法。

Images