[go: up one dir, main page]

JP5117705B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5117705B2
JP5117705B2 JP2006290824A JP2006290824A JP5117705B2 JP 5117705 B2 JP5117705 B2 JP 5117705B2 JP 2006290824 A JP2006290824 A JP 2006290824A JP 2006290824 A JP2006290824 A JP 2006290824A JP 5117705 B2 JP5117705 B2 JP 5117705B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
manufacturing
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006290824A
Other languages
English (en)
Other versions
JP2008108935A (ja
Inventor
一郎 河野
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2006290824A priority Critical patent/JP5117705B2/ja
Publication of JP2008108935A publication Critical patent/JP2008108935A/ja
Application granted granted Critical
Publication of JP5117705B2 publication Critical patent/JP5117705B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来のシリコン基板を用いた電子部品には、シリコン基板の上面にNiCrやTaNなどからなる薄膜抵抗体が設けられ、薄膜抵抗体の両端部上面に接続パッドが設けられ、それらの上面に絶縁膜が設けられ、絶縁膜の上面に配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。
特開2005−294548号公報
しかしながら、薄膜抵抗体は高温で形成されるため、集積回路が形成されている場合には、薄膜抵抗体を形成することができないという問題があった。
そこで、この発明は、シリコン基板などの半導体基板の上面に集積回路があっても、
半導体基板上に薄膜抵抗体を形成することが可能となる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜が形成され、前記絶縁膜の上面に複数の配線が形成された半導体装置の製造方法において、集積回路及び該集積回路に接続された複数の接続パッドが半導体基板の上面に設けられ、絶縁膜が前記半導体基板上に形成され、複数の配線が前記絶縁膜上に形成され、前記配線が前記絶縁膜に形成された開口部を介して前記接続パッドに接続され、柱状電極が前記配線上に形成されたものを用意する第一工程と、前記第一工程後に、前記絶縁膜の上面において前記配線間に薄膜抵抗体を形成する第二工程と、を有し、前記第二工程では、金属粒子を溶媒中に分散させたインクをインクジェット法またはディスペンス法により前記配線間の前記絶縁膜の上面に塗布し、その塗布したインクを焼成して前記薄膜抵抗体を形成することを特徴とするものである。
この発明によれば、半導体基板上に形成された絶縁膜の上面において配線間に薄膜抵抗体を形成する工程を有し、前記薄膜抵抗体は、金属粒子を溶媒中に分散させたインクをインクジェット法またはディスペンス法により塗布し、その後焼成して形成しているので、半導体基板の上面に集積回路がある場合でも、半導体基板上における絶縁膜の上面に薄膜抵抗体を形成することが可能となる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、CSP(chip size package)と呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンなどからなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂などからなる保護膜(絶縁膜)5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には銅などからなる下地金属層7a、7bが設けられている。下地金属層7a、7bの上面全体には銅からなる配線8a、8bが設けられている。この場合、保護膜5の上面中央部に設けられた所定の2つの配線8b(下地金属層7bを含む)は円形状あるいは正多角形状の接続パッド部のみからなり、それ以外の配線8a(下地金属層7aを含む)の一端部は絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。
保護膜5の上面において接続パッド部のみからなる所定の2つの配線8b(下地金属層7bを含む)間にはタングステン、ニクロム、チタン酸ストロンチウムバリウムなどからなる薄膜抵抗体9が設けられている。薄膜抵抗体9の平面形状は、直線状であってもよく、また蛇行した形状であってもよい。
配線8a、8bの接続パッド部上面には銅からなる柱状電極10が設けられている。配線8a、8bおよび薄膜抵抗体9を含む保護膜5の上面にはエポキシ系樹脂などからなる封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。柱状電極10の上面には半田ボール12が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体ウエハ21という)の上面にアルミニウム系金属などからなる接続パッド2が形成され、その上面の接続パッド2の中央部を除く領域に酸化シリコンなどからなる絶縁膜3およびポリイミド系樹脂などからなる保護膜5が形成され、保護膜5の上面に銅などからなる下地金属層7a、7bが形成され、下地金属層7a、7bの上面全体に銅からなる配線8a、8bが形成され、配線8a、8bの接続パッド部上面に銅からなる柱状電極10が形成されたものを用意する。
この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。また、保護膜5の上面において各半導体装置が形成される領域の中央部に設けられた所定の2つの配線8b(下地金属層7bを含む)は円形状あるいは正多角形状の接続パッド部のみからなり、それ以外の配線8a(下地金属層7aを含む)の一端部は絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。なお、図2において、符号22で示す領域はダイシングストリートに対応する領域である。
次に、図3に示すように、保護膜5の上面において各半導体装置が形成される領域の中央部に設けられた接続パッド部のみからなる所定の2つの配線8b(下地金属層7bを含む)間に薄膜抵抗体9を形成する。薄膜抵抗体9の形成方法としては、インクジェットヘッド23を用いたインクジェット法により、金属ナノインク24を塗布し、150〜200℃で焼成して形成することができる。金属ナノインク24は溶媒(アルコール系、ケトン系)中に粒径がナノオーダー(1〜100nm)の金属粒子を分散させたインクである。
金属粒子はタングステン、ニクロム、チタン酸ストロンチウムバリウムなどからなっている。なお、金属粒子の表面状態が活性であり、金属粒子が凝集して溶媒中に独立して存在できないような場合には、インクジェットヘッド23の目詰まりなどを防止するため、金属粒子の表面にアミン、アルコール、フェノール、チオールなどからなる有機膜が設けられものを用いるようにしてもよい。このような有機膜は、焼成時に溶媒と共に飛んでしまう。また、薄膜抵抗体9の形成方法は、インクジェット法ではなく、ディスペンサを用いたディスペンス法であってもよい。
次に、図4に示すように、配線8a、8b、薄膜抵抗体9および柱状電極10を含む保護膜5の上面に、スクリーン印刷法、スピンコート法、トランスファーモールド法などにより、エポキシ系樹脂などからなる封止膜11をその厚さが柱状電極10の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。
次に、封止膜11および柱状電極10の上面側を適宜に研磨して除去することにより、図5に示すように、柱状電極10の上面を露出させるとともに、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。次に、図6に示すように、柱状電極10の上面に半田ボール12を形成する。次に、図7に示すように、半導体ウエハ21、絶縁膜3、保護膜5および封止膜11をダイシングストリート22に沿って切断すると、図1に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、シリコン基板1の上面に形成された絶縁膜3の上面に形成された保護膜(絶縁膜)5の上面において所定の2つの配線8b間に、インクジェットヘッド23を用いたインクジェット法により、金属ナノインク24を塗布し、その後焼成して薄膜抵抗体9を形成しているので、シリコン基板1の上面に集積回路がある場合でも、シリコン基板1上における保護膜5の上面に薄膜抵抗体9を形成することが可能となる。
(第2実施形態)
図8はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、薄膜抵抗体9の両端部を所定の2つの配線8b(下地金属層7bを含む)の端部上面に設けた点である。このようにした場合には、薄膜抵抗体9の両端部を所定の2つの配線8b(下地金属層7bを含む)との電気的接続を確実とすることができる。
(第3実施形態)
図9はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、薄膜抵抗体9の一部を、保護膜5の上面に設けられた溝13内に設けた点である。この場合、薄膜抵抗体9の幅方向(紙面に垂直な方向)両端部は溝13の幅方向両側における保護膜5の上面に設けられている。
このようにした場合には、薄膜抵抗体9の保護膜5に対する接触面積が大きくなるので、薄膜抵抗体9の保護膜5に対する密着性を向上することができる。また、溝13は、保護膜5を形成した後に、つまり、保護膜5の上面全体に下地金属層を形成する前に、フォトリソグラフィ法により形成するようにしてもよいが、レーザビームを照射するレーザ加工により形成すると、工程数を少なくすることができる。
(第4実施形態)
図10はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、接続パッド2に接続された配線8a(下地金属層7aを含む)の接続パッド部と接続パッド部のみからなる配線8b(下地金属層7bを含む)との間における保護膜5の上面に薄膜抵抗体9を設けた点である。
この発明の第1実施形態としての半導体装置の断面図。 図1に示す半導体装置の製造に際し、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 この発明の第2実施形態としての半導体装置の断面図。 この発明の第3実施形態としての半導体装置の断面図。 この発明の第4実施形態としての半導体装置の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7a、7b 下地金属層
8a、8b 配線
9 薄膜抵抗体
10 柱状電極
11 封止膜
12 半田ボール
21 半導体ウエハ
22 ダイシングストリート
23 インクジェットヘッド
24 金属ナノインク

Claims (8)

  1. 集積回路が半導体基板の上面に設けられ、絶縁膜が前記半導体基板上に形成され、複数の配線が前記絶縁膜上に形成され、柱状電極が前記配線上に形成されたものを用意する第一工程と、
    前記第一工程後に、前記絶縁膜の上面において前記配線間に薄膜抵抗体を形成する第二工程と、を有し、
    前記第二工程では、金属粒子を溶媒中に分散させたインクをインクジェット法またはディスペンス法により前記配線間の前記絶縁膜の上面に塗布し、その塗布したインクを焼成して前記薄膜抵抗体を形成することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記金属粒子の粒径は1nm以上100nm以下であることを特徴とする半導体装置の製造方法。
  3. 請求項1又は2に記載の発明において、前記溶媒中に分散された前記金属粒子の表面に有機膜が設けられていることを特徴とする半導体装置の製造方法。
  4. 請求項1又は2に記載の発明において、前記第二工程において、前記絶縁膜の上面に形成された溝内および該溝の幅方向両側における前記絶縁膜の上面に前記薄膜抵抗体を形成することを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の発明において、レーザビームを照射するレーザ加工により前記溝を形成することを特徴とする半導体装置の製造方法。
  6. 請求項1から5の何れか一項に記載の発明において、
    前記第二工程の後に、前記柱状電極の周囲に封止膜を形成して前記配線、前記薄膜抵抗体及び絶縁膜を前記封止膜で覆う第三工程を有することを特徴とする半導体装置の製造方法。
  7. 請求項に記載の発明において、
    前記第三工程の後に、前記柱状電極上に半田ボールを形成する第四工程を有することを特徴とする半導体装置の製造方法。
  8. 請求項に記載の発明において、前記半導体基板はウエハ状態であり、
    前記第四工程後に、前記半導体基板、前記絶縁膜及び前記絶縁膜をダイシングして複数個の半導体装置を得ることを特徴とする半導体装置の製造方法。
JP2006290824A 2006-10-26 2006-10-26 半導体装置の製造方法 Expired - Fee Related JP5117705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006290824A JP5117705B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006290824A JP5117705B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008108935A JP2008108935A (ja) 2008-05-08
JP5117705B2 true JP5117705B2 (ja) 2013-01-16

Family

ID=39442035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006290824A Expired - Fee Related JP5117705B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5117705B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015133310A1 (ja) 2014-03-04 2015-09-11 株式会社村田製作所 インダクタ装置、インダクタアレイおよび多層基板、ならびにインダクタ装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) * 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2005294548A (ja) * 2004-03-31 2005-10-20 Casio Comput Co Ltd ネットワーク電子部品およびその製造方法
JP2005303051A (ja) * 2004-04-13 2005-10-27 Ricoh Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008108935A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4895054B2 (ja) 電子部品の実装方法
TWI400784B (zh) 半導體裝置及其製造方法
JP6674677B2 (ja) チップ部品およびその製造方法
US20010027011A1 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
US20020151171A1 (en) Semiconductor device and manufacturing method therefor, circuit substrate, and electronic apparatus
JP6635328B2 (ja) 半導体装置およびその製造方法
TWI587476B (zh) 半導體裝置及其製造方法
US7151320B2 (en) Semiconductor device with improved design freedom of external terminal
CN109390293B (zh) 半导体封装装置及其制造方法
TWI390696B (zh) 半導體裝置及其製造方法
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP4055015B2 (ja) 半導体装置の製造方法
JP5117705B2 (ja) 半導体装置の製造方法
JP2008205078A (ja) 半導体装置及びその製造方法
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
CN100461396C (zh) 半导体装置及其制造方法
JP4645832B2 (ja) 半導体装置及びその製造方法
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4513973B2 (ja) 半導体装置の製造方法
TW201117334A (en) Semiconductor device and manufacturing method thereof
JP2007005357A (ja) 半導体装置の製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP4784142B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees