TWI390696B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI390696B TWI390696B TW098102360A TW98102360A TWI390696B TW I390696 B TWI390696 B TW I390696B TW 098102360 A TW098102360 A TW 098102360A TW 98102360 A TW98102360 A TW 98102360A TW I390696 B TWI390696 B TW I390696B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating film
- wiring
- semiconductor device
- opening
- Prior art date
Links
Classifications
-
- H10W70/614—
-
- H10W70/60—
-
- H10W90/00—
-
- H10W70/09—
-
- H10W70/093—
-
- H10W70/099—
-
- H10W72/073—
-
- H10W72/241—
-
- H10W72/29—
-
- H10W72/874—
-
- H10W72/9413—
-
- H10W74/019—
-
- H10W90/701—
-
- H10W90/722—
-
- H10W90/734—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係關於半導體裝置及其製造方法。
為了增大半導體裝置之組裝密度,採用將被稱為CSP(chip size package)之半導體構成體設於平面尺寸比該半導體構成體的平面尺寸還大的底板上之方法。在日本專利公開2004-71998號公報中揭示有此種半導體裝置之構造及其製造方法。在此先前文獻所揭示之半導體裝置中,在半導體構成體之周圍的底板上設有絕緣層。在半導體構成體及絕緣層上設有上層絕緣膜。在上層絕緣膜上設有上層配線,且設置成被連接於半導體構成體之外部連接用電極(柱狀電極)。
然而,在上述習知半導體裝置之製造方法中,為了將形成於上層絕緣膜上之上層配線連接於半導體構成體的柱狀電極,需要在與半導體構成體之柱狀電極的上面中央部對應的部分之上層絕緣膜形成開口部。在此情況時,習知乃係採用照射雷射光束之雷射加工,而於上層絕緣膜形成開口部。
另一方面,當雷射光束之光束徑為現況中屬最小之50μm時,則形成於上層絕緣膜之開口部的直徑成為70μm。在此情況時,若考慮到雷射加工精度時,半導體構成體之柱狀電極的直徑需要為100~120μm。由此可見,半導體構成體之微細化具有限度,而有無法對應於柱狀電極之根數的增加的問題。
於是,本發明之目的在於提供一種可更進一步地達成微細化之半導體裝置及其製造方法,其。
根據本發明,提供一種半導體裝置,其包含有:半導體構成體(2),其具有半導體基板(4)及設於該半導體基板(4)上之外部連接用電極(10a);絕緣層(34),其形成於該半導體構成體(2)之周圍;絕緣膜(3或1),其具有與該半導體構成體(2)之該外部連接用電極(10a)對應的開口部(13);及配線(21),其透過該開口部(13)連接於該外部連接用電極(10a),且從對應於該半導體基板(4)之區域延伸至與該絕緣層(34)對應的區域。
根據本發明,提供一種半導體裝置的製造方法,在被覆半導體構成體(2)之該外部連接用電極(10a)上面的絕緣膜(3或1)及該絕緣膜(3或1)下面,對應於外部連接用電極(10a)而形成金屬遮罩層(52,65),該金屬遮罩層(52,65)形成有平面尺寸比該外部連接用電極(10a)之平面尺寸還小的開口部(53,64)。藉由將該金屬遮罩層(52,65)作為遮罩而照射雷射光束於該絕緣膜(3或1),在該絕緣膜(3或1)上形成抵達該外部連接用電極(10a)之連接用開口部(13)。然後,在該絕緣膜(3或1)上形成配線(21),且使該配線(21)透過連接用開口部(13)而連接於外部連接用電極(10a)。
根據本發明,藉由將具有設於絕緣膜上之開口部的金屬層作為遮罩而照射雷射光束,在與半導體構成體之外部連接用電極對應之部分中的絕緣膜上形成連接用開口部,可將半導體構成體之外部連接用電極更進一步地微細化。
第1圖為顯示本發明之第1實施形態的半導體裝置之剖視圖。此半導體裝置具備由環氧系樹脂、聚醯亞胺系樹脂、玻璃布基材環氧樹脂等所構成的平面方形的下層絕緣膜1。在下層絕緣膜1之上面中央部,透過由環氧系樹脂等所構成之黏著層3搭載有半導體構成體2。
半導體構成體2具備平面方形之矽基板(半導體基板)4。在矽基板4之下面設有預定功能之積體電路(未圖示),在下面周邊部沿各邊排列地設置由鋁系金屬等所構成且與積體電路連接之複數個連接墊5。在除連接墊5之中央部以外的矽基板4之下面設有由氧化矽等所構成的絕緣膜6,連接墊5之中央部係透過設於絕緣膜6之開口部7而被露出。
在絕緣膜6之下面設有由聚醯亞胺系樹脂等所構成的保護膜8。在與絕緣膜6之開口部7對應的部分中之保護膜8設有開口部9。在保護膜8之下面設有配線(配線構件)10。配線10成為保護膜8下面所設之由鎳所構成的襯底金屬層11、與設於襯底金屬層11下面之由銅所構成的上部金屬層12的二層構造。配線10之一端部係透過絕緣膜6及保護膜8之開口部7,9而連接於連接墊5。配線10在圖中雖僅顯示2根,但實際上具有對應於沿著方形平面形狀之矽基板4的各邊而排列之連接墊5的根數,作為其後將予說明之連接墊部(外部連接用電極)10a的各另一端部,係在保護膜6下面被排列成矩陣狀。
半導體構成體2係藉由將含有此配線10之保護膜8的下面,透過由環氧系樹脂等所構成之黏著層3黏著於下層絕緣膜1的上面中央部,而被搭載於下層絕緣膜1的上面中央部。在與半導體構成體2之配線10的連接墊部(外部連接用電極)10a之下面中央部對應的部分中之下層絕緣膜1及黏著層(絕緣膜)3,設有平面形狀為圓形的開口部(連接用開口部)13。
在下層絕緣膜1之下面設有下層配線(配線)21。下層配線21成為設於下層絕緣膜1下面之由鎳所構成的襯底金屬層22、與設於襯底金屬層22下面之由銅所構成的上部金屬層23的二層構造。下層配線21之一端部係透過下層絕緣膜1及黏著層3的開口部13,連接於半導體構成體2之配線10的連接墊部10a。
在下層配線21及下層絕緣膜1的下面,設有由抗焊劑等所構成的下層頂塗膜31。在與下層配線21之連接墊部對應之部分中的下層頂塗膜31設有開口部32。在下層頂塗膜31之開口部32內及其下方設有焊球33,其設置成被連接於下層配線21之連接墊部。
在半導體構成體2及黏著層3之周圍,且在下層絕緣膜1的上面設有絕緣層34。絕緣層34係由環氧系樹脂、聚醯亞胺系樹脂、玻璃布基材環氧樹脂等所構成。在半導體構成體2及絕緣層34之上面設有上層絕緣膜35,其由與下層絕緣膜1相同之材料所構成。
在上層絕緣膜35上面設有上層配線36。上層配線36成為上層絕緣膜35上面所設之由鎳所構成的襯底金屬層37、與設於襯底金屬層37上面之由銅所構成的上部金屬層38的二層構造。在上層配線36及上層絕緣膜35上面,設有由抗焊劑等所構成的上層頂塗膜39。在與上層配線36之連接墊部對應的部分中的上層頂塗膜39設有開口部40。
下層配線21與上層配線36,係透過設於下層絕緣膜1、絕緣層34、上層絕緣膜35之通孔41的內壁面所設之上下導通部42而被連接。上下導通部42成為通孔41的內壁面所設之由鎳所構成的襯底金屬層43、與設於襯底金屬層43之內面的由銅所構成的上部金屬層34的二層構造。在上下導通部42內充填有由抗焊劑等所構成的充填材45。
其次,針對此半導體裝置之製造方法的一例進行說明。首先,如第2圖所示,準備在由銅箔所構成的底板51上面形成有由無電解鍍鎳所構成的金屬遮罩層52者。此情況時,此準備完之構件的尺寸,係可形成複數個第1圖所示完成後的半導體裝置的尺寸。金屬遮罩層52係用以形成後述之照射雷射光束而進行雷射加工時所使用之遮罩者。
其次,如第3(A)圖及第3(A)圖之俯視圖的第3(B)圖所示,藉由光微影法在金屬遮罩層52之預定部位(與第1圖所示半導體構成體2之配線10的連接墊部10a之下面中央部對應之部分),形成平面形狀為圓形之開口部53。接著,如第4圖所示,在包含開口部53內之金屬遮罩層52上面形成由環氧系樹脂、聚醯亞胺系樹脂、玻璃布基材環氧樹脂等所構成的下層絕緣膜1。
接著,如第5圖所示,準備半導體構成體2。此半導體構成體2係藉由在晶圓狀態之矽基板4下面形成積體電路(未圖示)、由鋁系金屬等所構成之連接墊5、由氧化矽等所構成之絕緣膜6、由聚醯亞胺系樹脂等所構成之保護膜8及配線10(由鎳所構成之襯底金屬層11及由銅所構成之上部金屬層12)之後,藉由切割成各個單片而可獲得。
然後,透過由環氧系樹脂等所構成之黏著層3將包含半導體構成2之配線10的保護膜8的下面黏著於下層絕緣膜1上面之半導體構成體搭載區域,藉以進行半導體構成體2之搭載。此情況時,採用印刷法或分配器等將被稱為NCP(Non-conductive Paste)之黏著材、或是被稱為NCF(Non-conductive Film)之黏著片預先供給於下層絕緣膜1上面之半導體構成體搭載區域,並藉由進行加熱壓合而將半導體構成體2黏固於下層絕緣膜1之上面。
接著,如第6圖所示,在包含黏著層3之半導體構成體2的周圍之下層絕緣膜1上面,一面以銷等進行定位一面配置格子狀之絕緣層形成用薄片34a。絕緣層形成用薄片34a例如、係將由環氧系樹脂等所構成之熱硬化性樹脂浸漬於由玻璃布等所構成的基材中,使熱硬化性樹脂達成半硬化狀態而成為薄片狀,並藉由沖孔等形成複數個方形開口部54者。絕緣層形成用薄片34a之開口部54的尺寸,比半導體構成體2的尺寸略大。因此,在絕緣層形成用薄片34a與半導體構成體2之間形成有間隙55。
然後,在絕緣層形成用薄片34a上面,配置由銅箔所構成之副底板54的下面形成有上層絕緣膜形成用層35a者。上層絕緣膜形成用層35a係由與下層絕緣膜1相同之材料所構成,其中之由環氧系樹脂等所構成的熱硬化性樹脂成為半硬化狀態。
接著,如第7圖所示,使用一對加熱加壓板57,58從上下方向對絕緣層形成用薄片34a及上層絕緣膜形成用層35a進行加熱加壓。藉由此加熱加壓,使絕緣層形成用薄片34a及上層絕緣膜形成用層35a中的熱硬化性樹脂流動而充填於第8圖所示之間隙55中,隨後藉由冷卻而加以固化,在包含黏著層3之半導體構成體2的周圍之下層絕緣膜1上面形成絕緣層34,且在半導體構成體2及絕緣層34上面形成上層絕緣膜35。
在此,如第6圖所示,在絕緣層形成用薄片34a的下面配置有下層絕緣膜1及底板51,在絕緣層形成用薄片34a的上面配置有由與下層絕緣膜1相同之材料所構成的上層絕緣膜形成用層35a及由與底板51相同之材料所構成的副底板54,所以,絕緣層形成用薄片34a之部分中的厚度方向的材料構成成為對稱。其結果,藉由加熱加壓,絕緣層形成用薄片34a及上層絕緣膜形成用層35a可於厚度方向對稱地進行硬化收縮,進而,整體不容易產生彎曲,使得不容易對其後之步驟的運送或以後之步驟的加工精度產生障礙。
此情況時,下層絕緣膜1係將其中之熱硬化性樹脂預先硬化,所以,即使被加熱加壓亦幾乎不產生變形。另外,藉由副底板54,可防止上層絕緣膜形成用層35a中之熱硬化性樹脂不必要地附著於上側的加熱壓壓板55的下面。其結果,可直接再度使用上側的加熱壓壓板55。
其次,當藉由蝕刻除去底板51及副底板54時,如第8圖所示,包含被充填於開口部53內之下層絕緣膜1的金屬遮罩層52的下面被露出,且上層絕緣膜35的上面亦被露出。在此狀態下,即使除去底板51及副底板54,因下層絕緣膜1、絕緣層34及上層絕緣膜35之存在,仍可充分地確保強度。如此,在本實施形態中,因藉由蝕刻除去製造步驟中所需要之底板51及副底板54,所以,具有可將完成之半導體裝置的厚度薄型化的效果。
接著,如第9圖所示,藉由照射雷射光束之雷射加工,除去金屬遮罩層52之開口部53內的下層絕緣膜1,並在與半導體構成體2之配線10的連接墊部10a之下面中央部對應的部分中之下層絕緣膜1及黏著層3形成開口部13。另外,藉由採用機械鑽頭或照射雷射光束之雷射加工,在下層絕緣膜1、絕緣層34及上層絕緣膜35形成通孔41。
以下,說明照射雷射光束以形成開口部13的情況。當將雷射光束直接照射於下層絕緣膜1及黏著層3時,形成對應於此光束徑的直徑之開口部。在此,金屬遮罩層52之開口部53的直徑,比半導體構成體2之配線10的連接墊部10a的直徑還小。因此,當雷射光束之光束徑比半導體構成體2之配線10的連接墊部10a的直徑還大時,照射於金屬遮罩層52之開口部53外部的雷射光束被金屬遮罩層52所遮斷,使得形成於下層絕緣膜1及黏著層3之開口部13的直徑,成為對應金屬遮罩層52之開口部53的直徑的大小。
亦即,金屬遮罩層52係藉由具有開口部53,而可發揮作為藉由照射雷射光束之雷射加工而於下層絕緣膜1及黏著層3形成開口部13時的遮罩之功能,於下層絕緣膜1及黏著層3被自行對準於金屬遮罩層52之開口部53,形成與金屬遮罩層52之開口部53相同直徑的開口部13。又,開口部13之平面形狀不限定於圓形,藉由改變金屬遮罩層52之開口部53而可作成各種之形狀,總之,只要將開口部13之平面形狀設成比連接墊部10a之平面尺寸還小即可。
其結果,可將應形成於下層絕緣膜1及黏著層3之開口部13的直徑盡可能地縮小,且使得半導體構成體2之配線10的連接墊部10a對金屬遮罩層52的位置對準變得比較容易,進而可盡可能地減小半導體構成體2之配線10的連接墊部10a的直徑,可達成半導體構成體2之微細化。
例如,在現況中,雷射光束之光束徑為最小之50μm,當直接照射於下層絕緣膜1及黏著層3時,形成於此等上面之開口部的直徑成為70μm。因此,為了全部接收所照射之雷射光束,半導體構成體2之配線10的連接墊部10a的直徑,若考慮到雷射加工精度時,在現況之方法中,需要為100~120μm。
相對於此,在將金屬遮罩層52作為雷射光束之遮罩的本實施形態之方法中,藉由光微影法所形成之金屬遮罩層52的開口部53之直徑,可為20~50μm,尤其可達到20~30μm,所以,半導體構成體2之配線10的連接墊部10a的直徑,可為50~80μm,尤其可達到50~60μm,可達成半導體構成體2之微細化。
接著,當藉由蝕刻除去底板52時,如第10圖所示,下層絕緣膜1的下面被露出。如此,在本實施形態中,因藉由蝕刻除去製造步驟中所需要之底板52,所以,具有可將完成之半導體裝置的厚度薄型化的效果。
接著,如第11圖所示,在下層絕緣膜1之整個下面(包含透過下層絕緣膜1及黏著層3的開口部13而露出之半導體構成體2之配線10的連接墊部10a的下面)、上層絕緣膜35之整個上面及通孔41的內壁面,藉由鎳之無電解電鍍形成襯底金屬層22、37、43。接著,進行以襯底金屬層22、37、43作為電鍍電流通路之銅的電解電鍍,藉此,在襯底金屬層22、37、43之表面形成上部金屬層23、38、44。
接著,當藉由光微影法對上部金屬層23、38及襯底金屬層22、37進行圖案處理時,成為如第12圖所示構成。亦即,在下層絕緣膜1之下面形成有由襯底金屬層22及上部金屬層23所構成之二層構造的下層配線21。另外,在上層絕緣膜35上面形成有由襯底金屬層37及上部金屬層38所構成之二層構造的上層配線36。又,在通孔41之內壁面形成有由襯底金屬層43及上部金屬層44所構成之二層構造的上下導通部42。此外,下層配線21、上層配線36及上下導通部42,亦可透過於襯底金屬層22,37上形成被除去上部金屬層形成區域後之抗鍍膜後,而藉由電解電鍍形成上部金屬層23、38、44的圖案電鍍法所形成。又,在各圖面中,雖在開口部13內僅形成襯底金屬層22,但此只是依圖示之需要,亦可在開口部13內連同襯底金屬層22一起形成上部金屬層23。
接著,如第13圖所示,在包含下層配線21之層絕緣膜1之下面,藉由網版印刷法、旋轉塗布法等,形成由抗焊劑等所構成之下層頂塗膜31。另外,在包含上層配線36之上層絕緣膜35上面,藉由網版印刷法、旋轉塗布法等,形成由抗焊劑等所構成之上層頂塗膜39。在此狀態下,於上下導通部42內充填有由抗焊劑等所構成之充填材45。
接著,藉由照射雷射光束之雷射加工,在與下層配線21之連接墊部對應的部分中之下層頂塗膜31形成開口部32。另外,藉由照射雷射光束之雷射加工,在與上層配線36之連接墊部對應的部分中之上層頂塗膜39形成開口部40。
接著,在下層頂塗膜31之開口部32內及其下方形成焊球33且使其連接於下層配線21之連接墊部。然後,在相鄰之半導體構成體2之間,當切斷下層頂塗膜31、下層絕緣膜1、絕緣層34、上層絕緣膜35及上層頂塗膜39後,即可獲得複數個第1圖所示半導體裝置。
第14圖為顯示本發明之第2實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之相異點在於,在下層配線21與下層絕緣膜1之間設置由銅所構成的下部金屬層61,在上層配線36與上層絕緣膜35之間設置由銅所構成的下部金屬層62,並透過由環氧系樹脂等所構成之黏著層63,將半導體構成體2之矽基板4的上面黏著於上層絕緣膜35的下面。此情況時,下層配線21之一端部,係透過下部金屬層61之開口部64與下層配線21及黏著層3之開口部13,而連接於半導體構成體2之配線10的連接墊部10a。
其次,針對此半導體裝置之製造方法的一例進行說明。首先,如第15圖所示,準備積層薄片,其在由環氧系樹脂、聚醯亞胺系樹脂、玻璃布基材環氧樹脂等的薄片所構成的下層絕緣膜1下面黏固有由銅箔所構成的整體狀之金屬遮罩層65。此情況時,此準備完之構件的尺寸,亦可形成複數個第14圖所示完成後的半導體裝置的尺寸。
接著,如第16圖所示,藉由光微影法於金屬遮罩層65之預定部位(與第14圖所示半導體構成體2之配線10的連接墊部10a之下面中央部對應之部分),形成平面形狀為圓形之開口部64。
接著,如第17圖所示,透過由環氧系樹脂等所構成之黏著層3將包含半導體構成2之配線10的保護膜8的下面黏著於下層絕緣膜1上面之半導體構成體搭載區域,藉以進行半導體構成體2之搭載。此情況時,亦將被稱為NCP之黏著材、或是被稱為NCF之黏著片,預先供給於下層絕緣膜1上面之半導體構成體搭載區域,並藉由進行加熱壓合而將半導體構成體2黏固於下層絕緣膜1之上面。
接著,如第18圖所示,在包含黏著層3之半導體構成體2的周圍之下層絕緣膜1上面,一面以銷等進行定位一面配置格子狀之絕緣層形成用薄片34a。接著,在半導體構成體2之矽基板4上面,藉由分配器等塗布由含矽耦合劑之環氧系樹脂等所構成的液狀黏著材62a。然後,在絕緣層形成用薄片34a的上面,配置由銅箔所構成之副底板54的下面形成有上層絕緣膜35者。此情況時,上層絕緣膜35中之由環氧系樹脂等所構成的熱硬化性樹脂已被硬化。
接著,如第19圖所示,當使用一對加熱加壓板57、58從上下方向進行加熱加壓時,則在包含黏著層3之半導體構成體2的周圍之下層絕緣膜1上面形成有絕緣層34,半導體構成體2之矽基板4上面係透過黏著層62而黏著於上層絕緣膜35的下面,並在絕緣層34上面黏固著上層絕緣膜35的下面。
接著,如第20圖所示,藉由雷射光束之照射的雷射加工,將具有開口部64之金屬遮罩層65作為遮罩,在與半導體構成體2之配線10的連接墊部10a之下面中央部對應的部分中之下層絕緣膜1及黏著層3形成開口部13。另外,藉由採用機械鑽頭或雷射光束之照射的雷射加工,在金屬遮罩層65、下層絕緣膜1、絕緣層34、上層絕緣膜35及副底板57之預定部位形成通孔41。
接著,如第21圖所示,在金屬遮罩層65之整個下面(其中包含透過金屬遮罩層65之開口部64與下層絕緣膜1及黏著層3的開口部13而露出之半導體構成體2之配線10的連接墊部10a的下面)、副底板57之整個上面及通孔41的內壁面,藉由鎳之無電解電鍍形成襯底金屬層22、37、43。接著,藉由進行以襯底金屬層22、37、43作為電鍍電流通路之銅的電解電鍍,在襯底金屬層22、37、43之表面形成上部金屬層23、38、44。
接著,當藉由光微影法對上部金屬層23、襯底金屬層22及金屬遮罩層65進行圖案處理,且對上部金屬層38、襯底金屬層37及副底板57進行圖案處理時,成為如第22圖所示構成。亦即,在下層絕緣膜1之下面形成由具有下部金屬層61且具有與該襯底金屬層61相同平面形狀的襯底金屬層22及上部金屬層23所構成之二層構造的下層配線21。另外,在上層絕緣膜35上面形成由具有下部金屬層62之襯底金屬層37及上部金屬層38所構成之二層構造的上層配線36。又,在通孔41之內壁面形成由襯底金屬層43及上部金屬層34所構成之二層構造的上下導通部42。以下,經過與上述第1實施形態之情況相同的步驟後,可獲得複數個第13圖所示半導體裝置。
第23圖為顯示本發明之第3實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之最大差異點在於,藉由積累工法將下層配線及上層配線均作成二層配線構造。亦即,在包含第1下層配線21A及下層配線21的第1下層絕緣膜1A的下面,設有由與第1下層絕緣膜1A相同之材料所構成的第2下層絕緣膜1B。
設於第2下層絕緣膜1B下面之第2下層配線21B的一端部,係透過設於第2下層絕緣膜1B之開口部71而連接於第1下層配線21A的連接墊部。在包含第2下層配線21B之第2下層絕緣膜1B的下面設有下層頂塗膜31。在下層頂塗膜31之開口部32內及其下方設有焊球33,且使其連接於第2下層配線21B之連接墊部。
在包含第1上層配線36A之第1上層絕緣膜35A的上面設有由與第1上層絕緣膜35A相同之材料所構成的第2上層絕緣膜35B。設於第2上層絕緣膜35B上面之第2上層配線36B的一端部,係透過設於第2上層絕緣膜35B之開口部72而連接於第1上層配線36A的連接墊部。在包含第2上層配線36B之第2上層絕緣膜35B的上面設有上層頂塗膜39。在與第2上層配線36B之連接墊部對應的部分中之上層頂塗膜39設有開口部40。又,下層配線及上層配線均可為三層以上之配線構造。
第24圖為顯示本發明之第4實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之最大差異點在於,未具備下導通部42,而取代地在包含黏著層3之半導體構成體2周圍的絕緣層34中以方框形狀埋設兩面配線構造之電路基板81。
在此情況時,電路基板81具備由玻璃布基材環氧樹脂等所構成之方形框狀的基板82。在基板82下面設有由銅箔所構成之下層配線83,並在上面設有由銅箔所構成之上層配線84。下層配線83與上層配線84,係透過設於基板82內部之導電性糊膠等所構成的上下導通部85而被連接。
下層配線21係透過設於下層絕緣膜1及絕緣層34之開口部86而連接於電路基板81的下層配線83之連接墊部。上層配線36係透過設於上層絕緣膜35及絕緣層34之開口部87而連接於電路基板81的上層配線84之連接墊部。
其次,針對此半導體裝置之製造方法的一例進行說明。此情況如第25圖所示,在第6圖所示步驟中,在包含黏著層3之半導體構成體2的周圍之下層絕緣膜1上面,一面以銷等進行定位一面配置格子狀之絕緣層形成用薄片34a、格子狀之電路基板81及格子狀的絕緣層形成用薄片34a。接著,在上側之絕緣層形成用薄片34a的上面,配置副底板54的下面形成有上層絕緣膜形成用層35a者。此情況時,在與半導體構成體2之配線10的連接墊部10a的下面中央部及電路基板81之下層配線83的連接墊部的下面中央部對應之部分中的金屬遮罩層52形成有開口部53a、53b。
接著,如第26圖所示,當使用一對加熱加壓板57、58從上下方向進行加熱加壓時,則在包含黏著層3之半導體構成體2的周圍之下層絕緣膜1上面形成有絕緣層34,且在絕緣層34中埋入電路基板81,並在半導體構成體8及絕緣層34上面形成有上層絕緣膜35。接著,當藉由蝕刻除去底板52及副底板54時,如第27圖所示,包含充填於金屬遮罩層52之開口部53a、53b內之下層絕緣膜1的金屬遮罩層52下面被露出,且上層絕緣膜35的上面被露出。
接著,如第28圖所示,藉由照射雷射光束之雷射加工,將具有開口部53a、53b之金屬遮罩層52作為遮罩,在與半導體構成體2之配線10的連接墊部10a之下面中央部對應的部分中之下層絕緣膜1及黏著層3形成開口部13,且在與電路基板81之下層配線83的連接墊部之下面中央部對應的部分中之下層絕緣膜1及絕緣層34形成開口部86。此情況時,開口部86之直徑與開口部13之直徑相同。
另外,藉由雷射光束之照射的雷射加工,在與電路基板81之上層配線84的連接墊部對應的部分中之上層絕緣膜35及絕緣層34形成開口部87。此情況時,開口部87之直徑比開口部13之直徑還大。以下,經過與上述第1實施形態之情況相同的步驟後,可獲得複數個第24圖所示半導體裝置。
在依上述而獲得之半導體裝置中,與第24圖所示半導體裝置比較,即使將下層配線及上層配線作成二層構造,下層絕緣膜及上層絕緣膜仍為一層,所以,可減薄相當於該部分之量。另外,由於未具備上下導通部42,所以,不需要藉由機械鑽頭來形成通孔41。
第29圖為顯示本發明之第5實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之差異點在於,在包含半導體構成體2之配線10的保護膜8下面設置由聚醯亞胺系樹脂、環氧系樹脂等的絕緣材所構成的靜電防止用保護膜91。
因此,此情況時,半導體構成體2之靜電防止用保護膜91的下面,係透過黏著層3而連接於下層絕緣膜1的上面中央部。下層配線21係透過下層絕緣膜1、黏著層3及靜電防止用保護膜91之開口部13而連接於半導體構成體2之配線10的連接墊部10a。
可是,在將半導體構成體2搭載於下層絕緣膜1上之前,在靜電防止用保護膜91不形成開口部13。未具備開口部13之靜電防止用保護膜91,係在從其本身被形成於晶圓狀態的矽基板4下之時間點迄至半導體構成體2被搭載於下層絕緣膜1上之時間點為止的期間,保護形成於矽基板4下之積體電路免受靜電干擾。
第30圖為顯示本發明之第6實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之差異點在於,在半導體構成體2之配線10的連接墊部10a下面設置由電解鍍銅所構成的金屬保護層92。此情況時,金屬保護層92係在照射雷射光束時,用以保護配線10的連接墊部10a。亦即,將配線10形成為5~10μm之厚度,並估算藉由雷射光束所蝕刻之量,而僅在此配線10的連接墊部10a上形成數μm厚度之金屬保護層92,藉此可達成半導體構成體2之薄型化。
第31圖為顯示本發明之第7實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之差異點在於,在半導體構成體2之配線10的連接墊部10a下面中央部設置由電解鍍銅所構成的柱狀電極(外部連接用電極)93,且在包含配線10之保護膜8下面設置由環氧系樹脂等所構成的封裝膜94,且使封裝膜94之下面與柱狀電極93的下面成為同一面。此情況時,包含柱狀電極93之封裝膜94的下面係透過黏著層3而連接於下層絕緣膜1之上面中央部。下層配線21係透過下層絕緣膜1及黏著層3之開口部13而連接於半導體構成體2的柱狀電極93。
第32圖為顯示本發明之第8實施形態的半導體裝置之剖視圖。在此半導體裝置中,與第1圖所示半導體裝置之差異點在於,在半導體構成體2及下層絕緣膜1之上面僅設置由環氧系樹脂等所構成的封裝膜(絕緣層)95。此情況時,封裝膜95係藉由遷移塑模法等的塑模法所形成。
又,在上述各實施形態中,雖將形成於金屬遮罩層之開口部的平面形狀設成圓形,但本發明並不限定於此情況,其平面形狀例如、亦可為多角形、或是任意之形狀。另外,在對下層絕緣膜照射雷射光束而形成開口部時,雖針對金屬遮罩層係具有開口部之整體狀的構成進行了說明,但亦可在對下層絕緣膜照射雷射光束之前,經由圖案處理而形成配線或墊部。另外,雖為在半導體構成體2上形成有連接於連接墊5之配線10者,但本發明亦可應用於僅形成有未具備配線之迴繞部的外部連接用電極之半導體構成體。除此之外,可在本發明之實質範圍內適宜地作各種之變化。
1...下層絕緣膜(絕緣膜)
2...半導體構成體(積層配線)
3...黏著層(絕緣膜)
4...矽基板(半導體基板)
5...連接墊
6...絕緣膜
8...保護膜
10...配線(配線構件)
10a...連接墊部(外部連接用電極)
13...開口部(連接用開口部)
21...下層配線
31...下層頂塗膜
33...焊球
34...絕緣層
35...上層絕緣膜
36...上層配線
39...上層頂塗膜
41...通孔
42...上下導通部
51...底板
52,65...金屬遮罩層
53,64...開口部
56...副底板
61...下部金屬層(導體層)
81...電路基板
92...金屬保護層
第1圖為本發明之第1實施形態的半導體裝置的剖視圖。
第2圖為在第1圖所示半導體裝置的製造方法之一例中最初準備者的剖視圖。
第3(A)圖為繼第2圖之步驟的剖視圖,(B)圖為其俯視圖。
第4圖為繼第3圖之步驟的剖視圖。
第5圖為繼第4圖之步驟的剖視圖。
第6圖為繼第5圖之步驟的剖視圖。
第7圖為繼第6圖之步驟的剖視圖。
第8圖為繼第7圖之步驟的剖視圖。
第9圖為繼第8圖之步驟的剖視圖。
第10圖為繼第9圖之步驟的剖視圖。
第11圖為繼第10圖之步驟的剖視圖。
第12圖為繼第11圖之步驟的剖視圖。
第13圖為繼第12圖之步驟的剖視圖。
第14圖為本發明之第2實施形態的半導體裝置的剖視圖。
第15圖為在第14圖所示半導體裝置的製造方法之一例中最初準備者的剖視圖。
第16圖為繼第15圖之步驟的剖視圖。
第17圖為繼第16圖之步驟的剖視圖。
第18圖為繼第17圖之步驟的剖視圖。
第19圖為繼第18圖之步驟的剖視圖。
第20圖為繼第19圖之步驟的剖視圖。
第21圖為繼第20圖之步驟的剖視圖。
第22圖為繼第21圖之步驟的剖視圖。
第23圖為本發明之第3責施形態的半導體裝置的剖視圖。
第24圖為本發明之第4實施形態的半導體裝置的剖視圖。
第25圖為在第24圖所示半導體裝置的製造方法之一例中之預定步驟的剖視圖。
第26圖為繼第25圖之步驟的剖視圖。
第27圖為繼第26圖之步驟的剖視圖。
第28圖為繼第27圖之步驟的剖視圖。
第29圖為本發明之第5實施形態的半導體裝置的剖視圖。
第30圖為本發明之第6實施形態的半導體裝置的剖視圖。
第31圖為本發明之第7實施形態的半導體裝置的剖視圖。
第32圖為本發明之第8實施形態的半導體裝置的剖視圖。
1...下層絕緣膜
2...半導體構成體
3...黏著層
10...配線
10a...連接墊部
13...開口部
34...絕緣層
35...上層絕緣膜
41...通孔
52...金屬遮罩層
53...開口部
Claims (24)
- 一種半導體裝置,其包含有:半導體構成體(2),其具有半導體基板(4)及設於該半導體基板(4)上之外部連接用電極(10a);絕緣層(34),其形成於該半導體構成體(2)之周圍;絕緣膜(3或1),其具有與該半導體構成體(2)之該外部連接用電極(10a)對應的開口部(13);及配線(21),其透過該開口部(13)連接於該外部連接用電極(10a),且從對應於該半導體基板(4)之區域延伸至與該絕緣層(34)對應的區域。
- 如申請專利範圍第1項之半導體裝置,其中該外部連接用電極(10a)係構成配線構件(10)之一部分的構件。
- 如申請專利範圍第2項之半導體裝置,其中在該配線構件(10)與該半導體基板(4)之間形成有保護膜(8)。
- 如申請專利範圍第3項之半導體裝置,其中該絕緣膜(3或1)包含黏著層(3),該黏著層(3)形成於該保護膜(8)上及該配線構件(10)上,且具有開口部(13)。
- 如申請專利範圍第4項之半導體裝置,其中該絕緣膜(3或1)包含下層絕緣膜(1),該下層絕緣膜(1)形成於該黏著層(3)與該配線構件(10)之間及該絕緣層(34)與該配線構件(10)之間,且具有開口部(13)。
- 如申請專利範圍第5項之半導體裝置,其中具有導體層(61),其形成於該下層絕緣膜(1)與該配線構件(10)之間,且具有連通於該開口部(13)之開口部(13),該配線構件(10)係透過該導體層(61)之開口部(13)、該下層絕緣膜(1)之開口部(13)及該黏著層(3)的開口部(13)而連接於該外部連接用電極(10a)。
- 如申請專利範圍第2項之半導體裝置,其中具有導體層(61),其形成於該絕緣層(34)與該配線構件(10)之間,且具有連通於該開口部(13)之開口部(13),該配線構件(10)係透過該導體層(61)之開口部(13)及該絕緣層(3或1)之開口部(13)而連接於該外部連接用電極(10a)。
- 如申請專利範圍第7項之半導體裝置,其中該配線構件(10)及該導體層(61)具有相同平面形狀。
- 如申請專利範圍第1項之半導體裝置,其中該半導體構成體(2)之該外部連接用電極(10a)包含金屬保護層(92),其形成於與該配線(21)交界之境界面側。
- 如申請專利範圍第1項之半導體裝置,其中在該半導體構成體(2)及該絕緣層(34)上設有上層絕緣膜(35),在該上層絕緣膜(35)上設有上層配線(36)。
- 如申請專利範圍第10項之半導體裝置,其中在設於該下層絕緣膜(1)、該絕緣層(34)及該上層絕緣膜(35)之通孔(41)內設有上下導通部(42),該上下導通部(42)連接於該配線(21)及該上層配線(36)。
- 如申請專利範圍第10項之半導體裝置,其中在該絕緣層(34)中埋設有電路基板(81),其連接於該配線(21)及該上層配線(36)。
- 如申請專利範圍第1項之半導體裝置,其中設有被覆該配線(21)之下層頂塗膜(31),該下層頂塗膜(31)具有露出該配線(21)的一部分之開口部(32)。
- 如申請專利範圍第13項之半導體裝置,其中在該下層頂塗膜(31)之開口部(32)設有連接於配線(21)之焊球(33)。
- 一種半導體裝置的製造方法,其包含有:半導體構成體(2)準備步驟,該半導體構成體(2)具有在一面上形成有外部連接用電極(10a)之半導體基板(4);金屬遮罩層(52,65)形成步驟,其形成在被覆半導體構成體(2)之該外部連接用電極(10a)上面的絕緣膜(3或1)及該絕緣膜(3或1)下面,且對應於外部連接用電極(10a)而形成有平面尺寸比該外部連接用電極(10a)之平面尺寸還小的開口部(53,64);連接用開口部(13)形成步驟,藉由將該金屬遮罩層(52,65)作為遮罩並透過該開口部(53,64)而照射雷射光束於該絕緣膜(3或1),在該絕緣膜(3或1)上形成抵達該外部連接用電極(10a)之連接用開口部(13);及配線(21)形成步驟,在該絕緣膜(3或1)上形成配線(21),且使該配線(21)透過該絕緣膜(3或1)之該連接用開口部(13)而連接於該半導體構成體(2)的該外部連接用電極(10a)的步驟。
- 如申請專利範圍第15項之半導體裝置的製造方法,其中形成被覆半導體構成體(2)之該外部連接用電極(10a)上面的絕緣膜(3或1)之步驟,包含有:形成比與該半導體構成體(2)對應之區域還大的平面尺寸之下層絕緣膜(1),且在該下層絕緣膜(1)形成該連接用開口部(13)的步驟。
- 如申請專利範圍第16項之半導體裝置的製造方法,其中形成設有該開口部(53,64)之金屬遮罩層(52,65)的步驟,包含有:準備底板(51)之步驟;於該底板(51)上形成具有該開口部(53)之該金屬遮罩層(52)的步驟;及將該半導體構成體(2)黏固於該下層絕緣膜(1)上的步驟。
- 如申請專利範圍第17項之半導體裝置的製造方法,其中於該下層絕緣膜(1)形成連接用開口部(13)的步驟,包含有:除去該底板(51),使具有該連接用開口部(13)之該金屬遮罩層(52)露出的步驟。
- 如申請專利範圍第16項之半導體裝置的製造方法,其中形成設有該開口部(53、64)之金屬遮罩層(52、65)的步驟,包含有:準備黏固有該下層絕緣膜(1)及整體之金屬遮罩層(65)的積層片之步驟;對該整體之金屬遮罩層(65)進行圖案加工而形成該開口部(64)的步驟;及將該半導體構成體(2)黏固於該下層絕緣膜(1)上的步驟。
- 如申請專利範圍第16項之半導體裝置的製造方法,其中準備半導體構成體(2)之步驟,包含有:形成被覆該外部連接用電極(10a)上面之黏著層(3)的步驟。
- 如申請專利範圍第20項之半導體裝置的製造方法,其中包含有:在形成設有該開口部(53、64)的金屬遮罩層(52、65)之前,將具有該黏著層(3)之該半導體構成體(2)黏固於該下層絕緣膜(1)上的步驟。
- 如申請專利範圍第21項之半導體裝置的製造方法,其中形成抵達該外部連接用電極(10a)之連接用開口部(13)的步驟,包含有:藉由將該金屬遮罩層(52、65)作為遮罩並透過該開口部(53、64)而照射雷射光束,於該下層絕緣膜(1)及該黏著層(3)上形成該連接用開口部(13)的步驟。
- 如申請專利範圍第22項之半導體裝置的製造方法,其中形成該配線(21)之步驟,包含有:除去具有連接用開口部(13)之該金屬遮罩層(52),在該下層絕緣膜(1)之下面形成該配線(21)的步驟。
- 如申請專利範圍第22項之半導體裝置的製造方法,其中形成該配線(21)之步驟,包含有:在該金屬遮罩層(65)之下面形成該配線(21),且除去該配線(21)以外之區域中的該金屬遮罩層的步驟。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008020691A JP4636090B2 (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200941689A TW200941689A (en) | 2009-10-01 |
| TWI390696B true TWI390696B (zh) | 2013-03-21 |
Family
ID=40930841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098102360A TWI390696B (zh) | 2008-01-31 | 2009-01-22 | 半導體裝置及其製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7972903B2 (zh) |
| JP (1) | JP4636090B2 (zh) |
| KR (1) | KR101009123B1 (zh) |
| CN (1) | CN101499456B (zh) |
| TW (1) | TWI390696B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4840373B2 (ja) * | 2008-01-31 | 2011-12-21 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| WO2010104610A2 (en) * | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
| US8987896B2 (en) * | 2009-12-16 | 2015-03-24 | Intel Corporation | High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same |
| JP2011181830A (ja) * | 2010-03-03 | 2011-09-15 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
| JP2012256675A (ja) * | 2011-06-08 | 2012-12-27 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びその製造方法 |
| CN104464583B (zh) * | 2014-12-09 | 2018-05-25 | 合肥鑫晟光电科技有限公司 | 一种点灯检测装置以及方法 |
| US10152299B2 (en) | 2015-03-06 | 2018-12-11 | Apple Inc. | Reducing response latency of intelligent automated assistants |
| JP6741419B2 (ja) * | 2015-12-11 | 2020-08-19 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージおよびその製造方法 |
| JP6904055B2 (ja) * | 2017-05-19 | 2021-07-14 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
| US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
| US5527741A (en) * | 1994-10-11 | 1996-06-18 | Martin Marietta Corporation | Fabrication and structures of circuit modules with flexible interconnect layers |
| JP3015712B2 (ja) * | 1995-06-30 | 2000-03-06 | 日東電工株式会社 | フィルムキャリアおよびそれを用いてなる半導体装置 |
| US5567657A (en) * | 1995-12-04 | 1996-10-22 | General Electric Company | Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers |
| JP2842378B2 (ja) * | 1996-05-31 | 1999-01-06 | 日本電気株式会社 | 電子回路基板の高密度実装構造 |
| US6271469B1 (en) * | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
| US6154366A (en) * | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
| TW434664B (en) * | 1999-12-29 | 2001-05-16 | Advanced Semiconductor Eng | Lead-bond type chip package and method for making the same |
| JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US7061084B2 (en) * | 2000-02-29 | 2006-06-13 | Advanced Semiconductor Engineering, Inc. | Lead-bond type chip package and manufacturing method thereof |
| JP2003017854A (ja) | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多層配線基板及びその製造方法 |
| JP3870778B2 (ja) * | 2001-12-20 | 2007-01-24 | ソニー株式会社 | 素子内蔵基板の製造方法および素子内蔵基板 |
| JP3908157B2 (ja) * | 2002-01-24 | 2007-04-25 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
| JP3918681B2 (ja) | 2002-08-09 | 2007-05-23 | カシオ計算機株式会社 | 半導体装置 |
| JP4117603B2 (ja) * | 2002-08-26 | 2008-07-16 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 |
| KR100682650B1 (ko) * | 2003-01-16 | 2007-02-15 | 가시오게산키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| WO2004064153A1 (en) * | 2003-01-16 | 2004-07-29 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2004311768A (ja) * | 2003-04-08 | 2004-11-04 | Shinko Electric Ind Co Ltd | 基板の製造方法及び半導体装置用基板及び半導体装置 |
| KR100778597B1 (ko) * | 2003-06-03 | 2007-11-22 | 가시오게산키 가부시키가이샤 | 적층 반도체 장치와 그 제조방법 |
| CN100418211C (zh) | 2003-12-25 | 2008-09-10 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| JP4840373B2 (ja) * | 2008-01-31 | 2011-12-21 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
-
2008
- 2008-01-31 JP JP2008020691A patent/JP4636090B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-21 KR KR1020090004927A patent/KR101009123B1/ko not_active Expired - Fee Related
- 2009-01-22 TW TW098102360A patent/TWI390696B/zh not_active IP Right Cessation
- 2009-01-24 CN CN2009100098367A patent/CN101499456B/zh not_active Expired - Fee Related
- 2009-01-26 US US12/359,427 patent/US7972903B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200941689A (en) | 2009-10-01 |
| US20090194866A1 (en) | 2009-08-06 |
| KR20090084684A (ko) | 2009-08-05 |
| JP4636090B2 (ja) | 2011-02-23 |
| JP2009182200A (ja) | 2009-08-13 |
| US7972903B2 (en) | 2011-07-05 |
| CN101499456A (zh) | 2009-08-05 |
| CN101499456B (zh) | 2011-05-04 |
| KR101009123B1 (ko) | 2011-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI400784B (zh) | 半導體裝置及其製造方法 | |
| TWI390696B (zh) | 半導體裝置及其製造方法 | |
| JP4752825B2 (ja) | 半導体装置の製造方法 | |
| TWI427755B (zh) | 半導體裝置及其製造方法 | |
| JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
| TWI384595B (zh) | 半導體裝置及其製造方法 | |
| US7843071B2 (en) | Semiconductor device including wiring and manufacturing method thereof | |
| JP2009260165A (ja) | 半導体装置 | |
| US20090174083A1 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
| JP2011155313A (ja) | 半導体装置 | |
| JP5042762B2 (ja) | 半導体装置 | |
| JP2009043858A (ja) | 半導体装置およびその製造方法 | |
| JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
| JP5393649B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |