JP4597561B2 - 配線基板およびその製造方法 - Google Patents

Description

本発明は、半導体チップ取り付け用の開口部を備えた補強板に、コア層を有しない多層基板が装着された配線基板およびその製造方法に関する。

近年、半導体素子などの実装を一層高密度化しようとする要請に添って、コア層を有しない各種の多層基板が提案されている。こうした多層基板（以下、コアレス多層基板とも言う）は、コア層なしでビルドアップ層を形成し、そのセンタ付近に半導体素子（半導体ダイ）を装着している。また、このままでは、コアレス多層基板自体はヤング率が低く変形しやすいので、スティッフナーと呼ばれる金属製の補強板に取り付け、配線基板としている。かかる構造の配線基板を得るために、金属板を母材としてコアレス多層基板をビルドアップし、最後に金属板を全部または一部、エッチングなどにより除去して、配線基板を製造する方法が提案されている（特許文献１参照）。補強板としては、従来、熱膨張係数がコアレス多層基板の熱膨張係数と近い銅などが用いられていた。

特開２００２−２６１７１号公報

しかしながら、こうした配線基板は、コアレス多層基板の半導体チップ取り付け箇所の裏側にコンデンサチップなどをハンダ付けすると、ハンダ付け後に、多層基板がゆがむことがあり、半導体チップを取り付けるコアレス多層基板の平坦度が悪化してしまうという問題があった。これは、コンデンサチップやハンダとコアレス多層基板の熱膨張係数が大きく異なるため、ハンダリフローの後の冷却工程で、ハンダ付け箇所に応力が発生するからである。こうした応力により、コアレス多層基板内で配線を形成している導体層の平坦度が悪化し、場合によっては、導体層に亀裂が入ってしまう。

本発明は、上記の問題点を踏まえ、補強板を備え、コアレス多層基板を用いた配線基板において、ハンダ付けなどを行なってもコアレス多層基板の平坦度を損なうことがない構造および製造方法を提供することを目的とする。

かかる目的を達成するために本発明の配線基板は、次の構成を採った。即ち、本発明の配線基板は、
半導体チップ取り付け用の開口部を備えた補強板に、コア層を有しない多層基板が装着された配線基板であって、
前記多層基板の前記半導体チップの取り付け箇所裏側に、前記開口部を覆う大きさであり、前記多層基板より小さなセラミックの補強基板を取り付け、
前記補強基板は、内部に誘電体層を挟持するよう積層された複数の内部電極と、該複数の内部電極を前記積層方向に貫通する第１，第２の電極とを備えたこと、
を要旨としている。

この配線基板は、多層基板の半導体チップの取り付け箇所裏側に、コンデンサを備え、補強板に設けられた開口部を覆う大きさの補強基板を取り付けている。従って、多層基板は、補強板の開口部にあっては補強基板により保持されることになり、熱望膨張率の違いなどに起因して、多層基板に反りなどが発生し、内部の導体層などの平坦度が劣化することがない。ここで言うコア層とは、従来の配線基板のコア層として用いられているガラス繊維強化プラスチック、金属板（例えば厚み０．１ｍｍ以上の銅板等）等のことである。本発明のコア層を有しない多層基板とは、厚み０．１ｍｍ以下の箔（絶縁層）のみからなるものをいう。こうした多層基板は、コア層を有しないことから、低背化、高密度化を達成することができる。なお、絶縁層の箔は、例えば０．０５ｍｍ以下とすることができ、この場合は、一層の低背化、高密度化を図ることが可能となる。

ここで、補強板を、多層基板より小さな熱膨張係数の材料から形成し、補強基板を、多層基板より補強板の熱膨張係数に近似の材料から形成することができる。この場合、補強板と補強基板の熱膨張係数が近いので、配線基板の温度が変化した場合でも、応力の発生が小さく、従って全体の反りや変形は生じにくい。

補強板は、としては、４２アロイまたは３６アロイなどを用いることができる。これらの材料は、線熱膨張係数が、前者が４．３前後、後者が０．９前後と低く（単位は何れもｐｐｍ／℃、以下同じ）、かつヤング率が１４０〜１５０ＫＮ／ｍ² 程度であり、配線基板全体の熱膨張を小さく押さえることができる。また、アルミナの線熱膨張係数５．８、窒化アルミの線熱膨張係数４．４，シリコンの線熱膨張係数２．５などと近く、補強基板と補強板の熱膨張係数を近似なものとすることができる。補強基板自体の線熱膨張係数としては、１５ｐｐｍ／℃以下、更に望ましくは６ｐｐｍ／℃以下とすることができる。

補強基板としては、剛性の高いものを用いることができる。例えばヤング率で２００ＫＮ／ｍ² 程度以上のもの、更に好ましくはヤング率が２５０ＫＮ／ｍ² 以上のものを用いることができる。こうした剛性は、セラミック基板であれば、アルミナや窒化アルミを用いることにより、実現可能である。なお、補強基板は、内部に剛性の高い部材を備えたオーガニック基板としても構成可能である。補強基板は、コンデンサをそなえるが、こうしたコンデンサは、補強基板に搭載されたコンデンサチップでも良いし、補強基板に内蔵されても良い。補強基板自体を、セラミックキャパシタとすることも可能である。

また、本発明の配線基板の製造方法は、
コア層を有しない多層基板を用いた配線基板の製造方法であって、
半導体チップ取り付け用の開口部を備えた補強板に前記多層基板を取り付け、
前記開口部を覆う大きさであり、前記多層基板より小さなセラミックの補強基板であって、内部に誘電体層を挟持するよう積層された複数の内部電極と、該複数の内部電極を前記積層方向に貫通する第１，第２の電極とを備えることにより、全体をコンデンサとして形成した補強基板を、前記多層基板の前記半導体チップの取り付け箇所裏側にハンダ付けすること
を要旨としている。

かかる配線基板の製造方法によれば、コンデンサを備えた補強基板を多層基板の半導体チップ取り付け箇所裏側にハンダ付けするが、ハンダ付けからの冷却時に、多層基板に局所的な応力が発生することがなく、多層基板の平坦度が損なわれることがない。なお、補強基板を多層基板にハンダ付けした後、補強基板と多層基板の隙間にアンダフィルを注入してもよい。

本発明の実施の形態について次の順序で説明する。
Ａ．配線基板１１０の構成：
Ｂ．多層基板の製造方法：
Ｃ．配線基板の製造方法：
Ｄ．その他の実施例：

Ａ．配線基板の構成：
図１は、第１実施例の配線基板１１０の平面図、図２は、その縦断面構造を示す構成図である。両図に示すように、この配線基板１１０は、コア層を有しない多層基板（以下、コアレス多層基板という）１２０の第一主表面ＭＰ１に、補強板としての４２アロイ製のスティフナー１３０が熱硬化樹脂により接着されている。スティフナー１３０は、その中心に開口部１３２が設けられており、この開口部１３２に半導体チップ１４０が、最終的に搭載される。コアレス多層基板１２０の第二主表面ＭＰ２側であって、半導体チップ１４０の取り付け箇所に対応した位置（裏面）には、補強基板として本実施例で採用したセラミック基板１５０が取り付けられている。

セラミック基板１５０は、スティフナー１３０の開口部１３２より一回り（本実施例では、一辺当たり３から５ミリ程度）大きな形状を有する。セラミック基板１５０は、窒化アルミからなり、その表面に多数のコンデンサチップ１６０がハンダ付けされている。セラミック基板１５０のコンデンサチップ１６０の取り付け側とは反対側表面には、配線パターンおよびランドが設けられており、ランドにはハンダバンプ１５２が設けられている。このハンダバンプ１５２には、高融点ハンダが用いられており、リフロー炉を通すことで、コアレス多層基板１２０の第二主表面ＭＰ２にセラミック基板１５０はハンダ付けされ、両者の電気的な接続および機械的な取付が行なわれる。本実施例では、接続端子の一種であるハンダバンプを介して、補強基板（セラミック基板）１５０はコアレス多層基板１２０に取り付けられているが、機械的な強度を高めるためには、この接続端子の少なくとも一部が、ステイフナー１３０の開口部１３２より外側領域でコアレス多層基板１２０に取り付けられることが好ましい。換言するならば、コアレス多層基板１２０が補強基板１５０の外周の接続端子と接続される領域より内側に、補強板（ステイフナ）の開口部がある構成とすることが、配線基板１１０の機械的な強度を高める上では好ましい。もとより、接続端子の全てがスティフナー１３０の開口部１３２の外側領域でコアレス多層基板１２０にハンダ付けされている構成、開口部１３２の四つの辺の少なくとも一部では接続端子が開口部の内側でハンダ付けされている構成、電気的な接続端子とは別に設けられた固定用の端子を利用して補強基板１５０がコアレス多層基板１２０に取り付けられてる構成など、種々の構成が可能である。

かかる構成を備えた配線基板１１０には、最終的には、コアレス多層基板１２０の第一主表面ＭＰ１で、スティフナー１３０の開口部１３２の内側に、半導体チップ１４０が取り付けられる。半導体チップ１４０は、セラミック基板１５０をコアレス多層基板１２０にハンダ付けした高融点ハンダより低い溶融温度のハンダを用いたハンダバンプを用いて、コアレス多層基板１２０の第一主表面ＭＰ１にハンダ付けされる。

この結果、セラミック基板１５０上のコンデンサチップ１６０と半導体チップ１４０とは、電気的に接続される。セラミック基板１５０に搭載されたコンデンサチップ１６０は、半導体チップ１４０にとっては、いわゆるデカップリングコンデンサとして機能する。コアレス多層基板１２０は、従来の厚いコア層を備えこの間をビア電極により導通をとっている基板と比べると、インダクタンスも極めて小さいので、デカップリングコンデンサの機能を十分に引き出すことができる。

Ｂ．コアレス多層基板の製造方法：
コアレス多層基板１２０の製造方法は種々提案されているが、ここでは、金属箔を用いた製造方法について、図３ないし図６を用いて説明する。図３ないし図６は、製造工程を表す説明図である。工程Ｓ１〜Ｓ５は、最終的には金属箔密着体５を利用して取り除かれる支持基板２０上に、積層シート体１０を形成していく工程を示している。これらの工程Ｓ１〜Ｓ５は、周知のビルドアップ法等により行なうことができる。

コアレス多層基板１２０を製造する場合、まず、製造時において材料を支持するための支持基板２０を用意し、図３（ａ）に工程Ｓ１として示すように、この支持基板２０上に、下地誘電体シート２１を形成する。支持基板２０は、下地誘電体シート２１が密着するものであれば特には限定されないが、例えばＦＲ−４等のガラスエポキシ基板（コア層を有する旧来のコア基板に用いられる材料）を用いることができる。また、下地誘電体シート２１も、特には限定されないが、例えば後述する第一誘電体シート１１と同材料（本実施例では、エポキシを主成分とする材料）により構成することができる。

工程Ｓ１で下地誘電体シート２１を形成した後、次に、図３（ｂ）に工程Ｓ２として示すように、下地誘電体シート２１の主表面上に、該主表面に包含されるよう、金属箔密着体５を配置する。この金属箔密着体５は、分離可能な２つの金属箔５ａ、５ｂが密着したものである。なお、金属箔密着体５は、下地誘電体シート２１が半硬化状態で、その主表面上に配置しても良い。半硬化状態の下地誘電体シート２１上に金属箔密着体５を配置すると、以降の工程で金属箔密着体５（下側金属箔５ａ）が下地誘電体シート２１から剥れない程度の密着性が得られやすくなる。また、金属箔密着体５は、例えば２つの銅箔を金属メッキ（例えばＣｒ）を介して密着させたものを用いることができる。このような金属箔密着体５に変わって、約１ｎｍ（ナノメートル）の有機剥離層にて接着されたもの（三井金属製MicroThin（商標））を使うことも可能である。この場合、約２５ｇｆ／ｃｍ程度のピール強度で剥がすことが可能である。

次に、図３（ｃ）に工程Ｓ３として示したように、金属箔密着体５が配置された位置を含む下地誘電体シート２１全体に対して、第一誘電体シート１１を形成する。この結果、第一誘電体シート１１は、金属箔密着体５（上側金属箔５ｂ）を覆うと共に、金属箔密着体５の周囲領域にて下地誘電体シート２１と密着して、金属箔密着体５を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。

次に、図４（ｄ）に工程Ｓ４として示したように、第一誘電体シート１１上に、第一導体層３１をパターン形成し、また第一誘電体シート１１に、該第一導体層３１と金属箔密着体５とを接続する第一ビア導体４１を形成する。導体層は、以下に説明する他の導体層３２，３３も含めて、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキ、電解メッキによって充填することにより得ることができる。いずれにせよ、ドリルなどの機械的な手法ではなく、半導体製造プロセスと同様の光学的な手法により形成するので、微細加工が可能となり、導体層やビア導体は、極めて細微な大きさとすることができる。この結果、高密度実装が可能である。

次に、第一誘電体シート１１（および第一導体層３１）上に、厚み４０μｍの第二誘電体シート１２を形成し加熱硬化させる。該第二誘電体シート１２内にビア導体４２を形成するとともに、該第二誘電体シート１２上に第二導体層３２を形成する。そして、同様の工程を繰り返して、第三、第四誘電体シート１３、１４、ビア導体４３、導体層３３を形成していき、図４に工程Ｓ５として示したように、多層の積層シート体１０を形成する。第四誘電体シート１４を形成した後、第三導体層３３に対応する位置でかつ後述するハンダパンプが形成される位置については、第四誘電体シート１４は取り除かれ、図４（ｅ）に示したように、開口１４ａが形成される。

以上説明した工程Ｓ１ないし工程Ｓ５により、下地誘電体シート２１の主表面上に、該主表面に包含されるよう配された金属箔密着体５と、該金属箔密着体５を包むよう形成され、かつ該金属箔密着体５の周囲領域にて下地誘電体シート２１と密着して該金属箔密着体５を封止する第一誘電体シート１１と、を有する積層シート体１０が形成される。

なお、本実施形態では、積層シート体１０は、金属箔密着体５および４層の誘電体シート１１〜１４にて構成されているが、誘電体シートの層数はこれに限られることはない。第一ないし第四誘電体シート１１〜１４は、本実施例では、エポキシを主成分とする材料にて構成した。また、第一ないし第三導体層３１〜３３と第一ないし第三ビア導体４１〜４３は銅を主成分として構成することができる。

本実施形態では、積層シート体１０の上側の露出した主表面が、図２に示したコアレス多層基板１２０の第二主表面ＭＰ２となるように形成されている。したがって、積層シート体１０の上側主表面をなす誘電体シート１４は、コアレス多層基板１２０の第二主表面ＭＰ２上のソルダーレジスト層ＳＲとして機能する。またその開口１４ａ内に露出する導体層３３は、コアレス多層基板１２０において、ハンダバンプが形成される金属パッドとして機能する。なお、積層シート体１０の上下、何れの表面を、図２に示したコアレス多層基板１２０の第一、第二主表面ＭＰ１，ＭＰ２とするかは、自由である。積層シート体１０の図示上側表面を、第一種表面ＭＰ１とする場合には、上側主表面をなす誘電体シート１４に、半導体チップ１４０との接合用のハンダパンプが当接する金属パッドを形成すればよい。

次に、工程Ｓ５で得られた積層シート体１０から必要な部分を、コアレス多層基板１２０として取り出す工程について説明する。金属箔を引きはがすことでコアレス多層基板１２０を得るこの製造方法では、金属箔密着体５上の領域が、コアレス多層基板１２０となるべき配線積層部１００に相当する。そこで、図４（ｆ）に工程Ｓ６として示すように、配線積層部１００の周囲領域を除去し、図５に示したように、端面１０３を露出させる。

周囲領域を除去した後の状態を、図５に工程Ｓ７として示した。図５以下では、第一誘電体シート１１などは切断されていることから、以下の説明では、これらを第一誘電体層のように呼び、第一誘電体層１１ｘのように符号「ｘ」を付けて図示する。周囲領域の除去に際しては、配線積層部１００と周囲部との境界において、その下の下地誘電体シート２１及び支持基板２０ごと、例えばブレード刃等により切断する。このようにして、配線積層部１００の周囲領域とともに、支持基板２０及び下地誘電体シート２１のうちの該周囲部下にあたる領域も除去するようにすると、端面１０３の露出が容易である。なお、図３ないし図６では、説明の都合上、図示左右方向を寸詰まりに描いてあるが、実際には、図２に示したように、配線積層部１００は、スティフナー１３０の外形形状と略同一の大きさを備えており、第一ビア導体４１が形成されている区域の周辺は、スティフナー１３０に接着される領域が広がっている。

次に、図５に工程Ｓ８として示したように、配線積層部１００を支持基板２０から、片方の金属箔（上側金属箔５ｂ）が付着した状態で、金属箔密着体５における２つの金属箔５ａ、５ｂの界面にて剥離する。

こうして配線積層部１００を支持基板２０から剥離した後に、図６（ｉ）に工程Ｓ９として示したように、配線積層部１００の第一誘電体層１１ｘが構成する主表面に付着した金属箔５ｂを除去する。その後、図６（ｊ）に工程Ｓ１０として示したように、第一ビア導体４１の端面に金属端子８を形成する。以上の工程により、図１，図２に示したコアレス多層基板１２０が得られる。

工程Ｓ９において、金属箔５ｂの除去は、例えばエッチングにより行なうことができる。金属箔５ｂが除去された第一誘電体層１１ｘの主表面には、内部に第一ビア導体４１が露出したビア孔１１ａが現れる。第一ビア導体４１は、金属箔５ｂをエッチングにより除去する際、多少エッチングされるので、その端面がビア孔内（例えば、開口１１ａの近傍）に位置することになる。つまり、完成した配線基板は、コア基板を有さず、かつ両主表面が誘電体層にて構成され、高分子材料からなる誘電体層１１ｘ〜１４ｘと導体層３１ｘ〜３３ｘとが交互に積層され、第一主表面をなす第一誘電体層１１ｘに貫通形成されたビア孔１１ａ内に、該第一誘電体層１１ｘ直下の第一導体層３１ｘと接続されたビア導体４１が形成されてなるとともに、このビア導体４１は、第一主表面ＭＰ１側の端面がビア孔１１ａ内に位置してなり、この端面には、金属端子８が接続された構成となる。このように、ビア導体４１の端面がビア孔１１ａ内に位置すれば、例えばハンダからなる金属端子（ハンダバンプ）８の形成が容易となるうえ、接続信頼性も確保できる。なお、ビア導体４１の端面の、第一主表面ＭＰ１からの深さ位置をＤ、ビア孔の最大径をＷとしたとき、比Ｄ／Ｗが、値０．５以下となるよう設定すると、接続信頼性の点で更に好ましい。

なお、上記の実施例では、工程９で下側金属箔５ｂをすべて除去したが、図７の工程Ｓ９ａおよび工程１０ａに示したように、金属箔５ｂの一部５ｘを残し、これを利用して金属端子８を形成することもできる。すなわち、配線積層部１００を支持基板２０から剥離した後に、該配線積層部１００の第一誘電体層１１ｘが形成された主表面に付着した金属箔５ｂを、第一ビア導体４１に対応した箇所を除いて選択的に除去し（工程Ｓ９ａ）、第一ビア導体４１と接続された部分の金属箔５ｘを残存させる。その上で、残存させた金属箔５ｘの上に金属端子８を形成する（工程Ｓ１０ａ）。かかる工程によっても、完成した配線基板では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層１１ｘ〜１４ｘと導体層３１〜３３とが交互に積層され、第一主表面に、金属箔５ｘを一部として構成された金属端子８を備えた構成となる。

Ｃ．配線基板の製造方法：
次に、配線基板１１０全体の製造方法について簡略に説明する。図８は、配線基板１１０の製造方法を示す工程図である。図示するように、先ずコアレス多層基板１２０を製造する（工程Ｓ２００）。この製造方法は、既に詳しく説明した。

次に、セラミック基板１５０にコンデンサチップ１６０を高融点ハンダを用いてハンダ付けし、コンデンサチップ１６０搭載のセラミック基板１５０を製造する（工程Ｓ２１０）。このセラミック基板１５０のコンデンサチップ１６０搭載面とは反対側に、高融点ハンダによるハンダバンプを形成し（工程Ｓ２２０）、セラミック基板１５０をコアレス多層基板１２０の第二主表面ＭＰ２に配置し（工程Ｓ２３０）、接着剤などで仮止めしてから、高温リフロー炉に入れて、セラミック基板１５０をコアレス多層基板１２０に接合する（工程Ｓ２４０）。

次に、こうしてセラミック基板１５０が接合されたコアレス多層基板１２０を、スティフナー１３０に熱硬化性接着を用いて貼付・固定する（工程Ｓ２５０）。具体的には、スティフナー１３０の裏面に熱硬化性接着剤を塗布した後、これをコアレス多層基板１２０の第一主表面ＭＰ１に載せ、減圧容器に入れて真空に引き、１５０℃まで加熱して、樹脂を硬化させるのである。最後に、コアレス多層基板１２０の第一主表面ＭＰ１の所定の位置に、半導体チップ１４０を搭載し、低温リフロー炉に入れて、半導体チップ１４０をコアレス多層基板１２０に接合する（工程Ｓ２６０）。以上の工程により、配線基板１１０が得られる。なお、半導体チップ１４０は、ワイヤボンディングなどの手法により、コアレス多層基板１２０の端子と接続しても良い。

こうして得られた配線基板１１０は、コアレス多層基板１２０を、スティフナー１３０とセラミック基板１５０とで、補強した形になり、特にスティフナー１３０の開口部１３２をセラミック基板１５０が覆うので、製造時の熱サイクルによって発生した応力により、コアレス多層基板１２０が歪んだり内部の導体層３１〜３３などにクラックが生じると言ったことがない。こうした応力は、
（１）コアレス多層基板１２０の第二種表面ＭＰ２にセラミック基板１５０をハンダ付けした後の冷却時、
（２）熱硬化樹脂により接着したスティフナー１３０の温度が低下するとき
などに発生する。

本実施例で用いたコアレス多層基板１２０の誘電体シートの線熱膨張率は約３０ｐｐｍ／℃である。従って、上記（１）（２）の何れのケースでも、線熱膨張係数が４．４ｐｐｍ程度の窒化アルミを用いたセラミック基板１５０の収縮量や、線熱膨張係数が約４．３ｐｐｍ程度の４２アロイを用いたスティフナー１３０の収縮量は、コアレス多層基板１２０の収縮量よりかなり小さい。しかし、コアレス多層基板１２０はスティフナー１３０に広い面積で接着されており、かつスティフナー１３０の開口部１３２をセラミック基板１５０が覆っていることから、コアレス多層基板１２０の変形や反りは抑制される。従って、コアレス多層基板１２０内部の導体層に応力がかかってクラックが生じるといったこともない。

Ｄ．その他の実施例：
上記の実施例では、セラミック基板１５０には、複数個のコンデンサチップ１６０を搭載したが、セラミック基板１５０の内部に誘電体を挟持するように複数の内部電極を形成し、内部電極を一つおきに、セラミック基板１５０を厚み方向に貫通する第１の電極と第２の電極に接続し、セラミック基板全体を一つのセラミックコンデンサとして形成したものを用いてもよい。この場合の配線基板３１０の構造を、断面である図９に示した。この場合、セラミック基板３５０は、コンデンサはセラミック基板３５０の内部に形成されるので、大容量化が可能であり、かつ半導体チップ１４０までの距離を更に短くできるという利点が得られる。また、配線基板３１０の下面にコンデンサチップが飛び出すこともなく、プリント基板などへの実装が容易になるという利点も得られる。なお、補強基板は、セラミック基板に限られるものではなく、内部にコンデンサを内蔵したオーガニック基板などによっても実現することができる。また、こうしたオーガニック基板を採用した場合、コンデンサを形成するセラミック基板や金属板などを内蔵させ、基板全体の剛性を高めて、補強基板としての機能を強化することも望ましい。

以上本発明の実施例について説明したが、本発明はこうした実施例に何ら限定されるものではなく、発明の要旨を変更しない範囲内において種々なる態様で実施可能である。例えば、セラミック基板１５０とコアレス多層基板１２０との接続はハンダ付けではなく、銅ペーストを利用した接続でもよい。この場合、銅ペーストを装着したプリプレグを用いることも好適である。ハンダ付け後においては、アンダーフィル剤を用いても差し支えない。更に、異方導電性ゴムなどを用いて両者の接合を図ることも差し支えない。また、コアレス多層基板１２０は、金属箔密着体を用いた製造方法に代えて、旧来の金属板上にビルドアップし、エッチングなどで金属板を除去する製造方法、あるいは内層のコア材の両側にビルドアップしてからセンターで分離する製造方法、など種々の製造方法が採用可能である。補強板であるスティフナーとしては上記の実施例では、４２アロイを用いたが、３６アロイや場合によっては銅などを用いることも可能である。もとよりセラミック製の補強板を用いてもよい。

実施例の配線基板１１０の形状を示す平面図である。 実施例の配線基板１１０の形状を示す縦断面図である。 コアレス多層基板１２０の製造工程Ｓ１ないしＳ３を示す説明図である。 コアレス多層基板１２０の製造工程Ｓ４ないしＳ６を示す説明図である。 コアレス多層基板１２０の製造工程Ｓ７およびＳ８を示す説明図である。 コアレス多層基板１２０の製造工程Ｓ９およびＳ１０を示す説明図である。 コアレス多層基板１２０の他の製造工程Ｓ９ａおよびＳ１０ａを示す説明図である。 配線基板１１０の製造工程を示す工程図である。 配線基板３１０の他の実施例を示す縦断面図である。

符号の説明

５…金属箔密着体
５ａ…下側金属箔
５ｂ…上側金属箔
８…金属端子
１０…積層シート体
１１〜１４…誘電体シート
１１ｘ〜１４ｘ…誘電体層
１１ａ…ビア孔
１１ａ…開口
１４ａ…開口
２０…支持基板
２１…下地誘電体シート
３１〜３３…導体層
４１〜４３…ビア導体
１００…配線積層部
１０３…端面
１１０…配線基板
１２０…コアレス多層基板
１３０…スティフナー
１３２…開口部
１４０…半導体チップ
１５０…セラミック基板
１５２…ハンダバンプ
１６０…コンデンサチップ

Claims (8)

1. 半導体チップ取り付け用の開口部を備えた補強板に、コア層を有しない多層基板が装着された配線基板であって、
   前記多層基板の前記半導体チップの取り付け箇所裏側に、前記開口部を覆う大きさであり、前記多層基板より小さなセラミックの補強基板を取り付け、
   前記補強基板は、内部に誘電体層を挟持するよう積層された複数の内部電極と、該複数の内部電極を前記積層方向に貫通する第１，第２の電極とを備えることにより、当該補強基板の全体をコンデンサとして形成した配線基板。
2. 前記補強基板は、少なくとも前記多層基板より剛性が高い請求項１記載の配線基板。
3. 請求項１記載の配線基板であって、
   前記補強板は、前記多層基板より小さな熱膨張係数の材料からなり、
   前記補強基板は、前記多層基板より前記補強板の熱膨張係数に近似の材料からなる
   配線基板。
4. 前記補強板は、４２アロイまたは３６アロイである請求項３記載の配線基板。
5. 前記補強板は金属製である請求項１記載の配線基板。
6. 前記補強基板と前記多層基板との隙間にアンダフィルを注入してなる請求項１記載の配線基板。
7. 前記補強基板と前記多層基板とは、ハンダパンプにより接合された請求項１ないし請求項６のいずれか記載の配線基板。
8. コア層を有しない多層基板を用いた配線基板の製造方法であって、
   半導体チップ取り付け用の開口部を備えた補強板に前記多層基板を取り付け、
   前記開口部を覆う大きさであり、前記多層基板より小さなセラミックの補強基板であって、内部に誘電体層を挟持するよう積層された複数の内部電極と、該複数の内部電極を前記積層方向に貫通する第１，第２の電極とを備えることにより、全体をコンデンサとして形成した補強基板を、前記多層基板の前記半導体チップの取り付け箇所裏側にハンダ付けする
   配線基板の製造方法。

Images