[go: up one dir, main page]

JP2004071698A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2004071698A
JP2004071698A JP2002226065A JP2002226065A JP2004071698A JP 2004071698 A JP2004071698 A JP 2004071698A JP 2002226065 A JP2002226065 A JP 2002226065A JP 2002226065 A JP2002226065 A JP 2002226065A JP 2004071698 A JP2004071698 A JP 2004071698A
Authority
JP
Japan
Prior art keywords
thermal expansion
low thermal
semiconductor element
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002226065A
Other languages
English (en)
Inventor
Shingo Kumamoto
熊本 晋吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2002226065A priority Critical patent/JP2004071698A/ja
Publication of JP2004071698A publication Critical patent/JP2004071698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/09
    • H10W72/241
    • H10W72/9413
    • H10W74/142
    • H10W90/724
    • H10W90/728

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体パッケージ内部の接続信頼性に優れ、反り変形の少ない薄型軽量の半導体パッケージを提供する。
【解決手段】半導体素子と、該半導体素子を取り巻く如く配置される基板と、該基板の一方の面側であって半導体素子の内部接続端子側に、該内部接続端子と接続される配線と絶縁層が積層されてなる配線層とを有する半導体パッケージであって、前記基板は、樹脂層と、前記半導体素子を取り巻く30〜200℃の平均熱膨張係数が−5ppm/℃以上10ppm/℃以下の低熱膨張金属層とが複合されている半導体パッケージである。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、コンピューター、通信機器等の電子機器に用いられる半導体素子を配線回路基板等に実装するために用いられる半導体パッケージに関するものである。
【0002】
【従来の技術】
近年、コンピューター、携帯情報・通信端末に代表される電子機器では、高機能化および小型化が目覚しい。これら電子機器に用いられる半導体素子と配線回路基板の電気的接続を行うためには、半導体素子を一般にパッケージと呼ばれる実装用部材に搭載し、パッケージを介して配線回路基板に搭載される実装形態が採られてきた。ここで半導体素子をパッケージ側配線に接続する端子の数は、半導体素子の高集積化と電子機器の高機能化に伴い、年々増加する傾向にある。また、機器の小型化および薄型化の要求もあるため、配線回路基板上に半導体素子を高密度に実装できる小型で薄型のパッケージが求められている。さらには、半導体素子をリードフレーム上に搭載しワイヤボンディングにより両者の接続を取る方式や、多層基板で構成されるインターポーザー上にはんだバンプ等を介して半導体素子を搭載する方式のパッケージでは、半導体素子の動作速度の高速化に伴い、電力供給および信号伝送の遅延が問題となりつつある。
【0003】
上述した要求や問題に対し、図2に模式図で示す半導体パッケージが提案されている。図2において、基板(1)は開口部を有し、半導体素子(2)を取り巻く如く配置され、両者は封止樹脂(3)を用いて固定される。そして、半導体素子上の内部接続端子(4)側に絶縁層(5)と配線(6)を逐次積層して多層配線層(7)を形成し、前記多層配線層の外側に入出力用端子(8)をはんだ(9)で接合したパッケージとなっている。
このパッケージは従来と比較して、その構造上薄く、軽くすることが可能である。電気的には、半導体素子(2)と入出力用端子(8)間の配線距離が短いためインダクタンスが低減され、信号遅延やノイズの問題が解消され、さらにコンデンサ(10)を半導体素子(2)の近くに配置できるため、高周波動作に伴う急激な電力供給にも対応できる。また、内部接続端子(4)に直接、配線(6)が形成されるため、ワイヤーやはんだバンプ等の接続用部材が不要であり、半導体素子とパッケージの高密度な内部接続が可能という利点もある。
【0004】
【発明が解決しようとする課題】
上述したパッケージは数々の利点が挙げられる。しかし、基板(1)を一般的な配線回路基板の絶縁体として用いられる樹脂材料、例えばエポキシ樹脂やBT(ビスマレイミドトリアジン)樹脂、ポリイミド樹脂で形成した場合、半導体素子と基板の熱膨張差により封止樹脂(3)の剥離が生じる問題や、基板の熱膨張および収縮により多層配線層内の層間接続部(11)にクラックが生じ易い問題がある。また、基板の剛性不足から反り変形が生じ易い問題がある。
本発明は上述したパッケージ構造におけるこれらの問題点を鑑みてなされたもので、その目的とするところは薄型軽量で内部の接続信頼性に優れ、反り変形の少ない半導体パッケージを提供することにある。
【0005】
【課題を解決するための手段】
本発明者は、基板を樹脂層と低熱膨張金属層とを複合したものとすることにより、接続信頼性や反りの問題を大きく改善できることを見出し、本発明に到達した。
【0006】
すなわち本発明は、半導体素子と、該半導体素子を取り巻く如く配置される基板と、該基板の一方の面側であって半導体素子の内部接続端子側に、該内部接続端子と接続される配線と絶縁層が積層されてなる配線層とを有する半導体パッケージであって、前記基板は、樹脂層と、前記半導体素子を取り巻く30〜200℃の平均熱膨張係数が−5ppm/℃以上10ppm/℃以下の低熱膨張金属層とが複合されている半導体パッケージである。
【0007】
より好ましくは、低熱膨張金属層の硬さがビッカース硬さで200以上400以下である半導体パッケージである。さらに好ましくは、低熱膨張金属層はニッケルを27〜52質量%含み、残部が実質的に鉄からなる鉄−ニッケル系合金、または前記ニッケルを20質量%以下のコバルトで置換した鉄−ニッケル−コバルト系合金のいずれかである半導体パッケージである。
【0008】
【発明の実施の形態】
以下に本発明を詳細に説明する。上述したように本発明の重要な特徴は、パッケージ全体の剛性を担う基板に、低熱膨張金属層を複合したもので形成したことにある。
低熱膨張金属層の存在により剛性が高まり、反り変形を防止出来るとともに、パッケージおよびそれを用いる電子機器製造工程中の熱履歴や、半導体素子の駆動に伴う急激な温度変化、使用環境の温度変化等によりもたらされる、パッケージ内の熱応力の発生を低減でき、パッケージ内部の接続信頼性を高めることができるものである。
低熱膨張金属層は、一層である必要はなく、複数層で合っても良い。また、低熱膨張金属層の配置位置は、基板表面に露出する形でもよいし、基板に内包された形でも良い。
このような配置位置や層数は、基板を構成している樹脂層の膨張特性、パッケージの配線層の膨張特性、あるいはパッケージ全体の放熱効果等を考慮して決定することができる。
【0009】
本発明では、基板に配置する低熱膨張金属層の熱膨張係数として、30〜200℃の平均熱膨張係数が−5ppm/℃以上10ppm/℃以下であることが必要である。この熱膨張範囲より低い場合は、基板を構成するもう一つの部材である樹脂層との熱膨張差が大きくなり、低熱膨張金属層と樹脂層の界面で剥離が生じる恐れがある。逆に高い場合は基板の熱膨張が低減され難く、基板と半導体素子の熱膨張差を緩和する効果が十分得られない。より好ましくは、3ppm/℃〜10ppm/℃の範囲である。
また、本発明の半導体パッケージにおいて、薄型化を考慮すると、これらの低熱膨張金属層の厚さは5〜500μmが望ましいが、特に限定するものではない。
【0010】
本発明に用いる低熱膨張金属層が硬いほど、基板の剛性を向上可能である。ただし極端に硬い場合や、基板に用いる樹脂との硬さの差が著しく大きくなると、開口部の打ち抜きプレスや切削加工が困難になる。そこで、低熱膨張金属層の硬さがビッカース硬さで200以上400以下であることが望ましい。より好ましくは、210以上300以下である。
上述した特性を兼備した低熱膨張金属層として、モリブデンやタングステン等の高融点金属材料も適用可能であるが、これらの金属材料と比較して加工性に優れ、比較的入手が容易な鉄系の合金を使用することが好ましい。
【0011】
具体的には、低熱膨張特性が得られるニッケルを27〜52質量%含み、残部が実質的に鉄からなる鉄−ニッケル系合金、または前記ニッケルを20質量%以下のコバルトで置換した鉄−ニッケル−コバルト系合金である。さらに具体的には、インバー合金や42アロイに代表される鉄−36質量%ニッケル合金および鉄−42質量%ニッケル合金、鉄−50質量%ニッケル合金、コバールと称される鉄−29質量%ニッケル−17質量%コバルト合金が挙げられる。
【0012】
また、本発明の基板を構成する樹脂層としては、エポキシ、フェノール、BT、ポリイミド、ポリアミド、フッ素樹脂、液晶ポリマー等の樹脂フィルムや、これらの樹脂をガラス等の無機質繊維やポリアミド等の有機質繊維等からなる織布、不織布に含浸させたプリプレグが使用できる。
低熱膨張金属層と樹脂層とは、たとえば、真空加熱プレス等により温度と圧力を用いて、両者を積層接着することが可能である。
十分な密着力が得られない場合は、必要に応じて接着剤層を介して低熱膨張金属層と樹脂層を接着すれば良い。また、低熱膨張金属上に直接樹脂ワニスを塗工、乾燥させて接着し、低熱膨張金属層と樹脂層の積層体を形成しても良い。
【0013】
低熱膨張金属層側の密着力向上手段として表面の粗化を行い、アンカー効果により樹脂との密着力を向上させることも有効である。粗化処理方法としては薬液によるエッチング法や、表面を荒らしたロールを用いて圧延し、低熱膨張金属層表面に転写させる方式が可能である。また、低熱膨張金属層表面に銅めっきを行い、さらに黒化処理を行って別金属の層を設け、樹脂との密着性を向上させることも可能である。特に低熱膨張金属層として鉄−ニッケル系合金あるいは鉄−ニッケル−コバルト系合金を用いる場合、銅めっきを施すと表面が防食されるため好ましい。
【0014】
図1に本発明の半導体パッケージの一例である断面模式図で示す。
図1において、基板(1)は、半導体素子(2)を取り巻く如く配置され、両者は封止樹脂(3)を用いて固定される。そして、半導体素子上の内部接続端子(4)側に絶縁層(5)と配線(6)を逐次積層して配線層(7)を形成し、前記配線層の外側に入出力用端子(8)をはんだ(9)で接合したパッケージとなっている。このように基本構造は、上述した従来の構造である図2と同じである。
本発明の特徴は、基板(1)の構成に関し、従来のように樹脂のみで構成された基板ではなく、樹脂層(12)と30〜200℃の平均熱膨張係数が−5ppm/℃以上10ppm/℃以下の低熱膨張金属層(13)が複合された構造としたことにある。図1で配線層(7)は2層の絶縁層(5)と配線(6)を有するが、これらの層数は必要に応じて決定されるものであり、各1層の配線層でも良いし、さらに多層の配線層を形成しても良い。また図1で、入出力用端子(8)はピンの形状を示しているが、はんだボール等のバンプ状の形態を取ることも可能である。
【0015】
本発明である半導体パッケージの製造方法としては、例えば図3に示すように、(a)樹脂層(12)と低熱膨張金属層(13)からなる積層板(14)を準備し、(b)半導体素子を搭載するための開口部(15)を加工して基板(1)を作製する。積層板は、樹脂層と低熱膨張金属層を真空加熱プレスまたは加熱ラミネート等で加熱圧着することにより製造可能である。開口部は打ち抜きプレスまたは切削等の機械加工が適用できる。
また、(c)先に低熱膨張金属層(13)に開口部(15)をエッチングまたは機械加工で設け、(d)その後樹脂層との積層を行って開口部にも樹脂を充填し、(e)開口部に相当する樹脂部分を機械加工により開口すると、開口部の内壁に樹脂と低熱膨張金属の異種材質が露出せず、加工が容易である。
【0016】
次に(f)半導体素子(2)を開口部に配置し、封止樹脂(3)を用いて基板と半導体素子を接合する。そして、(g)半導体素子上の内部接続端子(4)側に絶縁層(5)を積層配置し、(h)層間接続用のビアホール(16)をレーザー加工により開口する。続いて、(i)層間接続部(11)および配線(6)を銅めっきにより形成し、多層配線層の1層目となる。層間接続部は導電ペーストを充填しても良い。さらに(g)〜(i)の工程を繰り返し、(j)配線層(7)が形成される。その後、(k)はんだ(9)を介して入出力用端子(8)、コンデンサ(10)を接合し、本発明の基本構造を有する半導体パッケージとなる。
【0017】
本発明では、基板に低熱膨張金属層を配置する形態として、低熱膨張金属層を多層にした例を図4に示す。図4に示すように2層の低熱膨張金属層(13)を配置した場合、2層の間隔を離すことにより、同じ体積率の低熱膨張金属層を1層含む基板(図1)よりも曲げ剛性が高くなる利点が生じる。もちろん、さらに多層に分割して低熱膨張金属層を配置することも可能であり、基板表面に低熱膨張金属層(13)が露出する形でも良い。
また、基板の側面に露出する低熱膨張金属層の面積を低減した本発明例を図5に示す。樹脂層(12)が低熱膨張金属層(13)を包含することにより、樹脂/低熱膨張金属界面の露出が避けられ、両者の接合界面の腐食や剥離の危険性が大きく低減される。図6に示すように、低熱膨張金属層をさらに多層に分割して配置することも可能である。
【0018】
図7は、低熱膨張金属層(13)に多数の孔(17)を形成した本発明例を示す。孔内で樹脂と樹脂の接合部(18)が得られ、樹脂層(12)と低熱膨張金属層(13)との接合強度が高まり、半導体パッケージとしての耐久性が飛躍的に向上する。孔の形状は円形でも矩形でも良く、その配置も格子状、千鳥状が可能である。孔の形成は、低熱膨張金属にエッチングあるいはプレス加工等の機械加工を用いて穿孔すれば良い。また、図8に示すように、低熱膨張金属層を多層に分割して配置しても良い。
【0019】
【発明の効果】
本発明によれば、基板を樹脂層と低熱膨張金属層の積層体で構成することにより、薄型軽量で内部の接続信頼性に優れ、反り変形の少ない半導体パッケージを提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一例を示す断面模式図である。
【図2】従来の半導体パッケージの一例を示す断面模式図である。
【図3】本発明の半導体パッケージの製造工程の一例を示す概略図である。
【図4】本発明の半導体パッケージの一例を示す断面模式図である。
【図5】本発明の半導体パッケージの一例を示す断面模式図である。
【図6】本発明の半導体パッケージの一例を示す断面模式図である。
【図7】本発明の半導体パッケージの一例を示す断面模式図である。
【図8】本発明の半導体パッケージの一例を示す断面模式図である。
【符号の説明】
1.基板、2.半導体素子、3.封止樹脂、4.内部接続端子、5.絶縁層、6.配線、7.配線層、8.入出力用端子、9.はんだ、10.コンデンサ、
11.層間接続部、12.樹脂層、13.低熱膨張金属層、14.積層板、
15.開口部、16.ビアホール、17.孔、18.樹脂と樹脂の接合部

Claims (3)

  1. 半導体素子と、該半導体素子を取り巻く如く配置される基板と、該基板の一方の面側であって半導体素子の内部接続端子側に、該内部接続端子と接続される配線と絶縁層が積層されてなる配線層とを有する半導体パッケージであって、前記基板は、樹脂層と、前記半導体素子を取り巻く30〜200℃の平均熱膨張係数が−5ppm/℃以上10ppm/℃以下の低熱膨張金属層とが複合されていることを特徴とする半導体パッケージ。
  2. 低熱膨張金属層の硬さがビッカース硬さで200以上400以下であることを特徴とする、請求項1に記載の半導体パッケージ。
  3. 低熱膨張金属層はニッケルを27〜52質量%含み、残部が実質的に鉄からなる鉄−ニッケル系合金、または前記ニッケルを20質量%以下のコバルトで置換した鉄−ニッケル−コバルト系合金のいずれかであることを特徴とする、請求項1または2に記載の半導体パッケージ。
JP2002226065A 2002-08-02 2002-08-02 半導体パッケージ Pending JP2004071698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002226065A JP2004071698A (ja) 2002-08-02 2002-08-02 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002226065A JP2004071698A (ja) 2002-08-02 2002-08-02 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2004071698A true JP2004071698A (ja) 2004-03-04

Family

ID=32013527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002226065A Pending JP2004071698A (ja) 2002-08-02 2002-08-02 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2004071698A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007245393A (ja) * 2006-03-14 2007-09-27 Toyobo Co Ltd 金属樹脂積層体
JP2009032824A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2009032823A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
US8261618B2 (en) * 2010-11-22 2012-09-11 General Electric Company Device for measuring properties of working fluids
JP2016219798A (ja) * 2015-05-15 2016-12-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品パッケージ及びパッケージオンパッケージ構造
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007245393A (ja) * 2006-03-14 2007-09-27 Toyobo Co Ltd 金属樹脂積層体
JP2009032824A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2009032823A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
US8237059B2 (en) 2007-07-25 2012-08-07 Tdk Corporation Electronic component-embedded board and method of manufacturing the same
US8261618B2 (en) * 2010-11-22 2012-09-11 General Electric Company Device for measuring properties of working fluids
JP2016219798A (ja) * 2015-05-15 2016-12-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品パッケージ及びパッケージオンパッケージ構造
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
JP4528062B2 (ja) 半導体装置およびその製造方法
JP3709882B2 (ja) 回路モジュールとその製造方法
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP6810617B2 (ja) 回路基板、回路基板の製造方法及び電子装置
US20040207073A1 (en) Electronic apparatus
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP2002198462A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003522401A (ja) 積層型集積回路パッケージ
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2006165320A (ja) 半導体積層モジュールとその製造方法
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP4194408B2 (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
JP4460341B2 (ja) 配線基板およびその製造方法
JP4183708B2 (ja) 部品内蔵基板の製造方法
US7489517B2 (en) Die down semiconductor package
JP2004071698A (ja) 半導体パッケージ
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JP4597561B2 (ja) 配線基板およびその製造方法
CN103650652A (zh) 印刷电路板及其制造方法
JP2012009560A (ja) フレキシブル多層配線板、フレキシブル半導体装置及びフレキシブル多層配線板の製造方法
JP2005302968A (ja) 配線基板
JP2016127272A (ja) 電子素子内蔵基板及びその製造方法
JP2005302969A (ja) 配線基板