JP4364181B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に係り、特に、表面実装型の半導体装置の製造方法に関するものである。

従来の、テープキャリアを用いたボール・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒｙを、以下「ＢＧＡ」と略する）構造の半導体装置として、例えば、図１０に示す構造のものが挙げられる。

図１０（Ａ）に示すように、半導体装置１００は、基板表面側の四辺に沿ってアレイ状に設けられ上面に半田ボール２０（外部接続端子）を搭載する複数のランド１７（電極）、及びパターニングされた銅箔１６が、絶縁性接着剤１４によって下面に貼着されているベース基材１２（ポリイミドフィルム）と、絶縁性接着剤１４の下面露出部分及びランド１７に貼着された粘着力を有するシート状のエラストマ２６（弾性体）と、エラストマ２６の下面に略固着され、ランド１７から延出しているインナーリード１８を上面周縁部に有する複数の電極パッド３０にボンディングした半導体素子２８と、インナーリード１８及びボンディング部を保護する絶縁性樹脂３２と、から構成されている。

なお、ここでのベース基材１２、絶縁性接着剤１４、銅箔１６、ランド１７、及びインナーリード１８を総称してテープキャリア２５と呼ぶ。

しかしながら上述のＢＧＡ構造の半導体装置では、組み立て条件が悪い、あるいはエラストマ材料が適していない等の場合、ベース基材１２の下面側に貼着されたエラストマ２６が、ランド１７の周辺で部分的に剥離してしまい、図１０（Ｂ）に示すような、絶縁性接着剤１４の下面とランド１７の側面、及びエラストマ２６で囲まれた空間１０２が生じてしまう。このため、空間１０２に溜まった水分や空気等が、半導体装置をマザーボードに実装する際の熱履歴等で膨張し、パッケージが変形したりクラックが入るという問題があった。

また、エレクトロニクス機器の小型化が進む近年では、半導体装置のさらなる縮小化が求められている。しかし上述した半導体装置では、一つのパッケージ内に１個の半導体素子を配置する構成である。つまり、この半導体装置を用いる機器において、例えば、異なる機能を有する半導体素子が必要とされる、あるいは同種の半導体素子であっても複数個の半導体素子が必要とされる場合など、当然ながら必要個数分の半導体装置が搭載されることになり、各半導体装置が各々有しているパッケージや接続端子部の占有スペースを確保する必要がある。そこで、このようなスペースをより少なくすることにより、半導体装置の実装密度を向上させる改善が望まれていた。

本発明は上記事実を考慮して、実装により熱履歴が加えられてもパッケージの変形やクラックがなく、さらに従来の構造より実装時の実装密度を向上させた半導体装置の製造方法を提供することを課題とする。

請求項１に記載の半導体装置の製造方法は、孔が形成されたベース基材の裏面に、孔から表面側に露出される外部接続端子を設けるための電極部を形成する工程と、ベース基材の裏面に、ベース基材と電極部との段差をなくす絶縁層を設ける工程と、絶縁層が設けられたベース基材と半導体素子の表面との間にシート状の弾性体を介在させてベース基材を半導体素子の表面と対向するように配置して、電極部と半導体素子の表面に設けられた電極パッドとを電気的に接続する工程とを有することを特徴とする。

つまり、請求項１に記載の半導体装置の製造方法では、ベース基材の裏面に電極部を形成した後に、電極部によってできる、電極部とベース基材裏面の段差をなくす絶縁層を形成する。この絶縁層により平滑とされたベース基材の裏面側、すなわち絶縁層と、半導体素子との間に、シート状の弾性体を介在させる。

このため、平滑とされた絶縁層に面接触するシート状弾性体の接触部分に、隙間等が生じることはない。また、この弾性体が粘着性を帯びる場合でも、絶縁層との接着面に部分的な剥離力が生じることはない。これより、絶縁層と弾性体との接触面あるいは接着面に、隙間や部分剥離による空間が発生することはない。よって、このようにして製造される半導体装置に、実装により熱履歴が加えられても、パッケージが変形したりクラックが入ることはない。

請求項２に記載の半導体装置の製造方法は、電極部と半導体素子の電極パッドとを電気的に接続する工程において、電極部と絶縁層が設けられたベース基材に対して絶縁層と対向するようにシート状の弾性体が設けられた後に、電極部と絶縁層と弾性体とが設けられたベース基材が前記半導体素子に対して配置されることを特徴とする。

請求項３に記載の半導体装置の製造方法は、絶縁層をベース基材と同じ材料からなるものとするものとし、請求項４に記載の半導体装置の製造方法は、この材料をポリイミドとするものである。

請求項５に記載の半導体装置の製造方法は、絶縁層をスクリーン印刷により塗布するものである。

このような様々な特徴により、例えば、塗布されることによってベース基材裏面部の隙間に絶縁層が確実に充填される。したがってベース基材裏面部に隙間が残ることはなく、隙間が確実に埋められると共にベース基材裏面部の段差が取り除かれ、電流が流される電極部でのショートを回避できる。

本発明の半導体装置の製造方法は上記構成としたので、実装により熱履歴が加えられてもパッケージの変形やクラックがなく、さらに従来の構造より実装時の実装密度を向上することができる。

以下、図面を参照して本発明の実施の形態を説明する。

図１には、本発明の第１の実施形態に係る、テープキャリアを用いたＢＧＡ構造の半導体装置１０が示されている。

半導体装置１０は、複数のボール搭載ホール１２ａを有するベース基材１２（ポリイミドフィルム）を備え、ベース基材１２の下面には絶縁性接着剤１４が層状に形成されている。この絶縁性接着剤１４により、ベース基材１２の下面には、パターニングされた銅箔１６や、ボール搭載ホール１２ａの下側開口部を塞ぐよう各々配置されたランド１７（電極部）が貼着されている。

また、各ランド１７からは表面に金メッキが施されたインナーリード１８が、所定方向（図中の左右及び手前と奥行き方向）の斜め下方へ延出している。各ランド１７の上面には、ベース基材１２の上面側へ突出する半田ボール２０が搭載されている。この半田ボール２０は、半導体装置１０が回路基板やマザーボード等にリフロー等で表面実装される際、それら基板に形成された電極ランドに溶着されることで、半導体装置１０と基板との機械的な接合部及び電気的な接続部としての役割を果たす。

さらにベース基材１２の下面側には、ランド１７の側面及び下面と絶縁性接着剤１４の下面露出部分に、ソルダーレジスト２２（段差除去部材）が形成されている。このソルダーレジスト２２は、例えば、絶縁性及び耐熱性を有するポリイミド系樹脂を液状で塗布し、加熱処理等を施して固化させたものである。よってランド１７の側面及び下面と絶縁性接着剤１４の下面露出部分は、略膜状に形成されたソルダーレジスト２２で被覆され、同時にランド１７が保護された状態となる。

これにより、ランド１７により形成された段差部分や凹凸部分などにソルダーレジスト２２が隙間なく入り込んで密着し、その形状が保たれる。なお、ここでのベース基材１２、接着剤層１４、銅箔１６、ランド１７、インナーリード１８、及びソルダーレジスト２２を総称してテープキャリア２４と呼ぶ。

また、ソルダーレジスト２２の下面は平滑面となり、この下面に貼着された粘着力を有する弾性体のエラストマ２６によって、半導体素子２８はテープキャリア２４の下部面に略固着され、半導体装置１０の下方側に配置される。

この半導体素子２８の上面側周縁部分には複数の電極パッド３０が設けられており、電極パッド３０には、各電極パッド３０に対応した所定のインナーリード１８がボンディングされている。これにより半導体素子２８は、実装時に基板との間で外部接続端子としての半田ボール２０を介して電気的に接続される。またテープキャリア２４の周縁所定部分は、インナーリード１８及びボンディング部を保護する絶縁性樹脂３２により封止されている。

このように、本実施形態の半導体装置１０では、ベース基材１２とシート状のエラストマ２６との間に、ベース基材１２とランド１７との段差をなくすソルダーレジスト２２が設けられていることで、ベース基材１２の下面に設けられたランド１７による段差が取り除かれる。また、ソルダーレジスト２２が塗布剤であることにより、ベース基材１２下面部の隙間にソルダーレジスト２２が確実に充填されて、隙間が残ることはない。

したがって、平滑とされたベース基材１２の下面部、すなわちソルダーレジスト２２の下面に接着されるエラストマ２６の接着面に部分的な剥離力が生じることはない。よってこの接着面に、部分剥離による空間が発生することはなく、実装により熱履歴が加えられてもパッケージが変形したりクラックが入ることはない。

また言うまでもないが、ソルダーレジスト２２が絶縁性を有することで、電流が流されるランド１７でのショートはない。

さらに本実施形態では、ソルダーレジスト２２がポリイミド系樹脂であり、ポリイミドフィルムとされるベース基材１２と同系の材質である。したがって、ほぼ等しい熱膨張係数であることにより熱応力等の影響も受けにくく、熱履歴を加えてもソルダーレジスト２２がベース基材１２から剥離したり、隙間が生じることはない。

なお、ソルダーレジスト２２はポリイミド系樹脂以外にも、種々の材料が適用可能である。例えばエポキシ系樹脂を用いた場合では、ポリイミド系樹脂より安価であるため、製造費用が押さえられる利点がある。

次に、上述した構成の半導体装置を製造する方法について、図２〜図５を用いて説明する。

まず、図２（Ａ）、（Ｂ）に示すように、絶縁性接着剤１４の下面にカバーテープ３４が貼着されたベース基材１２に、金型あるいはエッチングで必要なホールを開口する。このホールとは、半田ボール２０を搭載するためのボール搭載ホール１２ａ、インナーリード１８と電極パッド３０とを接続するためのボンディングホール１２ｂ、及びベース基材１２の位置決めや搬送に使用するパーフォレーションホール１２ｃである。

次に、図２（Ｃ）に示すように、カバーテープ３４を剥離し、絶縁性接着剤１４に銅箔１６を貼り付ける。引き続き、銅箔１６の下面に感光レジスト３６を塗布し、銅箔１６の上面にバックコート材３８を塗布する。

ここで感光レジスト３６に、回路パターンを焼き付けたマスクを介して露光・現像すると、感光レジスト３６の所定部分が現像液により溶かされて、図３（Ｄ）に示すようなパターン（凹部）が形成される。さらに、エッチングを施すことで銅箔１６の露出部分が加工され、感光レジスト３６及びバックコート材３８を剥離すると、図３（Ｅ）に示すように、ランド１７及びインナーリード１８が形成される。

さらに、図３（Ｆ）に示すように、ランド１７及びインナーリード１８の一部にソルダーレジスト２２（絶縁層）を塗布する。このソルダーレジスト２２の塗布方法は、例えばスクリーン印刷などを用いることができる。以上でテープキャリア２４が完成する。

このテープキャリア２４と半導体素子２８を用いた、ＢＧＡ構造の半導体装置の製造工程を図４、図５に示す。

まず、図４（Ｇ）に示すように、ソルダーレジスト２２に、所定形状に加工されたシート状のエラストマ２６を熱・荷重で貼り付けた後、図４（Ｈ）に示すように、半導体素子２８を位置合わせしてエラストマ２６と熱・荷重で接合する。

次に、熱、荷重、超音波を図４（Ｉ）に示すツール４０に加えて、ボンディングホール１２ｂ部でインナーボンディングを行い（矢印Ｔ方向）、インナーリード１８を電極パッド３０に接合させる。さらに図５（Ｊ）に示すように、インナーボンディング部を樹脂３２にて封止し、図５（Ｋ）に示すように、ランド１７上面に半田ボール２０を搭載して熱を加え、接触部分を接合させる。最後に、図５（Ｌ）に示すように、テープキャリアから製品部を打ち抜いて、ＢＧＡ構造の半導体装置１０が完成する。

以上説明したように、本実施形態による半導体装置の製造方法では、ベース基材１２にランド１７を形成した後に、このランド１７によってできる、ランド１７とベース基材１２下面との段差をなくすソルダーレジスト２２を形成する。このソルダーレジスト２２により平滑とされたベース基材１２の下面側、すなわちソルダーレジスト２２にシート状のエラストマ２６を接着する。

このため、平滑とされたソルダーレジスト２２に面接触するエラストマ２６の接着面に隙間等が生じることはなく、部分的な剥離力が生じることもない。よって、接着面での部分剥離による空間が発生することはなく、このようにして製造された半導体装置１０に実装による熱履歴が加えられても、パッケージが変形したりクラックが入ることはない。

次に、本発明の第２の実施形態について説明する。この第２の実施形態では、上記第１の実施形態で説明した構成とほぼ同一であるため、同一構成部品については同一符合を付し、その構成の説明を省略する。この第２の実施形態の特徴は、半導体素子の配置構造に関するものである。

図６には、本発明の第２の実施形態に係る半導体装置５０が示されている。半導体装置５０は、半導体素子２８の下面に、接着剤５２を介して、外形寸法が半導体素子２８より一回り大きい半導体素子５４が固着されている。この半導体素子５４の上面周縁部にも、半導体素子２８と同様に電極パッド５６が設けられている。

この半導体素子５４の電極パッド５６とランド１７との接続には、ランド１７と電極パッド５６とを直接繋ぐインナーリード５８（高さ方向での屈曲が１回）、及びランド１７から電極パッド３０を経由して電極パッド５６に繋がれるインナーリード６０（高さ方向での屈曲が複数回）が用いられる。

これらインナーリードと電極パッド５６との接合方法は、半導体素子２８のインナーリード１８と同様（第１の実施形態）、「超音波・熱・荷重併用シングルポイントボンディング方式」により接続される。ただし、２箇所での接合が行われるインナーリード６０の場合は、下側の電極パッド５６が先に接合された後、上側の電極パッド３０が接合される。したがって、このインナーリード６０により、半導体素子２８と半導体素子５４とが半導体装置５０内で電気的に接続される。

なおここで、各半導体素子は異なった機能を有する半導体素子を組み合わせることができる。すなわち、上側の半導体素子２８をロジック系半導体素子とし、下側の半導体素子５４をメモリ系半導体素子とするなどの混載が可能である。もちろん組み合わせはこれに限定されず、ロジック系あるいはメモリ系半導体素子同士とする等、種々の組み合わせとすることにより、半導体装置の機能を増加させることもできる。

このように本実施形態の半導体装置５０では、半導体装置内に複数個の半導体素子が設けられ、各半導体素子が電気的に接続されている。すなわち、半導体素子２８及び半導体素子５４が同一パッケージ内に配置され、パッケージ及びランド１７を共有する構成である。また、半導体素子２８及び半導体素子５４が積層に配置されていることにより、すなわち両半導体素子は厚み方向に重ね合わせらることにより、半導体素子を平面に並べて配置する場合に比べ、半導体装置５０の実装面方向での外形寸法が小さくなる。

これにより、１個の半導体素子を一つのパッケージ内に収める従来構造の半導体装置を、所定範囲に複数個実装する場合と比較して、その実装スペースが縮小されて実装密度が向上する。

また、各半導体装置が基板のパターン等、外部の経路を通して電気的に接続されていた従来に比べ、半導体素子の間の接続経路が短くなることにより、信号伝送時間の遅延に対しても有利である。

次に、本発明の第３の実施形態について説明する。この第３の実施形態では、上記第１及び第２の実施形態で説明した構成とほぼ同一であるため、同一構成部品については同一符合を付し、その構成の説明を省略する。この第３の実施形態の特徴は、前記第２の実施形態における半導体素子の接続構造に関するものである。

図７には、本発明の第３の実施形態に係る半導体装置７０が示されている。半導体装置７０は、半導体素子２８と半導体素子５４とが、同一ランド１７に設けられたインナーリード１８及びインナーリード５８により接続された構造である。つまり、第２の実施形態のような、２箇所で接合されたインナーリード６０を用いないで、各半導体素子が直接ランド１７へ電気的に接続されているものである。

これにより、半導体素子２８と半導体素子５４との間に跨るような複雑な接続構造及び方法が要らなくなり、ボンディング方法が簡単になる。

次に、本発明の第４の実施形態について説明する。この第４の実施形態では、上記第１の実施形態で説明した構成とほぼ同一であるため、同一構成部品については同一符合を付し、その構成の説明を省略する。この第４の実施形態の特徴は、第２及び第３の実施形態とは異なった半導体素子の配置構造に関するものである。

図８及び図９には、本発明の第４の実施形態に係る半導体装置８０が示されている。半導体装置８０は、テープキャリアが同一平面に２つ並べて配置され、各テープキャリアには、外形寸法及び厚さがほぼ等しい半導体素子が設けられている。ここで、左側のテープキャリア２４Ｌには半導体素子２８Ｌが、右側のテープキャリア２４Ｒには半導体素子２８Ｒが、各々エラストマ２６によって略固着されている。また、半導体素子２８Ｌ、２８Ｒは、各々のテープキャリア２４Ｌ、２８Ｒに設けられたランド１７と、インナーリード１８により電極パッド３０で接合されている。

さらに、テープキャリア２４Ｌ、２８Ｒの隣接部分に位置するランド１７の一部からは、隣の半導体素子に接合されたインナーリード８２や、途中で二股に分かれ、各先端が半導体素子２８Ｌ、２８Ｒに接続されたインナーリード８４が設けられている。したがって、このインナーリード８４により、半導体素子２８Ｌ、２８Ｒが電気的に接続される。

このように、半導体装置８０では、半導体素子が同一平面に並べて配置されたことにより、積層に配置する場合に比べて半導体装置が薄くでき、各半導体装置を基板等の平面上に並べて実装する従来の配列に比べても実装面積が縮小される。よって、例えば薄型機器等へ適用される場合、従来構造の半導体装置より実装密度が向上する。

また、このように並列に配置する場合、各半導体素子のサイズにかかわることなく一つのパッケージ内に収納することができる。

なお、上記第２、第３、及び第４の実施形態では、半導体装置内の半導体素子数は２個としたが、配置数はこれに限定されるものではなく、３個以上の場合でも適用可能である。

また全ての実施形態において、ランドと半導体素子の電極パッドとの配線に用いられたインナーリードが金線（ワイヤ）等とされるＢＧＡ構造の半導体装置に適用することもできる。

本発明の第１の実施形態であり、ベース基材の下面にソルダーレジストが設けられた状態を示す概略断面図である。 本発明の第１の実施形態に係るテープキャリア部の製造方法を説明する図であり、（Ａ）はテープキャリアの素材となる長尺のベース基材がセットされた状態、（Ｂ）はベース基材にホール加工が施された状態、（Ｃ）はベース基材に感光レジスト及びバックコート材が塗布された状態を示す。 本発明の第１の実施形態に係るテープキャリア部の製造方法を説明する図であり、（Ｄ）は露光・現像によって感光レジストに回路パターンが形成された状態、（Ｅ）はベース基材の銅箔がエッチングされてランド及びインナーリードが形成された状態、（Ｆ）はランド及びインナーリードの一部にソルダーレジストが塗布されてテープキャリアが完成した状態を示す。 本発明の第１の実施形態に係るＢＧＡ構造の半導体装置の製造方法を説明する図であり、（Ｇ）はテープキャリアのソルダーレジストにエラストマが貼り付けられた状態、（Ｈ）はエラストマに半導体素子が略固着された状態、（Ｉ）はインナーリードが半導体素子の電極パッドにインナーボンディングされた状態を示す。 本発明の第１の実施形態に係るＢＧＡ構造の半導体装置の製造方法を説明する図であり、（Ｊ）はインナーリード及びインナーボンディング部が樹脂により封止された状態、（Ｋ）はランドに半田ボールが搭載された状態、（Ｌ）はテープキャリアから製品部分が打ち抜かれてＢＧＡ構造の半導体装置が完成した状態を示す。 本発明の第２実施の形態に係るＢＧＡ構造の半導体装置を示す、（Ａ）は上面図、（Ｂ）は（Ａ）の６−６線での概略断面図である。 本発明の第３実施の形態に係るＢＧＡ構造の半導体装置を示す、（Ａ）は上面図、（Ｂ）は（Ａ）の７−７線での概略断面図である。 本発明の第４実施の形態に係るＢＧＡ構造の半導体装置を示す上面図である。 本発明の第４実施の形態に係るＢＧＡ構造の半導体装置を示す、（Ａ）は図８の９ａ−９ａ線での概略断面図であり、（Ｂ）は図８の９ｂ−９ｂ線での概略断面図である。 従来のＢＧＡ構造の半導体装置を示す概略断面図である。

符号の説明

１０・・・半導体装置
１２・・・ベース基材
１２ａ・・・ボール搭載ホール（孔）
２０・・・半田ボール（外部接続端子）
２２・・・ソルダーレジスト（段差除去部材／絶縁層）
２６・・・エラストマ（弾性体）
２８・・・半導体素子
２８Ｌ・・・半導体素子
２８Ｒ・・・半導体素子
３０・・・電極パッド（電極部）
５０・・・半導体装置
５４・・・半導体素子
５６・・・電極パッド（電極部）
７０・・・半導体装置
８０・・・半導体装置

Claims (7)

1. 孔が形成されたベース基材の裏面に、前記孔を介して該ベース基材の表面側に露出される電極部を形成する工程と、
   前記ベース基材の裏面に、該ベース基材の裏面及び前記電極部の裏面を覆う絶縁層を設ける工程と、
   前記ベース基材に設けられた前記絶縁層と半導体素子の表面との間にシート状の弾性体を配置して、前記電極部と前記半導体素子の表面に設けられた電極パッドとを電気的に接続する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記電極部と前記半導体素子の電極パッドとを電気的に接続する工程において、前記ベース基材に設けられた前記絶縁層と対向するように前記シート状の弾性体を該絶縁層に取り付けた後に、該電極部と該絶縁層と該弾性体とが設けられたベース基材が前記半導体素子に対して配置されることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記絶縁層は前記ベース基材と同じ材料からなることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
4. 前記材料はポリイミドであることを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記絶縁層はスクリーン印刷により塗布されるものであることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
6. 前記ベース基材に設けられた前記電極部と前記半導体素子に設けられた前記電極パッドとを電気的に接続する工程の後に、該電極部と該電極パッドとの接続部分を樹脂で封止する工程を有することを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
7. 前記樹脂による封止工程の後に、前記ベース基材の孔を介して露出される前記電極部の表面上に外部接続端子を配置する工程を有することを特徴とする請求項６記載の半導体装置の製造方法。

Images