JP2001024023A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 電極端子形成面に高密度でランドを配置する
場合でも、ランドと干渉することなく容易に配線を配置
可能とし、多ピン化と電極端子形成面におけるランドの
高密度配置に容易に対応可能とする。 【解決手段】 半導体素子１０の電極端子形成面に外部
接続端子１２が設けられ、半導体素子の電極端子と外部
接続端子とが電極端子形成面に形成された配線パターン
を介して電気的に接続された半導体装置において、前記
配線パターンが、前記外部接続端子１２を接合するラン
ド３２と、該ランド３２の平面領域よりも狭幅に形成さ
れ、一端が前記電極端子に接続されて他端が前記ランド
３２に接続される配線部３０とにより形成されていると
ともに、前記ランドが、該配線部３０が形成された配線
層上に形成された電気的絶縁性を有する絶縁層３４の表
面に形成され、前記配線部３０と前記ランド３２とが、
前記配線部３０の他端部３０ａとランド３２との間に形
成したビア３６を介して電気的に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
より詳細には半導体素子と同寸法に形成した半導体装置
に関する。

【０００２】

【従来の技術】半導体素子と同寸法に形成した半導体装
置いわゆるチップサイズパッケージは、半導体素子の電
極端子形成面に、はんだボール等の実装用の外部接続端
子を電極端子と電気的に接続して配列した製品である。
図７に半導体装置の外観図を示す。１０が半導体素子、
１２が外部接続端子である。チップサイズパッケージで
は電極端子形成面という限られたスペースに外部接続端
子１２を配列するため、電極端子形成面の全面を外部接
続端子１２の搭載面として外部接続端子１２を配列して
いる。１４は電極端子形成面を保護する保護膜である。

【０００３】図８は半導体素子１０の電極端子形成面に
おける外部接続端子１２の配置例を示す。外部接続端子
１２がアレイ状に配置されていることを示す。電極端子
形成面における電極端子の配列は製品によってまちまち
であるが、図示例のように、電極端子形成面の外周縁に
沿って電極端子１６が配置されているような場合には、
各々の外部接続端子１２から配線パターン１８を外側に
引き出して、外部接続端子１２と電極端子１６とを接続
する。

【０００４】配線パターン１８は外部接続端子１２を接
合する部位が外部接続端子１２を接合するための所定の
大きさのランド１８ａに形成される。すなわち、配線パ
ターン１８は一端が電極端子１６に接続するとともに、
他端が外部接続端子１２の配置位置に合わせてランド１
８ａに形成されている。図９に配線パターン１８に外部
接続端子１２を接合した状態の断面図を示す。２０は半
導体素子１０の表面を被覆する絶縁層である。絶縁層２
０のうち電極端子１６を形成した部位は露出している。
配線パターン１８は絶縁層２０によって半導体素子１０
の表面を被覆した状態でスパッタリング等により導体層
を形成し、この導体層をエッチングして形成される。図
９で、１８ａが配線パターン１８の他端部に設けたラン
ドである。

【０００５】

【発明が解決しようとする課題】チップサイズパッケー
ジでは、上記のように、半導体素子の電極端子形成面に
外部接続端子１２を配列し、外部接続端子１２と電極端
子１６とを電気的に接続する配線パターン１８を形成し
ている。この配線パターン１８は、各々の外部接続端子
１２と電極端子１６とを対応して接続するから、外部接
続端子１２の配置数が少ない場合、あるいは外部接続端
子１２の配置スペースに余裕がある場合は問題ないが、
外部接続端子１２が高密度に配列されるようになると、
配線パターン１８を形成することが非常に困難になると
いう問題が生じる。

【０００６】従来の製品は、隣接する外部接続端子１２
の間に配線パターン１８を通すように配線パターン１８
を設計するから、隣接する外部接続端子１２の間のスペ
ースが狭くなると、隣接する外部接続端子１２の間に配
線パターン１８を通すことが窮屈になるからである。外
部接続端子１２が多数個配列される場合には、隣接する
外部接続端子１２の間に複数本の配線パターン１８を通
さなければならないことも生じる。チップサイズパッケ
ージでは、今後、入出端子数がますます増大することが
予想され、場合によっては隣接する外部接続端子１２の
スペース間に１本も配線パターン１８を通すことができ
ないといった場合も想定される。

【０００７】本発明は、このような半導体素子と同寸法
に形成する半導体装置における配線パターンの形成に関
しての問題点を解消すべくなされたものであり、半導体
素子の入出力端子数が増大したような場合であっても、
電極端子と外部接続端子とを容易に配線パターンによっ
て接続でき多ピン化に好適に対応できる半導体装置を提
供することを目的とするものである。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
の電極端子形成面に外部接続端子が設けられ、半導体素
子の電極端子と外部接続端子とが電極端子形成面に形成
された配線パターンを介して電気的に接続された半導体
装置において、前記配線パターンが、前記外部接続端子
を接合するランドと、該ランドの平面領域よりも狭幅に
形成され、一端が前記電極端子に接続されて他端が前記
ランドに接続される配線部とにより形成されているとと
もに、前記ランドが、該配線部が形成された配線層上に
形成された電気的絶縁性を有する絶縁層の表面に形成さ
れ、前記配線部と前記ランドとが、前記配線部の他端部
とランドとの間に形成したビアを介して電気的に接続さ
れていることを特徴とする。また、前記配線部の他端部
に、前記ランドよりも小径の接続パッドが形成されてい
ることを特徴とする。また、前記ビアが、前記配線層と
ランドとの間に形成された絶縁層に、前記配線部が底面
に露出するビア孔が形成され、該ビア孔の底面の配線部
の表面および内側面を被覆する導体層によって形成され
ていることを特徴とする。また、前記配線部が、ランド
の位置と重複して配置されていることを特徴とする。

【０００９】

【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１は半導体素子
１０の電極端子形成面における配線と外部接続端子１２
との接合部分の構成を示す断面図である。本実施形態の
半導体装置は、電極端子形成面に形成する電極端子１６
と外部接続端子１２としてのはんだボールとを電気的に
接続するための配線を、一端側で電極端子１６に接続す
る引回し用の配線部３０と外部接続端子１２を接合する
ためのランド３２とが相互に干渉しないように絶縁層３
４を介して別の層に形成し、配線部３０とランド３２と
をビア３６を介して電気的に接続したことを特徴とす
る。

【００１０】配線部３０は半導体素子１０の電極端子形
成面を被覆する絶縁層２０の表面に、一端側で電極端子
１６に接続して形成する。従来の半導体装置では、図９
に示すように、配線部３０の他端側には外部接続端子１
２を接合するためのランド１８ａを形成するが、本半導
体装置では配線部３０の他端部は絶縁層３４を介してラ
ンド３２に電気的に接続するための接続パッド３０ａに
形成する。接続パッド３０ａはビア３６を介して配線部
３０とランド３２とを電気的に接続するためのものであ
り、配線部３０の幅寸法と同程度の径寸法でランド３２
の径寸法よりも小さく形成する。ビア３６は、絶縁層３
４に接続パッド３０ａが底面に露出するビア穴を形成
し、ビア穴の内面に導体層を被着して形成される。

【００１１】ランド３２の径寸法は配線３６の幅寸法と
比較するとはるかに大径である。図１ではランド３２
（外部接続端子１２）と配線部３０との位置関係を断面
図で示し、図２では外部接続端子１２と配線部３０との
位置関係を平面図で示す。本実施形態では配線部３０と
ランド３２とを別の層に形成しているからランド３２と
配線部３０とが平面配置で重複するように配線部３０を
配置することが可能である。図１、２ではランド３２の
下側を通過して配線部３０が配置されている様子を示
す。

【００１２】前述したように、従来の半導体装置では配
線とランドとを同一の配線層内に形成しているから、ラ
ンドと配線が干渉しないように配線はランド間を通すよ
うに配置している。これに対して、本実施形態の半導体
装置では、ランド３２が配置される部位にも配線部３０
を引き回すことができるから、配線部３０を配置する実
質的なスペースが増大し、外部接続端子１２が高密度に
配置される場合でも容易に配線部３０を形成することが
可能になる。すなわち、本実施形態の半導体装置で配線
部３０を設計する場合は、電極端子１６とランド３２に
接続する接続パッド３０ａとの間を配線部３０で接続す
ればよい。

【００１３】配線部３０の他端に形成する接続パッド３
０ａはビア３６を介してランド３２と電気的に接続可能
な位置に配置する。図２に示す例では、接続パッド３０
ａは外部接続端子１２（ランド３２）の中心に配置して
いるが、接続パッド３０ａは必ずしもランド３２の中心
に配置しなければならないわけではない。ランド３２と
配線部３０とはビア３６により層間で電気的に接続され
ればよいから、ビア３６はランド３２を配置する平面領
域内に配置すればよい。配線部３０および接続パッド３
０ａを配置する場合は、このような接続パッド３０ａの
配置位置の任意性を考慮してある程度自由に配置するこ
とが可能である。

【００１４】図３は外部接続端子１２としてはんだボー
ルのかわりにリードピンを接合した状態の断面図であ
る。絶縁層３４を介して配線部３０の上層にランド３２
を形成し、配線部３０とランド３２とをビア３６により
電気的に接続し、ランド３２に外部接続端子１２を立設
している。４０はリードピンをランド３２に接合するは
んだである。このように外部接続端子１２としてリード
ピンを接合する場合も、上記実施形態とまったく同様
に、ランド３２の配置位置と干渉させずに配線部３０を
形成することができる。３８はランド３２を形成した面
を保護するソルダーレジスト等の保護膜である。

【００１５】図４、５は図１に示す半導体装置を製造す
る方法を示す。図４は半導体素子１０の電極端子形成面
に配線部３０を形成するまでの製造工程である。図４
(a) はまず、電極端子形成面に絶縁層２０を形成した状
態を示す。絶縁層２０はポリイミド等の電気的絶縁性を
有する樹脂材を電極端子形成面に塗布し、あるいは絶縁
性樹脂材からなる樹脂フィルムを接着して形成すること
ができる。図４(b) は絶縁層２０を化学的にエッチング
し、あるいは絶縁層２０にレーザ光を照射して電極端子
１６を露出させた状態である。

【００１６】図４(c) は、次に、絶縁層２０の表面に配
線部３０を形成するための導体層４２を示す。導体層４
２はスパッタリングあるいはめっき等を施すことによ
り、電極端子１６が露出する絶縁層２０の露出穴の内面
および絶縁層２０の表面を被覆して形成することができ
る。導体層４２を所定の厚さに形成するため、スパッタ
リングあるいは無電解銅めっきにより導体層を薄く形成
し、この導体層をめっき給電層として電解銅めっきを施
してもよい。

【００１７】図４(d) は、次に、導体層４２を化学的に
エッチングして配線部３０を形成した状態を示す。配線
部３０を形成するには、導体層４２の表面に感光性レジ
ストを塗布し、露光・現像して配線部３０を形成する部
位のみを残したレジストパターンを形成し、このレジス
トパターンをマスクとして導体層４２をエッチングすれ
ばよい。エッチング後、レジストパターンを溶解除去す
ることにより、絶縁層２０の表面に配線部３０が形成さ
れる。配線部３０は一端側で電極端子１６に接続し、他
端側に接続パッド３０ａが形成されたものである。図４
(e) は、配線部３０を形成した面にポリイミド等の電気
的絶縁性を有する樹脂を塗布し、あるいは電気的絶縁性
を有する樹脂フィルムを接着して絶縁層３４を形成した
状態を示す。

【００１８】図５は絶縁層３４の表面に配線部３０と電
気的に接続してランド３２を形成する製造工程を示す。
図５(a) は絶縁層３４をエッチングし、あるいは絶縁層
３４にレーザ光を照射して底面に配線部３０の接続パッ
ド３０ａが露出するビア穴３４ａを形成した状態を示
す。ビア穴３４ａは配線部３０の接続パッド３０ａとラ
ンド３２とを電気的に接続するビア３６を形成するため
のもので、配線部３０の接続パッド３０ａの位置に合わ
せて絶縁層３４に露出穴を形成する。図５(b) は、次
に、絶縁層３４の表面にスパッタリングあるいはめっき
によりランド３２を形成するための導体層４４を形成し
た状態である。導体層４４はビア穴３４ａの内面、接続
パッド３０ａに密着させて形成する。なお、電解銅めっ
き等を施して導体層４４が所定の厚さに形成されるよう
にしてもよい。

【００１９】図５(c) は、導体層４４をエッチングして
ランド３２を所定のパターンに形成した状態である。導
体層４４をエッチングしてランド３２を形成する方法
は、前述したと同様に、導体層４４の表面にランド３２
を形成する部位を被覆したレジストパターンを形成し、
レジストパターンをマスクとして導体層４４をエッチン
グする方法による。導体層４４をエッチングすることに
より、導体層４４のうちランド３２となる部位のみが残
り、ランド３２はビア穴３４ａ内に形成された導体層４
４であるビア３６によって下層の配線部３０と電気的に
接続される。なお、次に、ランド３２の表面に金めっき
等の保護めっきを施してもよい。

【００２０】図５(d) は、ランド３２を形成した面をソ
ルダーレジスト等の保護膜３８によって被覆した状態を
示す。保護膜３８はランド３２を形成した部位を露出さ
せて外表面を被覆する。図５(e) は、最後にランド３２
に外部接続端子１２としてはんだボールを接合した状態
を示す。各々のランド３２にはんだボールを供給し、は
んだリフローによってはんだボールを接合することがで
きる。こうして、絶縁層３４を介して配線部３０とラン
ド３４とが別層に形成され、配線部３０を介して半導体
素子１０の電極端子１６と外部接続端子１２とが電気的
に接続された半導体装置が得られる。

【００２１】なお、配線部３０およびランド３２を形成
する方法は、上述した方法に限るものではない。たとえ
ば、いわゆるセミアディティブ法によって配線部３０を
形成することもできる。図６(a) は図４(b) に示す工程
の後、スパッタリングあるいは無電解銅めっき等によっ
て電極端子１６の露出表面、絶縁層２０の露出穴の内面
および絶縁層２０の表面にめっき給電層とする薄い導体
層４６を形成した状態を示す。次に、この導体層４６の
表面に感光性レジストを塗布し、露光・現像して、配線
部３０として残す部位を露出させたレジストパターン４
８を形成する（図６(b))。次に、導体層４６をめっき給
電層として電解銅めっきを施し導体部５０を形成する。
導体部５０は導体層４６が露出する部位に積み上がるよ
うにして形成される。

【００２２】導体部５０を形成した後、レジストパター
ン４８を溶解して除去し、導体層４６を露出させる。こ
の状態で絶縁層２０の表面には導体層４６と導体部５０
が露出する。次に、露出している導体層４６を化学的に
エッチングして除去し、導体部５０を絶縁層２０の表面
に残す。図６(d) は絶縁層２０の表面に導体部５０を残
すことによって、絶縁層２０の表面に配線部３０が形成
された状態を示す。導体層４６はめっき給電層としてき
わめて薄く形成するから、エッチングによって簡単に溶
解除去することができる。このとき、導体部５０をレジ
スト等で保護する必要はなく、導体部５０のパターンに
したがって配線部３０が形成されるようになる。

【００２３】絶縁層３４の表面にランド３２を形成する
場合も、上述した方法を利用することができる。すなわ
ち、図６(d) に示す状態で絶縁層３４により配線部３０
を被覆し、絶縁層３４の表面にめっき給電用の薄い導体
層を形成する。次に、この導体層の表面にレジストパタ
ーンを形成し、ランド３２のパターンにしたがって導体
部を形成し、レジストパターンを除去してめっき給電用
の導体層をエッチングすることにより、ランド３２を形
成することができる。

【００２４】なお、上述した図４〜６に示す実施形態で
はいずれも、個片に形成した半導体素子１０に対して所
要の処理を施すことにより半導体素子の電極端子形成面
に外部接続端子を配置した半導体装置を製造している
が、半導体素子の個片に切断する前の所定の半導体素子
が形成された半導体ウエハに対して、上述した実施形態
と同様に配線部３０、ランド３２、絶縁層３４等を形成
し、半導体ウエハを個片に切断して半導体装置を得るこ
とも可能である。

【００２５】本発明に係る半導体装置は、上述したよう
に、配線部３０とランド３２とを別層に形成したことに
より、ランド３２の配置位置に制約されずに配線部３０
を配置することが可能になる。これによって、外部接続
端子１２の配置数が増大し、ランド３２がきわめて高密
度に配置される場合でも、半導体素子１０の電極端子形
成面で配線部３０を引き回すことが可能となり、従来の
半導体装置では配線部３０の引き回しができず、配線層
を複数層に形成している製品についても容易に配線部３
０を配置することが可能になる。

【００２６】

【発明の効果】本発明に係る半導体装置は、上述したよ
うに、半導体素子の電極端子形成面に形成する外部接続
端子を接合するためのランドと、半導体素子の電極端子
とランドとを接続する配線部とを絶縁層を介して積層し
て配置したことにより、電極端子形成面に高密度でラン
ドを配置する場合でも、ランドに干渉させずに配線部を
配置することが可能になる。これによって、外部接続端
子を接合するためのランドの接合面積を確保して、かつ
多ピン化にも好適に対応できる半導体装置として提供す
ることが可能になる。

【図面の簡単な説明】

【図１】半導体装置の一実施形態の要部の構成を示す断
面図である。

【図２】外部接続端子と配線パターンとの相互配置を示
す平面図である。

【図３】半導体装置の他の実施形態の要部の構成を示す
断面図である。

【図４】半導体装置の製造方法を示す説明図である。

【図５】半導体装置の製造方法を示す説明図である。

【図６】半導体装置の他の製造方法を示す説明図であ
る。

【図７】半導体素子と同寸法に形成した半導体装置の断
面図である。

【図８】半導体素子の電極端子形成面の平面図である。

【図９】配線パターンと外部接続端子の構成を示す断面
図である。

【符号の説明】

１０ 半導体素子 １２ 外部接続端子 １６ 電極端子 ２０ 絶縁層 ３０ 配線部 ３０ａ 接続パッド ３２ ランド ３４ 絶縁層 ３４ａ ビア穴 ３６ ビア ３８ 保護膜 ４０ はんだ ４２、４４、４６ 導体層 ４８ レジストパターン ５０ 導体部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体素子の電極端子形成面に外部接続
   端子が設けられ、半導体素子の電極端子と外部接続端子
   とが電極端子形成面に形成された配線パターンを介して
   電気的に接続された半導体装置において、 前記配線パターンが、前記外部接続端子を接合するラン
   ドと、該ランドの平面領域よりも狭幅に形成され、一端
   が前記電極端子に接続されて他端が前記ランドに接続さ
   れる配線部とにより形成されているとともに、 前記ランドが、該配線部が形成された配線層上に形成さ
   れた電気的絶縁性を有する絶縁層の表面に形成され、 前記配線部と前記ランドとが、前記配線部の他端部とラ
   ンドとの間に形成したビアを介して電気的に接続されて
   いることを特徴とする半導体装置。
2. 【請求項２】 配線部の他端部に、前記ランドよりも小
   径の接続パッドが形成されていることを特徴とする請求
   項１記載の半導体装置。
3. 【請求項３】 ビアが、前記配線層とランドとの間に形
   成された絶縁層に、前記配線部が底面に露出するビア孔
   が形成され、該ビア孔の底面の配線部の表面および内側
   面を被覆する導体層によって形成されていることを特徴
   とする請求項１または２記載の半導体装置。
4. 【請求項４】 配線部が、ランドの位置と重複して配置
   されていることを特徴とする請求項１、２または３記載
   の半導体装置。