JP2001015629A

JP2001015629A - 半導体装置及びその製造方法

Info

Publication number: JP2001015629A
Application number: JP11183120A
Authority: JP
Inventors: Yoshikazu Takahashi; 高橋　　義和
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1999-06-29
Filing date: 1999-06-29
Publication date: 2001-01-19
Also published as: US6320250B1

Abstract

(57)【要約】【課題】実装により熱履歴が加えられてもパッケージ
の変形やクラックがなく、従来の構造より実装時の実装
密度を向上させた半導体装置及びその製造方法を得る。【解決手段】半導体装置５０は、ベース基材１２とシ
ート状のエラストマ２６との間にソルダーレジスト２２
を形成することで、ベース基材１２の下面に設けられた
ランド１７による段差を取り除く。また、半導体素子２
８及び半導体素子５４を同一パッケージ内に積層配置
し、インナーリード１８、５８、６０によってランド１
７と電気的に接続することで、パッケージ及びランド１
７を共有した構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、表面実装型の半導体装置及び
その製造方法に関するものである。

【０００２】

【従来の技術】従来の、テープキャリアを用いたボール
・グリッド・アレイ（ＢａｌｌＧｒｉｄＡｒｒｙ
を、以下「ＢＧＡ」と略する）構造の半導体装置とし
て、例えば、図１０に示す構造のものが挙げられる。

【０００３】図１０（Ａ）に示すように、半導体装置１
００は、基板表面側の四辺に沿ってアレイ状に設けられ
上面に半田ボール２０（外部接続端子）を搭載する複数
のランド１７（電極）、及びパターニングされた銅箔１
６が、絶縁性接着剤１４によって下面に貼着されている
ベース基材１２（ポリイミドフィルム）と、絶縁性接着
剤１４の下面露出部分及びランド１７に貼着された粘着
力を有するシート状のエラストマ２６（弾性体）と、エ
ラストマ２６の下面に略固着され、ランド１７から延出
しているインナーリード１８を上面周縁部に有する複数
の電極パッド３０にボンディングした半導体素子２８
と、インナーリード１８及びボンディング部を保護する
絶縁性樹脂３２と、から構成されている。

【０００４】なお、ここでのベース基材１２、絶縁性接
着剤１４、銅箔１６、ランド１７、及びインナーリード
１８を総称してテープキャリア２５と呼ぶ。

【０００５】

【発明が解決しようとする課題】しかしながら上述のＢ
ＧＡ構造の半導体装置では、組み立て条件が悪い、ある
いはエラストマ材料が適していない等の場合、ベース基
材１２の下面側に貼着されたエラストマ２６が、ランド
１７の周辺で部分的に剥離してしまい、図１０（Ｂ）に
示すような、絶縁性接着剤１４の下面とランド１７の側
面、及びエラストマ２６で囲まれた空間１０２が生じて
しまう。このため、空間１０２に溜まった水分や空気等
が、半導体装置をマザーボードに実装する際の熱履歴等
で膨張し、パッケージが変形したりクラックが入るとい
う問題があった。

【０００６】また、エレクトロニクス機器の小型化が進
む近年では、半導体装置のさらなる縮小化が求められて
いる。しかし上述した半導体装置では、一つのパッケー
ジ内に１個の半導体素子を配置する構成である。つま
り、この半導体装置を用いる機器において、例えば、異
なる機能を有する半導体素子が必要とされる、あるいは
同種の半導体素子であっても複数個の半導体素子が必要
とされる場合など、当然ながら必要個数分の半導体装置
が搭載されることになり、各半導体装置が各々有してい
るパッケージや接続端子部の占有スペースを確保する必
要がある。そこで、このようなスペースをより少なくす
ることにより、半導体装置の実装密度を向上させる改善
が望まれていた。

【０００７】本発明は上記事実を考慮して、実装により
熱履歴が加えられてもパッケージの変形やクラックがな
く、さらに従来の構造より実装時の実装密度を向上させ
た半導体装置及びその製造方法を提供することを課題と
する。

【０００８】

【課題を解決するための手段】請求項１に記載の半導体
装置は、孔が形成されたベース基材と、前記孔の底部に
配置され前記ベース基材の裏面に固定された電極部と、
前記電極部と電気的に接続され、前記ベース基材の裏面
側に配置された半導体素子と、前記半導体素子と前記電
極部との間に介在するシート状の弾性体と、を備えた半
導体装置において、前記電極部による、前記ベース基材
裏面部の隙間に、ベース基材と電極部との段差をなくす
段差除去部材を設けたことを特徴とする。

【０００９】すなわち本発明では、ベース基材の裏面に
電極部が設けられることによってできるベース基材裏面
部の隙間に、ベース基材と電極部との段差をなくす段差
除去部材が設けられることで、ベース基材裏面部の段差
が取り除かれる。このため、ベース基材の裏面部は平滑
となり、その平滑面に面接触するシート状の弾性体の接
触部分に隙間は生じない。また、この弾性体が粘着性を
帯びる場合でも、その接着面に部分的な剥離力が生じる
ことはない。

【００１０】これにより、ベース基材裏面部と弾性体と
の接触面あるいは接着面に、隙間や部分剥離による空間
はなく、よって実装による熱履歴が加えられてもパッケ
ージが変形したりクラックが入ることはない。

【００１１】請求項２に記載の発明は、請求項１に記載
の半導体装置において、前記ベース基材はポリイミドフ
ィルムとされ、前記段差除去部材は絶縁性を有する塗布
剤であることを特徴とする。

【００１２】すなわち請求項２の発明では、段差除去部
材が塗布剤であることにより、ベース基材裏面部の隙間
に段差除去部材が確実に充填される。したがってベース
基材裏面部に隙間が残ることはなく、隙間が確実に埋め
られると共にベース基材裏面部の段差が取り除かれる。
また塗布剤が絶縁性を有することで、電流が流される電
極部でのショートを回避できる。

【００１３】請求項３に記載の半導体装置は、ベース基
材と、前記ベース基材に設けられた電極部と、前記電極
部と電気的に接続され、前記ベース基材に取り付けられ
る複数個の半導体素子と、を有することを特徴とする。

【００１４】この請求項３に記載の半導体装置では、半
導体装置内に複数個の半導体素子が設けられ、各半導体
素子が電気的に接続されている。すなわち、複数個の半
導体素子が同一パッケージ内に配置され、パッケージ及
び電極部を共有する構成である。

【００１５】これにより、１個の半導体素子を一つのパ
ッケージ内に収める従来構造の半導体装置を、所定範囲
に複数個実装する場合と比較して、その実装スペースが
縮小される。すなわち、従来構造の半導体装置に比べ、
実質的に外形寸法が小さくなることで、実装時の実装密
度が向上する。

【００１６】請求項４に記載の発明は、請求項３に記載
の半導体装置において、前記複数個の半導体素子は、積
層又は平面に配置、あるいは積層及び平面に配置の組合
せのいずれかであることを特徴とする。

【００１７】請求項４に記載の半導体装置では、複数個
の半導体素子が積層に配置される場合、各半導体素子は
厚み方向に重ね合わせらることで、各半導体素子を平面
に並べて配置する場合に比べ、半導体装置の実装面方向
での外形寸法が小さくなる。したがって、各半導体装置
を基板等の平面上に並べて実装する従来の配列に比べ、
実装面積が縮小される。

【００１８】また、半導体素子が平面に配置される場合
は、積層に配置する場合に比べて半導体装置が薄くで
き、各半導体装置を基板等の平面上に並べて実装する従
来の配列に比べても実装面積が縮小される。よって、例
えば薄型機器等へ適用される場合、従来構造の半導体装
置より実装密度が向上する。

【００１９】請求項５に記載の発明は、請求項４に記載
の半導体装置において、積層された前記複数個の半導体
素子の最上層に前記電極部が配置され、各半導体素子が
直接電極部へ電気的に接続されていることを特徴とす
る。

【００２０】請求項５に記載の半導体装置では、積層さ
れた複数個の半導体素子の各々が、直接、最上層に配置
された電極部に電気的に接続されている。すなわち、各
半導体素子は電極部のみで接続されるので、各半導体素
子の間で必要とされる電気的接続は、同じ電極部への接
続を通して行われる。

【００２１】これにより、半導体素子の間に跨るような
複雑な接続構造が要らなくなり、各半導体素子と電極部
とを接続するだけの簡単な接続方法及び接続構造にでき
る。

【００２２】請求項６に記載の半導体装置の製造方法
は、孔が形成されたベース基材の裏面に、前記孔から表
面側に露出される外部接続端子を設けるための電極部を
形成し、さらに前記ベース基材の裏面に、ベース基材と
前記電極部との段差をなくす絶縁層を形成し、前記電極
部と電気的に接続される半導体素子と前記絶縁層との間
にシート状の弾性体を介在させることを特徴とする。

【００２３】請求項６に記載の半導体装置の製造方法で
は、ベース基材の裏面に電極部を形成した後に、電極部
によってできる、電極部とベース基材裏面の段差をなく
す絶縁層を形成する。この絶縁層により平滑とされたベ
ース基材の裏面側、すなわち絶縁層と、半導体素子との
間に、シート状の弾性体を介在させる。

【００２４】このため、平滑とされた絶縁層に面接触す
るシート状弾性体の接触部分に、隙間等が生じることは
ない。また、この弾性体が粘着性を帯びる場合でも、絶
縁層との接着面に部分的な剥離力が生じることはない。
これより、絶縁層と弾性体との接触面あるいは接着面
に、隙間や部分剥離による空間が発生することはない。
よって、このようにして製造される半導体装置に、実装
により熱履歴が加えられても、パッケージが変形したり
クラックが入ることはない。

【００２５】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００２６】［第１の実施形態］図１には、本発明の第
１の実施形態に係る、テープキャリアを用いたＢＧＡ構
造の半導体装置１０が示されている。

【００２７】半導体装置１０は、複数のボール搭載ホー
ル１２ａを有するベース基材１２（ポリイミドフィル
ム）を備え、ベース基材１２の下面には絶縁性接着剤１
４が層状に形成されている。この絶縁性接着剤１４によ
り、ベース基材１２の下面には、パターニングされた銅
箔１６や、ボール搭載ホール１２ａの下側開口部を塞ぐ
よう各々配置されたランド１７（電極部）が貼着されて
いる。

【００２８】また、各ランド１７からは表面に金メッキ
が施されたインナーリード１８が、所定方向（図中の左
右及び手前と奥行き方向）の斜め下方へ延出している。
各ランド１７の上面には、ベース基材１２の上面側へ突
出する半田ボール２０が搭載されている。この半田ボー
ル２０は、半導体装置１０が回路基板やマザーボード等
にリフロー等で表面実装される際、それら基板に形成さ
れた電極ランドに溶着されることで、半導体装置１０と
基板との機械的な接合部及び電気的な接続部としての役
割を果たす。

【００２９】さらにベース基材１２の下面側には、ラン
ド１７の側面及び下面と絶縁性接着剤１４の下面露出部
分に、ソルダーレジスト２２（段差除去部材）が形成さ
れている。このソルダーレジスト２２は、例えば、絶縁
性及び耐熱性を有するポリイミド系樹脂を液状で塗布
し、加熱処理等を施して固化させたものである。よって
ランド１７の側面及び下面と絶縁性接着剤１４の下面露
出部分は、略膜状に形成されたソルダーレジスト２２で
被覆され、同時にランド１７が保護された状態となる。

【００３０】これにより、ランド１７により形成された
段差部分や凹凸部分などにソルダーレジスト２２が隙間
なく入り込んで密着し、その形状が保たれる。なお、こ
こでのベース基材１２、接着剤層１４、銅箔１６、ラン
ド１７、インナーリード１８、及びソルダーレジスト２
２を総称してテープキャリア２４と呼ぶ。

【００３１】また、ソルダーレジスト２２の下面は平滑
面となり、この下面に貼着された粘着力を有する弾性体
のエラストマ２６によって、半導体素子２８はテープキ
ャリア２４の下部面に略固着され、半導体装置１０の下
方側に配置される。

【００３２】この半導体素子２８の上面側周縁部分には
複数の電極パッド３０が設けられており、電極パッド３
０には、各電極パッド３０に対応した所定のインナーリ
ード１８がボンディングされている。これにより半導体
素子２８は、実装時に基板との間で外部接続端子として
の半田ボール２０を介して電気的に接続される。またテ
ープキャリア２４の周縁所定部分は、インナーリード１
８及びボンディング部を保護する絶縁性樹脂３２により
封止されるている。

【００３３】このように、本実施形態の半導体装置１０
では、ベース基材１２とシート状のエラストマ２６との
間に、ベース基材１２とランド１７との段差をなくすソ
ルダーレジスト２２が設けられていることで、ベース基
材１２の下面に設けられたランド１７による段差が取り
除かれる。また、ソルダーレジスト２２が塗布剤である
ことにより、ベース基材１２下面部の隙間にソルダーレ
ジスト２２が確実に充填されて、隙間が残ることはな
い。

【００３４】したがって、平滑とされたベース基材１２
の下面部、すなわちソルダーレジスト２２の下面に接着
されるエラストマ２６の接着面に部分的な剥離力が生じ
ることはない。よってこの接着面に、部分剥離による空
間が発生することはなく、実装により熱履歴が加えられ
てもパッケージが変形したりクラックが入ることはな
い。

【００３５】また言うまでもないが、ソルダーレジスト
２２が絶縁性を有することで、電流が流されるランド１
７でのショートはない。

【００３６】さらに本実施形態では、ソルダーレジスト
２２がポリイミド系樹脂であり、ポリイミドフィルムと
されるベース基材１２と同系の材質である。したがっ
て、ほぼ等しい熱膨張係数であることにより熱応力等の
影響も受けにくく、熱履歴を加えてもソルダーレジスト
２２がベース基材１２から剥離したり、隙間が生じるこ
となはない。

【００３７】なお、ソルダーレジスト２２はポリイミド
系樹脂以外にも、種々の材料が適用可能である。例えば
エポキシ系樹脂を用いた場合では、ポリイミド系樹脂よ
り安価であるため、製造費用が押さえられる利点があ
る。

【００３８】次に、上述した構成の半導体装置を製造す
る方法について、図２〜図５を用いて説明する。

【００３９】まず、図２（Ａ）、（Ｂ）に示すように、
絶縁性接着剤１４の下面にカバーテープ３４が貼着され
たベース基材１２に、金型あるいはエッチングで必要な
ホールを開口する。このホールとは、半田ボール２０を
搭載するためのボール搭載ホール１２ａ、インナーリー
ド１８と電極パッド３０とを接続するためのボンディン
グホール１２ｂ、及びベース基材１２の位置決めや搬送
に使用するパーフォレーションホール１２ｃである。

【００４０】次に、図２（Ｃ）に示すように、カバーテ
ープ３４を剥離し、絶縁性接着剤１４に銅箔１６を貼り
付ける。引き続き、銅箔１６の下面に感光レジスト３６
を塗布し、銅箔１６の上面にバックコート材３８を塗布
する。

【００４１】ここで感光レジスト３６に、回路パターン
を焼き付けたマスクを介して露光・現像すると、感光レ
ジスト３６の所定部分が現像液により溶かされて、図３
（Ｄ）に示すようなパターン（凹部）が形成される。さ
らに、エッチングを施すことで銅箔１６の露出部分が加
工され、感光レジスト３６及びバックコート材３８を剥
離すると、図３（Ｅ）に示すように、ランド１７及びイ
ンナーリード１８が形成される。

【００４２】さらに、図３（Ｆ）に示すように、ランド
１７及びインナーリード１８の一部にソルダーレジスト
２２（絶縁層）を塗布する。このソルダーレジスト２２
の塗布方法は、例えばスクリーン印刷などを用いること
ができる。以上でテープキャリア２４が完成する。

【００４３】このテープキャリア２４と半導体素子２８
を用いた、ＢＧＡ構造の半導体装置の製造工程を図４、
図５に示す。

【００４４】まず、図４（Ｇ）に示すように、ソルダー
レジスト２２に、所定形状に加工されたシート状のエラ
ストマ２６を熱・荷重で貼り付けた後、図４（Ｈ）に示
すように、半導体素子２８を位置合わせしてエラストマ
２６と熱・荷重で接合する。

【００４５】次に、熱、荷重、超音波を図４（Ｉ）に示
すツール４０に加えて、ボンディングホール１２ｂ部で
インナーボンディングを行い（矢印Ｔ方向）、インナー
リード１８を電極パッド３０に接合させる。さらに図５
（Ｊ）に示すように、インナーボンディング部を樹脂３
２にて封止し、図５（Ｋ）に示すように、ランド１７上
面に半田ボール２０を搭載して熱を加え、接触部分を接
合させる。最後に、図５（Ｌ）に示すように、テープキ
ャリアから製品部を打ち抜いて、ＢＧＡ構造の半導体装
置１０が完成する。

【００４６】以上説明したように、本実施形態による半
導体装置の製造方法では、ベース基材１２にランド１７
を形成した後に、このランド１７によってできる、ラン
ド１７とベース基材１２下面との段差をなくすソルダー
レジスト２２を形成する。このソルダーレジスト２２に
より平滑とされたベース基材１２の下面側、すなわちソ
ルダーレジスト２２にシート状のエラストマ２６を接着
する。

【００４７】このため、平滑とされたソルダーレジスト
２２に面接触するエラストマ２６の接着面に隙間等が生
じることはなく、部分的な剥離力が生じることもない。
よって、接着面での部分剥離による空間が発生すること
はなく、このようにして製造された半導体装置１０に実
装による熱履歴が加えられても、パッケージが変形した
りクラックが入ることはない。

【００４８】［第２の実施形態］次に、本発明の第２の
実施形態について説明する。この第２の実施形態では、
上記第１の実施形態で説明した構成とほぼ同一であるた
め、同一構成部品については同一符合を付し、その構成
の説明を省略する。この第２の実施形態の特徴は、半導
体素子の配置構造に関するものである。

【００４９】図６には、本発明の第２の実施形態に係る
半導体装置５０が示されている。半導体装置５０は、半
導体素子２８の下面に、接着剤５２を介して、外形寸法
が半導体素子２８より一回り大きい半導体素子５４が固
着されている。この半導体素子５４の上面周縁部にも、
半導体素子２８と同様に電極パッド５６が設けられてい
る。

【００５０】この半導体素子５４の電極パッド５６とラ
ンド１７との接続には、ランド１７と電極パッド５６と
を直接繋ぐインナーリード５８（高さ方向での屈曲が１
回）、及びランド１７から電極パッド３０を経由して電
極パッド５６に繋がれるインナーリード６０（高さ方向
での屈曲が複数回）が用いられる。

【００５１】これらインナーリードと電極パッド５６と
の接合方法は、半導体素子２８のインナーリード１８と
同様（第１の実施形態）、「超音波・熱・荷重併用シン
グルポイントボンディング方式」により接続される。た
だし、２箇所での接合が行われるインナーリード６０の
場合は、下側の電極パッド５６が先に接合された後、上
側の電極パッド３０が接合される。したがって、このイ
ンナーリード６０により、半導体素子２８と半導体素子
５４とが半導体装置５０内で電気的に接続される。

【００５２】なおここで、各半導体素子は異なった機能
を有する半導体素子を組み合わせることができる。すな
わち、上側の半導体素子２８をロジック系半導体素子と
し、下側の半導体素子５４をメモリ系半導体素子とする
などの混載が可能である。もちろん組み合わせはこれに
限定されず、ロジック系あるいはメモリ系半導体素子同
士とする等、種々の組み合わせとすることにより、半導
体装置の機能を増加させることもできる。

【００５３】このように本実施形態の半導体装置５０で
は、半導体装置内に複数個の半導体素子が設けられ、各
半導体素子が電気的に接続されている。すなわち、半導
体素子２８及び半導体素子５４が同一パッケージ内に配
置され、パッケージ及びランド１７を共有する構成であ
る。また、半導体素子２８及び半導体素子５４が積層に
配置されていることにより、すなわち両半導体素子は厚
み方向に重ね合わせらることにより、半導体素子を平面
に並べて配置する場合に比べ、半導体装置５０の実装面
方向での外形寸法が小さくなる。

【００５４】これにより、１個の半導体素子を一つのパ
ッケージ内に収める従来構造の半導体装置を、所定範囲
に複数個実装する場合と比較して、その実装スペースが
縮小されて実装密度が向上する。

【００５５】また、各半導体装置が基板のパターン等、
外部の経路を通して電気的に接続されていた従来に比
べ、半導体素子の間の接続経路が短くなることにより、
信号伝送時間の遅延に対しても有利である。

【００５６】［第３の実施形態］次に、本発明の第３の
実施形態について説明する。この第３の実施形態では、
上記第１及び第２の実施形態で説明した構成とほぼ同一
であるため、同一構成部品については同一符合を付し、
その構成の説明を省略する。この第３の実施形態の特徴
は、前記第２の実施形態における半導体素子の接続構造
に関するものである。

【００５７】図７には、本発明の第３の実施形態に係る
半導体装置７０が示されている。半導体装置７０は、半
導体素子２８と半導体素子５４とが、同一ランド１７に
設けられたインナーリード１８及びインナーリード５８
により接続された構造である。つまり、第２の実施形態
のような、２箇所で接合されたインナーリード６０を用
いないで、各半導体素子が直接ランド１７へ電気的に接
続されているものである。

【００５８】これにより、半導体素子２８と半導体素子
５４との間に跨るような複雑な接続構造及び方法が要ら
なくなり、ボンディング方法が簡単になる。

【００５９】［第４の実施形態］次に、本発明の第４の
実施形態について説明する。この第４の実施形態では、
上記第１の実施形態で説明した構成とほぼ同一であるた
め、同一構成部品については同一符合を付し、その構成
の説明を省略する。この第４の実施形態の特徴は、第２
及び第３の実施形態とは異なった半導体素子の配置構造
に関するものである。

【００６０】図８及び図９には、本発明の第４の実施形
態に係る半導体装置８０が示されている。半導体装置８
０は、テープキャリアが同一平面に２つ並べて配置さ
れ、各テープキャリアには、外形寸法及び厚さがほぼ等
しい半導体素子が設けられている。ここで、左側のテー
プキャリア２４Ｌには半導体素子２８Ｌが、右側のテー
プキャリア２４Ｒには半導体素子２８Ｒが、各々エラス
トマ２６によって略固着されている。また、半導体素子
２８Ｌ、２８Ｒは、各々のテープキャリア２４Ｌ、２８
Ｒに設けられたランド１７と、インナーリード１８によ
り電極パッド３０で接合されている。

【００６１】さらに、テープキャリア２４Ｌ、２８Ｒの
隣接部分に位置するランド１７の一部からは、隣の半導
体素子に接合されたインナーリード８２や、途中で二股
に分かれ、各先端が半導体素子２８Ｌ、２８Ｒに接続さ
れたインナーリード８４が設けられている。したがっ
て、このインナーリード８４により、半導体素子２８
Ｌ、２８Ｒが電気的に接続される。

【００６２】このように、半導体装置８０では、半導体
素子が同一平面に並べて配置されたことにより、積層に
配置する場合に比べて半導体装置が薄くでき、各半導体
装置を基板等の平面上に並べて実装する従来の配列に比
べても実装面積が縮小される。よって、例えば薄型機器
等へ適用される場合、従来構造の半導体装置より実装密
度が向上する。

【００６３】また、このように並列に配置する場合、各
半導体素子のサイズにかかわることなく一つのパッケー
ジ内に収納することができる。

【００６４】なお、上記第２、第３、及び第４の実施形
態では、半導体装置内の半導体素子数は２個としたが、
配置数はこれに限定されるものではなく、３個以上の場
合でも適用可能である。

【００６５】また全ての実施形態において、ランドと半
導体素子の電極パッドとの配線に用いられたインナーリ
ードが金線（ワイヤ）等とされるＢＧＡ構造の半導体装
置に適用することもできる。

【００６６】

【発明の効果】本発明の半導体装置及びその製造方法は
上記構成としたので、実装により熱履歴が加えられても
パッケージの変形やクラックがなく、さらに従来の構造
より実装時の実装密度を向上することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態であり、ベース基材の
下面にソルダーレジストが設けられた状態を示す概略断
面図である。

【図２】本発明の第１の実施形態に係るテープキャリア
部の製造方法を説明する図であり、（Ａ）はテープキャ
リアの素材となる長尺のベース基材がセットされた状
態、（Ｂ）はベース基材にホール加工が施された状態、
（Ｃ）はベース基材に感光レジスト及びバックコート材
が塗布された状態を示す。

【図３】本発明の第１の実施形態に係るテープキャリア
部の製造方法を説明する図であり、（Ｄ）は露光・現像
によって感光レジストに回路パターンが形成された状
態、（Ｅ）はベース基材の銅箔がエッチングされてラン
ド及びインナーリードが形成された状態、（Ｆ）はラン
ド及びインナーリードの一部にソルダーレジストが塗布
されてテープキャリアが完成した状態を示す。

【図４】本発明の第１の実施形態に係るＢＧＡ構造の半
導体装置の製造方法を説明する図であり、（Ｇ）はテー
プキャリアのソルダーレジストにエラストマが貼り付け
られた状態、（Ｈ）はエラストマに半導体素子が略固着
された状態、（Ｉ）はインナーリードが半導体素子の電
極パッドにインナーボンディングされた状態を示す。

【図５】本発明の第１の実施形態に係るＢＧＡ構造の半
導体装置の製造方法を説明する図であり、（Ｊ）はイン
ナーリード及びインナーボンディング部が樹脂により封
止された状態、（Ｋ）はランドに半田ボールが搭載され
た状態、（Ｌ）はテープキャリアから製品部分が打ち抜
かれてＢＧＡ構造の半導体装置が完成した状態を示す。

【図６】本発明の第２実施の形態に係るＢＧＡ構造の半
導体装置を示す、（Ａ）は上面図、（Ｂ）は（Ａ）の６
−６線での概略断面図である。

【図７】本発明の第３実施の形態に係るＢＧＡ構造の半
導体装置を示す、（Ａ）は上面図、（Ｂ）は（Ａ）の７
−７線での概略断面図である。

【図８】本発明の第４実施の形態に係るＢＧＡ構造の半
導体装置を示す上面図である。

【図９】本発明の第４実施の形態に係るＢＧＡ構造の半
導体装置を示す、（Ａ）は図８の９ａ−９ａ線での概略
断面図であり、（Ｂ）は図８の９ｂ−９ｂ線での概略断
面図である。

【図１０】従来のＢＧＡ構造の半導体装置を示す概略断
面図である。

【符号の説明】１０半導体装置１２ベース基材１２ａボール搭載ホール（孔）２０半田ボール（外部接続端子）２２ソルダーレジスト（段差除去部材／絶縁層）２６エラストマ（弾性体）２８半導体素子２８Ｌ半導体素子２８Ｒ半導体素子３０電極パッド（電極部）５０半導体装置５４半導体素子５６電極パッド（電極部）７０半導体装置８０半導体装置

Claims

【特許請求の範囲】

【請求項１】孔が形成されたベース基材と、前記孔の
底部に配置され前記ベース基材の裏面に固定された電極
部と、前記電極部と電気的に接続され、前記ベース基材
の裏面側に配置された半導体素子と、前記半導体素子と
前記電極部との間に介在するシート状の弾性体と、を備
えた半導体装置において、前記電極部による、前記ベース基材裏面部の隙間に、ベ
ース基材と電極部との段差をなくす段差除去部材を設け
たことを特徴とする半導体装置。
【請求項２】前記ベース基材はポリイミドフィルムと
され、前記段差除去部材は絶縁性を有する塗布剤である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】ベース基材と、前記ベース基材に設けら
れた電極部と、前記電極部と電気的に接続され、前記ベ
ース基材に取り付けられる複数個の半導体素子と、を有
することを特徴とする半導体装置。
【請求項４】前記複数個の半導体素子は、積層又は平
面に配置、あるいは積層及び平面に配置の組合せのいず
れかであることを特徴とする請求項３に記載の半導体装
置。
【請求項５】積層された前記複数個の半導体素子の最
上層に前記電極部が配置され、各半導体素子が直接電極
部へ電気的に接続されていることを特徴とする請求項４
に記載の半導体装置。
【請求項６】孔が形成されたベース基材の裏面に、前
記孔から表面側に露出される外部接続端子を設けるため
の電極部を形成し、さらに前記ベース基材の裏面に、ベ
ース基材と前記電極部との段差をなくす絶縁層を形成
し、前記電極部と電気的に接続される半導体素子と前記
絶縁層との間にシート状の弾性体を介在させることを特
徴とする半導体装置の製造方法。