JP4214565B2 - 半導体力学量センサの製造方法 - Google Patents
半導体力学量センサの製造方法 Download PDFInfo
- Publication number
- JP4214565B2 JP4214565B2 JP20683698A JP20683698A JP4214565B2 JP 4214565 B2 JP4214565 B2 JP 4214565B2 JP 20683698 A JP20683698 A JP 20683698A JP 20683698 A JP20683698 A JP 20683698A JP 4214565 B2 JP4214565 B2 JP 4214565B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- film
- beam structure
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 98
- 239000010409 thin film Substances 0.000 claims description 91
- 239000010408 film Substances 0.000 claims description 90
- 238000005530 etching Methods 0.000 claims description 58
- 230000001681 protective effect Effects 0.000 claims description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 238000005498 polishing Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 45
- 230000001133 acceleration Effects 0.000 description 44
- 229910052782 aluminium Inorganic materials 0.000 description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 31
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 3
- OCJBOOLMMGQPQU-UHFFFAOYSA-N 1,4-dichlorobenzene Chemical compound ClC1=CC=C(Cl)C=C1 OCJBOOLMMGQPQU-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、梁構造の可動部を有する半導体力学量センサに係り、例えば、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサの製造方法に関するものである。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサを提案している（特開平９−２１１０２２号公報）。このセンサは、基板の上面において所定間隔を隔てた位置に加速度により変位する梁構造体が配置されるとともに、基板の上面に梁構造体の可動電極に対向する固定電極が配置され、加速度の印加に伴う梁構造体の変位を対向する可動および固定電極により容量変化として取り出すものである。製造工程としては、二枚の単結晶シリコン基板を犠牲層を挟んだ状態で貼り合わせ、一方の単結晶シリコン基板における不要領域を除去し、エッチング液により所定領域の犠牲層を除去して、薄膜の単結晶シリコン基板による梁構造体および固定電極を形成する。
【０００３】
【発明が解決しようとする課題】
ところが、上述した半導体加速度センサに対し、本発明者らが更に検討を進めた結果、以下に示すような改良する余地があることが判明した。
【０００４】
即ち、上述した半導体加速度センサでは、最終工程の犠牲層エッチング後において、固定電極と可動電極の電位をとるためのアルミパッドが犠牲層エッチング時のエッチング液に腐食されてアルミ電極が消失したりアルミ膜厚が薄くなることがある。これにより、ワイヤーボンディングできなくなり安定な加速度検出を行うことができなくなる可能性がある。
【０００５】
そこで、この発明の目的は、犠牲層エッチングに伴う電極の作成不良を解消することができる半導体力学量センサの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の半導体力学量センサの製造方法によれば、可動電極を含む梁構造体および固定電極を形成する第１の半導体基板にトレンチエッチングにより溝が形成され、この溝を含む第１の半導体基板の上面に犠牲層を介して第２の半導体基板が配置される。そして、第１の半導体基板の犠牲層形成面とは反対側の面が、溝が出現するまで研磨された後、この研磨面上に可動電極および固定電極の電位をとるための電極を形成する金属膜が、それら電極の形成される部位が開口したシリコン酸化膜を介して成膜され、この金属膜の上面に電極保護膜が成膜される。次いで、これら金属膜と電極保護膜とが共にパターニングされ、電極保護膜により表面の覆われた電極が形成される。その後、シリコン酸化膜を梁構造体および固定電極画定用のマスクとしてエッチングが行われて第１の半導体基板に梁構造体および固定電極を画定する溝が形成され、犠牲層がシリコン酸化膜とともにエッチング除去されて、溝の形成された第１の半導体基板から梁構造体および固定電極が形成される。
【０００７】
この犠牲層エッチングの際に、可動電極および固定電極の電位をとるための電極の表面が保護膜で覆われているので、電極（パッド）がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、ワイヤーボンディングを確実に行うことができる。
【０００８】
請求項２に記載の半導体力学量センサの製造方法によれば、第１の半導体基板と第２の半導体基板とが犠牲層を介して貼り合わされ、第１の半導体基板の上面が研磨される。そして、第１の半導体基板の上面に、第１の半導体基板から形成される可動電極および固定電極の電位をとるための電極を形成する金属膜が成膜され、この金属膜の上面に電極保護膜が成膜される。次いで、これら金属膜と電極保護膜とが共にパターニングされ、電極保護膜により表面の覆われた電極が形成される。その後、第１の半導体基板の上面に電極保護膜とは別に設けた梁構造体および固定電極画定用のマスクによるエッチングが行われて第１の半導体基板に梁構造体および固定電極を画定する溝が形成され、犠牲層がエッチング除去されて、溝の形成された第１の半導体基板から梁構造体および固定電極が形成されるとともに、可動電極の固定電極と対向する面および固定電極の可動電極と対向する面のそれぞれに接点電極が形成される。
【０００９】
この犠牲層エッチングの際に、可動電極および固定電極の電位をとるための電極の表面が保護膜で覆われているので、電極（パッド）がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、ワイヤーボンディングを確実に行うことができる。
【００１０】
ここで、請求項３に記載のように、電極保護膜を耐ＨＦの薄膜とすると、実用上好ましいものとなる。
つまり、例えば、アルミよりなる電極の上に耐ＨＦ性金属を成膜することにより、エッチング液としてＨＦを用いた場合において、犠牲層エッチング時でもアルミ電極が腐食されず、そのため、ワイヤーボンディング強度も強くなる。
【００１１】
また、請求項４に記載のように、電極保護膜は導電性を有する膜であり、当該電極保護膜の上にワイヤーボンディングが行われるようにすると、実用上好ましいものとなる。
【００１２】
つまり、例えば、アルミよりなる電極の保護膜として、導電性の金属を使用することにより、保護膜上にワイヤーボンディングすることができる。
また、請求項５に記載のように、犠牲層をエッチング除去した後に、電極保護薄膜を除去すると、実用上好ましいものとなる。
【００１３】
つまり、電極保護膜として、ワイヤーボンディング密着力の悪い薄膜を用いた場合には、犠牲層エッチング後にドライエッチング等で電極保護膜を除去することにより、腐食されていない電極（例えばアルミ電極）が出るためボンディング性も良好になり、正確な力学量（例えば加速度）の検出を行うことができる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した実施の形態を図面に従って説明する。
【００１５】
図１に、加速度センサの平面図を示す。図２には図１のＡ−Ａでの断面を、図３には図１のＢ−Ｂでの断面を、図４には図１のＣ−Ｃでの断面を、図５には図１のＤ−Ｄでの断面を、それぞれ示す。
【００１６】
図１，２において、基板１の上面には、単結晶シリコンよりなる梁構造体２が配置されている。梁構造体２は、基板１側から突出する４つのアンカー部３ａ，３ｂ，３ｃ，３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。
【００１７】
アンカー部３ａ〜３ｄは、ポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には、梁部５が架設されている。
【００１８】
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されており、この質量部６には、上下に貫通する透孔６ａが設けられている。さらに、質量部６における一方の側面（図１においては左側面）からは４つの可動電極７ａ，７ｂ，７ｃ，７ｄが突出している。また、質量部６における他方の側面（図１においては右側面）からは４つの可動電極８ａ，８ｂ，８ｃ，８ｄが突出している。可動電極７ａ〜７ｄ，８ａ〜８ｄは等間隔で平行に延びる櫛歯状の形状になっている。
【００１９】
基板１の上面には第１の固定電極９ａ，９ｂ，９ｃ，９ｄおよび第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ，１０ｂ，１０ｃ，１０ｄにより支持されており、梁構造体２の各可動電極７ａ〜７ｄの一方の側面と対向している。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ，１２ｂ，１２ｃ，１２ｄにより支持されており、梁構造体２の各可動電極７ａ〜７ｄの他方の側面に対向している。
【００２０】
同様に、基板１の上面には第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄおよび第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、基板１側から突出するアンカー部１４ａ，１４ｂ，１４ｃ，１４ｄにより支持されており、梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ，１６ｂ，１６ｃ，１６ｄにより支持されており、梁構造体２の各可動電極８ａ〜８ｄの他方の側面と対向している。
【００２１】
基板１は、図２に示すように、単結晶シリコン基板１７の上に、ポリシリコン薄膜１８、下層側絶縁体薄膜１９ａ，１９ｂと導電性薄膜２０と上層側絶縁体薄膜２１とを積層した構造となっている。下層側絶縁体薄膜１９ａ，１９ｂは、シリコン酸化膜およびシリコン窒化膜よりなり、上層側絶縁体薄膜２１は、シリコン窒化膜よりなる。また、導電性薄膜２０はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。
【００２２】
この導電性薄膜２０により、図１，３，４に示すように、４つの配線パターン２２，２３，２４，２５および下部電極２６（図５参照）が形成されている。配線パターン２２〜２５は、それぞれ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄおよび１５ａ〜１５ｄの配線であり、帯状をなし、かつ、Ｌ字状に延設されている。
【００２３】
さらに、基板１の上面には、単結晶シリコン基板よりなる電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄが配置されている。これら電極取出部２７ａ〜２７ｄは、基板１から突出するアンカー部２８ａ，２８ｂ，２８ｃ，２８ｄにより支持されている。そして、電極取出部２７ａは、図１，３に示すように、アンカー部２８ａを介して配線パターン２２と電気的に接続され、また、図１，４に示すように、電極取出部２７ｂはアンカー部２８ｂを介して配線パターン２３と電気的に接続されている。同様に、電極取出部２７ｃ，２７ｄは、それぞれアンカー部２８ｃ，２８ｄを介して配線パターン２４，２５と電気的に接続されている。
【００２４】
また、電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄの上面およびアンカー部３ａの上方には、可動および固定電極の電位をとるための金属電極（ボンディングパッド）２９ａ，２９ｂ，２９ｃ，２９ｄおよび２９ｅがそれぞれ設けられている。金属電極２９ａ〜２９ｅはアルミ薄膜、もしくはＡｌ−Ｓｉ−Ｃｕ等のＡｌ合金薄膜よりなる。この電極２９ａ〜２９ｅの上に電極保護薄膜３０がそれぞれ形成され、電極保護薄膜３０により犠牲層エッチングでの電極２９ａ〜２９ｅの腐食が防止されている。
【００２５】
上記した構成において、梁構造体２の可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間には第１のコンデンサが、また、梁構造体２の可動電極７ａ〜７ｄの第２の固定電極１１ａ〜１１ｄとの間には第２のコンデンサが形成されている。同様に、梁構造体２の可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また、梁構造体２の可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成されている。
【００２６】
ここで、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、可動電極と固定電極間の静電容量Ｃ１，Ｃ２は等しい。また、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。
【００２７】
加速度が生じていないときには、Ｖ１＝Ｖ２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）から等しい静電気力で引かれている。
【００２８】
そして、加速度が基板表面に平行な方向に作用し、可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると、可動電極と固定電極との間の距離が変わり静電容量Ｃ１、Ｃ２が等しくなくなる。このとき、静電気力が等しくなるように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれる。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻り静電容量Ｃ１，Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１，Ｖ２から加速度の大きさを求めることができる。
【００２９】
このように、第１のコンデンサと第２のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第１と第２のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。
【００３０】
次に、半導体加速度センサの製造方法を、図６〜図１４を用いて説明する。図６〜図１４は図１のＥ−Ｅ断面に対応するものである。
まず、図６に示すように、単結晶シリコン基板（第１の半導体基板）４０を用意し、アライメント用の溝４０ａをトレンチエッチングにより形成する。この後、単結晶シリコン基板４０の上に犠牲層用薄膜としてのシリコン酸化膜４１をＣＶＤ法により成膜する。
【００３１】
さらに、図７に示すように、シリコン酸化膜４１の一部をエッチングして凹部４１ａを形成する。この凹部４１ａは、後述する犠牲層エッチング工程において梁構造体が表面張力等で基板に付着する場合に、その付着面積を減らす突起を設けるためのものである。そして、シリコン酸化膜４１の上に、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜４２を成膜し、シリコン窒化膜４２とシリコン酸化膜４１の積層体に対し、フォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部４２ａ〜４２ｆを形成する。この開口部４２ａ〜４２ｆは、梁構造体と基板を接続するためのものである。
【００３２】
引き続き、図８に示すように、開口部４２ａ〜４２ｆを含むシリコン窒化膜４２の上に、ポリシリコン薄膜４３を０．５〜２μｍ程度の膜厚で成膜し、その成膜中に不純物導入して導電性薄膜とする。さらに、そのポリシリコン薄膜４３をフォトリソグラフィを経てパターニングし、開口部４２ａ〜４２ｆを含むシリコン窒化膜４２上の所定領域に不純物ドープポリシリコン薄膜４３ａ〜４３ｄを形成する。なお、ポリシリコン薄膜４３のフォトリソグラフィ工程において、ポリシリコン薄膜４３が薄いのでポリシリコン薄膜４３の下でのシリコン窒化膜４２の開口部４２ａ〜４２ｆの形状を透視することができ、フォトマスク合わせを正確に行うことができる。
【００３３】
この後、ポリシリコン薄膜４３上にシリコン窒化膜４４を形成する。そして、図９に示すように、シリコン窒化膜４４の上にシリコン酸化膜（第２の絶縁体薄膜）４５を成膜する。
【００３４】
さらに、シリコン酸化膜４５の上に、貼り合わせ用薄膜としてのポリシリコン薄膜４６を成膜し、図１０に示すように、貼り合わせのためにポリシリコン薄膜４６の表面を機械的研磨により平坦化する。
【００３５】
引き続き、図１１に示すように、単結晶シリコン基板４０とは別の単結晶シリコン基板（第２の半導体基板）４７を用意し、ポリシリコン薄膜４６とシリコン基板４７を貼り合わせる。
【００３６】
さらに、図１２に示すように、シリコン基板４０、４７を表裏逆にして、シリコン基板４０側を機械的研磨等を行い、シリコン基板４０を薄膜化する。このとき、シリコン酸化膜４１の層が出現し、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。また、シリコン基板４０を電極とするために、シリコン基板４０にリン拡散等により不純物を導入して低抵抗層５１を形成する。そして、電極形成時の層間絶縁膜としてのシリコン酸化膜４８を成膜し、所定の開口部を形成する。さらに、その後、アルミ薄膜（４９）および保護薄膜（５０）を順に成膜し、不要な領域をフォトリソグラフィにより除去してアルミ電極４９と電極保護薄膜５０の積層体を形成する。
【００３７】
この後、図１３に示すように、シリコン基板４０に対し、梁構造体および固定電極を画定するための溝５２ａ，５２ｂ，５２ｃ，５２ｄを形成する。つまり、梁構造体のパターンのフォトリソグラフィを経て、梁構造体（梁部、質量部、可動電極）、固定電極等の区画を行う。エッチングに用いるマスクとしては、フォトレジストのようなソフトマスクでも、酸化膜のようなハードマスクでもよい。このとき、層間絶縁膜に使用したシリコン酸化膜４８をマスク材にすることもできる。
【００３８】
次に、図１４に示すように、ＨＦ系のエッチング液を用いた犠牲層エッチングによりシリコン酸化膜４１をエッチング除去し、梁構造体および固定電極を形成し、かつ、梁構造体を可動にする。この犠牲層エッチングにおいて、可動電極および固定電極の電位をとるための電極４９の表面が保護薄膜５０で覆われているので、電極（パッド）４９がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、後工程でのワイヤーボンディングを確実に行うことができる。
【００３９】
つまり、この電極保護薄膜５０は耐ＨＦ性の薄膜であり、金属であればＴｉＮ、Ａｕ、Ｐｔ薄膜が、また、非金属であればシリコン窒化膜等が使用される。電極保護薄膜５０にＡｕやＰｔを用いる場合は導電性であるため電極保護薄膜５０上にボンディングできるが、導電性ではないシリコン窒化膜等を用いる場合には、犠牲層エッチング後にドライエッチング等で電極保護薄膜５０を除去する必要がある。また、電極保護薄膜５０が導電性であっても、アルミとの密着性が弱い場合や、ボンディング強度が弱い場合は犠牲層エッチング後にドライエッチング等により電極保護薄膜５０を除去する。また、電極保護薄膜５０としてＴｉＮを用いた場合には、ＴｉＮはアルミ電極のフォト工程で反射防止膜として用いられていることから、新たな工程を追加することなく、電極保護薄膜５０を形成することができる。
【００４０】
なお、犠牲層エッチングする際に、エッチング後の乾燥工程で梁構造体が基板に固着するのを防ぐため、低表面張力剤や、固体から気体に昇華するパラジクロロベンゼン等の昇華剤を用いる。
【００４１】
この犠牲層エッチング工程でマスク材であったシリコン酸化膜４８等は一緒に除去する。このようにして図１に示す半導体加速度センサが構成される。
また、電極保護薄膜５０はアルミ電極４９との密着性やワイヤボンディング強度等が目標値を満足すれば、電極保護薄膜５０上からワイヤボンディングしてもよいが、図１５に示すように、ドライエッチングにより電極保護薄膜５０を除去してもよい。このとき、アルミ電極４９が腐食しないエッチング条件を用いる。また、梁構造体が可動になっているため梁構造体の下方の基板への固着を考慮してウェット洗浄等は行わないようにする。
【００４２】
なお、電極保護薄膜５０は図１６，図１７に示すように、アルミ電極４９の側面まで保護する形にしてもよい。つまり、図１６に示すように、基板４０上に直接アルミ薄膜（４９）を形成するとともに所定の形状にし、その上に保護薄膜５０を幅広に付ける。あるいは、図１７に示すように、図１３の状態からもう一回保護薄膜５０’を形成し、電極４９の側面まで覆うようにする。
【００４３】
このように本実施形態は、下記の特徴を有する。
（イ）図１１に示すように、単結晶シリコン基板４０と単結晶シリコン基板４７を犠牲層４１を挟んだ状態で貼り合わせるとともに、図１３に示すように、単結晶シリコン基板４０における不要領域５２ａ，５２ｂ，５２ｃ，５２ｄを除去し、図１４に示すように、単結晶シリコン基板４０の上に配置した可動および固定電極の電位をとるための電極４９に対し、その表面を保護薄膜５０で覆った状態で、エッチングにより所定領域の犠牲層４１を除去して、単結晶シリコン基板４０による梁構造体および固定電極を形成した。
【００４４】
つまり、図１２に示すように、単結晶シリコン基板４７の上に犠牲層４１を介して梁構造体および固定電極の形成材料である単結晶シリコン基板４０を配置し、図１４に示すように、単結晶シリコン基板４０の上に配置した可動および固定電極の電位をとるための電極４９に対し、その表面を保護薄膜５０で覆った状態で、エッチングにより所定領域の犠牲層４１を除去して、梁構造体および固定電極を形成した。
【００４５】
よって、犠牲層エッチングの際に、可動電極および固定電極の電位をとるための電極４９の表面が保護薄膜５０で覆われているので、電極（パッド）４９がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、ワイヤーボンディングを確実に行うことができる。このようにして、犠牲層エッチングに伴う電極の作成不良を解消することができることとなる。
（ロ）電極保護薄膜５０として耐ＨＦの薄膜を用いると、即ち、アルミよりなる電極４９の上に耐ＨＦ性金属を成膜すると、エッチング液としてＨＦを用いた場合において、犠牲層エッチング時でもアルミ電極４９が腐食されず、そのため、ワイヤーボンディング強度も強くなる。
（ハ）電極保護薄膜５０として導電性を有する膜を用い、この電極保護薄膜５０の上にワイヤーボンディングを行うようにすると、実用上好ましいものとなる。詳しくは、アルミよりなる電極４９の保護薄膜として、導電性の金属を使用することにより、保護薄膜５０上にワイヤーボンディングすることができる。
（ニ）図１５に示すように、犠牲層４１をエッチング除去した後に、電極保護薄膜５０を除去すると、実用上好ましいものとなる。詳しくは、電極保護薄膜５０として、ワイヤーボンディング密着力の悪い薄膜を用いた場合には、犠牲層エッチング後にドライエッチング等で電極保護薄膜を除去することにより、腐食されていないアルミ電極４９が出るためボンディング性も良好になり、正確な加速度の検出を行うことができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４６】
図１８には、本実施形態における加速度センサの平面図を示す。また、図１９には、図１８のＦ−Ｆ断面図を示す。
この加速度センサは、基本的には単結晶シリコン基板６０と梁構造体６１と固定電極６２から構成されている。梁構造体６１は、アンカー部６３と、重り可動電極６４と、梁としてのバネ部６５を備えている。本センサはメカニカルスイッチ式の加速度センサであって、基板６０の表面に平行な方向（図１８のＸ−Ｙ面）に加速度が加わったときに重り可動電極６４が移動して固定電極６２と接触するのを検知するものである。
【００４７】
アンカー部６３は円形形状をなし、基板６０上に形成されている。重り可動電極６４は円筒形状をなし、基板６０と所定の間隔をおいて平行に設けられている。また、重り可動電極６４は外周面に接点電極６４ａを有している。
【００４８】
バネ部６５は、一端がアンカー部６３に固定され、他端が重り可動電極６４に固定されており、重り可動電極６４をアンカー部６３に対して支持している。このバネ部６５は複数本（図では４本）設けられており、それぞれを平面的に見て円弧の一部となる形状にし、また断面において横の長さに対する縦の長さの比を大きくした形状にすることによって基板６０の表面に対し平行方向に弾性変形する。
【００４９】
固定電極６２は内側が円柱をくり抜いた形状で重り可動電極６４の外周側に所定の間隔を隔てて基板６０上に形成されており、重り可動電極６４の円周面には接点電極６４ａに対向する接点電極６２ａを有している。
【００５０】
この接点電極６２ａと６４ａが接触することにより、加速度を検知しており、それぞれの電位をとるためにアルミ電極６６ａ，６６ｂ，６６ｃが設けられている。これらのアルミ電極６６ａ〜６６ｃ上には犠牲層エッチング時の保護膜として電極保護薄膜６７ａ，６７ｂ，６７ｃが設けられている。
【００５１】
この加速度センサでは重り可動電極６４が自重により基板６０の厚さ方向に垂れた場合にも重り可動電極６４と基板６０が接触しないよう犠牲層６８が厚く形成されており、重り可動電極６４とバネ部６５の下の犠牲層６８をエッチングするために長時間のエッチングが必要となることから、アルミ電極６６ａ〜６６ｃが長時間のエッチングで腐食されやすくなるため電極保護薄膜６７ａ〜６７ｃは必要不可欠になる。
【００５２】
この電極保護薄膜６７ａ〜６７ｃは耐ＨＦ性の薄膜である必要があり、金属であればＴｉＮ、Ａｕ、Ｐｔ薄膜が、非金属であればシリコン窒化膜等が使用される。電極保護薄膜６７ａ〜６７ｃにＡｕやＰｔを用いる場合は導電性であるため電極保護薄膜６７ａ〜６７ｃ上にボンディングできるが、導電性ではないシリコン窒化膜等を用いる場合には、犠牲層エッチング後にドライエッチング等で電極保護薄膜６７ａ〜６７ｃを除去する必要がある。また、電極保護薄膜６７ａ〜６７ｃが導電性であっても、アルミとの密着性が弱い場合や、ボンディング強度が弱い場合は犠牲層エッチング後に電極保護薄膜６７ａ〜６７ｃを除去する。また、電極保護薄膜６７ａ〜６７ｃとしてＴｉＮを用いる場合には、ＴｉＮはアルミ電極のフォト工程で反射防止膜として用いられていることから、新たな工程を追加することなく、電極保護薄膜６７ａ〜６７ｃを形成することができる。
【００５３】
次に、この加速度センサの製造方法を説明する。
まず、図２０に示すように、単結晶シリコン基板６０と単結晶シリコン基板７０とを犠牲層用薄膜としてのシリコン酸化膜７１を介在させた状態で貼り合わせる。そして、この貼り合わせ基板におけるシリコン基板７０を所望の厚さ（約１０μｍ〜３０μｍ）に研削研磨する。その後、図２１に示すように、シリコン基板７０の表面に導電性を持たせるために不純物を導入して低抵抗層７１を形成する。そして、アルミ薄膜（６６）と電極保護薄膜（６７）を順に成膜し、フォトリソグラフィによってパターニングしてアルミ電極６６と電極保護薄膜６７を形成する。
【００５４】
この後、図２２に示すように、シリコン基板７０に対し、重り可動電極と固定電極とバネ部を区画するための溝７２を形成する。つまり、構造体のパターンのフォトリソグラフィを経て、アンカー部と重り可動電極とバネ部と固定電極の区画を行う。このエッチングに用いるマスクとしてフォトレジストのようなソフトマスクでもよいし、シリコン酸化膜のようなハードマスクを用いてもよい。
【００５５】
引き続き、図２３に示すように、重り可動電極６４側の接点電極６４ａ、固定電極６２側の接点電極６２ａを形成すべく、接触抵抗の小さい金をメッキにより成膜しパターニングする。この場合、接点電極６４ａ，６２ａの形成はＨＦ系のエッチング液に耐性のある薄膜を使用する。なお、もしＨＦ系のエッチング液に耐性の無い金属を用いるときにはＨＦエッチングの後に形成を行う。
【００５６】
また、電極保護薄膜６７を図２１で形成せず、可動電極側の接点電極６４ａ、固定電極側の接点電極６２ａと同時に、同材料で形成してもよい。
その後、図１９に示すように、ＨＦ系のエッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６８をエッチング除去し、梁構造体（重り可動電極、バネ部）と固定電極とを形成し、かつ、重り可動電極６４およびバネ部６５を可動にする。
【００５７】
なお、この犠牲層エッチングの際、エッチング後の乾燥工程で重り可動電極６４、バネ部６５が基板６０に固着するのを防ぐため、低表面張力剤や、固体から気体に昇華するパラジクロロベンゼン等の昇華剤を用いる。
【００５８】
また、電極保護薄膜６７はアルミ電極との密着性やワイヤボンディング強度等が目標値を満足すれば、電極保護薄膜６７上からワイヤボンディングしてもよいが、図２４に示すように、ドライエッチングにより電極保護薄膜６７を除去してもよい。このとき、アルミ電極６６ａ〜６６ｃが腐食しないエッチング条件を用いる。また、梁構造体が可動になっているためウェット洗浄等はしない。
【００５９】
これまでの説明においては加速度センサについて述べてきたが、加速度の他にもヨーレートや振動等の力学量を検出するためのセンサに適用してもよい。
【図面の簡単な説明】
【図１】 第１の実施形態における半導体加速度センサの平面図。
【図２】 図１のＡ−Ａ断面図。
【図３】 図１のＢ−Ｂ断面図。
【図４】 図１のＣ−Ｃ断面図。
【図５】 図１のＤ−Ｄ断面図。
【図６】 半導体加速度センサの製造工程を説明するための断面図。
【図７】 半導体加速度センサの製造工程を説明するための断面図。
【図８】 半導体加速度センサの製造工程を説明するための断面図。
【図９】 半導体加速度センサの製造工程を説明するための断面図。
【図１０】 半導体加速度センサの製造工程を説明するための断面図。
【図１１】 半導体加速度センサの製造工程を説明するための断面図。
【図１２】 半導体加速度センサの製造工程を説明するための断面図。
【図１３】 半導体加速度センサの製造工程を説明するための断面図。
【図１４】 半導体加速度センサの製造工程を説明するための断面図。
【図１５】 応用例を説明するためのセンサの断面図。
【図１６】 応用例での半導体加速度センサの断面図。
【図１７】 応用例での半導体加速度センサの断面図。
【図１８】 第２の実施形態における半導体加速度センサの平面図。
【図１９】 図１８のＦ−Ｆ断面図。
【図２０】 半導体加速度センサの製造工程を説明するための断面図。
【図２１】 半導体加速度センサの製造工程を説明するための断面図。
【図２２】 半導体加速度センサの製造工程を説明するための断面図。
【図２３】 半導体加速度センサの製造工程を説明するための断面図。
【図２４】 応用例での半導体加速度センサの断面図。
【符号の説明】
１…基板、２…梁構造体、７ａ〜７ｄ…可動電極、８ａ〜８ｄ…可動電極、９ａ〜９ｄ…第１の固定電極、１１ａ〜１１ｄ…第２の固定電極、１３ａ〜１３ｄ…第１の固定電極、１５ａ〜１５ｄ…第２の固定電極、４０…単結晶シリコン基板、４１…シリコン酸化膜、４７…単結晶シリコン基板、４９…アルミ電極、５０…電極保護薄膜。
【発明の属する技術分野】
この発明は、梁構造の可動部を有する半導体力学量センサに係り、例えば、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサの製造方法に関するものである。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサを提案している（特開平９−２１１０２２号公報）。このセンサは、基板の上面において所定間隔を隔てた位置に加速度により変位する梁構造体が配置されるとともに、基板の上面に梁構造体の可動電極に対向する固定電極が配置され、加速度の印加に伴う梁構造体の変位を対向する可動および固定電極により容量変化として取り出すものである。製造工程としては、二枚の単結晶シリコン基板を犠牲層を挟んだ状態で貼り合わせ、一方の単結晶シリコン基板における不要領域を除去し、エッチング液により所定領域の犠牲層を除去して、薄膜の単結晶シリコン基板による梁構造体および固定電極を形成する。
【０００３】
【発明が解決しようとする課題】
ところが、上述した半導体加速度センサに対し、本発明者らが更に検討を進めた結果、以下に示すような改良する余地があることが判明した。
【０００４】
即ち、上述した半導体加速度センサでは、最終工程の犠牲層エッチング後において、固定電極と可動電極の電位をとるためのアルミパッドが犠牲層エッチング時のエッチング液に腐食されてアルミ電極が消失したりアルミ膜厚が薄くなることがある。これにより、ワイヤーボンディングできなくなり安定な加速度検出を行うことができなくなる可能性がある。
【０００５】
そこで、この発明の目的は、犠牲層エッチングに伴う電極の作成不良を解消することができる半導体力学量センサの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の半導体力学量センサの製造方法によれば、可動電極を含む梁構造体および固定電極を形成する第１の半導体基板にトレンチエッチングにより溝が形成され、この溝を含む第１の半導体基板の上面に犠牲層を介して第２の半導体基板が配置される。そして、第１の半導体基板の犠牲層形成面とは反対側の面が、溝が出現するまで研磨された後、この研磨面上に可動電極および固定電極の電位をとるための電極を形成する金属膜が、それら電極の形成される部位が開口したシリコン酸化膜を介して成膜され、この金属膜の上面に電極保護膜が成膜される。次いで、これら金属膜と電極保護膜とが共にパターニングされ、電極保護膜により表面の覆われた電極が形成される。その後、シリコン酸化膜を梁構造体および固定電極画定用のマスクとしてエッチングが行われて第１の半導体基板に梁構造体および固定電極を画定する溝が形成され、犠牲層がシリコン酸化膜とともにエッチング除去されて、溝の形成された第１の半導体基板から梁構造体および固定電極が形成される。
【０００７】
この犠牲層エッチングの際に、可動電極および固定電極の電位をとるための電極の表面が保護膜で覆われているので、電極（パッド）がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、ワイヤーボンディングを確実に行うことができる。
【０００８】
請求項２に記載の半導体力学量センサの製造方法によれば、第１の半導体基板と第２の半導体基板とが犠牲層を介して貼り合わされ、第１の半導体基板の上面が研磨される。そして、第１の半導体基板の上面に、第１の半導体基板から形成される可動電極および固定電極の電位をとるための電極を形成する金属膜が成膜され、この金属膜の上面に電極保護膜が成膜される。次いで、これら金属膜と電極保護膜とが共にパターニングされ、電極保護膜により表面の覆われた電極が形成される。その後、第１の半導体基板の上面に電極保護膜とは別に設けた梁構造体および固定電極画定用のマスクによるエッチングが行われて第１の半導体基板に梁構造体および固定電極を画定する溝が形成され、犠牲層がエッチング除去されて、溝の形成された第１の半導体基板から梁構造体および固定電極が形成されるとともに、可動電極の固定電極と対向する面および固定電極の可動電極と対向する面のそれぞれに接点電極が形成される。
【０００９】
この犠牲層エッチングの際に、可動電極および固定電極の電位をとるための電極の表面が保護膜で覆われているので、電極（パッド）がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、ワイヤーボンディングを確実に行うことができる。
【００１０】
ここで、請求項３に記載のように、電極保護膜を耐ＨＦの薄膜とすると、実用上好ましいものとなる。
つまり、例えば、アルミよりなる電極の上に耐ＨＦ性金属を成膜することにより、エッチング液としてＨＦを用いた場合において、犠牲層エッチング時でもアルミ電極が腐食されず、そのため、ワイヤーボンディング強度も強くなる。
【００１１】
また、請求項４に記載のように、電極保護膜は導電性を有する膜であり、当該電極保護膜の上にワイヤーボンディングが行われるようにすると、実用上好ましいものとなる。
【００１２】
つまり、例えば、アルミよりなる電極の保護膜として、導電性の金属を使用することにより、保護膜上にワイヤーボンディングすることができる。
また、請求項５に記載のように、犠牲層をエッチング除去した後に、電極保護薄膜を除去すると、実用上好ましいものとなる。
【００１３】
つまり、電極保護膜として、ワイヤーボンディング密着力の悪い薄膜を用いた場合には、犠牲層エッチング後にドライエッチング等で電極保護膜を除去することにより、腐食されていない電極（例えばアルミ電極）が出るためボンディング性も良好になり、正確な力学量（例えば加速度）の検出を行うことができる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した実施の形態を図面に従って説明する。
【００１５】
図１に、加速度センサの平面図を示す。図２には図１のＡ−Ａでの断面を、図３には図１のＢ−Ｂでの断面を、図４には図１のＣ−Ｃでの断面を、図５には図１のＤ−Ｄでの断面を、それぞれ示す。
【００１６】
図１，２において、基板１の上面には、単結晶シリコンよりなる梁構造体２が配置されている。梁構造体２は、基板１側から突出する４つのアンカー部３ａ，３ｂ，３ｃ，３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。
【００１７】
アンカー部３ａ〜３ｄは、ポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には、梁部５が架設されている。
【００１８】
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されており、この質量部６には、上下に貫通する透孔６ａが設けられている。さらに、質量部６における一方の側面（図１においては左側面）からは４つの可動電極７ａ，７ｂ，７ｃ，７ｄが突出している。また、質量部６における他方の側面（図１においては右側面）からは４つの可動電極８ａ，８ｂ，８ｃ，８ｄが突出している。可動電極７ａ〜７ｄ，８ａ〜８ｄは等間隔で平行に延びる櫛歯状の形状になっている。
【００１９】
基板１の上面には第１の固定電極９ａ，９ｂ，９ｃ，９ｄおよび第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ，１０ｂ，１０ｃ，１０ｄにより支持されており、梁構造体２の各可動電極７ａ〜７ｄの一方の側面と対向している。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ，１２ｂ，１２ｃ，１２ｄにより支持されており、梁構造体２の各可動電極７ａ〜７ｄの他方の側面に対向している。
【００２０】
同様に、基板１の上面には第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄおよび第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、基板１側から突出するアンカー部１４ａ，１４ｂ，１４ｃ，１４ｄにより支持されており、梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ，１６ｂ，１６ｃ，１６ｄにより支持されており、梁構造体２の各可動電極８ａ〜８ｄの他方の側面と対向している。
【００２１】
基板１は、図２に示すように、単結晶シリコン基板１７の上に、ポリシリコン薄膜１８、下層側絶縁体薄膜１９ａ，１９ｂと導電性薄膜２０と上層側絶縁体薄膜２１とを積層した構造となっている。下層側絶縁体薄膜１９ａ，１９ｂは、シリコン酸化膜およびシリコン窒化膜よりなり、上層側絶縁体薄膜２１は、シリコン窒化膜よりなる。また、導電性薄膜２０はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。
【００２２】
この導電性薄膜２０により、図１，３，４に示すように、４つの配線パターン２２，２３，２４，２５および下部電極２６（図５参照）が形成されている。配線パターン２２〜２５は、それぞれ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄおよび１５ａ〜１５ｄの配線であり、帯状をなし、かつ、Ｌ字状に延設されている。
【００２３】
さらに、基板１の上面には、単結晶シリコン基板よりなる電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄが配置されている。これら電極取出部２７ａ〜２７ｄは、基板１から突出するアンカー部２８ａ，２８ｂ，２８ｃ，２８ｄにより支持されている。そして、電極取出部２７ａは、図１，３に示すように、アンカー部２８ａを介して配線パターン２２と電気的に接続され、また、図１，４に示すように、電極取出部２７ｂはアンカー部２８ｂを介して配線パターン２３と電気的に接続されている。同様に、電極取出部２７ｃ，２７ｄは、それぞれアンカー部２８ｃ，２８ｄを介して配線パターン２４，２５と電気的に接続されている。
【００２４】
また、電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄの上面およびアンカー部３ａの上方には、可動および固定電極の電位をとるための金属電極（ボンディングパッド）２９ａ，２９ｂ，２９ｃ，２９ｄおよび２９ｅがそれぞれ設けられている。金属電極２９ａ〜２９ｅはアルミ薄膜、もしくはＡｌ−Ｓｉ−Ｃｕ等のＡｌ合金薄膜よりなる。この電極２９ａ〜２９ｅの上に電極保護薄膜３０がそれぞれ形成され、電極保護薄膜３０により犠牲層エッチングでの電極２９ａ〜２９ｅの腐食が防止されている。
【００２５】
上記した構成において、梁構造体２の可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間には第１のコンデンサが、また、梁構造体２の可動電極７ａ〜７ｄの第２の固定電極１１ａ〜１１ｄとの間には第２のコンデンサが形成されている。同様に、梁構造体２の可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また、梁構造体２の可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成されている。
【００２６】
ここで、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、可動電極と固定電極間の静電容量Ｃ１，Ｃ２は等しい。また、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。
【００２７】
加速度が生じていないときには、Ｖ１＝Ｖ２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）から等しい静電気力で引かれている。
【００２８】
そして、加速度が基板表面に平行な方向に作用し、可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると、可動電極と固定電極との間の距離が変わり静電容量Ｃ１、Ｃ２が等しくなくなる。このとき、静電気力が等しくなるように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれる。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻り静電容量Ｃ１，Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１，Ｖ２から加速度の大きさを求めることができる。
【００２９】
このように、第１のコンデンサと第２のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第１と第２のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。
【００３０】
次に、半導体加速度センサの製造方法を、図６〜図１４を用いて説明する。図６〜図１４は図１のＥ−Ｅ断面に対応するものである。
まず、図６に示すように、単結晶シリコン基板（第１の半導体基板）４０を用意し、アライメント用の溝４０ａをトレンチエッチングにより形成する。この後、単結晶シリコン基板４０の上に犠牲層用薄膜としてのシリコン酸化膜４１をＣＶＤ法により成膜する。
【００３１】
さらに、図７に示すように、シリコン酸化膜４１の一部をエッチングして凹部４１ａを形成する。この凹部４１ａは、後述する犠牲層エッチング工程において梁構造体が表面張力等で基板に付着する場合に、その付着面積を減らす突起を設けるためのものである。そして、シリコン酸化膜４１の上に、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜４２を成膜し、シリコン窒化膜４２とシリコン酸化膜４１の積層体に対し、フォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部４２ａ〜４２ｆを形成する。この開口部４２ａ〜４２ｆは、梁構造体と基板を接続するためのものである。
【００３２】
引き続き、図８に示すように、開口部４２ａ〜４２ｆを含むシリコン窒化膜４２の上に、ポリシリコン薄膜４３を０．５〜２μｍ程度の膜厚で成膜し、その成膜中に不純物導入して導電性薄膜とする。さらに、そのポリシリコン薄膜４３をフォトリソグラフィを経てパターニングし、開口部４２ａ〜４２ｆを含むシリコン窒化膜４２上の所定領域に不純物ドープポリシリコン薄膜４３ａ〜４３ｄを形成する。なお、ポリシリコン薄膜４３のフォトリソグラフィ工程において、ポリシリコン薄膜４３が薄いのでポリシリコン薄膜４３の下でのシリコン窒化膜４２の開口部４２ａ〜４２ｆの形状を透視することができ、フォトマスク合わせを正確に行うことができる。
【００３３】
この後、ポリシリコン薄膜４３上にシリコン窒化膜４４を形成する。そして、図９に示すように、シリコン窒化膜４４の上にシリコン酸化膜（第２の絶縁体薄膜）４５を成膜する。
【００３４】
さらに、シリコン酸化膜４５の上に、貼り合わせ用薄膜としてのポリシリコン薄膜４６を成膜し、図１０に示すように、貼り合わせのためにポリシリコン薄膜４６の表面を機械的研磨により平坦化する。
【００３５】
引き続き、図１１に示すように、単結晶シリコン基板４０とは別の単結晶シリコン基板（第２の半導体基板）４７を用意し、ポリシリコン薄膜４６とシリコン基板４７を貼り合わせる。
【００３６】
さらに、図１２に示すように、シリコン基板４０、４７を表裏逆にして、シリコン基板４０側を機械的研磨等を行い、シリコン基板４０を薄膜化する。このとき、シリコン酸化膜４１の層が出現し、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。また、シリコン基板４０を電極とするために、シリコン基板４０にリン拡散等により不純物を導入して低抵抗層５１を形成する。そして、電極形成時の層間絶縁膜としてのシリコン酸化膜４８を成膜し、所定の開口部を形成する。さらに、その後、アルミ薄膜（４９）および保護薄膜（５０）を順に成膜し、不要な領域をフォトリソグラフィにより除去してアルミ電極４９と電極保護薄膜５０の積層体を形成する。
【００３７】
この後、図１３に示すように、シリコン基板４０に対し、梁構造体および固定電極を画定するための溝５２ａ，５２ｂ，５２ｃ，５２ｄを形成する。つまり、梁構造体のパターンのフォトリソグラフィを経て、梁構造体（梁部、質量部、可動電極）、固定電極等の区画を行う。エッチングに用いるマスクとしては、フォトレジストのようなソフトマスクでも、酸化膜のようなハードマスクでもよい。このとき、層間絶縁膜に使用したシリコン酸化膜４８をマスク材にすることもできる。
【００３８】
次に、図１４に示すように、ＨＦ系のエッチング液を用いた犠牲層エッチングによりシリコン酸化膜４１をエッチング除去し、梁構造体および固定電極を形成し、かつ、梁構造体を可動にする。この犠牲層エッチングにおいて、可動電極および固定電極の電位をとるための電極４９の表面が保護薄膜５０で覆われているので、電極（パッド）４９がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、後工程でのワイヤーボンディングを確実に行うことができる。
【００３９】
つまり、この電極保護薄膜５０は耐ＨＦ性の薄膜であり、金属であればＴｉＮ、Ａｕ、Ｐｔ薄膜が、また、非金属であればシリコン窒化膜等が使用される。電極保護薄膜５０にＡｕやＰｔを用いる場合は導電性であるため電極保護薄膜５０上にボンディングできるが、導電性ではないシリコン窒化膜等を用いる場合には、犠牲層エッチング後にドライエッチング等で電極保護薄膜５０を除去する必要がある。また、電極保護薄膜５０が導電性であっても、アルミとの密着性が弱い場合や、ボンディング強度が弱い場合は犠牲層エッチング後にドライエッチング等により電極保護薄膜５０を除去する。また、電極保護薄膜５０としてＴｉＮを用いた場合には、ＴｉＮはアルミ電極のフォト工程で反射防止膜として用いられていることから、新たな工程を追加することなく、電極保護薄膜５０を形成することができる。
【００４０】
なお、犠牲層エッチングする際に、エッチング後の乾燥工程で梁構造体が基板に固着するのを防ぐため、低表面張力剤や、固体から気体に昇華するパラジクロロベンゼン等の昇華剤を用いる。
【００４１】
この犠牲層エッチング工程でマスク材であったシリコン酸化膜４８等は一緒に除去する。このようにして図１に示す半導体加速度センサが構成される。
また、電極保護薄膜５０はアルミ電極４９との密着性やワイヤボンディング強度等が目標値を満足すれば、電極保護薄膜５０上からワイヤボンディングしてもよいが、図１５に示すように、ドライエッチングにより電極保護薄膜５０を除去してもよい。このとき、アルミ電極４９が腐食しないエッチング条件を用いる。また、梁構造体が可動になっているため梁構造体の下方の基板への固着を考慮してウェット洗浄等は行わないようにする。
【００４２】
なお、電極保護薄膜５０は図１６，図１７に示すように、アルミ電極４９の側面まで保護する形にしてもよい。つまり、図１６に示すように、基板４０上に直接アルミ薄膜（４９）を形成するとともに所定の形状にし、その上に保護薄膜５０を幅広に付ける。あるいは、図１７に示すように、図１３の状態からもう一回保護薄膜５０’を形成し、電極４９の側面まで覆うようにする。
【００４３】
このように本実施形態は、下記の特徴を有する。
（イ）図１１に示すように、単結晶シリコン基板４０と単結晶シリコン基板４７を犠牲層４１を挟んだ状態で貼り合わせるとともに、図１３に示すように、単結晶シリコン基板４０における不要領域５２ａ，５２ｂ，５２ｃ，５２ｄを除去し、図１４に示すように、単結晶シリコン基板４０の上に配置した可動および固定電極の電位をとるための電極４９に対し、その表面を保護薄膜５０で覆った状態で、エッチングにより所定領域の犠牲層４１を除去して、単結晶シリコン基板４０による梁構造体および固定電極を形成した。
【００４４】
つまり、図１２に示すように、単結晶シリコン基板４７の上に犠牲層４１を介して梁構造体および固定電極の形成材料である単結晶シリコン基板４０を配置し、図１４に示すように、単結晶シリコン基板４０の上に配置した可動および固定電極の電位をとるための電極４９に対し、その表面を保護薄膜５０で覆った状態で、エッチングにより所定領域の犠牲層４１を除去して、梁構造体および固定電極を形成した。
【００４５】
よって、犠牲層エッチングの際に、可動電極および固定電極の電位をとるための電極４９の表面が保護薄膜５０で覆われているので、電極（パッド）４９がエッチング液に腐食されて電極が消失したり膜厚が薄くなったりすることが回避され、ワイヤーボンディングを確実に行うことができる。このようにして、犠牲層エッチングに伴う電極の作成不良を解消することができることとなる。
（ロ）電極保護薄膜５０として耐ＨＦの薄膜を用いると、即ち、アルミよりなる電極４９の上に耐ＨＦ性金属を成膜すると、エッチング液としてＨＦを用いた場合において、犠牲層エッチング時でもアルミ電極４９が腐食されず、そのため、ワイヤーボンディング強度も強くなる。
（ハ）電極保護薄膜５０として導電性を有する膜を用い、この電極保護薄膜５０の上にワイヤーボンディングを行うようにすると、実用上好ましいものとなる。詳しくは、アルミよりなる電極４９の保護薄膜として、導電性の金属を使用することにより、保護薄膜５０上にワイヤーボンディングすることができる。
（ニ）図１５に示すように、犠牲層４１をエッチング除去した後に、電極保護薄膜５０を除去すると、実用上好ましいものとなる。詳しくは、電極保護薄膜５０として、ワイヤーボンディング密着力の悪い薄膜を用いた場合には、犠牲層エッチング後にドライエッチング等で電極保護薄膜を除去することにより、腐食されていないアルミ電極４９が出るためボンディング性も良好になり、正確な加速度の検出を行うことができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４６】
図１８には、本実施形態における加速度センサの平面図を示す。また、図１９には、図１８のＦ−Ｆ断面図を示す。
この加速度センサは、基本的には単結晶シリコン基板６０と梁構造体６１と固定電極６２から構成されている。梁構造体６１は、アンカー部６３と、重り可動電極６４と、梁としてのバネ部６５を備えている。本センサはメカニカルスイッチ式の加速度センサであって、基板６０の表面に平行な方向（図１８のＸ−Ｙ面）に加速度が加わったときに重り可動電極６４が移動して固定電極６２と接触するのを検知するものである。
【００４７】
アンカー部６３は円形形状をなし、基板６０上に形成されている。重り可動電極６４は円筒形状をなし、基板６０と所定の間隔をおいて平行に設けられている。また、重り可動電極６４は外周面に接点電極６４ａを有している。
【００４８】
バネ部６５は、一端がアンカー部６３に固定され、他端が重り可動電極６４に固定されており、重り可動電極６４をアンカー部６３に対して支持している。このバネ部６５は複数本（図では４本）設けられており、それぞれを平面的に見て円弧の一部となる形状にし、また断面において横の長さに対する縦の長さの比を大きくした形状にすることによって基板６０の表面に対し平行方向に弾性変形する。
【００４９】
固定電極６２は内側が円柱をくり抜いた形状で重り可動電極６４の外周側に所定の間隔を隔てて基板６０上に形成されており、重り可動電極６４の円周面には接点電極６４ａに対向する接点電極６２ａを有している。
【００５０】
この接点電極６２ａと６４ａが接触することにより、加速度を検知しており、それぞれの電位をとるためにアルミ電極６６ａ，６６ｂ，６６ｃが設けられている。これらのアルミ電極６６ａ〜６６ｃ上には犠牲層エッチング時の保護膜として電極保護薄膜６７ａ，６７ｂ，６７ｃが設けられている。
【００５１】
この加速度センサでは重り可動電極６４が自重により基板６０の厚さ方向に垂れた場合にも重り可動電極６４と基板６０が接触しないよう犠牲層６８が厚く形成されており、重り可動電極６４とバネ部６５の下の犠牲層６８をエッチングするために長時間のエッチングが必要となることから、アルミ電極６６ａ〜６６ｃが長時間のエッチングで腐食されやすくなるため電極保護薄膜６７ａ〜６７ｃは必要不可欠になる。
【００５２】
この電極保護薄膜６７ａ〜６７ｃは耐ＨＦ性の薄膜である必要があり、金属であればＴｉＮ、Ａｕ、Ｐｔ薄膜が、非金属であればシリコン窒化膜等が使用される。電極保護薄膜６７ａ〜６７ｃにＡｕやＰｔを用いる場合は導電性であるため電極保護薄膜６７ａ〜６７ｃ上にボンディングできるが、導電性ではないシリコン窒化膜等を用いる場合には、犠牲層エッチング後にドライエッチング等で電極保護薄膜６７ａ〜６７ｃを除去する必要がある。また、電極保護薄膜６７ａ〜６７ｃが導電性であっても、アルミとの密着性が弱い場合や、ボンディング強度が弱い場合は犠牲層エッチング後に電極保護薄膜６７ａ〜６７ｃを除去する。また、電極保護薄膜６７ａ〜６７ｃとしてＴｉＮを用いる場合には、ＴｉＮはアルミ電極のフォト工程で反射防止膜として用いられていることから、新たな工程を追加することなく、電極保護薄膜６７ａ〜６７ｃを形成することができる。
【００５３】
次に、この加速度センサの製造方法を説明する。
まず、図２０に示すように、単結晶シリコン基板６０と単結晶シリコン基板７０とを犠牲層用薄膜としてのシリコン酸化膜７１を介在させた状態で貼り合わせる。そして、この貼り合わせ基板におけるシリコン基板７０を所望の厚さ（約１０μｍ〜３０μｍ）に研削研磨する。その後、図２１に示すように、シリコン基板７０の表面に導電性を持たせるために不純物を導入して低抵抗層７１を形成する。そして、アルミ薄膜（６６）と電極保護薄膜（６７）を順に成膜し、フォトリソグラフィによってパターニングしてアルミ電極６６と電極保護薄膜６７を形成する。
【００５４】
この後、図２２に示すように、シリコン基板７０に対し、重り可動電極と固定電極とバネ部を区画するための溝７２を形成する。つまり、構造体のパターンのフォトリソグラフィを経て、アンカー部と重り可動電極とバネ部と固定電極の区画を行う。このエッチングに用いるマスクとしてフォトレジストのようなソフトマスクでもよいし、シリコン酸化膜のようなハードマスクを用いてもよい。
【００５５】
引き続き、図２３に示すように、重り可動電極６４側の接点電極６４ａ、固定電極６２側の接点電極６２ａを形成すべく、接触抵抗の小さい金をメッキにより成膜しパターニングする。この場合、接点電極６４ａ，６２ａの形成はＨＦ系のエッチング液に耐性のある薄膜を使用する。なお、もしＨＦ系のエッチング液に耐性の無い金属を用いるときにはＨＦエッチングの後に形成を行う。
【００５６】
また、電極保護薄膜６７を図２１で形成せず、可動電極側の接点電極６４ａ、固定電極側の接点電極６２ａと同時に、同材料で形成してもよい。
その後、図１９に示すように、ＨＦ系のエッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６８をエッチング除去し、梁構造体（重り可動電極、バネ部）と固定電極とを形成し、かつ、重り可動電極６４およびバネ部６５を可動にする。
【００５７】
なお、この犠牲層エッチングの際、エッチング後の乾燥工程で重り可動電極６４、バネ部６５が基板６０に固着するのを防ぐため、低表面張力剤や、固体から気体に昇華するパラジクロロベンゼン等の昇華剤を用いる。
【００５８】
また、電極保護薄膜６７はアルミ電極との密着性やワイヤボンディング強度等が目標値を満足すれば、電極保護薄膜６７上からワイヤボンディングしてもよいが、図２４に示すように、ドライエッチングにより電極保護薄膜６７を除去してもよい。このとき、アルミ電極６６ａ〜６６ｃが腐食しないエッチング条件を用いる。また、梁構造体が可動になっているためウェット洗浄等はしない。
【００５９】
これまでの説明においては加速度センサについて述べてきたが、加速度の他にもヨーレートや振動等の力学量を検出するためのセンサに適用してもよい。
【図面の簡単な説明】
【図１】 第１の実施形態における半導体加速度センサの平面図。
【図２】 図１のＡ−Ａ断面図。
【図３】 図１のＢ−Ｂ断面図。
【図４】 図１のＣ−Ｃ断面図。
【図５】 図１のＤ−Ｄ断面図。
【図６】 半導体加速度センサの製造工程を説明するための断面図。
【図７】 半導体加速度センサの製造工程を説明するための断面図。
【図８】 半導体加速度センサの製造工程を説明するための断面図。
【図９】 半導体加速度センサの製造工程を説明するための断面図。
【図１０】 半導体加速度センサの製造工程を説明するための断面図。
【図１１】 半導体加速度センサの製造工程を説明するための断面図。
【図１２】 半導体加速度センサの製造工程を説明するための断面図。
【図１３】 半導体加速度センサの製造工程を説明するための断面図。
【図１４】 半導体加速度センサの製造工程を説明するための断面図。
【図１５】 応用例を説明するためのセンサの断面図。
【図１６】 応用例での半導体加速度センサの断面図。
【図１７】 応用例での半導体加速度センサの断面図。
【図１８】 第２の実施形態における半導体加速度センサの平面図。
【図１９】 図１８のＦ−Ｆ断面図。
【図２０】 半導体加速度センサの製造工程を説明するための断面図。
【図２１】 半導体加速度センサの製造工程を説明するための断面図。
【図２２】 半導体加速度センサの製造工程を説明するための断面図。
【図２３】 半導体加速度センサの製造工程を説明するための断面図。
【図２４】 応用例での半導体加速度センサの断面図。
【符号の説明】
１…基板、２…梁構造体、７ａ〜７ｄ…可動電極、８ａ〜８ｄ…可動電極、９ａ〜９ｄ…第１の固定電極、１１ａ〜１１ｄ…第２の固定電極、１３ａ〜１３ｄ…第１の固定電極、１５ａ〜１５ｄ…第２の固定電極、４０…単結晶シリコン基板、４１…シリコン酸化膜、４７…単結晶シリコン基板、４９…アルミ電極、５０…電極保護薄膜。
Claims (5)
- 半導体基板の上面において所定間隔を隔てた位置に支持され、可動電極を有し、力学量により変位する梁構造体と、
前記半導体基板の上面に固定され、前記梁構造体の可動電極に対向して配置された固定電極とを備えた半導体力学量センサの製造方法であって、
可動電極を含む梁構造体および固定電極を形成する第１の半導体基板にトレンチエッチングにより溝を形成する工程と、
前記溝を含む前記第１の半導体基板の上面に犠牲層を形成し、この犠牲層を介して第２の半導体基板を配置する工程と、
前記第１の半導体基板の前記犠牲層形成面とは反対側の面を、前記溝が出現するまで研磨する工程と、
前記第１の半導体基板の研磨面上に、前記可動電極および前記固定電極の電位をとるための電極を形成する金属膜をそれら電極が形成される部位が開口したシリコン酸化膜を介して成膜するとともに、この金属膜の上面に電極保護膜を成膜する工程と、
前記金属膜をその上面に成膜された前記電極保護膜と共々パターニングして、電極保護膜により表面が覆われた電極を形成する工程と、
前記シリコン酸化膜を前記梁構造体および前記固定電極画定用のマスクとしてエッチングを行うことにより前記第１の半導体基板に前記梁構造体および前記固定電極を画定する溝を形成する工程と、
前記犠牲層を前記シリコン酸化膜とともにエッチング除去して、前記溝の形成された前記第１の半導体基板から前記梁構造体および前記固定電極を形成する工程と、
を備えたことを特徴とする半導体力学量センサの製造方法。 - 半導体基板の上面において所定間隔を隔てた位置に支持され、可動電極を有し、力学量により変位する梁構造体と、
前記半導体基板の上面に固定され、前記梁構造体の可動電極に対向して配置された固定電極と、
前記可動電極の前記固定電極との対向面および前記固定電極の前記可動電極との対向面のそれぞれに力学量の変化を検知する接点電極と
を備えた半導体力学量センサの製造方法であって、
第１の半導体基板と第２の半導体基板とを犠牲層を介して貼り合わせる工程と、
前記第１の半導体基板の上面を研磨する工程と、
前記第１の半導体基板の上面に、同第１の半導体基板から形成される前記可動電極および前記固定電極の電位をとるための電極を形成する金属膜を成膜し、この金属膜の上面に電極保護膜を成膜する工程と、
前記金属膜をその上面に成膜された前記電極保護膜と共々パターニングして、電極保護膜により表面が覆われた電極を形成する工程と、
第１の半導体基板の上面に前記電極保護膜とは別に設けた前記梁構造体および前記固定電極画定用のマスクによるエッチングを行って前記第１の半導体基板に前記梁構造体および前記固定電極を画定する溝を形成する工程と、
前記犠牲層をエッチング除去して、前記溝の形成された第１の半導体基板から前記梁構造体および前記固定電極を形成するとともに、前記可動電極の前記固定電極と対向する面および前記固定電極の前記可動電極と対向する面のそれぞれに接点電極を形成する工程と、
を備えたことを特徴とする半導体力学量センサの製造方法。 - 前記電極保護膜は耐ＨＦの薄膜である請求項１または２に記載の半導体力学量センサの製造方法。
- 前記電極保護膜は導電性を有する膜であり、当該電極保護膜の上にワイヤーボンディングが行われる請求項１または２に記載の半導体力学量センサの製造方法。
- 前記犠牲層をエッチング除去した後に、前記電極保護薄膜を除去する工程を備えた請求項１または２に記載の半導体力学量センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20683698A JP4214565B2 (ja) | 1998-07-22 | 1998-07-22 | 半導体力学量センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20683698A JP4214565B2 (ja) | 1998-07-22 | 1998-07-22 | 半導体力学量センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040831A JP2000040831A (ja) | 2000-02-08 |
| JP4214565B2 true JP4214565B2 (ja) | 2009-01-28 |
Family
ID=16529880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20683698A Expired - Fee Related JP4214565B2 (ja) | 1998-07-22 | 1998-07-22 | 半導体力学量センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4214565B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550794B2 (en) | 2002-09-20 | 2009-06-23 | Idc, Llc | Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer |
| US7297471B1 (en) | 2003-04-15 | 2007-11-20 | Idc, Llc | Method for manufacturing an array of interferometric modulators |
| US6794119B2 (en) | 2002-02-12 | 2004-09-21 | Iridigm Display Corporation | Method for fabricating a structure for a microelectromechanical systems (MEMS) device |
| US7221495B2 (en) | 2003-06-24 | 2007-05-22 | Idc Llc | Thin film precursor stack for MEMS manufacturing |
| TWI231865B (en) | 2003-08-26 | 2005-05-01 | Prime View Int Co Ltd | An interference display cell and fabrication method thereof |
| CN100346223C (zh) * | 2003-09-09 | 2007-10-31 | 高通Mems科技公司 | 反射式干涉调节显示元件及其制造方法 |
| TW593126B (en) | 2003-09-30 | 2004-06-21 | Prime View Int Co Ltd | A structure of a micro electro mechanical system and manufacturing the same |
| KR101354520B1 (ko) | 2004-07-29 | 2014-01-21 | 퀄컴 엠이엠에스 테크놀로지스, 인크. | 간섭 변조기의 미소기전 동작을 위한 시스템 및 방법 |
| US7373026B2 (en) | 2004-09-27 | 2008-05-13 | Idc, Llc | MEMS device fabricated on a pre-patterned substrate |
| US7492502B2 (en) | 2004-09-27 | 2009-02-17 | Idc, Llc | Method of fabricating a free-standing microstructure |
| US7327510B2 (en) | 2004-09-27 | 2008-02-05 | Idc, Llc | Process for modifying offset voltage characteristics of an interferometric modulator |
| US7349136B2 (en) | 2004-09-27 | 2008-03-25 | Idc, Llc | Method and device for a display having transparent components integrated therein |
| US7369296B2 (en) | 2004-09-27 | 2008-05-06 | Idc, Llc | Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator |
| US7405861B2 (en) | 2004-09-27 | 2008-07-29 | Idc, Llc | Method and device for protecting interferometric modulators from electrostatic discharge |
| US7417783B2 (en) | 2004-09-27 | 2008-08-26 | Idc, Llc | Mirror and mirror layer for optical modulator and method |
| US7553684B2 (en) | 2004-09-27 | 2009-06-30 | Idc, Llc | Method of fabricating interferometric devices using lift-off processing techniques |
| US7429334B2 (en) | 2004-09-27 | 2008-09-30 | Idc, Llc | Methods of fabricating interferometric modulators by selectively removing a material |
| TW200628877A (en) | 2005-02-04 | 2006-08-16 | Prime View Int Co Ltd | Method of manufacturing optical interference type color display |
| KR20080041663A (ko) | 2005-07-22 | 2008-05-13 | 콸콤 인코포레이티드 | Ｍｅｍｓ 장치를 위한 지지 구조물 및 그 방법들 |
| EP1928780A2 (en) | 2005-09-30 | 2008-06-11 | Qualcomm Mems Technologies, Inc. | Mems device and interconnects for same |
| US7630114B2 (en) | 2005-10-28 | 2009-12-08 | Idc, Llc | Diffusion barrier layer for MEMS devices |
| US7382515B2 (en) | 2006-01-18 | 2008-06-03 | Qualcomm Mems Technologies, Inc. | Silicon-rich silicon nitrides as etch stops in MEMS manufacture |
| US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
| US7547568B2 (en) | 2006-02-22 | 2009-06-16 | Qualcomm Mems Technologies, Inc. | Electrical conditioning of MEMS device and insulating layer thereof |
| US7450295B2 (en) | 2006-03-02 | 2008-11-11 | Qualcomm Mems Technologies, Inc. | Methods for producing MEMS with protective coatings using multi-component sacrificial layers |
| US7643203B2 (en) | 2006-04-10 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Interferometric optical display system with broadband characteristics |
| US7527996B2 (en) | 2006-04-19 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7623287B2 (en) | 2006-04-19 | 2009-11-24 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7417784B2 (en) | 2006-04-19 | 2008-08-26 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing a porous surface |
| US7369292B2 (en) | 2006-05-03 | 2008-05-06 | Qualcomm Mems Technologies, Inc. | Electrode and interconnect materials for MEMS devices |
| US7405863B2 (en) | 2006-06-01 | 2008-07-29 | Qualcomm Mems Technologies, Inc. | Patterning of mechanical layer in MEMS to reduce stresses at supports |
| US7321457B2 (en) | 2006-06-01 | 2008-01-22 | Qualcomm Incorporated | Process and structure for fabrication of MEMS device having isolated edge posts |
| US7566664B2 (en) | 2006-08-02 | 2009-07-28 | Qualcomm Mems Technologies, Inc. | Selective etching of MEMS using gaseous halides and reactive co-etchants |
| US7535621B2 (en) | 2006-12-27 | 2009-05-19 | Qualcomm Mems Technologies, Inc. | Aluminum fluoride films for microelectromechanical system applications |
| US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
| US7570415B2 (en) | 2007-08-07 | 2009-08-04 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
| US8455286B2 (en) * | 2010-10-29 | 2013-06-04 | Freescale Semiconductor, Inc. | Method of making a micro-electro-mechanical-systems (MEMS) device |
| JP5252016B2 (ja) * | 2011-03-18 | 2013-07-31 | 横河電機株式会社 | 振動式トランスデューサ |
-
1998
- 1998-07-22 JP JP20683698A patent/JP4214565B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040831A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4214565B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4003326B2 (ja) | 半導体力学量センサおよびその製造方法 | |
| US6276207B1 (en) | Semiconductor physical quantity sensor having movable portion and fixed portion confronted each other and method of manufacturing the same | |
| JP3884795B2 (ja) | アバットメントにより基板から離れて保持された有効層を備えた構造体の製造方法及びそのような層の分離方法 | |
| US5576250A (en) | Process for the production of accelerometers using silicon on insulator technology | |
| KR102161035B1 (ko) | 센서 디바이스 및 그 제조 방법 | |
| JP4665942B2 (ja) | 半導体力学量センサ | |
| TWI329930B (en) | Capacitance-type dynamic-quantity sensor and manufacturing method therefor | |
| US7361523B2 (en) | Three-axis accelerometer | |
| JP3660119B2 (ja) | 半導体力学量センサ | |
| JPH10116996A (ja) | 複合デバイス製造方法、及び複合デバイス | |
| JP2001004658A (ja) | ２軸半導体加速度センサおよびその製造方法 | |
| JP4081868B2 (ja) | 微小装置の製造方法 | |
| JP2000040830A (ja) | 力学量センサとその製造方法 | |
| JP4134384B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4214572B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2001298012A (ja) | 半導体エッチングモニタおよびそれを用いた半導体力学量センサの製造方法 | |
| JP4122572B2 (ja) | 半導体力学量センサの製造方法 | |
| WO2003015183A1 (en) | Method for manufacturing thin-film structure | |
| JP2002148278A (ja) | 半導体力学量センサとその製造方法 | |
| US6355578B1 (en) | Manufacturing method for a composite device | |
| JP3424550B2 (ja) | 半導体力学量センサの製造方法 | |
| JP4569167B2 (ja) | 外力検知センサの製造方法 | |
| JPH0682474A (ja) | 半導体容量式加速度センサ | |
| JP4175309B2 (ja) | 半導体力学量センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |