[go: up one dir, main page]

JP4078081B2 - 自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法 - Google Patents

自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法 Download PDF

Info

Publication number
JP4078081B2
JP4078081B2 JP2002008981A JP2002008981A JP4078081B2 JP 4078081 B2 JP4078081 B2 JP 4078081B2 JP 2002008981 A JP2002008981 A JP 2002008981A JP 2002008981 A JP2002008981 A JP 2002008981A JP 4078081 B2 JP4078081 B2 JP 4078081B2
Authority
JP
Japan
Prior art keywords
region
transistor
layer
epitaxial layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002008981A
Other languages
English (en)
Other versions
JP2002261297A (ja
Inventor
リチャード・ケイ・ウィリアムズ
マイケル・イー・コーネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JP2002261297A publication Critical patent/JP2002261297A/ja
Application granted granted Critical
Publication of JP4078081B2 publication Critical patent/JP4078081B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法に関する。
【０００２】
【従来の技術】
低濃度にドープされたドレイン（ＬＤＤ）領域を有するタイプのラテラル２重拡散金属酸化物半導体（ラテラルＤＭＯＳ）トランジスタ（または“ＬＤＤラテラルＤＭＯＳトランジスタ”）は、しばしば高電圧集積回路に存在する。これらのＬＤＤラテラルＤＭＯＳ素子の中でも、論理機能を実行するために用いられる低電圧素子との集積が比較的容易なために、自己絶縁素子がとりわけ好ましい。自己絶縁素子は、Ｎチャネル素子に於ては、各トランジスタのＮ＋ドレイン及びソース領域が、これらの各ドレイン及びソース領域とＰ型基板との間に形成された逆バイアスされたＰＮ接合によって、他のトランジスタのＮ＋ドレイン及びソース領域から分離されているために、そのように呼ばれる。自己絶縁ＤＭＯＳ素子は、接合絶縁されたＬＤＤラテラルＤＭＯＳ素子または誘電体絶縁されたＬＤＤラテラルＤＭＯＳ素子に比べ、自己絶縁のため必要とする領域が小さいため、コストが比較的低い。上述されたＬＤＤラテラルのＤＭＯＳ素子の様々なタイプの外観は、１９８６年１２月の電子装置に関するＩＥＥＥの会報第ＥＤ−３３巻、第１２号の１９３６頁から１９３９頁の、ビー・バリガ（B. Baliga）によって記述された“電力集積回路に対する簡単な概観”に記述されている。
【０００３】
図１は、２重拡散されたＮ＋ソース領域１０２及びＰボディ領域１０３を表わす、ＮチャネルＬＤＤラテラルＤＭＯＳトランジスタ１００の断面図である。Ｐボディ及びソース領域１０２及び１０３は、通常、導体１２０に接続されており、その導体１２０は、Ｐ＋接触領域１０１を通してＰボディ領域１０８と接続している。トランジスタ１００のドレインは、Ｎ−ＬＤＤまたはドリフト領域１２２及びＮ＋接触領域１０７によって形成される。トランジスタ１００は、ゲート１０９の電圧によって制御され、そのゲート１０９は、ゲート酸化層１１０の上方に位置し、絶縁層１２１に囲まれている。高濃度Ｐ＋領域１０４が、良好な接触をもたらすために、任意にＰ−基板１０５に形成される。この高濃度Ｐ領域１０４は、トランジスタ１００のブレークダウン電圧と、トランジスタ１００に関連する寄生の静電容量の増加のいずれに対しても大きな影響を及ぼさない。所望に応じたＮウェル１０６もまた、より高いブレークダウン電圧を必要とする、より長いドリフト領域の高電圧装置に適する“高濃度”ドレイン領域を提供するために形成される。もしドリフト領域１２２が非常に低濃度にドープされているならば、トランジスタのブレークダウンはしばしば、Ｎ＋接触領域１０７（“ドレインエッジ”）に続くドリフト領域１２２のエッジに関連する高い電界中で起こる。一方、もしドリフト領域１２２が比較的より高濃度にドープされているならば、ブレークダウンは、ゲート１０９（“ゲートエッジ”）に続くドリフト領域１２２のエッジで、より頻繁に起きる。ドリフト領域１２２がより高濃度にドープされているため、トランジスタ１００の導通抵抗を減少し、それによって高い飽和電流を可能にする。しかしながら、ドリフト領域１２２のゲートエッジ付近の表面でのブレークダウンは、多少の電荷をゲート酸化物１１０の中に残すこともあり、信頼度の問題及び不安定なブレークダウン電圧をもたらす。
【０００４】
図２は、トランジスタ１００が“オフ”状態にある時の電位分布を示す。（図２に於て所望に応じた高濃度Ｎ＋領域１０４及び所望に応じたＮウェル１０６は示されていない。）図２に示すように、高い電界は、ドリフト領域１２２のゲートエッジに“集中”して配置された等電位線によって示される。ゲートエッジでの高い電界の分布は、トランジスタ１１０のブレークダウン電圧を低くする。
【０００５】
図３は、等電位線の集中を軽減するため、従来の技術に於ける１つの方法を示しており、それによってトランジスタ１００のブレークダウン電圧は高くなる。図３に示すように、ゲート１０９またはソース領域１０２のいずれか一方に電気的に接続された、フィールドプレートと呼ばれる導体１１１は、ドリフト領域１２２のゲートエッジの上方に位置する。図３に示すように、フィールドプレート１１１の存在は、シリコン表面上方のドリフト領域１２２のゲートエッジでの等電位線の集中を減少し、ゲートエッジの電界の強度を低くする。フィールドプレート１１１は、ポリシリコンまたは金属を用いることで形成される。（フィールドプレートが、ゲート１０９と電気的に接続されている時、フィールドプレートはまた、“ゲートプレート”と呼ばれる。）しかしながら、Ｎ−ドリフト領域１２２の側壁（矢印Ａによって示されている）に、強い電界が残っている。一方、ゲートプレートを用いた、等電位線の集中を減少する方法は、満足すべきものではなく、特にその理由は、Ｎ−ドリフト領域１２２のドーパント濃度の合理的で期待された過程の変更が、そのような電界の集中を一層悪化させるためである。
【０００６】
ＬＤＤラテラルＤＭＯＳトランジスタのブレークダウン電圧を増加するためのもう１つの方法は、減少された表面電界（ＲＥＳＵＲＳ）技術によって獲得され、その技術は、１９７９年１２月の国際電子装置会議の技術ダイジェストの２３８頁から２４１頁に於てジェイアペルス（J. Appels）その他の者によって“高電圧で薄い層を有する装置（ＲＥＳＵＲＦ装置）”に於て議論されている。ＲＥＳＵＲＦ技術は、Ｐ−基板の表面の低濃度にドープされたＮ−エピタキシャル層内のＬＤＤラテラルＤＭＯＳトランジスタを提供する。
【０００７】
図４は、電界を形成するＰ＋埋込み層２０１を有する接合絶縁されたＲＥＳＵＲＦラテラルＤＭＯＳトランジスタ２００を示す。図４で、トランジスタ２００は、Ｐ−基板２０５の表面に形成されたＮ−エピタキシャル層２０６の中に製造されている。トランジスタ２００は、Ｎ＋ソース及びドレイン領域２０２及び２０７、Ｐボディ領域２０３及びゲートと酸化層２１０の上方に形成され絶縁層２２１に囲まれたゲート２０９を有する。Ｎ＋ソース領域２０２及びＰボディ領域２０３は、金属皮膜で覆われた物質２２０によって接続されている。加えて、トランジスタ２００は、Ｐ＋絶縁層２０４から延在しドリフト領域２２２のゲートエッジを越えてゲート領域の下に水平に到達する電界形成Ｐ＋埋込み層２０１を備えている。図４で、ＲＥＳＵＲＳ効果を原因とする、増加したブレークダウン電圧に加えて、電界形成Ｐ＋埋込み層２０１は、ゲート２０９の下の領域に並ぶＮ−エピタキシャル層２０６内の等電位線を“集中しない”状態にすることによって、ブレークダウン電圧をより高める。同様のトランジスタが、“ラテラル２重拡散ＭＯＳトランジスタ装置”という名称の米国特許第４，３００，１５０号に開示されている。
【０００８】
図４のＲＥＳＵＲＦラテラルＤＭＯＳトランジスタ２００は、ＲＥＳＵＲＦ技術及び電界形成Ｐ＋埋込み層２０１の両方を使用することによって、そのブレークダウン電圧を高めるが、Ｐ＋絶縁層２０４のための付加的な領域が必要とされるので、ＲＥＳＵＲＦラテラルＤＭＯＳトランジスタ２００は、パッキング密度の立場からコスト高となる。加えて、Ｐ＋絶縁領域２０４は、Ｎ＋ソース領域２０２、Ｐボディ領域２０３及エピタキシャル領域２０６によって形成された高利得の寄生バーチカルＮＰＮトランジスタのエミッタ−ベース間の接合を短絡するために、図４に示すように適切に形成されなければならない。エミッタ−ベース間の接合を短絡することは、“共通エミッタベースオープンブレークダウン電圧スナップバック”（“ＢＶCEOスナップバック”）として知られる、装置を破壊する現象を妨げる。Ｐ＋絶縁領域２０４を製造するにあたり、絶縁を確実なものにするために、Ｐ＋拡散が、Ｎ−エピタキシャル層を貫通しＰ−基板に達することを確実にする注意が必要である。
【０００９】
更に、図４のＲＥＳＵＲＦラテラルＤＭＯＳトランジスタ２００のＰボディ領域２０３は、Ｎ−エピタキシャル層２０６との逆バイアス接合を形成する。そのような逆バイアス接合は、ＲＥＳＵＲＦラテラルＤＭＯＳトランジスタ２００のパンチスルー（障壁を低くする）ブレークダウン劣化の可能性を増加させる。結果として他のバイポーラまたは高い電圧の装置を集積する可能性は、ＲＥＳＵＲＦラテラルＤＭＯＳトランジスタの設計要件によって限定される。
【００１０】
従って、ドリフト領域のゲートエッジに於ける減少したピーク電界を有する、自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタは、非常に有望である。そのようなトランジスタは、信頼度またはブレークダウン電圧の低下なしに、ドリフト領域のより高いドーパント濃度を許す。更に、そのような自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタは、ＲＥＳＵＲＦ型のラテラルＤＭＯＳトランジスタ内のＰ＋絶縁層の領域的な不利益を負わずに、ブレークダウン電圧及び信頼度の特性を提供し、設計者がより自由に、バーチカルＮＰＮトランジスタを提供するような他の目的のために、より厚いエピタキシャル層を選択し使用することを許可する。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、不活性エッジで発達する強電界を緩和するとともに、ダイオードのカソード−アノード間の逆再生特性を改善することである。
【００１２】
【課題を解決するための手段】
本発明の参考例の構造及び方法に従えば、自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタは、ＲＥＳＵＲＦトランジスタの加えられた領域コストなしにゲートエッジに於けるピーク電界を減少して提供される。自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタは、二重に拡散されたボディ領域、埋込み層及び基板と同じ導電型式を有する、高濃度にドープされたエピタキシャル層内に形成される。埋込み層は、実質上ソース領域の下から実質上ドリフト領域の下へ延在する。
【００１３】
１つの参考例では、導電性のゲートプレート（それは金属、ドープされたポリシリコンまたはその他の所望に応じた適切な導電性の物質である）は、自己絶縁されたラテラルＤＭＯＳトランジスタのゲート領域の上方に提供される。他の参考例では、高濃度ボディ拡散領域が、自己絶縁されたＤＭＯＳトランジスタ内に提供される。他の参考例では、高濃度ドレイン拡散領域が、自己絶縁されたＤＭＯＳトランジスタ内に提供される。更に異なる参考例では、自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタのゲート、Ｐ＋埋込み層及びドリフト領域が、ドレイン領域を囲む実質上環状の構造を形成する。これらの参考例では、埋込み層は、上述された構造または複数の構造と共に、電界の集中を減少することにより、ブレークダウン電圧を増加するための電界形成の適応性を提供する。
【００１４】
本発明の他の参考例では、ドリフト及びＰ＋埋設領域は、ドレイン領域を囲む実質上環状の構造を形成する。とはいえ本参考例では、ドリフト領域の唯１つの部分が、フィールド酸化膜領域及びドリフト領域によって形成される“不活性エッジ”に当接するドリフト領域の他の部分であるチャネル領域によって区別される。不活性エッジの下のＰ＋埋込み層は、不活性エッジの電界強度を減少するために提供される。
【００１５】
本発明の他の実施例では、ダイオードが、ＬＤＤラテラルＤＭＯＳトランジスタの活性チャネル領域を取り除くことによって形成される。Ｐ＋埋込み層は、ドリフト領域及びフィールド酸化膜領域の接合部の電界を減少させ、カソード−アノード間の逆再生特性を改善する。
【００１６】
本発明の他の参考例では、フィールド酸化膜領域は、ゲートを形成する前にドリフト領域の上に形成される。ゲートは、フィールド酸化膜領域の上に延在するので、チャネル及びドリフト領域間の接合部で、電界強度を減少させる。
【００１７】
本発明は、添付の図面と共に以下に提供される詳細な記述の考慮に基づいて、より良く理解されるであろう。
【００１８】
【実施例】
図５は、本発明の１つの参考例に基づいて提供されたＬＤＤラテラルＤＭＯＳトランジスタ５００の断面図である。ＬＤＤラテラルＤＭＯＳトランジスタ５００は、ゲート５０９、ドリフト領域５２２及びＰ＋埋込み層５０１が、ドレイン領域の周囲を取り囲む実質上環状の構造を有する。
【００１９】
この実施例では、図５に示すように、ＬＤＤラテラルＤＭＯＳトランジスタ５００は、Ｐ−基板５０５上の低濃度にドープされたＰ−エピタキシャル層５１２によって形成されている。エピタキシャル層５１２は、概ね１．０×１０14／cm3から５．０×１０14／cm3のドーパント（例えばボロン）濃度を有し、ドーパント濃度は、８．０×１０15／cm3となることもある。エピタキシャル層の深さは、集積回路内の全ての装置の所定の動作条件に基づいて選択される。同様に、前記Ｐ−（例えばボロンをドープされた）基板５０５の抵抗率は、集積回路内に於てトランジスタ５００と共に集積された全ての装置の所定の最大動作電圧を考慮することによって選択される。５００ボルト以上の動作電圧に対し、３０〜５０Ωcmの抵抗率が用いられる。しかしながら、より高い電圧動作（例えば１０００ボルトまたはより以上の電圧）のために、９００Ωcm以上の高い抵抗率が用いられる。
【００２０】
Ｐ−エピタキシャル層５１２は、高温度の化学蒸着法（ＣＶＤ）または当業者に知られている他の適切な技術によって堆積される。Ｐ−エピタキシャル層５１２を形成する前に、Ｐ＋埋込み層５０１は、イオン注入のような普通の技術によって、Ｐ−基板５０５の表面の近くに形成される。Ｐ−エピタキシャル層５１２を形成する過程で、Ｐ＋埋込み層５０１は、Ｐ−エピタキシャル層５１２の表面に向かって後方に拡散する。形成過程の熱サイクル数に依存して、Ｐ＋埋込み層５０１の最終的なドーパント濃度が１０16／cm3のオーダーになるように、初期のドーパント濃度が供給される。本実施例で、６０ＫｅＶでの５．０×１０14／cm3のボロンの注入量は、Ｐ＋埋込み層５０１の所定の最終的なドーパント濃度を供給する。後方への拡散は、８ミクロン程であり、この厚さは、Ｐ−エピタキシャル層５１２が可能な最小の深さを限定する。
【００２１】
図５は、Ｐボディ領域５０２とＰ−基板５０５の間の良好な接続を提供する高濃度Ｐ＋領域５０４を示す。もしイオン注入法が、高濃度Ｐ＋領域５０４を形成するために用いられるならば、６０ＫｅＶでの１０15／cm2を超過するボロンの注入量が使用される。代わって、Ｐ＋領域５０４は、気体または固体のボロンソースからのＰ＋の先行する蒸着法を用いることによって形成される。Ｐボディ領域５０３はＬＤＤラテラルＤＭＯＳトランジスタ５００の閾値電圧を決定する。Ｐボディ領域５０３を形成するために用いられる６０ＫｅＶでの注入量は、閾値電圧に依存して１．０×１０13／cm2から９．０×１０13／cm2の範囲に及ぶが、概ね５．０×１０13／cm2の注入量である。共通Ｎ＋／Ｐボディ領域の接合の深さの閾値電圧は、Ｎ＋ソース領域５０２とＰボディ領域５０３の間の接合での相互作用によって決定される正味の断面に依存して、０．７ボルトから３．０ボルトに変化する。本実施例の製作過程で、Ｐボディ領域５０３は、基板内部へ４ミクロンほどの深さだけ下方向に拡散する。図４に示すトランジスタ２００のような、ＲＥＳＵＲＦ型ＬＤＤラテラルＤＭＯＳトランジスタとは異なり、Ｐボディ領域５０３の近傍には、逆バイアス接合が存在しない。逆バイアス接合は、Ｎ＋ドレイン領域５０７とＰ−エピタキシャル層５１２の間に形成され、その接合は、トランジスタ５００のパンチスルーブレイクダウン効果に寄与するために、Ｐボディ領域５０３から離れた位置にある。
【００２２】
Ｎ＋ソース領域５０２及びＮ＋ドレイン領域５０７は、注入量５．０×１０１５／cm２またはそれ以上の注入量による通常の技術を用いて形成される。本実施例では、燐及び砒素の５０％−５０％の混合が用いられるが、いずれの注入物も他方とは別に使用可能である。以下に述べる利点のために、ドリフト領域は、４．０×１０１２／cm２以上の合計の注入量（例えば燐）によって形成され、その量は、従来技術に於て達成できるドリフト領域のドーパント注入量のおよそ４倍に当たる。従ってこのトランジスタ５００の導通時の抵抗は、従来技術のＬＤＤラテラルＤＭＯＳトランジスタの導通時の抵抗に比べかなり減少されたものとなる。
【００２３】
所望に応じたＮウェル５０６もまた提供される。そのとき、Ｎウェル５０６の深さは、３ミクロンから１２ミクロンであり、そのドーパント濃度（例えば燐）は１．０×１０15／cm3から２．０×１０16／cm3の間である。もしＮウェル５０６が注入されるならば、６０から１００ＫｅＶでの３．０〜８．０×１０12／cm2の注入量（例えば燐）が、概ね８．０×１０15／cm3の表面濃度を提供するために用いられる。Ｐ−ＭＯＳトランジスタとの集積を許可することに加えて、所望に応じたＮウェル５０６は、付加的な電界形成の適応性（以下に説明）を提供する。
【００２４】
所望に応じたＰ＋領域５１３（例えばホウ素をドープされた領域）は、ソース−Ｐボディ間の分路を提供し、Ｐボディ領域５０３との良好な接触を提供する。もしＰ＋領域５１３が提供されなければ、Ｐボディ領域５０３は、ソース／ボディ結合５２０に直接または高濃度Ｐ＋領域５０４と共に接触する。トランジスタ５００のゲート酸化層５１０及びゲート５０９は、通常の方法を用いて形成される。
【００２５】
図５に示す構造には、ＲＥＳＵＲＦ型ラテラルＤＭＯＳトランジスタとは異なり、ＢＶCEOスナップバックを受け入れ易い高利得の寄生バーチカルＮＰＮトランジスタが存在しない。ＢＶCEOスナップバック現象は、図４のＲＥＳＵＲＦ型ＤＭＯＳトランジスタ２００と共に上述された。本実施例では、ソース及びドレイン領域５０２及び５０７、及びＰ−エピタキシャル層及びＰボディ領域５１２及び５０３によって形成された長いベース（低い利得）を有する唯一の寄生ラテラルＮＰＮトランジスタが存在する。一方、トランジスタ５００は、ＢＶCEOスナップバックを禁止するのにあまり適当ではない。
【００２６】
本実施例では、所望に応じたゲートプレート５１１（例えばアルミニウム）が、図２に示すゲートプレートと共に既に上述された方法によって、シリコン表面上の電荷の集中を減少するために提供される。ドリフト領域５２２のドレインエッヂで、電界の減少が要求されるならば、ドレイン接触領域５０７の導電物質５０８は、フィールドプレートを形成するドリフト領域５２２のドレインエッジを超えて、絶縁層５２１の上方に延在するように形成される。
【００２７】
図６に、トランジスタ５００の等電位線の分布が示されている。図６に示すように、Ｐ＋埋込み層５０１の存在は、等電位線がシリコン表面の下でより横になり、ドレイン接触領域５０７の向きでより均等になるように、等電位線を押し出す。このようにして、図３の矢印Ａによって指示された等電位線の集中は、Ｐ＋埋込み層５０１の存在によって緩和される。一方、ドリフト領域５２２のゲートエッジの電界を減少し、電界を表面電荷から離れたバルクシリコンの内部へ移動させることによって、ＬＤＤＭＯＳトランジスタ５００のブレイクダウン電圧が高められる。このブレイクダウン電圧が上昇することによって、ドリフト領域５２２のドーパント濃度は、従来技術に比較し４倍に増加し、それに対応して、トランジスタ５００の導通抵抗が減少するので、ＬＤＤラテラルＤＭＯＳトランジスタ５００の高い電流を保持する能力を増加させる。更に、ブレイクダウンはバルク内に残留するので、アバランシェブレイクダウン電圧は、安定な状態に留まり、酸化層５２１への充電は最小になる。
【００２８】
図７は、Ｎウェル６０６を有するＬＤＤラテラルＤＭＯＳトランジスタ６００の等電位線の分布を示す。図５及び図７の各トランジスタ５００及び６００の構造の比較を容易にするために、同じ参照番号が与えられている。図７は、Ｎウェル６０６が、トランジスタ６００の等電位線をバルクシリコンの内部へ押しやり、表面電荷から遠ざけることを示す。一方、Ｎウェル６０６の深さを制御することは、トランジスタ６００を所望のブレイクダウン特性に適合するように変えるための、電界形成の適応性を提供する。Ｎウェル６０６のようなＮウェルは、２００ボルト以上の動作電圧で一般的に使用され、２００ボルト以下の動作電圧では殆ど一般的に使用されない。これは、２００ボルト以下の電圧では、所望のブレイクダウン特性がより容易に得られるからである。Ｎウェルもまた、高電圧で使用されるトランジスタの導通抵抗を減少する。
【００２９】
図８は、（ａ）図１に示されたものと同様な、従来技術に於けるＬＤＤラテラルＤＭＯＳトランジスタ、（ｂ）（ａ）と同様な、ＬＤＤラテラルＤＭＯＳトランジスタであって、図に示すようなゲートプレート１０２を有するトランジスタ、及び（ｃ）図に示すようなＰ＋埋込み層を有するＬＤＤラテラルＤＭＯＳトランジスタ のシリコン表面上に沿った電界強度を比較している。図８に於て、（ａ）のトランジスタは、構造８００によって表現され、ゲートプレート８０２及びＰ＋埋込み層８０１を取り除いたものである。（ｂ）のトランジスタは、構造８００によって表現され、Ｐ＋埋込み層８０１を取り除いたものである。（ｃ）のトランジスタは、構造８００によって表現され、ゲートプレート８０２及びＰ＋埋込み層８０１の両方を有する。（ａ）、（ｂ）及び（ｃ）の３つのトランジスタは、ドレインプレート８０４を有する。ドレインプレート８０４は、上述された方法によって、ドリフト領域８０５のドレインエッジの電界分布を調整する。
【００３０】
図８に、シリコンの表面に沿った電界強度が、ｘ方向の距離に対して描かれている。図８に示すように、８２０、８２１及び８２２の番号が付けられた曲線は、それぞれ上述された（ａ）、（ｂ）及び（ｃ）のトランジスタの電界強度の曲線を表す。３本の曲線８２０、８２１及び８２２の全てで、電界強度は、ドリフト領域８０５のゲートエッジ（点ｘ１）でピークを迎え、ドリフト領域８０５のドレインエッジ（点ｘ４）で０に近づくことがわかる。期待通りに、点ｘ１での最も大きい電界強度は、（ａ）のトランジスタの電界強度である。（ａ）のトランジスタで、電界強度（曲線８２０）は、ドリフト領域のゲートエッジからの距離が増加するに従って急速に減少する。この場合の電界は、点ｘ３及びｘ４の間のドレインプレート８０４の存在によって加減された割合で減少する。トランジスタ（ｂ）の電界強度（曲線８２１）は、ゲートプレート８０２の下の領域では、曲線８２０より大きいかまたは小さい値であり、ゲートプレート８０２の延在する部分を超え、点ｘ２から点ｘ４へ移動する時、曲線８２０に示された減少の割合と等しい実質上一定の割合で減少する。曲線８２０及び８２１に示されたように、ゲート及びドレインプレート８０２及び８０４は、それらのプレートの下で、シリコン表面に沿った電界強度を水平にする効果を有する。しかしながら、曲線８２２に更に示されるように、Ｐ＋埋込み層８０１を有するトランジスタ（ｃ）は、ドリフト領域８０５の全長（ｘ１からｘ４）に沿った実質上均一な電界強度の曲線を有する。
【００３１】
上述された利点に加え、図５のトランジスタ５００のＰ＋埋込み層５０１のようなＰ＋埋込み層は、注入された小数キャリアの寿命を減少し、それによって、ドレイン５０７、Ｐ−エピタキシャル層５１２及びＰ−基板５０５によって形成されたダイオードの逆再生特性を改善する。更に、Ｐ＋埋込み層５１１が形成された時に、同一の半導体基板の上に集積される論理回路のような回路を形成するために用いられる低電圧ＮＭＯＳトランジスタの下に、Ｐ＋埋込み層が更に形成される。そのような低電圧ＮＭＯＳトランジスタの下の埋込み層は、集積回路がＣＭＯＳラッチアップ状態になることを減少する。
【００３２】
図９は、２つの低電圧ＣＭＯＳトランジスタ９０３及び９０４と同じ基板上に集積された、環状の形状に形成されたＬＤＤラテラルＤＭＯＳトランジスタ９０１を示す。図９で、Ｐ＋埋込み層９０５及び９０６は、トランジスタ９０１の電界形成構造だけでなく、ＮチャネルＭＯＳトランジスタ９０４のラッチアップ抑制構造をも提供する。一方平面図に於て、ドリフト、ドレイン、Ｐボディ、種々のＰ＋埋設領域及びＬＤＤラテラルＤＭＯＳトランジスタ９０１のその他の構造は、環状の構造となっている。例えば、図９に示すように、ＬＤＤラテラルＤＭＯＳトランジスタ９０１のＰボディ領域及びソース領域を接続する伝導体９１０は、環状の形状である。
【００３３】
図１０には、ＬＤＤラテラルＤＭＯＳトランジスタ１０００が示されており、そのトランジスタは、トランジスタ１０００のゲート１００９の下の活性チャネル領域と隣接するドリフト領域５２２の一部分を除き、図５のトランジスタ５００と同様である。即ち、トランジスタ５００のゲート５０９とは異なり、トランジスタ１０００のゲート１００９は、ドレイン領域５０７を囲む環状の構造ではない。再び比較を容易にするために、図５及び図１０に於ける等しい参照番号が、機能的及び構造的に類似な構造を表わす。更に、異なった参照番号が与えられてはいるが、トランジスタ１０００のソース／バルク接合１０２０、Ｐ＋領域１０１３及びＰボディ領域１００３は、トランジスタ５００のソース／バルク接合５００、Ｐ＋領域５１３及びＰボディ領域５０３対応して機能的に等しく、トランジスタ５００に対して前述したように実質上等しい方法によって形成される。
【００３４】
図１０に示すように、フィールド酸化膜領域１０５０は、当業者にとって既知のＬＯＣＯＳプロセスによって形成される。概ね５０００オングストロームから２ミクロンの厚さを持つこの酸化領域１０５０は、ゲート１００９の形成に先だって形成され、図１０に示すように、チャネル領域から離れたドリフト領域５２２の側面でドリフト領域５２２に当接する。ドリフト領域５２２とフィールド酸化膜領域１０５０の間の境界面１０５１は、“不活性エッジ”として知られ、ドリフト領域５２２とチャネル領域の間の境界面１０５２は、“活性エッジ”として知られている。上述されたように、ゲートエッジに於ける場合と同様に、ドリフト領域５２２の抵抗率に依存して、不利益な高い電界が、不活性エッジ１０５１に現れる。この不利益な高い電界は、Ｐ型電界ドーパントの存在、または酸化領域１０５０とドリフト領域５２２の間の境界面に存在する、圧力によって生み出された結晶欠陥によって、より増加させられる。そのような結晶欠陥の原因の１つは、上述されたＬＯＣＯＳ電界酸化過程である。従って、不活性エッジの下に、Ｐ＋埋込み層５０１の一部が存在する。Ｐ＋埋込み層５０１のこの部分は、上述された活性エッジ１０５２の下のＰ＋埋込み層５０１によって提供されたものと実質上等しい方法によって、等電位線を不活性エッジ１０５１から引離し、バルクシリコン内に閉込める。
【００３５】
トランジスタ１０００の、或る可能な配置の平面図が、図１１に示される。図１１で、不活性エッジ１０５１及び活性エッジ１０５２は、ドレイン領域５０７の相対する側面に存在する。Ｐ＋埋込み層５０１、ドリフト領域５２２及び所望に応じたゲートプレート５１１の存在する範囲は、双方向の矢印１０６１、１０６２及び１０６３によってそれぞれ表示されている。フィールド酸化膜領域１０５０は、長方形１０５７の外側に存在する。ゲート５０９、ソース／バルク接合５２０及びソース領域５０２もまた表示されている。
【００３６】
上述された技術の内で、図１１のトランジスタ１０００のようなＬＤＤラテラルＤＭＯＳトランジスタから、活性ゲートを取除くことによって、１つのダイオード構造が得られる。そのようなダイオードは、図１０及び図１２の対応する構造に対して同じ参照番号を与えることによって、図１２に示される。図１２で、ダイオードは、Ｐ基板５０５（アノード）、Ｐエピタキシャル層５１２及びドレイン領域５０７（カソード）によって形成される。Ｐ基板層は、ソース接合部１０２０及びＰ＋領域１０１３に接続されている。トランジスタ１０００のように、Ｐ＋埋込み層５０１は、不活性エッジで発達する強電界を緩和するために、等電位線を不活性エッジ１０５１から遠ざけ、バルクシリコン内に閉込める。加えて上述されたように、Ｐ＋埋込み層５０１は、注入された少数キャリアの寿命を減少させ、ダイオードのカソード−アノード間の逆再生特性を改善する。
【００３７】
図１３は、本発明の参考例であるＬＤＤラテラルＤＭＯＳトランジスタ１２００を示し、その実施例では、フィールド酸化膜領域１２５０は、ドリフト領域１２２２の上に形成される。図５のトランジスタ５００のように、トランジスタ１２００は、ドレイン５０７を囲むゲート１２０９、ドリフト領域１２２２及びＰ＋埋込み層５０１を有する実質上環状の構造である。再び、比較するために、トランジスタ５００及びトランジスタ１２００の（図５及び図１２）の類似する構造には、同じ参照番号が与えられる。トランジスタ５００及びトランジスタ１２００の類似する構造は、トランジスタ５００のための上述された、実質上同様な方法によって、形成されることが可能である。加えて、ドリフト領域１２２２は、トランジスタ５００のドリフト領域５２２と同様の方法によって、形成されることが可能である。トランジスタ１２００のフィールド酸化膜領域１２５０は、図５のトランジスタ５００には存在しない。上述されたＬＯＣＯＳ過程によって形成される、このフィールド酸化膜領域１２５０は、ゲート１２０９の形成に先だって形成される酸化層の中では、厚い酸化層なので、他の酸化層とは区別でき、図１３に示すように、ゲート１２０９が、フィールド酸化膜領域１２５０の一部に重なるようになっている。フィールド酸化膜領域１２５０上のゲートの重なり合う部分は、チャネル領域１２５３とドリフト領域１２２２の間の境界面１２５１の強電界を妨げるための効果的なゲートプレートを形成し、それによってトランジスタ１２００のブレークダウン電圧をより高める。
【００３８】
これまでの詳細な記述及び添付の図面は、本発明の特定の実施例の説明を意図するものであり、本発明の限定を意図するものではない。本発明の範囲内に於て種々の変形及び変更が可能である。また、参考例において、例えば、これまでの詳細に亘る記述及び添付の図面を考慮して、全ての関連する半導体領域の導電性を反転することより、ＮチャネルＬＤＤラテラルＤＭＯＳトランジスタ５００に相似のＰチャネルトランジスタを提供することが、通常の技術によって可能である。他の例として、Ｐ＋ボディ領域５１３及びＮ＋接触領域５０２が、電気的に分離可能であり、装置の電導特性及びブレークダウン特性を大幅に変えることなしに、２、３ボルトの低い電圧の逆バイアスを、ソース−ボディ接合間に印加することがきる。本発明の範囲は添付の請求項によって定義される。
【００３９】
【発明の効果】
上述したように、本発明によれば、不活性エッジで発達する強電界を緩和するとともに、ダイオードのカソード−アノード間の逆再生特性を改善することができる。
【図面の簡単な説明】
【図１】 図１は、従来技術に於ける自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタを示す。
【図２】 図２は、図１の自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタの等電位線の分布を示す。
【図３】 図３は、ゲートプレートを有する従来技術の自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタの等電位線の分布を示す。
【図４】 図４は、Ｐ＋埋込み層を有する従来技術のＲＥＳＵＲＳ型ラテラルＤＭＯＳトランジスタを示す。
【図５】 図５は、本発明の参考例に基づく電界形成Ｐ＋埋込み層５０１を有する自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタ５００を示す。
【図６】 図６は、図５の自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタ５００の等電位線の分布を示す。
【図７】 図７は、本発明の他の参考例に基づくＮウェル６０６を有する自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタ６００を示す。
【図８】 図８は、図１のＬＤＤラテラルＤＭＯＳトランジスタ、図２（即ちゲートプレートを有する）のＬＤＤラテラルＤＭＯＳトランジスタ及び本発明の参考例に基づく図５のＬＤＤラテラルＤＭＯＳトランジスタ５００の各電界分布を比較したものである。
【図９】 図９は、ＣＭＯＳのラッチアップ現象を抑制するためのＰ＋及びＮ＋埋込み層をそれぞれ用いた低電圧ＣＭＯＳトランジスタ９０３及び９０４と共に集積化された本発明の参考例に基づく高電圧のＬＤＤラテラルＤＭＯＳトランジスタ９００を示す。
【図１０】 図１０は、本発明の参考例に基づく部分的な不活発なエッジ１０５１及び部分的な不活発なエッジの下にあるＰ＋埋込み層５０１を有する自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタ１０００の断面図である。
【図１１】 図１１は、図１０に示された自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタ１０００の底面図である。
【図１２】 図１２は、本発明に基づくドリフト領域５２２の下のＰ＋埋込み層５０１及びフィールド酸化膜領域１０５０の下に形成されたドリフト領域５２２を有する自己絶縁されたＬＤＤダイオード１１００の断面図である。
【図１３】 図１３は、本発明の参考例に基づくフィールド酸化膜領域１２５０の下に形成されたＮ−ドリフト領域１２２２によって部分的に重ね合わされたＰ＋埋込み層５０１を有する自己絶縁されたＬＤＤラテラルＤＭＯＳトランジスタ１２００の断面図である。
【符号の説明】
１００ ＮチャネルＬＤＤラテラルＤＭＯＳトランジスタ
１０１ Ｐ＋接触領域
１０２ Ｎ＋ソース領域
１０３ Ｐボディ領域
１０４ 所望に応じた高濃度Ｐ＋領域
１０５ Ｐ−基板
１０６ 所望に応じたＮウェル
１０７ Ｎ＋ ドレイン接触領域
１０８ ドレイン
１０９ ゲート
１１０ ゲート酸化層
１２０ ソース
１２１ 絶縁層
１２２ ドリフト領域
２００ ＲＥＳＵＲＦラテラルＤＭＯＳトランジスタ
２０１ Ｐ＋埋込み層
２０２ Ｎ＋ソース領域
２０３ Ｐボディ領域
２０４ Ｐ＋絶縁層
２０５ Ｐ−基板
２０６ Ｎ−エピタキシャル層
２０７ Ｎ＋ドレイン接触領域
２０８ ドレイン
２０９ ゲート
２１０ ゲート酸化膜
２２０ ソース
２２１ 絶縁層
２２２ ドリフト領域
５００ ＬＤＤラテラルＤＭＯＳトランジスタ
５０１ Ｐ＋埋込み層
５０２ Ｎ＋ソース領域
５０３ Ｐボディ領域
５０４ 高濃度Ｐ＋領域
５０５ Ｐ−基板
５０６ 所望に応じたＮウェル
５０７ Ｎ＋ドレイン接触領域
５０８ ドレイン
５０９ ゲート
５１０ ゲート酸化層
５１１ ゲートプレート
５１２ Ｐ−エピタキシャル層
５１３ 所望に応じたＰ＋領域
５２０ ソース
５２１ 絶縁層
５２２ Ｎ−ドリフト領域
６００ ＬＤＤラテラルＤＭＯＳトランジスタ
６０６ Ｎウェル
８０１ Ｐ＋埋込み層
８０２ ゲートプレート
８０４ ドレインプレート
８０５ Ｎ−ドリフト領域
８２０ トランジスタ１００の電界曲線
８２１ ゲートプレートを有するトランジスタ１００の電界曲線
８２２ トランジスタ５００の電界曲線
９０１ ＬＤＤラテラルＤＭＯＳトランジスタ
９０３ 低電圧ＣＭＯＳトランジスタ
９０４ ＮＭＯＳトランジスタ
９０５ Ｐ＋埋込み層
９０６ Ｐ＋埋込み層
９０８ Ｎ＋ドレイン接触領域
９１０ 導体
１０００ ＬＤＤラテラルＤＭＯＳトランジスタ
１００２ Ｎ＋ソース領域
１００３ Ｐボディ領域
１００９ ゲート
１０１３ Ｐ＋接触領域
１０２０ ソース
１０５０ フィールド酸化膜領域
１０５１ 不活性エッジ
１０５２ 活性エッジ
１０５７ 固体長方形
１０６１ Ｐ＋埋込み層の範囲
１０６２ ドリフト領域の範囲
１０６３ 所望に応じたゲートプレートの範囲
１１００ ダイオード
１２００ ＬＤＤラテラルＤＭＯＳトランジスタ
１２０９ ゲート
１２２２ Ｎ−ドリフト領域
１２５０ フィールド酸化膜領域
１２５１ １２２２と１２５３との境界面
１２５３ チャネル領域

Claims (4)

  1. 第１の導電型式の基板の表面上に形成された第１の導電型式の高濃度の埋込み層と、
    前記埋め込み層上及び前記基板の表面上に形成された前記第１の導電型式のエピタキシャル層と、
    部分的に前記エピタキシャル層を覆い、前記エピタキシャル層の第１及び第２の領域を露出させ、前記第１の領域の境界部が前記埋込み層の上方に位置する、前記エピタキシャル層の表面に形成された酸化層と、
    前記境界部に於て前記酸化層に隣接した前記エピタキシャル層の前記第１の領域内に形成された第２の導電型式のドリフト領域と、
    前記境界部から離れた前記ドリフト領域に隣接する前記エピタキシャル層の前記第１の領域内であって、前記基板と前記エピタキシャル層が接する領域の上方に形成された前記第２の導電型式のカソード領域と、
    前記酸化層に隣接する前記エピタキシャル層の前記第２の領域内に形成された前記第１の導電型式のアノード領域と
    を有することを特徴とする自己絶縁されたダイオードの構造。
  2. 前記アノード領域および埋込み層に隣接する前記エピタキシャル層内の前記第１の導電型式の高濃度拡散領域を有することを特徴とする請求項１に記載の構造。
  3. 第１の導電型式の基板の１つの表面上に形成された第１の導電型式の高濃度の埋込み層を提供する過程と、
    前記埋め込み層上及び前記基板の表面上に形成された前記第１の導電型式のエピタキシャル層を提供する過程と、
    部分的に前記エピタキシャル層を覆い、前記エピタキシャル層の第１及び第２の領域を露出させ、前記第１の領域の境界部が前記埋込み層の上方に位置する、前記エピタキシャル層の表面に形成された酸化層を提供する過程と、
    前記境界部の前記酸化層に隣接した前記エピタキシャル層の前記第１の領域内に形成された、第２の導電型式のドリフト領域を提供する過程と、
    前記境界部から離れた前記ドリフト領域に隣接する前記エピタキシャル層の前記第１の領域内であって、前記基板と前記エピタキシャル層が接する領域の上方に形成された前記第２の導電型式のカソード領域を提供する過程と、
    前記酸化層に隣接する前記エピタキシャル層の前記第２の領域内に形成された前記第１の導電型式のアノード領域を提供する過程と
    を有することを特徴とする自己絶縁されたダイオード構造を提供するための方法。
  4. 前記アノード領域及び前記埋込み層に隣接した前記エピタキシャル領域内に、前記第１の導電型式の高濃度拡散領域を提供するための過程を更に有することを特徴とする請求項３に記載の方法。
JP2002008981A 1991-05-06 2002-01-17 自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法 Expired - Lifetime JP4078081B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/697,356 1991-05-06
US07/697,356 US5386136A (en) 1991-05-06 1991-05-06 Lightly-doped drain MOSFET with improved breakdown characteristics

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14015692A Division JP3425967B2 (ja) 1991-05-06 1992-05-01 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007166501A Division JP2007318158A (ja) 1991-05-06 2007-06-25 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002261297A JP2002261297A (ja) 2002-09-13
JP4078081B2 true JP4078081B2 (ja) 2008-04-23

Family

ID=24800813

Family Applications (3)

Application Number Title Priority Date Filing Date
JP14015692A Expired - Lifetime JP3425967B2 (ja) 1991-05-06 1992-05-01 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
JP2002008981A Expired - Lifetime JP4078081B2 (ja) 1991-05-06 2002-01-17 自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法
JP2007166501A Withdrawn JP2007318158A (ja) 1991-05-06 2007-06-25 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP14015692A Expired - Lifetime JP3425967B2 (ja) 1991-05-06 1992-05-01 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007166501A Withdrawn JP2007318158A (ja) 1991-05-06 2007-06-25 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法

Country Status (5)

Country Link
US (2) US5386136A (ja)
EP (1) EP0514060B1 (ja)
JP (3) JP3425967B2 (ja)
DE (1) DE69224446T2 (ja)
SG (1) SG45292A1 (ja)

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
US5446300A (en) * 1992-11-04 1995-08-29 North American Philips Corporation Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
JPH07183407A (ja) * 1993-12-22 1995-07-21 Nec Corp 不揮発性半導体記憶装置
US5498554A (en) * 1994-04-08 1996-03-12 Texas Instruments Incorporated Method of making extended drain resurf lateral DMOS devices
DE19517975B4 (de) * 1994-07-12 2007-02-08 International Rectifier Corp., El Segundo CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
US5598021A (en) * 1995-01-18 1997-01-28 Lsi Logic Corporation MOS structure with hot carrier reduction
KR970004074A (ko) * 1995-06-05 1997-01-29 빈센트 비. 인그라시아 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
WO1997004488A2 (en) * 1995-07-19 1997-02-06 Philips Electronics N.V. Semiconductor device of hv-ldmost type
US5817551A (en) * 1995-08-25 1998-10-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US5569937A (en) * 1995-08-28 1996-10-29 Motorola High breakdown voltage silicon carbide transistor
US5753958A (en) * 1995-10-16 1998-05-19 Sun Microsystems, Inc. Back-biasing in asymmetric MOS devices
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JP2728070B2 (ja) * 1995-11-30 1998-03-18 日本電気株式会社 電界効果トランジスタ
US6096610A (en) * 1996-03-29 2000-08-01 Intel Corporation Transistor suitable for high voltage circuit
US5602046A (en) * 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
US5852559A (en) * 1996-09-24 1998-12-22 Allen Bradley Company, Llc Power application circuits utilizing bidirectional insulated gate bipolar transistor
US5977569A (en) * 1996-09-24 1999-11-02 Allen-Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US5825065A (en) * 1997-01-14 1998-10-20 Texas Instruments Incorporated Low voltage DMOS transistor
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
KR100244282B1 (ko) 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
JP3175923B2 (ja) * 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
JP3270405B2 (ja) * 1998-01-26 2002-04-02 セイコーインスツルメンツ株式会社 半導体装置
US6063678A (en) * 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
US6048772A (en) * 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
US6020611A (en) * 1998-06-10 2000-02-01 Motorola, Inc. Semiconductor component and method of manufacture
US6534829B2 (en) * 1998-06-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100532367B1 (ko) * 1998-09-16 2006-01-27 페어차일드코리아반도체 주식회사 보호 다이오드를 내재한 수평형 확산 모스 트랜지스터 및 그 제조방법
WO2000035020A1 (de) * 1998-12-07 2000-06-15 Infineon Technologies Ag Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand
AU2050900A (en) 1998-12-28 2000-07-31 Fairchild Semiconductor Corporation Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage
KR100302611B1 (ko) 1999-06-07 2001-10-29 김영환 고전압 반도체 소자 및 그 제조방법
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
WO2001020682A1 (en) * 1999-09-16 2001-03-22 Koninklijke Philips Electronics N.V. Semiconductor device
US6593594B1 (en) * 1999-12-21 2003-07-15 Koninklijke Philips Electonics N.V. Silicon carbide n-channel power LMOSFET
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US6369426B2 (en) 2000-04-27 2002-04-09 Infineon Technologies North America Corp. Transistor with integrated photodetector for conductivity modulation
DE10027397A1 (de) * 2000-06-02 2001-12-13 Graffinity Pharm Design Gmbh Oberfläche zur Immobilisierung von Liganden
DE10028008A1 (de) * 2000-06-06 2001-12-13 Bosch Gmbh Robert Schutzvorrichtung gegen elektrostatische Entladungen
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
JP2002237591A (ja) * 2000-12-31 2002-08-23 Texas Instruments Inc Ｄｍｏｓトランジスタ・ソース構造とその製法
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US20020117714A1 (en) * 2001-02-28 2002-08-29 Linear Technology Corporation High voltage MOS transistor
JP2002353441A (ja) * 2001-05-22 2002-12-06 Denso Corp パワーｍｏｓトランジスタ
FR2826183A1 (fr) * 2001-06-15 2002-12-20 St Microelectronics Sa Transistor mos de puissance lateral
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
KR100409093B1 (ko) * 2001-07-12 2003-12-11 주식회사 엘리아테크 고전압소자 및 그의 메탈 배선 방법
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP3546037B2 (ja) * 2001-12-03 2004-07-21 松下電器産業株式会社 半導体装置の製造方法
US6730962B2 (en) * 2001-12-07 2004-05-04 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
JP4524989B2 (ja) * 2001-12-18 2010-08-18 富士電機システムズ株式会社 半導体装置
US6686627B2 (en) * 2001-12-26 2004-02-03 Sirenza Microdevices, Inc. Multiple conductive plug structure for lateral RF MOS devices
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
KR100425435B1 (ko) * 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US7956391B2 (en) 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
KR20050052411A (ko) * 2002-10-25 2005-06-02 신덴겐코교 가부시키가이샤 가로형 단채널 ｄｍｏｓ와 그 제조방법 및 반도체 장치
JP3713490B2 (ja) * 2003-02-18 2005-11-09 株式会社東芝 半導体装置
DE10311699B4 (de) * 2003-03-17 2007-07-26 Infineon Technologies Ag LOMOS-Hochfrequenztransistor und Verfahren zum Herstellen desselben
KR100948139B1 (ko) * 2003-04-09 2010-03-18 페어차일드코리아반도체 주식회사 높은 브레이크다운 전압 및 낮은 온 저항을 위한 다중전류 이동 경로를 갖는 수평형 이중-확산 모스 트랜지스터
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
US20050006701A1 (en) * 2003-07-07 2005-01-13 Tzu-Chiang Sung High voltage metal-oxide semiconductor device
US7521768B2 (en) * 2003-08-27 2009-04-21 Nxp B.V. Electric device comprising an LDMOS transistor
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
SE0302594D0 (sv) * 2003-09-30 2003-09-30 Infineon Technologies Ag Vertical DMOS transistor device, integrated circuit, and fabrication method thereof
JP2005116876A (ja) 2003-10-09 2005-04-28 Toshiba Corp 半導体装置
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
JP4618629B2 (ja) * 2004-04-21 2011-01-26 三菱電機株式会社 誘電体分離型半導体装置
US7002398B2 (en) * 2004-07-08 2006-02-21 Power Integrations, Inc. Method and apparatus for controlling a circuit with a high voltage sense device
KR100611111B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법
DE102005049247B4 (de) 2004-11-05 2018-06-07 Infineon Technologies Ag Hochfrequenzschalttransistor und Hochfrequenzschaltung
KR100690173B1 (ko) * 2005-03-08 2007-03-08 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8278719B2 (en) * 2005-10-14 2012-10-02 Silicon Space Technology Corp. Radiation hardened isolation structures and fabrication methods
CN100399581C (zh) * 2006-01-19 2008-07-02 电子科技大学 射频dmos功率器件
WO2008019329A2 (en) * 2006-08-04 2008-02-14 Silicon Space Technology Corporation Improved radiation immunity of integrated circuits using backside die contact and electrically conductive layers
JP5061538B2 (ja) * 2006-09-01 2012-10-31 株式会社デンソー 半導体装置
JP2008085082A (ja) * 2006-09-27 2008-04-10 Sony Corp パワーｍｏｓｆｅｔ及び同パワーｍｏｓｆｅｔを有する半導体装置及び同パワーｍｏｓｆｅｔの製造方法
TWI496272B (zh) * 2006-09-29 2015-08-11 菲爾卻德半導體公司 用於功率金氧半導體場效電晶體之雙電壓多晶矽二極體靜電放電電路
JP2008140817A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
US20080157210A1 (en) * 2006-12-27 2008-07-03 Chang Gung University High-linearity and high-power CMOS structure and manufacturing method for the same
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US7795681B2 (en) * 2007-03-28 2010-09-14 Advanced Analogic Technologies, Inc. Isolated lateral MOSFET in epi-less substrate
JP4970185B2 (ja) * 2007-07-30 2012-07-04 株式会社東芝 半導体装置及びその製造方法
EP2058862B1 (en) * 2007-11-09 2018-09-19 ams AG Field-effect transistor and method for producing a field-effect transistor.
JP5104878B2 (ja) * 2007-12-14 2012-12-19 富士電機株式会社 集積回路および半導体装置
JP5272410B2 (ja) * 2008-01-11 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
DE102008004682A1 (de) * 2008-01-16 2009-09-10 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Schutzstruktur zur Reduktion eines Minoritätsladungsträgerstromes
US7943960B2 (en) * 2008-02-01 2011-05-17 Infineon Technologies Ag Integrated circuit arrangement including a protective structure
JP2009245998A (ja) * 2008-03-28 2009-10-22 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
JP4772843B2 (ja) * 2008-09-17 2011-09-14 シャープ株式会社 半導体装置及びその製造方法
US20100102379A1 (en) * 2008-10-29 2010-04-29 United Microelectronics Corp. Lateral diffused metal oxide semiconductor device
JP4602465B2 (ja) * 2008-12-04 2010-12-22 株式会社東芝 半導体装置
JP5172654B2 (ja) * 2008-12-27 2013-03-27 株式会社東芝 半導体装置
KR101531884B1 (ko) * 2009-01-06 2015-06-26 주식회사 동부하이텍 수평형 디모스 트랜지스터
JP4703769B2 (ja) * 2009-01-15 2011-06-15 株式会社東芝 半導体装置及びその製造方法
CN101719515B (zh) * 2009-11-03 2011-11-23 苏州远创达科技有限公司 栅下具有横向扩散埋层的ldmos器件
US8389369B2 (en) * 2010-02-08 2013-03-05 Semiconductor Components Industries, Llc Electronic device including a doped region disposed under and having a higher dopant concentration than a channel region and a process of forming the same
JP5560812B2 (ja) * 2010-03-23 2014-07-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8445357B2 (en) 2010-03-30 2013-05-21 Samsung Electronics Co., Ltd. Method of fabricating semiconductor integrated circuit device and semiconductor integrated circuit device fabricated using the method
US20110241114A1 (en) * 2010-04-02 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage mos transistor
US8278710B2 (en) * 2010-07-23 2012-10-02 Freescale Semiconductor, Inc. Guard ring integrated LDMOS
US8772871B2 (en) * 2010-08-20 2014-07-08 Freescale Semiconductor, Inc. Partially depleted dielectric resurf LDMOS
JP5138748B2 (ja) * 2010-09-08 2013-02-06 三菱電機株式会社 半導体装置
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
DE102011108651B4 (de) * 2011-07-26 2019-10-17 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
US20130069157A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Semiconductor chip integrating high and low voltage devices
US20130071994A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Method of integrating high voltage devices
JP5898473B2 (ja) * 2011-11-28 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
CN103367431B (zh) * 2012-03-31 2016-12-28 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制造方法
US8853780B2 (en) * 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
US8673712B2 (en) * 2012-07-20 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Power transistor with high voltage counter implant
JP5973824B2 (ja) * 2012-07-25 2016-08-23 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
WO2014061254A1 (ja) * 2012-10-16 2014-04-24 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
US9040384B2 (en) * 2012-10-19 2015-05-26 Freescale Semiconductor, Inc. High voltage diode
CN103000626B (zh) * 2012-11-28 2015-08-26 深圳市明微电子股份有限公司 合成结构的高压器件及启动电路
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
EP3024018B1 (en) * 2013-07-19 2018-08-08 Nissan Motor Co., Ltd Semiconductor device
CN104576375B (zh) * 2013-10-12 2018-01-05 中芯国际集成电路制造(上海)有限公司 Ldmos及其制造方法
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9257420B2 (en) * 2014-02-04 2016-02-09 Stmicroelectronics (Tours) Sas Overvoltage protection device
US9455332B2 (en) * 2014-03-06 2016-09-27 Texas Instruments Incorporated LDMOS transistor and method of forming the LDMOS transistor with improved Rds*Cgd
US9543379B2 (en) 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection
US9245952B2 (en) * 2014-05-12 2016-01-26 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
CN105826371B (zh) * 2015-01-05 2018-11-27 无锡华润上华科技有限公司 高压p型横向双扩散金属氧化物半导体场效应管
US9425788B1 (en) 2015-03-18 2016-08-23 Infineon Technologies Austria Ag Current sensors and methods of improving accuracy thereof
US9431480B1 (en) * 2015-03-27 2016-08-30 Texas Instruments Incorporated Diluted drift layer with variable stripe widths for power transistors
CN105355552B (zh) * 2015-11-03 2018-05-29 株洲南车时代电气股份有限公司 一种快恢复二极管的制备方法
US9911845B2 (en) * 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
US10090309B1 (en) 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10014408B1 (en) * 2017-05-30 2018-07-03 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
JP7148440B2 (ja) 2019-03-06 2022-10-05 株式会社東芝 半導体装置
US10937872B1 (en) * 2019-08-07 2021-03-02 Vanguard International Semiconductor Corporation Semiconductor structures
TWI818371B (zh) * 2021-01-12 2023-10-11 立錡科技股份有限公司 高壓元件及其製造方法
CN114914298B (zh) 2021-02-09 2025-08-15 联华电子股份有限公司 半导体装置
US12402390B2 (en) 2022-07-13 2025-08-26 Leap Semiconductor Corp. Method of manufacturing silicon carbide semiconductor power device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
US4153904A (en) * 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
JPS5552272A (en) * 1978-10-13 1980-04-16 Seiko Epson Corp High withstanding voltage dsa mos transistor
JPS5670662A (en) * 1979-11-13 1981-06-12 Nec Corp Insulated gate type field effect transistor
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
JPS57211272A (en) * 1981-06-23 1982-12-25 Toshiba Corp Semiconductor device
JPS57211778A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Mos semiconductor device
JPS58140165A (ja) * 1982-02-15 1983-08-19 Rohm Co Ltd 電界効果半導体装置
DE3219888A1 (de) * 1982-05-27 1983-12-01 Deutsche Itt Industries Gmbh, 7800 Freiburg Planares halbleiterbauelement und verfahren zur herstellung
US4652895A (en) * 1982-08-09 1987-03-24 Harris Corporation Zener structures with connections to buried layer
CA1200620A (en) * 1982-12-21 1986-02-11 Sel Colak Lateral dmos transistor devices suitable for source- follower applications
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPS6245175A (ja) * 1985-08-23 1987-02-27 Toshiba Corp 横方向ｍｏｓ型ｆｅｔ素子
JPS62222676A (ja) * 1986-03-25 1987-09-30 Nec Corp 高耐圧ｍｏｓトランジスタ
US4933740A (en) * 1986-11-26 1990-06-12 General Electric Company Insulated gate transistor with vertical integral diode and method of fabrication
JPS63157475A (ja) * 1986-12-20 1988-06-30 Toshiba Corp 半導体装置及びその製造方法
JP2896141B2 (ja) * 1987-02-26 1999-05-31 株式会社東芝 高耐圧半導体素子
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4929991A (en) * 1987-11-12 1990-05-29 Siliconix Incorporated Rugged lateral DMOS transistor structure
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
JPH01243472A (ja) * 1988-03-24 1989-09-28 Fuji Xerox Co Ltd 半導体装置
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
JPH0251274A (ja) * 1988-08-15 1990-02-21 Nec Corp ショットキダイオードの製造方法
JP2730088B2 (ja) * 1988-10-12 1998-03-25 日本電気株式会社 高耐圧半導体装置
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
JPH0357278A (ja) * 1989-07-25 1991-03-12 Seiko Instr Inc Ｍｉｓ型電界効果トランジスタ

Also Published As

Publication number Publication date
JP3425967B2 (ja) 2003-07-14
JP2002261297A (ja) 2002-09-13
EP0514060B1 (en) 1998-02-18
JP2007318158A (ja) 2007-12-06
DE69224446D1 (de) 1998-03-26
DE69224446T2 (de) 1998-10-08
EP0514060A2 (en) 1992-11-19
US5386136A (en) 1995-01-31
US5514608A (en) 1996-05-07
JPH05259444A (ja) 1993-10-08
SG45292A1 (en) 1998-01-16
EP0514060A3 (en) 1993-06-30

Similar Documents

Publication Publication Date Title
JP4078081B2 (ja) 自己絶縁されたダイオードの構造及びこのダイオードの構造を提供するための方法
US5374843A (en) Lightly-doped drain MOSFET with improved breakdown characteristics
US6133107A (en) Process for co-integrating DMOS transistors with schottky diode body structure
JP4037472B2 (ja) グラウンドポテンシャルに接続されていないソース又はドレーンを有するＨＶｐ−チャンネル及びｎ−チャンネルデバイスを含む薄いエピタキシャルＲＥＳＵＲＦ集積回路
US4620211A (en) Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US7868414B2 (en) Isolated bipolar transistor
US6677622B2 (en) Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure
US8823051B2 (en) High-voltage diodes formed in advanced power integrated circuit devices
EP2421040A1 (en) A modular bipolar-CMOS-DMOS analog integrated circuit and power transistor technology
JPH0336311B2 (ja)
JPH07183501A (ja) 二重イオン注入横方向拡散ｍｏｓデバイスおよびその製造方法
US7074681B2 (en) Semiconductor component and method of manufacturing
EP0185415B1 (en) Conductivity-enhanced combined lateral mos/bipolar transistor
US7164160B2 (en) Integrated circuit device with a vertical JFET
US6700160B1 (en) Double-diffused MOS (DMOS) power transistor with a channel compensating implant
CN100565886C (zh) 对衬底电压较不敏感的soi器件
US6297119B1 (en) Semiconductor device and its manufacture
JPH09153609A (ja) 縦型絶縁ゲート電界効果トランジスタ
EP0086010B1 (en) Semiconductor device having a reduced surface field strength
JPS63197374A (ja) 高電圧ドリフト型ドレインｍｏｓトランジスタ
JPH01132167A (ja) 半導体装置
US12490479B2 (en) Field effect transistor having a dielectric structure
WO2014185852A1 (en) An insulated gate bipolar transistor amplifier circuit
JPH02208976A (ja) 電導度変調型ｍｏｓｆｅｔ
JPH06350091A (ja) ラッチアップに対する耐久性の大きなｄｍｏｓ構造及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20020117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070816

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5