JP3592386B2 - 同期型半導体記憶装置 - Google Patents
同期型半導体記憶装置 Download PDFInfo
- Publication number
- JP3592386B2 JP3592386B2 JP28795094A JP28795094A JP3592386B2 JP 3592386 B2 JP3592386 B2 JP 3592386B2 JP 28795094 A JP28795094 A JP 28795094A JP 28795094 A JP28795094 A JP 28795094A JP 3592386 B2 JP3592386 B2 JP 3592386B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- refresh
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000001514 detection method Methods 0.000 claims description 79
- 230000004044 response Effects 0.000 claims description 67
- 230000004913 activation Effects 0.000 claims description 35
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 29
- 238000003491 array Methods 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 42
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 36
- 238000010586 diagram Methods 0.000 description 26
- 230000000630 rising effect Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は同期型半導体記憶装置に関し、特に、外部クロック信号に同期して制御信号、アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置に関する。
【０００２】
【従来の技術】
主記憶として用いられるダイナミックランダムアクセスメモリ（以下、ＤＲＡＭと称す。）は高速化されてきているものの、その動作速度は依然マイクロプロセッサ（以下、ＭＰＵと称す。）の動作速度に追随することができない。このため、ＤＲＡＭのアクセスタイムおよびサイクルタイムがボトルネックとなり、システム全体の性能が低下するということがよく言われる。近年高速ＭＰＵのための主記憶としてクロック信号に同期して動作する同期型ＤＲＡＭ（シンクロナスＤＲＡＭ；以下、ＳＤＲＡＭと称す。）を用いることが提案されている。以下、ＳＤＲＡＭについて説明する。
【０００３】
図１０は従来のＳＤＲＡＭの主要部の構成を機能的に示すブロック図である。図１０においては、×８ビット構成のＳＤＲＡＭの１ビットの入出力データに関連する機能的部分の構成が示される。データ入出力端子ＤＱｉに関連するアレイ部分は、バンク＃１を構成するメモリアレイ５１ａとバンク＃２を構成するメモリアレイ５１ｂを含む。
【０００４】
バンク＃１のメモリアレイ５１ａに対しては、アドレス信号Ｘ０〜Ｘｊをデコードしてメモリアレイ５１ａの対応の行を選択する複数のロウデコーダを含むＸデコーダ群５２ａと、列アドレス信号Ｙ３〜Ｙｋをデコードしてメモリアレイ５１ａの対応の列を選択する列選択信号を発生する複数のコラムデコーダを含むＹデコーダ群５３ａと、メモリアレイ５１ａの選択された行に接続されるメモリセルのデータを検知し増幅するセンスアンプ群５４ａとが設けられる。
【０００５】
Ｘデコーダ群５２ａは、メモリアレイ５１ａの各ワード線に対応して設けられるロウデコーダを含む。アドレス信号Ｘ０〜Ｘｊに従って対応のロウデコーダが選択状態となり、選択状態とされたロウデコーダに対して設けられたワード線が選択状態となる。
【０００６】
Ｙデコーダ群５３ａは、メモリアレイ５１ａの列選択線それぞれに対して設けられるコラムデコーダを含む。１本の列選択線は、８対のビット線を選択状態とする。Ｘデコーダ群５２ａおよびＹデコーダ群５３ａにより、メモリアレイ５１ａにおいて８ビットのメモリセルが同時に選択状態とされる。Ｘデコーダ群５２ａおよびＹデコーダ群５３ａはそれぞれバンク指定信号Ｂ１により活性化されるように示される。
【０００７】
バンク＃１には、さらに、センスアンプ群５４ａにより検知増幅されたデータを伝達するとともに書込みデータをメモリアレイ５１ａの選択されたメモリセルへ伝達するための内部データ伝達線（グローバルＩＯ線）のバスＧＩＯが設けられる。グローバルＩＯ線バスＧＩＯは同時に選択された８ビットのメモリセルと同時にデータの授受を行なうために８対のグローバルＩＯ線を含む。
【０００８】
データ読出しのために、バンク＃１においてグローバルＩＯ線バスＧＩＯ上のデータをプリアンプ活性化信号φＰＡ１に応答して活性化されて増幅するプリアンプ群５５ａと、プリアンプ群５５ａで増幅されたデータを格納するためのリード用レジスタ５６ａと、リード用レジスタ５６ａに格納されたデータを順次出力するための出力バッファ５７ａとが設けられる。
【０００９】
プリアンプ群５５ａおよびリード用レジスタ５６ａは、８対のグローバルＩＯ線に対応してそれぞれ８ビット幅の構成を備える。リード用レジスタ５６ａは、レジスタ活性化信号φＲｒ１に応答してプリアンプ群５５ａの出力するデータをラッチしかつ順次出力する。
【００１０】
出力バッファ５７ａは、出力イネーブル信号φＯＥ１に応答して、リード用レジスタ５６ａから順次出力される８ビットのデータをデータ入出力端子ＤＱｉへ伝達する。図１０においては、データ入出力端子ＤＱｉを介してデータ入力およびデータ出力が行なわれるように示される。このデータ入力およびデータ出力は別々の端子を介して行なわれる構成であってもよい。
【００１１】
データの書込みを行なうために、入力バッファ活性化信号φＤＢ１に応答して活性化され、データ入出力端子ＤＱｉに与えられた入力データから内部書込みデータを生成する１ビット幅の入力バッファ５８ａと、レジスタ活性化信号φＲｗ１に応答して活性化され、入力バッファ５８ａから伝達された書込みデータを順次（ラップアドレスに従って）格納するライト用レジスタ５９ａと、書込みバッファ活性化信号φＷＢ１に応答して活性化され、ライト用レジスタ５９ａに格納されたデータを増幅してグローバルＩＯ線対バスＧＩＯへ伝達するライトバッファ群６０ａとが設けられる。
【００１２】
ライトバッファ群６０ａおよびライト用レジスタ５９ａはそれぞれ８ビット幅を有する。
【００１３】
バンク＃２も同様に、メモリアレイ５１ｂ、Ｘデコーダ群５２ｂ、Ｙデコーダ群５３ｂ、センスアンプ活性化信号φＳＡ２に応答して活性化されるセンスアンプ群５４ｂ、プリアンプ活性化信号φＰＡ２に応答して活性化されるプリアンプ群５５ｂ、レジスタ活性化信号φＲｒ２に応答して活性化されるリード用レジスタ５６ｂ、出力イネーブル信号φＯＥ２に応答して活性化される出力バッファ５７ｂ、バッファ活性化信号φＷＢ２に応答して活性化されるライトバッファ群６０ｂ、レジスタ活性化信号φＲｗ２に応答して活性化されるライト用レジスタ５９ｂ、およびバッファ活性化信号φＤＢ２に応答して活性化される入力バッファ５８ｂを含む。
【００１４】
バンク＃１の構成とバンク＃２の構成は同一である。リード用レジスタ５６ａおよび５６ｂならびにライト用レジスタ５９ａおよび５９ｂを設けることにより１つのデータ入出力端子ＤＱｉに対し高速のクロック信号に同期してデータの入出力を行なうことが可能となる。
【００１５】
バンク＃１および＃２に対する各制御信号については、バンク指定信号Ｂ１およびＢ２に従っていずれか一方のバンクに対する制御信号のみが発生される。
【００１６】
図１０に示す機能ブロック６１が各データ入出力端子に対して設けられる。×８ビット構成のＳＤＲＡＭの場合、機能ブロック６１を８個含む。
【００１７】
バンク＃１およびバンク＃２をほぼ同一構成とし、バンク指定信号Ｂ１およびＢ２により一方のみを活性化することにより、バンク＃１および＃２は互いにほぼ完全に独立して動作することが可能となる。
【００１８】
データ読出し用のレジスタ５６ａおよび５６ｂとデータ書込み用のレジスタ５９ａおよび５９ｂとを別々に設けるとともにそれぞれバンク＃１および＃２に対して設けることにより、データ読出しおよび書込みの動作モード切換え時およびバンク切換え時においてデータが衝突することがなく、正確なデータの読出しおよび書込みを実行することができる。
【００１９】
バンク＃１および＃２をそれぞれ独立に駆動するための制御系として、第１の制御信号発生回路６２、第２の制御信号発生回路６３およびクロックカウンタ６４が設けられる。
【００２０】
第１の制御信号発生回路６２は、外部から与えられる制御信号、すなわち、外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳ、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳ、外部出力イネーブル信号ｅｘｔ．／ＯＥ、外部書込みイネーブル信号（書込み許可信号）ｅｘｔ．／ＷＥおよびマスク指示信号ＷＭをたとえばシステムクロックである外部クロック信号ＣＬＫに同期して取込み、内部制御信号φｘａ、φｙａ、φＷ、φＯ、φＲ、およびφＣを発生する。
【００２１】
第２の制御信号発生回路６３は、バンク指定信号Ｂ１およびＢ２と、内部制御信号φＷ、φＯ、φＲおよびφＣとクロック信号ＣＬＫに応答してバンク＃１および＃２をそれぞれ独立に駆動するための制御信号、すなわち、センスアンプ活性化信号φＳＡ１、φＳＡ２、プリアンプ活性化信号φＰＡ１、φＰＡ２、ライトバッファ活性化信号φＷＢ１、φＷＢ２、入力バッファ活性化信号φＤＢ１、φＤＢ２、および出力バッファ活性化信号φＯＥ１、φＯＥ２を発生する。
【００２２】
ＳＤＲＡＭはさらに、周辺回路として、内部制御信号φｘａに応答して外部アドレス信号ｅｘｔ．／Ａ０ないしｅｘｔ．／Ａｉを取込み、内部アドレス信号ｘ０〜ｘｊとバンク選択信号Ｂ１およびＢ２を発生するＸアドレスバッファ６５と、内部制御信号φｙａに応答して活性化され、列選択線を指定するための列選択信号Ｙ３〜Ｙｋと、連続アクセス時における最初のビット線対（列）を指定するラップアドレス用ビットＹ０〜Ｙ２と、バンク指定信号Ｂ１およびＢ２を発生するＹアドレスバッファ６６と、ラップアドレスＷＹ０〜ＷＹ７とリード用レジスタ５６ａおよび５６ｂを制御するためのレジスタ駆動用信号φＲｒ１およびφＲｒ２ならびにライト用レジスタ５９ａおよび５９ｂを駆動するための制御信号φＲｗ１およびφＲｗ２を発生するレジスタ制御回路６７を含む。
【００２３】
レジスタ制御回路６７へは、またバンク指定信号Ｂ１およびＢ２が与えられ、選択されたバンクに対してのみレジスタ駆動用信号が発生される。
【００２４】
図１１は、このようなＳＤＲＡＭにおいて連続して８ビットのデータ（８×８の合計６４ビット）を読出す動作を行なうときの外部信号の状態を示すタイミングチャートである。
【００２５】
ＳＤＲＡＭにおいては、たとえばシステムクロックである外部からのクロック信号ＣＬＫの立上がりエッジで外部からの制御信号やアドレス信号Ａｄｄなどが取込まれる。アドレス信号Ａｄｄは、時分割的に多重化された行アドレス信号Ｘと列アドレス信号Ｙを含む。
【００２６】
サイクル１におけるクロック信号ＣＬＫの立上がりエッジにおいて、外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳが活性化状態の「Ｌ」レベル、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳおよび外部ライトイネーブル信号ｅｘｔ．／ＷＥが「Ｈ」レベルであれば、そのときのアドレス信号Ａｄｄが行アドレス信号Ｘとして取込まれる。
【００２７】
次いで、サイクル４におけるクロック信号ＣＬＫの立上がりエッジにおいて、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳが活性化状態である「Ｌ」レベルにあれば、そのときのアドレス信号Ａｄｄが列アドレスＹとして取込まれる。この取込まれた行アドレス信号Ｘａおよび列アドレス信号Ｙｂに従ってＳＤＲＡＭ内において行および列の選択動作が実施される。外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳが「Ｌ」レベルに立下ってから所定のクロック期間（図１１においては６クロックサイクル）が経過した後、最初のデータｂ０が出力される。以後、クロック信号ＣＬＫの立下がりに応答してデータｂ１〜ｂ７が出力される。
【００２８】
図１２は、ＳＤＲＡＭにおいて連続して８ビットのデータを読出す動作を行なうときの外部信号の状態を示すタイミングチャートである。
【００２９】
書込動作においては、行アドレス信号Ｘｃの取込はデータ読出時と同様である。すなわち、サイクル１におけるクロック信号ＣＬＫの立上がりエッジにおいて信号ｅｘｔ．／ＲＡＳが活性化状態の「Ｌ」レベル、信号ｅｘｔ．／ＣＡＳおよびｅｘｔ．／ＷＥが「Ｈ」レベルであれば、そのときのアドレス信号Ａｄｄが行アドレス信号Ｘａとして取込まれる。サイクル３におけるクロック信号ＣＬＫの立上がりエッジにおいて信号ｅｘｔ．／ＣＡＳおよびｅｘｔ．／ＷＥがともに活性状態の「Ｌ」レベルであれば、列アドレス信号Ｙｂが取込まれるとともに、そのときに与えられていたデータｂ０が最初の書込データとして取込まれる。この信号ｅｘｔ．／ＲＡＳおよびｅｘｔ．／ＣＡＳの立下がりエッジに応答してＳＤＲＡＭ内部において行および列選択動作が実行される。クロック信号ＣＬＫに同期して順次入力データｂ１〜ｂ７が取込まれ、順次メモリセルにこの入力データが書込まれる。
【００３０】
次に、ＳＤＲＡＭのリフレッシュ動作について説明する。ＳＤＲＡＭには、コマンドに応じてバンク♯１および♯２のどちらか一方のメモリアレイ５１ａまたは５１ｂのリフレッシュのみを行なうオートリフレッシュモードと、開始コマンドから終了コマンドまでの間にバンク♯１および♯２のメモリアレイ５１ａおよび５１ｂのリフレッシュを交互に行なうセルフリフレッシュモードの２種類のリフレッシュモードが設けられている。
【００３１】
まず、オートリフレッシュモードについて説明する。図１３は、ＳＤＲＡＭのオートリフレッシュモードに関連する部分の構成を示す図である。図１３において、ＳＤＲＡＭは、外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳ、およびｅｘｔ．／ＷＥのクロック信号ＣＬＫの立上がりエッジでの状態を判定し、オートリフレッシュが指定されたか否かを検出するオートリフレッシュ検出回路７０と、リフレッシュアドレスを発生するアドレスカウンタ７１と、アドレスカウンタ７１から発生されるバンクアドレスＲＢＡとオートリフレッシュ検出回路７０から発生されるオートリフレッシュ検出信号ＡＲとに応答してオートリフレッシュモード指定時に指定されたバンクに対する内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢをそれぞれ発生する活性制御回路７２ａおよび７２ｂと、活性制御回路７２ａおよび７２ｂからの内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢに応答して対応のメモリアレイの行選択に関連する回路部分を駆動する行選択駆動回路７３ａおよび７３ｂを含む。
【００３２】
このオートリフレッシュ検出回路７０は、図１０に示す構成において第１の制御信号発生回路６２に含まれ、活性制御回路７２ａおよび７２ｂならびに行選択駆動回路７３ａおよび７３ｂは第２の制御信号発生回路６３に含まれる。
【００３３】
アクティブコマンド入力時においてメモリアレイを活性化するための制御回路は図１３には示していないがまた別に設けられている。このアクティブコマンド入力時において動作する制御回路は同様内部ＲＡＳ信号を発生する。したがって、アクティブコマンド入力時に発生される内部ＲＡＳ信号とこの図１３に示す活性制御回路７２ａおよび７２ｂからの内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢとの論理和をとった結果の出力が行選択駆動回路７３ａおよび７３ｂへ与えられる。
【００３４】
図１３を参照して、ＳＤＲＡＭはさらに、オートリフレッシュ検出信号ＡＲに従って、アドレスカウンタ７１からのリフレッシュアドレス（リフレッシュされるべきメモリセルの行を示すアドレス）と外部からのアドレス信号の一方を選択的に通過させるマルチプレクサ７４と、このマルチプレクサ７４から与えられたアドレス信号をクロック信号ＣＬＫに応答して取込むアドレスバッファ７５と、アドレスバッファ７５からの内部行アドレス信号をデコードするロウデコーダ７６ａおよび７６ｂを含む。
【００３５】
ロウデコーダ７６ａおよび７６ｂはそれぞれ行選択駆動回路７３ａおよび７３ｂからの制御信号によりその動作が制御される。ロウデコーダ７６ａはバンク♯１のメモリアレイ内のメモリセルの１行を選択し、ロウデコーダ７６ｂはバンク♯２のメモリアレイの１行を選択する。
【００３６】
また、図１３に示す構成においては行選択駆動回路７３ａおよび７３ｂはロウデコーダ７６ａおよび７６ｂをそれぞれ駆動するように示されている。行選択駆動回路７３ａおよび７３ｂは、ワード線駆動信号を発生してロウデコーダ７６ａおよび７６ｂを介して選択ワード線上へその発生したワード線駆動信号を伝達するとともに、メモリアレイ内のセンスアンプを活性化するためのセンスアンプ活性化信号を発生する。
【００３７】
また図１３に示す構成においては、マルチプレクサ７４はアドレスバッファ７５の前段に設けられている。このマルチプレクサ７４はアドレスバッファ７５の出力側に設けられていてもよい。
【００３８】
ＳＤＲＡＭはさらに、オートリフレッシュ検出信号ＡＲに応答して列選択動作を制御する列選択駆動回路７７ａおよび７７ｂと、列選択駆動回路７７ａおよび７７ｂから発生される列選択イネーブル信号／ＣＥに応答して活性化され、図示しない経路から与えられる列アドレス信号をデコードして列選択信号を発生するコラムデコーダ７８ａおよび７８ｂを含む。
【００３９】
列選択駆動回路７７ａおよび７７ｂは、オートリフレッシュ検出信号ＡＲが活性状態にあり、オートリフレッシュ動作が指定された場合には、コラムデコーダ７８ａおよび７８ｂの動作を禁止する。これによりオートリフレッシュ時において列選択動作に関連する回路が消費する電力を低減する。この列選択駆動回路７７ａおよび７７ｂは、図１０に示す第２の制御信号発生回路６３に含まれる。
【００４０】
図１４はオートリフレッシュモード時の外部制御信号および内部制御信号の状態を示すタイミングチャートである。以下、図１３および図１４に従って、オートリフレッシュモードにおけるリフレッシュ動作について説明する。
【００４１】
オートリフレッシュコマンドは、クロック信号ＣＬＫの立上がりエッジで、外部制御信号ｅｘｔ．／ＲＡＳおよびｅｘｔ．／ＣＡＳを「Ｌ」レベルに設定し、外部制御信号ｅｘｔ．／ＷＥを「Ｈ」レベルに設定することにより与えられる。オートリフレッシュコマンドが与えられると、オートリフレッシュ検出回路７０はオートリフレッシュ検出信号ＡＲを「Ｈ」レベルの活性状態とする。このときまたオートリフレッシュ検出回路７０はアドレスカウンタ７１のカウント値を１カウントアップする。活性制御回路７２ａおよび７２ｂは、このアドレスカウンタ７１からのバンクアドレスＲＢＡとオートリフレッシュ検出信号ＡＲに応答して内部ＲＡＳ信号ｉｎｔ．ＲＡＳ（内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢを総称する）を発生する。
【００４２】
アドレスカウンタ７１からのバンクアドレスがバンク♯１を指定している場合には、活性制御回路７２ａから内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡが発生される。バンクアドレスカウンタ７１からのバンクアドレスがバンク♯２を示す場合には、活性制御回路７２ｂが活性状態とされ、このオートリフレッシュ検出信号ＡＲに応答して内部ＲＡＳ信号ｉｎｔ．ＲＡＳＢが発生される。
【００４３】
活性制御回路７２ａまたは７２ｂからの内部ＲＡＳ信号に応答して対応の行選択駆動回路７３ａまたは７３ｂが活性状態とされ、選択されたバンクに対する行選択動作（ワード線選択およびセンスアンプ駆動）を実行する。
【００４４】
一方において、マルチプレクサ７４は、オートリフレッシュ検出信号ＡＲに応答してアドレスカウンタ７１から与えられたリフレッシュアドレスを選択してアドレスバッファ７５へ与える。アドレスバッファ７５はこのアドレスカウンタ７５からのリフレッシュアドレスに従って内部アドレスを発生してロウデコーダ７６ａおよび７６ｂへ与える。ロウデコーダ７６ａおよび７６ｂの一方が活性化され（行選択駆動回路７３ａおよび７３ｂの出力による）、指定されたバンクにおいて対応の１行のメモリセルが選択されて選択された行に接続されるメモリセルのリフレッシュが実行される。
【００４５】
このとき、列選択駆動回路７７ａおよび７７ｂがオートリフレッシュ検出信号ＡＲに応答して列選択イネーブル信号／ＣＥを不活性状態の「Ｈ」レベルに設定する。これによりコラムデコーダ７８ａおよび７８ｂのデコード動作が禁止され、列選択動作は行なわれない。
【００４６】
オートリフレッシュコマンドが与えられてから所定時間が経過すると、オートリフレッシュ検出信号ＡＲが不活性状態となり、内部ＲＡＳ信号ｉｎｔ．ＲＡＳも不活性状態となり、指定されたバンクにおける行選択動作が不活性状態とされ、選択されたワード線が非選択状態となるとともにまたセンスアンプも非動作状態とされる。
【００４７】
次いでオートリフレッシュコマンドが与えられると、同様の動作が実行される。このときアドレスカウンタ７１のカウント値が１増加される。このときバンクアドレスＲＢＡはアドレスカウンタ７１の最下位ビットで表わされる。したがってバンクが切換わり、先にリフレッシュが行なわれたバンクと異なるバンクに対するリフレッシュが実行される。これにより図１４に示すフォトリフレッシュ動作が実現される。
【００４８】
次に、セルフリフレッシュモードについて説明する。図１５は、ＳＤＲＡＭのセルフリフレッシュモードに関連する部分の構成を示す図である。図１３で示したオートリフレッシュモードに関連する部分の構成と異なる点は、オートリフレッシュ検出回路７０の代わりにセルフリフレッシュ検出回路８０および内部発振器８１が設けられている点である。
【００４９】
セルフリフレッシュ検出回路８０は、外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳ、ｅｘｔ．／ＷＥ、ｅｘｔ．ＣＫＥおよびｅｘｔ．／ＣＳのクロック信号ＣＬＫの立上がりエッジでの状態を判定し、セルフリフレッシュモードの開始が指定されてから、その終了が指定されるまでの間にセルフリフレッシュ検出信号ＳＲを出力する。内部発振器８１は、セルフリフレッシュ検出回路８０からセルフリフレッシュ検出信号ＳＲが出力されたことに応じて所定の周期でリフレッシュ信号Ｒｅｆを出力する。
【００５０】
図１６は内部発振器８１の構成を示すブロック図、図１７はその動作を示すタイミングチャートである。図１６において、この内部発振器８１は、発振器８２、ＮＡＮＤゲート８３、遅延回路８４およびインバータ８５を含む。ＮＡＮＤゲート８３、遅延回路８４およびインバータ８５はパルス発生器８６を構成する。
【００５１】
発振器８２の出力φ８２はＮＡＮＤゲート８３の一方入力ノードに入力される。ＮＡＮＤゲート８３の出力は、インバータ８５に入力されるとともに、遅延回路８４を介してＮＡＮＤゲート８３の他方入力ノードに入力される。インバータ８５の出力がリセット信号Ｒｅｆとなる。
【００５２】
発振器８２は、図１７に示すように、セルフリフレッシュモードが指定されてセルフリフレッシュ検出信号ＳＲが「Ｈ」レベルである間、所定の周期で発振し信号φ８２を出力する。パルス発生器８６は、信号φ８２の立上がりに応答して、遅延回路８４の遅延時間のパルス幅を持つ信号Ｒｅｆを出力する。
【００５３】
図１８はセルフリフレッシュモード時の外部制御信号の状態を示すタイミングチャートである。以下、図１５〜図１８に従ってセルフリフレッシュモードにおけるリフレッシュ動作について説明する。
【００５４】
セルフリフレッシュの開始コマンドは、クロック信号ＣＬＫの立上がりエッジで、外部制御信号ｅｘｔ．ＣＫＥ、ｅｘｔ．／ＣＳ、ｅｘｔ．／ＲＡＳおよびｅｘｔ．／ＣＡＳを「Ｌ」レベルに設定し、外部制御信号ｅｘｔ．／ＷＥを「Ｈ」レベルに設定することにより与えられる。
【００５５】
セルフリフレッシュの開始コマンドが与えられると、セルフリフレッシュ検出回路８０はセルフリフレッシュ検出信号ＳＲを「Ｈ」レベルの活性状態とする。応じて、内部発振器８１は、所定の周期でリセット信号Ｒｅｆを「Ｈ」レベルの活性状態とする。内部発振器８１は、リセット信号Ｒｅｆを「Ｈ」レベルにするたびにアドレスカウンタ７１のカウント値を１カウントアップする。活性制御回路７２ａおよび７２ｂは、このアドレスカウンタ７１からのバンクアドレスＲＢＡとリフレッシュ信号Ｒｅｆに応答して内部ＲＡＳ信号ｉｎｔ．ＲＡＳを発生する。したがって、リフレッシュ信号Ｒｅｆが「Ｈ」レベルになるたびに、バンク♯１および♯２のリフレッシュが交互に行なわれる。
【００５６】
一方、マルチプレクサ７４は、セルフリフレッシュ検出信号ＳＲに応答してアドレスカウンタ７１から与えられたリフレッシュアドレスを選択してアドレスバッファ７５に与える。また、列選択駆動回路７７ａおよび７７ｂは、セルフリフレッシュ検出信号ＳＲに応答して列選択イネーブル信号／ＣＥを不活性状態の「Ｈ」レベルに設定し、コラムデコーダ７８ａおよび７８ｂのデコード動作を禁止する。
【００５７】
セルフリフレッシュの終了コマンドは、クロック信号ＣＬＫの立上がりエッジで、外部制御信号ｅｘｔ．ＣＫＥおよびｅｘｔ．／ＣＳを「Ｈ」レベルに設定することにより与えられる。
【００５８】
セルフリフレッシュの終了コマンドが与えられると、セルフリフレッシュ検出回路８０はセルフリフレッシュ検出信号ＳＲを「Ｌ」レベルの非活性状態とする。応じて、内部発振器８１がリフレッシュ信号Ｒｅｆの出力を停止し、セルフリフレッシュモードが終了する。
【００５９】
上述のように、ＳＤＲＡＭはクロック信号ＣＬＫの立上がりエッジで外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳ、アドレス信号Ａｄｄ、データなどを取込んで動作するので、外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳなどに同期してアドレスやデータなどを取込み動作していた従来のＤＲＡＭに比べてアドレスなどのスキュー（タイミングのずれ）によるデータ入出力のマージンを確保せずに済み、サイクルタイムを高速化できるという利点を有する。また、システムによっては、連続した数ビットにアクセスする頻度が高い場合があり、この連続アクセスタイムを高速にすることによって、平均アクセスタイムをスタティックランダムアクセスメモリ（ＳＲＡＭ）に匹敵させることができる。
【００６０】
ところで、ＳＤＲＡＭにおいて、さらなる高速動作を実現するためにはクロック信号ＣＬＫからのアクセス時間を短くする必要がある。そこで、ディレイロックドループ（以下、ＤＬＬと称す。）回路をチップ内部に搭載して外部クロック信号ｅｘｔ．ＣＬＫより立上がり位相が進んだ内部クロック信号ｉｎｔ．ＣＬＫを発生させ、その内部クロック信号ｉｎｔ．ＣＬＫの立上がりエッジに応答してデータの入出力などを行なうことが提案された。
【００６１】
図１９は従来のＤＬＬ回路の構成を示すブロック図である。図１９を参照して、このＤＬＬ回路は、クロックバッファ９１，９６、位相比較器９２、チャージポンプ９３、ループフィルタ９４および電圧制御ディレイ回路９５を含む。
【００６２】
クロックバッファ９１は、図２０に示すように、直列接続されたＭ個（Ｍは正の整数である。）のインバータ９１．１〜９１．Ｍを含み、外部クロック信号ｅｘｔ．ＣＬＫを増幅してクロック信号ＥＣＬＫを出力する。クロック信号ＥＣＬＫは位相比較器９２および電圧制御ディレイ回路９５に与えられる。インバータ９１．１〜９１．Ｍのシンボルの大きさは、各インバータ９１．１〜９１．Ｍの負荷駆動能力の大きさを表わしており、インバータ９１．１〜９１．Ｍの負荷駆動能力は出力端に向かって徐々に増大している。後段のインバータ９１．２〜９１．Ｍの負荷駆動能力は前段のインバータ９１．１〜９１．Ｍ−１の負荷駆動能力の３〜４倍程度に設定される。インバータ９１．１〜９１．Ｍの数Ｍは位相比較器９２および電圧制御ディレイ回路９５の容量に応じて設定される。
【００６３】
クロックバッファ９６は、図２１に示すように、直列接続されたＮ個（Ｎは正の整数である。）のインバータ９６．１〜９６．Ｎを含み、電圧制御ディレイ回路９５の出力ＥＣＬＫ′を増幅して内部クロック信号ｉｎｔ．ＣＬＫおよびクロック信号ＲＣＬＫを出力する。内部クロック信号ｉｎｔ．ＣＬＫは、上述のとおりＳＤＲＡＭに供給される。クロック信号ＲＣＬＫは位相比較器９２に与えられる。クロックバッファ９６を構成するインバータ９６．１〜９６．Ｎの負荷駆動能力も、クロックバッファ９１と同様に、出力端に向かって徐々に増大している。インバータ９６．１〜９６．Ｎの数Ｎは負荷容量の大きさに応じて設定される。クロック信号ＲＣＬＫを出力するインバータ（図では９６．４）は、外部クロック信号ｅｘｔ．ＣＬＫと内部クロック信号ｉｎｔ．ＣＬＫの位相差が所定の値になるように選択される。
【００６４】
次に、図１９で示した位相比較器９２について説明する。図２２は位相比較器９２の構成を示す回路図である。図において、この位相比較器９２は、インバータ１００〜１０４、２入力ＮＡＮＤゲート１０５〜１１０、３入力ＮＡＮＤゲート１１１，１１２および４入力ＮＡＮＤゲート１１３を含む。
【００６５】
インバータ１００はクロックバッファ９１からのクロック信号ＥＣＬＫを受ける。インバータ１０１はクロックバッファ９６からのクロック信号ＲＣＬＫを受ける。ＮＡＮＤゲート１０５は、インバータ１００の出力とＮＡＮＤゲート１１１の出力を受け、信号φ１０５を出力する。ＮＡＮＤゲート１０６は、ＮＡＮＤゲート１０５，１０７の出力を受け、信号φ１０６を出力する。ＮＡＮＤゲート１０７はＮＡＮＤゲート１０６，１１３の出力を受け、ＮＡＮＤゲート１０８はＮＡＮＤゲート１０９，１１３の出力を受ける。ＮＡＮＤゲート１０９はＮＡＮＤゲート１０８，１１０の出力を受け、信号φ１０９を出力する。ＮＡＮＤゲート１１０は、インバータ１０１の出力とＮＡＮＤゲート１１２の出力を受け、信号φ１１０を出力する。
【００６６】
ＮＡＮＤゲート１１３は、ＮＡＮＤゲート１０５，１０６，１０９，１１０からの信号φ１０５，φ１０６，φ１０９，φ１１０を受け、リセット信号ＲＥＳを出力する。ＮＡＮＤゲート１１１は、ＮＡＮＤゲート１０５，１０６，１１３から信号φ１０５，φ１０６，ＲＥＳを受け、インバータ１０２，１０３を介してアップ信号／ＵＰを出力する。ＮＡＮＤゲート１１２は、ＮＡＮＤゲート１０９，１１０，１１３から信号φ１０９，φ１１０，ＲＥＳを受け、インバータ１０４を介してダウン信号ＤＯＷＮを出力する。
【００６７】
図２３は、クロック信号ＥＣＬＫ、クロック信号ＲＣＬＫ、２入力ＮＡＮＤゲート１０５の出力（すなわち信号φ１０５）、２入力ＮＡＮＤゲート１１０の出力（すなわち信号φ１１０）、４入力ＮＡＮＤゲート１１３の出力（すなわちリセット信号ＲＥＳ）、アップ信号／ＵＰおよびダウン信号ＤＯＷＮの相互の関係を示すタイミングチャートである。
【００６８】
図２２および図２３の説明に先立ち、まずクロック信号ＥＣＬＫ，ＲＣＬＫのいずれもが「Ｈ」レベルにある場合を考える。この場合には、ゲート１０５，１１０はいずれも必ず「Ｈ」レベルを出力する。仮にゲート１０６，１０９の出力が「Ｈ」レベルであった場合には、ゲート１１３の出力は「Ｌ」レベルとなり、ゲート１０７，１０８の出力は「Ｈ」レベルになって結局ゲート１０６，１０９の出力は「Ｌ」レベルとなる。このため、ゲート１１１，１１２は、クロック信号ＥＣＬＫ，ＲＣＬＫのいずれもが「Ｈ」レベルにある限り、常に「Ｈ」レベルを出力することがわかる。このような状態の後、クロック信号ＥＣＬＫ，ＲＣＬＫが「Ｌ」レベルに転じれば、ゲート１０５，１１０の出力は「Ｌ」レベルになり、ゲート１０６，１０９は「Ｈ」レベルを出力することとなる。
【００６９】
この後、図２３に示すように、まずクロック信号ＥＣＬＫが立上がり、次いでクロック信号ＲＣＬＫが位相Ｔ１だけ遅れて立上がる場合を説明する。クロック信号ＥＣＬＫの立上がりを受けてゲート１０５の出力φ１０５が「Ｈ」レベルに転じる。しかし、クロック信号ＲＣＬＫは「Ｌ」レベルのままなので、ゲート１１０の出力φ１１０は「Ｌ」レベルを継続し、ゲート１１３の出力ＲＥＳは「Ｈ」レベルから変わらない。このため、ゲート１１１の出力が「Ｌ」レベルへと変化する。一方、ゲート１１２の出力は「Ｈ」レベルのまま変化しない。
【００７０】
次いでクロック信号ＲＣＬＫが立上ると、ゲート１１０の出力φ１１０が「Ｈ」レベルに転じ、ゲート１１３の４つの入力がすべて「Ｈ」レベルとなってゲート１１３の出力ＲＥＳが「Ｌ」レベルへと遷移する。その結果、ゲート１１１の出力は「Ｌ」レベルから再び「Ｈ」レベルへと変化し、ゲート１１１はクロック信号ＥＣＬＫとクロック信号ＲＣＬＫの位相差を反映したパルス信号を出力する。一方、ゲート１１２の出力は、ゲート１１０の出力が「Ｈ」レベルに変わるのを受けて「Ｌ」レベルに転じるものの、直後にゲート１１３の出力が「Ｌ」レベルへと変化するため、直ぐに「Ｈ」レベルに戻る。このためゲート１１２は、クロック信号ＥＣＬＫとクロック信号ＲＣＬＫの位相差とは無関係の一定の幅のパルス信号を出力する。
【００７１】
クロック信号ＲＣＬＫがまず立下がり、次いでクロック信号ＥＣＬＫが立上がる場合は、アップ信号／ＵＰとダウン信号ＤＯＷＮの関係が逆になるだけで同様であるので説明は省略される。
【００７２】
つまり、位相比較器９２は、図２４に示すように、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも遅れている場合は一定のパルス幅のアップ信号／ＵＰと位相差に応じたパルス幅のダウン信号ＤＯＷＮを出力し、クロック信号ＥＣＬＫとＲＣＬＫの位相が一致している場合は同じパルス幅の信号／ＵＰとＤＯＷＮを出力し、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも進んでいる場合は一定のパルス幅のダウン信号ＤＯＷＮと位相差に応じたパルス幅のアップ信号／ＵＰを出力する。
【００７３】
図２５は図１９に示したチャージポンプ９３およびループフィルタ９４の構成を示す回路図である。図２５を参照して、チャージポンプ９３は電源電位ライン１２１と接地電位ライン１２２の間に直列接続された定電流源１２３、ＰチャネルＭＯＳトランジスタ１２４、ＮチャネルＭＯＳトランジスタ１２５および定電流源１２６を含む。ＰチャネルＭＯＳトランジスタ１２４のゲートはアップ信号／ＵＰを受け、ＮチャネルＭＯＳトランジスタ１２５のゲートはダウン信号ＤＯＷＮを受ける。ＰチャネルＭＯＳトランジスタ１２４とＮチャネルＭＯＳトランジスタ１２５の接続ノードＮ１２４がチャージポンプ９３の出力ノードとなる。ループフィルタ９４は、チャージポンプ９３の出力ノードＮ１２４と接地電位ライン１２２の間に直列接続された抵抗１２７およびキャパシタ１２８を含む。
【００７４】
次に、図２５に示したチャージポンプ９３およびループフィルタ９４の動作について説明する。アップ信号／ＵＰおよびダウン信号ＤＯＷＮがともに「Ｌ」レベルになると、ＰチャネルＭＯＳトランジスタ１２４が導通状態になり、ＮチャネルＭＯＳトランジスタ１２５が非導通状態になって、電源電位ライン１２１→定電流源１２３→ＰチャネルＭＯＳトランジスタ１２４→ノードＮ１２４→抵抗１２７を介してキャパシタ１２８に電荷が供給される。これにより、ノードＮ１２４の電圧すなわち制御電圧ＶＣＯｉｎが徐々に上昇する。
【００７５】
逆に、アップ信号／ＵＰおよびダウン信号ＤＯＷＮがともに「Ｈ」レベルになると、ＰチャネルＭＯＳトランジスタ１２４は非導通状態になりＮチャネルＭＯＳトランジスタ１２５は導通状態になって、キャパシタ１２８→抵抗１２７→ノードＮ１２４→ＮチャネルＭＯＳトランジスタ１２５→定電流源１２６→接地電位ライン１２２の経路でキャパシタ１２８の電荷が流出する。したがって、制御電圧ＶＣＯｉｎが徐々に下降する。
【００７６】
また、アップ信号／ＵＰが「Ｌ」レベルとなり、ダウン信号ＤＯＷＮが「Ｈ」レベルになるとＭＯＳトランジスタ１２４，１２５はともに導通状態となり、ノードＮ１２４に流入する電荷量とノードＮ１２４から流出する電荷量が等しくなり、制御電圧ＶＣＯｉｎは変化しない。
【００７７】
逆に、アップ信号／ＵＰが「Ｈ」レベルとなりダウン信号ＤＯＷＮが「Ｌ」レベルになるとＭＯＳトランジスタ１２４，１２５がともに非導通状態となり、ノードＮ１２４がフローティング状態となり制御電圧ＶＣＯｉｎは変化しない。
【００７８】
つまり、チャージポンプ９３およびループフィルタ９４の出力である制御電圧ＶＣＯｉｎは、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも遅れている場合は徐々に下降し、クロック信号ＥＣＬＫとＲＣＬＫの位相が一致している場合は変化せず、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも進んでいる場合は徐々に上昇する。
【００７９】
図２６は図１９に示した電圧制御ディレイ回路９５の構成を示す一部省略した回路図である。図２６を参照して、この電圧制御ディレイ回路９５は、バイアス発生回路１３０と、直列接続されたＫ個（Ｋは正の整数である。）の遅延時間可変素子１４０．１〜１４０．Ｋを含む。
バイアス発生回路１３０は、ＰチャネルＭＯＳトランジスタ１３１，１３２とＮチャネルＭＯＳトランジスタ１３３，１３４を含む。ＰチャネルＭＯＳトランジスタ１３１およびＮチャネルＭＯＳトランジスタ１３３は電源電位ライン１２１と接地電位ライン１２２の間に直列接続される。ＰチャネルＭＯＳトランジスタ１３２とＮチャネルＭＯＳトランジスタ１３４は電源電位ライン１２１と接地電位ライン１２２の間に直列接続される。ＰチャネルＭＯＳトランジスタ１３１，１３２のゲートは共通接続されるとともにＰチャネルＭＯＳトランジスタ１３１のドレインに接続される。すなわち、ＰチャネルＭＯＳトランジスタ１３１と１３２はカレントミラー回路を構成する。ＮチャネルＭＯＳトランジスタ１３３のゲートは制御電圧ＶＣＯｉｎを受ける。ＮチャネルＭＯＳトランジスタ１３４のゲートはそのドレインに接続される。
【００８０】
ＮチャネルＭＯＳトランジスタ１３３には制御電圧ＶＣＯｉｎに応じて増減する電流Ｉａが流れる。ＭＯＳトランジスタ１３３と１３１は直列接続され、ＭＯＳトランジスタ１３１と１３２はカレントミラー回路を構成し、ＭＯＳトランジスタ１３２と１３４は直列接続されているので、４つのＭＯＳトランジスタ１３１〜１３４には同じ電流Ｉａが流れる。ただし、ＭＯＳトランジスタ１３１と１３２のトランジスタサイズは同一であるものとする。
【００８１】
遅延時間可変素子１４０．１は、電源電位ライン１２１と接地電位ライン１２２の間に直列接続されたＰチャネルＭＯＳトランジスタ１４１．１，１４２．１およびＮチャネルＭＯＳトランジスタ１４３．１，１４４．１を含む。ＰチャネルＭＯＳトランジスタ１４１．１のゲートは、バイアス発生回路１３０のＰチャネルＭＯＳトランジスタ１３２のゲートに接続される。ＭＯＳトランジスタ１４２．１，１４３．１のゲートは共通接続され、ＭＯＳトランジスタ１４２．１，１４３．１はインバータ１４５．１を構成する。ＮチャネルＭＯＳトランジスタ１４４．１のゲートは、バイアス発生回路１３０のＮチャネルＭＯＳトランジスタ１３４のゲートに接続される。他の遅延時間可変素子１４０．２〜１４０．Ｋも同様である。インバータ１４５．１〜１４５．Ｋは直列接続される。インバータ１４５．１はクロック信号ＥＣＬＫを受け、インバータ１４５．Ｋがクロック信号ＥＣＬＫ′を出力する。
【００８２】
次に、図２６に示した電圧制御ディレイ回路９５の動作について説明する。ＰチャネルＭＯＳトランジスタ１４１．１〜１４１．ＫのゲートはともにＰチャネルＭＯＳトランジスタ１３２のゲートに接続され、ＮチャネルＭＯＳトランジスタ１４４．１〜１４４．ＫのゲートはともにＮチャネルＭＯＳトランジスタ１３４のゲートに接続されているので、各遅延時間可変素子１４０．１〜１４０．Ｋにも制御電圧ＶＣＯｉｎに応じた電流Ｉａが流れる。
【００８３】
制御電圧ＶＣＯｉｎが増大して電流Ｉａが増大すると、各インバータ１４５．１〜１４５．Ｋの反転時間が短くなり、電圧制御ディレイ回路９５の遅延時間が短くなる。
【００８４】
また、制御電圧ＶＣＯｉｎが減少して電流Ｉａが減少すると、各インバータ１４５．１〜１４５．Ｋの反転時間が長くなり、電圧制御ディレイ回路９５の遅延時間が長くなる。
【００８５】
次に、図１９に示したＤＬＬ回路の動作について説明する。クロック信号ＲＣＬＫの位相がクロック信号ＥＣＬＫよりも遅れている場合は、位相比較器９２はクロック信号ＥＣＬＫとＲＣＬＫの位相差に応じたパルス幅のアップ信号／ＵＰと、所定のパルス幅のダウン信号ＤＯＷＮを出力する。応じてチャージポンプ９３がループフィルタ９４に電荷を供給し、これにより制御電圧ＶＣＯｉｎが上昇し、電圧制御回路ディレイ９５の遅延時間が短くなる。したがって、クロック信号ＲＣＬＫの位相が進み、クロック信号ＥＣＬＫとＲＣＬＫの位相差は小さくなる。
【００８６】
逆に、クロック信号ＲＣＬＫの位相がクロック信号ＥＣＬＫよりも進んでいる場合は、位相比較器９２はクロック信号ＲＣＬＫとＥＣＬＫの位相差に応じたパルス幅のダウン信号ＤＯＷＮと、所定のパルス幅のアップ信号／ＵＰを出力する。応じてループフィルタ９４からチャージポンプ９３に電荷が流出し、これにより制御電圧ＶＣＯｉｎが下降し電圧制御ディレイ回路９５の遅延時間が長くなる。したがって、クロック信号ＲＣＬＫの位相が遅れ、クロック信号ＲＣＬＫとＥＣＬＫの位相差が小さくなる。
【００８７】
このような過程を繰返し、ついにはクロック信号ＲＣＬＫとＥＣＬＫの位相差が一致する。このとき図２７に示すように、外部クロック信号ｅｘｔ．ＣＬＫに比べて所望の値だけ位相が進んだ内部クロック信号ｉｎｔ．ＣＬＫがクロックバッファ９６から出力される。
【００８８】
【発明が解決しようとする課題】
しかしながら、従来のＤＬＬ回路をＳＤＲＡＭにそのまま搭載したのでは、ＤＬＬ回路は、リフレッシュモードのように内部クロック信号ｉｎｔ．ＣＬＫを必要としないモードにおいても、外部クロック信号ｅｘｔ．ＣＬＫが入力されている限り内部クロック信号ｉｎｔ．ＣＬＫを出力し続けることとなり、ＤＬＬ回路において電流が無駄に消費されるという問題があった。
【００８９】
それゆえに、この発明の主たる目的は、消費電力が小さな同期型半導体記憶装置を提供することである。
【００９０】
【課題を解決するための手段】
この発明の同期型半導体記憶装置は、外部クロック信号に同期して動作する同期型半導体記憶装置であって、各々が行列状に配列された複数のメモリセルを含む複数のメモリアレイ、前記外部クロック信号と参照クロック信号を受け、該２つのクロック信号の位相差に応じた制御信号を出力する位相比較器、前記制御信号に応じた時間だけ前記外部クロック信号を遅延させ前記参照クロック信号として出力する遅延回路、前記参照クロック信号を予め定められた時間だけ遅延させた内部クロック信号に同期して、前記複数のメモリアレイのうちの選択されたメモリセルと外部との間でデータ信号の授受を行なうためのデータ入出力回路、および前記内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する制御回路を備えたことを特徴としている。
【００９１】
また、前記内部クロック信号を必要としないモードは、前記複数のメモリアレイのうちの先にリフレッシュされたメモリアレイと異なるメモリアレイのリフレッシュを指示するオートリフレッシュモードであって、前記制御回路は、前記オートリフレッシュモードが指示されたことに応じて、所定の時間だけオートリフレッシュ検出信号を出力する第１の信号発生回路と、前記第１の信号発生回路から前記オートリフレッシュ検出信号が出力されたことに応じて、前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する第１のゲート回路とを含むこととしてもよい。
【００９２】
また、前記内部クロック信号を必要としないモードは、前記複数のメモリアレイを順次リフレッシュすることを指示するセルフリフレッシュモードであって、前記制御回路は、前記セルフリフレッシュモードの開始が指示されてからそのセルフリフレッシュモードの終了が指示されるまでの間にセルフリフレッシュ検出信号を出力する第２の信号発生回路と、前記第２の信号発生回路から前記セルフリフレッシュ検出信号が出力されたことに応じて、前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する第２のゲート回路とを含むこととしてもよい。
【００９３】
また、前記制御回路は、前記第２の信号発生回路から前記セルフリフレッシュ検出信号が出力されたことに応じて、所定の周期で活性化信号を出力する第３の信号発生回路と、前記第３の信号発生回路から前記活性化信号が出力されたことに応じて、前記外部クロック信号を前記位相比較器および前記遅延回路に与える第３のゲート回路とを含むこととしてもよい。
【００９４】
また、前記第３の信号発生回路から前記活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えてもよい。
【００９５】
【作用】
この発明の同期型半導体記憶装置は、内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ外部クロック信号の位相比較器および遅延回路への入力を遮断する制御回路を備える。したがって、内部クロック信号が不要であるモードにおいて内部クロック信号が生成されるのを防止することができ、消費電力の低減化を図ることができる。
【００９６】
また、制御回路は、オートリフレッシュモードが指定されたことに応じてオートリフレッシュ検出信号を出力する第１の信号発生回路と、オートリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第１のゲート回路とを含むこととすれば、オートリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【００９７】
また、制御回路は、セルフリフレッシュモードが指定されたことに応じてセルフリフレッシュ検出信号を出力する第２の信号発生回路と、セルフリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第２のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【００９８】
また、制御回路は、セルフリフレッシュ検出信号が指定されたことに応じて所定の周期で活性化信号を出力する第３の信号発生回路と、活性化信号に応答して外部クロック信号を位相比較器および遅延回路に与える第３のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号を間欠的に生成することができる。
【００９９】
また、第３の信号発生回路から活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えれば、セルフリフレッシュを容易に行なうことができる。
【０１００】
【実施例】
［実施例１］
図１は、この発明の第１実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。図１を参照して、このＤＬＬ回路が図１９で示したＤＬＬ回路と異なる点は、リフレッシュコントロール回路１が新たに設けられている点である。
【０１０１】
リフレッシュコントロール回路１は、図２に示すように、制御信号入力端子１ａ，１ｂ、クロック信号入力端子１ｃ，１ｄおよびクロック信号出力端子１ｅ，１ｇ，１ｆを含む。制御信号入力端子１ａにはオートリフレッシュ検出回路７０からのオートリフレッシュ検出信号ＡＲが入力される。制御信号入力端子１ｂにはセルフリフレッシュ検出回路８０からのセルフリフレッシュ検出信号ＳＲが入力される。クロック信号入力端子１ｃにはクロックバッファ９１からのクロック信号ＥＣＬＫが入力される。クロック信号入力端子１ｄにはクロックバッファ９６からのクロック信号ＲＣＬＫが入力される。クロック信号出力端子１ｅ，１ｆ，１ｇからは、それぞれクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３が出力される。クロック信号ＣＬＫ１，ＣＬＫ２は位相比較器９２に入力される。クロック信号ＣＬＫ３は電圧制御ディレイ回路９５に入力される。
【０１０２】
また、リフレッシュコントロール回路１は、ＯＲゲート２、インバータ３およびトランスファゲート４，５を含む。トランスファゲート４は、クロック信号入力端子１ｃとクロック信号出力端子１ｅの間に接続される。クロック信号出力端子１ｅと１ｇは共通接続される。トランスファゲート５は、クロック信号入力端子１ｄとクロック信号出力端子１ｆの間に接続される。ＯＲゲート２は、制御信号入力端子１ａ，１ｂを介してオートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲを受ける。ＯＲゲート２の出力は、トランスファゲート４，５のＰチャネルＭＯＳトランジスタ側のゲート４ａ，５ａに直接入力されるとともに、インバータ３を介してトランスファゲート４，５のＮチャネルＭＯＳトランジスタ側のゲート４ｂ，５ｂに入力される。
【０１０３】
次に、動作について説明する。オートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲがともに非活性状態の「Ｌ」レベルである場合は、ＯＲゲート２は「Ｌ」レベルを出力し、トランスファゲート４，５は導通状態となる。これにより、クロックバッファ９１からのクロック信号ＥＣＬＫが位相比較器９２および電圧制御ディレイ回路９５に入力されるとともに、クロックバッファ９６からのクロック信号ＲＣＬＫが位相比較器９２に入力され、ＤＬＬ回路が動作する。
【０１０４】
また、オートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲのうちのいずれか一方が活性状態の「Ｈ」レベルである場合は、ＯＲゲート２は「Ｈ」レベルを出力し、トランスファゲート４，５が遮断状態となる。これにより、クロックバッファ９１，９６から位相比較器９２および電圧制御ディレイ回路９５へのクロック信号ＥＣＬＫ，ＲＣＬＫの入力が遮断され、ＤＬＬ回路が停止する。
【０１０５】
この実施例においては、内部クロック信号ｉｎｔ．ＣＬＫを必要としないオートリフレッシュモードまたはセルフリフレッシュモードが指示されたことに応じてＤＬＬ回路が停止するようにしたので、リフレッシュモードにおける消費電流の低減化を図ることができる。
【０１０６】
なお、この実施例では、内部クロック信号ｉｎｔ．ＣＬＫをＤＬＬ回路で生成したが、内部クロック信号ｉｎｔ．ＣＬＫを位相同期ループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ、以下、ＰＬＬと略記する）回路で生成するとともに、オートリフレッシュ検出信号ＡＲまたはセルフリフレッシュ検出信号ＳＲに応答してＰＬＬ回路が停止するようにしてもよい。
【０１０７】
［実施例２］
実施例１ではオートリフレッシュモードまたはセルフリフレッシュモードにおいてＤＬＬ回路を完全に停止させた。しかし、セルフリフレッシュモードの時間が長い場合は、図２５で示したチャージポンプ９３およびループフィルタ９４の出力電圧ＶＣＯｉｎがＤＬＬ回路の停止中に変化してしまい、ＤＬＬ回路が同期状態から外れてしまう。したがって、セルフリフレッシュモードが終了した後に通常の動作が可能になるまでの復帰時間が長くなってしまう。そこで、この実施例では、セルフリフレッシュモードにおいてＤＬＬ回路を間欠的に動作させることにより、セルフリフレッシュモード終了後の復帰時間の短縮化を図る。
【０１０８】
図３は、この発明の第２実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。図３を参照して、このＤＬＬ回路が図１で示したＤＬＬ回路と異なる点は、リフレッシュコントロール回路１の代わりにリフレッシュコントロール回路１０が設けられている点である。
【０１０９】
リフレッシュコントロール回路１０は、図４に示すように、制御信号入力端子１０ａ，１０ｂ，１０ｃ、クロック信号入力端子１０ｄ，１０ｅおよびクロック信号出力端子１０ｆ，１０ｇ，１０ｈを含む。制御信号入力端子１０ａにはオートリフレッシュ検出回路７０からのオートリフレッシュ検出信号ＡＲが入力される。制御信号入力端子１０ｂにはセルフリフレッシュ検出回路８０からのセルフリフレッシュ検出信号ＳＲが入力される。制御信号入力端子１０ｃには図１５で示した内部発振器８１からのリフレッシュ信号Ｒｅｆが入力される。クロック信号入力端子１０ｄにはクロックバッファ９１からのクロック信号ＥＣＬＫが入力される。クロック信号入力端子１０ｅにはクロックバッファ９６からのクロック信号ＲＣＬＫが入力される。クロック信号出力端子１０ｅ，１０ｆ，１０ｇからは、それぞれクロック信号ＣＬＫ１′，ＣＬＫ２′，ＣＬＫ３′が出力される。クロック信号ＣＬＫ１′，ＣＬＫ２′は位相比較器９２に入力される。クロック信号ＣＬＫ３′は電圧制御ディレイ回路９５に入力される。
【０１１０】
また、リフレッシュコントロール回路１０は、ゲート回路１１，１２および２接点の切換スイッチ１３，１４，１５を含む。ゲート回路１１は、入力端子１０ａ，１０ｂ，１０ｄ，１０ｅからオートリフレッシュ検出信号ＡＲ、セルフリフレッシュ検出信号ＳＲおよびクロック信号ＥＣＬＫ，ＲＣＬＫを受け、クロック信号ＣＬＫ１１，ＣＬＫ１２，ＣＬＫ１３を出力する。ゲート回路１１の構成および動作は、図２で示したリフレッシュコントロール回路１と同様である。すなわち、ゲート回路１１は、オートリフレッシュ検出回路ＡＲまたはセルフリフレッシュ検出信号ＳＲが非活性状態の「Ｌ」レベルであるときクロック信号ＥＣＬＫ，ＲＣＬＫを通過させる。ゲート回路１１を通過したクロック信号ＥＣＬＫはクロック信号ＣＬＫ１１，ＣＬＫ１３となり、ゲート回路１１を通過したクロック信号ＲＣＬＫはクロック信号ＣＬＫ１２となる。また、ゲート回路１１は、オートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲのうちのいずれか一方が活性状態の「Ｈ」レベルであるときクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止する。
【０１１１】
ゲート回路１２は、入力端子１０ｃ，１０ｄ，１０ｅからリフレッシュ信号Ｒｅｆおよびクロック信号ＥＣＬＫ，ＲＣＬＫを受け、クロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３を出力する。ゲート回路１２は、リフレッシュ信号Ｒｅｆが非活性状態の「Ｌ」レベルであるときクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止する。また、ゲート回路１２は、リフレッシュ信号Ｒｅｆが活性状態の「Ｈ」レベルに立上がった後、まずクロック信号ＥＣＬＫを通過させる。このとき通過したクロック信号ＥＣＬＫがクロック信号ＣＬＫ２３となる。このクロック信号ＣＬＫ２３は、図３で示した電圧制御ディレイ回路９５およびクロックバッファ９６で１クロックだけ遅延されてクロック信号ＲＣＬＫとなる。ゲート回路１２は、このクロック信号ＲＣＬＫが帰還したときにクロック信号ＥＣＬＫ，ＲＣＬＫを通過させる。このとき通過したクロック信号ＥＣＬＫ，ＲＣＬＫがクロック信号ＣＬＫ２１，ＣＬＫ２２となる。
【０１１２】
図５はゲート回路１２の構成を示す回路図である。図５を参照して、このゲート回路１２は、２入力ＮＡＮＤゲート２０〜３１、３入力ＮＡＮＤゲート３２、インバータ３３〜３７、２入力ＮＯＲゲート３８〜４０および遅延回路４１を含む。ＮＡＮＤゲート２１と２２，２３と２４は、それぞれフリップフロップＦＦ１，ＦＦ２を構成する。ＮＡＮＤゲート２５と２６はマスタゲートＧ１を構成し、ＮＡＮＤゲート２７と２８はマスタフリップフロップＦＦ３を構成し、ＮＡＮＤゲート２９と３０はスレーブゲートＧ２を構成し、ＮＡＮＤゲート３１と３２はスレーブフリップフロップＦＦ４を構成する。ゲートＧ１，Ｇ２とフリップフロップＦ３，Ｆ４とインバータ３４は、マスタスレーブフリップフロップ４２を構成する。
【０１１３】
リフレッシュ信号Ｒｅｆは遅延回路４１を介してＮＡＮＤゲート２０の一方入力ノードに入力され、クロック信号ＥＣＬＫはインバータ３３を介してＮＡＮＤゲート２０の他方入力ノードに入力される。フリップフロップＦＦ１はリフレッシュ信号Ｒｅｆによってセットされ、ＮＡＮＤゲート２０の出力φ２０によってリセットされる。ＮＯＲゲート３８はフリップフロップＦＦ１の出力φ２１とインバータ３３の出力を受ける。ＮＯＲゲート３８の出力はクロック信号ＣＬＫ２３となる。
【０１１４】
フリップフロップＦＦ２はリフレッシュ信号Ｒｅｆによってセットされ、クロック信号ＣＬＫ２３によってリセットされる。マスタスレーブフリップフロップ４２は、クロック信号ＣＬＫ２３によって制御され、フリップフロップＦＦ２の出力を受ける。スレーブフリップフロップＦＦ４はＮＡＮＤゲート３０の出力とリフレッシュ信号Ｒｅｆの論理積信号によってセットされる。
【０１１５】
スレーブフリップフロップＦＦ４の反転出力φ３１はインバータ３５に入力される。ＮＯＲゲート３９は、インバータ３５の出力とクロック信号ＥＣＬＫを受ける。インバータ３６は、ＮＯＲゲート３９の出力を受けクロック信号ＣＬＫ２１を出力する。ＮＯＲゲート４０は、インバータ３５の出力とクロック信号ＲＣＬＫを受ける。インバータ３７は、ＮＯＲゲート４０の出力を受けクロック信号ＣＬＫ２２を出力する。
【０１１６】
次に、図５で示したゲート回路１２の動作について説明する。まず、図５の回路のうちリフレッシュ信号Ｒｅｆおよびクロック信号ＥＣＬＫを受けクロック信号ＣＬＫ２３を出力する回路について説明する。リフレッシュ信号Ｒｅｆが非活性状態の「Ｌ」レベルである場合、フリップフロップＦＦ１がセットされフリップフロップＦＦ１の出力φ２１が「Ｈ」レベルに固定される。したがって、ＮＯＲゲート３８の出力であるクロック信号ＣＬＫ２３はクロック信号ＥＣＬＫと関係なく「Ｌ」レベルとなる。
【０１１７】
また、リフレッシュ信号Ｒｅｆが活性状態の「Ｈ」レベルである場合は、フリップフロップＦＦ１がリセットされフリップフロップＦＦ１の出力φ２１が「Ｌ」レベルに固定される。したがって、クロック信号ＥＣＬＫは、インバータ３３で反転された後ＮＯＲゲート３８を通過し、クロック信号ＣＬＫ２３となる。
【０１１８】
より詳しく説明すると、図６に示すようにクロック信号ＥＣＬＫが「Ｌ」レベルであるときにリフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がった場合と、図７に示すようにクロック信号ＥＣＬＫが「Ｈ」レベルであるときにリフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がった場合で動作は異なる。
【０１１９】
すなわち、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がったときにクロック信号ＥＣＬＫが「Ｌ」レベルであればＮＡＮＤゲート２０の出力φ２０が「Ｌ」レベルになり、フリップフロップＦＦ１がリセットされてフリップフロップＦＦ１の出力φ２１が「Ｌ」レベルになる。したがって、クロック信号ＥＣＬＫはＮＯＲゲート３８を通過する。
【０１２０】
一方、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がったときにクロック信号ＥＣＬＫが「Ｈ」レベルであればＮＯＲゲート２０の出力φ２０が「Ｈ」レベルになり、フリップフロップＦＦ１がリセットされずフリップフロップＦＦ１の出力φ２１が「Ｈ」レベルになる。したがって、クロック信号ＥＣＬＫはＮＯＲゲート３８を通過しない。その後クロック信号ＥＣＬＫが「Ｌ」レベルになったときにフリップフロップＦＦ１の出力φ２１が「Ｌ」レベルになり、クロック信号ＥＣＬＫがＮＯＲゲート３８を通過することとなる。つまり、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がった後、クロック信号ＥＣＬＫが「Ｌ」レベルに変化した後にクロック信号ＥＣＬＫがＮＯＲゲート３８を通過する。
【０１２１】
次に、図５に示した回路のうちクロック信号Ｒｅｆおよびクロック信号ＣＬＫ２３，ＥＣＬＫ，ＲＣＬＫを受けて、クロック信号ＣＬＫ２１，ＣＬＫ２２を出力する回路について説明する。図８を参照して、リフレッシュ信号Ｒｅｆおよびクロック信号ＣＬＫ２３が「Ｌ」レベルである状態からリフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がるとフリップフロップＦＦ２がリセットされフリップフロップＦＦ２の出力φ２４が「Ｌ」レベルに立下がる。このときフリップフロップＦＦ２の反転出力φ２３は「Ｈ」レベルのままである。
【０１２２】
フリップフロップＦＦ２の出力は、この後クロック信号ＣＬＫ２３が「Ｈ」レベルになったときにマスタゲートＧ１を介してマスタフリップフロップＦＦ３に伝達され、次いでクロック信号ＣＬＫ２３が「Ｌ」レベルになったときにさらにスレーブゲートＧ２を介してスレーブフリップフロップＦＦ４に伝達される。つまり、スレーブフリップフロップＦＦ４の反転出力φ３１は、フリップフロップＦＦ２の出力φ２４の立下がりから１クロック後に立上がる。
【０１２３】
フリップフロップＦＦ４の反転出力φ３１が「Ｈ」レベルに立上がると、インバータ３５の出力φ３５は「Ｌ」レベルに立下がる。これにより、クロック信号ＥＣＬＫがＮＯＲゲート３９を通過し、インバータ３６で反転されクロック信号ＣＬＫ２１となる。同時に、クロック信号ＲＣＬＫがＮＯＲゲート４０を通過し、インバータ３７で反転されクロック信号ＣＬＫ２２となる。
【０１２４】
所定の時間が経過した後、リフレッシュ信号Ｒｅｆが「Ｌ」レベルに立下がると、フリップフロップＦＦ１がセットされフリップフロップＦＦ１の出力φ２１が「Ｈ」レベルになり、ＮＯＲゲート３８の出力であるクロック信号ＣＬＫ２３が「Ｌ」レベルに固定される。これにより、マスタスレーブフリップフロップ４２の伝達動作が停止される。また、フリーブフリップフロップＦＦ４がセットされスレーブフリップフロップＦＦ４の反転出力φ３１は「Ｌ」レベルとなり、ＮＯＲゲート３９，４０によってクロック信号ＥＣＬＫ，ＲＣＬＫの通過が阻止される。
【０１２５】
したがって、図５で示したゲート回路１２によれば、図９に示すように、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立下がった後まずクロック信号ＣＬＫ２３を出力し、その１クロック後にクロック信号ＣＬＫ２１，ＣＬＫ２２を出力することができ、リフレッシュ信号Ｒｅｆが「Ｌ」レベルに立下がった後クロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３の出力を同時に停止することができる。これにより、クロック信号ＣＬＫ２１，ＣＬＫ２２の位相比較器９２への供給および供給の停止が同時に行なわれることとなり、位相比較器９２の動作が不安定になることがない。
【０１２６】
図４において、切換スイッチ１３，１４，１５は、それぞれ２つの切換接点１３ａ，１３ｂ；１４ａ，１４ｂ；１５ａ，１５ｂと１つの共通接点１３ｃ，１４ｃ，１５ｃとを含む。切換スイッチ１３，１４，１５の一方の切換接点１３ａ，１４ａ，１５ａは、それぞれゲート回路１１からクロック信号ＣＬＫ１１，ＣＬＫ１２，ＣＬＫ１３を受ける。切換スイッチ１３，１４，１５の他方の切換接点１３ｂ，１４ｂ，１５ｂは、それぞれゲート回路１２からクロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３を受ける。切換スイッチ１３，１４，１５の共通接点１３ｃ，１４ｃ，１５ｃは、それぞれリフレッシュコントロール回路１０のクロック信号出力端子１０ｆ，１０ｇ，１０ｈに接続される。
【０１２７】
また、切換スイッチ１３，１４，１５は、ともにセルフリフレッシュ検出信号ＳＲによって制御される。セルフリフレッシュ検出信号ＳＲが非活性状態の「Ｌ」レベルであるとき、スイッチ１３，１４，１５の一方の切換接点１３ａ，１４ａ，１５ａと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。セルフリフレッシュ検出信号ＳＲが活性状態の「Ｈ」レベルであるとき、スイッチ１３，１４，１５の他方の切換接点１３ｂ，１４ｂ，１５ｂと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。
【０１２８】
次に、図３〜図９で示したＤＬＬ回路の動作について説明する。オートリフレッシュモードおよびセルフリフレッシュモード以外のモードが指示されオートリフレッシュ検出信号ＡＲ、セルフリフレッシュ検出信号ＳＲおよびリフレッシュ信号Ｒｅｆがともに非活性状態の「Ｌ」レベルである場合は、ゲート回路１１がクロック信号ＥＣＬＫ，ＲＣＬＫを通過させ、ゲート回路１２がクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止する。また、スイッチ１３，１４，１５の一方の切換接点１３ａ，１４ａ，１５ａと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。これにより、クロックＥＣＬＫがゲート回路１１およびスイッチ１３，１５を介して位相比較器９２および電圧制御ディレイ回路９５に入力されるとともに、クロック信号ＲＣＬＫがゲート回路１１およびスイッチ１４を介して位相比較器９２に入力され、ＤＬＬ回路が動作する。
【０１２９】
また、オートリフレッシュモードが指示され、オートリフレッシュ検出信号ＡＲが活性状態の「Ｈ」レベルでありセルフリフレッシュ検出信号ＳＲおよびリフレッシュ信号Ｒｅｆが非活性状態の「Ｌ」レベルである場合は、ゲート回路１１，１２がともにクロック信号ＥＣＬＫ，ＲＣＬＫの通過を遮断する。したがって、クロック信号ＥＣＬＫ，ＲＣＬＫの位相比較器９２および電圧制御ディレイ回路９５への入力が遮断され、ＤＬＬ回路が停止する。
【０１３０】
また、セルフリフレッシュモードが指示され、オートリフレッシュ検出信号ＡＲが非活性状態の「Ｌ」レベルでありセルフリフレッシュ検出信号ＳＲが活性状態の「Ｈ」レベルでありリフレッシュ信号Ｒｅｆが周期的に「Ｈ」レベルになる場合は、ゲート回路１１がクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止し、ゲート回路１２はリセット信号Ｒｅｆが「Ｈ」レベルになったことに応じてクロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３を出力する。また、スイッチ１３，１４，１５の他方の切換接点１３ｂ，１４ｂ，１５ｂと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。
【０１３１】
したがって、リフレッシュ信号Ｒｅｆが「Ｈ」レベルになったときクロック信号ＣＬＫ２１，ＣＬＫ２２がスイッチ１３，１４を介して位相比較器９２に入力されるとともに、クロック信号ＣＬＫ２３がスイッチ１５を介して電圧制御ディレイ回路９５に入力され、ＤＬＬ回路が間欠的に動作する。
【０１３２】
この実施例においては、セルフリフレッシュモードが指示されたことに応じて、ＤＬＬ回路が間欠的に動作するようにしたので、消費電流の低減化とセルフリフレッシュモード終了後の復帰時間の短縮化を図ることができる。
【０１３３】
【発明の効果】
以上のように、この発明の同期型半導体記憶装置にあっては、内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ外部クロック信号の位相比較器および遅延回路への入力を遮断するので、内部クロック信号が不要であるモードにおいて内部クロック信号が生成されるのを防止することができ、消費電流の低減化を図ることができる。
【０１３４】
また、制御回路は、オートリフレッシュモードが指示されたことに応じてオートリフレッシュ検出信号を出力する第１の信号発生回路と、オートリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第１のゲート回路とを含むこととすれば、オートリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【０１３５】
また、制御回路は、セルフリフレッシュモードが指示されたことに応じてセルフリフレッシュ検出信号を出力する第２の信号発生回路と、セルフリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第２のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【０１３６】
また、制御回路は、セルフリフレッシュモードが指示されたことに応じて所定の周期で活性化信号を出力する第３の信号発生回路と、活性化信号に応答して外部クロック信号を位相比較器および遅延回路に与える第３のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号を間欠的に生成することができる。したがって、消費電流の低減化とセルフリフレッシュ終了後の復帰時間の短縮化が図られる。
【０１３７】
また、第３の信号発生回路から活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えれば、セルフリフレッシュを容易に行なうことができる。
【図面の簡単な説明】
【図１】この発明の第１実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。
【図２】図１に示したＤＬＬ回路の構成を示す回路図である。
【図３】この発明の第２実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。
【図４】図３に示したＤＬＬ回路のリフレッシュコントロール回路の構成を示す回路ブロック図である。
【図５】図４に示したリフレッシュコントロール回路のゲート回路１２の構成を示す回路図である。
【図６】図５に示したゲート回路の動作を説明するためのタイミングチャートである。
【図７】図５に示したゲート回路の動作を説明するための他のタイミングチャートである。
【図８】図５に示したゲート回路の動作を説明するためのさらに他のタイミングチャートである。
【図９】図５に示したゲート回路の動作を説明するためのさらに他のタイミングチャートである。
【図１０】従来のＳＤＲＡＭの主要部の構成を機能的に示すブロック図である。
【図１１】図１０に示したＳＤＲＡＭの読出動作を示すタイミングチャートである。
【図１２】図１０に示したＳＤＲＡＭの書込動作を示すタイミングチャートである。
【図１３】図１０に示したＳＤＲＡＭのオートリフレッシュモードに関連する部分の構成を示すブロック図である。
【図１４】図１３に示したオートリフレッシュモードに関連する部分の動作を示すタイミングチャートである。
【図１５】図１０に示したＳＤＲＡＭのセルフリフレッシュモードに関連する部分の構成を示すブロック図である。
【図１６】図１５に示したセルフリフレッシュモードに関連する部分の内部発振器の構成を示す回路ブロック図である。
【図１７】図１６に示した内部発振器の動作を示すタイミングチャートである。
【図１８】図１５に示したセルフリフレッシュモードに関連する部分の動作を示すタイミングチャートである。
【図１９】従来のＤＬＬ回路の構成を示すブロック図である。
【図２０】図１９に示したＤＬＬ回路のクロックバッファ９１の構成を示す一部省略した回路図である。
【図２１】図１９に示したＤＬＬ回路のクロックバッファ９６の構成を示す一部省略した回路図である。
【図２２】図１９に示したＤＬＬ回路の位相比較器の構成を示す回路図である。
【図２３】図２２に示した位相比較器の動作を示すタイミングチャートである。
【図２４】図２２に示した位相比較器の動作を示す他のタイミングチャートである。
【図２５】図１９に示したＤＬＬ回路のチャージポンプおよびループフィルタの構成を示す回路図である。
【図２６】図１９に示した電圧制御ディレイ回路の構成を示す一部省略した回路図である。
【図２７】図１９に示したＤＬＬ回路の動作を示すタイミングチャートである。
【符号の説明】
１，１０ リフレッシュコントロール回路、２，３８〜４０ ＮＯＲゲート、３，３３〜３７ インバータ、４，５ トランスファゲート、１１，１２ ゲート回路、１３〜１５ 切換スイッチ、２１〜３２ ＮＡＮＤゲート、４２ マスタスレーブフリップフロップ、５１ａ，５１ｂ メモリアレイ、７０ オートリフレッシュ検出回路、８０ セルフリフレッシュ検出回路、８１ 内部発振器。
【産業上の利用分野】
この発明は同期型半導体記憶装置に関し、特に、外部クロック信号に同期して制御信号、アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置に関する。
【０００２】
【従来の技術】
主記憶として用いられるダイナミックランダムアクセスメモリ（以下、ＤＲＡＭと称す。）は高速化されてきているものの、その動作速度は依然マイクロプロセッサ（以下、ＭＰＵと称す。）の動作速度に追随することができない。このため、ＤＲＡＭのアクセスタイムおよびサイクルタイムがボトルネックとなり、システム全体の性能が低下するということがよく言われる。近年高速ＭＰＵのための主記憶としてクロック信号に同期して動作する同期型ＤＲＡＭ（シンクロナスＤＲＡＭ；以下、ＳＤＲＡＭと称す。）を用いることが提案されている。以下、ＳＤＲＡＭについて説明する。
【０００３】
図１０は従来のＳＤＲＡＭの主要部の構成を機能的に示すブロック図である。図１０においては、×８ビット構成のＳＤＲＡＭの１ビットの入出力データに関連する機能的部分の構成が示される。データ入出力端子ＤＱｉに関連するアレイ部分は、バンク＃１を構成するメモリアレイ５１ａとバンク＃２を構成するメモリアレイ５１ｂを含む。
【０００４】
バンク＃１のメモリアレイ５１ａに対しては、アドレス信号Ｘ０〜Ｘｊをデコードしてメモリアレイ５１ａの対応の行を選択する複数のロウデコーダを含むＸデコーダ群５２ａと、列アドレス信号Ｙ３〜Ｙｋをデコードしてメモリアレイ５１ａの対応の列を選択する列選択信号を発生する複数のコラムデコーダを含むＹデコーダ群５３ａと、メモリアレイ５１ａの選択された行に接続されるメモリセルのデータを検知し増幅するセンスアンプ群５４ａとが設けられる。
【０００５】
Ｘデコーダ群５２ａは、メモリアレイ５１ａの各ワード線に対応して設けられるロウデコーダを含む。アドレス信号Ｘ０〜Ｘｊに従って対応のロウデコーダが選択状態となり、選択状態とされたロウデコーダに対して設けられたワード線が選択状態となる。
【０００６】
Ｙデコーダ群５３ａは、メモリアレイ５１ａの列選択線それぞれに対して設けられるコラムデコーダを含む。１本の列選択線は、８対のビット線を選択状態とする。Ｘデコーダ群５２ａおよびＹデコーダ群５３ａにより、メモリアレイ５１ａにおいて８ビットのメモリセルが同時に選択状態とされる。Ｘデコーダ群５２ａおよびＹデコーダ群５３ａはそれぞれバンク指定信号Ｂ１により活性化されるように示される。
【０００７】
バンク＃１には、さらに、センスアンプ群５４ａにより検知増幅されたデータを伝達するとともに書込みデータをメモリアレイ５１ａの選択されたメモリセルへ伝達するための内部データ伝達線（グローバルＩＯ線）のバスＧＩＯが設けられる。グローバルＩＯ線バスＧＩＯは同時に選択された８ビットのメモリセルと同時にデータの授受を行なうために８対のグローバルＩＯ線を含む。
【０００８】
データ読出しのために、バンク＃１においてグローバルＩＯ線バスＧＩＯ上のデータをプリアンプ活性化信号φＰＡ１に応答して活性化されて増幅するプリアンプ群５５ａと、プリアンプ群５５ａで増幅されたデータを格納するためのリード用レジスタ５６ａと、リード用レジスタ５６ａに格納されたデータを順次出力するための出力バッファ５７ａとが設けられる。
【０００９】
プリアンプ群５５ａおよびリード用レジスタ５６ａは、８対のグローバルＩＯ線に対応してそれぞれ８ビット幅の構成を備える。リード用レジスタ５６ａは、レジスタ活性化信号φＲｒ１に応答してプリアンプ群５５ａの出力するデータをラッチしかつ順次出力する。
【００１０】
出力バッファ５７ａは、出力イネーブル信号φＯＥ１に応答して、リード用レジスタ５６ａから順次出力される８ビットのデータをデータ入出力端子ＤＱｉへ伝達する。図１０においては、データ入出力端子ＤＱｉを介してデータ入力およびデータ出力が行なわれるように示される。このデータ入力およびデータ出力は別々の端子を介して行なわれる構成であってもよい。
【００１１】
データの書込みを行なうために、入力バッファ活性化信号φＤＢ１に応答して活性化され、データ入出力端子ＤＱｉに与えられた入力データから内部書込みデータを生成する１ビット幅の入力バッファ５８ａと、レジスタ活性化信号φＲｗ１に応答して活性化され、入力バッファ５８ａから伝達された書込みデータを順次（ラップアドレスに従って）格納するライト用レジスタ５９ａと、書込みバッファ活性化信号φＷＢ１に応答して活性化され、ライト用レジスタ５９ａに格納されたデータを増幅してグローバルＩＯ線対バスＧＩＯへ伝達するライトバッファ群６０ａとが設けられる。
【００１２】
ライトバッファ群６０ａおよびライト用レジスタ５９ａはそれぞれ８ビット幅を有する。
【００１３】
バンク＃２も同様に、メモリアレイ５１ｂ、Ｘデコーダ群５２ｂ、Ｙデコーダ群５３ｂ、センスアンプ活性化信号φＳＡ２に応答して活性化されるセンスアンプ群５４ｂ、プリアンプ活性化信号φＰＡ２に応答して活性化されるプリアンプ群５５ｂ、レジスタ活性化信号φＲｒ２に応答して活性化されるリード用レジスタ５６ｂ、出力イネーブル信号φＯＥ２に応答して活性化される出力バッファ５７ｂ、バッファ活性化信号φＷＢ２に応答して活性化されるライトバッファ群６０ｂ、レジスタ活性化信号φＲｗ２に応答して活性化されるライト用レジスタ５９ｂ、およびバッファ活性化信号φＤＢ２に応答して活性化される入力バッファ５８ｂを含む。
【００１４】
バンク＃１の構成とバンク＃２の構成は同一である。リード用レジスタ５６ａおよび５６ｂならびにライト用レジスタ５９ａおよび５９ｂを設けることにより１つのデータ入出力端子ＤＱｉに対し高速のクロック信号に同期してデータの入出力を行なうことが可能となる。
【００１５】
バンク＃１および＃２に対する各制御信号については、バンク指定信号Ｂ１およびＢ２に従っていずれか一方のバンクに対する制御信号のみが発生される。
【００１６】
図１０に示す機能ブロック６１が各データ入出力端子に対して設けられる。×８ビット構成のＳＤＲＡＭの場合、機能ブロック６１を８個含む。
【００１７】
バンク＃１およびバンク＃２をほぼ同一構成とし、バンク指定信号Ｂ１およびＢ２により一方のみを活性化することにより、バンク＃１および＃２は互いにほぼ完全に独立して動作することが可能となる。
【００１８】
データ読出し用のレジスタ５６ａおよび５６ｂとデータ書込み用のレジスタ５９ａおよび５９ｂとを別々に設けるとともにそれぞれバンク＃１および＃２に対して設けることにより、データ読出しおよび書込みの動作モード切換え時およびバンク切換え時においてデータが衝突することがなく、正確なデータの読出しおよび書込みを実行することができる。
【００１９】
バンク＃１および＃２をそれぞれ独立に駆動するための制御系として、第１の制御信号発生回路６２、第２の制御信号発生回路６３およびクロックカウンタ６４が設けられる。
【００２０】
第１の制御信号発生回路６２は、外部から与えられる制御信号、すなわち、外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳ、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳ、外部出力イネーブル信号ｅｘｔ．／ＯＥ、外部書込みイネーブル信号（書込み許可信号）ｅｘｔ．／ＷＥおよびマスク指示信号ＷＭをたとえばシステムクロックである外部クロック信号ＣＬＫに同期して取込み、内部制御信号φｘａ、φｙａ、φＷ、φＯ、φＲ、およびφＣを発生する。
【００２１】
第２の制御信号発生回路６３は、バンク指定信号Ｂ１およびＢ２と、内部制御信号φＷ、φＯ、φＲおよびφＣとクロック信号ＣＬＫに応答してバンク＃１および＃２をそれぞれ独立に駆動するための制御信号、すなわち、センスアンプ活性化信号φＳＡ１、φＳＡ２、プリアンプ活性化信号φＰＡ１、φＰＡ２、ライトバッファ活性化信号φＷＢ１、φＷＢ２、入力バッファ活性化信号φＤＢ１、φＤＢ２、および出力バッファ活性化信号φＯＥ１、φＯＥ２を発生する。
【００２２】
ＳＤＲＡＭはさらに、周辺回路として、内部制御信号φｘａに応答して外部アドレス信号ｅｘｔ．／Ａ０ないしｅｘｔ．／Ａｉを取込み、内部アドレス信号ｘ０〜ｘｊとバンク選択信号Ｂ１およびＢ２を発生するＸアドレスバッファ６５と、内部制御信号φｙａに応答して活性化され、列選択線を指定するための列選択信号Ｙ３〜Ｙｋと、連続アクセス時における最初のビット線対（列）を指定するラップアドレス用ビットＹ０〜Ｙ２と、バンク指定信号Ｂ１およびＢ２を発生するＹアドレスバッファ６６と、ラップアドレスＷＹ０〜ＷＹ７とリード用レジスタ５６ａおよび５６ｂを制御するためのレジスタ駆動用信号φＲｒ１およびφＲｒ２ならびにライト用レジスタ５９ａおよび５９ｂを駆動するための制御信号φＲｗ１およびφＲｗ２を発生するレジスタ制御回路６７を含む。
【００２３】
レジスタ制御回路６７へは、またバンク指定信号Ｂ１およびＢ２が与えられ、選択されたバンクに対してのみレジスタ駆動用信号が発生される。
【００２４】
図１１は、このようなＳＤＲＡＭにおいて連続して８ビットのデータ（８×８の合計６４ビット）を読出す動作を行なうときの外部信号の状態を示すタイミングチャートである。
【００２５】
ＳＤＲＡＭにおいては、たとえばシステムクロックである外部からのクロック信号ＣＬＫの立上がりエッジで外部からの制御信号やアドレス信号Ａｄｄなどが取込まれる。アドレス信号Ａｄｄは、時分割的に多重化された行アドレス信号Ｘと列アドレス信号Ｙを含む。
【００２６】
サイクル１におけるクロック信号ＣＬＫの立上がりエッジにおいて、外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳが活性化状態の「Ｌ」レベル、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳおよび外部ライトイネーブル信号ｅｘｔ．／ＷＥが「Ｈ」レベルであれば、そのときのアドレス信号Ａｄｄが行アドレス信号Ｘとして取込まれる。
【００２７】
次いで、サイクル４におけるクロック信号ＣＬＫの立上がりエッジにおいて、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳが活性化状態である「Ｌ」レベルにあれば、そのときのアドレス信号Ａｄｄが列アドレスＹとして取込まれる。この取込まれた行アドレス信号Ｘａおよび列アドレス信号Ｙｂに従ってＳＤＲＡＭ内において行および列の選択動作が実施される。外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳが「Ｌ」レベルに立下ってから所定のクロック期間（図１１においては６クロックサイクル）が経過した後、最初のデータｂ０が出力される。以後、クロック信号ＣＬＫの立下がりに応答してデータｂ１〜ｂ７が出力される。
【００２８】
図１２は、ＳＤＲＡＭにおいて連続して８ビットのデータを読出す動作を行なうときの外部信号の状態を示すタイミングチャートである。
【００２９】
書込動作においては、行アドレス信号Ｘｃの取込はデータ読出時と同様である。すなわち、サイクル１におけるクロック信号ＣＬＫの立上がりエッジにおいて信号ｅｘｔ．／ＲＡＳが活性化状態の「Ｌ」レベル、信号ｅｘｔ．／ＣＡＳおよびｅｘｔ．／ＷＥが「Ｈ」レベルであれば、そのときのアドレス信号Ａｄｄが行アドレス信号Ｘａとして取込まれる。サイクル３におけるクロック信号ＣＬＫの立上がりエッジにおいて信号ｅｘｔ．／ＣＡＳおよびｅｘｔ．／ＷＥがともに活性状態の「Ｌ」レベルであれば、列アドレス信号Ｙｂが取込まれるとともに、そのときに与えられていたデータｂ０が最初の書込データとして取込まれる。この信号ｅｘｔ．／ＲＡＳおよびｅｘｔ．／ＣＡＳの立下がりエッジに応答してＳＤＲＡＭ内部において行および列選択動作が実行される。クロック信号ＣＬＫに同期して順次入力データｂ１〜ｂ７が取込まれ、順次メモリセルにこの入力データが書込まれる。
【００３０】
次に、ＳＤＲＡＭのリフレッシュ動作について説明する。ＳＤＲＡＭには、コマンドに応じてバンク♯１および♯２のどちらか一方のメモリアレイ５１ａまたは５１ｂのリフレッシュのみを行なうオートリフレッシュモードと、開始コマンドから終了コマンドまでの間にバンク♯１および♯２のメモリアレイ５１ａおよび５１ｂのリフレッシュを交互に行なうセルフリフレッシュモードの２種類のリフレッシュモードが設けられている。
【００３１】
まず、オートリフレッシュモードについて説明する。図１３は、ＳＤＲＡＭのオートリフレッシュモードに関連する部分の構成を示す図である。図１３において、ＳＤＲＡＭは、外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳ、およびｅｘｔ．／ＷＥのクロック信号ＣＬＫの立上がりエッジでの状態を判定し、オートリフレッシュが指定されたか否かを検出するオートリフレッシュ検出回路７０と、リフレッシュアドレスを発生するアドレスカウンタ７１と、アドレスカウンタ７１から発生されるバンクアドレスＲＢＡとオートリフレッシュ検出回路７０から発生されるオートリフレッシュ検出信号ＡＲとに応答してオートリフレッシュモード指定時に指定されたバンクに対する内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢをそれぞれ発生する活性制御回路７２ａおよび７２ｂと、活性制御回路７２ａおよび７２ｂからの内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢに応答して対応のメモリアレイの行選択に関連する回路部分を駆動する行選択駆動回路７３ａおよび７３ｂを含む。
【００３２】
このオートリフレッシュ検出回路７０は、図１０に示す構成において第１の制御信号発生回路６２に含まれ、活性制御回路７２ａおよび７２ｂならびに行選択駆動回路７３ａおよび７３ｂは第２の制御信号発生回路６３に含まれる。
【００３３】
アクティブコマンド入力時においてメモリアレイを活性化するための制御回路は図１３には示していないがまた別に設けられている。このアクティブコマンド入力時において動作する制御回路は同様内部ＲＡＳ信号を発生する。したがって、アクティブコマンド入力時に発生される内部ＲＡＳ信号とこの図１３に示す活性制御回路７２ａおよび７２ｂからの内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢとの論理和をとった結果の出力が行選択駆動回路７３ａおよび７３ｂへ与えられる。
【００３４】
図１３を参照して、ＳＤＲＡＭはさらに、オートリフレッシュ検出信号ＡＲに従って、アドレスカウンタ７１からのリフレッシュアドレス（リフレッシュされるべきメモリセルの行を示すアドレス）と外部からのアドレス信号の一方を選択的に通過させるマルチプレクサ７４と、このマルチプレクサ７４から与えられたアドレス信号をクロック信号ＣＬＫに応答して取込むアドレスバッファ７５と、アドレスバッファ７５からの内部行アドレス信号をデコードするロウデコーダ７６ａおよび７６ｂを含む。
【００３５】
ロウデコーダ７６ａおよび７６ｂはそれぞれ行選択駆動回路７３ａおよび７３ｂからの制御信号によりその動作が制御される。ロウデコーダ７６ａはバンク♯１のメモリアレイ内のメモリセルの１行を選択し、ロウデコーダ７６ｂはバンク♯２のメモリアレイの１行を選択する。
【００３６】
また、図１３に示す構成においては行選択駆動回路７３ａおよび７３ｂはロウデコーダ７６ａおよび７６ｂをそれぞれ駆動するように示されている。行選択駆動回路７３ａおよび７３ｂは、ワード線駆動信号を発生してロウデコーダ７６ａおよび７６ｂを介して選択ワード線上へその発生したワード線駆動信号を伝達するとともに、メモリアレイ内のセンスアンプを活性化するためのセンスアンプ活性化信号を発生する。
【００３７】
また図１３に示す構成においては、マルチプレクサ７４はアドレスバッファ７５の前段に設けられている。このマルチプレクサ７４はアドレスバッファ７５の出力側に設けられていてもよい。
【００３８】
ＳＤＲＡＭはさらに、オートリフレッシュ検出信号ＡＲに応答して列選択動作を制御する列選択駆動回路７７ａおよび７７ｂと、列選択駆動回路７７ａおよび７７ｂから発生される列選択イネーブル信号／ＣＥに応答して活性化され、図示しない経路から与えられる列アドレス信号をデコードして列選択信号を発生するコラムデコーダ７８ａおよび７８ｂを含む。
【００３９】
列選択駆動回路７７ａおよび７７ｂは、オートリフレッシュ検出信号ＡＲが活性状態にあり、オートリフレッシュ動作が指定された場合には、コラムデコーダ７８ａおよび７８ｂの動作を禁止する。これによりオートリフレッシュ時において列選択動作に関連する回路が消費する電力を低減する。この列選択駆動回路７７ａおよび７７ｂは、図１０に示す第２の制御信号発生回路６３に含まれる。
【００４０】
図１４はオートリフレッシュモード時の外部制御信号および内部制御信号の状態を示すタイミングチャートである。以下、図１３および図１４に従って、オートリフレッシュモードにおけるリフレッシュ動作について説明する。
【００４１】
オートリフレッシュコマンドは、クロック信号ＣＬＫの立上がりエッジで、外部制御信号ｅｘｔ．／ＲＡＳおよびｅｘｔ．／ＣＡＳを「Ｌ」レベルに設定し、外部制御信号ｅｘｔ．／ＷＥを「Ｈ」レベルに設定することにより与えられる。オートリフレッシュコマンドが与えられると、オートリフレッシュ検出回路７０はオートリフレッシュ検出信号ＡＲを「Ｈ」レベルの活性状態とする。このときまたオートリフレッシュ検出回路７０はアドレスカウンタ７１のカウント値を１カウントアップする。活性制御回路７２ａおよび７２ｂは、このアドレスカウンタ７１からのバンクアドレスＲＢＡとオートリフレッシュ検出信号ＡＲに応答して内部ＲＡＳ信号ｉｎｔ．ＲＡＳ（内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡおよびｉｎｔ．ＲＡＳＢを総称する）を発生する。
【００４２】
アドレスカウンタ７１からのバンクアドレスがバンク♯１を指定している場合には、活性制御回路７２ａから内部ＲＡＳ信号ｉｎｔ．ＲＡＳＡが発生される。バンクアドレスカウンタ７１からのバンクアドレスがバンク♯２を示す場合には、活性制御回路７２ｂが活性状態とされ、このオートリフレッシュ検出信号ＡＲに応答して内部ＲＡＳ信号ｉｎｔ．ＲＡＳＢが発生される。
【００４３】
活性制御回路７２ａまたは７２ｂからの内部ＲＡＳ信号に応答して対応の行選択駆動回路７３ａまたは７３ｂが活性状態とされ、選択されたバンクに対する行選択動作（ワード線選択およびセンスアンプ駆動）を実行する。
【００４４】
一方において、マルチプレクサ７４は、オートリフレッシュ検出信号ＡＲに応答してアドレスカウンタ７１から与えられたリフレッシュアドレスを選択してアドレスバッファ７５へ与える。アドレスバッファ７５はこのアドレスカウンタ７５からのリフレッシュアドレスに従って内部アドレスを発生してロウデコーダ７６ａおよび７６ｂへ与える。ロウデコーダ７６ａおよび７６ｂの一方が活性化され（行選択駆動回路７３ａおよび７３ｂの出力による）、指定されたバンクにおいて対応の１行のメモリセルが選択されて選択された行に接続されるメモリセルのリフレッシュが実行される。
【００４５】
このとき、列選択駆動回路７７ａおよび７７ｂがオートリフレッシュ検出信号ＡＲに応答して列選択イネーブル信号／ＣＥを不活性状態の「Ｈ」レベルに設定する。これによりコラムデコーダ７８ａおよび７８ｂのデコード動作が禁止され、列選択動作は行なわれない。
【００４６】
オートリフレッシュコマンドが与えられてから所定時間が経過すると、オートリフレッシュ検出信号ＡＲが不活性状態となり、内部ＲＡＳ信号ｉｎｔ．ＲＡＳも不活性状態となり、指定されたバンクにおける行選択動作が不活性状態とされ、選択されたワード線が非選択状態となるとともにまたセンスアンプも非動作状態とされる。
【００４７】
次いでオートリフレッシュコマンドが与えられると、同様の動作が実行される。このときアドレスカウンタ７１のカウント値が１増加される。このときバンクアドレスＲＢＡはアドレスカウンタ７１の最下位ビットで表わされる。したがってバンクが切換わり、先にリフレッシュが行なわれたバンクと異なるバンクに対するリフレッシュが実行される。これにより図１４に示すフォトリフレッシュ動作が実現される。
【００４８】
次に、セルフリフレッシュモードについて説明する。図１５は、ＳＤＲＡＭのセルフリフレッシュモードに関連する部分の構成を示す図である。図１３で示したオートリフレッシュモードに関連する部分の構成と異なる点は、オートリフレッシュ検出回路７０の代わりにセルフリフレッシュ検出回路８０および内部発振器８１が設けられている点である。
【００４９】
セルフリフレッシュ検出回路８０は、外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳ、ｅｘｔ．／ＷＥ、ｅｘｔ．ＣＫＥおよびｅｘｔ．／ＣＳのクロック信号ＣＬＫの立上がりエッジでの状態を判定し、セルフリフレッシュモードの開始が指定されてから、その終了が指定されるまでの間にセルフリフレッシュ検出信号ＳＲを出力する。内部発振器８１は、セルフリフレッシュ検出回路８０からセルフリフレッシュ検出信号ＳＲが出力されたことに応じて所定の周期でリフレッシュ信号Ｒｅｆを出力する。
【００５０】
図１６は内部発振器８１の構成を示すブロック図、図１７はその動作を示すタイミングチャートである。図１６において、この内部発振器８１は、発振器８２、ＮＡＮＤゲート８３、遅延回路８４およびインバータ８５を含む。ＮＡＮＤゲート８３、遅延回路８４およびインバータ８５はパルス発生器８６を構成する。
【００５１】
発振器８２の出力φ８２はＮＡＮＤゲート８３の一方入力ノードに入力される。ＮＡＮＤゲート８３の出力は、インバータ８５に入力されるとともに、遅延回路８４を介してＮＡＮＤゲート８３の他方入力ノードに入力される。インバータ８５の出力がリセット信号Ｒｅｆとなる。
【００５２】
発振器８２は、図１７に示すように、セルフリフレッシュモードが指定されてセルフリフレッシュ検出信号ＳＲが「Ｈ」レベルである間、所定の周期で発振し信号φ８２を出力する。パルス発生器８６は、信号φ８２の立上がりに応答して、遅延回路８４の遅延時間のパルス幅を持つ信号Ｒｅｆを出力する。
【００５３】
図１８はセルフリフレッシュモード時の外部制御信号の状態を示すタイミングチャートである。以下、図１５〜図１８に従ってセルフリフレッシュモードにおけるリフレッシュ動作について説明する。
【００５４】
セルフリフレッシュの開始コマンドは、クロック信号ＣＬＫの立上がりエッジで、外部制御信号ｅｘｔ．ＣＫＥ、ｅｘｔ．／ＣＳ、ｅｘｔ．／ＲＡＳおよびｅｘｔ．／ＣＡＳを「Ｌ」レベルに設定し、外部制御信号ｅｘｔ．／ＷＥを「Ｈ」レベルに設定することにより与えられる。
【００５５】
セルフリフレッシュの開始コマンドが与えられると、セルフリフレッシュ検出回路８０はセルフリフレッシュ検出信号ＳＲを「Ｈ」レベルの活性状態とする。応じて、内部発振器８１は、所定の周期でリセット信号Ｒｅｆを「Ｈ」レベルの活性状態とする。内部発振器８１は、リセット信号Ｒｅｆを「Ｈ」レベルにするたびにアドレスカウンタ７１のカウント値を１カウントアップする。活性制御回路７２ａおよび７２ｂは、このアドレスカウンタ７１からのバンクアドレスＲＢＡとリフレッシュ信号Ｒｅｆに応答して内部ＲＡＳ信号ｉｎｔ．ＲＡＳを発生する。したがって、リフレッシュ信号Ｒｅｆが「Ｈ」レベルになるたびに、バンク♯１および♯２のリフレッシュが交互に行なわれる。
【００５６】
一方、マルチプレクサ７４は、セルフリフレッシュ検出信号ＳＲに応答してアドレスカウンタ７１から与えられたリフレッシュアドレスを選択してアドレスバッファ７５に与える。また、列選択駆動回路７７ａおよび７７ｂは、セルフリフレッシュ検出信号ＳＲに応答して列選択イネーブル信号／ＣＥを不活性状態の「Ｈ」レベルに設定し、コラムデコーダ７８ａおよび７８ｂのデコード動作を禁止する。
【００５７】
セルフリフレッシュの終了コマンドは、クロック信号ＣＬＫの立上がりエッジで、外部制御信号ｅｘｔ．ＣＫＥおよびｅｘｔ．／ＣＳを「Ｈ」レベルに設定することにより与えられる。
【００５８】
セルフリフレッシュの終了コマンドが与えられると、セルフリフレッシュ検出回路８０はセルフリフレッシュ検出信号ＳＲを「Ｌ」レベルの非活性状態とする。応じて、内部発振器８１がリフレッシュ信号Ｒｅｆの出力を停止し、セルフリフレッシュモードが終了する。
【００５９】
上述のように、ＳＤＲＡＭはクロック信号ＣＬＫの立上がりエッジで外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳ、アドレス信号Ａｄｄ、データなどを取込んで動作するので、外部制御信号ｅｘｔ．／ＲＡＳ、ｅｘｔ．／ＣＡＳなどに同期してアドレスやデータなどを取込み動作していた従来のＤＲＡＭに比べてアドレスなどのスキュー（タイミングのずれ）によるデータ入出力のマージンを確保せずに済み、サイクルタイムを高速化できるという利点を有する。また、システムによっては、連続した数ビットにアクセスする頻度が高い場合があり、この連続アクセスタイムを高速にすることによって、平均アクセスタイムをスタティックランダムアクセスメモリ（ＳＲＡＭ）に匹敵させることができる。
【００６０】
ところで、ＳＤＲＡＭにおいて、さらなる高速動作を実現するためにはクロック信号ＣＬＫからのアクセス時間を短くする必要がある。そこで、ディレイロックドループ（以下、ＤＬＬと称す。）回路をチップ内部に搭載して外部クロック信号ｅｘｔ．ＣＬＫより立上がり位相が進んだ内部クロック信号ｉｎｔ．ＣＬＫを発生させ、その内部クロック信号ｉｎｔ．ＣＬＫの立上がりエッジに応答してデータの入出力などを行なうことが提案された。
【００６１】
図１９は従来のＤＬＬ回路の構成を示すブロック図である。図１９を参照して、このＤＬＬ回路は、クロックバッファ９１，９６、位相比較器９２、チャージポンプ９３、ループフィルタ９４および電圧制御ディレイ回路９５を含む。
【００６２】
クロックバッファ９１は、図２０に示すように、直列接続されたＭ個（Ｍは正の整数である。）のインバータ９１．１〜９１．Ｍを含み、外部クロック信号ｅｘｔ．ＣＬＫを増幅してクロック信号ＥＣＬＫを出力する。クロック信号ＥＣＬＫは位相比較器９２および電圧制御ディレイ回路９５に与えられる。インバータ９１．１〜９１．Ｍのシンボルの大きさは、各インバータ９１．１〜９１．Ｍの負荷駆動能力の大きさを表わしており、インバータ９１．１〜９１．Ｍの負荷駆動能力は出力端に向かって徐々に増大している。後段のインバータ９１．２〜９１．Ｍの負荷駆動能力は前段のインバータ９１．１〜９１．Ｍ−１の負荷駆動能力の３〜４倍程度に設定される。インバータ９１．１〜９１．Ｍの数Ｍは位相比較器９２および電圧制御ディレイ回路９５の容量に応じて設定される。
【００６３】
クロックバッファ９６は、図２１に示すように、直列接続されたＮ個（Ｎは正の整数である。）のインバータ９６．１〜９６．Ｎを含み、電圧制御ディレイ回路９５の出力ＥＣＬＫ′を増幅して内部クロック信号ｉｎｔ．ＣＬＫおよびクロック信号ＲＣＬＫを出力する。内部クロック信号ｉｎｔ．ＣＬＫは、上述のとおりＳＤＲＡＭに供給される。クロック信号ＲＣＬＫは位相比較器９２に与えられる。クロックバッファ９６を構成するインバータ９６．１〜９６．Ｎの負荷駆動能力も、クロックバッファ９１と同様に、出力端に向かって徐々に増大している。インバータ９６．１〜９６．Ｎの数Ｎは負荷容量の大きさに応じて設定される。クロック信号ＲＣＬＫを出力するインバータ（図では９６．４）は、外部クロック信号ｅｘｔ．ＣＬＫと内部クロック信号ｉｎｔ．ＣＬＫの位相差が所定の値になるように選択される。
【００６４】
次に、図１９で示した位相比較器９２について説明する。図２２は位相比較器９２の構成を示す回路図である。図において、この位相比較器９２は、インバータ１００〜１０４、２入力ＮＡＮＤゲート１０５〜１１０、３入力ＮＡＮＤゲート１１１，１１２および４入力ＮＡＮＤゲート１１３を含む。
【００６５】
インバータ１００はクロックバッファ９１からのクロック信号ＥＣＬＫを受ける。インバータ１０１はクロックバッファ９６からのクロック信号ＲＣＬＫを受ける。ＮＡＮＤゲート１０５は、インバータ１００の出力とＮＡＮＤゲート１１１の出力を受け、信号φ１０５を出力する。ＮＡＮＤゲート１０６は、ＮＡＮＤゲート１０５，１０７の出力を受け、信号φ１０６を出力する。ＮＡＮＤゲート１０７はＮＡＮＤゲート１０６，１１３の出力を受け、ＮＡＮＤゲート１０８はＮＡＮＤゲート１０９，１１３の出力を受ける。ＮＡＮＤゲート１０９はＮＡＮＤゲート１０８，１１０の出力を受け、信号φ１０９を出力する。ＮＡＮＤゲート１１０は、インバータ１０１の出力とＮＡＮＤゲート１１２の出力を受け、信号φ１１０を出力する。
【００６６】
ＮＡＮＤゲート１１３は、ＮＡＮＤゲート１０５，１０６，１０９，１１０からの信号φ１０５，φ１０６，φ１０９，φ１１０を受け、リセット信号ＲＥＳを出力する。ＮＡＮＤゲート１１１は、ＮＡＮＤゲート１０５，１０６，１１３から信号φ１０５，φ１０６，ＲＥＳを受け、インバータ１０２，１０３を介してアップ信号／ＵＰを出力する。ＮＡＮＤゲート１１２は、ＮＡＮＤゲート１０９，１１０，１１３から信号φ１０９，φ１１０，ＲＥＳを受け、インバータ１０４を介してダウン信号ＤＯＷＮを出力する。
【００６７】
図２３は、クロック信号ＥＣＬＫ、クロック信号ＲＣＬＫ、２入力ＮＡＮＤゲート１０５の出力（すなわち信号φ１０５）、２入力ＮＡＮＤゲート１１０の出力（すなわち信号φ１１０）、４入力ＮＡＮＤゲート１１３の出力（すなわちリセット信号ＲＥＳ）、アップ信号／ＵＰおよびダウン信号ＤＯＷＮの相互の関係を示すタイミングチャートである。
【００６８】
図２２および図２３の説明に先立ち、まずクロック信号ＥＣＬＫ，ＲＣＬＫのいずれもが「Ｈ」レベルにある場合を考える。この場合には、ゲート１０５，１１０はいずれも必ず「Ｈ」レベルを出力する。仮にゲート１０６，１０９の出力が「Ｈ」レベルであった場合には、ゲート１１３の出力は「Ｌ」レベルとなり、ゲート１０７，１０８の出力は「Ｈ」レベルになって結局ゲート１０６，１０９の出力は「Ｌ」レベルとなる。このため、ゲート１１１，１１２は、クロック信号ＥＣＬＫ，ＲＣＬＫのいずれもが「Ｈ」レベルにある限り、常に「Ｈ」レベルを出力することがわかる。このような状態の後、クロック信号ＥＣＬＫ，ＲＣＬＫが「Ｌ」レベルに転じれば、ゲート１０５，１１０の出力は「Ｌ」レベルになり、ゲート１０６，１０９は「Ｈ」レベルを出力することとなる。
【００６９】
この後、図２３に示すように、まずクロック信号ＥＣＬＫが立上がり、次いでクロック信号ＲＣＬＫが位相Ｔ１だけ遅れて立上がる場合を説明する。クロック信号ＥＣＬＫの立上がりを受けてゲート１０５の出力φ１０５が「Ｈ」レベルに転じる。しかし、クロック信号ＲＣＬＫは「Ｌ」レベルのままなので、ゲート１１０の出力φ１１０は「Ｌ」レベルを継続し、ゲート１１３の出力ＲＥＳは「Ｈ」レベルから変わらない。このため、ゲート１１１の出力が「Ｌ」レベルへと変化する。一方、ゲート１１２の出力は「Ｈ」レベルのまま変化しない。
【００７０】
次いでクロック信号ＲＣＬＫが立上ると、ゲート１１０の出力φ１１０が「Ｈ」レベルに転じ、ゲート１１３の４つの入力がすべて「Ｈ」レベルとなってゲート１１３の出力ＲＥＳが「Ｌ」レベルへと遷移する。その結果、ゲート１１１の出力は「Ｌ」レベルから再び「Ｈ」レベルへと変化し、ゲート１１１はクロック信号ＥＣＬＫとクロック信号ＲＣＬＫの位相差を反映したパルス信号を出力する。一方、ゲート１１２の出力は、ゲート１１０の出力が「Ｈ」レベルに変わるのを受けて「Ｌ」レベルに転じるものの、直後にゲート１１３の出力が「Ｌ」レベルへと変化するため、直ぐに「Ｈ」レベルに戻る。このためゲート１１２は、クロック信号ＥＣＬＫとクロック信号ＲＣＬＫの位相差とは無関係の一定の幅のパルス信号を出力する。
【００７１】
クロック信号ＲＣＬＫがまず立下がり、次いでクロック信号ＥＣＬＫが立上がる場合は、アップ信号／ＵＰとダウン信号ＤＯＷＮの関係が逆になるだけで同様であるので説明は省略される。
【００７２】
つまり、位相比較器９２は、図２４に示すように、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも遅れている場合は一定のパルス幅のアップ信号／ＵＰと位相差に応じたパルス幅のダウン信号ＤＯＷＮを出力し、クロック信号ＥＣＬＫとＲＣＬＫの位相が一致している場合は同じパルス幅の信号／ＵＰとＤＯＷＮを出力し、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも進んでいる場合は一定のパルス幅のダウン信号ＤＯＷＮと位相差に応じたパルス幅のアップ信号／ＵＰを出力する。
【００７３】
図２５は図１９に示したチャージポンプ９３およびループフィルタ９４の構成を示す回路図である。図２５を参照して、チャージポンプ９３は電源電位ライン１２１と接地電位ライン１２２の間に直列接続された定電流源１２３、ＰチャネルＭＯＳトランジスタ１２４、ＮチャネルＭＯＳトランジスタ１２５および定電流源１２６を含む。ＰチャネルＭＯＳトランジスタ１２４のゲートはアップ信号／ＵＰを受け、ＮチャネルＭＯＳトランジスタ１２５のゲートはダウン信号ＤＯＷＮを受ける。ＰチャネルＭＯＳトランジスタ１２４とＮチャネルＭＯＳトランジスタ１２５の接続ノードＮ１２４がチャージポンプ９３の出力ノードとなる。ループフィルタ９４は、チャージポンプ９３の出力ノードＮ１２４と接地電位ライン１２２の間に直列接続された抵抗１２７およびキャパシタ１２８を含む。
【００７４】
次に、図２５に示したチャージポンプ９３およびループフィルタ９４の動作について説明する。アップ信号／ＵＰおよびダウン信号ＤＯＷＮがともに「Ｌ」レベルになると、ＰチャネルＭＯＳトランジスタ１２４が導通状態になり、ＮチャネルＭＯＳトランジスタ１２５が非導通状態になって、電源電位ライン１２１→定電流源１２３→ＰチャネルＭＯＳトランジスタ１２４→ノードＮ１２４→抵抗１２７を介してキャパシタ１２８に電荷が供給される。これにより、ノードＮ１２４の電圧すなわち制御電圧ＶＣＯｉｎが徐々に上昇する。
【００７５】
逆に、アップ信号／ＵＰおよびダウン信号ＤＯＷＮがともに「Ｈ」レベルになると、ＰチャネルＭＯＳトランジスタ１２４は非導通状態になりＮチャネルＭＯＳトランジスタ１２５は導通状態になって、キャパシタ１２８→抵抗１２７→ノードＮ１２４→ＮチャネルＭＯＳトランジスタ１２５→定電流源１２６→接地電位ライン１２２の経路でキャパシタ１２８の電荷が流出する。したがって、制御電圧ＶＣＯｉｎが徐々に下降する。
【００７６】
また、アップ信号／ＵＰが「Ｌ」レベルとなり、ダウン信号ＤＯＷＮが「Ｈ」レベルになるとＭＯＳトランジスタ１２４，１２５はともに導通状態となり、ノードＮ１２４に流入する電荷量とノードＮ１２４から流出する電荷量が等しくなり、制御電圧ＶＣＯｉｎは変化しない。
【００７７】
逆に、アップ信号／ＵＰが「Ｈ」レベルとなりダウン信号ＤＯＷＮが「Ｌ」レベルになるとＭＯＳトランジスタ１２４，１２５がともに非導通状態となり、ノードＮ１２４がフローティング状態となり制御電圧ＶＣＯｉｎは変化しない。
【００７８】
つまり、チャージポンプ９３およびループフィルタ９４の出力である制御電圧ＶＣＯｉｎは、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも遅れている場合は徐々に下降し、クロック信号ＥＣＬＫとＲＣＬＫの位相が一致している場合は変化せず、クロック信号ＥＣＬＫの位相がクロック信号ＲＣＬＫよりも進んでいる場合は徐々に上昇する。
【００７９】
図２６は図１９に示した電圧制御ディレイ回路９５の構成を示す一部省略した回路図である。図２６を参照して、この電圧制御ディレイ回路９５は、バイアス発生回路１３０と、直列接続されたＫ個（Ｋは正の整数である。）の遅延時間可変素子１４０．１〜１４０．Ｋを含む。
バイアス発生回路１３０は、ＰチャネルＭＯＳトランジスタ１３１，１３２とＮチャネルＭＯＳトランジスタ１３３，１３４を含む。ＰチャネルＭＯＳトランジスタ１３１およびＮチャネルＭＯＳトランジスタ１３３は電源電位ライン１２１と接地電位ライン１２２の間に直列接続される。ＰチャネルＭＯＳトランジスタ１３２とＮチャネルＭＯＳトランジスタ１３４は電源電位ライン１２１と接地電位ライン１２２の間に直列接続される。ＰチャネルＭＯＳトランジスタ１３１，１３２のゲートは共通接続されるとともにＰチャネルＭＯＳトランジスタ１３１のドレインに接続される。すなわち、ＰチャネルＭＯＳトランジスタ１３１と１３２はカレントミラー回路を構成する。ＮチャネルＭＯＳトランジスタ１３３のゲートは制御電圧ＶＣＯｉｎを受ける。ＮチャネルＭＯＳトランジスタ１３４のゲートはそのドレインに接続される。
【００８０】
ＮチャネルＭＯＳトランジスタ１３３には制御電圧ＶＣＯｉｎに応じて増減する電流Ｉａが流れる。ＭＯＳトランジスタ１３３と１３１は直列接続され、ＭＯＳトランジスタ１３１と１３２はカレントミラー回路を構成し、ＭＯＳトランジスタ１３２と１３４は直列接続されているので、４つのＭＯＳトランジスタ１３１〜１３４には同じ電流Ｉａが流れる。ただし、ＭＯＳトランジスタ１３１と１３２のトランジスタサイズは同一であるものとする。
【００８１】
遅延時間可変素子１４０．１は、電源電位ライン１２１と接地電位ライン１２２の間に直列接続されたＰチャネルＭＯＳトランジスタ１４１．１，１４２．１およびＮチャネルＭＯＳトランジスタ１４３．１，１４４．１を含む。ＰチャネルＭＯＳトランジスタ１４１．１のゲートは、バイアス発生回路１３０のＰチャネルＭＯＳトランジスタ１３２のゲートに接続される。ＭＯＳトランジスタ１４２．１，１４３．１のゲートは共通接続され、ＭＯＳトランジスタ１４２．１，１４３．１はインバータ１４５．１を構成する。ＮチャネルＭＯＳトランジスタ１４４．１のゲートは、バイアス発生回路１３０のＮチャネルＭＯＳトランジスタ１３４のゲートに接続される。他の遅延時間可変素子１４０．２〜１４０．Ｋも同様である。インバータ１４５．１〜１４５．Ｋは直列接続される。インバータ１４５．１はクロック信号ＥＣＬＫを受け、インバータ１４５．Ｋがクロック信号ＥＣＬＫ′を出力する。
【００８２】
次に、図２６に示した電圧制御ディレイ回路９５の動作について説明する。ＰチャネルＭＯＳトランジスタ１４１．１〜１４１．ＫのゲートはともにＰチャネルＭＯＳトランジスタ１３２のゲートに接続され、ＮチャネルＭＯＳトランジスタ１４４．１〜１４４．ＫのゲートはともにＮチャネルＭＯＳトランジスタ１３４のゲートに接続されているので、各遅延時間可変素子１４０．１〜１４０．Ｋにも制御電圧ＶＣＯｉｎに応じた電流Ｉａが流れる。
【００８３】
制御電圧ＶＣＯｉｎが増大して電流Ｉａが増大すると、各インバータ１４５．１〜１４５．Ｋの反転時間が短くなり、電圧制御ディレイ回路９５の遅延時間が短くなる。
【００８４】
また、制御電圧ＶＣＯｉｎが減少して電流Ｉａが減少すると、各インバータ１４５．１〜１４５．Ｋの反転時間が長くなり、電圧制御ディレイ回路９５の遅延時間が長くなる。
【００８５】
次に、図１９に示したＤＬＬ回路の動作について説明する。クロック信号ＲＣＬＫの位相がクロック信号ＥＣＬＫよりも遅れている場合は、位相比較器９２はクロック信号ＥＣＬＫとＲＣＬＫの位相差に応じたパルス幅のアップ信号／ＵＰと、所定のパルス幅のダウン信号ＤＯＷＮを出力する。応じてチャージポンプ９３がループフィルタ９４に電荷を供給し、これにより制御電圧ＶＣＯｉｎが上昇し、電圧制御回路ディレイ９５の遅延時間が短くなる。したがって、クロック信号ＲＣＬＫの位相が進み、クロック信号ＥＣＬＫとＲＣＬＫの位相差は小さくなる。
【００８６】
逆に、クロック信号ＲＣＬＫの位相がクロック信号ＥＣＬＫよりも進んでいる場合は、位相比較器９２はクロック信号ＲＣＬＫとＥＣＬＫの位相差に応じたパルス幅のダウン信号ＤＯＷＮと、所定のパルス幅のアップ信号／ＵＰを出力する。応じてループフィルタ９４からチャージポンプ９３に電荷が流出し、これにより制御電圧ＶＣＯｉｎが下降し電圧制御ディレイ回路９５の遅延時間が長くなる。したがって、クロック信号ＲＣＬＫの位相が遅れ、クロック信号ＲＣＬＫとＥＣＬＫの位相差が小さくなる。
【００８７】
このような過程を繰返し、ついにはクロック信号ＲＣＬＫとＥＣＬＫの位相差が一致する。このとき図２７に示すように、外部クロック信号ｅｘｔ．ＣＬＫに比べて所望の値だけ位相が進んだ内部クロック信号ｉｎｔ．ＣＬＫがクロックバッファ９６から出力される。
【００８８】
【発明が解決しようとする課題】
しかしながら、従来のＤＬＬ回路をＳＤＲＡＭにそのまま搭載したのでは、ＤＬＬ回路は、リフレッシュモードのように内部クロック信号ｉｎｔ．ＣＬＫを必要としないモードにおいても、外部クロック信号ｅｘｔ．ＣＬＫが入力されている限り内部クロック信号ｉｎｔ．ＣＬＫを出力し続けることとなり、ＤＬＬ回路において電流が無駄に消費されるという問題があった。
【００８９】
それゆえに、この発明の主たる目的は、消費電力が小さな同期型半導体記憶装置を提供することである。
【００９０】
【課題を解決するための手段】
この発明の同期型半導体記憶装置は、外部クロック信号に同期して動作する同期型半導体記憶装置であって、各々が行列状に配列された複数のメモリセルを含む複数のメモリアレイ、前記外部クロック信号と参照クロック信号を受け、該２つのクロック信号の位相差に応じた制御信号を出力する位相比較器、前記制御信号に応じた時間だけ前記外部クロック信号を遅延させ前記参照クロック信号として出力する遅延回路、前記参照クロック信号を予め定められた時間だけ遅延させた内部クロック信号に同期して、前記複数のメモリアレイのうちの選択されたメモリセルと外部との間でデータ信号の授受を行なうためのデータ入出力回路、および前記内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する制御回路を備えたことを特徴としている。
【００９１】
また、前記内部クロック信号を必要としないモードは、前記複数のメモリアレイのうちの先にリフレッシュされたメモリアレイと異なるメモリアレイのリフレッシュを指示するオートリフレッシュモードであって、前記制御回路は、前記オートリフレッシュモードが指示されたことに応じて、所定の時間だけオートリフレッシュ検出信号を出力する第１の信号発生回路と、前記第１の信号発生回路から前記オートリフレッシュ検出信号が出力されたことに応じて、前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する第１のゲート回路とを含むこととしてもよい。
【００９２】
また、前記内部クロック信号を必要としないモードは、前記複数のメモリアレイを順次リフレッシュすることを指示するセルフリフレッシュモードであって、前記制御回路は、前記セルフリフレッシュモードの開始が指示されてからそのセルフリフレッシュモードの終了が指示されるまでの間にセルフリフレッシュ検出信号を出力する第２の信号発生回路と、前記第２の信号発生回路から前記セルフリフレッシュ検出信号が出力されたことに応じて、前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する第２のゲート回路とを含むこととしてもよい。
【００９３】
また、前記制御回路は、前記第２の信号発生回路から前記セルフリフレッシュ検出信号が出力されたことに応じて、所定の周期で活性化信号を出力する第３の信号発生回路と、前記第３の信号発生回路から前記活性化信号が出力されたことに応じて、前記外部クロック信号を前記位相比較器および前記遅延回路に与える第３のゲート回路とを含むこととしてもよい。
【００９４】
また、前記第３の信号発生回路から前記活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えてもよい。
【００９５】
【作用】
この発明の同期型半導体記憶装置は、内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ外部クロック信号の位相比較器および遅延回路への入力を遮断する制御回路を備える。したがって、内部クロック信号が不要であるモードにおいて内部クロック信号が生成されるのを防止することができ、消費電力の低減化を図ることができる。
【００９６】
また、制御回路は、オートリフレッシュモードが指定されたことに応じてオートリフレッシュ検出信号を出力する第１の信号発生回路と、オートリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第１のゲート回路とを含むこととすれば、オートリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【００９７】
また、制御回路は、セルフリフレッシュモードが指定されたことに応じてセルフリフレッシュ検出信号を出力する第２の信号発生回路と、セルフリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第２のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【００９８】
また、制御回路は、セルフリフレッシュ検出信号が指定されたことに応じて所定の周期で活性化信号を出力する第３の信号発生回路と、活性化信号に応答して外部クロック信号を位相比較器および遅延回路に与える第３のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号を間欠的に生成することができる。
【００９９】
また、第３の信号発生回路から活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えれば、セルフリフレッシュを容易に行なうことができる。
【０１００】
【実施例】
［実施例１］
図１は、この発明の第１実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。図１を参照して、このＤＬＬ回路が図１９で示したＤＬＬ回路と異なる点は、リフレッシュコントロール回路１が新たに設けられている点である。
【０１０１】
リフレッシュコントロール回路１は、図２に示すように、制御信号入力端子１ａ，１ｂ、クロック信号入力端子１ｃ，１ｄおよびクロック信号出力端子１ｅ，１ｇ，１ｆを含む。制御信号入力端子１ａにはオートリフレッシュ検出回路７０からのオートリフレッシュ検出信号ＡＲが入力される。制御信号入力端子１ｂにはセルフリフレッシュ検出回路８０からのセルフリフレッシュ検出信号ＳＲが入力される。クロック信号入力端子１ｃにはクロックバッファ９１からのクロック信号ＥＣＬＫが入力される。クロック信号入力端子１ｄにはクロックバッファ９６からのクロック信号ＲＣＬＫが入力される。クロック信号出力端子１ｅ，１ｆ，１ｇからは、それぞれクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３が出力される。クロック信号ＣＬＫ１，ＣＬＫ２は位相比較器９２に入力される。クロック信号ＣＬＫ３は電圧制御ディレイ回路９５に入力される。
【０１０２】
また、リフレッシュコントロール回路１は、ＯＲゲート２、インバータ３およびトランスファゲート４，５を含む。トランスファゲート４は、クロック信号入力端子１ｃとクロック信号出力端子１ｅの間に接続される。クロック信号出力端子１ｅと１ｇは共通接続される。トランスファゲート５は、クロック信号入力端子１ｄとクロック信号出力端子１ｆの間に接続される。ＯＲゲート２は、制御信号入力端子１ａ，１ｂを介してオートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲを受ける。ＯＲゲート２の出力は、トランスファゲート４，５のＰチャネルＭＯＳトランジスタ側のゲート４ａ，５ａに直接入力されるとともに、インバータ３を介してトランスファゲート４，５のＮチャネルＭＯＳトランジスタ側のゲート４ｂ，５ｂに入力される。
【０１０３】
次に、動作について説明する。オートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲがともに非活性状態の「Ｌ」レベルである場合は、ＯＲゲート２は「Ｌ」レベルを出力し、トランスファゲート４，５は導通状態となる。これにより、クロックバッファ９１からのクロック信号ＥＣＬＫが位相比較器９２および電圧制御ディレイ回路９５に入力されるとともに、クロックバッファ９６からのクロック信号ＲＣＬＫが位相比較器９２に入力され、ＤＬＬ回路が動作する。
【０１０４】
また、オートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲのうちのいずれか一方が活性状態の「Ｈ」レベルである場合は、ＯＲゲート２は「Ｈ」レベルを出力し、トランスファゲート４，５が遮断状態となる。これにより、クロックバッファ９１，９６から位相比較器９２および電圧制御ディレイ回路９５へのクロック信号ＥＣＬＫ，ＲＣＬＫの入力が遮断され、ＤＬＬ回路が停止する。
【０１０５】
この実施例においては、内部クロック信号ｉｎｔ．ＣＬＫを必要としないオートリフレッシュモードまたはセルフリフレッシュモードが指示されたことに応じてＤＬＬ回路が停止するようにしたので、リフレッシュモードにおける消費電流の低減化を図ることができる。
【０１０６】
なお、この実施例では、内部クロック信号ｉｎｔ．ＣＬＫをＤＬＬ回路で生成したが、内部クロック信号ｉｎｔ．ＣＬＫを位相同期ループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ、以下、ＰＬＬと略記する）回路で生成するとともに、オートリフレッシュ検出信号ＡＲまたはセルフリフレッシュ検出信号ＳＲに応答してＰＬＬ回路が停止するようにしてもよい。
【０１０７】
［実施例２］
実施例１ではオートリフレッシュモードまたはセルフリフレッシュモードにおいてＤＬＬ回路を完全に停止させた。しかし、セルフリフレッシュモードの時間が長い場合は、図２５で示したチャージポンプ９３およびループフィルタ９４の出力電圧ＶＣＯｉｎがＤＬＬ回路の停止中に変化してしまい、ＤＬＬ回路が同期状態から外れてしまう。したがって、セルフリフレッシュモードが終了した後に通常の動作が可能になるまでの復帰時間が長くなってしまう。そこで、この実施例では、セルフリフレッシュモードにおいてＤＬＬ回路を間欠的に動作させることにより、セルフリフレッシュモード終了後の復帰時間の短縮化を図る。
【０１０８】
図３は、この発明の第２実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。図３を参照して、このＤＬＬ回路が図１で示したＤＬＬ回路と異なる点は、リフレッシュコントロール回路１の代わりにリフレッシュコントロール回路１０が設けられている点である。
【０１０９】
リフレッシュコントロール回路１０は、図４に示すように、制御信号入力端子１０ａ，１０ｂ，１０ｃ、クロック信号入力端子１０ｄ，１０ｅおよびクロック信号出力端子１０ｆ，１０ｇ，１０ｈを含む。制御信号入力端子１０ａにはオートリフレッシュ検出回路７０からのオートリフレッシュ検出信号ＡＲが入力される。制御信号入力端子１０ｂにはセルフリフレッシュ検出回路８０からのセルフリフレッシュ検出信号ＳＲが入力される。制御信号入力端子１０ｃには図１５で示した内部発振器８１からのリフレッシュ信号Ｒｅｆが入力される。クロック信号入力端子１０ｄにはクロックバッファ９１からのクロック信号ＥＣＬＫが入力される。クロック信号入力端子１０ｅにはクロックバッファ９６からのクロック信号ＲＣＬＫが入力される。クロック信号出力端子１０ｅ，１０ｆ，１０ｇからは、それぞれクロック信号ＣＬＫ１′，ＣＬＫ２′，ＣＬＫ３′が出力される。クロック信号ＣＬＫ１′，ＣＬＫ２′は位相比較器９２に入力される。クロック信号ＣＬＫ３′は電圧制御ディレイ回路９５に入力される。
【０１１０】
また、リフレッシュコントロール回路１０は、ゲート回路１１，１２および２接点の切換スイッチ１３，１４，１５を含む。ゲート回路１１は、入力端子１０ａ，１０ｂ，１０ｄ，１０ｅからオートリフレッシュ検出信号ＡＲ、セルフリフレッシュ検出信号ＳＲおよびクロック信号ＥＣＬＫ，ＲＣＬＫを受け、クロック信号ＣＬＫ１１，ＣＬＫ１２，ＣＬＫ１３を出力する。ゲート回路１１の構成および動作は、図２で示したリフレッシュコントロール回路１と同様である。すなわち、ゲート回路１１は、オートリフレッシュ検出回路ＡＲまたはセルフリフレッシュ検出信号ＳＲが非活性状態の「Ｌ」レベルであるときクロック信号ＥＣＬＫ，ＲＣＬＫを通過させる。ゲート回路１１を通過したクロック信号ＥＣＬＫはクロック信号ＣＬＫ１１，ＣＬＫ１３となり、ゲート回路１１を通過したクロック信号ＲＣＬＫはクロック信号ＣＬＫ１２となる。また、ゲート回路１１は、オートリフレッシュ検出信号ＡＲおよびセルフリフレッシュ検出信号ＳＲのうちのいずれか一方が活性状態の「Ｈ」レベルであるときクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止する。
【０１１１】
ゲート回路１２は、入力端子１０ｃ，１０ｄ，１０ｅからリフレッシュ信号Ｒｅｆおよびクロック信号ＥＣＬＫ，ＲＣＬＫを受け、クロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３を出力する。ゲート回路１２は、リフレッシュ信号Ｒｅｆが非活性状態の「Ｌ」レベルであるときクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止する。また、ゲート回路１２は、リフレッシュ信号Ｒｅｆが活性状態の「Ｈ」レベルに立上がった後、まずクロック信号ＥＣＬＫを通過させる。このとき通過したクロック信号ＥＣＬＫがクロック信号ＣＬＫ２３となる。このクロック信号ＣＬＫ２３は、図３で示した電圧制御ディレイ回路９５およびクロックバッファ９６で１クロックだけ遅延されてクロック信号ＲＣＬＫとなる。ゲート回路１２は、このクロック信号ＲＣＬＫが帰還したときにクロック信号ＥＣＬＫ，ＲＣＬＫを通過させる。このとき通過したクロック信号ＥＣＬＫ，ＲＣＬＫがクロック信号ＣＬＫ２１，ＣＬＫ２２となる。
【０１１２】
図５はゲート回路１２の構成を示す回路図である。図５を参照して、このゲート回路１２は、２入力ＮＡＮＤゲート２０〜３１、３入力ＮＡＮＤゲート３２、インバータ３３〜３７、２入力ＮＯＲゲート３８〜４０および遅延回路４１を含む。ＮＡＮＤゲート２１と２２，２３と２４は、それぞれフリップフロップＦＦ１，ＦＦ２を構成する。ＮＡＮＤゲート２５と２６はマスタゲートＧ１を構成し、ＮＡＮＤゲート２７と２８はマスタフリップフロップＦＦ３を構成し、ＮＡＮＤゲート２９と３０はスレーブゲートＧ２を構成し、ＮＡＮＤゲート３１と３２はスレーブフリップフロップＦＦ４を構成する。ゲートＧ１，Ｇ２とフリップフロップＦ３，Ｆ４とインバータ３４は、マスタスレーブフリップフロップ４２を構成する。
【０１１３】
リフレッシュ信号Ｒｅｆは遅延回路４１を介してＮＡＮＤゲート２０の一方入力ノードに入力され、クロック信号ＥＣＬＫはインバータ３３を介してＮＡＮＤゲート２０の他方入力ノードに入力される。フリップフロップＦＦ１はリフレッシュ信号Ｒｅｆによってセットされ、ＮＡＮＤゲート２０の出力φ２０によってリセットされる。ＮＯＲゲート３８はフリップフロップＦＦ１の出力φ２１とインバータ３３の出力を受ける。ＮＯＲゲート３８の出力はクロック信号ＣＬＫ２３となる。
【０１１４】
フリップフロップＦＦ２はリフレッシュ信号Ｒｅｆによってセットされ、クロック信号ＣＬＫ２３によってリセットされる。マスタスレーブフリップフロップ４２は、クロック信号ＣＬＫ２３によって制御され、フリップフロップＦＦ２の出力を受ける。スレーブフリップフロップＦＦ４はＮＡＮＤゲート３０の出力とリフレッシュ信号Ｒｅｆの論理積信号によってセットされる。
【０１１５】
スレーブフリップフロップＦＦ４の反転出力φ３１はインバータ３５に入力される。ＮＯＲゲート３９は、インバータ３５の出力とクロック信号ＥＣＬＫを受ける。インバータ３６は、ＮＯＲゲート３９の出力を受けクロック信号ＣＬＫ２１を出力する。ＮＯＲゲート４０は、インバータ３５の出力とクロック信号ＲＣＬＫを受ける。インバータ３７は、ＮＯＲゲート４０の出力を受けクロック信号ＣＬＫ２２を出力する。
【０１１６】
次に、図５で示したゲート回路１２の動作について説明する。まず、図５の回路のうちリフレッシュ信号Ｒｅｆおよびクロック信号ＥＣＬＫを受けクロック信号ＣＬＫ２３を出力する回路について説明する。リフレッシュ信号Ｒｅｆが非活性状態の「Ｌ」レベルである場合、フリップフロップＦＦ１がセットされフリップフロップＦＦ１の出力φ２１が「Ｈ」レベルに固定される。したがって、ＮＯＲゲート３８の出力であるクロック信号ＣＬＫ２３はクロック信号ＥＣＬＫと関係なく「Ｌ」レベルとなる。
【０１１７】
また、リフレッシュ信号Ｒｅｆが活性状態の「Ｈ」レベルである場合は、フリップフロップＦＦ１がリセットされフリップフロップＦＦ１の出力φ２１が「Ｌ」レベルに固定される。したがって、クロック信号ＥＣＬＫは、インバータ３３で反転された後ＮＯＲゲート３８を通過し、クロック信号ＣＬＫ２３となる。
【０１１８】
より詳しく説明すると、図６に示すようにクロック信号ＥＣＬＫが「Ｌ」レベルであるときにリフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がった場合と、図７に示すようにクロック信号ＥＣＬＫが「Ｈ」レベルであるときにリフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がった場合で動作は異なる。
【０１１９】
すなわち、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がったときにクロック信号ＥＣＬＫが「Ｌ」レベルであればＮＡＮＤゲート２０の出力φ２０が「Ｌ」レベルになり、フリップフロップＦＦ１がリセットされてフリップフロップＦＦ１の出力φ２１が「Ｌ」レベルになる。したがって、クロック信号ＥＣＬＫはＮＯＲゲート３８を通過する。
【０１２０】
一方、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がったときにクロック信号ＥＣＬＫが「Ｈ」レベルであればＮＯＲゲート２０の出力φ２０が「Ｈ」レベルになり、フリップフロップＦＦ１がリセットされずフリップフロップＦＦ１の出力φ２１が「Ｈ」レベルになる。したがって、クロック信号ＥＣＬＫはＮＯＲゲート３８を通過しない。その後クロック信号ＥＣＬＫが「Ｌ」レベルになったときにフリップフロップＦＦ１の出力φ２１が「Ｌ」レベルになり、クロック信号ＥＣＬＫがＮＯＲゲート３８を通過することとなる。つまり、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がった後、クロック信号ＥＣＬＫが「Ｌ」レベルに変化した後にクロック信号ＥＣＬＫがＮＯＲゲート３８を通過する。
【０１２１】
次に、図５に示した回路のうちクロック信号Ｒｅｆおよびクロック信号ＣＬＫ２３，ＥＣＬＫ，ＲＣＬＫを受けて、クロック信号ＣＬＫ２１，ＣＬＫ２２を出力する回路について説明する。図８を参照して、リフレッシュ信号Ｒｅｆおよびクロック信号ＣＬＫ２３が「Ｌ」レベルである状態からリフレッシュ信号Ｒｅｆが「Ｈ」レベルに立上がるとフリップフロップＦＦ２がリセットされフリップフロップＦＦ２の出力φ２４が「Ｌ」レベルに立下がる。このときフリップフロップＦＦ２の反転出力φ２３は「Ｈ」レベルのままである。
【０１２２】
フリップフロップＦＦ２の出力は、この後クロック信号ＣＬＫ２３が「Ｈ」レベルになったときにマスタゲートＧ１を介してマスタフリップフロップＦＦ３に伝達され、次いでクロック信号ＣＬＫ２３が「Ｌ」レベルになったときにさらにスレーブゲートＧ２を介してスレーブフリップフロップＦＦ４に伝達される。つまり、スレーブフリップフロップＦＦ４の反転出力φ３１は、フリップフロップＦＦ２の出力φ２４の立下がりから１クロック後に立上がる。
【０１２３】
フリップフロップＦＦ４の反転出力φ３１が「Ｈ」レベルに立上がると、インバータ３５の出力φ３５は「Ｌ」レベルに立下がる。これにより、クロック信号ＥＣＬＫがＮＯＲゲート３９を通過し、インバータ３６で反転されクロック信号ＣＬＫ２１となる。同時に、クロック信号ＲＣＬＫがＮＯＲゲート４０を通過し、インバータ３７で反転されクロック信号ＣＬＫ２２となる。
【０１２４】
所定の時間が経過した後、リフレッシュ信号Ｒｅｆが「Ｌ」レベルに立下がると、フリップフロップＦＦ１がセットされフリップフロップＦＦ１の出力φ２１が「Ｈ」レベルになり、ＮＯＲゲート３８の出力であるクロック信号ＣＬＫ２３が「Ｌ」レベルに固定される。これにより、マスタスレーブフリップフロップ４２の伝達動作が停止される。また、フリーブフリップフロップＦＦ４がセットされスレーブフリップフロップＦＦ４の反転出力φ３１は「Ｌ」レベルとなり、ＮＯＲゲート３９，４０によってクロック信号ＥＣＬＫ，ＲＣＬＫの通過が阻止される。
【０１２５】
したがって、図５で示したゲート回路１２によれば、図９に示すように、リフレッシュ信号Ｒｅｆが「Ｈ」レベルに立下がった後まずクロック信号ＣＬＫ２３を出力し、その１クロック後にクロック信号ＣＬＫ２１，ＣＬＫ２２を出力することができ、リフレッシュ信号Ｒｅｆが「Ｌ」レベルに立下がった後クロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３の出力を同時に停止することができる。これにより、クロック信号ＣＬＫ２１，ＣＬＫ２２の位相比較器９２への供給および供給の停止が同時に行なわれることとなり、位相比較器９２の動作が不安定になることがない。
【０１２６】
図４において、切換スイッチ１３，１４，１５は、それぞれ２つの切換接点１３ａ，１３ｂ；１４ａ，１４ｂ；１５ａ，１５ｂと１つの共通接点１３ｃ，１４ｃ，１５ｃとを含む。切換スイッチ１３，１４，１５の一方の切換接点１３ａ，１４ａ，１５ａは、それぞれゲート回路１１からクロック信号ＣＬＫ１１，ＣＬＫ１２，ＣＬＫ１３を受ける。切換スイッチ１３，１４，１５の他方の切換接点１３ｂ，１４ｂ，１５ｂは、それぞれゲート回路１２からクロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３を受ける。切換スイッチ１３，１４，１５の共通接点１３ｃ，１４ｃ，１５ｃは、それぞれリフレッシュコントロール回路１０のクロック信号出力端子１０ｆ，１０ｇ，１０ｈに接続される。
【０１２７】
また、切換スイッチ１３，１４，１５は、ともにセルフリフレッシュ検出信号ＳＲによって制御される。セルフリフレッシュ検出信号ＳＲが非活性状態の「Ｌ」レベルであるとき、スイッチ１３，１４，１５の一方の切換接点１３ａ，１４ａ，１５ａと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。セルフリフレッシュ検出信号ＳＲが活性状態の「Ｈ」レベルであるとき、スイッチ１３，１４，１５の他方の切換接点１３ｂ，１４ｂ，１５ｂと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。
【０１２８】
次に、図３〜図９で示したＤＬＬ回路の動作について説明する。オートリフレッシュモードおよびセルフリフレッシュモード以外のモードが指示されオートリフレッシュ検出信号ＡＲ、セルフリフレッシュ検出信号ＳＲおよびリフレッシュ信号Ｒｅｆがともに非活性状態の「Ｌ」レベルである場合は、ゲート回路１１がクロック信号ＥＣＬＫ，ＲＣＬＫを通過させ、ゲート回路１２がクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止する。また、スイッチ１３，１４，１５の一方の切換接点１３ａ，１４ａ，１５ａと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。これにより、クロックＥＣＬＫがゲート回路１１およびスイッチ１３，１５を介して位相比較器９２および電圧制御ディレイ回路９５に入力されるとともに、クロック信号ＲＣＬＫがゲート回路１１およびスイッチ１４を介して位相比較器９２に入力され、ＤＬＬ回路が動作する。
【０１２９】
また、オートリフレッシュモードが指示され、オートリフレッシュ検出信号ＡＲが活性状態の「Ｈ」レベルでありセルフリフレッシュ検出信号ＳＲおよびリフレッシュ信号Ｒｅｆが非活性状態の「Ｌ」レベルである場合は、ゲート回路１１，１２がともにクロック信号ＥＣＬＫ，ＲＣＬＫの通過を遮断する。したがって、クロック信号ＥＣＬＫ，ＲＣＬＫの位相比較器９２および電圧制御ディレイ回路９５への入力が遮断され、ＤＬＬ回路が停止する。
【０１３０】
また、セルフリフレッシュモードが指示され、オートリフレッシュ検出信号ＡＲが非活性状態の「Ｌ」レベルでありセルフリフレッシュ検出信号ＳＲが活性状態の「Ｈ」レベルでありリフレッシュ信号Ｒｅｆが周期的に「Ｈ」レベルになる場合は、ゲート回路１１がクロック信号ＥＣＬＫ，ＲＣＬＫの通過を阻止し、ゲート回路１２はリセット信号Ｒｅｆが「Ｈ」レベルになったことに応じてクロック信号ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ２３を出力する。また、スイッチ１３，１４，１５の他方の切換接点１３ｂ，１４ｂ，１５ｂと共通接点１３ｃ，１４ｃ，１５ｃとがそれぞれ導通する。
【０１３１】
したがって、リフレッシュ信号Ｒｅｆが「Ｈ」レベルになったときクロック信号ＣＬＫ２１，ＣＬＫ２２がスイッチ１３，１４を介して位相比較器９２に入力されるとともに、クロック信号ＣＬＫ２３がスイッチ１５を介して電圧制御ディレイ回路９５に入力され、ＤＬＬ回路が間欠的に動作する。
【０１３２】
この実施例においては、セルフリフレッシュモードが指示されたことに応じて、ＤＬＬ回路が間欠的に動作するようにしたので、消費電流の低減化とセルフリフレッシュモード終了後の復帰時間の短縮化を図ることができる。
【０１３３】
【発明の効果】
以上のように、この発明の同期型半導体記憶装置にあっては、内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ外部クロック信号の位相比較器および遅延回路への入力を遮断するので、内部クロック信号が不要であるモードにおいて内部クロック信号が生成されるのを防止することができ、消費電流の低減化を図ることができる。
【０１３４】
また、制御回路は、オートリフレッシュモードが指示されたことに応じてオートリフレッシュ検出信号を出力する第１の信号発生回路と、オートリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第１のゲート回路とを含むこととすれば、オートリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【０１３５】
また、制御回路は、セルフリフレッシュモードが指示されたことに応じてセルフリフレッシュ検出信号を出力する第２の信号発生回路と、セルフリフレッシュ検出信号に応答して外部クロック信号の位相比較器および遅延回路への入力を遮断する第２のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号が生成されるのを防止することができる。
【０１３６】
また、制御回路は、セルフリフレッシュモードが指示されたことに応じて所定の周期で活性化信号を出力する第３の信号発生回路と、活性化信号に応答して外部クロック信号を位相比較器および遅延回路に与える第３のゲート回路とを含むこととすれば、セルフリフレッシュモードにおいて内部クロック信号を間欠的に生成することができる。したがって、消費電流の低減化とセルフリフレッシュ終了後の復帰時間の短縮化が図られる。
【０１３７】
また、第３の信号発生回路から活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えれば、セルフリフレッシュを容易に行なうことができる。
【図面の簡単な説明】
【図１】この発明の第１実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。
【図２】図１に示したＤＬＬ回路の構成を示す回路図である。
【図３】この発明の第２実施例によるＳＤＲＡＭのＤＬＬ回路の構成を示すブロック図である。
【図４】図３に示したＤＬＬ回路のリフレッシュコントロール回路の構成を示す回路ブロック図である。
【図５】図４に示したリフレッシュコントロール回路のゲート回路１２の構成を示す回路図である。
【図６】図５に示したゲート回路の動作を説明するためのタイミングチャートである。
【図７】図５に示したゲート回路の動作を説明するための他のタイミングチャートである。
【図８】図５に示したゲート回路の動作を説明するためのさらに他のタイミングチャートである。
【図９】図５に示したゲート回路の動作を説明するためのさらに他のタイミングチャートである。
【図１０】従来のＳＤＲＡＭの主要部の構成を機能的に示すブロック図である。
【図１１】図１０に示したＳＤＲＡＭの読出動作を示すタイミングチャートである。
【図１２】図１０に示したＳＤＲＡＭの書込動作を示すタイミングチャートである。
【図１３】図１０に示したＳＤＲＡＭのオートリフレッシュモードに関連する部分の構成を示すブロック図である。
【図１４】図１３に示したオートリフレッシュモードに関連する部分の動作を示すタイミングチャートである。
【図１５】図１０に示したＳＤＲＡＭのセルフリフレッシュモードに関連する部分の構成を示すブロック図である。
【図１６】図１５に示したセルフリフレッシュモードに関連する部分の内部発振器の構成を示す回路ブロック図である。
【図１７】図１６に示した内部発振器の動作を示すタイミングチャートである。
【図１８】図１５に示したセルフリフレッシュモードに関連する部分の動作を示すタイミングチャートである。
【図１９】従来のＤＬＬ回路の構成を示すブロック図である。
【図２０】図１９に示したＤＬＬ回路のクロックバッファ９１の構成を示す一部省略した回路図である。
【図２１】図１９に示したＤＬＬ回路のクロックバッファ９６の構成を示す一部省略した回路図である。
【図２２】図１９に示したＤＬＬ回路の位相比較器の構成を示す回路図である。
【図２３】図２２に示した位相比較器の動作を示すタイミングチャートである。
【図２４】図２２に示した位相比較器の動作を示す他のタイミングチャートである。
【図２５】図１９に示したＤＬＬ回路のチャージポンプおよびループフィルタの構成を示す回路図である。
【図２６】図１９に示した電圧制御ディレイ回路の構成を示す一部省略した回路図である。
【図２７】図１９に示したＤＬＬ回路の動作を示すタイミングチャートである。
【符号の説明】
１，１０ リフレッシュコントロール回路、２，３８〜４０ ＮＯＲゲート、３，３３〜３７ インバータ、４，５ トランスファゲート、１１，１２ ゲート回路、１３〜１５ 切換スイッチ、２１〜３２ ＮＡＮＤゲート、４２ マスタスレーブフリップフロップ、５１ａ，５１ｂ メモリアレイ、７０ オートリフレッシュ検出回路、８０ セルフリフレッシュ検出回路、８１ 内部発振器。
Claims (5)
- 外部クロック信号に同期して動作する同期型半導体記憶装置であって、
各々が行列状に配列された複数のメモリセルを含む複数のメモリアレイ、
前記外部クロック信号と参照クロック信号を受け、該２つのクロック信号の位相差に応じた制御信号を出力する位相比較器、
前記制御信号に応じた時間だけ前記外部クロック信号を遅延させ前記参照クロック信号として出力する遅延回路、
前記参照クロック信号を予め定められた時間だけ遅延させた内部クロック信号に同期して、前記複数のメモリアレイのうちの選択されたメモリセルと外部との間でデータ信号の授受を行なうためのデータ入出力回路、および
前記内部クロック信号を必要としないモードが指示されたことに応じて、所定の期間だけ前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する制御回路を備えたことを特徴とする、同期型半導体記憶装置。 - 前記内部クロック信号を必要としないモードは、前記複数のメモリアレイのうちの先にリフレッシュされたメモリアレイと異なるメモリアレイのリフレッシュを指示するオートリフレッシュモードであって、
前記制御回路は、
前記オートリフレッシュモードが指示されたことに応じて、所定の時間だけオートリフレッシュ検出信号を出力する第１の信号発生回路と、
前記第１の信号発生回路から前記オートリフレッシュ検出信号が出力されたことに応じて、前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する第１のゲート回路とを含むことを特徴とする、請求項１に記載の同期型半導体記憶装置。 - 前記内部クロック信号を必要としないモードは、前記複数のメモリアレイを順次リフレッシュすることを指示するセルフリフレッシュモードであって、
前記制御回路は、
前記セルフリフレッシュモードの開始が指示されてからそのセルフリフレッシュモードの終了が指示されるまでの間にセルフリフレッシュ検出信号を出力する第２の信号発生回路と、
前記第２の信号発生回路から前記セルフリフレッシュ検出信号が出力されたことに応じて、前記外部クロック信号の前記位相比較器および前記遅延回路への入力を遮断する第２のゲート回路とを含むことを特徴とする、請求項１に記載の同期型半導体記憶装置。 - 前記制御回路は、
前記第２の信号発生回路から前記セルフリフレッシュ検出信号が出力されたことに応じて、所定の周期で活性化信号を出力する第３の信号発生回路と、
前記第３の信号発生回路から前記活性化信号が出力されたことに応じて、前記外部クロック信号を前記位相比較器および前記遅延回路に与える第３のゲート回路とを含むことを特徴とする、請求項３に記載の同期型半導体記憶装置。 - 前記第３の信号発生回路から前記活性化信号が出力されたことに応じて、先にリフレッシュしたメモリアレイと異なるメモリアレイのリフレッシュを行なうリフレッシュ回路を備えたことを特徴とする、請求項４に記載の同期型半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28795094A JP3592386B2 (ja) | 1994-11-22 | 1994-11-22 | 同期型半導体記憶装置 |
| US08/524,927 US5629897A (en) | 1994-11-22 | 1995-09-08 | Synchronous semiconductor memory device having a mode requiring an internal clock signal and a mode not requiring the internal clock signal |
| US08/801,889 US5708611A (en) | 1994-11-22 | 1997-02-18 | Synchronous semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28795094A JP3592386B2 (ja) | 1994-11-22 | 1994-11-22 | 同期型半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08147967A JPH08147967A (ja) | 1996-06-07 |
| JP3592386B2 true JP3592386B2 (ja) | 2004-11-24 |
Family
ID=17723841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28795094A Expired - Fee Related JP3592386B2 (ja) | 1994-11-22 | 1994-11-22 | 同期型半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5629897A (ja) |
| JP (1) | JP3592386B2 (ja) |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249481B1 (en) | 1991-10-15 | 2001-06-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP2730530B2 (ja) * | 1995-10-31 | 1998-03-25 | 日本電気株式会社 | 半導体集積回路及びその駆動方法 |
| JP3893167B2 (ja) * | 1996-04-26 | 2007-03-14 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| TW340262B (en) | 1996-08-13 | 1998-09-11 | Fujitsu Ltd | Semiconductor device, system consisting of semiconductor devices and digital delay circuit |
| JP4000206B2 (ja) * | 1996-08-29 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
| KR100212142B1 (ko) * | 1996-09-12 | 1999-08-02 | 윤종용 | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 |
| JP4090088B2 (ja) * | 1996-09-17 | 2008-05-28 | 富士通株式会社 | 半導体装置システム及び半導体装置 |
| US5923611A (en) * | 1996-12-20 | 1999-07-13 | Micron Technology, Inc. | Memory having a plurality of external clock signal inputs |
| KR100234365B1 (ko) * | 1997-01-30 | 1999-12-15 | 윤종용 | 반도체 메모리장치의 리프레쉬 방법 및 회로 |
| US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
| US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
| US6260149B1 (en) | 1997-02-12 | 2001-07-10 | Intel Corporation | Method and apparatus for logic and power isolation during power management |
| US6216233B1 (en) * | 1997-02-12 | 2001-04-10 | Intel Corporation | Maintaining a memory while in a power management mode |
| US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
| JP3388134B2 (ja) * | 1997-04-10 | 2003-03-17 | 富士通株式会社 | 位相比較回路、ｄｌｌ回路および半導体集積回路 |
| US6173432B1 (en) * | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
| JPH1116349A (ja) * | 1997-06-26 | 1999-01-22 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| US5999481A (en) * | 1997-08-22 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals |
| US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
| US6263448B1 (en) | 1997-10-10 | 2001-07-17 | Rambus Inc. | Power control system for synchronous memory device |
| JPH11120769A (ja) * | 1997-10-13 | 1999-04-30 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| TW341676B (en) * | 1997-10-20 | 1998-10-01 | Via Technologies Co Ltd | Dynamic phase lock circuit for high speed data transmission |
| JPH11203864A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JPH11203866A (ja) * | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4571959B2 (ja) * | 1998-01-21 | 2010-10-27 | 富士通セミコンダクター株式会社 | 入力回路および該入力回路を有する半導体集積回路 |
| US6433607B2 (en) | 1998-01-21 | 2002-08-13 | Fujitsu Limited | Input circuit and semiconductor integrated circuit having the input circuit |
| US6002281A (en) * | 1998-02-20 | 1999-12-14 | Intel Corporation | Delay locked loop |
| US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
| US6154821A (en) * | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
| KR100305646B1 (ko) * | 1998-05-29 | 2001-11-30 | 박종섭 | 클럭보정회로 |
| US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
| US6349399B1 (en) * | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
| US6279090B1 (en) | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
| KR100524909B1 (ko) * | 1998-09-07 | 2006-01-12 | 삼성전자주식회사 | 자동 모드 변환 신호 발생기와 이를 구비하는동기식 반도체 메모리 장치 |
| US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
| US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
| JP2000187981A (ja) | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP3279274B2 (ja) | 1998-12-28 | 2002-04-30 | 日本電気株式会社 | 半導体装置 |
| KR100303781B1 (ko) | 1998-12-30 | 2001-09-24 | 박종섭 | 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기 |
| US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| KR100646205B1 (ko) * | 1999-06-28 | 2006-11-14 | 주식회사 하이닉스반도체 | 지연고정루프클럭 생성 장치의 저전력 구동을 위한 제어 방법 |
| KR100340863B1 (ko) | 1999-06-29 | 2002-06-15 | 박종섭 | 딜레이 록 루프 회로 |
| JP2001155483A (ja) * | 1999-11-30 | 2001-06-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100331566B1 (ko) * | 2000-01-22 | 2002-04-06 | 윤종용 | 클럭 동기 회로 및 이를 구비하는 반도체 장치 |
| KR100543934B1 (ko) * | 2000-05-31 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 |
| JP2002093167A (ja) | 2000-09-08 | 2002-03-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100413758B1 (ko) * | 2001-03-26 | 2003-12-31 | 삼성전자주식회사 | 지연 동기 루프를 구비하는 반도체 메모리 장치 |
| JP2002304885A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 半導体集積回路 |
| US6617894B2 (en) | 2001-05-14 | 2003-09-09 | Samsung Electronics Co., Ltd. | Circuits and methods for generating internal clock signal of intermediate phase relative to external clock |
| US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
| KR100422572B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
| US6552955B1 (en) | 2001-10-30 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with reduced power consumption |
| KR100502675B1 (ko) * | 2001-12-12 | 2005-07-22 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연고정루프회로 |
| US6988218B2 (en) * | 2002-02-11 | 2006-01-17 | Micron Technology, Inc. | System and method for power saving delay locked loop control by selectively locking delay interval |
| JP4104886B2 (ja) | 2002-03-20 | 2008-06-18 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100477809B1 (ko) | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
| US6809990B2 (en) * | 2002-06-21 | 2004-10-26 | Micron Technology, Inc. | Delay locked loop control circuit |
| US6650594B1 (en) * | 2002-07-12 | 2003-11-18 | Samsung Electronics Co., Ltd. | Device and method for selecting power down exit |
| KR100510490B1 (ko) * | 2002-08-29 | 2005-08-26 | 삼성전자주식회사 | 부분적으로 제어되는 지연 동기 루프를 구비하는 반도체메모리 장치 |
| US7168027B2 (en) * | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
| US6975556B2 (en) * | 2003-10-09 | 2005-12-13 | Micron Technology, Inc. | Circuit and method for controlling a clock synchronizing circuit for low power refresh operation |
| US7234070B2 (en) * | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
| KR100560297B1 (ko) | 2003-10-29 | 2006-03-10 | 주식회사 하이닉스반도체 | 지연고정루프용 전원 공급 회로를 구비한 반도체 소자 |
| US6903994B1 (en) * | 2003-11-14 | 2005-06-07 | Micron Technology, Inc. | Device, system and method for reducing power in a memory device during standby modes |
| US7099234B2 (en) * | 2004-06-28 | 2006-08-29 | United Memories, Inc. | Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM |
| US7245551B2 (en) * | 2004-08-19 | 2007-07-17 | Micron Technology, Inc. | Read command triggered synchronization circuitry |
| KR100808052B1 (ko) * | 2005-09-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US20070086261A1 (en) * | 2005-10-17 | 2007-04-19 | Freebern Margaret C | Directed auto-refresh for a dynamic random access memory |
| JP4837357B2 (ja) * | 2005-10-18 | 2011-12-14 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| KR100646271B1 (ko) | 2005-12-08 | 2006-11-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100759786B1 (ko) | 2006-02-01 | 2007-09-20 | 삼성전자주식회사 | 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법 |
| KR100838375B1 (ko) * | 2006-04-28 | 2008-06-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100837814B1 (ko) * | 2006-12-22 | 2008-06-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 출력 회로 |
| CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
| JP2009147829A (ja) * | 2007-12-17 | 2009-07-02 | Panasonic Corp | Ｄｌｌ回路，撮像装置，メモリ装置 |
| CA2701180A1 (en) * | 2007-12-21 | 2009-07-02 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory device with power saving feature |
| US8291248B2 (en) | 2007-12-21 | 2012-10-16 | Mosaid Technologies Incorporated | Non-volatile semiconductor memory device with power saving feature |
| US8547767B2 (en) * | 2008-04-23 | 2013-10-01 | Qimonda Ag | Chip, multi-chip system in a method for performing a refresh of a memory array |
| KR100945797B1 (ko) | 2008-05-30 | 2010-03-08 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 방법 |
| KR101132798B1 (ko) * | 2010-03-31 | 2012-04-02 | 주식회사 하이닉스반도체 | 셀프리프레시회로 |
| US8248124B2 (en) * | 2010-06-03 | 2012-08-21 | Intel Corporation | Methods and apparatuses for delay-locked loops and phase-locked loops |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| JP2013030001A (ja) * | 2011-07-28 | 2013-02-07 | Elpida Memory Inc | 情報処理システム |
| JP2013070281A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | Ｄｌｌ回路、逓倍回路、及び半導体記憶装置 |
| US10141041B1 (en) * | 2017-11-01 | 2018-11-27 | Micron Technology, Inc. | Systems and methods for maintaining refresh operations of memory banks using a shared |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2896197B2 (ja) * | 1990-06-01 | 1999-05-31 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| JP2752817B2 (ja) * | 1990-10-18 | 1998-05-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
| JP2914010B2 (ja) * | 1991-06-06 | 1999-06-28 | 日本電気株式会社 | 半導体記憶装置 |
| JPH05174578A (ja) * | 1991-12-24 | 1993-07-13 | Mitsubishi Electric Corp | 半導体装置 |
| JP2824712B2 (ja) * | 1992-03-25 | 1998-11-18 | 三菱電機株式会社 | 半導体メモリ装置 |
| JP2605576B2 (ja) * | 1993-04-02 | 1997-04-30 | 日本電気株式会社 | 同期型半導体メモリ |
| KR950010624B1 (ko) * | 1993-07-14 | 1995-09-20 | 삼성전자주식회사 | 반도체 메모리장치의 셀프리프레시 주기조절회로 |
| JP2836453B2 (ja) * | 1993-08-26 | 1998-12-14 | 日本電気株式会社 | 半導体メモリの初段回路方式 |
| JPH08227579A (ja) * | 1995-02-22 | 1996-09-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1994
- 1994-11-22 JP JP28795094A patent/JP3592386B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-08 US US08/524,927 patent/US5629897A/en not_active Expired - Lifetime
-
1997
- 1997-02-18 US US08/801,889 patent/US5708611A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5629897A (en) | 1997-05-13 |
| US5708611A (en) | 1998-01-13 |
| JPH08147967A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3592386B2 (ja) | 同期型半導体記憶装置 | |
| US6862247B2 (en) | Pseudo-static synchronous semiconductor memory device | |
| JP3717289B2 (ja) | 集積回路装置 | |
| KR100422572B1 (ko) | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 | |
| JP4623788B2 (ja) | ウェーブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデータパス制御方法 | |
| US5731727A (en) | Voltage control type delay circuit and internal clock generation circuit using the same | |
| US6279116B1 (en) | Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation | |
| US6522599B2 (en) | Operable synchronous semiconductor memory device switching between single data rate mode and double data rate mode | |
| US6343036B1 (en) | Multi-bank dynamic random access memory devices having all bank precharge capability | |
| US6181174B1 (en) | Semiconductor integrated circuit device | |
| US7280430B2 (en) | Semiconductor memory device | |
| US6504789B2 (en) | Semiconductor memory device | |
| JP2000311028A (ja) | 位相制御回路、半導体装置及び半導体メモリ | |
| US6771108B2 (en) | Input circuit and semiconductor integrated circuit having the input circuit | |
| US7185173B2 (en) | Column address path circuit and method for memory devices having a burst access mode | |
| US6763079B1 (en) | Semiconductor device allowing easy confirmation of operation of built in clock generation circuit | |
| GB2368166A (en) | Semiconductor memory device for providing address access time and data access time at high speed | |
| JP2003242777A (ja) | 集積ｄｒａｍメモリ回路、行アドレス回路、行制御回路およびｄｒａｍメモリをリフレッシュし、行アドレスを生成するための方法 | |
| US7253672B2 (en) | System and method for reduced power open-loop synthesis of output clock signals having a selected phase relative to an input clock signal | |
| JP3846764B2 (ja) | 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法 | |
| GB2341706A (en) | Synchronous semiconductor memory device with a clock generating circuit | |
| US6026041A (en) | Semiconductor memory device | |
| EP0409274B1 (en) | Dynamic memory with a refresh control circuit | |
| US7388417B2 (en) | Output circuit of a semiconductor memory device and method of outputting data in a semiconductor memory device | |
| KR100296920B1 (ko) | 반도체메모리장치의 데이터 기록 동작 제어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |