[go: up one dir, main page]

JP3304921B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JP3304921B2
JP3304921B2 JP17238799A JP17238799A JP3304921B2 JP 3304921 B2 JP3304921 B2 JP 3304921B2 JP 17238799 A JP17238799 A JP 17238799A JP 17238799 A JP17238799 A JP 17238799A JP 3304921 B2 JP3304921 B2 JP 3304921B2
Authority
JP
Japan
Prior art keywords
chip
terminal
bonding
wiring
upper chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17238799A
Other languages
English (en)
Other versions
JP2001007278A (ja
Inventor
貞夫 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17238799A priority Critical patent/JP3304921B2/ja
Priority to US09/593,891 priority patent/US6958532B1/en
Priority to EP00401720A priority patent/EP1061579A3/en
Priority to KR10-2000-0033404A priority patent/KR100395461B1/ko
Publication of JP2001007278A publication Critical patent/JP2001007278A/ja
Application granted granted Critical
Publication of JP3304921B2 publication Critical patent/JP3304921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W74/00—
    • H10W90/00—
    • H10W72/01—
    • H10W72/884—
    • H10W90/22—
    • H10W90/732—
    • H10W90/734—
    • H10W90/752—
    • H10W90/754—

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のチップを重
ね合わせたスタック型ＭＣＰ（マルチ・チップ・パッケ
ージ）による半導体記憶装置の配線構造に関するもので
ある。
【０００２】
【従来の技術】従来の複数のチップを重ね合わせてパッ
ケージとしたスタックＭＣＰにおいては、一般的にそれ
ぞれのチップのボンディングパッドが同一配列で近い位
置に配置され、かつそれぞれのチップサイズが最適な大
きさである必要があるが、近年さまざまな容量のメモリ
の組み合わせが要求されている。
【０００３】この要請に応えるために、例えば、特願平
３−３４７６５０号に開示されているように、チップ側
のボンディングパッド位置を大きくずらしたような位置
でのボンディングが提案されている。
【０００４】図４に従来のスタックＭＣＰを示す。
【０００５】図４において、最下層からパッケージ基板
１、下チップ２、上チップ３がずらせて重ねられてい
る。上チップ３のボンディングパッド４とパッケージ基
板１のボンディングパッド５とがボンディングワイヤ６
により接続されると共に、下チップ２のボンディングパ
ッド７とパッケージ基板３のボンディングパッド５とが
ボンディングワイヤ８により接続されている。
【０００６】
【発明が解決しようとする課題】上記のように従来のス
タックＭＣＰにおいては、上チップ３からのボンディン
グワイヤ６を下チップ２を越えて直接パッケージ基板１
に接続しているで、上記ボンディングワイヤ３が非常に
長くなり、このため、樹脂による封入の際にワイヤ流れ
を起こし、他のワイヤとの接触や、断線の危険性が存在
するという問題があった。
【０００７】また、長い距離をワイヤボンディングする
ためにボンディングワイヤが高さ方向に増大することに
なり、このため、パッケージの厚さが大きくならざるを
えないという問題もあった。
【０００８】本発明の主な目的は、多様な複数のメモリ
を同一パッケージに搭載することであり、それぞれのチ
ップの大きさや、ボンディングパッドの位置が異なって
いた場合においても、チップを重ね合わせたスタックＭ
ＣＰを提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による半導体記憶装置は、基板上に下チッ
プと上チップとを重ねてなる半導体記憶装置において、
下チップと上チップとの間に、上チップと基板との間の
電気的接続を中継するための配線基板を設け、配線基板
の表面には、上チップ表面の端子と接続される第１の端
子と、基板表面の端子と接続される第２の端子と、第
１、第２の端子を接続する配線パターンとを設けたもの
である。
【００１０】また、上記上チップ表面の端子と第１の端
子とを接続する第１のボンディングワイヤと、基板表面
の端子と第２の端子とを接続する第２のボンディングワ
イヤとを設け、さらに、配線基板の表面には、一端が上
チップ裏面の端子と接続され他端が下チップ表面の端子
と接続される配線パターンが設けるとよい。
【００１１】なお、上記の下チップ表面の端子と基板表
面の端子とは、第３のボンディングワイヤで接続されて
いてよい。
【００１２】さらに、上記配線基板は、シート状に構成
され、または、板状に構成してよい。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。
【００１４】図１は本発明の第１の実施の形態によるス
タックＭＣＰの構成を示す。本実施の形態は、図示のよ
うに、スタック型ＭＣＰにおいて、上チップ３と下チッ
プ２との間に配線シート９を挟みこみ、この配線シート
９を中継して上チップ３からパッケージ基板１にボンデ
ィングワイヤ１０、１１を接続することを特徴としてい
る。
【００１５】即ち、図１において、上チップ３と下チッ
プ２との間に配線シート９を設け、この配線シート９に
は、第１のボンディングパッド１２と第２のボンディン
グパッド１３とを設けると共に、これらのボンディング
パッド１２、１３を接続する配線パターン１４を設けて
いる。そして、上チップ３のボンディングパッド４と上
記ボンディングパッド１２とが第１のボンディングワイ
ヤ１０で接続され、第２のボンディングパッド１３とパ
ッケージ基板１のボンディングパッド５とが第２のボン
ディングワイヤ１１で接続されている。
【００１６】上記構成によれば、上チップ３からの信号
は、配線シート９を中継してパッケージ基板１に伝送さ
れる。即ち、上チップ３からの信号は、ボンディングパ
ッド４、ボンディングワイヤ１０、ボンディングパッド
１２、配線パターン１４、ボンディングパッド１３、ボ
ンディングワイヤ１１及びボンディングパッド５へ伝送
される。逆にパッケージ基板１から上チップ３への信号
の伝送も、上記と逆の順で行われる。
【００１７】従って、本実施の形態によれば、上チップ
３と下チップ２のチップサイズの格差が大きい場合にお
いても、ワイヤ長が長くならず、前述したワイヤ流れ等
のパッケージ組み立てに関する問題を回避できる。さら
に、スタックＭＣＰは、多くの場合上チップ３と下チッ
プ２の信号を共用するので、配線基板９を用いることに
より、ボンディングパッドの配置が離れているチップ同
士での組み合わせが容易になる。即ち、配線シート９上
の配線パターン１４により、共通の信号となる下チップ
２のボンディングパッド７周辺まで上チップ３の配線を
引き回すことができる。
【００１８】次に、本発明の第２の実施の形態を説明す
る。上記第１の実施の形態においては、配線シート９の
表面に上チップ３の裏面を重ねる構成としているが、本
実施の形態では、上チップ３は、表裏を逆転させチップ
表面を下方に向けて配線シート９に重ねている。また、
配線シート９の配線パターン１４の一端は、直接上チッ
プ３のボンディングパッド４に接続され、他端は下チッ
プ２のボンディングパッド７に接続されている。
【００１９】上記構成により、上チップ３のボンディン
グパッド４が直接配線シート９上の配線パターン１４に
接続される。従って、上チップ３から配線シート９に対
するボンディングが不要となる。
【００２０】さらに、配線シート９上の配線パターン１
４を下チップ２のボンディングパッド７上まで延長し、
下チップ２のボンディングパッド７が露出するようなパ
ッドを形成することにより、図３に示すように、下チッ
プ２のボンディングパッド７と配線シート９上の配線パ
ターン１４とを、一度のワイヤボンディングでパッケー
ジ基板３のボンディングパッド５にボンディングするこ
とが可能となる。
【００２１】このように、本実施の形態によれば、上チ
ップ３から配線シート９に対するワイヤーボンディング
が無くなるため、パッケージをさらに薄くすることがで
きる。また、図２のように、上チップ３のボンディング
パッド４の配列が、配線シート９、下チップ２及びパッ
ケージ基板１の各ボンディングパッドの配列に対して横
方向に直交している場合には、横方向へのワイヤーボン
ディングが無くなることにより、パッケージの横方向サ
イズを小さくできるという効果が得られる。
【００２２】なお、上記第１、第２の実施の形態では、
配線基板として、配線シートを例に挙げたが、配線基板
は板状のものでもよい。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
上チップと下チップとの間に配線シート等の配線基板を
設け、上チップからパッケージ基板への電気的な接続を
上記配線基板を介して行っているので、上チップと下チ
ップのチップサイズの格差が大きい場合でも、理想的な
ボンディング位置までボンディングパッドを移動するこ
とが可能となる。
【００２４】これによって、チップサイズの格差が大き
くこれまで組み立てることが不可能であった組み合わせ
のチップ同士によるスタックＭＣＰを容易に開発するこ
とができる。
【００２５】従って、多様な複数のメモリを同一パッケ
ージに搭載することができ、それぞれのチップの大きさ
や、ボンディングパッドの位置が異なっていた場合にお
いても、チップを重ね合わせたスタックＭＣＰを提供す
ることができる。
【００２６】さらに、上チップと下チップでパッケージ
基板上の同一のボンディングパッドにボンディングする
場合において、それぞれのチップレイアウトが異なり、
チップ上のボンディングパッドがかけ離れた場所にある
場合においても、理想的なボンディング位置まで配線シ
ート上の配線を変更することによりボンディングパッド
を配することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す構成図であ
る。
【図２】本発明の第２の実施の形態を示す構成図であ
る。
【図３】図２の部分拡大図である。
【図４】従来のスタックＭＣＰを示す構成図である。
【符号の説明】
１ パッケージ基板 ２ 下チップ ３ 上チップ ４ 上チップのボンディングパッド ５ パッケージ基板のボンディングパッド ７ 下チップのボンディングパッド ９ 配線シート １０ 第１のボンディングワイヤ １１ 第２のボンディングワイヤ １２ 配線シートの第１のボンディングパッド １３ 配線シートの第２のボンディングパッド １４ 配線パターン

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に下チップと上チップとを重ねて
    なる半導体記憶装置において、 前記下チップと上チップとの間に、前記上チップと前記
    基板との間の電気的接続を中継するための配線基板を設
    け、 前記配線基板の表面には、前記上チップ表面の端子と接
    続される第１の端子と、前記基板表面の端子と接続され
    る第２の端子と、前記第１、第２の端子を接続する配線
    パターンとが設けられている ことを特徴とする半導体記
    憶装置。
  2. 【請求項２】 前記上チップ表面の端子と前記第１の端
    子とを接続する第１のボンディングワイヤと、 前記基板表面の端子と前記第２の端子とを接続する第２
    のボンディングワイヤと、 を設けたことを特徴とする請求項１記載の半導体記憶装
    置。
  3. 【請求項３】 前記配線基板の表面には、一端が前記上
    チップ裏面の端子と接続され他端が前記下チップ表面の
    端子と接続される配線パターンが設けられていることを
    特徴とする請求項１記載の半導体記憶装置。
  4. 【請求項４】 前記下チップ表面の端子と前記基板表面
    の端子とは、第３のボンディングワイヤで接続されてい
    ることを特徴とする請求項１から３の何れかに記載の半
    導体記憶装置。
  5. 【請求項５】 前記配線基板は、シート状に構成されて
    いることを特徴とする請求項１から４の何れかに記載の
    半導体記憶装置。
  6. 【請求項６】 前記配線基板は、板状に構成されている
    ことを特徴とする請求項１から４の何れかに記載の半導
    体記憶装置。
JP17238799A 1999-06-18 1999-06-18 半導体記憶装置 Expired - Fee Related JP3304921B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17238799A JP3304921B2 (ja) 1999-06-18 1999-06-18 半導体記憶装置
US09/593,891 US6958532B1 (en) 1999-06-18 2000-06-14 Semiconductor storage device
EP00401720A EP1061579A3 (en) 1999-06-18 2000-06-16 Stack type multi chip package
KR10-2000-0033404A KR100395461B1 (ko) 1999-06-18 2000-06-17 반도체 기억 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17238799A JP3304921B2 (ja) 1999-06-18 1999-06-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2001007278A JP2001007278A (ja) 2001-01-12
JP3304921B2 true JP3304921B2 (ja) 2002-07-22

Family

ID=15940992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17238799A Expired - Fee Related JP3304921B2 (ja) 1999-06-18 1999-06-18 半導体記憶装置

Country Status (4)

Country Link
US (1) US6958532B1 (ja)
EP (1) EP1061579A3 (ja)
JP (1) JP3304921B2 (ja)
KR (1) KR100395461B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390466B1 (ko) * 1999-12-30 2003-07-04 앰코 테크놀로지 코리아 주식회사 멀티칩 모듈 반도체패키지
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002217357A (ja) * 2001-01-19 2002-08-02 Kyocera Corp 半導体装置
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
SG117398A1 (en) * 2001-10-31 2005-12-29 United Test & Assembly Ct Ltd Multi-chip module
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
KR20040004798A (ko) * 2002-07-05 2004-01-16 삼성전자주식회사 멀티 칩 패키지
CN100394598C (zh) * 2002-07-31 2008-06-11 旺宏电子股份有限公司 超薄堆叠构装元件
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP3880572B2 (ja) 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置
JP4103796B2 (ja) 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
JP2006210802A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
TWI249831B (en) * 2005-02-21 2006-02-21 Touch Micro System Tech Chip type micro connector and method of packaging the sane
JP4703300B2 (ja) 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
KR101119066B1 (ko) 2005-08-12 2012-03-15 삼성전자주식회사 멀티칩 패키지
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置
KR100729502B1 (ko) 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
JP4707548B2 (ja) 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
USD600219S1 (en) * 2006-04-26 2009-09-15 Panasonic Corporation Lead frame
US7732930B2 (en) * 2006-09-06 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device, relay chip, and method for producing relay chip
JP4913640B2 (ja) 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7972902B2 (en) 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
KR101185886B1 (ko) 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
JP5022322B2 (ja) * 2008-08-25 2012-09-12 パナソニック株式会社 チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
JP2015002308A (ja) * 2013-06-18 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR102299673B1 (ko) 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609238A (ja) 1983-06-27 1985-01-18 Omron Tateisi Electronics Co スペクトラム拡散信号受信機
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JP3104795B2 (ja) 1990-04-26 2000-10-30 株式会社日立製作所 半導体装置及びその製造方法
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
FR2670322B1 (fr) 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
JPH05198735A (ja) * 1992-01-20 1993-08-06 Oki Electric Ind Co Ltd マルチチップモジュール
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5347428A (en) * 1992-12-03 1994-09-13 Irvine Sensors Corporation Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
WO1997037374A2 (en) * 1996-03-26 1997-10-09 Advanced Micro Devices, Inc. Method of packaging multiple integrated circuit chips in a standard semiconductor device package
DE19648492A1 (de) * 1996-11-22 1997-11-13 Siemens Ag Multi-Chip-Modul
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
WO1998033217A1 (fr) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Dispositif a semi-conducteur et procede pour produire ce dispositif
US5905639A (en) * 1997-09-29 1999-05-18 Raytheon Company Three-dimensional component stacking using high density multichip interconnect decals and three-bond daisy-chained wedge bonds
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US6008533A (en) * 1997-12-08 1999-12-28 Micron Technology, Inc. Controlling impedances of an integrated circuit

Also Published As

Publication number Publication date
KR20010049567A (ko) 2001-06-15
US6958532B1 (en) 2005-10-25
EP1061579A3 (en) 2005-11-16
EP1061579A2 (en) 2000-12-20
KR100395461B1 (ko) 2003-08-25
JP2001007278A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
JP3304921B2 (ja) 半導体記憶装置
JP2537014B2 (ja) 電子素子用リ―ドフレ―ム・パッケ―ジ
US6882056B2 (en) Multi-chip package type semiconductor device
KR101070913B1 (ko) 반도체 칩 적층 패키지
US6858938B2 (en) Semiconductor device
JP4674113B2 (ja) 半導体装置及びその製造方法
JP2002033441A (ja) 半導体装置
JP3415509B2 (ja) 半導体装置
KR102719915B1 (ko) 적층 반도체 칩을 포함하는 반도체 패키지
US7714422B2 (en) Electronic module with a semiconductor chip and a component housing and methods for producing the same
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
US7786601B2 (en) Semiconductor chip and multi-chip package
US20040238924A1 (en) Semiconductor package
KR100950759B1 (ko) 스택 패키지
JP2001077298A (ja) マルチチップパッケージ
JP2002033443A (ja) 半導体モジュール
JP2004047715A (ja) 半導体接続中継部材及び半導体装置
US6118173A (en) Lead frame and a semiconductor device
JP2001118954A (ja) 半導体装置
JP2002237567A (ja) 半導体装置
KR20050117715A (ko) 반도체 패키지 및 그 제조방법
KR20100064148A (ko) 도전 부재 및 이를 이용한 반도체 패키지 및 이를 이용한 스택 패키지
KR100924553B1 (ko) 메모리 모듈
JPS58164248A (ja) チツプキヤリア半導体装置およびその組立体
JP4451790B2 (ja) 半導体装置、半導体装置の製造方法およびカード型記録媒体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140510

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees