JP2002373969A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2002373969A JP2002373969A JP2001182506A JP2001182506A JP2002373969A JP 2002373969 A JP2002373969 A JP 2002373969A JP 2001182506 A JP2001182506 A JP 2001182506A JP 2001182506 A JP2001182506 A JP 2001182506A JP 2002373969 A JP2002373969 A JP 2002373969A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring pattern
- area
- region
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W70/68—
-
- H10W74/114—
-
- H10W90/00—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/5445—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/865—
-
- H10W74/00—
-
- H10W90/20—
-
- H10W90/22—
-
- H10W90/291—
-
- H10W90/732—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の信頼性を低下させずに複数の半
導体素子を搭載する。 【解決手段】 配線パターンが形成されたプリント基板
と，プリント基板上の所定位置に搭載され電極パッドが
形成された第１領域と第１領域の内側の第２領域とから
なる面を有する第１半導体素子と，第１半導体素子の第
２領域に搭載され，配線パターンが形成された第１領域
と第１領域の内側の第２領域とからなる面を有する補助
部材と，補助部材の第２領域に搭載され電極パッドの形
成面を有する第２半導体素子と，から構成され，第１半
導体素子の電極パッドとプリント基板の配線パターンと
が電気的に接続され，第２半導体素子の電極パッドと補
助部材の配線パターンとが電気的に接続され，補助部材
の配線パターンとプリント基板の配線パターンとが電気
的に接続され，第１半導体素子と第２半導体素子とが樹
脂封止される。
導体素子を搭載する。 【解決手段】 配線パターンが形成されたプリント基板
と，プリント基板上の所定位置に搭載され電極パッドが
形成された第１領域と第１領域の内側の第２領域とから
なる面を有する第１半導体素子と，第１半導体素子の第
２領域に搭載され，配線パターンが形成された第１領域
と第１領域の内側の第２領域とからなる面を有する補助
部材と，補助部材の第２領域に搭載され電極パッドの形
成面を有する第２半導体素子と，から構成され，第１半
導体素子の電極パッドとプリント基板の配線パターンと
が電気的に接続され，第２半導体素子の電極パッドと補
助部材の配線パターンとが電気的に接続され，補助部材
の配線パターンとプリント基板の配線パターンとが電気
的に接続され，第１半導体素子と第２半導体素子とが樹
脂封止される。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置及びそ
の製造方法に関し，さらに詳細には，プリント配線基板
上に複数の半導体素子を搭載するチップオンボード（Ｃ
ＯＢ）タイプの半導体装置及びその製造方法に関する。
の製造方法に関し，さらに詳細には，プリント配線基板
上に複数の半導体素子を搭載するチップオンボード（Ｃ
ＯＢ）タイプの半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来における複数の半導体素子を搭載す
る半導体装置の製造方法を図９に基づいて説明する。図
９に示すように，プリント配線基板６０６上の所定位置
に第１の半導体素子６０１をダイスボンド材６０３によ
り接着する。次いで，第１の半導体素子６０１の上の所
定位置に，第１の半導体素子６０１よりも小型の第２の
半導体素子６０２をダイスボンド材６０８により同様に
接着する。
る半導体装置の製造方法を図９に基づいて説明する。図
９に示すように，プリント配線基板６０６上の所定位置
に第１の半導体素子６０１をダイスボンド材６０３によ
り接着する。次いで，第１の半導体素子６０１の上の所
定位置に，第１の半導体素子６０１よりも小型の第２の
半導体素子６０２をダイスボンド材６０８により同様に
接着する。
【０００３】次いで，プリント配線基板６０６に設けら
れた配線パターン６０５と半導体素子６０１とを接続用
細線（Ａｕ線，Ａｌ線など）６０４を介して電気的に接
続し，配線パターン６０５と半導体素子６０２とを接続
用細線（Ａｕ線，Ａｌ線など）６０９を介して電気的に
接続する。
れた配線パターン６０５と半導体素子６０１とを接続用
細線（Ａｕ線，Ａｌ線など）６０４を介して電気的に接
続し，配線パターン６０５と半導体素子６０２とを接続
用細線（Ａｕ線，Ａｌ線など）６０９を介して電気的に
接続する。
【０００４】その後，半導体素子６０１，半導体素子６
０２及び接続用細線６０４，６０９を保護するために，
エポキシ樹脂６０７で樹脂封止を行い，半導体装置が完
成する。
０２及び接続用細線６０４，６０９を保護するために，
エポキシ樹脂６０７で樹脂封止を行い，半導体装置が完
成する。
【０００５】
【発明が解決しようとする課題】しかしながら，上記従
来の方法では，第２の半導体素子が小型化するほど接続
用細線が長くなるので，接続用細線が変形し，隣接する
接続用細線と短絡するという問題がある。この結果，半
導体装置の信頼性が低下してしまう。
来の方法では，第２の半導体素子が小型化するほど接続
用細線が長くなるので，接続用細線が変形し，隣接する
接続用細線と短絡するという問題がある。この結果，半
導体装置の信頼性が低下してしまう。
【０００６】したがって，本発明の目的は，半導体装置
の信頼性を低下させることなく，複数の半導体素子を搭
載することが可能な新規かつ改良された半導体装置及び
その製造方法を提供することにある。
の信頼性を低下させることなく，複数の半導体素子を搭
載することが可能な新規かつ改良された半導体装置及び
その製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め，本出願の代表的な発明では，配線パターンが形成さ
れたプリント配線基板と，前記プリント配線基板上の所
定位置に搭載され，電極パッドが形成された第１の領域
と当該第１の領域の内側の領域である第２の領域とから
なる面を有する第１の半導体素子と，前記第１の半導体
素子の前記第２の領域に搭載され，配線パターンが形成
された第１の領域と当該第１の領域の内側の領域である
第２の領域とからなる面を有する補助部材と，前記補助
部材の前記第２の領域に搭載され，電極パッドが形成さ
れた面を有する第２の半導体素子と，から構成され，前
記第１の半導体素子の前記電極パッドと前記プリント配
線基板の前記配線パターンとが電気的に接続され，前記
第２の半導体素子の前記電極パッドと前記補助部材の前
記配線パターンとが電気的に接続され，前記補助部材の
前記配線パターンと前記プリント配線基板の配線パター
ンとが電気的に接続され，前記第１の半導体素子と前記
第２の半導体素子とが樹脂封止されている，ことを特徴
とする半導体装置が提供される。
め，本出願の代表的な発明では，配線パターンが形成さ
れたプリント配線基板と，前記プリント配線基板上の所
定位置に搭載され，電極パッドが形成された第１の領域
と当該第１の領域の内側の領域である第２の領域とから
なる面を有する第１の半導体素子と，前記第１の半導体
素子の前記第２の領域に搭載され，配線パターンが形成
された第１の領域と当該第１の領域の内側の領域である
第２の領域とからなる面を有する補助部材と，前記補助
部材の前記第２の領域に搭載され，電極パッドが形成さ
れた面を有する第２の半導体素子と，から構成され，前
記第１の半導体素子の前記電極パッドと前記プリント配
線基板の前記配線パターンとが電気的に接続され，前記
第２の半導体素子の前記電極パッドと前記補助部材の前
記配線パターンとが電気的に接続され，前記補助部材の
前記配線パターンと前記プリント配線基板の配線パター
ンとが電気的に接続され，前記第１の半導体素子と前記
第２の半導体素子とが樹脂封止されている，ことを特徴
とする半導体装置が提供される。
【０００８】上記記載の発明では，補助部材を介して第
１の半導体素子と第２の半導体素子を接続用細線により
接続するので，従来よりも接続用細線を短くすることが
できる。この結果，小型の第２の半導体素子を搭載して
も接続用細線が変形せず，隣接する接続用細線との短絡
が防止されるので，信頼性の高い半導体装置が提供され
る。
１の半導体素子と第２の半導体素子を接続用細線により
接続するので，従来よりも接続用細線を短くすることが
できる。この結果，小型の第２の半導体素子を搭載して
も接続用細線が変形せず，隣接する接続用細線との短絡
が防止されるので，信頼性の高い半導体装置が提供され
る。
【０００９】また，上記課題を解決するため，本出願の
他の代表的な発明では，配線パターンが形成されたプリ
ント配線基板上の所定位置に，電極パッドが形成された
第１の領域と当該第１の領域の内側の領域である第２の
領域とからなる面を有する第１の半導体素子を搭載する
工程と，配線パターンが形成された第１の領域と当該第
１の領域の内側の領域である第２の領域とからなる面を
有する補助部材を，前記第１の半導体素子の前記第２の
領域に搭載する工程と，電極パッドが形成された面を有
する第２の半導体素子を前記補助部材の前記第２の領域
に搭載する工程と，前記第１の半導体素子の前記電極パ
ッドと前記プリント配線基板の前記配線パターンとを電
気的に接続する工程と，前記補助部材の前記配線パター
ンと前記プリント配線基板の前記配線パターンとを電気
的に接続する工程と，前記補助部材の前記配線パターン
と前記第２の半導体素子の前記電極パッドとを電気的に
接続する工程と，前記第１の半導体素子及び前記第２の
半導体素子を樹脂封止する工程と，を有することを特徴
とする半導体装置の製造方法が提供される。
他の代表的な発明では，配線パターンが形成されたプリ
ント配線基板上の所定位置に，電極パッドが形成された
第１の領域と当該第１の領域の内側の領域である第２の
領域とからなる面を有する第１の半導体素子を搭載する
工程と，配線パターンが形成された第１の領域と当該第
１の領域の内側の領域である第２の領域とからなる面を
有する補助部材を，前記第１の半導体素子の前記第２の
領域に搭載する工程と，電極パッドが形成された面を有
する第２の半導体素子を前記補助部材の前記第２の領域
に搭載する工程と，前記第１の半導体素子の前記電極パ
ッドと前記プリント配線基板の前記配線パターンとを電
気的に接続する工程と，前記補助部材の前記配線パター
ンと前記プリント配線基板の前記配線パターンとを電気
的に接続する工程と，前記補助部材の前記配線パターン
と前記第２の半導体素子の前記電極パッドとを電気的に
接続する工程と，前記第１の半導体素子及び前記第２の
半導体素子を樹脂封止する工程と，を有することを特徴
とする半導体装置の製造方法が提供される。
【００１０】上記記載の発明では，補助部材を介して第
１の半導体素子と第２の半導体素子を接続用細線により
接続するので，従来よりも接続用細線を短くすることが
できる。この結果，小型の第２の半導体素子を搭載して
も接続用細線が変形せず，隣接する接続用細線との短絡
が防止されるので，信頼性の高い半導体装置が提供され
る。
１の半導体素子と第２の半導体素子を接続用細線により
接続するので，従来よりも接続用細線を短くすることが
できる。この結果，小型の第２の半導体素子を搭載して
も接続用細線が変形せず，隣接する接続用細線との短絡
が防止されるので，信頼性の高い半導体装置が提供され
る。
【００１１】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００１２】（第１の実施の形態）まず，図１及び図２
を参照しながら，第１の実施の形態にかかる半導体装置
及びその製造方法ついて説明する。なお，図１は，第１
の実施の形態にかかる半導体装置の構成を示す断面図で
ある。図２は，第１の実施の形態にかかる補助部材の構
成を示す説明図である。
を参照しながら，第１の実施の形態にかかる半導体装置
及びその製造方法ついて説明する。なお，図１は，第１
の実施の形態にかかる半導体装置の構成を示す断面図で
ある。図２は，第１の実施の形態にかかる補助部材の構
成を示す説明図である。
【００１３】まず，図１に示すように，プリント配線基
板１０６上の所定位置には半導体集積回路（第１の半導
体素子）１０１がダイスボンド材１０３により接着され
ており，本実施形態にかかる補助部材１０８が第１の半
導体素子１０１の周囲に形成された電極パッド１０５内
に位置するように第１の半導体素子１０１の上にダイス
ボンド材１０３により接着されている。
板１０６上の所定位置には半導体集積回路（第１の半導
体素子）１０１がダイスボンド材１０３により接着され
ており，本実施形態にかかる補助部材１０８が第１の半
導体素子１０１の周囲に形成された電極パッド１０５内
に位置するように第１の半導体素子１０１の上にダイス
ボンド材１０３により接着されている。
【００１４】本実施形態にかかる補助部材１０８は，図
２に示すように，第２の半導体素子１０２を搭載するた
めのダイスボンド部１１０と，第２の半導体素子１０２
と電気的に接続するための配線パターン部１０９とから
構成される。
２に示すように，第２の半導体素子１０２を搭載するた
めのダイスボンド部１１０と，第２の半導体素子１０２
と電気的に接続するための配線パターン部１０９とから
構成される。
【００１５】この補助部材１０８のダイスボンド部１１
０には，第２の半導体集積回路（第２の半導体素子）１
０２がダイスボンド材１１１により，上記と同様に接着
される。
０には，第２の半導体集積回路（第２の半導体素子）１
０２がダイスボンド材１１１により，上記と同様に接着
される。
【００１６】また，プリント配線基板１０６の配線パタ
ーン１０５と，第１の半導体素子１０１とが，接続用細
線（Ａｕ線，Ａｌ線など）１０４により電気的に接続さ
れており，補助部材１０８の配線パターン１０９と第２
の半導体素子１０２とが接続用細線１１２により電気的
に接続されており，配線パターン１０９とプリント配線
基板１０６上の配線パターン１０５とが接続用細線１１
３により電気的に接続されている。
ーン１０５と，第１の半導体素子１０１とが，接続用細
線（Ａｕ線，Ａｌ線など）１０４により電気的に接続さ
れており，補助部材１０８の配線パターン１０９と第２
の半導体素子１０２とが接続用細線１１２により電気的
に接続されており，配線パターン１０９とプリント配線
基板１０６上の配線パターン１０５とが接続用細線１１
３により電気的に接続されている。
【００１７】さらに，第１の半導体素子１０１，第２の
半導体素子１０２，補助部材１０８，接続用細線１０
４，１１２，１１３を保護するために，エポキシ樹脂１
０７により樹脂封止されている。
半導体素子１０２，補助部材１０８，接続用細線１０
４，１１２，１１３を保護するために，エポキシ樹脂１
０７により樹脂封止されている。
【００１８】以下，上記図１及び図２に基づいて，本実
施形態にかかる半導体装置の製造方法について説明す
る。
施形態にかかる半導体装置の製造方法について説明す
る。
【００１９】図１に示すように，プリント配線基板１０
６上の所定位置に半導体集積回路（第１の半導体素子）
１０１をダイスボンド材１０３により接着する。次い
で，補助部材１０８を第１の半導体素子１０１の周囲に
形成された電極パッド１０５内に位置するように第１の
半導体素子１０１の上にダイスボンド材１０３により接
着する。
６上の所定位置に半導体集積回路（第１の半導体素子）
１０１をダイスボンド材１０３により接着する。次い
で，補助部材１０８を第１の半導体素子１０１の周囲に
形成された電極パッド１０５内に位置するように第１の
半導体素子１０１の上にダイスボンド材１０３により接
着する。
【００２０】本実施形態にかかる補助部材１０８は，図
２に示すように，第２の半導体素子１０２を搭載するた
めのダイスボンド部１１０と，第２の半導体素子１０２
と電気的に接続するための配線パターン部１０９とから
構成される。
２に示すように，第２の半導体素子１０２を搭載するた
めのダイスボンド部１１０と，第２の半導体素子１０２
と電気的に接続するための配線パターン部１０９とから
構成される。
【００２１】次いで，この補助部材１０８のダイスボン
ド部１１０に，第２の半導体集積回路（第２の半導体素
子）１０２をダイスボンド材１１１により，上記と同様
に接着する。
ド部１１０に，第２の半導体集積回路（第２の半導体素
子）１０２をダイスボンド材１１１により，上記と同様
に接着する。
【００２２】その後，プリント配線基板１０６の配線パ
ターン１０５と，第１の半導体素子１０１とを，接続用
細線（Ａｕ線，Ａｌ線など）１０４により電気的に接続
する。
ターン１０５と，第１の半導体素子１０１とを，接続用
細線（Ａｕ線，Ａｌ線など）１０４により電気的に接続
する。
【００２３】次いで，補助部材１０８の配線パターン１
０９と第２の半導体素子１０２とを接続用細線１１２に
より電気的に接続する。さらに，配線パターン１０９と
プリント配線基板１０６上の配線パターン１０５とを接
続用細線１１３により電気的に接続する。
０９と第２の半導体素子１０２とを接続用細線１１２に
より電気的に接続する。さらに，配線パターン１０９と
プリント配線基板１０６上の配線パターン１０５とを接
続用細線１１３により電気的に接続する。
【００２４】最後に，第１の半導体素子１０１，第２の
半導体素子１０２，補助部材１０８，接続用細線１０
４，１１２，１１３を保護するために，エポキシ樹脂１
０７により樹脂封止を行い，半導体装置が完成する。
半導体素子１０２，補助部材１０８，接続用細線１０
４，１１２，１１３を保護するために，エポキシ樹脂１
０７により樹脂封止を行い，半導体装置が完成する。
【００２５】本実施形態では，補助部材を介してプリン
ト配線基板１０６の配線パターン１０５と第２の半導体
素子１０２を接続用細線により接続するので，従来より
も接続用細線を短くすることができる。この結果，小型
の第２の半導体素子を搭載しても接続用細線が変形せ
ず，隣接する接続用細線との短絡が防止されるので，信
頼性の高い半導体装置が提供される。
ト配線基板１０６の配線パターン１０５と第２の半導体
素子１０２を接続用細線により接続するので，従来より
も接続用細線を短くすることができる。この結果，小型
の第２の半導体素子を搭載しても接続用細線が変形せ
ず，隣接する接続用細線との短絡が防止されるので，信
頼性の高い半導体装置が提供される。
【００２６】（第２の実施の形態）本実施形態では，さ
らに大型の第２の半導体素子を搭載することが可能な半
導体装置及びその製造方法を提供する。以下，第２の実
施の形態を図３及び図４に基づいて説明する。なお，図
３は，第２の実施の形態にかかる半導体装置の構成を示
す断面図である。図４は，第２の実施の形態にかかる補
助部材の構成を示す説明図である。
らに大型の第２の半導体素子を搭載することが可能な半
導体装置及びその製造方法を提供する。以下，第２の実
施の形態を図３及び図４に基づいて説明する。なお，図
３は，第２の実施の形態にかかる半導体装置の構成を示
す断面図である。図４は，第２の実施の形態にかかる補
助部材の構成を示す説明図である。
【００２７】まず，図３に示すように，プリント配線基
板２０６上の所定位置には半導体集積回路（第１の半導
体素子）２０１をダイスボンド材２０３により接着され
ており，第１の半導体素子２０１とプリント配線基板２
０６の配線パターン２０５とが接続用細線（Ａｕ線，Ａ
ｌ線など）２０４により電気的に接続されている。
板２０６上の所定位置には半導体集積回路（第１の半導
体素子）２０１をダイスボンド材２０３により接着され
ており，第１の半導体素子２０１とプリント配線基板２
０６の配線パターン２０５とが接続用細線（Ａｕ線，Ａ
ｌ線など）２０４により電気的に接続されている。
【００２８】本実施形態においては，補助部材２０８の
略凸状の支持部２１４が第１の半導体素子２０１の電極
パッド部の内側領域に位置するように，本実施形態にか
かる補助部材２０８が第１の半導体素子２０１上に搭載
され，ダイスボンド材２１２により接着されている。
略凸状の支持部２１４が第１の半導体素子２０１の電極
パッド部の内側領域に位置するように，本実施形態にか
かる補助部材２０８が第１の半導体素子２０１上に搭載
され，ダイスボンド材２１２により接着されている。
【００２９】本実施形態にかかる補助部材２０８は，図
４に示すように，半導体素子２０２を搭載するためのダ
イスボンド部２１０と，第２の半導体素子２０２とを電
気的に接続させるための配線パターン部２０９とが表面
に形成される部材２１３と，部材２１３の裏面に形成さ
れる略凸状の支持部２１４とから構成される。
４に示すように，半導体素子２０２を搭載するためのダ
イスボンド部２１０と，第２の半導体素子２０２とを電
気的に接続させるための配線パターン部２０９とが表面
に形成される部材２１３と，部材２１３の裏面に形成さ
れる略凸状の支持部２１４とから構成される。
【００３０】このように，本実施形態にかかる補助部材
は，略凸状の支持部が第１の半導体素子の電極パッド部
の内側領域に位置するように搭載されるので，大型の第
２の半導体素子でも搭載可能となる。また任意の大きさ
の第２の半導体素子でも搭載することができる。
は，略凸状の支持部が第１の半導体素子の電極パッド部
の内側領域に位置するように搭載されるので，大型の第
２の半導体素子でも搭載可能となる。また任意の大きさ
の第２の半導体素子でも搭載することができる。
【００３１】この補助部材２０８のダイスボンド部２１
０には第２の半導体素子２０２がダイスボンド材２１５
により上記と同様に接着されている。
０には第２の半導体素子２０２がダイスボンド材２１５
により上記と同様に接着されている。
【００３２】また，補助部材２０８の配線パターン２０
９と第２の半導体素子２０２とが接続用細線（Ａｕ線，
Ａｌ線など）２１６により電気的に接続されており，補
助部材２０８の配線パターン２０９とプリント配線基板
２０６の配線パターン２０５とが接続用細線（Ａｕ線，
Ａｌ線など）２１７により電気的に接続されている。
９と第２の半導体素子２０２とが接続用細線（Ａｕ線，
Ａｌ線など）２１６により電気的に接続されており，補
助部材２０８の配線パターン２０９とプリント配線基板
２０６の配線パターン２０５とが接続用細線（Ａｕ線，
Ａｌ線など）２１７により電気的に接続されている。
【００３３】さらに，半導体素子２０１，半導体素子２
０２，補助部材２０８，接続用細線２０４，２１６，２
１７を保護するために，エポキシ樹脂２０７により樹脂
封止されている。
０２，補助部材２０８，接続用細線２０４，２１６，２
１７を保護するために，エポキシ樹脂２０７により樹脂
封止されている。
【００３４】以下，上記図３に基づいて，本実施形態に
かかる半導体装置の製造方法について説明する。
かかる半導体装置の製造方法について説明する。
【００３５】図３に示すように，プリント配線基板２０
６上の所定位置に半導体集積回路（第１の半導体素子）
２０１をダイスボンド材２０３により接着する。次い
で，第１の半導体素子２０１とプリント配線基板２０６
の配線パターン２０５とを，接続用細線（Ａｕ線，Ａｌ
線など）２０４により電気的に接続する。
６上の所定位置に半導体集積回路（第１の半導体素子）
２０１をダイスボンド材２０３により接着する。次い
で，第１の半導体素子２０１とプリント配線基板２０６
の配線パターン２０５とを，接続用細線（Ａｕ線，Ａｌ
線など）２０４により電気的に接続する。
【００３６】その後，補助部材２０８を，略凸状の支持
部２１４が第１の半導体素子２０１の電極パッド部の内
側領域に位置するように第１の半導体素子２０１上に搭
載して，ダイスボンド材２１２により接着する。
部２１４が第１の半導体素子２０１の電極パッド部の内
側領域に位置するように第１の半導体素子２０１上に搭
載して，ダイスボンド材２１２により接着する。
【００３７】本実施形態にかかる補助部材２０８は，図
４に示すように，半導体素子２０２を搭載するためのダ
イスボンド部２１０と，第２の半導体素子２０２とを電
気的に接続させるための配線パターン部２０９とが表面
に形成される部材２１３と，部材２１３の裏面に形成さ
れる略凸状の支持部２１４とから構成される。
４に示すように，半導体素子２０２を搭載するためのダ
イスボンド部２１０と，第２の半導体素子２０２とを電
気的に接続させるための配線パターン部２０９とが表面
に形成される部材２１３と，部材２１３の裏面に形成さ
れる略凸状の支持部２１４とから構成される。
【００３８】本実施形態にかかる補助部材は，略凸状の
支持部が第１の半導体素子の電極パッド部の内側領域に
位置するように搭載されるので，大型の第２の半導体素
子でも搭載可能となる。また，第１の半導体素子の接続
用細線を接続した後に補助部材を搭載するので，大型の
第２の半導体素子を搭載する場合であっても，各接続配
線の接続に支障をきたすことはない。また任意の大きさ
の第２の半導体素子でも搭載することができる。
支持部が第１の半導体素子の電極パッド部の内側領域に
位置するように搭載されるので，大型の第２の半導体素
子でも搭載可能となる。また，第１の半導体素子の接続
用細線を接続した後に補助部材を搭載するので，大型の
第２の半導体素子を搭載する場合であっても，各接続配
線の接続に支障をきたすことはない。また任意の大きさ
の第２の半導体素子でも搭載することができる。
【００３９】次いで，補助部材２０８のダイスボンド部
２１０に第２の半導体素子２０２をダイスボンド材２１
５により上記と同様に接着する。
２１０に第２の半導体素子２０２をダイスボンド材２１
５により上記と同様に接着する。
【００４０】その後，補助部材２０８の配線パターン２
０９と第２の半導体素子２０２とを接続用細線（Ａｕ
線，Ａｌ線など）２１６により電気的に接続する。次い
で，補助部材２０８の配線パターン２０９とプリント配
線基板２０６の配線パターン２０５とを接続用細線（Ａ
ｕ線，Ａｌ線など）２１７により電気的に接続する。
０９と第２の半導体素子２０２とを接続用細線（Ａｕ
線，Ａｌ線など）２１６により電気的に接続する。次い
で，補助部材２０８の配線パターン２０９とプリント配
線基板２０６の配線パターン２０５とを接続用細線（Ａ
ｕ線，Ａｌ線など）２１７により電気的に接続する。
【００４１】その後，この半導体素子２０１，半導体素
子２０２，補助部材２０８，接続用細線２０４，２１
６，２１７を保護するために，エポキシ樹脂２０７で樹
脂封止を行い半導体装置が完成する。
子２０２，補助部材２０８，接続用細線２０４，２１
６，２１７を保護するために，エポキシ樹脂２０７で樹
脂封止を行い半導体装置が完成する。
【００４２】本実施形態においては，補助部材には略凸
状の支持部が設けられており，支持部が第１の半導体素
子の電極パッド部の内側領域に位置するように補助部材
が搭載されるので，大型の第２の半導体素子でも搭載可
能となる。また，第１の半導体素子の接続用細線を接続
した後に補助部材を搭載するので，大型の第２の半導体
素子を搭載する場合であっても，各接続配線の接続に支
障をきたすことはない。また任意の大きさの第２の半導
体素子でも搭載することができる。
状の支持部が設けられており，支持部が第１の半導体素
子の電極パッド部の内側領域に位置するように補助部材
が搭載されるので，大型の第２の半導体素子でも搭載可
能となる。また，第１の半導体素子の接続用細線を接続
した後に補助部材を搭載するので，大型の第２の半導体
素子を搭載する場合であっても，各接続配線の接続に支
障をきたすことはない。また任意の大きさの第２の半導
体素子でも搭載することができる。
【００４３】（第３の実施の形態）本実施形態では，半
導体装置をさらに小型化することができる。以下，第３
の実施の形態を図５に基づいて説明する。なお，図５
は，第３の実施の形態にかかる半導体装置の構成を示す
断面図である。
導体装置をさらに小型化することができる。以下，第３
の実施の形態を図５に基づいて説明する。なお，図５
は，第３の実施の形態にかかる半導体装置の構成を示す
断面図である。
【００４４】まず，図５に示すように，プリント配線基
板３０６上の所定位置には第１の半導体集積回路（第１
の半導体素子）３０１がダイスボンド材３０３により接
着されおり，第１の半導体素子３０１とプリント配線基
板３０６の配線パターン３０５とが接続用細線（Ａｕ
線，Ａｌ線など）３０４により電気的に接続されてい
る。
板３０６上の所定位置には第１の半導体集積回路（第１
の半導体素子）３０１がダイスボンド材３０３により接
着されおり，第１の半導体素子３０１とプリント配線基
板３０６の配線パターン３０５とが接続用細線（Ａｕ
線，Ａｌ線など）３０４により電気的に接続されてい
る。
【００４５】本実施形態にかかる例えばエポキシ樹脂な
どからなる補助部材３０８の略凸状の支持部が第１の半
導体素子３０１の電極パッド部の内側領域に位置するよ
うに，補助部材３０８が第１の半導体素子３０１上に搭
載され，ダイスボンド材３１２により接着されている。
このとき，補助部材３０８は接続用細線３０４を変形さ
せないように搭載されている。なお，本実施形態にかか
る補助部材３０８は，第２の半導体素子をその表面に搭
載するための，第２の半導体素子よりも例えば０．１ｍ
ｍ程度大きな部材と，部材の裏面に形成された略凸状の
支持部とから構成される。
どからなる補助部材３０８の略凸状の支持部が第１の半
導体素子３０１の電極パッド部の内側領域に位置するよ
うに，補助部材３０８が第１の半導体素子３０１上に搭
載され，ダイスボンド材３１２により接着されている。
このとき，補助部材３０８は接続用細線３０４を変形さ
せないように搭載されている。なお，本実施形態にかか
る補助部材３０８は，第２の半導体素子をその表面に搭
載するための，第２の半導体素子よりも例えば０．１ｍ
ｍ程度大きな部材と，部材の裏面に形成された略凸状の
支持部とから構成される。
【００４６】この補助部材３０８には第２の半導体素子
３０２がダイスボンド材３１５により上記と同様に接着
されている。
３０２がダイスボンド材３１５により上記と同様に接着
されている。
【００４７】また，第２の半導体素子３０２とプリント
配線基板３０６の配線パターン３０５とが接続用細線
（Ａｕ線，Ａｌ線など）３１６により電気的に接続され
ている。さらに，第１の半導体素子３０１，第２の半導
体素子３０２，補助部材３１２，接続用細線３０４，３
１６を保護するために，エポキシ樹脂３０７により樹脂
封止されている。
配線基板３０６の配線パターン３０５とが接続用細線
（Ａｕ線，Ａｌ線など）３１６により電気的に接続され
ている。さらに，第１の半導体素子３０１，第２の半導
体素子３０２，補助部材３１２，接続用細線３０４，３
１６を保護するために，エポキシ樹脂３０７により樹脂
封止されている。
【００４８】以下，上記図５に基づいて，本実施形態に
かかる半導体装置の製造方法について説明する。
かかる半導体装置の製造方法について説明する。
【００４９】まず，図５に示すように，プリント配線基
板３０６上の所定位置に第１の半導体集積回路（第１の
半導体素子）３０１をダイスボンド材３０３により接着
する。次いで，第１の半導体素子３０１とプリント配線
基板３０６の配線パターン３０５とを接続用細線（Ａｕ
線，Ａｌ線など）３０４により電気的に接続する。
板３０６上の所定位置に第１の半導体集積回路（第１の
半導体素子）３０１をダイスボンド材３０３により接着
する。次いで，第１の半導体素子３０１とプリント配線
基板３０６の配線パターン３０５とを接続用細線（Ａｕ
線，Ａｌ線など）３０４により電気的に接続する。
【００５０】その後，接続用細線３０４を変形させない
ようにして，例えばエポキシ樹脂などからなる補助部材
３０８を，略凸状の支持部が第１の半導体素子３０１の
電極パッド部の内側領域に位置するように第１の半導体
素子３０１上に搭載して，ダイスボンド材３１２により
接着する。本実施形態にかかる補助部材３０８は，第２
の半導体素子をその表面に搭載するための，第２の半導
体素子よりも例えば０．１ｍｍ程度大きな部材と，部材
の裏面に形成された略凸状の支持部とから構成される。
ようにして，例えばエポキシ樹脂などからなる補助部材
３０８を，略凸状の支持部が第１の半導体素子３０１の
電極パッド部の内側領域に位置するように第１の半導体
素子３０１上に搭載して，ダイスボンド材３１２により
接着する。本実施形態にかかる補助部材３０８は，第２
の半導体素子をその表面に搭載するための，第２の半導
体素子よりも例えば０．１ｍｍ程度大きな部材と，部材
の裏面に形成された略凸状の支持部とから構成される。
【００５１】次いで，補助部材３０８に第２の半導体素
子３０２をダイスボンド材３１５により上記と同様に接
着する。
子３０２をダイスボンド材３１５により上記と同様に接
着する。
【００５２】その後，第２の半導体素子３０２とプリン
ト配線基板３０６の配線パターン３０５とを，接続用細
線（Ａｕ線，Ａｌ線など）３１６により電気的に接続す
る。
ト配線基板３０６の配線パターン３０５とを，接続用細
線（Ａｕ線，Ａｌ線など）３１６により電気的に接続す
る。
【００５３】その後，この第１の半導体素子３０１，第
２の半導体素子３０２，補助部材３１２，接続用細線３
０４，３１６を保護するために，エポキシ樹脂３０７で
樹脂封止を行い半導体装置が完成する。
２の半導体素子３０２，補助部材３１２，接続用細線３
０４，３１６を保護するために，エポキシ樹脂３０７で
樹脂封止を行い半導体装置が完成する。
【００５４】本実施形態では，第２の半導体素子とプリ
ント配線基板の配線パターンとが直接接続されるので，
補助部材に配線パターンを形成せずに小型の補助部材を
使用することができる。この結果，半導体装置の樹脂の
塗布面積が低減されるので，半導体装置の小型化を図る
ことができる。また，補助部材には略凸状の支持部が設
けられており，支持部が第１の半導体素子の電極パッド
部の内側領域に位置するように補助部材が搭載されるの
で，大型の第２の半導体素子でも搭載可能となる。ま
た，第１の半導体素子の接続用細線を接続した後に補助
部材を搭載するので，大型の第２の半導体素子を搭載す
る場合であっても，各接続配線の接続に支障をきたすこ
とはない。また任意の大きさの第２の半導体素子でも搭
載することができる。
ント配線基板の配線パターンとが直接接続されるので，
補助部材に配線パターンを形成せずに小型の補助部材を
使用することができる。この結果，半導体装置の樹脂の
塗布面積が低減されるので，半導体装置の小型化を図る
ことができる。また，補助部材には略凸状の支持部が設
けられており，支持部が第１の半導体素子の電極パッド
部の内側領域に位置するように補助部材が搭載されるの
で，大型の第２の半導体素子でも搭載可能となる。ま
た，第１の半導体素子の接続用細線を接続した後に補助
部材を搭載するので，大型の第２の半導体素子を搭載す
る場合であっても，各接続配線の接続に支障をきたすこ
とはない。また任意の大きさの第２の半導体素子でも搭
載することができる。
【００５５】（第４の実施の形態）本実施形態では，第
２の半導体素子裏面で電位を形成する半導体素子（例え
ばＳＯＩ構造の半導体素子など）も搭載可能とする。以
下，第４の実施の形態を図６及び図７に基づいて説明す
る。なお，図６は，第４の実施の形態にかかる半導体装
置の構成を示す断面図である。図７は，第４の実施の形
態にかかる補助部材の構成を示す説明図である。
２の半導体素子裏面で電位を形成する半導体素子（例え
ばＳＯＩ構造の半導体素子など）も搭載可能とする。以
下，第４の実施の形態を図６及び図７に基づいて説明す
る。なお，図６は，第４の実施の形態にかかる半導体装
置の構成を示す断面図である。図７は，第４の実施の形
態にかかる補助部材の構成を示す説明図である。
【００５６】まず，図６に示すように，プリント配線基
板４０６上の所定位置には第１の半導体素子４０１がダ
イスボンド材４０３により接着されており，第１の半導
体素子４０１とプリント配線基板４０６の配線パターン
４０５とが接続用細線（Ａｕ線，Ａｌ線など）４０４に
より電気的に接続されている。
板４０６上の所定位置には第１の半導体素子４０１がダ
イスボンド材４０３により接着されており，第１の半導
体素子４０１とプリント配線基板４０６の配線パターン
４０５とが接続用細線（Ａｕ線，Ａｌ線など）４０４に
より電気的に接続されている。
【００５７】本実施形態にかかる補助部材４０８の略凸
状の支持部が第１の半導体素子４０１の電極パッド部の
内側領域に位置するように，補助部材４０８が第１の半
導体素子４０１上に搭載され，ダイスボンド材４０３に
より接着されている。このとき，補助部材４０８は，接
続用細線を変形させないように搭載されている。本実施
形態にかかる補助部材４０８は例えばエポキシ樹脂から
なり，図７に示すように，第２の半導体素子をその表面
に搭載するための，第２の半導体素子よりも例えば０．
５ｍｍ程度大きな部材と，部材の裏面に形成された略凸
状の支持部とから構成される。これは，他の配線パター
ンと電気的に接続するための接続部を形成するための領
域が必要となるからである。
状の支持部が第１の半導体素子４０１の電極パッド部の
内側領域に位置するように，補助部材４０８が第１の半
導体素子４０１上に搭載され，ダイスボンド材４０３に
より接着されている。このとき，補助部材４０８は，接
続用細線を変形させないように搭載されている。本実施
形態にかかる補助部材４０８は例えばエポキシ樹脂から
なり，図７に示すように，第２の半導体素子をその表面
に搭載するための，第２の半導体素子よりも例えば０．
５ｍｍ程度大きな部材と，部材の裏面に形成された略凸
状の支持部とから構成される。これは，他の配線パター
ンと電気的に接続するための接続部を形成するための領
域が必要となるからである。
【００５８】本実施形態にかかる部材の表面には，Ａｕ
メッキなどの導電性膜が第２の半導体素子を搭載するダ
イスボンド部を含む所定領域に形成されている。この導
電性膜により，搭載した第２の半導体素子の裏面と電気
的に接続されると共に，第２の半導体素子が搭載されな
い所定領域の導電性膜は接続用細線を介して他の配線パ
ターンと電気的に接続可能となっている。
メッキなどの導電性膜が第２の半導体素子を搭載するダ
イスボンド部を含む所定領域に形成されている。この導
電性膜により，搭載した第２の半導体素子の裏面と電気
的に接続されると共に，第２の半導体素子が搭載されな
い所定領域の導電性膜は接続用細線を介して他の配線パ
ターンと電気的に接続可能となっている。
【００５９】本実施形態にかかる補助部材は，第２の半
導体素子よりも０．５ｍｍ程度大きな部材を採用してい
るので，第２の半導体素子の裏面全体と接続するための
導電性膜を形成できると共に，接続用細線を接続するた
めの接続部を形成することができる。
導体素子よりも０．５ｍｍ程度大きな部材を採用してい
るので，第２の半導体素子の裏面全体と接続するための
導電性膜を形成できると共に，接続用細線を接続するた
めの接続部を形成することができる。
【００６０】この導電性膜４１４が形成されているダイ
スボンド部に，第２の半導体素子４０２が導電性ダイス
ボンド材４１５により接着されている。
スボンド部に，第２の半導体素子４０２が導電性ダイス
ボンド材４１５により接着されている。
【００６１】また，第２の半導体素子４０２とプリント
配線基板４０６の配線パターン４０５とが接続用細線
（Ａｕ線，Ａｌ線など）４１６により電気的に接続され
ており，補助部材４０８の導電性膜領域（キャビティ
部）４１４とプリント配線基板４０６の配線パターン
（グランドパターン）４０５とが接続用細線（Ａｕ線，
Ａｌ線など）４１８により電気的に接続されている。
配線基板４０６の配線パターン４０５とが接続用細線
（Ａｕ線，Ａｌ線など）４１６により電気的に接続され
ており，補助部材４０８の導電性膜領域（キャビティ
部）４１４とプリント配線基板４０６の配線パターン
（グランドパターン）４０５とが接続用細線（Ａｕ線，
Ａｌ線など）４１８により電気的に接続されている。
【００６２】さらに，第１の半導体素子４０１，第２の
半導体素子４０２，補助部材４０８，接続用細線４０
４，４１６，４１８を保護するために，エポキシ樹脂４
０７により樹脂封止されている。
半導体素子４０２，補助部材４０８，接続用細線４０
４，４１６，４１８を保護するために，エポキシ樹脂４
０７により樹脂封止されている。
【００６３】以下，上記図６及び図７に基づいて，本実
施形態にかかる半導体装置の製造方法について説明す
る。
施形態にかかる半導体装置の製造方法について説明す
る。
【００６４】まず，図６に示すように，プリント配線基
板４０６上の所定位置に第１の半導体素子４０１をダイ
スボンド材４０３により接着する。次いで，第１の半導
体素子４０１とプリント配線基板４０６の配線パターン
４０５とを接続用細線（Ａｕ線，Ａｌ線など）４０４に
より電気的に接続する。
板４０６上の所定位置に第１の半導体素子４０１をダイ
スボンド材４０３により接着する。次いで，第１の半導
体素子４０１とプリント配線基板４０６の配線パターン
４０５とを接続用細線（Ａｕ線，Ａｌ線など）４０４に
より電気的に接続する。
【００６５】その後，補助部材４０８を，接続用細線を
変形させないようにして，略凸状の支持部が第１の半導
体素子４０１の電極パッド部の内側領域に位置するよう
に第１の半導体素子４０１上に搭載して，ダイスボンド
材４０３により接着する。本実施形態にかかる補助部材
４０８は例えばエポキシ樹脂からなり，図７に示すよう
に，第２の半導体素子をその表面に搭載するための，第
２の半導体素子よりも例えば０．５ｍｍ程度大きな部材
と，部材の裏面に形成された略凸状の支持部とから構成
される。これは，他の配線パターンと電気的に接続する
ための接続部を形成するための領域が必要となるからで
ある。
変形させないようにして，略凸状の支持部が第１の半導
体素子４０１の電極パッド部の内側領域に位置するよう
に第１の半導体素子４０１上に搭載して，ダイスボンド
材４０３により接着する。本実施形態にかかる補助部材
４０８は例えばエポキシ樹脂からなり，図７に示すよう
に，第２の半導体素子をその表面に搭載するための，第
２の半導体素子よりも例えば０．５ｍｍ程度大きな部材
と，部材の裏面に形成された略凸状の支持部とから構成
される。これは，他の配線パターンと電気的に接続する
ための接続部を形成するための領域が必要となるからで
ある。
【００６６】本実施形態にかかる部材の表面には，Ａｕ
メッキなどの導電性膜が第２の半導体素子を搭載するダ
イスボンド部を含む所定領域に形成されている。この導
電性膜により，搭載した第２の半導体素子の裏面と電気
的に接続されると共に，第２の半導体素子が搭載されな
い所定領域の導電性膜は接続用細線を介して他の配線パ
ターンと電気的に接続可能となっている。
メッキなどの導電性膜が第２の半導体素子を搭載するダ
イスボンド部を含む所定領域に形成されている。この導
電性膜により，搭載した第２の半導体素子の裏面と電気
的に接続されると共に，第２の半導体素子が搭載されな
い所定領域の導電性膜は接続用細線を介して他の配線パ
ターンと電気的に接続可能となっている。
【００６７】本実施形態にかかる補助部材は，第２の半
導体素子よりも０．５ｍｍ程度大きな部材を採用してい
るので，第２の半導体素子の裏面全体と接続するための
導電性膜を形成できると共に，接続用細線を接続するた
めの接続部を形成することができる。
導体素子よりも０．５ｍｍ程度大きな部材を採用してい
るので，第２の半導体素子の裏面全体と接続するための
導電性膜を形成できると共に，接続用細線を接続するた
めの接続部を形成することができる。
【００６８】次いで，導電性膜４１４が形成されている
ダイスボンド部に，第２の半導体素子４０２を導電性ダ
イスボンド材４１５により接着する。
ダイスボンド部に，第２の半導体素子４０２を導電性ダ
イスボンド材４１５により接着する。
【００６９】その後，第２の半導体素子４０２とプリン
ト配線基板４０６の配線パターン４０５とを，接続用細
線（Ａｕ線，Ａｌ線など）４１６により電気的に接続す
る。さらに，補助部材４０８の導電性膜領域（キャビテ
ィ部）４１４とプリント配線基板４０６の配線パターン
（グランドパターン）４０５とを接続用細線（Ａｕ線，
Ａｌ線など）４１８により電気的に接続する。
ト配線基板４０６の配線パターン４０５とを，接続用細
線（Ａｕ線，Ａｌ線など）４１６により電気的に接続す
る。さらに，補助部材４０８の導電性膜領域（キャビテ
ィ部）４１４とプリント配線基板４０６の配線パターン
（グランドパターン）４０５とを接続用細線（Ａｕ線，
Ａｌ線など）４１８により電気的に接続する。
【００７０】その後，第１の半導体素子４０１，第２の
半導体素子４０２，補助部材４０８，接続用細線４０
４，４１６，４１８を保護するために，エポキシ樹脂４
０７で樹脂封止を行い半導体装置が完成する。
半導体素子４０２，補助部材４０８，接続用細線４０
４，４１６，４１８を保護するために，エポキシ樹脂４
０７で樹脂封止を行い半導体装置が完成する。
【００７１】本実施形態では，補助部材に形成された導
電性膜領域（キャビティ部）からプリント配線基板上の
配線パターン（グランドパターン）と接続できるので，
裏面に電位をとる必要のある半導体素子を搭載すること
ができる。
電性膜領域（キャビティ部）からプリント配線基板上の
配線パターン（グランドパターン）と接続できるので，
裏面に電位をとる必要のある半導体素子を搭載すること
ができる。
【００７２】（第５の実施の形態）本実施形態では，樹
脂封止高さを低くして半導体装置の薄膜化を図る。以
下，第５の実施の形態を図８に基づいて説明する。な
お，図８は，第５の実施の形態にかかる半導体装置の構
成を示す断面図である。
脂封止高さを低くして半導体装置の薄膜化を図る。以
下，第５の実施の形態を図８に基づいて説明する。な
お，図８は，第５の実施の形態にかかる半導体装置の構
成を示す断面図である。
【００７３】図８に示すように，本実施形態で使用する
プリント配線基板は，第１層５１６と第２層５１８と有
する多層プリント配線基板であり，第１層５１６には，
第１の半導体素子５０１の高さと略同一深さの第１の略
凹部５２２が形成され，かつ第１の略凹部５２２上の第
２層５１８には，第２の半導体素子５０２の高さと補助
部材５１３の高さとの和と略同一の深さで，第１の略凹
部よりも大口径の第２の略凹部５２３が形成されてい
る。
プリント配線基板は，第１層５１６と第２層５１８と有
する多層プリント配線基板であり，第１層５１６には，
第１の半導体素子５０１の高さと略同一深さの第１の略
凹部５２２が形成され，かつ第１の略凹部５２２上の第
２層５１８には，第２の半導体素子５０２の高さと補助
部材５１３の高さとの和と略同一の深さで，第１の略凹
部よりも大口径の第２の略凹部５２３が形成されてい
る。
【００７４】多層プリント配線基板の第１層５１６の第
１の略凹部５２２には，第１の半導体素子５０１がダイ
スボンド材５０３により接着されており，第１の半導体
素子５０１とプリント配線基板（第１層）５１６の配線
パターン５１７とが接続用細線（Ａｕ線，Ａｌ線など）
５０４により電気的に接続されている。
１の略凹部５２２には，第１の半導体素子５０１がダイ
スボンド材５０３により接着されており，第１の半導体
素子５０１とプリント配線基板（第１層）５１６の配線
パターン５１７とが接続用細線（Ａｕ線，Ａｌ線など）
５０４により電気的に接続されている。
【００７５】本実施形態にかかる補助部材５１３の略凸
状の支持部が第１の半導体素子５０１の電極パッド部の
内側領域に位置するように，補助部材５１３が第１の半
導体素子５０１上に搭載され，ダイスボンド材５０３に
より接着されている。このとき，補助部材５１３は接続
用細線を変形させないように搭載されている。本実施形
態にかかる補助部材５１３は，例えばエポキシ樹脂から
なり，第２の半導体素子５０２をその表面に搭載するた
めの，第２の半導体素子５０２よりも例えば０．５ｍｍ
程度大きな部材と，部材の裏面に形成された支持部とか
ら構成される。
状の支持部が第１の半導体素子５０１の電極パッド部の
内側領域に位置するように，補助部材５１３が第１の半
導体素子５０１上に搭載され，ダイスボンド材５０３に
より接着されている。このとき，補助部材５１３は接続
用細線を変形させないように搭載されている。本実施形
態にかかる補助部材５１３は，例えばエポキシ樹脂から
なり，第２の半導体素子５０２をその表面に搭載するた
めの，第２の半導体素子５０２よりも例えば０．５ｍｍ
程度大きな部材と，部材の裏面に形成された支持部とか
ら構成される。
【００７６】本実施形態にかかる部材の表面には，Ａｕ
メッキなどの導電性膜（図示せず）が，第２の半導体素
子を搭載するためのダイスボンド部と，他の配線パター
ンとの接続用細線を接続するための接続部とを含む所定
領域に形成されている。本実施形態にかかる補助部材
は，第２の半導体素子よりも例えば０．５ｍｍ程度大き
な部材ににより構成される。これは，他の配線パターン
と電気的に接続するための接続部を形成するための領域
が必要となるからである。
メッキなどの導電性膜（図示せず）が，第２の半導体素
子を搭載するためのダイスボンド部と，他の配線パター
ンとの接続用細線を接続するための接続部とを含む所定
領域に形成されている。本実施形態にかかる補助部材
は，第２の半導体素子よりも例えば０．５ｍｍ程度大き
な部材ににより構成される。これは，他の配線パターン
と電気的に接続するための接続部を形成するための領域
が必要となるからである。
【００７７】導電性膜が形成されているダイスボンド部
には，第２の半導体素子５０２が導電性のダイスボンド
材５１５により接着されている。
には，第２の半導体素子５０２が導電性のダイスボンド
材５１５により接着されている。
【００７８】また，第２の半導体素子５０２とプリント
配線基板（第２層）５１８の配線パターン５１９とが接
続用細線（Ａｕ線，Ａｌ線など）５２０により電気的に
接続されており，補助部材５１３の導電領域（キャビテ
ィ部）とプリント配線基板（第２層）５１８の配線パタ
ーン（グランドパターン）５１９とが接続用細線（Ａｕ
線，Ａｌ線など）５２１により電気的に接続されてい
る。
配線基板（第２層）５１８の配線パターン５１９とが接
続用細線（Ａｕ線，Ａｌ線など）５２０により電気的に
接続されており，補助部材５１３の導電領域（キャビテ
ィ部）とプリント配線基板（第２層）５１８の配線パタ
ーン（グランドパターン）５１９とが接続用細線（Ａｕ
線，Ａｌ線など）５２１により電気的に接続されてい
る。
【００７９】さらに，第１の半導体素子５０１，第２の
半導体素子５０２，補助部材５１３，接続用細線５０
４，５２０，５２１を保護するために，エポキシ樹脂５
０７により樹脂封止されている。
半導体素子５０２，補助部材５１３，接続用細線５０
４，５２０，５２１を保護するために，エポキシ樹脂５
０７により樹脂封止されている。
【００８０】以下，上記図８に基づいて，本実施形態に
かかる半導体装置の製造方法について説明する。
かかる半導体装置の製造方法について説明する。
【００８１】図８に示すように，本実施形態で使用する
プリント配線基板は，第１層５１６と第２層５１８と有
する多層プリント配線基板であり，第１層５１６には，
第１の半導体素子５０１の高さと略同一深さの第１の略
凹部５２２が形成され，かつ第１の略凹部５２２上の第
２層５１８には，第２の半導体素子５０２の高さと補助
部材５１３の高さとの和と略同一の深さで，第１の略凹
部よりも大口径の第２の略凹部５２３が形成されてい
る。
プリント配線基板は，第１層５１６と第２層５１８と有
する多層プリント配線基板であり，第１層５１６には，
第１の半導体素子５０１の高さと略同一深さの第１の略
凹部５２２が形成され，かつ第１の略凹部５２２上の第
２層５１８には，第２の半導体素子５０２の高さと補助
部材５１３の高さとの和と略同一の深さで，第１の略凹
部よりも大口径の第２の略凹部５２３が形成されてい
る。
【００８２】まず，多層プリント配線基板の第１層５１
６の第１の略凹部５２２に，第１の半導体素子５０１を
ダイスボンド材５０３により接着する。次いで，第１の
半導体素子５０１とプリント配線基板（第１層）５１６
の配線パターン５１７とを，接続用細線（Ａｕ線，Ａｌ
線など）５０４により電気的に接続する。
６の第１の略凹部５２２に，第１の半導体素子５０１を
ダイスボンド材５０３により接着する。次いで，第１の
半導体素子５０１とプリント配線基板（第１層）５１６
の配線パターン５１７とを，接続用細線（Ａｕ線，Ａｌ
線など）５０４により電気的に接続する。
【００８３】その後，補助部材５１３を，接続用細線を
変形させないように，略凸状の支持部が第１の半導体素
子５０１の電極パッド部の内側領域に位置するように第
１の半導体素子５０１上に搭載して，ダイスボンド材５
０３により接着する。本実施形態にかかる補助部材５１
３は，例えばエポキシ樹脂からなり，第２の半導体素子
５０２をその表面に搭載するための，第２の半導体素子
５０２よりも例えば０．５ｍｍ程度大きな部材と，部材
の裏面に形成された支持部とから構成される。
変形させないように，略凸状の支持部が第１の半導体素
子５０１の電極パッド部の内側領域に位置するように第
１の半導体素子５０１上に搭載して，ダイスボンド材５
０３により接着する。本実施形態にかかる補助部材５１
３は，例えばエポキシ樹脂からなり，第２の半導体素子
５０２をその表面に搭載するための，第２の半導体素子
５０２よりも例えば０．５ｍｍ程度大きな部材と，部材
の裏面に形成された支持部とから構成される。
【００８４】本実施形態にかかる部材の表面には，Ａｕ
メッキなどの導電性膜（図示せず）が，第２の半導体素
子を搭載するためのダイスボンド部と，他の配線パター
ンとの接続用細線を接続するための接続部とを含む所定
領域に形成されている。本実施形態にかかる補助部材
は，第２の半導体素子よりも例えば０．５ｍｍ程度大き
な部材ににより構成される。これは，他の配線パターン
と電気的に接続するための接続部を形成するための領域
が必要となるからである。
メッキなどの導電性膜（図示せず）が，第２の半導体素
子を搭載するためのダイスボンド部と，他の配線パター
ンとの接続用細線を接続するための接続部とを含む所定
領域に形成されている。本実施形態にかかる補助部材
は，第２の半導体素子よりも例えば０．５ｍｍ程度大き
な部材ににより構成される。これは，他の配線パターン
と電気的に接続するための接続部を形成するための領域
が必要となるからである。
【００８５】次いで，導電性膜が形成されているダイス
ボンド部に，第２の半導体素子５０２を導電性のダイス
ボンド材５１５により接着する。
ボンド部に，第２の半導体素子５０２を導電性のダイス
ボンド材５１５により接着する。
【００８６】その後，第２の半導体素子５０２とプリン
ト配線基板（第２層）５１８の配線パターン５１９と
を，接続用細線（Ａｕ線，Ａｌ線など）５２０により電
気的に接続する。さらに，補助部材５１３の導電領域
（キャビティ部）とプリント配線基板（第２層）５１８
の配線パターン（グランドパターン）５１９とを，接続
用細線（Ａｕ線，Ａｌ線など）５２１により電気的に接
続する。
ト配線基板（第２層）５１８の配線パターン５１９と
を，接続用細線（Ａｕ線，Ａｌ線など）５２０により電
気的に接続する。さらに，補助部材５１３の導電領域
（キャビティ部）とプリント配線基板（第２層）５１８
の配線パターン（グランドパターン）５１９とを，接続
用細線（Ａｕ線，Ａｌ線など）５２１により電気的に接
続する。
【００８７】その後，第１の半導体素子５０１，第２の
半導体素子５０２，補助部材５１３，接続用細線５０
４，５２０，５２１を保護するために，エポキシ樹脂５
０７で樹脂封止を行い半導体装置が完成する。
半導体素子５０２，補助部材５１３，接続用細線５０
４，５２０，５２１を保護するために，エポキシ樹脂５
０７で樹脂封止を行い半導体装置が完成する。
【００８８】本実施形態では，搭載する半導体素子及び
補助部材の厚さに合わせた略凹部を有する多層プリント
配線基板を使用しているので，封止樹脂の高さが低減さ
れる。この結果，半導体装置の薄型化が可能になる。
補助部材の厚さに合わせた略凹部を有する多層プリント
配線基板を使用しているので，封止樹脂の高さが低減さ
れる。この結果，半導体装置の薄型化が可能になる。
【００８９】
【発明の効果】補助部材により第２の半導体素子の接続
用細線を短くできるので，接続用細線が変形し，隣接す
る接続用細線の短絡が防止される。この結果，信頼性の
高い半導体装置を提供できる。
用細線を短くできるので，接続用細線が変形し，隣接す
る接続用細線の短絡が防止される。この結果，信頼性の
高い半導体装置を提供できる。
【図１】第１の実施の形態にかかる半導体装置の構成を
示す断面図である。
示す断面図である。
【図２】第１の実施の形態にかかる補助部材の構成を説
明するための断面図である。
明するための断面図である。
【図３】第２の実施の形態にかかる半導体装置の構成を
示す断面図である。
示す断面図である。
【図４】第２の実施の形態にかかる補助部材の構成を示
す断面図である。
す断面図である。
【図５】第３の実施の形態にかかる半導体装置の構成を
示す断面図である。
示す断面図である。
【図６】第４の実施の形態にかかる半導体装置の構成を
示す断面図である。
示す断面図である。
【図７】第４の実施の形態にかかる補助部材の構成を説
明するための断面図である。
明するための断面図である。
【図８】第５の実施の形態にかかる半導体装置の構成を
示す断面図である。
示す断面図である。
【図９】従来における半導体装置の製造方法を説明する
ための断面図である。
ための断面図である。
１０１ 第１の半導体素子 １０２ 第２の半導体素子 １０３ ダイスボンド材 １０４ 接続用細線（Ａｕ線，Ａｌ線など） １０５ 配線パターン １０６ プリント配線基板 １０７ 樹脂封止 １０８ 補助部材 １０９ 配線パターン
Claims (12)
- 【請求項１】 配線パターンが形成されたプリント配線
基板と，前記プリント配線基板上の所定位置に搭載さ
れ，電極パッドが形成された第１の領域と当該第１の領
域の内側の領域である第２の領域とからなる面を有する
第１の半導体素子と，前記第１の半導体素子の前記第２
の領域に搭載され，配線パターンが形成された第１の領
域と当該第１の領域の内側の領域である第２の領域とか
らなる面を有する補助部材と，前記補助部材の前記第２
の領域に搭載され，電極パッドが形成された面を有する
第２の半導体素子と，から構成され，前記第１の半導体
素子の前記電極パッドと前記プリント配線基板の前記配
線パターンとが電気的に接続され，前記第２の半導体素
子の前記電極パッドと前記補助部材の前記配線パターン
とが電気的に接続され，前記補助部材の前記配線パター
ンと前記プリント配線基板の前記配線パターンとが電気
的に接続され，前記第１の半導体素子と前記第２の半導
体素子とが樹脂封止されている，ことを特徴とする半導
体装置。 - 【請求項２】 前記補助部材は，前記第１の領域と前記
第２の領域からなる第１の面と当該第１の面に対向する
第２の面とを有する部材と，当該部材の前記第２の面と
接合される第１の面と当該第１の面に対向し前記第１の
半導体素子と接合される第２の面とを有する支持部材と
から構成される，ことを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】 前記部材の前記第２の面の面積は前記支
持部材の前記第１の面の面積よりも大きい，ことを特徴
とする請求項２に記載の半導体装置。 - 【請求項４】 配線パターンが形成されたプリント配線
基板と，前記プリント配線基板上の所定位置に搭載さ
れ，電極パッドが形成された第１の領域と当該第１の領
域の内側の領域である第２の領域とからなる面を有する
第１の半導体素子と，前記第１の半導体素子の前記第２
の領域に搭載され，第１の面と当該第１の面に対向する
第２の面とを有する部材と，当該部材の前記第２の面と
接合される第１の面と当該第１の面に対向し前記第１の
半導体素子と接合される第２の面とを有する支持部材と
から構成され，かつ前記部材の前記第２の面の面積は前
記支持部材の前記第１の面の面積よりも大きい補助部材
と，前記補助部材の第１の面に搭載され，電極パッドが
形成された面を有する第２の半導体素子とから構成さ
れ，前記第１の半導体素子の前記電極パッドと前記プリ
ント配線基板の前記配線パターンとが電気的に接続さ
れ，前記第２の半導体素子の前記電極パッドと前記プリ
ント配線基板の前記配線パターンとが電気的に接続さ
れ，前記第１の半導体素子と前記第２の半導体素子とが
樹脂封止されている，ことを特徴とする半導体装置。 - 【請求項５】 配線パターンが形成されたプリント配線
基板と，前記プリント配線基板上の所定位置に搭載さ
れ，電極パッドが形成された第１の領域と当該第１の領
域の内側の領域である第２の領域とからなる面を有する
第１の半導体素子と，前記第１の半導体素子の前記第２
の領域に搭載され，導電性膜が形成された第１の面と当
該第１の面に対向する第２の面とを有する部材と，当該
部材の前記第２の面と接合される第１の面と当該第１の
面に対向し前記第１の半導体素子と接合される第２の面
とを有する支持部材とから構成され，かつ前記部材の前
記第２の面の面積は前記支持部材の前記第１の面の面積
よりも大きい補助部材と，前記補助部材の前記導電性膜
上に導電性接着剤を介して搭載され，電極パッドが形成
された面を有する第２の半導体素子と，から構成され，
前記第１の半導体素子の電極パッドと前記プリント配線
基板の前記配線パターンと電気的に接続され，前記第２
の半導体素子の電極パッドと前記プリント配線基板の前
記配線パターンとが電気的に接続され，前記導電性膜と
前記プリント配線基板の前記配線パターンとが電気的に
接続され，前記第１の半導体素子と前記第２の半導体素
子搭載が樹脂封止されている，ことを特徴とする半導体
装置。 - 【請求項６】 各々配線パターンが形成された第１層と
第２層とを有し，前記第１層には，第１の半導体素子の
高さと略同一深さの第１の略凹部が形成され，かつ前記
第２層には，第２の半導体素子の高さと補助部材の高さ
との和と略同一の深さで前記第１の略凹部よりも大口径
の第２の略凹部が前記第１の略凹部上に形成される，多
層構造のプリント配線基板と，前記プリント配線基板の
第１の略凹部の所定位置に搭載され，電極パッドが形成
された第１の領域と当該第１の領域の内側の領域である
第２の領域とからなる面を有する前記第１の半導体素子
と，前記第１の半導体素子の前記第２の領域に搭載さ
れ，導電性膜が形成された第１の面と当該第１の面に対
向する第２の面とを有する部材と，当該部材の前記第２
の面と接合される第１の面と当該第１の面に対向し前記
第１の半導体素子と接合される第２の面とを有する支持
部材とから構成され，かつ前記部材の前記第２の面の面
積は前記支持部材の前記第１の面の面積よりも大きい前
記補助部材と，前記補助部材の前記導電性膜上に導電性
接着剤を介して搭載され，電極パッドが形成された面を
有する前記第２の半導体素子とから構成され，前記第１
の半導体素子の電極パッドと前記第１層の前記配線パタ
ーンとが電気的に接続され，前記第２の半導体素子の電
極パッドと前記第２層の前記配線パターンとが電気的に
接続され，前記補助部材の導電性膜と前記第２層の前記
配線パターンとが電気的に接続され，前記第１の半導体
素子及び前記第２の半導体素子が樹脂封止されている，
ことを特徴とする半導体装置。 - 【請求項７】 配線パターンが形成されたプリント配線
基板上の所定位置に，電極パッドが形成された第１の領
域と当該第１の領域の内側の領域である第２の領域とか
らなる面を有する第１の半導体素子を搭載する工程と，
配線パターンが形成された第１の領域と当該第１の領域
の内側の領域である第２の領域とからなる面を有する補
助部材を，前記第１の半導体素子の前記第２の領域に搭
載する工程と，電極パッドが形成された面を有する第２
の半導体素子を前記補助部材の前記第２の領域に搭載す
る工程と，前記第１の半導体素子の前記電極パッドと前
記プリント配線基板の前記配線パターンとを電気的に接
続する工程と，前記補助部材の前記配線パターンと前記
プリント配線基板の前記配線パターンとを電気的に接続
する工程と，前記補助部材の前記配線パターンと前記第
２の半導体素子の前記電極パッドとを電気的に接続する
工程と，前記第１の半導体素子及び前記第２の半導体素
子を樹脂封止する工程と，を有することを特徴とする半
導体装置の製造方法。 - 【請求項８】 前記補助部材は，前記第１の領域と前記
第２の領域からなる第１の面と当該第１の面に対向する
第２の面とを有する部材と，当該部材の前記第２の面と
接合される第１の面と，当該第１の面に対向し前記第１
の半導体素子と接合される第２の面とを有する支持部材
とから構成される，ことを特徴とする請求項７に記載の
半導体装置の製造方法。 - 【請求項９】 前記部材の前記第２の面の面積は前記支
持部材の前記第１の面の面積よりも大きい，ことを特徴
とする請求項８に記載の半導体装置の製造方法。 - 【請求項１０】 配線パターンが形成されたプリント配
線基板上の所定位置に，電極パッドが形成された第１の
領域と当該第１の領域の内側の領域である第２の領域と
からなる面を有する第１の半導体素子を搭載する工程
と，前記第１の半導体素子の電極パッドと前記プリント
配線基板の配線パターンとを電気的に接続する工程と，
第１の面と当該第１の面に対向する第２の面とを有する
部材と，当該部材の前記第２の面と接合される第１の面
と当該第１の面に対向し前記第１の半導体素子と接合さ
れる第２の面とを有する支持部材とから構成され，かつ
前記部材の前記第２の面の面積は前記支持部材の前記第
１の面の面積よりも大きい，補助部材を，前記第１の半
導体素子の第２の領域に搭載する工程と，前記補助部材
の第１の面に，電極パッドが形成された面を有する第２
の半導体素子を搭載する工程と，前記第２の半導体素子
の前記電極パッドと前記プリント配線基板の前記配線パ
ターンとを電気的に接続する工程と，前記第１の半導体
素子と前記第２の半導体素子とを樹脂封止する工程と，
を有することを特徴とする半導体装置の製造方法。 - 【請求項１１】 配線パターンが形成されたプリント配
線基板上の所定位置に，電極パッドが形成された第１の
領域と当該第１の領域の内側の領域である第２の領域と
からなる面を有する第１の半導体素子を搭載する工程
と，前記第１の半導体素子の前記電極パッドと前記プリ
ント配線基板の前記配線パターンとを電気的に接続する
工程と，導電性膜が形成された第１の面と当該第１の面
に対向する第２の面とを有する部材と，当該部材の前記
第２の面と接合される第１の面と当該第１の面に対向し
前記第１の半導体素子と接合される第２の面とを有する
支持部材とから構成され，かつ前記部材の前記第２の面
の面積は前記支持部材の前記第１の面の面積よりも大き
い，補助部材を前記第１の半導体素子の前記第２の領域
に搭載する工程と，第２の半導体素子を導電性接着剤を
介して前記補助部材の前記第１の領域の導電性膜上に搭
載する工程と，前記第２の半導体素子の前記電極パッド
と前記プリント配線基板の前記配線パターンとを電気的
に接続する工程と，前記導電性膜と前記プリント配線基
板の前記配線パターンとを電気的に接続する工程と，前
記第１の半導体素と前記第２の半導体素子とを樹脂封止
する工程と，を有することを特徴とする半導体装置の製
造方法。 - 【請求項１２】 各々配線パターンが形成された第１層
と第２層とを有し，前記第１層には，第１の半導体素子
の高さと略同一深さの第１の略凹部が形成され，かつ前
記第２層には，第２の半導体素子の高さと補助部材の高
さとの和と略同一の深さで前記第１の略凹部よりも大口
径の第２の略凹部が前記第１の略凹部上に形成される，
多層構造のプリント配線基板の前記第１の略凹部内の所
定位置に，電極パッドが形成された第１の領域と当該第
１の領域の内側の領域である第２の領域とからなる面を
有する前記第１の半導体素子を搭載する工程と，前記第
１の半導体素子の電極パッドと前記第１層の配線パター
ンとを電気的に接続する工程と，導電性膜が形成された
第１の面と当該第１の面に対向する第２の面とを有する
部材と，当該部材の前記第２の面と接合される第１の面
と当該第１の面に対向し前記第１の半導体素子と接合さ
れる第２の面とを有する支持部材とから構成され，かつ
前記部材の前記第２の面の面積は前記支持部材の前記第
１の面の面積よりも大きい前記補助部材を，前記第１の
半導体素子の前記第２の領域に搭載する工程と，前記第
２の半導体素子を導電性接着剤を介して前記補助部材の
前記第１の領域の導電性膜上に搭載する工程と，前記第
２の半導体素子の前記電極パッドと前記第２層の前記配
線パターンとを電気的に接続する工程と，前記補助部材
の前記配線パターンと前記第２層の前記配線パターンと
を電気的に接続する工程と，前記第１の半導体素子と前
記第２の半導体素子とを樹脂封止する工程と，を有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182506A JP2002373969A (ja) | 2001-06-15 | 2001-06-15 | 半導体装置及び半導体装置の製造方法 |
| US10/108,357 US6593647B2 (en) | 2001-06-15 | 2002-03-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182506A JP2002373969A (ja) | 2001-06-15 | 2001-06-15 | 半導体装置及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010130133A Division JP2010192937A (ja) | 2010-06-07 | 2010-06-07 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373969A true JP2002373969A (ja) | 2002-12-26 |
Family
ID=19022599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001182506A Pending JP2002373969A (ja) | 2001-06-15 | 2001-06-15 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6593647B2 (ja) |
| JP (1) | JP2002373969A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186053A (ja) * | 2004-12-27 | 2006-07-13 | Shinko Electric Ind Co Ltd | 積層型半導体装置 |
| JP2006190808A (ja) * | 2005-01-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法およびカード型記録媒体 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838761B2 (en) * | 2002-09-17 | 2005-01-04 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
| US7053476B2 (en) * | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US7064426B2 (en) * | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
| US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
| US6972481B2 (en) * | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
| US7034387B2 (en) | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
| US7053477B2 (en) * | 2002-10-08 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having inverted bump chip carrier second package |
| US6818978B1 (en) * | 2002-11-19 | 2004-11-16 | Asat Ltd. | Ball grid array package with shielding |
| US7479407B2 (en) * | 2002-11-22 | 2009-01-20 | Freescale Semiconductor, Inc. | Digital and RF system and method therefor |
| US7071545B1 (en) | 2002-12-20 | 2006-07-04 | Asat Ltd. | Shielded integrated circuit package |
| US7144640B2 (en) * | 2003-08-01 | 2006-12-05 | Agency For Science, Technology And Research | Tilted media for hard disk drives and magnetic data storage devices |
| WO2005059967A2 (en) * | 2003-12-17 | 2005-06-30 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
| US20050269692A1 (en) * | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
| US20050258527A1 (en) | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
| US8552551B2 (en) | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| JP5346578B2 (ja) * | 2005-03-31 | 2013-11-20 | スタッツ・チップパック・リミテッド | 半導体アセンブリおよびその作製方法 |
| US7372141B2 (en) * | 2005-03-31 | 2008-05-13 | Stats Chippac Ltd. | Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides |
| US7364945B2 (en) | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
| US7354800B2 (en) | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
| US7429786B2 (en) * | 2005-04-29 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides |
| US7582960B2 (en) * | 2005-05-05 | 2009-09-01 | Stats Chippac Ltd. | Multiple chip package module including die stacked over encapsulated package |
| US7394148B2 (en) * | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
| SG130055A1 (en) * | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
| SG130066A1 (en) * | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
| KR100714917B1 (ko) * | 2005-10-28 | 2007-05-04 | 삼성전자주식회사 | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 |
| US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
| US7768125B2 (en) | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
| US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
| US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
| TW200843066A (en) * | 2007-04-30 | 2008-11-01 | Chipmos Technologies Inc | Chip stacked package structure and applications thereof |
| KR20130105175A (ko) * | 2012-03-16 | 2013-09-25 | 삼성전자주식회사 | 보호 층을 갖는 반도체 패키지 및 그 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128736A (ja) * | 1986-11-19 | 1988-06-01 | Olympus Optical Co Ltd | 半導体素子 |
| JPH1174450A (ja) * | 1997-08-29 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2000307057A (ja) * | 1999-02-17 | 2000-11-02 | Sharp Corp | 半導体装置、およびその製造方法 |
| JP2001007278A (ja) * | 1999-06-18 | 2001-01-12 | Nec Corp | 半導体記憶装置 |
| JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892230A (ja) * | 1981-11-27 | 1983-06-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63104343A (ja) * | 1986-10-21 | 1988-05-09 | Mitsubishi Electric Corp | 半導体装置 |
| US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
| JP3943165B2 (ja) * | 1996-07-26 | 2007-07-11 | ハネウェル・インターナショナル・インコーポレーテッド | チップ・スタックおよびコンデンサ取付の配置 |
| JP3644662B2 (ja) * | 1997-10-29 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体モジュール |
| JP3765952B2 (ja) * | 1999-10-19 | 2006-04-12 | 富士通株式会社 | 半導体装置 |
| JP2002033441A (ja) * | 2000-07-14 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| US6414384B1 (en) * | 2000-12-22 | 2002-07-02 | Silicon Precision Industries Co., Ltd. | Package structure stacking chips on front surface and back surface of substrate |
-
2001
- 2001-06-15 JP JP2001182506A patent/JP2002373969A/ja active Pending
-
2002
- 2002-03-29 US US10/108,357 patent/US6593647B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128736A (ja) * | 1986-11-19 | 1988-06-01 | Olympus Optical Co Ltd | 半導体素子 |
| JPH1174450A (ja) * | 1997-08-29 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2000307057A (ja) * | 1999-02-17 | 2000-11-02 | Sharp Corp | 半導体装置、およびその製造方法 |
| JP2001007278A (ja) * | 1999-06-18 | 2001-01-12 | Nec Corp | 半導体記憶装置 |
| JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186053A (ja) * | 2004-12-27 | 2006-07-13 | Shinko Electric Ind Co Ltd | 積層型半導体装置 |
| JP2006190808A (ja) * | 2005-01-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法およびカード型記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6593647B2 (en) | 2003-07-15 |
| US20020190391A1 (en) | 2002-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4058642B2 (ja) | 半導体装置 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JPH11135663A (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP3063846B2 (ja) | 半導体装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2004128356A (ja) | 半導体装置 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP3296626B2 (ja) | 混成集積回路装置 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JP3169072B2 (ja) | 半導体装置 | |
| JPH11330148A (ja) | 半導体装置 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JP2002110839A (ja) | 半導体装置、半導体装置の製造方法及び半導体実装装置 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JP2003234371A (ja) | 半導体装置の実装構造 | |
| JP2542227B2 (ja) | 混成ｉｃ基板装置 | |
| JPH05109940A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |