JP3271475B2 - 電気素子の接合材料および接合方法 - Google Patents
電気素子の接合材料および接合方法Info
- Publication number
- JP3271475B2 JP3271475B2 JP14017595A JP14017595A JP3271475B2 JP 3271475 B2 JP3271475 B2 JP 3271475B2 JP 14017595 A JP14017595 A JP 14017595A JP 14017595 A JP14017595 A JP 14017595A JP 3271475 B2 JP3271475 B2 JP 3271475B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- solder
- alloy
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C5/00—Alloys based on noble metals
- C22C5/02—Alloys based on gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
-
- H10W72/20—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45169—Platinum (Pt) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H10W72/073—
-
- H10W72/352—
-
- H10W72/552—
-
- H10W72/5522—
-
- H10W72/884—
-
- H10W72/90—
-
- H10W72/9415—
-
- H10W72/952—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ素子等の
電気素子を基台にはんだ付けする電気素子の接合材料お
よび接合方法に関する。
電気素子を基台にはんだ付けする電気素子の接合材料お
よび接合方法に関する。
【０００２】
【従来の技術】従来、半導体レーザ素子等の半導体素子
を、金メッキされたヒートシンクやステム、回路基板等
の基台にはんだ付けする場合、Ａｕ−Ｓｎ、Ｐｂ−Ｓｎ
等の共晶はんだの成形ペレットが用いられていた。成形
ペレットの場合、作製方法および取扱い上の理由から、
数１００μｍ×数１００μｍで、膜厚として数１０μｍ
以上が必要である。
を、金メッキされたヒートシンクやステム、回路基板等
の基台にはんだ付けする場合、Ａｕ−Ｓｎ、Ｐｂ−Ｓｎ
等の共晶はんだの成形ペレットが用いられていた。成形
ペレットの場合、作製方法および取扱い上の理由から、
数１００μｍ×数１００μｍで、膜厚として数１０μｍ
以上が必要である。
【０００３】このため、はんだ層が必要以上の量とな
り、位置ずれが生じたり、半導体素子の周囲に隆起した
縁部を形成したりする。半導体レーザ素子の場合、この
隆起したはんだ層がレーザ光の障害になるといった問題
が発生する。この問題を解決するものとして、特開昭５
９ー１７８７３６号公報に示すものがある。このもので
は成形ペレットを使用せず半導体レーザ素子の金電極上
に金の拡散を防止するバリヤー電極と金を含むはんだ材
との薄膜を設け、薄膜はんだでの実装を行っている。ま
た、特開平６ー６９６０８号公報にも同様の技術が開示
されている。
り、位置ずれが生じたり、半導体素子の周囲に隆起した
縁部を形成したりする。半導体レーザ素子の場合、この
隆起したはんだ層がレーザ光の障害になるといった問題
が発生する。この問題を解決するものとして、特開昭５
９ー１７８７３６号公報に示すものがある。このもので
は成形ペレットを使用せず半導体レーザ素子の金電極上
に金の拡散を防止するバリヤー電極と金を含むはんだ材
との薄膜を設け、薄膜はんだでの実装を行っている。ま
た、特開平６ー６９６０８号公報にも同様の技術が開示
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、はんだ
層を薄膜にしても、はんだの量が少ないため、はんだ層
と実装面との濡れ性が悪い場合、部分的にしか接続され
ず十分な接続強度と低接続抵抗が得られないという問題
がある。本発明は上記問題に鑑みたもので、十分な接着
強度と安定した電気的接続を得るように電気素子を台座
に接合することを目的とする。
層を薄膜にしても、はんだの量が少ないため、はんだ層
と実装面との濡れ性が悪い場合、部分的にしか接続され
ず十分な接続強度と低接続抵抗が得られないという問題
がある。本発明は上記問題に鑑みたもので、十分な接着
強度と安定した電気的接続を得るように電気素子を台座
に接合することを目的とする。
【０００５】
【課題を解決するための手段】本発明者等は、ＳｎとＮ
ｉが相性がよく、金属間化合物を形成することに着目し
た。ＧａＡｓ基板のドレイン電極として、従来よりＡｕ
とＧｅの合金にＮｉ、Ａｕを積層したもの（以下、この
種の表記をＡｕ−Ｇｅ／Ｎｉ／Ａｕのように示す）が用
いられている。このものではＮｉ膜厚を厚くすると接触
抵抗が上がるとされＮｉ膜厚は２００Å程度で使用され
ている。この場合、ＮｉはＡｕの拡散を防ぐバリヤー電
極として使用されている。従って、このものを用い、Ｓ
ｎを含むはんだを蒸着し、それをヒートシンク等の台座
にはんだ付けすることを試みた。
ｉが相性がよく、金属間化合物を形成することに着目し
た。ＧａＡｓ基板のドレイン電極として、従来よりＡｕ
とＧｅの合金にＮｉ、Ａｕを積層したもの（以下、この
種の表記をＡｕ−Ｇｅ／Ｎｉ／Ａｕのように示す）が用
いられている。このものではＮｉ膜厚を厚くすると接触
抵抗が上がるとされＮｉ膜厚は２００Å程度で使用され
ている。この場合、ＮｉはＡｕの拡散を防ぐバリヤー電
極として使用されている。従って、このものを用い、Ｓ
ｎを含むはんだを蒸着し、それをヒートシンク等の台座
にはんだ付けすることを試みた。
【０００６】しかしながら、Ｎｉ上のＡｕがはんだ層に
拡散し、密着強度、濡れ性を低下させてしまうという問
題が発生した。そこで、本発明者等は、Ａｕ層をなくし
てはんだ付けしたところ、はんだの濡れ性が良く、接着
強度の強いはんだ付けが安定して出来るようになった。
これは、Ｎｉがはんだ層に拡散し、はんだ層中のＳｎが
Ｎｉ中に拡散するという相互拡散が生じ、密着強度、濡
れ性が向上したためである。
拡散し、密着強度、濡れ性を低下させてしまうという問
題が発生した。そこで、本発明者等は、Ａｕ層をなくし
てはんだ付けしたところ、はんだの濡れ性が良く、接着
強度の強いはんだ付けが安定して出来るようになった。
これは、Ｎｉがはんだ層に拡散し、はんだ層中のＳｎが
Ｎｉ中に拡散するという相互拡散が生じ、密着強度、濡
れ性が向上したためである。
【０００７】また、半導体レーザ素子の接合に当たって
は、接合温度を低くし半導体レーザ素子への熱損傷を軽
減する接合材料を選定する必要があるが、この点に関し
ても種々検討したところ、後述するように、はんだ層と
してＡｕ−Ｓｎはんだを用いた場合、ＮｉがＡｕ−Ｓｎ
層に拡散し、Ａｕ−Ｓｎ−Ｎｉ合金を作り、接合温度を
低くすることができた。
は、接合温度を低くし半導体レーザ素子への熱損傷を軽
減する接合材料を選定する必要があるが、この点に関し
ても種々検討したところ、後述するように、はんだ層と
してＡｕ−Ｓｎはんだを用いた場合、ＮｉがＡｕ−Ｓｎ
層に拡散し、Ａｕ−Ｓｎ−Ｎｉ合金を作り、接合温度を
低くすることができた。
【０００８】本発明は上記検討をもとになされたもので
あり、その特徴は特許請求の範囲に記載した通りのもの
である。具体的には、以下の点を特徴とする。請求項１
に記載の発明においては、電気素子（１〜９）の電極
（９）を基台（２１）に接合する接合材料（１２）であ
って、Ａｕを主体としたＡｕ−Ｓｎ合金とＮｉの積層構
造を加熱して形成されたＡｕ−Ｓｎ−Ｎｉ合金であり、
Ｎｉの組成比が１．３wt％以上１０wt％未満であること
を特徴としている。
あり、その特徴は特許請求の範囲に記載した通りのもの
である。具体的には、以下の点を特徴とする。請求項１
に記載の発明においては、電気素子（１〜９）の電極
（９）を基台（２１）に接合する接合材料（１２）であ
って、Ａｕを主体としたＡｕ−Ｓｎ合金とＮｉの積層構
造を加熱して形成されたＡｕ−Ｓｎ−Ｎｉ合金であり、
Ｎｉの組成比が１．３wt％以上１０wt％未満であること
を特徴としている。
【０００９】請求項２に記載の発明では、請求項１に記
載の電気素子の接合材料において、前記Ｎｉの組成比が
２．５wt％以上であることを特徴としている。請求項３
に記載の発明では、請求項１に記載の電気素子の接合材
料において、前記Ｎｉの組成比が２wt％以上５wt％以下
であることを特徴としている。
載の電気素子の接合材料において、前記Ｎｉの組成比が
２．５wt％以上であることを特徴としている。請求項３
に記載の発明では、請求項１に記載の電気素子の接合材
料において、前記Ｎｉの組成比が２wt％以上５wt％以下
であることを特徴としている。
【００１０】請求項４に記載の発明では、請求項１乃至
３のいずれか１つに記載の電気素子の接合材料におい
て、前記Ｎｉの膜厚が、５００Å以上であることを特徴
としている。請求項５に記載の発明では、請求項１乃至
４のいずれか１つに記載の電気素子の接合材料におい
て、前記Ａｕ−Ｓｎ合金は、物理的な気相成膜であるこ
とを特徴としている。請求項６に記載の発明では、請求
項４又は５に記載の電気素子の接合材料において、前記
Ａｕ−Ｓｎ合金の膜厚が、０．３〜３μｍであることを
特徴としている。
３のいずれか１つに記載の電気素子の接合材料におい
て、前記Ｎｉの膜厚が、５００Å以上であることを特徴
としている。請求項５に記載の発明では、請求項１乃至
４のいずれか１つに記載の電気素子の接合材料におい
て、前記Ａｕ−Ｓｎ合金は、物理的な気相成膜であるこ
とを特徴としている。請求項６に記載の発明では、請求
項４又は５に記載の電気素子の接合材料において、前記
Ａｕ−Ｓｎ合金の膜厚が、０．３〜３μｍであることを
特徴としている。
【００１１】請求項７に記載の発明では、請求項１乃至
６のいずれか１つに記載の電気素子の接合方法におい
て、前記基台は、前記電気素子が接合される面におい
て、Ａｕ、Ｎｉ、Ｆｅ、Ｃｕのいずれかの材料を用いて
構成されたものであることを特徴としている。請求項８
に記載の発明によれば、請求項１乃至７のいずれか１つ
に記載の電気素子の接合方法において、前記電気素子が
半導体レーザ素子であることを特徴としている。
６のいずれか１つに記載の電気素子の接合方法におい
て、前記基台は、前記電気素子が接合される面におい
て、Ａｕ、Ｎｉ、Ｆｅ、Ｃｕのいずれかの材料を用いて
構成されたものであることを特徴としている。請求項８
に記載の発明によれば、請求項１乃至７のいずれか１つ
に記載の電気素子の接合方法において、前記電気素子が
半導体レーザ素子であることを特徴としている。
【００１２】請求項９に記載の発明においては、電気素
子（１〜９）の電極（９）を基台（２１）に接合する方
法において、前記電極にＮｉ層（１０）を形成し、この
Ｎｉ層上にＡｕ−Ｓｎ合金のはんだ層（１１）を直接形
成し、このはんだ層を加熱溶融してＡｕ−Ｓｎ−Ｎｉ合
金を形成し前記電気素子を前記基台に接合することを特
徴としている。
子（１〜９）の電極（９）を基台（２１）に接合する方
法において、前記電極にＮｉ層（１０）を形成し、この
Ｎｉ層上にＡｕ−Ｓｎ合金のはんだ層（１１）を直接形
成し、このはんだ層を加熱溶融してＡｕ−Ｓｎ−Ｎｉ合
金を形成し前記電気素子を前記基台に接合することを特
徴としている。
【００１３】
【００１４】請求項１０に記載の発明では、請求項９に
記載の電気素子の接合方法において、前記Ａｕ−Ｓｎ−
Ｎｉ合金として、Ｎｉの組成比が１．３wt％以上１０wt
％未満のものを形成することを特徴としている。請求項
１１に記載の発明では、請求項９又は１０に記載の電気
素子の接合方法において、前記Ｎｉ層を５００Å以上の
膜厚にて形成することを特徴としている。請求項１２に
記載の発明では、請求項９乃至１１のいずれか１つに記
載の電気素子の接合方法において、前記はんだ層を、合
金を蒸着源とする物理的な気相成長により形成すること
を特徴としている。
記載の電気素子の接合方法において、前記Ａｕ−Ｓｎ−
Ｎｉ合金として、Ｎｉの組成比が１．３wt％以上１０wt
％未満のものを形成することを特徴としている。請求項
１１に記載の発明では、請求項９又は１０に記載の電気
素子の接合方法において、前記Ｎｉ層を５００Å以上の
膜厚にて形成することを特徴としている。請求項１２に
記載の発明では、請求項９乃至１１のいずれか１つに記
載の電気素子の接合方法において、前記はんだ層を、合
金を蒸着源とする物理的な気相成長により形成すること
を特徴としている。
【００１５】請求項１３に記載の発明では、請求項９乃
至１２のいずれか１つに記載の電気素子の接合方法にお
いて、前記はんだ層を、０．３〜３μｍの膜厚で形成す
ることを特徴としている。
至１２のいずれか１つに記載の電気素子の接合方法にお
いて、前記はんだ層を、０．３〜３μｍの膜厚で形成す
ることを特徴としている。
【００１６】請求項１４に記載の発明では、請求項９乃
至１３のいずれか１つに記載の電気素子の接合方法にお
いて、前記基台は、前記電気素子が接合される面におい
て、Ａｕ、Ｎｉ、Ｆｅ、Ｃｕのいずれかの材料を用いて
構成されたものであることを特徴としている。請求項１
５に記載の発明では、請求項９乃至１４のいずれか１つ
に記載の電気素子の接合方法において、前記電気素子が
半導体レーザ素子であることを特徴としている。
至１３のいずれか１つに記載の電気素子の接合方法にお
いて、前記基台は、前記電気素子が接合される面におい
て、Ａｕ、Ｎｉ、Ｆｅ、Ｃｕのいずれかの材料を用いて
構成されたものであることを特徴としている。請求項１
５に記載の発明では、請求項９乃至１４のいずれか１つ
に記載の電気素子の接合方法において、前記電気素子が
半導体レーザ素子であることを特徴としている。
【００１７】なお、上記カッコ内の符号は、後述する実
施例記載の具体的構成との対応関係を示すものである。
施例記載の具体的構成との対応関係を示すものである。
【００１８】
【発明の作用効果】請求項１乃至８に記載の発明によれ
ば、接合材料を、Ａｕを主体としたＡｕ−Ｓｎ合金とＮ
ｉの積層構造を加熱して形成されたＡｕ−Ｓｎ−Ｎｉ合
金で、Ｎｉの組成比を１．３wt％以上１０wt％未満とし
ているから、低い融点で強度の高い接合を行うことがで
き、しかも接触抵抗の増加を抑制することができる。
ば、接合材料を、Ａｕを主体としたＡｕ−Ｓｎ合金とＮ
ｉの積層構造を加熱して形成されたＡｕ−Ｓｎ−Ｎｉ合
金で、Ｎｉの組成比を１．３wt％以上１０wt％未満とし
ているから、低い融点で強度の高い接合を行うことがで
き、しかも接触抵抗の増加を抑制することができる。
【００１９】特に、請求項２に記載の発明によれば、Ｎ
ｉの組成比を２．５wt％以上としているから、安定した
高い接合強度を得ることができる。また、請求項３に記
載の発明によれば、Ｎｉの組成比を２wt％以上５wt％以
下としているから、融点を一層低くすることができる。
また、請求項４に記載の発明によれば、Ｎｉの膜厚を５
００Å以上としているから、接着強度を高くすることが
できる。
ｉの組成比を２．５wt％以上としているから、安定した
高い接合強度を得ることができる。また、請求項３に記
載の発明によれば、Ｎｉの組成比を２wt％以上５wt％以
下としているから、融点を一層低くすることができる。
また、請求項４に記載の発明によれば、Ｎｉの膜厚を５
００Å以上としているから、接着強度を高くすることが
できる。
【００２０】また、請求項５に記載の発明によれば、は
んだ層を物理的な気相成膜としているから、膜厚のばら
つきに対する融点の変化はほとんどなく、安定した強度
を得ることができるとともに、安定した電気的接続を得
ることができ、さらに必要以上のはんだのはみ出しをな
くすことができる。また、請求項６に記載の発明によれ
ば、Ａｕ−Ｓｎ合金の膜厚を０．３〜３μｍとしている
から、接着強度を高めることができる。。
んだ層を物理的な気相成膜としているから、膜厚のばら
つきに対する融点の変化はほとんどなく、安定した強度
を得ることができるとともに、安定した電気的接続を得
ることができ、さらに必要以上のはんだのはみ出しをな
くすことができる。また、請求項６に記載の発明によれ
ば、Ａｕ−Ｓｎ合金の膜厚を０．３〜３μｍとしている
から、接着強度を高めることができる。。
【００２１】請求項９乃至１５に記載の接合方法の発明
においては、電気素子の電極にＮｉ層、Ａｕ−Ｓｎ合金
のはんだ層を形成し、さらにこのはんだ層を加熱して電
気素子を基台に接合するようにしている。ここで、はん
だ層の溶融時に、Ｎｉ層中のＮｉがはんだ層に拡散し、
はんだ層中のＳｎがＮｉ層中に拡散するという相互拡散
が生じる。この相互拡散により、密着強度、濡れ性を向
上させることができる。
においては、電気素子の電極にＮｉ層、Ａｕ−Ｓｎ合金
のはんだ層を形成し、さらにこのはんだ層を加熱して電
気素子を基台に接合するようにしている。ここで、はん
だ層の溶融時に、Ｎｉ層中のＮｉがはんだ層に拡散し、
はんだ層中のＳｎがＮｉ層中に拡散するという相互拡散
が生じる。この相互拡散により、密着強度、濡れ性を向
上させることができる。
【００２２】
【実施例】以下、本発明を半導体レーザに適用した実施
例について説明する。半導体レーザ素子は、ＧａＡｓや
ＩｎＰ基板の上にエピタキシャル成長を行い結晶中に各
動作領域を設けたものである。一般的に基板にはｎ型の
基板を使用する。材料系としてはＧａＡｓ−ＡｌＧａＡ
ｓ系、ＩｎＧａＡｓＰ−ＩｎＰ系、ＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系等を用いることができる。エピタキシャル成
長方法としては、液層エピタキシャル、分子線エピタキ
シ（ＭＢＥ：molecular beamepitaxy ）、有機金属気相
エピタキシ（ＭＯＣＶＤ：metal organic chemicalvapa
or deposition ）等を用いることができる。活性層とし
てはダブルへテロ構造、量子井戸構造等とすることがで
きる。
例について説明する。半導体レーザ素子は、ＧａＡｓや
ＩｎＰ基板の上にエピタキシャル成長を行い結晶中に各
動作領域を設けたものである。一般的に基板にはｎ型の
基板を使用する。材料系としてはＧａＡｓ−ＡｌＧａＡ
ｓ系、ＩｎＧａＡｓＰ−ＩｎＰ系、ＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系等を用いることができる。エピタキシャル成
長方法としては、液層エピタキシャル、分子線エピタキ
シ（ＭＢＥ：molecular beamepitaxy ）、有機金属気相
エピタキシ（ＭＯＣＶＤ：metal organic chemicalvapa
or deposition ）等を用いることができる。活性層とし
てはダブルへテロ構造、量子井戸構造等とすることがで
きる。
【００２３】図１に、半導体レーザ素子の斜視図を示
す。ｎ−ＧａＡｓ基板１上に、ｎ−ＧａＡｓバッファ層
２、ｎ−ＡｌＧａＡｓクラッド層３、ＡｌＧａＡｓ／Ｇ
ａＡｓ多重量子井戸構造からなる活性層４、ｐ−ＡｌＧ
ａＡｓクラッド層５、ｐ−ＧａＡｓ層６が順に積層され
ており、活性層４〜ｐ−ＧａＡｓ層６はメサ状に形成さ
れている。また、ｎ−ＡｌＧａＡｓクラッド層３及びメ
サ部の上面に、絶縁膜７が窓部を有して形成され、この
絶縁膜７上にｐ型電極（上部電極）８が形成されてい
る。
す。ｎ−ＧａＡｓ基板１上に、ｎ−ＧａＡｓバッファ層
２、ｎ−ＡｌＧａＡｓクラッド層３、ＡｌＧａＡｓ／Ｇ
ａＡｓ多重量子井戸構造からなる活性層４、ｐ−ＡｌＧ
ａＡｓクラッド層５、ｐ−ＧａＡｓ層６が順に積層され
ており、活性層４〜ｐ−ＧａＡｓ層６はメサ状に形成さ
れている。また、ｎ−ＡｌＧａＡｓクラッド層３及びメ
サ部の上面に、絶縁膜７が窓部を有して形成され、この
絶縁膜７上にｐ型電極（上部電極）８が形成されてい
る。
【００２４】このｐ型電極８は、電子ビーム蒸着、スパ
ッタ法などにより所定の厚さに成膜して形成される。ｐ
型電極８としては、Ａｕ−Ｚｎ／Ａｕ、Ｃｒ／Ａｕ、Ｍ
ｏ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕなどを用いることができる
が、オーミックコンタクトをとることができるものであ
れば他の材料でもよい。ｎ−ＧａＡｓ基板１の裏面に
は、Ａｕ−Ｇｅからなるｎ型電極（下部電極）９が形成
されており、ｎ型電極９の表面には、Ｎｉ層１０および
はんだ層１１からなる接合材料が形成されている。
ッタ法などにより所定の厚さに成膜して形成される。ｐ
型電極８としては、Ａｕ−Ｚｎ／Ａｕ、Ｃｒ／Ａｕ、Ｍ
ｏ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕなどを用いることができる
が、オーミックコンタクトをとることができるものであ
れば他の材料でもよい。ｎ−ＧａＡｓ基板１の裏面に
は、Ａｕ−Ｇｅからなるｎ型電極（下部電極）９が形成
されており、ｎ型電極９の表面には、Ｎｉ層１０および
はんだ層１１からなる接合材料が形成されている。
【００２５】上記のように構成された半導体レーザ素子
は、ヒートシンク、他の半導体基板や回路基板などに接
合される。この実装方法について説明する。図１に示す
半導体レーザ素子を、図２に示すヒートシンク２１の上
に複数個乗せ、積層型とする。これを符号２２で示す。
この場合、下側の半導体レーザ素子のｐ型電極上に上側
の半導体レーザ素子の接合材料が位置される。
は、ヒートシンク、他の半導体基板や回路基板などに接
合される。この実装方法について説明する。図１に示す
半導体レーザ素子を、図２に示すヒートシンク２１の上
に複数個乗せ、積層型とする。これを符号２２で示す。
この場合、下側の半導体レーザ素子のｐ型電極上に上側
の半導体レーザ素子の接合材料が位置される。
【００２６】ヒートシンク２１はＣｕ、Ｆｅ等からなっ
ており、表面はＮｉ、Ａｕ等の導伝率の高い金属がメッ
キ又は蒸着、スパッタ法などにより形成されている。複
数個の半導体レーザ素子をそれぞれ位置合わせしてヒー
トシンク２１上に積み上げる。このとき、チップの搬送
は真空ピンセットを用い、これがヒータ加熱時に加圧部
として兼ねるものが位置精度を出し易いので望ましい。
ており、表面はＮｉ、Ａｕ等の導伝率の高い金属がメッ
キ又は蒸着、スパッタ法などにより形成されている。複
数個の半導体レーザ素子をそれぞれ位置合わせしてヒー
トシンク２１上に積み上げる。このとき、チップの搬送
は真空ピンセットを用い、これがヒータ加熱時に加圧部
として兼ねるものが位置精度を出し易いので望ましい。
【００２７】ヒートシンク２１上に積み上げられた半導
体レーザ素子がずれないようにして加圧し、それぞれの
半導体レーザ素子のはんだ層１１を溶かし、接着させる
ように加熱を行う。はんだが溶ける温度になってから数
秒から数分その状態で放置し、その後冷却を行う。加熱
方法はヒートシンク、半導体レーザチップ全体を位置ず
れが生じないように固定し、全体を恒温層などで加熱す
る方法、あるいはヒートシンクの裏面からヒータなどで
加熱する方法等があるが、装置作業方法の容易性から後
者の方が望ましい。
体レーザ素子がずれないようにして加圧し、それぞれの
半導体レーザ素子のはんだ層１１を溶かし、接着させる
ように加熱を行う。はんだが溶ける温度になってから数
秒から数分その状態で放置し、その後冷却を行う。加熱
方法はヒートシンク、半導体レーザチップ全体を位置ず
れが生じないように固定し、全体を恒温層などで加熱す
る方法、あるいはヒートシンクの裏面からヒータなどで
加熱する方法等があるが、装置作業方法の容易性から後
者の方が望ましい。
【００２８】上記したダイボンドの次には半導体レーザ
と電気的コンタクトをとるために上部電極と駆動回路配
線とをＡｕ、Ｐｔ等のワイヤー２３でボンデイングす
る。その後、必要に応じてカン封入を行い半導体レーザ
の完成品とする。上記したｎ型電極９、Ｎｉ層１０、は
んだ層１１の形成およびヒートシンク２１への接合につ
いて説明する。この部分の構成を図３に示す。
と電気的コンタクトをとるために上部電極と駆動回路配
線とをＡｕ、Ｐｔ等のワイヤー２３でボンデイングす
る。その後、必要に応じてカン封入を行い半導体レーザ
の完成品とする。上記したｎ型電極９、Ｎｉ層１０、は
んだ層１１の形成およびヒートシンク２１への接合につ
いて説明する。この部分の構成を図３に示す。
【００２９】ｎ−ＧａＡｓ基板１の裏面に形成されるｎ
型電極９は、オーミック電極を形成するため、Ａｕ−Ｚ
ｎ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ａｕ−Ｇｅ
／Ｎｉ／Ａｕ、Ａｕ−Ｓｎ／Ａｕ等やこれらの合金積層
膜が電極材料として用いられる。これを真空蒸着法であ
る電子ビーム蒸着、抵抗加熱蒸着、スパッタ法等により
所定の厚さにてｎ−ＧａＡｓ基板１の裏面に形成する。
型電極９は、オーミック電極を形成するため、Ａｕ−Ｚ
ｎ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ａｕ−Ｇｅ
／Ｎｉ／Ａｕ、Ａｕ−Ｓｎ／Ａｕ等やこれらの合金積層
膜が電極材料として用いられる。これを真空蒸着法であ
る電子ビーム蒸着、抵抗加熱蒸着、スパッタ法等により
所定の厚さにてｎ−ＧａＡｓ基板１の裏面に形成する。
【００３０】次に、Ｎｉ層１０を同様の方法でｎ型電極
９上に形成する。続いて、はんだ層１１としてＡｕ−Ｓ
ｎ、Ｐｂ−Ｓｎ等のＳｎを含む合金をＮｉ層１０の上に
形成する。はんだ層の形成方法については後述する。こ
のようにして作製した電極９／Ｎｉ層１０／Ｓｎを含む
はんだ層１１を、Ｎｉ、Ａｕ等の金属メッキ２１ａを施
したヒートシンク２１に乗せ、加圧、加熱を行い、はん
だ層１１を溶融して冷却することにより半導体レーザ素
子をヒートシンク２１上に実装する。
９上に形成する。続いて、はんだ層１１としてＡｕ−Ｓ
ｎ、Ｐｂ−Ｓｎ等のＳｎを含む合金をＮｉ層１０の上に
形成する。はんだ層の形成方法については後述する。こ
のようにして作製した電極９／Ｎｉ層１０／Ｓｎを含む
はんだ層１１を、Ｎｉ、Ａｕ等の金属メッキ２１ａを施
したヒートシンク２１に乗せ、加圧、加熱を行い、はん
だ層１１を溶融して冷却することにより半導体レーザ素
子をヒートシンク２１上に実装する。
【００３１】はんだ材料にはＡｕ−Ｓｎ、Ａｕ−Ｓｉ、
Ｉｎ、Ｉｎ−Ｐｂ、Ｐｂ−Ｓｎ、Ａｕ−Ｐｂ、Ａｕ−Ｇ
ｅ等があるがＡｕ−Ｓｎ、Ｐｂ−Ｓｎ等のＳｎを含むは
んだとＮｉを積層してはんだ付けを行うことにより濡れ
性が良く接着強度の強い接合が得られる。特に、はんだ
材にＡｕ−Ｓｎを用いた場合に効果がある。Ｎｉ層１０
の役目は、はんだ材と電極が相互拡散を起こさないよう
にするバリヤー電極の役割と、はんだ層に拡散してはん
だの濡れ性を向上する役目を持つ。ＧａＡｓ半導体では
電極の最上層にＡｕを用いることが多くＡｕは活性であ
り接続しようするはんだ層に低温で拡散し、コンタクト
の安定性が悪くなる。このためにバリヤー電極は必要で
あり、特に電極がＡｕおよびＡｕの合金の場合有効であ
る。
Ｉｎ、Ｉｎ−Ｐｂ、Ｐｂ−Ｓｎ、Ａｕ−Ｐｂ、Ａｕ−Ｇ
ｅ等があるがＡｕ−Ｓｎ、Ｐｂ−Ｓｎ等のＳｎを含むは
んだとＮｉを積層してはんだ付けを行うことにより濡れ
性が良く接着強度の強い接合が得られる。特に、はんだ
材にＡｕ−Ｓｎを用いた場合に効果がある。Ｎｉ層１０
の役目は、はんだ材と電極が相互拡散を起こさないよう
にするバリヤー電極の役割と、はんだ層に拡散してはん
だの濡れ性を向上する役目を持つ。ＧａＡｓ半導体では
電極の最上層にＡｕを用いることが多くＡｕは活性であ
り接続しようするはんだ層に低温で拡散し、コンタクト
の安定性が悪くなる。このためにバリヤー電極は必要で
あり、特に電極がＡｕおよびＡｕの合金の場合有効であ
る。
【００３２】バリヤー電極としてのＮｉの膜厚は少なく
とも２００Å必要である。これ以下では島状の膜とな
り、バリヤー金属の役目を果たさない。図４に、０．５
ｍｍ×０．５ｍｍのｎ−ＧａＡｓ基板にＡｕ−Ｇｅ電極
を１０００Å成膜し、その上にＮｉ／Ａｕ−Ｓｎ（Ａｕ
とＳｎは共晶組成のもの）を積層して実装し、振動試験
した場合の接着層の強度のＮｉ膜厚依存性を示す。この
振動試験は、ＪＩＳ Ｃ７０２２Ａ−１０、条件Ｄ、振
動数範囲１０〜２０００Ｈｚ、加速度２０Ｇ、方向３方
向、時間４８分の条件で行った。なお、Ａｕ−Ｓｎはん
だ層１１の厚さは１．５μｍ一定とした。
とも２００Å必要である。これ以下では島状の膜とな
り、バリヤー金属の役目を果たさない。図４に、０．５
ｍｍ×０．５ｍｍのｎ−ＧａＡｓ基板にＡｕ−Ｇｅ電極
を１０００Å成膜し、その上にＮｉ／Ａｕ−Ｓｎ（Ａｕ
とＳｎは共晶組成のもの）を積層して実装し、振動試験
した場合の接着層の強度のＮｉ膜厚依存性を示す。この
振動試験は、ＪＩＳ Ｃ７０２２Ａ−１０、条件Ｄ、振
動数範囲１０〜２０００Ｈｚ、加速度２０Ｇ、方向３方
向、時間４８分の条件で行った。なお、Ａｕ−Ｓｎはん
だ層１１の厚さは１．５μｍ一定とした。
【００３３】Ｎｉ層１０の膜厚が厚くなるに従って接着
強度が大きくなっており、膜厚１０００Å以上では強度
に差がない。膜厚１０００Å以上では試験中に基板が割
れてしまうため強度はこれ以上であると思われる。ま
た、膜厚が２００Åでは剥がれが生じ、十分な接着強度
が得られていない。接着強度が５００ｇｆ以上あれば十
分に強度があり各種信頼性試験に耐えることができた
め、Ｎｉ膜厚を５００Å以上とする必要がある。
強度が大きくなっており、膜厚１０００Å以上では強度
に差がない。膜厚１０００Å以上では試験中に基板が割
れてしまうため強度はこれ以上であると思われる。ま
た、膜厚が２００Åでは剥がれが生じ、十分な接着強度
が得られていない。接着強度が５００ｇｆ以上あれば十
分に強度があり各種信頼性試験に耐えることができた
め、Ｎｉ膜厚を５００Å以上とする必要がある。
【００３４】次に、はんだ層１１を形成する方法につい
て説明する。はんだ層１１の形成に際し、Ａｕ−Ｓｎ等
の合金の構成材料を積層して作成することを試みた。こ
の場合、組成比の設計は自由に出来、蒸着材料の管理も
容易である。しかしながら、これでは各層の膜厚がばら
ついた場合すぐに組成ずれとなる。通常、はんだの組成
比は共晶組成を用いるのが一般的であり、組成ずれを起
こした場合、融点は高くなる。このように融点が変化す
ると、実装の条件をそのたびに変えなくてはならない。
もし、同じ条件で行えばはんだ材料が溶けなかったり、
溶けても充分に溶けずに実装後、安定した密着強度が得
られなくなる。
て説明する。はんだ層１１の形成に際し、Ａｕ−Ｓｎ等
の合金の構成材料を積層して作成することを試みた。こ
の場合、組成比の設計は自由に出来、蒸着材料の管理も
容易である。しかしながら、これでは各層の膜厚がばら
ついた場合すぐに組成ずれとなる。通常、はんだの組成
比は共晶組成を用いるのが一般的であり、組成ずれを起
こした場合、融点は高くなる。このように融点が変化す
ると、実装の条件をそのたびに変えなくてはならない。
もし、同じ条件で行えばはんだ材料が溶けなかったり、
溶けても充分に溶けずに実装後、安定した密着強度が得
られなくなる。
【００３５】そこで、はんだ層１１としてＡｕ−Ｓｎ、
Ｐｂ−Ｓｎ、Ｉｎ、Ｉｎ−Ｐｂ、Ａｕ−Ｓｉ、Ａｕ−Ｐ
ｂ等の合金を気相成長により成膜することを検討した。
すなわち、上記合金を蒸着源とした物理的な気相成長に
よりはんだ層１１を成膜するというものである。ここ
で、物理的な気相成長とは、Physical Vapor Depositio
n （ＰＶＤ）といい、化学的な反応を利用せず、物理的
な変化を利用して薄膜を形成する方法であり、蒸着、ス
パッタ、イオンプレーティング等がある。物理的な気相
成長を言い換えれば、基板上に成膜される材料自体が蒸
気やクラスターの状態で基板に到達し薄膜となることを
いう。一方、化学反応を利用した方法として、Chemical
Vapor Deposition（ＣＶＤ）法があり、これは原料を気
相中において、熱、プラズマ、光などのエネルギーを用
い、分解反応させ化学反応を用いて薄膜となり、ＰＶＤ
とは成膜の原理が異なる。
Ｐｂ−Ｓｎ、Ｉｎ、Ｉｎ−Ｐｂ、Ａｕ−Ｓｉ、Ａｕ−Ｐ
ｂ等の合金を気相成長により成膜することを検討した。
すなわち、上記合金を蒸着源とした物理的な気相成長に
よりはんだ層１１を成膜するというものである。ここ
で、物理的な気相成長とは、Physical Vapor Depositio
n （ＰＶＤ）といい、化学的な反応を利用せず、物理的
な変化を利用して薄膜を形成する方法であり、蒸着、ス
パッタ、イオンプレーティング等がある。物理的な気相
成長を言い換えれば、基板上に成膜される材料自体が蒸
気やクラスターの状態で基板に到達し薄膜となることを
いう。一方、化学反応を利用した方法として、Chemical
Vapor Deposition（ＣＶＤ）法があり、これは原料を気
相中において、熱、プラズマ、光などのエネルギーを用
い、分解反応させ化学反応を用いて薄膜となり、ＰＶＤ
とは成膜の原理が異なる。
【００３６】このようにして、はんだ層１１を形成する
ことにより、例え膜厚がばらついても常に融点の変化は
ほとんどなく、上記のような問題を解消することができ
た。気相成長による成膜方法としては、電子ビーム蒸
着、抵抗加熱蒸着、スパッタ法などを用いることができ
る。これらのうち電子ビーム蒸着、抵抗加熱蒸着では合
金の蒸気圧の差により原料と組成比が幾らかずれるの
で、成膜方法としてはスパッタ法を用いるのが望まし
い。なお、電子ビーム蒸着、抵抗加熱蒸着を用いた場
合、原料をほとんど全て飛ばしきれば原料と組成比の変
化はなく、また全ての原料を蒸着しなくても蒸気圧によ
り組成比が決まるため膜の組成比がバッチ毎に異なるこ
とはない。
ことにより、例え膜厚がばらついても常に融点の変化は
ほとんどなく、上記のような問題を解消することができ
た。気相成長による成膜方法としては、電子ビーム蒸
着、抵抗加熱蒸着、スパッタ法などを用いることができ
る。これらのうち電子ビーム蒸着、抵抗加熱蒸着では合
金の蒸気圧の差により原料と組成比が幾らかずれるの
で、成膜方法としてはスパッタ法を用いるのが望まし
い。なお、電子ビーム蒸着、抵抗加熱蒸着を用いた場
合、原料をほとんど全て飛ばしきれば原料と組成比の変
化はなく、また全ての原料を蒸着しなくても蒸気圧によ
り組成比が決まるため膜の組成比がバッチ毎に異なるこ
とはない。
【００３７】はんだ層として成形ペレットを使用した従
来のものにおいては、過剰なはんだによる隆起物が時と
して発光層まで隠すことがあり光出力の妨げとなるとい
う問題があったが、上記のように、はんだ層１１を気層
成長による薄膜とすることにより、必要以上のはんだの
はみ出しがなくなり、再現性の良い組成比のはんだ層が
得られ安定した密着強度の強い接合が可能となった。
来のものにおいては、過剰なはんだによる隆起物が時と
して発光層まで隠すことがあり光出力の妨げとなるとい
う問題があったが、上記のように、はんだ層１１を気層
成長による薄膜とすることにより、必要以上のはんだの
はみ出しがなくなり、再現性の良い組成比のはんだ層が
得られ安定した密着強度の強い接合が可能となった。
【００３８】次に、上記はんだ層１１の膜厚について説
明する。はんだ層を気層成長による薄膜とすることで必
要以上のはんだのはみ出しはなくなったが、上記のよう
に半導体レーザ素子を複数個積層する場合には、はんだ
層の厚さが厚いと、はんだのはみ出しにより発光層を覆
ってしまうという問題がある。また、発光層に近い側の
電極をはんだ付けする場合（後述する作成例２のような
場合）も同様の問題が発生する。逆に、はんだ層が薄い
場合には密着強度が弱いという問題がある。
明する。はんだ層を気層成長による薄膜とすることで必
要以上のはんだのはみ出しはなくなったが、上記のよう
に半導体レーザ素子を複数個積層する場合には、はんだ
層の厚さが厚いと、はんだのはみ出しにより発光層を覆
ってしまうという問題がある。また、発光層に近い側の
電極をはんだ付けする場合（後述する作成例２のような
場合）も同様の問題が発生する。逆に、はんだ層が薄い
場合には密着強度が弱いという問題がある。
【００３９】図５に、０．５ｍｍ×０．５ｍｍの半導体
レーザ素子を、金メッキした銅ヒートシンクに実装した
ときのはんだ層の厚さと密着強度の関係を示す。密着強
度ははんだ層の膜厚が厚くなるほど強くなっており１μ
ｍ以上では強度の差がない。膜厚が１μｍ以上では基板
が割れてしまうために強度はこれ以上あると考えられ
る。接着強度は５００ｇｆ以上あれば充分に強度があり
各種信頼性試験に耐えられることがわかっている。従っ
て、はんだ層の膜厚は３０００Å以上あればよい。
レーザ素子を、金メッキした銅ヒートシンクに実装した
ときのはんだ層の厚さと密着強度の関係を示す。密着強
度ははんだ層の膜厚が厚くなるほど強くなっており１μ
ｍ以上では強度の差がない。膜厚が１μｍ以上では基板
が割れてしまうために強度はこれ以上あると考えられ
る。接着強度は５００ｇｆ以上あれば充分に強度があり
各種信頼性試験に耐えられることがわかっている。従っ
て、はんだ層の膜厚は３０００Å以上あればよい。
【００４０】はんだ層の厚さは接着面の表面荒さと関係
があり、今回この測定にはＲａ＝１０００Åを用いた。
一般に、はんだ層の膜厚は表面荒さよりも厚い必要があ
り、今回の結果より表面荒さの３倍程度の厚さが必要で
あることがわかった。実装に用いられるステムの接着面
の表面荒さＲａ＝５００〜２５００Åのものが用いられ
る。ステムの表面荒さは通常１０００Åのものが使われ
ているので、はんだ層の厚さは少なくとも３０００Å以
上必要であり、望ましくは５０００Å以上がよい。
があり、今回この測定にはＲａ＝１０００Åを用いた。
一般に、はんだ層の膜厚は表面荒さよりも厚い必要があ
り、今回の結果より表面荒さの３倍程度の厚さが必要で
あることがわかった。実装に用いられるステムの接着面
の表面荒さＲａ＝５００〜２５００Åのものが用いられ
る。ステムの表面荒さは通常１０００Åのものが使われ
ているので、はんだ層の厚さは少なくとも３０００Å以
上必要であり、望ましくは５０００Å以上がよい。
【００４１】はんだ層の膜厚は厚くなるほど密着強度が
強いが、厚くなるとはんだ層のはみだしが問題となる。
特に、複数個実装した場合はんだ層のはみ出しが発光層
を覆うこととなる。さらに、膜厚が厚くなると成膜時間
も長くなり、かつ蒸着材料の量も多くなる等の問題が生
じる。はんだ層のはみ出しは、はんだ層が１μｍの厚さ
まではほとんど無いが、それ以上の厚さになるとチップ
の裏面以外にはみ出してくる。はんだ層の厚さを３μｍ
より大きくすると発光面側にはんだが付き、４μｍ以上
では発光層を覆うところが発生した。従って、はんだ層
の膜厚は３μｍ以下がよい。
強いが、厚くなるとはんだ層のはみだしが問題となる。
特に、複数個実装した場合はんだ層のはみ出しが発光層
を覆うこととなる。さらに、膜厚が厚くなると成膜時間
も長くなり、かつ蒸着材料の量も多くなる等の問題が生
じる。はんだ層のはみ出しは、はんだ層が１μｍの厚さ
まではほとんど無いが、それ以上の厚さになるとチップ
の裏面以外にはみ出してくる。はんだ層の厚さを３μｍ
より大きくすると発光面側にはんだが付き、４μｍ以上
では発光層を覆うところが発生した。従って、はんだ層
の膜厚は３μｍ以下がよい。
【００４２】従って、はんだ層１１の膜厚を０．３〜３
μｍにすることにより密着強度の強い接合が可能とな
る。また、半導体レーザを複数個積層する場合は積層部
のはんだが発光層を覆うこともなく密着強度が強く安定
した光出力が得られる。上記したはんだ層１１を用いた
半導体素子の作成例を示す。 （作成例１）ｎ−ＧａＡｓ基板上にＧａＡｓ／ＡｌＧａ
Ａｓ系半導体レーザ素子を作製し、そのｎ型電極側を、
金メッキを行った銅ヒートシンク上にはんだ付けを行っ
た。この時、半導体レーザ素子を３個積層した。ｎ型電
極としてＡｕ８８wt％−Ｇｅwt１２％を１０００Å形成
し、その上にＮｉを１０００Å、Ａｕ−Ｓｎはんだを１
μｍ設けた。この時、Ａｕ−Ｇｅ／Ｎｉは、Ｅ．Ｂ．蒸
着を用いて成膜し、はんだ層はスパッタ法により成膜し
た。半導体レーザ素子のサイズは５００×６００×１１
０μｍとした。この素子を金メッキを行った銅ヒートシ
ンク上に３個重ねて置き、加熱温度３４０℃、加圧加重
６０ｇで実装を行った。実装した素子ははんだ層のはみ
出しもなく、はんだが発光層を覆うこともなかった。こ
の素子を可変周波数１０〜２０００Ｈｚ、２０Ｇ／ｓｅ
ｃ2 、４８分、３方向を行ったところ、試験前となんら
変化がなかった。この素子の接着強度をシェアーテスタ
ーで測定したところ１ｋｇｆ以上の強度を得た。 （作成例２）ｎ−ＧａＡｓ基板上にＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系半導体レーザ素子を作製し、そのｐ型電極側
を、金メッキを行った銅ヒートシンク上にはんだ付けを
行った。ｐ型電極としてＴｉ１０００Å、Ｐｔ２０００
Å、Ａｕ３０００Åをそれぞれ形成し、その上にＮｉを
８００Å、Ａｕ−Ｓｎはんだを０．８μｍ設けた。この
時、成膜にはＥ．Ｂ．蒸着を用いた。半導体レーザ素子
のサイズは６００×７００×１１０μｍとした。ｐ型電
極をはんだ付けしたが、はんだ層が活性層を覆うことも
なく良好な光出力を得た。さらに、密着強度も１ｋｇｆ
以上の値を得、安定したコンタクトを得た。 （作成例３）半絶縁ＧａＡｓ基板上にＧａＡｓ電界効果
トランジスタ素子を作製し、金メッキを行ったプリント
基板にはんだ付けを行った。基板裏面にＡｕ−Ｓｎはん
だを２μｍ設けた。この時スパッタ法により成膜した。
素子サイズは５００×６００×１８０μｍである。この
素子を加熱温度３６０℃、加圧加重１００ｇで実装し
た。この素子の接着強度をシェアーテスターで測定した
ところ１ｋｇｆ以上の強度を得た。
μｍにすることにより密着強度の強い接合が可能とな
る。また、半導体レーザを複数個積層する場合は積層部
のはんだが発光層を覆うこともなく密着強度が強く安定
した光出力が得られる。上記したはんだ層１１を用いた
半導体素子の作成例を示す。 （作成例１）ｎ−ＧａＡｓ基板上にＧａＡｓ／ＡｌＧａ
Ａｓ系半導体レーザ素子を作製し、そのｎ型電極側を、
金メッキを行った銅ヒートシンク上にはんだ付けを行っ
た。この時、半導体レーザ素子を３個積層した。ｎ型電
極としてＡｕ８８wt％−Ｇｅwt１２％を１０００Å形成
し、その上にＮｉを１０００Å、Ａｕ−Ｓｎはんだを１
μｍ設けた。この時、Ａｕ−Ｇｅ／Ｎｉは、Ｅ．Ｂ．蒸
着を用いて成膜し、はんだ層はスパッタ法により成膜し
た。半導体レーザ素子のサイズは５００×６００×１１
０μｍとした。この素子を金メッキを行った銅ヒートシ
ンク上に３個重ねて置き、加熱温度３４０℃、加圧加重
６０ｇで実装を行った。実装した素子ははんだ層のはみ
出しもなく、はんだが発光層を覆うこともなかった。こ
の素子を可変周波数１０〜２０００Ｈｚ、２０Ｇ／ｓｅ
ｃ2 、４８分、３方向を行ったところ、試験前となんら
変化がなかった。この素子の接着強度をシェアーテスタ
ーで測定したところ１ｋｇｆ以上の強度を得た。 （作成例２）ｎ−ＧａＡｓ基板上にＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系半導体レーザ素子を作製し、そのｐ型電極側
を、金メッキを行った銅ヒートシンク上にはんだ付けを
行った。ｐ型電極としてＴｉ１０００Å、Ｐｔ２０００
Å、Ａｕ３０００Åをそれぞれ形成し、その上にＮｉを
８００Å、Ａｕ−Ｓｎはんだを０．８μｍ設けた。この
時、成膜にはＥ．Ｂ．蒸着を用いた。半導体レーザ素子
のサイズは６００×７００×１１０μｍとした。ｐ型電
極をはんだ付けしたが、はんだ層が活性層を覆うことも
なく良好な光出力を得た。さらに、密着強度も１ｋｇｆ
以上の値を得、安定したコンタクトを得た。 （作成例３）半絶縁ＧａＡｓ基板上にＧａＡｓ電界効果
トランジスタ素子を作製し、金メッキを行ったプリント
基板にはんだ付けを行った。基板裏面にＡｕ−Ｓｎはん
だを２μｍ設けた。この時スパッタ法により成膜した。
素子サイズは５００×６００×１８０μｍである。この
素子を加熱温度３６０℃、加圧加重１００ｇで実装し
た。この素子の接着強度をシェアーテスターで測定した
ところ１ｋｇｆ以上の強度を得た。
【００４３】次に、はんだを用いた接合材料について説
明する。上述したような半導体レーザ素子をヒートシン
クに接合する場合、濡れ性もしくは接合強度を向上させ
るためには、接合温度、接合時の加圧圧力、加圧時間等
の設定値を大きくすることが有効であるが、半導体レー
ザ素子の材料として用いられるＧａＡｓ中のＡｓは昇華
温度が低いため、高い接合温度は素子に与える熱損傷を
増大する。また、高い加圧圧力および長い加圧時間も発
光層に与える機械的損傷を増大する。
明する。上述したような半導体レーザ素子をヒートシン
クに接合する場合、濡れ性もしくは接合強度を向上させ
るためには、接合温度、接合時の加圧圧力、加圧時間等
の設定値を大きくすることが有効であるが、半導体レー
ザ素子の材料として用いられるＧａＡｓ中のＡｓは昇華
温度が低いため、高い接合温度は素子に与える熱損傷を
増大する。また、高い加圧圧力および長い加圧時間も発
光層に与える機械的損傷を増大する。
【００４４】従って、半導体レーザ素子の接合に当たっ
ては、接合温度を低くし半導体レーザ素子への熱損傷を
軽減する接合材料を選定する必要がある。本発明者等
は、上記の点に関し種々検討した結果、はんだ層１１と
してＡｕ−Ｓｎ系はんだを用い、Ｎｉ／（Ａｕ８０wt％
−Ｓｎ２０wt％）の積層構造とした時に、Ａｕ８０wt％
−Ｓｎ２０wt％ペレットよりも低い融点が得られること
を見い出した。これは、ＮｉがＡｕ−Ｓｎ層に拡散し、
Ａｕ−Ｓｎ−Ｎｉ合金を作ることによるものである。
ては、接合温度を低くし半導体レーザ素子への熱損傷を
軽減する接合材料を選定する必要がある。本発明者等
は、上記の点に関し種々検討した結果、はんだ層１１と
してＡｕ−Ｓｎ系はんだを用い、Ｎｉ／（Ａｕ８０wt％
−Ｓｎ２０wt％）の積層構造とした時に、Ａｕ８０wt％
−Ｓｎ２０wt％ペレットよりも低い融点が得られること
を見い出した。これは、ＮｉがＡｕ−Ｓｎ層に拡散し、
Ａｕ−Ｓｎ−Ｎｉ合金を作ることによるものである。
【００４５】これを踏まえて、Ｎｉ膜厚を変化させ、Ａ
ｕ８０wt％−Ｓｎ２０wt％中に熱拡散するＮｉ濃度を変
化させて状態図を作成した。その結果を図６に示す。こ
の図において、Ｌ、Ｓはそれぞれ液相、固相を示し、
α、βはそれぞれＡｕ−Ｓｎ−Ｎｉの固溶体を示す。従
って、（Ｌ＋α）、（Ｌ＋β）はそれぞれ液相、固相の
混合状態であることを表す。上側の横軸にはＮｉ／（Ａ
ｕ８０wt％−Ｓｎ２０wt％）層構造においてＡｕ８０wt
％−Ｓｎ２０wt％の膜厚を１．５μｍとしたときのＮｉ
の膜厚を示す。
ｕ８０wt％−Ｓｎ２０wt％中に熱拡散するＮｉ濃度を変
化させて状態図を作成した。その結果を図６に示す。こ
の図において、Ｌ、Ｓはそれぞれ液相、固相を示し、
α、βはそれぞれＡｕ−Ｓｎ−Ｎｉの固溶体を示す。従
って、（Ｌ＋α）、（Ｌ＋β）はそれぞれ液相、固相の
混合状態であることを表す。上側の横軸にはＮｉ／（Ａ
ｕ８０wt％−Ｓｎ２０wt％）層構造においてＡｕ８０wt
％−Ｓｎ２０wt％の膜厚を１．５μｍとしたときのＮｉ
の膜厚を示す。
【００４６】この状態図より、（Ａｕ８０wt％−Ｓｎ２
０wt％）−Ｎｉ合金はＮｉの量が増えることによりＡｕ
８０wt％−Ｓｎ２０wt％ペレットの融点より低くなり、
Ｎｉの組成比（接合材料の全重量に対するＮｉの重量
比）を１．３wt％とした時に融点が１０℃程度低くな
る。さらに、Ｎｉの量を増やし、３wt％程度とした時に
最も融点が低くなり、Ａｕ８０wt％−Ｓｎ２０wt％ペレ
ットに比べ２５℃以上低下する。従って、従来Ａｕ８０
wt％−Ｓｎ２０wt％ペレットの融点で接合していたのに
対し接合温度を２５℃以上低下させることができ、素子
への熱損傷を低減することができる。
０wt％）−Ｎｉ合金はＮｉの量が増えることによりＡｕ
８０wt％−Ｓｎ２０wt％ペレットの融点より低くなり、
Ｎｉの組成比（接合材料の全重量に対するＮｉの重量
比）を１．３wt％とした時に融点が１０℃程度低くな
る。さらに、Ｎｉの量を増やし、３wt％程度とした時に
最も融点が低くなり、Ａｕ８０wt％−Ｓｎ２０wt％ペレ
ットに比べ２５℃以上低下する。従って、従来Ａｕ８０
wt％−Ｓｎ２０wt％ペレットの融点で接合していたのに
対し接合温度を２５℃以上低下させることができ、素子
への熱損傷を低減することができる。
【００４７】なお、上記した効果および後述する効果
は、ＮｉがＡｕ−Ｓｎ層に拡散し、Ａｕ−Ｓｎ−Ｎｉ合
金を作ることによるものであり、従ってＮｉ／（Ａｕ８
０wt％−Ｓｎ２０wt％）の積層構造としたものに限ら
ず、（Ａｕ８０wt％−Ｓｎ２０wt％）−Ｎｉ合金層とし
たものでも同様に得ることができる。図７に、Ａｕ８０
wt％−Ｓｎ２０wt％中のＮｉの組成比と接合強度の関係
を示す。この図から、接合強度はＮｉの組成比が多くな
るに従って強くなるが２．５wt％以上の組成では飽和す
ることがわかる。実験では、９．５wt％まで強度の測定
を行って充分な強度があることが確認されている。
は、ＮｉがＡｕ−Ｓｎ層に拡散し、Ａｕ−Ｓｎ−Ｎｉ合
金を作ることによるものであり、従ってＮｉ／（Ａｕ８
０wt％−Ｓｎ２０wt％）の積層構造としたものに限ら
ず、（Ａｕ８０wt％−Ｓｎ２０wt％）−Ｎｉ合金層とし
たものでも同様に得ることができる。図７に、Ａｕ８０
wt％−Ｓｎ２０wt％中のＮｉの組成比と接合強度の関係
を示す。この図から、接合強度はＮｉの組成比が多くな
るに従って強くなるが２．５wt％以上の組成では飽和す
ることがわかる。実験では、９．５wt％まで強度の測定
を行って充分な強度があることが確認されている。
【００４８】接合強度試験において、Ｎｉ組成比が０．
７wt％の従来構造ではヒートシンクとはんだの接着面で
剥離するが、Ｎｉ組成比１．３wt％以上では接合面では
剥離せず、接合されている素子部が破壊される。接合強
度は５００ｇｆ以上であれば充分各種の信頼性試験に耐
えられることがわかっているので、Ｎｉ組成比は１．３
wt％以上であれば安定した接合強度が得られる。
７wt％の従来構造ではヒートシンクとはんだの接着面で
剥離するが、Ｎｉ組成比１．３wt％以上では接合面では
剥離せず、接合されている素子部が破壊される。接合強
度は５００ｇｆ以上であれば充分各種の信頼性試験に耐
えられることがわかっているので、Ｎｉ組成比は１．３
wt％以上であれば安定した接合強度が得られる。
【００４９】なお、図７において、Ｎｉ組成比１．３wt
％、１．７wt％の場合は、５０ｇの加圧加重を加えたも
のであり、２．５wt％以上の場合は、加圧を行わず素子
の自重だけで接合を行ったものである。従って、Ｎｉ組
成比を２．５wt％以上とすることにより素子の自重だけ
でも充分な接合強度を得ることができる。これらの結果
から、Ａｕ８０wt％−Ｓｎ２０wt％中にＮｉを添加する
ことにより、はんだの融点が下がり、さらには接合強度
が強くなることがわかる。Ｎｉの組成比は融点が１０℃
以上低下する１wt％から１０wt％がよく、濡れ性と接合
強度を考慮すれば１．３wt％以上が望ましい。最も低い
融点が得られ、はんだ凝固後の組成が長期的に均一に保
たれることから、Ｎｉの組成比は３元系での３wt％前後
の２wt％から５wt％が特に望ましい。
％、１．７wt％の場合は、５０ｇの加圧加重を加えたも
のであり、２．５wt％以上の場合は、加圧を行わず素子
の自重だけで接合を行ったものである。従って、Ｎｉ組
成比を２．５wt％以上とすることにより素子の自重だけ
でも充分な接合強度を得ることができる。これらの結果
から、Ａｕ８０wt％−Ｓｎ２０wt％中にＮｉを添加する
ことにより、はんだの融点が下がり、さらには接合強度
が強くなることがわかる。Ｎｉの組成比は融点が１０℃
以上低下する１wt％から１０wt％がよく、濡れ性と接合
強度を考慮すれば１．３wt％以上が望ましい。最も低い
融点が得られ、はんだ凝固後の組成が長期的に均一に保
たれることから、Ｎｉの組成比は３元系での３wt％前後
の２wt％から５wt％が特に望ましい。
【００５０】なお、Ｎｉ組成比をＡｕ−Ｇｅ上のＮｉ膜
厚を厚くすることにより増加させた場合、Ｎｉの組成比
が１０％以上になると、Ｓｎ−Ｎｉの金属間化合物が生
成され、その金属間化合物は絶縁体であるので接合部の
抵抗値が高くなる。従って、接合部の抵抗値増加を考慮
すればＮｉの組成比を１０％未満とするのが好ましい。
厚を厚くすることにより増加させた場合、Ｎｉの組成比
が１０％以上になると、Ｓｎ−Ｎｉの金属間化合物が生
成され、その金属間化合物は絶縁体であるので接合部の
抵抗値が高くなる。従って、接合部の抵抗値増加を考慮
すればＮｉの組成比を１０％未満とするのが好ましい。
【００５１】このように半導体レーザ素子を台座等に接
合する際、接合材料がＡｕ−Ｓｎ共晶はんだ中に一定量
のＮｉを含むはんだ材料であり、台座表面がＡｕ層であ
ることにより、濡れ性が良く接着強度の強い接合が安定
してできるようになった。なお、上記Ｎｉ／（Ａｕ８０
wt％−Ｓｎ２０wt％）の積層構造のものにおいても、上
述したようにＮｉの膜厚を５００Å以上とし、Ａｕ−Ｓ
ｎ合金はんだ層の膜厚を０．３〜３μｍにするのが好ま
しい。
合する際、接合材料がＡｕ−Ｓｎ共晶はんだ中に一定量
のＮｉを含むはんだ材料であり、台座表面がＡｕ層であ
ることにより、濡れ性が良く接着強度の強い接合が安定
してできるようになった。なお、上記Ｎｉ／（Ａｕ８０
wt％−Ｓｎ２０wt％）の積層構造のものにおいても、上
述したようにＮｉの膜厚を５００Å以上とし、Ａｕ−Ｓ
ｎ合金はんだ層の膜厚を０．３〜３μｍにするのが好ま
しい。
【００５２】上記接合材料を用いた作成例について説明
する。 （作成例４）ｎ−ＧａＡｓ基板上にＧａＡｓ／ＡｌＧａ
Ａｓ系半導体レーザ素子を作製し、そのｎ型電極側を、
金メッキを行った銅ヒートシンク上にはんだ付けを行っ
た。ｎ型電極としてＡｕ８８wt％−Ｇｅ１２％を０．１
μｍを形成し、その上にＮｉを０．１μｍ、Ａｕ−Ｓｎ
はんだを１．５μｍ設けた。この時、（Ａｕ−Ｇｅ）／
Ｎｉは、Ｅ．Ｂ．蒸着を用いて成膜し、はんだ層はスパ
ッタ法により成膜した。半導体レーザ素子のサイズは５
００×６００×１１０μｍとした。この素子を金メッキ
を行った銅ヒートシンク上に置き、加熱温度３４０℃、
加圧加重を加えずに実装を行った。この素子を可変周波
数１０〜２０００Ｈｚ、２０Ｇ、４８分、３方向の振動
試験を行ったところ、試験前となんら変化がなかった。
この素子の接合強度をテスタで測定したところ１ｋｇ程
度の強度を得た。このときの接合材料の組成比はＡｕ７
７．３wt％−Ｓｎ１９．３wt％−Ｎｉ３．４wt％であっ
た。 （作成例５）ｎ−ＧａＡｓ基板上にＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系半導体レーザ素子を作製し、そのｐ型電極側
を、金メッキを行った銅ヒートシンク上にはんだ付けを
行った。ｐ型電極としてＴｉを０．１μｍ、Ｐｔを０．
２μｍ、Ａｕを０．３μｍ形成し、その上にＮｉを０．
１μｍ、Ａｕ−Ｓｎはんだを１．０μｍ設けた。この
時、成膜にはＥ．Ｂ．蒸着を用いた。半導体レーザ素子
のサイズは６００×７００×１１０μｍとした。加熱温
度３４０℃、加圧加重３０ｇでｐ型電極をはんだ付けし
たが、はんだ層が活性層を覆うこともなく良好な光出力
を得た。さらに、接合強度も１ｋｇｆ以上の値を得、安
定したコンタクトを得た。このときの接合材料の組成比
はＡｕ７６wt％−Ｓｎ１９wt％−Ｎｉ５wt％であった。 （作成例６）半導体レーザ素子のｐ型電極側の上面に、
上側半導体レーザ素子のｎ型電極側をはんだ付けし、積
層構造とした。ｐ型電極としてＣｒを０．０４μｍ、Ｐ
ｔ層を０．１μｍ、Ａｕ層を０．５μｍを形成した。ｎ
型電極としてＡｕ８８wt％−Ｇｅwt１２％を０．１μｍ
形成し、その上にＮｉを０．１μｍ、Ａｕ−Ｓｎはんだ
を１．５μｍ設けた。この時、（Ａｕ−Ｇｅ）／Ｎｉ
は、Ｅ．Ｂ．蒸着を用いて成膜し、はんだ層はスパッタ
法により成膜した。半導体レーザ素子のサイズは６００
×７００×１１０μｍとした。加熱温度３４０℃、加圧
加重３０ｇでｐ型電極上にｎ型電極をはんだ付けした。
接着強度をシェアーテスターで測定したところ５００ｋ
ｇｆ以上の強度を得た。この時、はんだ層が活性層を覆
うことなく良好な光出力を得た。また、半導体レーザ素
子を積層構造とすることにより、出力を増大させること
ができた。このときの接合材料の組成比はＡｕ７７．３
wt％−Ｓｎ１９．３wt％−Ｎｉ３．４wt％であった。
する。 （作成例４）ｎ−ＧａＡｓ基板上にＧａＡｓ／ＡｌＧａ
Ａｓ系半導体レーザ素子を作製し、そのｎ型電極側を、
金メッキを行った銅ヒートシンク上にはんだ付けを行っ
た。ｎ型電極としてＡｕ８８wt％−Ｇｅ１２％を０．１
μｍを形成し、その上にＮｉを０．１μｍ、Ａｕ−Ｓｎ
はんだを１．５μｍ設けた。この時、（Ａｕ−Ｇｅ）／
Ｎｉは、Ｅ．Ｂ．蒸着を用いて成膜し、はんだ層はスパ
ッタ法により成膜した。半導体レーザ素子のサイズは５
００×６００×１１０μｍとした。この素子を金メッキ
を行った銅ヒートシンク上に置き、加熱温度３４０℃、
加圧加重を加えずに実装を行った。この素子を可変周波
数１０〜２０００Ｈｚ、２０Ｇ、４８分、３方向の振動
試験を行ったところ、試験前となんら変化がなかった。
この素子の接合強度をテスタで測定したところ１ｋｇ程
度の強度を得た。このときの接合材料の組成比はＡｕ７
７．３wt％−Ｓｎ１９．３wt％−Ｎｉ３．４wt％であっ
た。 （作成例５）ｎ−ＧａＡｓ基板上にＩｎＧａＰ−ＩｎＧ
ａＡｌＰ系半導体レーザ素子を作製し、そのｐ型電極側
を、金メッキを行った銅ヒートシンク上にはんだ付けを
行った。ｐ型電極としてＴｉを０．１μｍ、Ｐｔを０．
２μｍ、Ａｕを０．３μｍ形成し、その上にＮｉを０．
１μｍ、Ａｕ−Ｓｎはんだを１．０μｍ設けた。この
時、成膜にはＥ．Ｂ．蒸着を用いた。半導体レーザ素子
のサイズは６００×７００×１１０μｍとした。加熱温
度３４０℃、加圧加重３０ｇでｐ型電極をはんだ付けし
たが、はんだ層が活性層を覆うこともなく良好な光出力
を得た。さらに、接合強度も１ｋｇｆ以上の値を得、安
定したコンタクトを得た。このときの接合材料の組成比
はＡｕ７６wt％−Ｓｎ１９wt％−Ｎｉ５wt％であった。 （作成例６）半導体レーザ素子のｐ型電極側の上面に、
上側半導体レーザ素子のｎ型電極側をはんだ付けし、積
層構造とした。ｐ型電極としてＣｒを０．０４μｍ、Ｐ
ｔ層を０．１μｍ、Ａｕ層を０．５μｍを形成した。ｎ
型電極としてＡｕ８８wt％−Ｇｅwt１２％を０．１μｍ
形成し、その上にＮｉを０．１μｍ、Ａｕ−Ｓｎはんだ
を１．５μｍ設けた。この時、（Ａｕ−Ｇｅ）／Ｎｉ
は、Ｅ．Ｂ．蒸着を用いて成膜し、はんだ層はスパッタ
法により成膜した。半導体レーザ素子のサイズは６００
×７００×１１０μｍとした。加熱温度３４０℃、加圧
加重３０ｇでｐ型電極上にｎ型電極をはんだ付けした。
接着強度をシェアーテスターで測定したところ５００ｋ
ｇｆ以上の強度を得た。この時、はんだ層が活性層を覆
うことなく良好な光出力を得た。また、半導体レーザ素
子を積層構造とすることにより、出力を増大させること
ができた。このときの接合材料の組成比はＡｕ７７．３
wt％−Ｓｎ１９．３wt％−Ｎｉ３．４wt％であった。
【００５３】上記した種々の実施例においては、台座と
してＡｕ、Ｎｉ等のメッキを施したヒートシンクを示し
たが、Ｆｅ、Ｃｕ等の台座を対象にして、半導体素子を
はんだ付けするようにしてもよい。また、半導体素子と
して半導体レーザ素子を対象にしたものについて説明し
たが、その他の半導体素子にも本発明を適用することが
できる。この場合、オーミック電極以外にショートキー
電極を用いるものにも適用することができる。このショ
ートキー電極の材料としては、Ａｌ、Ｐｔ、Ａｕ、Ｔ
ａ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、Ｃｕ、Ａｇ、Ａｉ−Ｓｉと
することができる。
してＡｕ、Ｎｉ等のメッキを施したヒートシンクを示し
たが、Ｆｅ、Ｃｕ等の台座を対象にして、半導体素子を
はんだ付けするようにしてもよい。また、半導体素子と
して半導体レーザ素子を対象にしたものについて説明し
たが、その他の半導体素子にも本発明を適用することが
できる。この場合、オーミック電極以外にショートキー
電極を用いるものにも適用することができる。このショ
ートキー電極の材料としては、Ａｌ、Ｐｔ、Ａｕ、Ｔ
ａ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、Ｃｕ、Ａｇ、Ａｉ−Ｓｉと
することができる。
【００５４】また、半導体素子以外に、チップ抵抗、チ
ップコンデンサ等の電気素子にも本発明を適用すること
ができる。次に、上記したＡｕ−Ｓｎ−Ｎｉ接合材料の
他の適用例について説明する。 （作成例７）液晶表示装置やエレクトロルミネッセンス
（以下、ＥＬという）表示装置の駆動ＩＣ３０をガラス
基板３１上に実装し、導体（電極）３２と接続する場
合、図８に示す（ａ）（ｂ）（ｃ）に示す構成のものが
ある。（ａ）はマウントパッド３３およびワイヤ３４を
用いたもの、（ｂ）はバンプ３６を用いたもの、（ｃ）
はビームリード３７を用いたものである。上記Ａｕ−Ｓ
ｎ−Ｎｉ接合材料は、（ａ）ではマウント部３５とマウ
ントパッド３３の接合材料に、（ｂ）ではバンプ３６と
して、（ｃ）ではビームリード３７として用いられる。
ップコンデンサ等の電気素子にも本発明を適用すること
ができる。次に、上記したＡｕ−Ｓｎ−Ｎｉ接合材料の
他の適用例について説明する。 （作成例７）液晶表示装置やエレクトロルミネッセンス
（以下、ＥＬという）表示装置の駆動ＩＣ３０をガラス
基板３１上に実装し、導体（電極）３２と接続する場
合、図８に示す（ａ）（ｂ）（ｃ）に示す構成のものが
ある。（ａ）はマウントパッド３３およびワイヤ３４を
用いたもの、（ｂ）はバンプ３６を用いたもの、（ｃ）
はビームリード３７を用いたものである。上記Ａｕ−Ｓ
ｎ−Ｎｉ接合材料は、（ａ）ではマウント部３５とマウ
ントパッド３３の接合材料に、（ｂ）ではバンプ３６と
して、（ｃ）ではビームリード３７として用いられる。
【００５５】以下、（ａ）の構成を用いてＥＬパネルに
駆動ＩＣ３０を実装する例について説明する。ＥＬパネ
ルを作製するため、まずガラス基板３１上に透明電極と
してＩＴＯを０．１μｍを形成し、ストライプ上に加工
した。次に、発光層としてＣａＳ：ＥｕをＥ．Ｂ．蒸着
法により１μｍ形成した。次に、絶縁層として、ＳｉＯ
2 をＲＦ、Ｐ−ＣＶＤにより０．３μｍ形成し、ついで
背面電極３２としてＡｌを０．１５μｍ成膜し所定のパ
ターンにパターニングを行った。次に、マウントパッド
３３と配線の取り出しパッドとして、まずＮｉを０．１
μｍ成膜し、ついでＡｕを０．５μｍ成膜し、パターニ
ングを行った。成膜はスパッタ法で行った。最後に、ガ
ラス基板３１をエポキシ樹脂により接合し、シリコンオ
イルを封入して保護層を形成しＥＬパネルとした。
駆動ＩＣ３０を実装する例について説明する。ＥＬパネ
ルを作製するため、まずガラス基板３１上に透明電極と
してＩＴＯを０．１μｍを形成し、ストライプ上に加工
した。次に、発光層としてＣａＳ：ＥｕをＥ．Ｂ．蒸着
法により１μｍ形成した。次に、絶縁層として、ＳｉＯ
2 をＲＦ、Ｐ−ＣＶＤにより０．３μｍ形成し、ついで
背面電極３２としてＡｌを０．１５μｍ成膜し所定のパ
ターンにパターニングを行った。次に、マウントパッド
３３と配線の取り出しパッドとして、まずＮｉを０．１
μｍ成膜し、ついでＡｕを０．５μｍ成膜し、パターニ
ングを行った。成膜はスパッタ法で行った。最後に、ガ
ラス基板３１をエポキシ樹脂により接合し、シリコンオ
イルを封入して保護層を形成しＥＬパネルとした。
【００５６】ついで、駆動ＩＣ３０をガラス基板３１に
接合するため、駆動ＩＣ３０の裏面に、Ｎｉを０．２μ
ｍ成膜し、ついで（Ａｕ８０wt％−Ｓｎ２０wt％）を２
μｍ成膜した。いずれも成膜はスパッタ法で行った。こ
れをマウントパッド３５に３５０℃、加圧加重８０ｇに
て接合した。一方、Ａｕワイヤ３４を用いＥＬパネル配
線の取り出しパッドと駆動ＩＣ３０の取り出しパッドを
配線した。このようにしてガラス基板３１上に安定した
接合強度で駆動ＩＣ３０の実装を行った。このときの接
合材料の組成比はＡｕ７６wt％−Ｓｎ１９wt％−Ｎｉ５
wt％であった。 （作成例８）図９に、ＳｉＮX 光導波路を設けたＳｉ基
板４２とＧａＡｓ／ＡｌＧａＡｓ系半導体レーザ素子４
０とをバンプ４４を用いて接合した例を示す。バンプ４
４として（Ａｕ７８wt％−Ｓｎ１９．５wt％）−Ｎｉ
２．５wt％の接合材料を使用し、バンプ径４０μｍのも
のを４つ使用して、半導体レーザ素子４０をＳｉ基板４
２に実装した。バンプ４４はＳｉ基板４２上のＡｕパッ
ド４３上に形成した。半導体レーザ素子４０の裏面電極
４１には（Ａｕ−Ｇｅ）／Ｎｉ／Ａｕを用い、膜厚はそ
れぞれ０．１μｍ、０．０２μｍ、０．４μｍとした。
半導体レーザ素子４０をバンプ４４に乗せ、基板全体を
３６０℃の恒温層にてリフローを行い、接合を行った。
このようにしてＳｉ基板４２上に半導体レーザ素子４０
を実装した。
接合するため、駆動ＩＣ３０の裏面に、Ｎｉを０．２μ
ｍ成膜し、ついで（Ａｕ８０wt％−Ｓｎ２０wt％）を２
μｍ成膜した。いずれも成膜はスパッタ法で行った。こ
れをマウントパッド３５に３５０℃、加圧加重８０ｇに
て接合した。一方、Ａｕワイヤ３４を用いＥＬパネル配
線の取り出しパッドと駆動ＩＣ３０の取り出しパッドを
配線した。このようにしてガラス基板３１上に安定した
接合強度で駆動ＩＣ３０の実装を行った。このときの接
合材料の組成比はＡｕ７６wt％−Ｓｎ１９wt％−Ｎｉ５
wt％であった。 （作成例８）図９に、ＳｉＮX 光導波路を設けたＳｉ基
板４２とＧａＡｓ／ＡｌＧａＡｓ系半導体レーザ素子４
０とをバンプ４４を用いて接合した例を示す。バンプ４
４として（Ａｕ７８wt％−Ｓｎ１９．５wt％）−Ｎｉ
２．５wt％の接合材料を使用し、バンプ径４０μｍのも
のを４つ使用して、半導体レーザ素子４０をＳｉ基板４
２に実装した。バンプ４４はＳｉ基板４２上のＡｕパッ
ド４３上に形成した。半導体レーザ素子４０の裏面電極
４１には（Ａｕ−Ｇｅ）／Ｎｉ／Ａｕを用い、膜厚はそ
れぞれ０．１μｍ、０．０２μｍ、０．４μｍとした。
半導体レーザ素子４０をバンプ４４に乗せ、基板全体を
３６０℃の恒温層にてリフローを行い、接合を行った。
このようにしてＳｉ基板４２上に半導体レーザ素子４０
を実装した。
【図面の簡単な説明】
【図１】本発明を半導体レーザ素子に適用した場合の実
施例を示す半導体レーザ素子の斜視図である。
施例を示す半導体レーザ素子の斜視図である。
【図２】半導体レーザ素子をヒートシンクにダイボンド
した状態を示す斜視図である。
した状態を示す斜視図である。
【図３】ｎ−ＧａＡｓ基板の裏面に形成されるｎ型電
極、Ｎｉ層およびはんだ層をヒートシンク等の台座へ接
合する時の構成を示す模式図である。
極、Ｎｉ層およびはんだ層をヒートシンク等の台座へ接
合する時の構成を示す模式図である。
【図４】振動試験した場合のＮｉ膜厚と接着強度の関係
を示す特性図である。
を示す特性図である。
【図５】はんだ層厚さと密着強度との関係を示すグラフ
である。
である。
【図６】Ａｕ８０wt％−Ｓｎ２０wt％中に熱拡散するＮ
ｉ濃度を変化させた時の融点の変化を示す図である。
ｉ濃度を変化させた時の融点の変化を示す図である。
【図７】Ａｕ８０wt％−Ｓｎ２０wt％中のＮｉの組成比
と接合強度の関係を示す図である。
と接合強度の関係を示す図である。
【図８】表示装置の駆動ＩＣをガラス基板上に実装する
構成を示す図である。
構成を示す図である。
【図９】ＳｉＮX 光導波路を設けたＳｉ基板に半導体レ
ーザ素子を実装した構成を示す図である。
ーザ素子を実装した構成を示す図である。
１…ｎ−ＧａＡｓ基板、２…バッファ層、３、５…クラ
ッド層、４…活性層、６…ｐ−ＧａＡｓ層、７…絶縁
膜、８…ｐ型電極、９…ｎ型電極、１０…Ｎｉ層、１１
…はんだ層、２１…ヒートシンク。
ッド層、４…活性層、６…ｐ−ＧａＡｓ層、７…絶縁
膜、８…ｐ型電極、９…ｎ型電極、１０…Ｎｉ層、１１
…はんだ層、２１…ヒートシンク。
フロントページの続き (72)発明者 松下 規由起 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 水谷 道代 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 外山 哲男 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平６−177135（ＪＰ，Ａ) 特開 昭52−143763（ＪＰ，Ａ) 特開 昭63−136533（ＪＰ，Ａ) 特開 平２−260671（ＪＰ，Ａ) 特開 昭63−240051（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 H01L 21/52 H01L 21/58
Claims (15)
- 【請求項１】 電気素子の電極を基台に接合する電気素
子の接合材料であって、Ａｕを主体としたＡｕ−Ｓｎ合
金とＮｉの積層構造を加熱して形成されたＡｕ−Ｓｎ−
Ｎｉ合金であり、Ｎｉの組成比が１．３wt％以上１０wt
％未満であることを特徴とする電気素子の接合材料。 - 【請求項２】 前記Ｎｉの組成比が２．５wt％以上であ
ることを特徴とする請求項１に記載の電気素子の接合材
料。 - 【請求項３】 前記Ｎｉの組成比が２wt％以上５wt％以
下であることを特徴とする請求項１に記載の電気素子の
接合材料。 - 【請求項４】 前記Ｎｉの膜厚が、５００Å以上である
ことを特徴とする請求項１乃至３のいずれか１つに記載
の電気素子の接合材料。 - 【請求項５】 前記Ａｕ−Ｓｎ合金は、物理的な気相成
膜であることを特徴とする請求項１乃至４のいずれか１
つに記載の電気素子の接合材料。 - 【請求項６】 前記Ａｕ−Ｓｎ合金の膜厚が、０．３〜
３μｍであることを特徴とする請求項４又は５に記載の
電気素子の接合材料。 - 【請求項７】 前記基台は、前記電気素子が接合される
面において、Ａｕ、Ｎｉ、Ｆｅ、Ｃｕのいずれかの材料
を用いて構成されたものであることを特徴とする請求項
１乃至６のいずれか１つに記載の電気素子の接合材料。 - 【請求項８】 前記電気素子が半導体レーザ素子である
ことを特徴とする請求項１乃至７のいずれか１つに記載
の電気素子の接合材料。 - 【請求項９】 電気素子の電極を基台に接合する方法に
おいて、 前記電極にＮｉ層を形成し、 このＮｉ層上にＡｕ−Ｓｎ合金のはんだ層を直接形成
し、 このはんだ層を加熱溶融してＡｕ−Ｓｎ−Ｎｉ合金を形
成し前記電気素子を前記基台に接合することを特徴とす
る電気素子の接合方法。 - 【請求項１０】 前記Ａｕ−Ｓｎ−Ｎｉ合金として、Ｎ
ｉの組成比が１．３wt％以上１０wt％未満のものを形成
することを特徴とする請求項９に記載の電気素子の接合
方法。 - 【請求項１１】 前記Ｎｉ層を５００Å以上の膜厚にて
形成することを特徴とする請求項９又は１０に記載の電
気素子の接合方法。 - 【請求項１２】 前記はんだ層を、合金を蒸着源とする
物理的な気相成長により形成することを特徴とする請求
項９乃至１１のいずれか１つに記載の電気素子の接合方
法。 - 【請求項１３】 前記はんだ層を、０．３〜３μｍの膜
厚で形成することを特徴とする請求項９乃至１２のいず
れか１つに記載の電気素子の接合方法。 - 【請求項１４】 前記基台は、前記電気素子が接合され
る面において、Ａｕ、Ｎｉ、Ｆｅ、Ｃｕのいずれかの材
料を用いて構成されたものであることを特徴とする請求
項９乃至１３のいずれか１つに記載の電気素子の接合方
法。 - 【請求項１５】 前記電気素子が半導体レーザ素子であ
ることを特徴とする請求項９乃至１４のいずれか１つに
記載の電気素子の接合方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14017595A JP3271475B2 (ja) | 1994-08-01 | 1995-06-07 | 電気素子の接合材料および接合方法 |
| CA 2155091 CA2155091C (en) | 1994-08-01 | 1995-07-31 | Bonding material and bonding method for electric element |
| GB9515696A GB2291886B (en) | 1994-08-01 | 1995-07-31 | Bonding material for electric element. |
| US08/509,234 US5794839A (en) | 1994-08-01 | 1995-07-31 | Bonding material and bonding method for electric element |
| GB9610304A GB2300375B (en) | 1994-08-01 | 1995-07-31 | Bonding method for electric element |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17993594 | 1994-08-01 | ||
| JP6-179935 | 1994-08-01 | ||
| JP6-264719 | 1994-10-28 | ||
| JP26471994 | 1994-10-28 | ||
| JP14017595A JP3271475B2 (ja) | 1994-08-01 | 1995-06-07 | 電気素子の接合材料および接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181392A JPH08181392A (ja) | 1996-07-12 |
| JP3271475B2 true JP3271475B2 (ja) | 2002-04-02 |
Family
ID=27318011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14017595A Expired - Lifetime JP3271475B2 (ja) | 1994-08-01 | 1995-06-07 | 電気素子の接合材料および接合方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5794839A (ja) |
| JP (1) | JP3271475B2 (ja) |
| CA (1) | CA2155091C (ja) |
| GB (1) | GB2291886B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7975433B2 (en) | 2005-07-07 | 2011-07-12 | Lokaway Pty. Ltd. | Door mount for a safe |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011717A1 (fr) * | 1998-08-18 | 2000-03-02 | Hamamatsu Photonics K.K. | Dissipateur de chaleur, dispositif laser a semiconducteur, et pile de laser a semiconducteurs utilisant un dissipateur de chaleur |
| US6342442B1 (en) * | 1998-11-20 | 2002-01-29 | Agere Systems Guardian Corp. | Kinetically controlled solder bonding |
| US6127731A (en) * | 1999-03-11 | 2000-10-03 | International Business Machines Corporation | Capped solder bumps which form an interconnection with a tailored reflow melting point |
| JP2002026465A (ja) * | 2000-07-12 | 2002-01-25 | Denso Corp | 半導体レーザおよびその製造方法 |
| JP4514376B2 (ja) * | 2001-09-27 | 2010-07-28 | シャープ株式会社 | 窒化物半導体レーザ装置 |
| US6841413B2 (en) * | 2002-01-07 | 2005-01-11 | Intel Corporation | Thinned die integrated circuit package |
| US20050136640A1 (en) * | 2002-01-07 | 2005-06-23 | Chuan Hu | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same |
| DE10221857A1 (de) * | 2002-05-16 | 2003-11-27 | Osram Opto Semiconductors Gmbh | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US7247514B2 (en) | 2003-04-11 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| JP4014549B2 (ja) * | 2003-09-18 | 2007-11-28 | 富士電機システムズ株式会社 | ヒートシンク及びその製造方法 |
| EP1591191B1 (en) * | 2004-02-20 | 2008-04-02 | Tanaka Kikinzoku Kogyo K.K. | Joining method by Au-Sn brazing material, its thickness being i.a. dependent on the Sn-content |
| US9166130B2 (en) | 2012-10-24 | 2015-10-20 | Spectrasensors, Inc. | Solderless mounting for semiconductor lasers |
| CN100389371C (zh) * | 2004-09-16 | 2008-05-21 | 中芯国际集成电路制造(上海)有限公司 | 具有低待机电流的调压器用器件和方法 |
| JP2007059485A (ja) * | 2005-08-22 | 2007-03-08 | Rohm Co Ltd | 半導体装置、基板及び半導体装置の製造方法 |
| DE102006053146A1 (de) * | 2006-04-13 | 2007-10-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Goldhaltiges Lotdepot, Verfahren zu dessen Herstellung, Lötverfahren und Verwendung |
| JP4777759B2 (ja) * | 2005-12-01 | 2011-09-21 | 富士フイルム株式会社 | 配線基板及び配線基板接続装置 |
| JP5030625B2 (ja) * | 2006-03-22 | 2012-09-19 | 三洋電機株式会社 | 半導体レーザ装置 |
| US8698184B2 (en) | 2011-01-21 | 2014-04-15 | Cree, Inc. | Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature |
| US7910945B2 (en) * | 2006-06-30 | 2011-03-22 | Cree, Inc. | Nickel tin bonding system with barrier layer for semiconductor wafers and devices |
| US9443903B2 (en) * | 2006-06-30 | 2016-09-13 | Cree, Inc. | Low temperature high strength metal stack for die attachment |
| US7855459B2 (en) * | 2006-09-22 | 2010-12-21 | Cree, Inc. | Modified gold-tin system with increased melting temperature for wafer bonding |
| DE102006057454A1 (de) * | 2006-12-06 | 2008-06-26 | Schott Solar Gmbh | Photovoltaisches Modul |
| KR100850780B1 (ko) * | 2007-05-22 | 2008-08-06 | 삼성전기주식회사 | 질화물계 반도체 발광소자의 제조방법 |
| DE102008014092A1 (de) * | 2007-12-27 | 2009-07-02 | Osram Opto Semiconductors Gmbh | Kantenemittierender Halbleiterlaserchip mit einem strukturierten Kontaktstreifen |
| TWI380481B (en) * | 2009-01-13 | 2012-12-21 | Huga Optotech Inc | Light-emitting diode with high light-emitting efficiency |
| JP4580027B1 (ja) * | 2009-07-15 | 2010-11-10 | 有限会社ナプラ | 回路基板及び電子デバイス |
| US9166364B2 (en) * | 2011-02-14 | 2015-10-20 | Spectrasensors, Inc. | Semiconductor laser mounting with intact diffusion barrier layer |
| US9368934B2 (en) | 2011-02-14 | 2016-06-14 | Spectrasensors, Inc. | Semiconductor laser mounting for improved frequency stability |
| CN103875140B (zh) * | 2011-10-11 | 2016-04-27 | 恩耐公司 | 具有相位匹配光学元件的高功率半导体激光器 |
| US8809875B2 (en) | 2011-11-18 | 2014-08-19 | LuxVue Technology Corporation | Micro light emitting diode |
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US8349116B1 (en) | 2011-11-18 | 2013-01-08 | LuxVue Technology Corporation | Micro device transfer head heater assembly and method of transferring a micro device |
| US8518204B2 (en) * | 2011-11-18 | 2013-08-27 | LuxVue Technology Corporation | Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer |
| US8573469B2 (en) | 2011-11-18 | 2013-11-05 | LuxVue Technology Corporation | Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer |
| US9773750B2 (en) | 2012-02-09 | 2017-09-26 | Apple Inc. | Method of transferring and bonding an array of micro devices |
| JP5887978B2 (ja) * | 2012-02-15 | 2016-03-16 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
| US9548332B2 (en) | 2012-04-27 | 2017-01-17 | Apple Inc. | Method of forming a micro LED device with self-aligned metallization stack |
| US9162880B2 (en) | 2012-09-07 | 2015-10-20 | LuxVue Technology Corporation | Mass transfer tool |
| WO2015002683A2 (en) | 2013-04-09 | 2015-01-08 | Nlight Photonics Corporation | Diode laser packages with flared laser oscillator waveguides |
| US9166369B2 (en) | 2013-04-09 | 2015-10-20 | Nlight Photonics Corporation | Flared laser oscillator waveguide |
| US9296111B2 (en) | 2013-07-22 | 2016-03-29 | LuxVue Technology Corporation | Micro pick up array alignment encoder |
| US9087764B2 (en) | 2013-07-26 | 2015-07-21 | LuxVue Technology Corporation | Adhesive wafer bonding with controlled thickness variation |
| US9153548B2 (en) | 2013-09-16 | 2015-10-06 | Lux Vue Technology Corporation | Adhesive wafer bonding with sacrificial spacers for controlled thickness variation |
| US9367094B2 (en) | 2013-12-17 | 2016-06-14 | Apple Inc. | Display module and system applications |
| US9768345B2 (en) | 2013-12-20 | 2017-09-19 | Apple Inc. | LED with current injection confinement trench |
| US9450147B2 (en) | 2013-12-27 | 2016-09-20 | Apple Inc. | LED with internally confined current injection area |
| US9583466B2 (en) | 2013-12-27 | 2017-02-28 | Apple Inc. | Etch removal of current distribution layer for LED current confinement |
| US9542638B2 (en) | 2014-02-18 | 2017-01-10 | Apple Inc. | RFID tag and micro chip integration design |
| US9583533B2 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | LED device with embedded nanowire LEDs |
| US9522468B2 (en) | 2014-05-08 | 2016-12-20 | Apple Inc. | Mass transfer tool manipulator assembly with remote center of compliance |
| US9318475B2 (en) | 2014-05-15 | 2016-04-19 | LuxVue Technology Corporation | Flexible display and method of formation with sacrificial release layer |
| US9741286B2 (en) | 2014-06-03 | 2017-08-22 | Apple Inc. | Interactive display panel with emitting and sensing diodes |
| US9624100B2 (en) | 2014-06-12 | 2017-04-18 | Apple Inc. | Micro pick up array pivot mount with integrated strain sensing elements |
| US9425151B2 (en) | 2014-06-17 | 2016-08-23 | Apple Inc. | Compliant electrostatic transfer head with spring support layer |
| US9570002B2 (en) | 2014-06-17 | 2017-02-14 | Apple Inc. | Interactive display panel with IR diodes |
| US9705432B2 (en) | 2014-09-30 | 2017-07-11 | Apple Inc. | Micro pick up array pivot mount design for strain amplification |
| US9828244B2 (en) | 2014-09-30 | 2017-11-28 | Apple Inc. | Compliant electrostatic transfer head with defined cavity |
| US10186836B2 (en) | 2014-10-10 | 2019-01-22 | Nlight, Inc. | Multiple flared laser oscillator waveguide |
| US9478583B2 (en) | 2014-12-08 | 2016-10-25 | Apple Inc. | Wearable display having an array of LEDs on a conformable silicon substrate |
| WO2016197137A1 (en) | 2015-06-04 | 2016-12-08 | Nlight, Inc. | Angled dbr-grating laser/amplifier with one or more mode-hopping regions |
| JP7726112B2 (ja) * | 2022-04-11 | 2025-08-20 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20228A (fi) * | 1942-12-15 | 1944-08-26 | Heraeus Gmbh W C | Spinnmunstycke |
| GB878032A (en) * | 1959-12-11 | 1961-09-20 | B G Corp | Improvements in or relating to brazing compositions for metals and ceramics, and articles produced using such compositions |
| DE2032872B2 (de) * | 1970-07-02 | 1975-03-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse |
| DE2514922C2 (de) * | 1975-04-05 | 1983-01-27 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Gegen thermische Wechselbelastung beständiges Halbleiterbauelement |
| US4205982A (en) * | 1978-10-25 | 1980-06-03 | The J. M. Ney Company | Noble metal alloy for dentistry and dental restoration using same |
| GB2049522B (en) * | 1979-04-04 | 1983-04-27 | Elliott Brothers London Ltd | Process for bonding germanium to metal |
| JPS57112972A (en) * | 1980-12-31 | 1982-07-14 | Ibm | Brazing method |
| US4418857A (en) * | 1980-12-31 | 1983-12-06 | International Business Machines Corp. | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers |
| US4634638A (en) * | 1981-12-17 | 1987-01-06 | International Business Machines Corporation | High melting point copper-gold-tin brazing alloy for chip carriers |
| GB2137131B (en) * | 1983-03-15 | 1986-06-25 | Standard Telephones Cables Ltd | Bonding semiconductive bodies |
| JPS6017175A (ja) * | 1983-06-30 | 1985-01-29 | 東洋紡績株式会社 | ポリエステル成形物の処理方法 |
| JPS63224895A (ja) * | 1987-03-13 | 1988-09-19 | Namiki Precision Jewel Co Ltd | ロ−付け方法 |
| US5243964A (en) * | 1991-03-19 | 1993-09-14 | Rubbermaid Commercial Products Inc. | Plastic vessel and method of assembly thereof |
| US5197654A (en) * | 1991-11-15 | 1993-03-30 | Avishay Katz | Bonding method using solder composed of multiple alternating gold and tin layers |
| US5234149A (en) * | 1992-08-28 | 1993-08-10 | At&T Bell Laboratories | Debondable metallic bonding method |
| US5559819A (en) * | 1994-04-19 | 1996-09-24 | Nippondenso Co., Ltd. | Semiconductor laser device |
-
1995
- 1995-06-07 JP JP14017595A patent/JP3271475B2/ja not_active Expired - Lifetime
- 1995-07-31 US US08/509,234 patent/US5794839A/en not_active Expired - Lifetime
- 1995-07-31 CA CA 2155091 patent/CA2155091C/en not_active Expired - Lifetime
- 1995-07-31 GB GB9515696A patent/GB2291886B/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7975433B2 (en) | 2005-07-07 | 2011-07-12 | Lokaway Pty. Ltd. | Door mount for a safe |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2291886B (en) | 1998-02-25 |
| GB9515696D0 (en) | 1995-09-27 |
| JPH08181392A (ja) | 1996-07-12 |
| GB2291886A (en) | 1996-02-07 |
| US5794839A (en) | 1998-08-18 |
| CA2155091A1 (en) | 1996-02-02 |
| CA2155091C (en) | 2003-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| US5217922A (en) | Method for forming a silicide layer and barrier layer on a semiconductor device rear surface | |
| EP0606522B1 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| US8865522B2 (en) | Method for manufacturing semiconductor devices having a glass substrate | |
| WO1980001222A1 (fr) | Procede de fabrication d'un dispositif laser semi-conducteur | |
| EP0823731A2 (en) | Method of forming a semiconductor metallization system and structure therefor | |
| CN101111946A (zh) | 发光元件及发光元件的制造方法 | |
| JPH0136254B2 (ja) | ||
| EP0460785B1 (en) | Semiconductor device having a heat sink | |
| US20050214968A1 (en) | Method for fixing a semiconductor chip in a plastic housing body, optoelectronic semiconductor component | |
| JPH11220218A (ja) | 半導体発光装置、その製造方法およびマウント部材 | |
| US6376910B1 (en) | Solder-on back metal for semiconductor die | |
| JPH09172224A (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| US7339267B2 (en) | Semiconductor package and method for forming the same | |
| US3986251A (en) | Germanium doped light emitting diode bonding process | |
| JP3269251B2 (ja) | 積層型半導体装置の製造方法 | |
| GB2221570A (en) | Bonding a semiconductor to a heat sink | |
| GB2300375A (en) | Bonding method for electric element | |
| EP1939929B1 (en) | Heat sink using a solder layer and method for manufacturing such heat sink | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| US12205870B2 (en) | Semiconductor package and method for fabricating a semiconductor package | |
| JP3826989B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0636417B2 (ja) | 半導体装置の接着部品 | |
| USH434H (en) | Contacts to III-V semiconductors | |
| JPH05235323A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |