[go: up one dir, main page]

JP3101321B2 - 酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法 - Google Patents

酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法

Info

Publication number
JP3101321B2
JP3101321B2 JP04505083A JP50508392A JP3101321B2 JP 3101321 B2 JP3101321 B2 JP 3101321B2 JP 04505083 A JP04505083 A JP 04505083A JP 50508392 A JP50508392 A JP 50508392A JP 3101321 B2 JP3101321 B2 JP 3101321B2
Authority
JP
Japan
Prior art keywords
layer
oxygen
organic compound
epitaxial layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04505083A
Other languages
English (en)
Other versions
JPH06503208A (ja
Inventor
俊英 吉川
達也 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH06503208A publication Critical patent/JPH06503208A/ja
Application granted granted Critical
Publication of JP3101321B2 publication Critical patent/JP3101321B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10P14/24—
    • H10P14/2911—
    • H10P14/3221—
    • H10P14/3251—
    • H10P14/3252—
    • H10P14/3421—
    • H10P14/3441—
    • H10W10/00—
    • H10W10/01—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は一般に半導体装置に関し、特にIII−Ｖ族半
導体材料よりなる層を含んだ化合物半導体装置の製造方
法に関する。
半導体集積回路の製造においては、隣接する素子間に
おいて素子分離をおこなう必要がある。シリコン素子で
は、素子分離は酸化シリコン膜を形成することで簡単に
行うことができる。ところがIII−Ｖ族化合物半導体材
料を素子要部に使用するような集積回路では酸化工程に
よる素子分離が一般に不可能である。
III−Ｖ族半導体素子において有効な素子分離を達成
するため、いわゆる深い不純物元素を半導体層中に導入
することが一般に行われている。かかる不純物元素が導
入されると、フェルミ準位が禁制帯の略中央部でピニン
グされるため、半導体材料の抵抗率が増大する。
従来、かかる深い不純物元素の導入はイオン注入技術
を用いて行われている。イオン注入法では、酸素やクロ
ム等の元素を隣接する素子の中間部分に導入し、基板表
面から内部に延在する分離領域を形成する。
背景技術 第１図はかかる素子分離法を使った従来の素子の例を
示す。
第１図を参照するに、素子は典型的なHEMTであり、非
ドープGaAsよりなるチャネル層３と、チャネル層３上
に、非ドープAlGaAsスペーサ層４により隔てられて形成
されたｎ型AlGaAs電子供給層５とにより構成される。さ
らに、ｎ型GaAsよりなるキャップ層６が電子供給層５上
に形成され、さらにキャップ層６上にはｎ型AlGaAsより
なる別のキャップ層７が形成される。キャップ層７上に
は、基板上に形成された複数の素子に対応して複数のゲ
ート電極8A,8B,・・・が形成される。
個々の素子を分離するため、第１図の装置では、分離
領域９が隣接する素子の境界部分に対応して、層９の表
面から層３〜７を横切って基板１に向かって延在するよ
うに形成される。典型的な場合、領域９は酸素あるいは
クロムイオンをイオン注入法により導入することにより
形成され、先に説明したようなフェルミ準位のピニング
により抵抗率が増大する。その結果、一の素子から別の
素子へのキャリアの移動が阻止される。
また、素子の活性部分を構成する前記層３〜７はバッ
ファ層２で被覆された半絶縁性GaAs基板１上に形成され
ており、バッファ層２は素子の活性部分を、基板１表面
に形成されている様々な表面準位あるいは欠陥から分離
する。典型的な場合、バッファ層２は非ドープAlGaAsに
より形成され、大きな抵抗率を有する。このため、各々
の素子は横方向には素子分離領域９により、また垂直方
向にはバッファ層２により分離されることになり、一の
素子から隣接する素子へのキャリアの侵入を阻止するこ
とが可能になる。
かかる従来の分離構造では、一の素子から隣接する素
子へのキャリアの侵入は最小化されるものの、素子間に
おける電場の遮蔽は行うことができない。高純度のバッ
ファ層２は内部に電荷を含んでおらず、このため電気力
線、従って電場はバッファ層２を自由に通過することが
できる。その結果、一の素子の電場が隣接する素子の領
域に侵入することが起こり、閾値電圧のような素子動作
特性が、隣接する素子の状態により変化してしまう問題
が生じる。換言すると、第１図の従来の装置ではいわゆ
るサイドゲート効果を満足に除去することができない。
サイドゲート効果は特に集積密度が大きい場合に顕著に
現れるため、素子間の距離を減少させようとする場合に
障害となる。
上記の問題を解決するため、バッファ層中に電荷を含
むように形成することが提案されている。
第２図はかかる手段によりサイドゲート効果を減少さ
せることを目的とする従来のプロセスを示す。
図示の例はシリコン基板1A上に素子を成長させる場合
を示す。まず半絶縁性GaAsよりなる第１のバッファ層2C
が格子整合の目的で基板1A上に形成され、半絶縁性のAl
GaAsよりなり酸素イオンを含む第２のバッファ層2Aが第
１のバッファ層2C上に形成される。層2A中に酸素イオン
の形で導入された電荷により、バッファ層2Aは隣接する
一方の素子から他方の素子へ侵入する電場を遮断するこ
とが可能になり、サイドゲート効果が抑止される。さら
に、酸素イオンはAlGaAs結晶中で深い不純物準位を形成
するため、バッファ層2Aは素子分離領域９と同様なフェ
ルミ面のピニングによる高い抵抗率を示す。第１のバッ
ファ層2A上には図１に示す構造の場合と同様に層３〜７
が成長される。
第２図の構造では、バッファ層2Aは酸素の存在下で成
長される。例えばバッファ層2Aは少量の酸素あるいは水
蒸気をAl,Ga,Asの有機物原料に混合することで形成して
もよい。しかしながら、酸素は化学的に活性な元素であ
るため、導入された酸素分子は反応容器の器壁や配管系
と容易に反応してしまう問題点がある。一度吸着される
と、酸素分子は繰り返し洗浄しても器壁から離脱せず、
例えばチャネル領域３のような素子の重要な部分に汚染
を生じてしまう。この問題を解決するため、例えば半導
体素子の形成には別のエピタキシャル成長装置を使っ
て、半導体装置の主要部はバッファ層2Aを形成するのに
使った装置とは別の装置で形成することも考えられる。
しかし、このように別々の成長装置を使う場合、半製品
を第１の成長装置の反応容器から取り出してこれを第２
の成長装置の反応容器に移す必要があり、この輸送の過
程でバッファ層2Aの表面が汚染される可能性が多分にあ
る。特にHEMTのような素子の場合、バッファ層2A上に素
子中で最も重要な部分であるチャネル層３が直接に成長
されることから、バッファ層2Aの汚染はあってはならな
い。
上記の問題の汚染の問題点を除去し、さらに酸素イオ
ンを不純物として含んだAlGaAsバッファ層を得るため
に、特開昭１−220432は酸素を含んだIII族の有機物分
子をバッファ層の成長時に原料として使うことを提案し
ている。この提案によれば、トリメトキシガリウムやト
リエトキシアルミニウム等の有機原料がIII族元素の原
料と同時に酸素の原料としても使われる。このようにし
て供給された有機原料は反応容器中基板近傍で分解し、
III族元素と酸素を放出する。放出された酸素はAlに対
して大きな親和力を有するため、同じく基板近傍で放出
されたAlと直ちに結合し、こうして結合したAlとＯは基
板表面上に、反応容器の実質的な汚染を生じることなく
堆積する。酸素の安定な有機分子の形で供給することに
より、配管系の汚染も同様に回避することができる。
しかし、この従来の方法では反応容器中に、すなわち
バッファ層中に充分な量の酸素を供給することができな
い問題点がある。III族元素の有機物原料の流量はエピ
タキシャル層の成長速度および組成を決定する要因であ
り、非常に正確に制御する必要がある。一般に、III族
元素の有機物原料の流量はＶ族元素の有機物原料の流量
よりも実質的に小さく設定されるため、分解後における
反応容器中の酸素濃度は不可避的に低くなってしまう。
このため、この上記の方法では所望の素子分離作用を有
するバッファ層を形成することはできない。
発明の開示 従って、本発明の概括的な目的は、前記の問題点を解
決した新規で有用な半導体装置の製造方法を提供するこ
とにある。
本発明のより具体的な目的は、酸素を高濃度で含む半
絶縁性半導体層を有する半導体装置の製造方法を提供す
ることにある。
本発明のより具体的な方法は、III−Ｖ族化合物半導
体材料よりなり、酸素を含んだエピタキシャル層を、Ｖ
族元素の有機物分子を原料ガスとして供給することによ
り成長させる方法において、原料ガスの有機物分子が分
子構造中に酸素を含むことを特徴とする方法を提供する
ことにある。本発明によれば、酸素イオンを反応容器中
に、容器の汚染を生じることなく導入することが可能で
ある。酸素イオンはＶ族元素の原料ガスを構成する有機
物分子の形で供給されるため、またＶ族元素のソースガ
スはIII族元素のソースガスよりもはるかに大量に供給
されるため、反応容器中およびエピタキシャル層中には
大量の酸素イオンが導入される。その際、酸素原子は有
機物原料が反応容器中に導入された後、基板近傍で分解
する際に放出される。さらに、放出された酸素原子はや
はり基板近傍で放出されたAl等のIII族元素と結合し、
このため反応容器の器壁や配管系に実質的に吸着される
ことなくエピタキシャル層の結晶構造中に取り込まれ
る。成長装置の汚染がこのように最小になるため、本発
明の方法は多数のエピタキシャル工程を同一の成長装置
中で逐次実行するような半導体装置の製造に対しても適
用可能である。好ましい実施例では、酸素を含有するＶ
族元素の有機物分子はターキャリーブトキシアルシン，
モノエトキシアルシン，モノフェノキシアルシン，モノ
メトキシアルシン，ジターキャリーブトキシアルシン，
ジエトキシアルシン，ジフェノキシアルシン，ジメトキ
シアルシン，ターシャリーブトキシアルシン，トリエト
キシアルシン，トリフェノキシアルシン，トリメトキシ
アルシンよりなる群より選ばれる。
本発明の他の目的は改良された素子分離を有する化合
物半導体装置を提供することにある。
本発明の別の目的は、III−Ｖ族化合物半導体材料よ
りなり、酸素により１×1019cm-3を超えるレベルにドー
プされた化合物半導体装置を提供することにある。本発
明によれば、一のデバイスから別のデバイスへの電場の
侵入が、電場に付随する電気力線が酸素イオンの電荷に
より阻止されることにより効果的に阻止される。また、
酸素イオンはIII−Ｖ族化合物半導体材料中に深い不純
物準位を形成するため、このようにして形成されたバッ
ファ層は大きな抵抗率を示す。その結果、バッファ層は
電場の侵入に対する障壁としてのみならず、キャリアの
侵入に対しても障壁として作用し、優れた素子分離効果
が得られる。
本発明の別の目的は、酸素によりドープされたIII−
Ｖ族化合物半導体材料のバッファ層を有する半導体装置
を提供することにある。
本発明の他の目的および利点は図面を参照した以下の
詳細な説明より明らかとなるであろう。
図面の簡単な説明 第１図は従来のバッファ層および素子分離構造を有す
る従来のHEMTの構造を示す図； 第２図は従来よりHEMT集積回路を製造するために使わ
れている層状体の構造を示す図； 第３図は本発明によるエピタキシャル工程で使われる
Ｖ族元素の有機原料のFTNMRスペクトルを示す図； 第４図（Ａ）〜（Ｃ）は本発明の第１実施例によるII
I−Ｖ族化合物半導体材料よりなるエピタキシャル構造
を成長させる工程を示す図 第５図は本発明の第１実施例により得られたエピタキ
シャル構造のSIMS分析結果を示す図； 第６図は本発明第１実施例により形成されたエピタキ
シャル構造上に形成されたHEMTの構造を示す図； 第７図は本発明の第２実施例による別のHEMTの構造を
示す図； 第８図は本発明の第２実施例による装置において得ら
れるサイドゲート効果の抑止効果を従来の装置の場合と
比較して示す図； 第９図は本発明の第３実施例により製造されたエピタ
キシャル構造を示す図； 第10図は第９図の構造の製造工程を示す図； 第11図（Ａ）および（Ｂ）は本発明の第４実施例によ
るHEMTおよびその製造方法を示す図； 第12図（Ａ）〜（Ｄ）は本発明の第５実施例による半
導体構造の製造工程を示す図； 第13図（Ａ）〜（Ｃ）は本発明の第６実施例による半
導体構造の製造工程を示す図である。
発明を実施する最良の形態 以下、本発明の第１実施例を説明する。
第１実施例においては、酸素を含有するAlGaAsのエピ
タキシャル層が、III族元素およびＶ族元素の原料とし
て有機物ガスを使用したMOCVD法により形成される。通
常のMOCVD法の場合と同じく、GaAs等の化合物半導体基
板が保持された反応容器中に、TMG（トリメチルガリウ
ム）およびTMA（トリメチルアルミニウム）等の有機物
原料が、Asの原料として作用するアルシン（AsH3）と共
に導入される。有機物分子の熱分解により、AlおよびGa
のような元素が放出され、アルシンの熱分解により放出
されたAsと共にAlGaAs結晶上の適当な席に堆積する。
高い抵抗率と高い酸素イオン濃度を有するAlGaAs層を
形成するため、本発明はターシャリーブトキシアルシン
（tBOAs;C4H9OAsH2）を別のAs源として使用する。後ほ
ど詳細に説明するように、ターシャリーブトキシアルシ
ンは普通のアルシンと一緒に使われるが、tBOAs単独で
使用することも可能である。
第３図は本発明で使用するtBOAs分子のFTNMR（フーリ
エ変換核磁気共鳴）スペクトルを示す。使用したtBOAs
はAsCl3より製造され、東京の古河電工株式会社より
「ターシャリーブチルアルシン」として入手可能であ
る。第３図のFTNMRスペクトルはＨを含んだ基の光共鳴
に基づいて得られたもので、通常のターシャリーブチル
アルシン（tBA;（CH3）3CAsH2）とtBOAsの混合物である
ことがわかる。
より具体的に説明すると、第３図はtBAに特有なCH
3基,CH2基およびAsH2基に起因する多数のピークの他
に、CH3基のピークの基底部分近傍に観測される傾斜部
を示しているのがわかる。このような偏倚はCH3基に結
合した酸素が存在する場合に現れるもので、従って第３
図は明らかに分子中にブトキシ基（C4H9O）が含まれて
いることを示している。FTNMRの解釈については、例え
ば山崎による「核磁気共鳴分光法」共立出版（東京）,1
984年の記載を参照。
第４図（Ａ）〜（Ｃ）は本実施例によるAlGaAs層の成
長過程を示す図であり、この内第４図（Ａ）はエピタキ
シャル構造を、また第４図（Ｂ）および（Ｃ）は第４図
（Ａ）の構造を形成する際に遣われるアルシンとtBOAs
の流量プロファイルを示す。
第４図（Ａ）を参照するに、エピタキシャル成長は常
圧の反応容器（図示せず）中に630℃の温度で保持され
ているGaAs基板11上で行われる。まず、基板11上にGaAs
層12がAsの原料としてアルシンのみを流しながら成長さ
れる。より具体的に説明すると、H2キャリアガスで18％
の濃度に希釈されたアルシンガスが100cc/分の流量で供
給される。同時に、TMGが、圧力59Torr,温度４℃でのバ
ブリングにより、H2キャリアガスと共に、流量34.1ccで
供給される。これにより、GaAs層12が適当な厚さ、例え
ば2000Åで形成される。
GaAs層12が形成された後、AlGaAs層13がGaAs層12上に
形成される。この工程では、アルシンの流量が260cc/分
に増やされ、同時にtBOAsの供給が開始される。tBOAsの
原料は液体であり、温度10℃、圧力96Torrに保持され
る。tBOAsの供給は前記液体原料を水素キャリアによ
り、流量200cc/分でバブリングすることによりなされ
る。先にも説明したように、tBOAsは分子中に酸素を含
んでいる。
アルシンおよびtBOAsの供給と同時にTMGおよびTMA
（トリメチルアルミニウム）がそれぞれGaおよびAlの原
料として供給される。TMGおよびTMAの原料液はそれぞれ
３℃,80Torrおよび18℃,7.4Torrに保持され、TMGおよび
TMAの蒸気がH2によるバブリングによりそれぞれ16cc/分
および12.8cc/分の流量で反応容器に供給される。この
工程を約10分間継続することにより、層13の第１の部分
13aが約2000Åの厚さで形成される。後で第５図に関連
して説明するが、こうして形成された層13aは実質的な
量の酸素を含んでいる。
次に、tBOAsを使うことにより達成される汚染の減少
を検証するために、tBOAsの供給を一時的に遮断した状
態でAlGaAs層13の成長を同一条件下で継続した。その結
果、層13の第２の部分13Bが約2000Åの厚さで形成され
る。後ほど詳細に検討するが、このようにtBOAsを遮断
した場合、得られるAlGaAs層は、汚染が無い場合には酸
素を実質的に含まないはずである。これに対し、汚染に
より実質的な量の酸素が残っている場合、層13Bは実質
的な量の酸素を含むことになる。
第２の層部分13Bが形成された後、tBOAsの供給が100c
c/分の流量で再開され、第３の層部分13Cが層部分13B上
に約2000Åの厚さに形成される。これにより、層13の形
成は完了する。さらに、層13が形成された後でtBOAsの
供給を遮断し、GaAs層14を層13上に、Asの原料としてア
ルシンだけを100cc/分の流量で流しながら形成する。層
14の成長の際にはTMGが、層12を成長させる場合と同一
の条件下で、同時に供給される。
第５図は前記の工程で得られたエピタキシャル構造に
対して行ったSIMS（二次イオン質量スペクトロスコピ
ー）の結果を示す。図中、エピタキシャル構造の表面か
ら基板11に向かって垂直に延在する経路に沿ったGa,Al
およびＯの濃度分布が示されている。第５図はまた同じ
構造中に含まれるＣおよびClの分布をも示している。た
だし、これらの元素の濃度は微量であるため、以下の説
明ではこれらの元素の影響は省略する。
第５図を参照するに、Gaの濃度は構造全体を通じて実
質的に一定であるのに対し、Alの濃度はAlGaAs層13にお
いて急増している。さらに、Ｏの濃度レベルは層部分13
A,13B,13Cにおいて変化しており、層部分13Aあるいは13
Cでは1019cm-3を超える。実際、Ｏの濃度レベルは層部
分13Cにおいて４×1019cm-3を超え、また層13aではおお
よそ1020cm-3に達する。その結果、層部分13A,13Cは酸
素の深い不純物準位に起因する大きな抵抗率を示す。観
測された酸素はAlGaAsの結晶構造中に取り込まれてイオ
として存在すると考えられる。
第５図において、層部分13B中の酸素の濃度レベルは1
019cm-3よりも遥に小さいことがわかる。より具体的に
説明すると、部分13Bの酸素濃度レベルは約３×1018cm
-3であり、この値は層部分13Cにおける酸素の濃度レベ
ルの約十分の一にすぎない。さらに、酸素を含有したAl
GaAs層13C上に形成されたGaAs層14中における酸素の濃
度レベルは、層13が形成されるよりも前に形成されたGa
As層12中の酸素濃度レベルと実質的に同一であることが
わかる。
第５図の結果は、酸素をtBOAs等のAsの気体有機分子
の形で導入すれば、酸素による汚染は殆ど生じないこと
を明瞭に示している。また、この結果はtBOAsの分子が
反応容器への輸送過程においても安定であり、配管系や
反応容器壁を汚染しないことを示している。本実施例の
他の重要な特徴は、層13a,13cが、トリメトキシガリウ
ムやトリメトキシアルミニウム等の気体原料から形成さ
れた従来のエピタキシャル層よりもはるかに多量の酸素
を含むことである。明らかに、かかる酸素濃度の増加の
原因はトリメトキシガリウムやトリエトキシアルミニウ
ムよりもtBOAsが多量に供給されることによると考えら
れる。
第６図は前記の酸素を含有したAlGaAs層を有するエピ
タキシャル構造上に形成されたHEMTの例を示す。
第６図を参照するに、素子はGaAs基板21上に形成さ
れ、第４図（Ａ）の層12に対応する第１のGaAsバッファ
層22が基板21上に形成される。さらに、第４図（Ａ）の
バッファ層13に対応する第２のバッファ層23が第１のバ
ッファ層22上に形成される。第２のバッファ層上には、
GaAsチャネル層24と、非ドープAlGaAsよりなるスペーサ
層25と、ｎ型AlGaAsよりなる電子供給層26と、ｎ型GaAs
よりなるキャップ層27と、実際にはｎ型GaAsとｎ型AlGa
Asの層状体よりなる別のキャップ層28とが、通常の場合
と同様に形成されている。さらに、それぞれの素子領域
に対応して、層28上にゲート電極29Aと29Bとが形成さ
れ、さらに素子分離領域30が、イオン注入法により、隣
接する素子間に、バッファ層22にまで到達するように形
成される。
かかる素子構造では、素子は横方法に素子分離領域30
により分離される。また、バリア層を通過して侵入して
いたキャリアおよび電場は、バッファ層23中に固定電荷
として含まれている酸素イオンにより効果的に阻止され
る。先にも説明したように、かかる酸素イオンは単にフ
ェルミ準位のピニングを生じるのみならず、電場の遮蔽
物としても作用する。
次に、本発明により形成されたバッファ層により達成
される素子分離効果について、本発明の第２実施例を示
す第７図、第８図を参照しながら詳細に説明する。
第７図は夫々の素子領域中にＥ型HEMTおよびＤ型HEMT
を含むHEMT集積回路の一部を示す図である。本実施例で
は集積回路はシリコン基板31上に形成されている。
すなわち、シリコン基板31の上主面上には非ドープGa
Asよりなる第１のバッファ層32が約３ミクロンの厚さで
形成されている。周知のごとく、GaAsバッファ層32はシ
リコン基板31上にアモルファス状態で形成され、結晶層
をその上に堆積される際に結晶化する。
バッファ層32の上主面上には、バッファ層13に対応す
る第２のバッファ層33が約6000Åの厚さで形成される。
バッファ層33はtBOAsを使い、第４図（Ａ）で層13aを形
成したのと同一の条件下で形成される。さらに、非ドー
プGaAsよりなるチャネル層34がバッファ層33上に約3000
Åの厚さで形成され、チャネル層34上には、厚さが約10
Åの非ドープAlGaAsスペーサ層を介してｎ型AlGaAsより
なる電子供給層36が、約370Åの厚さで形成される。電
子供給層36上には、ｎ型GaAs層37aとｎ型AlGaAs層37bと
を交互に堆積して形成したプロセス層37が、層37全体で
約1000Åの厚さに形成される。
さらに、プロセス層37上には溝部39A,39Bが、それそ
れＥ型HEMTおよびＤ型HEMTに対応して形成される。すな
わち、Ｅ型HEMTに対応した溝39Aは電子供給層36の直上
に形成されたGaAs層37aの上主面を露出させ、ショット
キー電極40Aが層37aの露出上主面上にＥ型HEMTのゲート
電極として形成される。Ｅ型HEMTは例えば0.5μｍのゲ
ート長を有する。これに対し、溝部39Bは層37を厚さ方
向に切って延在し、電子供給層36の上主面を露出する。
さらに、層36の露出上主面上には、溝部39Bに対応して
別のショットッキー電極40Bが、Ｄ型HEMTのゲート電極
として形成される。このＤ型HEMTも0.5μｍのゲート長
を有する。さらに、酸化シリコン層38が素子のソースお
よびドレインに対応してパターニングされて層37の上主
面を露出し、露出された層37上主面にはオーミック電極
がHEMTのソースおよびドレインとして形成される。個々
の素子がこのように形成された後、酸素のイオン注入に
より素子分離領域47を素子隣接部に対応して、バッファ
層32の深さに達するように形成する。これにより、HEMT
集積回路の製造が完了する。
第８図は第７図のＤ型HEMTにおいて、隣接する素子領
域にある別のＤ型HEMTにサイドゲート電圧を印加した場
合の閾値電圧VTHの変動をあらわす。第８図中、第７図
の素子についての結果を白丸であらわす。この測定は、
素子のゲートが素子分離領域42を隔てて３μｍの距離
（LsG＝３μｍ）離され、またＥ型HEMTにはゲート電圧
を印加しない条件でなされた。比較のため、ほぼ同一の
構造を有するがバッファ層33が設けられていないHEMT集
積回路についての同様な測定結果を黒丸で示してある。
第８図よりわかるように、本発明による素子は、隣接
する素子に−8V程度の大きなサイドゲート電圧が加えら
れた場合にもサイドゲート効果を効果的に抑止すること
ができる。一方、従来の素子では−1V程度のサイドゲー
ト電圧が印加されただけで顕著なサイドゲート効果が生
じる。本発明で得られた素子はＫ値として293mA/V/mm2
を有し、また相互コンダクタンスgmとして241mA/mmを与
える。
第９図は、シリコン基板51上に固定電荷を含んだバッ
ファ層を成長させることを特徴とする本発明の第３の実
施例を示す。シリコン基板51は、化合物半導体層の成長
を促進するため、その上主面上に歪み超格子構造51bを
形成されている。
第９図を参照するに、酸素を含有したAlGaAsよりなる
第１のバッファ層52aは超格子層51bの（100）面上に約2
0nmの厚さに形成され、さらに高純度AlGaAsよりなる第
２のバッファ層52bが第１のバッファ層52a上に約200nm
の厚さに形成される。さらに、第１のバッファ層52aと
第２のバッファ層52bは複数回、例えば３回、交互に形
成される。
バッファ層52a,52bを形成する際には、第１実施例の
場合と同様に層52aの原料としてtBAsがアルシンと共に
使用される。また層52aと52bを交互に成長させる際には
AlGaAsとシリコンの間の大きな格子定数の差および熱膨
張係数の差に起因する応力を緩和するため、熱サイクル
処理が加えられる。
第10図は単一の反応容器においてエピタキシャル52〜
57を成長させるために行われる熱サイクル処理をあらわ
す。第10図を参照するに、基板51はシリコン基板51aと
歪み超格子層51bとを含み、エピタキシャル層の成長に
先立って、層51b表面の酸化物や汚れを除去するため例
えば1000℃に設定される温度T1においてベーキングされ
る。次に、温度を例えば300℃程度の温度T4に降下させ
続いて600℃程度の温度T2に上昇させる。この温度にお
いて、第１レベルのバッファ層52a,52bが順次形成され
る。次いで温度を一端T4に下げた後T2に上昇させ、第２
レベルでの層52aおよび52bの成長が実行される。さら
に、温度をT4に再び降下させた後T2に上昇させ、第３レ
ベルの層52aおよび52bの成長が実行される。上記の熱サ
イクルは同一の反応容器中でなされ、基板が容器外へ取
り出されることはない。
前記の熱サイクル処理を行うことにより、先に説明し
たように層52a,52b中における応力が緩和され、かかる
応力緩和の結果、バッファ層52の表面荒さが向上すると
共に、層52上に成長する層における欠陥密度を減少させ
ることが可能になる。バッファ層52が形成された後、第
７図のチャネル層34に対応するチャネル層53と、スペー
サ層35に対応するスペーサ層54と、電子供給層35に対応
する電子供給層55と、キャップ層37に対応するキャップ
層57とが通常の方法で順次形成される。
本実施例においては、バリア構造52がその内部に固定
された電荷を有するため、基板51の表面に形成される様
々な表面準位や不純物準位から放出されるキャリアを阻
止することが可能になる。その結果、エピタキシャル層
53〜57中に形成される半導体素子の動作が安定する。換
言すると、基板自由表面が素子動作に及ぼす影響を、バ
ッファ層52を基板51の自由表面上に形成することで実質
的に除去することが可能になる。
以上に説明した本発明の原理は、製造工程中に結晶成
長の中断が含まれるような場合にも適用が可能である。
結晶成長が例えばフォトリソグラフィー工程のためなど
で中断されると、不可避的に有害な表面準位が形成され
てしまう。そこで、結晶成長を再開する際に結晶中に酸
素イオンを含んだバッファ層を形成することで、表面準
位の影響を効果的に遮蔽することが可能になる。
上記のように、酸素を含有するAlGaAsバッファ層52a
と高純度AlGaAsバッファ層52bとを交互に、しかも繰り
返し成長させることにより、バッファ層の表面モフォロ
ジーないし表面荒さが改善され、これに伴い層52上に直
接に形成されるチャネル層53の膜質が改善される。かか
る高純度層とドープ層を交互に繰り返し成長させる工程
を省略すると、ドーパントのドーズ量と共に表面モフォ
ロジーが劣化する傾向があらわれる。かかる表面モフォ
ロジーの劣化はエピタキシャル層中にドーパントにより
誘起された応力に起因するものと考えられる。以上に説
明した、酸素を含むAlGaAsバッファ層52aと、高純度AlG
aAsバッファ層52bとを交互に、繰り返し成長させる工程
により、表面モフォロジーの劣化の問題が解決される。
この一例として、第９図に示すのと実質的に同一のエピ
タキシャル構造について、表面荒さの測定を行った。
この実験では、層52に対応するバッファ層が、第７図
の基板51に対応する半絶縁性GaAs基板上に、高純度GaAs
層と酸素含有AlGaAs層とを交互に繰り返し堆積すること
により、GaAs層全体の厚さが20nm、AlGaAs層全体の厚さ
が約30nmになるように形成される。GaAsバッファ層とAl
GaAsバッファ層の堆積は３回、５回あるいは８回繰り返
され、その際酸素含有AlGaAs層の堆積は第１実施例の場
合と同一の条件下で実行された。形成されたバッファ層
上には非ドープGaAsよりなる別のバッファ層が厚さ20nm
で形成され、組成がIn0.2Ga0.8Asの非ドープInGaAsより
なるチャネル層がその上に第９図のチャネル層53に対応
して形成される。
このようにして形成されたチャネル層上には、層54に
対応して非ドープInGaPよりなるスペーサ層が2nmの厚さ
で形成され、さらにｎ型InGaPよりなる電子供給層がス
ペーサ層上に、層55に対応して40nmの厚さで形成され
る。さらに、ｎ型GaAsよりなるキャップ層が電子供給層
上に、30nmの厚さで形成される。
表面荒さはレーザビームの干渉を用いて測定された
が、その測定結果によればエピタキシャル構造の表面荒
さは12Åよりも小さいことが確認された。これは、エピ
タキシャル構造の表面荒さは極めて良好であり、従って
その上に形成されるチャネル層の膜質も同様に良好であ
ることを示している。
次に、本発明の第４実施例を第11図（Ａ）および
（Ｂ）を参照しながら説明する。ここで、第11図（Ａ）
は素子製造の中間段階を示し、一方第11図（Ｂ）は本実
施例による素子の構造をあらわす。
第11図（Ａ）を参照するに、GaAs基板61上にSiON層62
が堆積され、パターニングされて基板61の上主面を露出
する窓62Aを形成する。さらに、パターニングしたSiON
層62をマスクとして使いながら、酸素を含有するAlGaAs
層63を基板61のうち窓62aにより露出された部分に選択
的に成長させる。さらに、こうして形成された構造の上
主面全面にわたり酸化シリコン層64を堆積する。その結
果、第11図（Ａ）に示す構造が得られる。
次に、SiON層62を有機溶媒中に溶解する。これによ
り、SiON層52を被覆している酸化シリコン層64も同時に
除去され、GaAs基板61の上主面が、基板61から上方に突
出する層63の両側部分で露出される。さらに、第６図の
バッファ層22に対応するGaAsバッファ層65が基板61の露
出上主面上に形成され、さらに酸素を含有するAlGaAsよ
りなる第２のバッファ層66が第６図のバッファ層23に対
応して前記第１のバッファ層23上に形成される。この過
程において、層63は酸化シリコン層64で保護されていて
III−Ｖ族化合物半導体の堆積が生じないため、層63上
ではエピタキシャル成長は生じない。
このようにして形成されたバッファ層66上には、非ド
ープGaAsよりなるチャネル層67と、非ドープAlGaAsより
なるスペーサ層68と、ｎ型AlGaAsよりなるキャップ層70
と、ｎ型AlGaAsおよびｎ型GaAsよりなる別のキャップ層
71とがそれぞれ第６図の層24,25,26,27およひ28に対応
して形成される。さらに、第２のキャップ層28の上主面
上にはショットキー電極72Aおよび72Bがゲート電極とし
て形成される。こうして形成された素子は一対のHEMTを
含み、これらのHEMTは横方向に対しては酸素を含有する
AlGaAs層63で分離され、上下方向にもやはり酸素を含有
したAlGaAsよりなるバッファ層66により分離される。換
言すると、本発明は素子分離領域を酸素イオン注入を用
いることなく形成できる素子分離領域の形成方法を提供
する。
次に、本発明の第５実施例を第12図（Ａ）〜（Ｄ）を
参照しながら説明する。本実施例においては、素子の活
性領域が基板上の特定の位置に形成される。
始めに第12図（Ａ）を参照するに、非ドープAlGaAsよ
りなるエピタキシャル層72がGaAs基板71上に形成され、
SiON層がAlGaAs層72上に堆積される。さらに、層73をパ
ターニングして窓73aが形成され、この窓73aにおいてAl
GaAs層72の上主面のうちIII−Ｖ族材料の選択的な成長
がなされる部分が露出される。例えば、窓73aはAlGaAs
層72上で＜010＞方向に延在するストライプ領域を露出
する。
第12図（Ｂ）の工程では、AlGaAs層72はSiON層73をマ
スクとして使いながらRIE法により形成され、複数の溝
部72aが素子領域に対応して＜010＞方向に延在するよう
に形成される。
更に、第12図（Ｃ）の工程で、酸素を含有するAlGaAs
層74が、前記第１実施例で層13を形成したのと同じ工程
により、AlGaAs層72上に、溝部72aに対応して形成さ
れ、さらに非ドープGaAs層75が、層74上に、溝部72aを
埋めるように形成される。さらに、SiONマスク層73を除
去して第12図（Ｄ）に示す構造が形成される。GaAs層75
はAlGaAs層72中で横方向に閉じ込められて形成されてお
り、層75の幅を減少させると量子井戸細線や量子箱を形
成する。
第13図（Ａ）〜（Ｃ）は本発明の第６実施例を示す。
本実施例はまた量子井戸細線や量子箱を形成するのに有
用である。
第13図（Ａ）を参照するに、非ドープAlGaAs層82が半
絶縁性GaAs基板81上に形成され、SiONよりなるマスク層
83が層82上に成長される。マスク層83は次いでパターニ
ングされてAlGaAs層82上の＜010＞方向に相互に平行に
延在する複数のストライプ上パターンを形成する。
次に、第13図（Ｂ）の工程において、層82の表面には
複数の溝部82bが、凸部82aにより相互に隔てられるよう
にRIE法によって形成される。ここで、凸部82aはマスク
83に対応し、溝部82bが層82表面の露出部分に対応す
る。
第13図（Ｃ）の工程においては、酸素を含有するAlGa
As層83が、凸部82bの段部から始まって溝部82bの表面に
沿って横方向に向かって成長するように形成される。そ
の際、層83の成長は第１実施例における層83の成長と同
様に実行される。層83が形成された後、非ドープGaAs層
84の成長が、やはり層83の段部から始まって溝部82bの
表面に沿って進行するように実行される。本実施例にお
いては、非常に狭い幅の量子井戸細線を容易に形成する
ことが可能である。
以上の説明において、酸素を含有するAlGaAs層の成長
の際には、ＯおよびAsの原料としてtBOAsを使用した。
しかし、本発明で使用するＯおよびAsの原料はtBOAsに
限定されるものではなく、他のAs有機減少を使うことも
可能である。これらの有機源としては、モノエトキシア
ルシン（C2H5OAsH2），モノフェノキシアルシン（C6H5O
AsH2），モノメトキシアルシン（CH3OAsH2），ジターシ
ャリーブトキシアルシン（（C4H9O）2AsH），ジエトキ
シアルシン（（C2H5O）2AsH），ジフェノキシアルシン
（（C6H5O）2AsH），ジメトキシアルシン（（CH3O）2As
H），トリターシャリーブトキシアルシン（C4H9O）3A
s），トリエトキシアルシン（（C2H5O）3As），トリフ
ェノキシアルシン（（C6H5O）3As），およびトリメトキ
シアルシン（（CH3O）3As）が含まれる。
本発明は上記の実施例に限定されるものではなく、発
明の要旨内で様々な変形、変更が可能である。
産業上の利用可能性 本発明によれば、汚染を引き起こすことなく酸素を反
応容器内に導入することが可能になる。酸素はＶ族元素
の原料ガスを構成する有機物分子の形で供給され、また
Ｖ族元素のソースガスはIII族元素のソースガスよりも
はるかに多量に供給されるため、多量の酸素イオンを反
応容器内、従ってエピタキシャル層中に導入することが
可能になる。かかる多量の酸素イオンを不純物として含
んだエピタキシャル層をバッファ層に使用することによ
り、効果的な素子分離を達成することが可能になる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−28314（ＪＰ，Ａ) 特開 平１−220432（ＪＰ，Ａ) 特開 昭61−75531（ＪＰ，Ａ) 特開 昭58−44770（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/31 H01L 21/338 H01L 29/778 H01L 29/812 C30B 25/00

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】酸素を含んだIII−Ｖ族化合物半導体材料
    のエピタキシャル層を成長させる方法において、 Ｖ族元素と酸素とを分子中に含んだ有機化合物分子を供
    給する工程と、 前記有機化合物分子を分解して前記Ｖ族元素と酸素とを
    放出させる工程とを特徴とするエピタキシャル層の成長
    方法。
  2. 【請求項２】前記有機化合物は群：モノエトキシアルシ
    ン（C2H5OAsH2），モノフェノキシアルシン（C6H5OAs
    H2），モノメトキシアルシン（CH3OAsH2），ジターシャ
    リーブトキシアルシン（（C4H9O）2AsH），ジエトキシ
    アルシン（（C2H5O）2AsH），ジフェノキシアルシン
    （（C6H5O）2AsH），ジメトキシアルシン（（CH3O）2As
    H），トリターシャリーブトキシアルシン（C4H9O）3A
    s），トリエトキシアルシン（（C2H5O）3As），トリフ
    ェノキシアルシン（（C6H5O）3As），およびトリメトキ
    シアルシン（（CH3O）3As）より選択されることを特徴
    とする請求項１記載の方法。
  3. 【請求項３】前記有機化合物はターシャリーブトキシア
    ルシンよりなることを特徴とする請求項２記載の方法。
  4. 【請求項４】前記Ｖ族元素と酸素の有機化合物を供給す
    る工程と同時に、第１の流量でIII族元素の有機化合物
    分子を供給する工程をさらに含み、前記Ｖ族元素と酸素
    の有機化合物は前記第１の流量よりも大きい第２の流量
    で供給されることを特徴とする請求項１記載の方法。
  5. 【請求項５】さらに、前記Ｖ族元素と酸素の有機化合物
    分子を供給する工程と同時に、前記Ｖ族元素の別の有機
    化合物分子であって酸素を含まない有機化合物分子を供
    給する工程を含むことを特徴とする請求項１記載の方
    法。
  6. 【請求項６】前記Ｖ族元素と酸素の有機化合物は、ター
    シャリーブトキシアルシンを含み、前記別の有機化合物
    はアルシンを含むことを特徴とする請求項５記載の方
    法。
  7. 【請求項７】半導体装置の製造方法において、 反応容器内において、酸素を含んだIII−Ｖ族化合物材
    料よりなる第１のエピタキシャル層を、Ｖ族元素と酸素
    とを含む第１の有機化合物の分子とIII族元素を含む第
    ２の有機化合物の分子とを同時に前記反応容器内に導入
    して成長させる工程と、 前記第１のエピタキシャル層上に、第２のエピタキシャ
    ル層を、前記第１の有機化合物の分子の供給を遮断して
    形成する工程とよりなり、 前記第１のエピタキシャル層を成長させる工程と前記第
    ２のエピタキシャル層を成長させる工程とは、前記反応
    容器内において、前記第１のエピタキシャル層を反応容
    器から取り出すことなく実行されることを特徴とする方
    法。
  8. 【請求項８】前記第２のエピタキシャル層を成長させる
    工程は、前記第２の有機化合物分子を供給する工程と、
    酸素を含まない第３の有機化合物分子を供給する工程と
    を含み、前記第１のエピタキシャル層を成長させる工程
    は、前記第３の有機化合物分子を前記第１および第２の
    有機化合物分子と同時に供給することを特徴とする請求
    項７記載の方法。
  9. 【請求項９】前記第１のエピタキシャル層を成長させる
    工程と前記第２のエピタキシャル層を成長させる工程と
    は交互に繰り返し実行され、前記第１のエピタキシャル
    層を第２のエピタキシャルとを交互に複数回堆積させる
    ことを特徴とする請求項８記載の方法。
  10. 【請求項１０】基板と、 前記基板上に形成され、1019cm-3を実質的に超える濃度
    の酸素を含み、キャリアの通過を阻止するとともに電束
    線の通過をも阻止するバッファ層と、 前記バッファ層上に形成され、複数の活性素子を形成さ
    れてなる素子層と、 前記複数の活性素子の間に、前記活性層表面から基板に
    向かって形成され、前記活性素子を相互に分離する素子
    分離領域とよりなることを特徴とする半導体集積回路。
  11. 【請求項１１】前記バッファ層は酸素を４×1019cm-3を
    実質的に超える濃度で含むことを特徴とする請求項10記
    載の半導体集積回路。
  12. 【請求項１２】前記バッファ層は酸素を約1020cm-3の濃
    度で含むことを特徴とする請求項10記載の半導体集積回
    路。
JP04505083A 1991-02-19 1992-02-18 酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法 Expired - Lifetime JP3101321B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-24319 1991-02-19
JP2431991 1991-02-19

Publications (2)

Publication Number Publication Date
JPH06503208A JPH06503208A (ja) 1994-04-07
JP3101321B2 true JP3101321B2 (ja) 2000-10-23

Family

ID=12134865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04505083A Expired - Lifetime JP3101321B2 (ja) 1991-02-19 1992-02-18 酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US5480833A (ja)
EP (1) EP0526646B1 (ja)
JP (1) JP3101321B2 (ja)
KR (1) KR950012911B1 (ja)
DE (1) DE69219236T2 (ja)
WO (1) WO1992015113A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347175B2 (ja) 1993-03-19 2002-11-20 富士通株式会社 半導体装置とその製造方法
JP3395318B2 (ja) * 1994-01-07 2003-04-14 住友化学工業株式会社 ３−５族化合物半導体結晶の成長方法
US5834362A (en) * 1994-12-14 1998-11-10 Fujitsu Limited Method of making a device having a heteroepitaxial substrate
JP3424378B2 (ja) * 1995-03-30 2003-07-07 ソニー株式会社 化合物半導体レーザの製造方法
KR20050046718A (ko) * 1995-08-11 2005-05-18 제논 인바이런멘탈 인코포레이티드 수직한 중공사 멤브레인 다발 및 섬유 표면을 깨끗하게유지시키는 방법
US6188090B1 (en) 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
DE19533204A1 (de) * 1995-09-08 1997-03-13 Daimler Benz Ag Monolithisch integrierte Anordnung von PIN-Diode und Feldeffekttransistor und Verfahren zu deren Herstellung
US7118570B2 (en) * 2001-04-06 2006-10-10 Sherwood Services Ag Vessel sealing forceps with disposable electrodes
US6432979B1 (en) 1999-08-12 2002-08-13 American Cyanamid Company Method of treating or inhibiting colonic polyps and colorectal cancer
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6429103B1 (en) 2000-04-13 2002-08-06 Motorola, Inc. MOCVD-grown emode HIGFET buffer
JP2004503920A (ja) 2000-05-31 2004-02-05 モトローラ・インコーポレイテッド 半導体デバイスおよび該半導体デバイスを製造する方法
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030012965A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
DE102004005363A1 (de) * 2004-02-03 2005-09-08 Forschungszentrum Jülich GmbH Halbleiter-Struktur
CA2568622C (en) 2004-06-01 2016-01-26 University Of Virginia Patent Foundation Dual small molecule inhibitors of cancer and angiogenesis
JP4661088B2 (ja) * 2004-06-01 2011-03-30 住友化学株式会社 ｐｎ接合を有する化合物半導体基板の製造方法
JP4284254B2 (ja) * 2004-09-07 2009-06-24 富士通株式会社 電界効果型半導体装置
TW200627627A (en) * 2004-09-24 2006-08-01 Koninkl Philips Electronics Nv Enhancement-depletion field effect transistor structure and method of manufacture
US8399420B2 (en) * 2007-09-26 2013-03-19 Mount Sanai School of Medicine Azacytidine analogues and uses thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160261A (en) * 1978-01-13 1979-07-03 Bell Telephone Laboratories, Incorporated Mis heterojunction structures
US4253887A (en) * 1979-08-27 1981-03-03 Rca Corporation Method of depositing layers of semi-insulating gallium arsenide
US4632710A (en) * 1983-05-10 1986-12-30 Raytheon Company Vapor phase epitaxial growth of carbon doped layers of Group III-V materials
JPS6175531A (ja) * 1984-09-20 1986-04-17 Sanyo Electric Co Ltd 絶縁膜用結晶形成方法
JPS61107758A (ja) * 1984-10-31 1986-05-26 Fujitsu Ltd ＧａＡｓ集積回路及びその製造方法
JPS63127530A (ja) * 1986-11-17 1988-05-31 Nec Corp ヒ化ガリウムエピタキシヤル結晶の気相成長方法
JPH01220432A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 化合物半導体層の製造方法
US5098857A (en) * 1989-12-22 1992-03-24 International Business Machines Corp. Method of making semi-insulating gallium arsenide by oxygen doping in metal-organic vapor phase epitaxy
US5223724A (en) * 1990-07-31 1993-06-29 At & T Bell Laboratories Multiple channel high electron mobility transistor

Also Published As

Publication number Publication date
EP0526646A1 (en) 1993-02-10
KR930700976A (ko) 1993-03-16
EP0526646B1 (en) 1997-04-23
WO1992015113A1 (en) 1992-09-03
US5480833A (en) 1996-01-02
JPH06503208A (ja) 1994-04-07
DE69219236T2 (de) 1997-08-07
KR950012911B1 (ko) 1995-10-23
DE69219236D1 (de) 1997-05-28
US5569953A (en) 1996-10-29

Similar Documents

Publication Publication Date Title
JP3101321B2 (ja) 酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法
US5948161A (en) Method of fabricating a semiconductor device and method of cleaning a crystalline semiconductor surface
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
US5622891A (en) Method of manufacturing semiconductor device with reduced side gate effect
GB2140618A (en) Semiconductor manufacturing methods
US5844303A (en) Semiconductor device having improved electronic isolation
JP2539268B2 (ja) 半導体装置
EP0439195B1 (en) Method for fabricating a semiconductor device including a semi-insulating semiconductor layer
JP2000068497A (ja) ＧａＮ系化合物半導体装置
JP3536699B2 (ja) 化合物半導体気相エピタキシャル成長方法
JP2956619B2 (ja) Ｉｉｉ−ｖ族化合物半導体結晶の成長方法
US11735418B2 (en) Method for forming semiconductor layers
JP3211227B2 (ja) ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法
JP3188844B2 (ja) 半導体デバイス及びその製造方法
JP3092821B2 (ja) 化合物半導体表面構造およびその製造方法
JP2712252B2 (ja) 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ
JP3350427B2 (ja) 半導体薄膜の形成方法
JPH06326131A (ja) 化合物半導体装置及びその製造方法
Kim et al. Electronic subband studies of a strained Al0. 22Ga0. 78As/In0. 15Ga0. 85As/GaAs one-side-modulation-doped quantum well
Vook Gallium arsenide metalorganic chemical vapor deposition with alkyl arsenic sources: Temperature and gas-switched interrupted growth interfaces
JPS59227116A (ja) 半導体製造装置
JPH078757B2 (ja) 化合物半導体薄膜形成法
JPH0845960A (ja) 半導体装置
JPS6327317B2 (ja)
JPH0745535A (ja) 化合物半導体エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12