JP2000068497A - ＧａＮ系化合物半導体装置 - Google Patents
ＧａＮ系化合物半導体装置Info
- Publication number
- JP2000068497A JP2000068497A JP10234548A JP23454898A JP2000068497A JP 2000068497 A JP2000068497 A JP 2000068497A JP 10234548 A JP10234548 A JP 10234548A JP 23454898 A JP23454898 A JP 23454898A JP 2000068497 A JP2000068497 A JP 2000068497A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor device
- active layer
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 電子移動度の高いＧａＮ系化合物半導体装置
を提供する。 【解決手段】 ＧａＮ系化合物半導体から成り２次元電
子ガス層が形成される活性層２と、活性層２の上層にｎ
型不純物を拡散したＧａＮまたはＡｌＧａＮにＡｓおよ
び／またはＰが１×１０18〜１×１０20ｃｍ-3の濃度で
ドープされて成る電子供給層１を有することを特徴とす
る。
を提供する。 【解決手段】 ＧａＮ系化合物半導体から成り２次元電
子ガス層が形成される活性層２と、活性層２の上層にｎ
型不純物を拡散したＧａＮまたはＡｌＧａＮにＡｓおよ
び／またはＰが１×１０18〜１×１０20ｃｍ-3の濃度で
ドープされて成る電子供給層１を有することを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明はＧａＮ系化合物半導
体装置に関し、さらに詳しくは高電子移動度トランジス
タ（ＨＥＭＴ）に使用できる半導体装置に関する。
体装置に関し、さらに詳しくは高電子移動度トランジス
タ（ＨＥＭＴ）に使用できる半導体装置に関する。
【０００２】
【従来の技術】近年、Ｓｉに比べて電子移動度の大きい
ＧａＡｓに着目して、半絶縁性の基板の表面に高純度の
ＧａＡｓ層（活性層）を形成し、さらにその上層にｎ型
不純物を拡散したＡｌＧａＡｓ層（電子供給層）をヘテ
ロ接合した素子構造を有する高電子移動度トランジスタ
（以下、「ＨＥＭＴ」という）の開発が行われている。
ＧａＡｓに着目して、半絶縁性の基板の表面に高純度の
ＧａＡｓ層（活性層）を形成し、さらにその上層にｎ型
不純物を拡散したＡｌＧａＡｓ層（電子供給層）をヘテ
ロ接合した素子構造を有する高電子移動度トランジスタ
（以下、「ＨＥＭＴ」という）の開発が行われている。
【０００３】このようなＨＥＭＴにおいては、電子供給
層中のドナーがイオン化して電子が発生し、この電子が
電子親和力の大きなＧａＡｓから成る活性層に移って、
電子供給層と接する活性層の表層に、いわゆる２次元電
子ガス層が形成される。そして、上記２次元電子ガス層
は高純度なＧａＡｓ層中に存在しているため、イオン化
したドナーによって電子がクーロン散乱を受ける問題は
なく、上記２次元電子ガス層が高移動度チャンネルとな
ってトランジスタを動作させることができる。従って、
このような素子構造を有するＨＥＭＴは高出力マイクロ
波素子として期待されている。
層中のドナーがイオン化して電子が発生し、この電子が
電子親和力の大きなＧａＡｓから成る活性層に移って、
電子供給層と接する活性層の表層に、いわゆる２次元電
子ガス層が形成される。そして、上記２次元電子ガス層
は高純度なＧａＡｓ層中に存在しているため、イオン化
したドナーによって電子がクーロン散乱を受ける問題は
なく、上記２次元電子ガス層が高移動度チャンネルとな
ってトランジスタを動作させることができる。従って、
このような素子構造を有するＨＥＭＴは高出力マイクロ
波素子として期待されている。
【０００４】さらに最近では、ＧａＮを利用したＨＥＭ
Ｔの開発も行われている。ＧａＮは結晶中の電子移動度
はＧａＡｓに比べて低いものの、ヘテロ接合させた場合
に上記２次元電子ガス層に閉じ込められる電子密度がＧ
ａＡｓより約１０倍大きく、極めて実現性の高いＨＥＭ
Ｔを製造することができる。このようなＧａＮ系化合物
を用いたＨＥＭＴの素子構造の一例を図４に示す。
Ｔの開発も行われている。ＧａＮは結晶中の電子移動度
はＧａＡｓに比べて低いものの、ヘテロ接合させた場合
に上記２次元電子ガス層に閉じ込められる電子密度がＧ
ａＡｓより約１０倍大きく、極めて実現性の高いＨＥＭ
Ｔを製造することができる。このようなＧａＮ系化合物
を用いたＨＥＭＴの素子構造の一例を図４に示す。
【０００５】図４において、サファイアから成る半絶縁
性基板１６の表面に、ＡｌＮバッファ層１４が形成さ
れ、さらにその上層に高純度ＧａＮ層（活性層）１２
と、ｎ型のＡｌＧａＮ層（電子供給層）１０がこの順で
形成されている。そして、電子供給層１０の上層にはＳ
ｉＯ2から成る酸化膜２２が形成され、その一部をエッ
チングしてＡｕＧｅ／Ｎｉから成るソース電極２０ａ、
ドレイン電極２０ｂ、およびゲート電極２０ｃが電子供
給層１０の上に形成されている。
性基板１６の表面に、ＡｌＮバッファ層１４が形成さ
れ、さらにその上層に高純度ＧａＮ層（活性層）１２
と、ｎ型のＡｌＧａＮ層（電子供給層）１０がこの順で
形成されている。そして、電子供給層１０の上層にはＳ
ｉＯ2から成る酸化膜２２が形成され、その一部をエッ
チングしてＡｕＧｅ／Ｎｉから成るソース電極２０ａ、
ドレイン電極２０ｂ、およびゲート電極２０ｃが電子供
給層１０の上に形成されている。
【０００６】この素子では、電子供給層１０の電子が活
性層１２に移り、電子供給層１０と接する活性層１２の
表層にはこれらの電子から成る２次元電子ガス層eが形
成されてチャンネルとなっている。この場合、２次元電
子ガス層eにおいて電子を高速で移動させるためには、
活性層１２の結晶中に電子の移動を妨げる不純物や結晶
欠陥がないことが必要である。
性層１２に移り、電子供給層１０と接する活性層１２の
表層にはこれらの電子から成る２次元電子ガス層eが形
成されてチャンネルとなっている。この場合、２次元電
子ガス層eにおいて電子を高速で移動させるためには、
活性層１２の結晶中に電子の移動を妨げる不純物や結晶
欠陥がないことが必要である。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たＧａＮ結晶をエピタキシャル成長させる場合、ＧａＮ
結晶中のＮ原子の蒸気圧がＧａ原子の蒸気圧に比べて高
いためにＮ原子が選択的に蒸発してしまい、結晶中に空
孔が発生するという問題が生じる。そして、上記空孔の
発生に伴って結晶中に多量の格子欠陥が生起され、格子
振動によって電子の散乱源となるので、結晶中の電子移
動度が低下することになる。
たＧａＮ結晶をエピタキシャル成長させる場合、ＧａＮ
結晶中のＮ原子の蒸気圧がＧａ原子の蒸気圧に比べて高
いためにＮ原子が選択的に蒸発してしまい、結晶中に空
孔が発生するという問題が生じる。そして、上記空孔の
発生に伴って結晶中に多量の格子欠陥が生起され、格子
振動によって電子の散乱源となるので、結晶中の電子移
動度が低下することになる。
【０００８】一般に、III−Ｖ族化合物のエピタキシャ
ル成長においては、蒸気圧の高いＶ族元素が選択的に蒸
発して結晶に格子欠陥が生じるのを防止するため、成長
室の雰囲気中にＶ族元素の蒸気を導入してＶ族元素の蒸
発を補償する、いわゆる蒸気圧制御法が用いられてい
る。しかしながら、この方法によってＧａＡｓやＧａＰ
の完全結晶を得ることはできるものの、ＡｓやＰに比べ
てさらに蒸気圧が高いＮ原子から構成されるＧａＮの完
全結晶を得るのは困難であり、ＧａＮ系化合物半導体の
格子欠陥を低減させるには至っていない。
ル成長においては、蒸気圧の高いＶ族元素が選択的に蒸
発して結晶に格子欠陥が生じるのを防止するため、成長
室の雰囲気中にＶ族元素の蒸気を導入してＶ族元素の蒸
発を補償する、いわゆる蒸気圧制御法が用いられてい
る。しかしながら、この方法によってＧａＡｓやＧａＰ
の完全結晶を得ることはできるものの、ＡｓやＰに比べ
てさらに蒸気圧が高いＮ原子から構成されるＧａＮの完
全結晶を得るのは困難であり、ＧａＮ系化合物半導体の
格子欠陥を低減させるには至っていない。
【０００９】本発明は、上記した問題を解決することが
できるＧａＮ系化合物半導体装置の提供を目的とする。
できるＧａＮ系化合物半導体装置の提供を目的とする。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ために、請求項１記載の本発明においては、ＧａＮ系化
合物半導体から成り２次元電子ガス層が形成される活性
層と、前記活性層の上層にｎ型不純物を拡散したＧａＮ
またはＡｌＧａＮにＡｓおよび／またはＰが１×１０18
〜１×１０20ｃｍ-3の濃度でドープされて成る電子供給
層を有することを特徴とするＧａＮ系化合物半導体装置
が提供される。
ために、請求項１記載の本発明においては、ＧａＮ系化
合物半導体から成り２次元電子ガス層が形成される活性
層と、前記活性層の上層にｎ型不純物を拡散したＧａＮ
またはＡｌＧａＮにＡｓおよび／またはＰが１×１０18
〜１×１０20ｃｍ-3の濃度でドープされて成る電子供給
層を有することを特徴とするＧａＮ系化合物半導体装置
が提供される。
【００１１】また、請求項２記載の本発明においては、
前記活性層と前記電子供給層の少なくとも一方には、さ
らにＩｎがドープされていることを特徴とするＧａＮ系
化合物半導体装置が提供される。さらに、請求項３記載
の本発明においては、前記活性層にＩｎxＧａ1-xＮ1-y-
zＡｓyＰz（ただし、０≦ｘ≦０．７，０≦ｙ≦０．
３，０≦ｚ≦０．３）で表される化合物半導体を用いる
ことを特徴とするＧａＮ系化合物半導体装置が提供され
る。
前記活性層と前記電子供給層の少なくとも一方には、さ
らにＩｎがドープされていることを特徴とするＧａＮ系
化合物半導体装置が提供される。さらに、請求項３記載
の本発明においては、前記活性層にＩｎxＧａ1-xＮ1-y-
zＡｓyＰz（ただし、０≦ｘ≦０．７，０≦ｙ≦０．
３，０≦ｚ≦０．３）で表される化合物半導体を用いる
ことを特徴とするＧａＮ系化合物半導体装置が提供され
る。
【００１２】
【発明の実施の形態】本発明は、ＧａＮ系化合物半導体
をＨＥＭＴ素子に用いる場合において、２次元電子ガス
層が形成される活性層のみならず、その上層の電子供給
層の格子欠陥をも低減させることによって、電子移動度
を向上させることを特徴とする。さらに、活性層のバン
ドギャップを電子供給層に比べて低下させ、電子の２次
元電子ガス層への閉じ込め効果を増大させることを特徴
とする。本発明の半導体装置の構造を図１に示す。
をＨＥＭＴ素子に用いる場合において、２次元電子ガス
層が形成される活性層のみならず、その上層の電子供給
層の格子欠陥をも低減させることによって、電子移動度
を向上させることを特徴とする。さらに、活性層のバン
ドギャップを電子供給層に比べて低下させ、電子の２次
元電子ガス層への閉じ込め効果を増大させることを特徴
とする。本発明の半導体装置の構造を図１に示す。
【００１３】図１において、半絶縁性のＳｉ基板８の表
面に、ＧａＮバッファ層６と高純度ＧａＮ層４がこの順
で形成されている。基板８は、半絶縁性の材料であれば
よく、Ｓｉの他に、例えばサファイア（Ａｌ2Ｏ3）を用
いることができる。バッファ層６は、その上層に各種の
膜をエピタキシャル形成させる際に、界面での結晶配列
の不整合を防止するためのものであり、例えばＧａＮや
ＡｌＮを用いることができる。
面に、ＧａＮバッファ層６と高純度ＧａＮ層４がこの順
で形成されている。基板８は、半絶縁性の材料であれば
よく、Ｓｉの他に、例えばサファイア（Ａｌ2Ｏ3）を用
いることができる。バッファ層６は、その上層に各種の
膜をエピタキシャル形成させる際に、界面での結晶配列
の不整合を防止するためのものであり、例えばＧａＮや
ＡｌＮを用いることができる。
【００１４】また、高純度ＧａＮ層４は、その上層にエ
ピタキシャル形成させる膜の結晶性を向上させるための
ものである。そして、ＧａＮ層４の上層には活性層２が
形成されている。活性層２は、ＧａＮ系化合物半導体か
ら成っていて、具体的にはＧａＮＡｓ、ＧａＮＰ、また
はＧａＮＡｓＰで表される化合物を用いることができ
る。
ピタキシャル形成させる膜の結晶性を向上させるための
ものである。そして、ＧａＮ層４の上層には活性層２が
形成されている。活性層２は、ＧａＮ系化合物半導体か
ら成っていて、具体的にはＧａＮＡｓ、ＧａＮＰ、また
はＧａＮＡｓＰで表される化合物を用いることができ
る。
【００１５】ここで、上記化合物の組成をＧａＮ1-x-y
ＡｓxＰyで表した場合に、０≦ｘ≦０．５、０≦ｙ≦
０．３の関係式を満たしているのが好ましい（ただし、
ｘとｙが同時に０となることはない）。ＡｓおよびＰが
この関係式で規定される量より少ない場合には、結晶の
格子欠陥が増加して電子移動度が低下するとともに、バ
ンドギャップを低下させることができなくなる。一方、
ＡｓおよびＰの量が多い場合には、結晶性が低下して結
晶の相分離が起こり、均一な混晶が得られなくなるから
である。
ＡｓxＰyで表した場合に、０≦ｘ≦０．５、０≦ｙ≦
０．３の関係式を満たしているのが好ましい（ただし、
ｘとｙが同時に０となることはない）。ＡｓおよびＰが
この関係式で規定される量より少ない場合には、結晶の
格子欠陥が増加して電子移動度が低下するとともに、バ
ンドギャップを低下させることができなくなる。一方、
ＡｓおよびＰの量が多い場合には、結晶性が低下して結
晶の相分離が起こり、均一な混晶が得られなくなるから
である。
【００１６】さらに、活性層２の上層には電子供給層１
が形成されている。電子供給層１は、ｎ型不純物を拡散
したＧａＮまたはＡｌＧａＮにＡｓおよび／またはＰが
１×１０18〜１×１０20ｃｍ-3の濃度でドープされてい
る。ここで、ｎ型不純物としては、例えばＳｉ、Ｓｎ、
Ｇｅを用いることができる。ＡｓおよびＰのドーパント
濃度が１×１０18ｃｍ-3より低い場合には、ＧａＮ結晶
中の格子欠陥を低減させることができず、電子移動度が
低下する。一方、ドーパント濃度が１×１０20ｃｍ-3を
超える場合には、電子供給層１のバンドギャップ等の特
性が変化してしまう。なお、ＡｓおよびＰを同時にドー
プする場合には、両者の濃度の合計が上記範囲となって
いることが必要である。
が形成されている。電子供給層１は、ｎ型不純物を拡散
したＧａＮまたはＡｌＧａＮにＡｓおよび／またはＰが
１×１０18〜１×１０20ｃｍ-3の濃度でドープされてい
る。ここで、ｎ型不純物としては、例えばＳｉ、Ｓｎ、
Ｇｅを用いることができる。ＡｓおよびＰのドーパント
濃度が１×１０18ｃｍ-3より低い場合には、ＧａＮ結晶
中の格子欠陥を低減させることができず、電子移動度が
低下する。一方、ドーパント濃度が１×１０20ｃｍ-3を
超える場合には、電子供給層１のバンドギャップ等の特
性が変化してしまう。なお、ＡｓおよびＰを同時にドー
プする場合には、両者の濃度の合計が上記範囲となって
いることが必要である。
【００１７】このように、電子供給層１と活性層２をヘ
テロ接合することによって、電子供給層１から活性層２
へ電子が移り、活性層２の表層に２次元電子ガス層eが
形成される。さらに、電子供給層１に酸化膜を成膜し、
その一部をエッチングして、図示しないソース電極、ド
レイン電極、およびゲート電極を電子供給層１の表面に
装荷することにより、ＨＥＭＴを作成することができ
る．本発明の半導体装置においては、少なくとも活性層
２とその上層に電子供給層１を有していればよく、活性
層２の下層には種々の皮膜が形成されていてもよい。
テロ接合することによって、電子供給層１から活性層２
へ電子が移り、活性層２の表層に２次元電子ガス層eが
形成される。さらに、電子供給層１に酸化膜を成膜し、
その一部をエッチングして、図示しないソース電極、ド
レイン電極、およびゲート電極を電子供給層１の表面に
装荷することにより、ＨＥＭＴを作成することができ
る．本発明の半導体装置においては、少なくとも活性層
２とその上層に電子供給層１を有していればよく、活性
層２の下層には種々の皮膜が形成されていてもよい。
【００１８】例えば、活性層２の下層にｎ型不純物を拡
散したＧａＮ系化合物半導体膜等を形成させてもよい。
ｎ型不純物を拡散したＧａＮ結晶は、後述するＡｓやＰ
を添加した本発明のＧａＮ系化合物半導体と同様に、Ｎ
原子の蒸発に基づく格子欠陥が低減されているので、そ
の上層の活性層２の電子移動度をさらに向上させること
ができる。
散したＧａＮ系化合物半導体膜等を形成させてもよい。
ｎ型不純物を拡散したＧａＮ結晶は、後述するＡｓやＰ
を添加した本発明のＧａＮ系化合物半導体と同様に、Ｎ
原子の蒸発に基づく格子欠陥が低減されているので、そ
の上層の活性層２の電子移動度をさらに向上させること
ができる。
【００１９】次に、本発明において、活性層２および電
子供給層１を構成するＧａＮ結晶にＡｓおよびＰを添加
することによって、結晶中の格子欠陥が低減する理由に
ついて説明する。上記したように、通常のＧａＮ層にお
いては、Ｎ原子の蒸発に伴って結晶に空孔が発生し、格
子欠陥が形成されて電子を散乱してしまう。一方、Ｇａ
Ｎ結晶にＮ原子より蒸気圧が低いＡｓおよびＰを添加す
ると、Ｎ原子が蒸発した後の空孔にＡｓおよびＰが侵入
して空孔を埋めるため、結果的にＧａＮ結晶中の格子欠
陥が低減することになる。さらに、ＡｓおよびＰは、Ｎ
原子と物理・化学的性質が近似しているＶ族元素である
ので、ＧａＮ結晶の特性を劣化させることもない。
子供給層１を構成するＧａＮ結晶にＡｓおよびＰを添加
することによって、結晶中の格子欠陥が低減する理由に
ついて説明する。上記したように、通常のＧａＮ層にお
いては、Ｎ原子の蒸発に伴って結晶に空孔が発生し、格
子欠陥が形成されて電子を散乱してしまう。一方、Ｇａ
Ｎ結晶にＮ原子より蒸気圧が低いＡｓおよびＰを添加す
ると、Ｎ原子が蒸発した後の空孔にＡｓおよびＰが侵入
して空孔を埋めるため、結果的にＧａＮ結晶中の格子欠
陥が低減することになる。さらに、ＡｓおよびＰは、Ｎ
原子と物理・化学的性質が近似しているＶ族元素である
ので、ＧａＮ結晶の特性を劣化させることもない。
【００２０】この結果、２次元電子ガス層中の電子は結
晶中の格子欠陥によって散乱されることがなく、高移動
度チャンネルとなってＨＥＭＴを動作させることができ
るようになる。さらに、本発明において、活性層２のバ
ンドギャップを電子供給層１に比べて低下させて、２次
元電子層eへの電子の閉じ込め効果を増大させる機構に
ついて説明する。
晶中の格子欠陥によって散乱されることがなく、高移動
度チャンネルとなってＨＥＭＴを動作させることができ
るようになる。さらに、本発明において、活性層２のバ
ンドギャップを電子供給層１に比べて低下させて、２次
元電子層eへの電子の閉じ込め効果を増大させる機構に
ついて説明する。
【００２１】活性層２を構成するＧａＮ結晶にＡｓおよ
びＰを添加すると、この半導体は直接遷移型半導体とな
って、そのバンドギャップはＧａＮ結晶単体の値である
３．４ｅＶから、最低１．０ｅＶまで低下する。図２
は、本発明の半導体装置のエネルギーバンドを模式的に
示している。図２において、電子供給層１のバンドギャ
ップをＥ1、高純度ＧａＮ層４のバンドギャップをＥ4と
する。ＡｓおよびＰを添加した活性層２のバンドギャッ
プはＥ2となっていて、電子供給層１との接合面で大き
なバンドエネルギの不連続が生じている。従って、活性
層２には、電子供給層１から供給された多数の電子９が
閉じ込めれられ、２次元電子ガス層eが形成されること
になる。
びＰを添加すると、この半導体は直接遷移型半導体とな
って、そのバンドギャップはＧａＮ結晶単体の値である
３．４ｅＶから、最低１．０ｅＶまで低下する。図２
は、本発明の半導体装置のエネルギーバンドを模式的に
示している。図２において、電子供給層１のバンドギャ
ップをＥ1、高純度ＧａＮ層４のバンドギャップをＥ4と
する。ＡｓおよびＰを添加した活性層２のバンドギャッ
プはＥ2となっていて、電子供給層１との接合面で大き
なバンドエネルギの不連続が生じている。従って、活性
層２には、電子供給層１から供給された多数の電子９が
閉じ込めれられ、２次元電子ガス層eが形成されること
になる。
【００２２】一方、ＡｓおよびＰを添加しない場合、活
性層２のバンドギャップＥ2は図示仮想線で表されるよ
うになり、電子供給層１とのバンドエネルギの不連続は
小さくなって、閉じ込められる電子の数が少なくなる。
このように、ＧａＮ結晶にＡｓおよびＰを添加したもの
を活性層２に用いることによって、２次元電子ガス層e
に閉じ込められる電子密度を向上させることができる。
性層２のバンドギャップＥ2は図示仮想線で表されるよ
うになり、電子供給層１とのバンドエネルギの不連続は
小さくなって、閉じ込められる電子の数が少なくなる。
このように、ＧａＮ結晶にＡｓおよびＰを添加したもの
を活性層２に用いることによって、２次元電子ガス層e
に閉じ込められる電子密度を向上させることができる。
【００２３】さらに、本発明においては、活性層２と電
子供給層１の少なくとも一方に、さらにＩｎをドープし
てもよい。ＩｎＧａＮ結晶中では、電子移動度がＧａＮ
結晶単体の約３倍（３０００ｃｍ2／Ｖ・ｓｅｃ）に向
上すると考えられるからである。活性層２におけるＩｎ
の添加量は、結晶の組成をＩｎxＧａ1-xＮ1-y-zＡｓyＰ
zで表した場合に、０≦ｘ≦０．７、０≦ｙ≦０．５、
０≦ｚ≦０．３の関係式を満たすのが望ましい（ただ
し、ｙとｚが同時に０となることはない）。Ｉｎの添加
量がこの関係式で規定される量より少ない場合には上記
効果が十分に得られず、添加量が多い場合には結晶の混
晶が不均一となり結晶性が低下するからである。
子供給層１の少なくとも一方に、さらにＩｎをドープし
てもよい。ＩｎＧａＮ結晶中では、電子移動度がＧａＮ
結晶単体の約３倍（３０００ｃｍ2／Ｖ・ｓｅｃ）に向
上すると考えられるからである。活性層２におけるＩｎ
の添加量は、結晶の組成をＩｎxＧａ1-xＮ1-y-zＡｓyＰ
zで表した場合に、０≦ｘ≦０．７、０≦ｙ≦０．５、
０≦ｚ≦０．３の関係式を満たすのが望ましい（ただ
し、ｙとｚが同時に０となることはない）。Ｉｎの添加
量がこの関係式で規定される量より少ない場合には上記
効果が十分に得られず、添加量が多い場合には結晶の混
晶が不均一となり結晶性が低下するからである。
【００２４】また、電子供給層１におけるＩｎの添加量
は、１×１０18〜１×１０21ｃｍ-3となっているのが好
ましい。添加量がこの範囲より少ない場合には上記効果
が十分に得られず、添加量が多い場合には大きなバンド
ギャップの差が得にくいからである。本発明の半導体装
置は、有機金属による分子線エピタキシ法（ＭＢＥ）に
よって形成すればよく、また、有機金属を用いた化学気
相蒸着法（ＭＯＣＶＤ）で形成することもできる。
は、１×１０18〜１×１０21ｃｍ-3となっているのが好
ましい。添加量がこの範囲より少ない場合には上記効果
が十分に得られず、添加量が多い場合には大きなバンド
ギャップの差が得にくいからである。本発明の半導体装
置は、有機金属による分子線エピタキシ法（ＭＢＥ）に
よって形成すればよく、また、有機金属を用いた化学気
相蒸着法（ＭＯＣＶＤ）で形成することもできる。
【００２５】以下に、図１で示した半導体装置をＭＢＥ
によって製造する場合の方法を説明する。まず、所定の
ＭＢＥ装置に基板８を設置する。基板温度は８５０℃程
度とするのがよい。そして、Ｇａのソースとして例えば
金属Ｇａもしくはトリメチルガリウムを、Ｎのソースと
して例えばジメチルヒドラジンもしくはアンモニアを用
い、基板８上にバッファ層６、およびＧａＮ層４を成長
させる。
によって製造する場合の方法を説明する。まず、所定の
ＭＢＥ装置に基板８を設置する。基板温度は８５０℃程
度とするのがよい。そして、Ｇａのソースとして例えば
金属Ｇａもしくはトリメチルガリウムを、Ｎのソースと
して例えばジメチルヒドラジンもしくはアンモニアを用
い、基板８上にバッファ層６、およびＧａＮ層４を成長
させる。
【００２６】次に、Ｇａのソースとして例えば金属Ｇａ
もしくはトリメチルガリウムを、Ｎのソースとして例え
ばジメチルヒドラジンもしくはアンモニアを、Ａｓのソ
ースとして例えばアルシン（ＡｓＨ3）、金属Ａｓもし
くはトリメチルヒ素を、Ｐのソースとして例えばホスフ
ィン（ＰＨ3）、金属Ｐもしくはトリメチルリンを用
い、ＧａＮ層４上に、ＧａＮＡｓＰから成る活性層２を
成長させる。
もしくはトリメチルガリウムを、Ｎのソースとして例え
ばジメチルヒドラジンもしくはアンモニアを、Ａｓのソ
ースとして例えばアルシン（ＡｓＨ3）、金属Ａｓもし
くはトリメチルヒ素を、Ｐのソースとして例えばホスフ
ィン（ＰＨ3）、金属Ｐもしくはトリメチルリンを用
い、ＧａＮ層４上に、ＧａＮＡｓＰから成る活性層２を
成長させる。
【００２７】さらに、上記Ｇａ、Ｎ、ＡｓおよびＰの分
子ビームに加えて、Ａｌソースとして例えば金属Ａｌも
しくはトリメチルアルミニウムを、Ｓｉソースとして例
えば金属Ｓｉもしくはシラン（ＳｉＨ4）を用い、活性
層２上に、ｎ型ＡｌＧａＮ系化合物から成る電子供給層
１を成長させる。なお、活性層２および電子供給層１を
成長させる際に、ＡｓおよびＰの供給圧力を変えてＡｓ
およびＰの添加量を調整することができる。またＡｓお
よびＰの噴出セルのシャッタを適宜閉じることによっ
て、ＡｓまたはＰのみを添加した膜を成長させることも
できる。さらに、電子供給層１を成長させる際にＡｌの
噴出セルのシャッタを閉じることによって、ｎ型ＧａＮ
層を成膜させることもできる。
子ビームに加えて、Ａｌソースとして例えば金属Ａｌも
しくはトリメチルアルミニウムを、Ｓｉソースとして例
えば金属Ｓｉもしくはシラン（ＳｉＨ4）を用い、活性
層２上に、ｎ型ＡｌＧａＮ系化合物から成る電子供給層
１を成長させる。なお、活性層２および電子供給層１を
成長させる際に、ＡｓおよびＰの供給圧力を変えてＡｓ
およびＰの添加量を調整することができる。またＡｓお
よびＰの噴出セルのシャッタを適宜閉じることによっ
て、ＡｓまたはＰのみを添加した膜を成長させることも
できる。さらに、電子供給層１を成長させる際にＡｌの
噴出セルのシャッタを閉じることによって、ｎ型ＧａＮ
層を成膜させることもできる。
【００２８】活性層２および電子供給層１に、さらにＩ
ｎを添加した膜を成長させる場合には、上記各ソースに
加えて、Ｉｎソースとして例えば金属Ｉｎもしくはトリ
メチルインジウムを用いればよい。そして、上記半導体
装置の表面に酸化膜を形成させる。酸化膜としては、例
えばプラズマＣＶＤによって成長させたＳｉＯ2膜を用
いることができる。さらに、酸化膜表面をマスクし、レ
ジストによって所定のパターンを作成しエッチングを行
う。
ｎを添加した膜を成長させる場合には、上記各ソースに
加えて、Ｉｎソースとして例えば金属Ｉｎもしくはトリ
メチルインジウムを用いればよい。そして、上記半導体
装置の表面に酸化膜を形成させる。酸化膜としては、例
えばプラズマＣＶＤによって成長させたＳｉＯ2膜を用
いることができる。さらに、酸化膜表面をマスクし、レ
ジストによって所定のパターンを作成しエッチングを行
う。
【００２９】さらに、ＳｉＯ2膜をエッチングして露出
させた電子供給層１の表面に、例えばＮｉ下地層の上に
ＡｕＧｅ層を蒸着して電極（ソース電極、ドレイン電
極、ゲート電極）を形成させて、本発明の半導体装置を
用いたＨＥＭＴが製造される。
させた電子供給層１の表面に、例えばＮｉ下地層の上に
ＡｕＧｅ層を蒸着して電極（ソース電極、ドレイン電
極、ゲート電極）を形成させて、本発明の半導体装置を
用いたＨＥＭＴが製造される。
【００３０】
【実施例】実施例１ ＭＢＥによって、図３で示した半導体装置を製造した。
まず、所定のＭＢＥ装置内にＳｉ基板８を設置した。Ｇ
ａのソースとして金属Ｇａ（５×１０-7Torr）、Ｎのソ
ースとしてジメチルヒドラジン（５×１０-5Torr）を用
い、温度６４０℃で基板８上に厚さ５０Åのバッファ層
６を成膜した。
まず、所定のＭＢＥ装置内にＳｉ基板８を設置した。Ｇ
ａのソースとして金属Ｇａ（５×１０-7Torr）、Ｎのソ
ースとしてジメチルヒドラジン（５×１０-5Torr）を用
い、温度６４０℃で基板８上に厚さ５０Åのバッファ層
６を成膜した。
【００３１】次に、これらの供給を停止して温度を８５
０℃に昇温してから、Ｇａのソースとして金属Ｇａ（５
×１０-7Torr）、Ｎのソースとしてアンモニア（５×１
０-5Torr）を用い、バッファ層６上に厚さ１μｍの高純
度ＧａＮ層４を成膜した。そして、金属Ｇａを上記圧力
で供給し、アンモニアの供給圧力を２×１０-5Torrに減
圧しながら、さらにＡｓのソースとしてアルシン（３×
１０-7Torr）、Ｐのソースとしてホスフィン（４×１０
-8Torr）、ｎ型不純物としてＳｉ（４×１０-9Torr）を
用いて、高純度ＧａＮ層４上に厚さ２０００Åのｎ型不
純物拡散層３を成膜した。このｎ型不純物拡散層３の組
成は、ＧａＮ0.88Ａｓ0.1Ｐ0.02となっている。
０℃に昇温してから、Ｇａのソースとして金属Ｇａ（５
×１０-7Torr）、Ｎのソースとしてアンモニア（５×１
０-5Torr）を用い、バッファ層６上に厚さ１μｍの高純
度ＧａＮ層４を成膜した。そして、金属Ｇａを上記圧力
で供給し、アンモニアの供給圧力を２×１０-5Torrに減
圧しながら、さらにＡｓのソースとしてアルシン（３×
１０-7Torr）、Ｐのソースとしてホスフィン（４×１０
-8Torr）、ｎ型不純物としてＳｉ（４×１０-9Torr）を
用いて、高純度ＧａＮ層４上に厚さ２０００Åのｎ型不
純物拡散層３を成膜した。このｎ型不純物拡散層３の組
成は、ＧａＮ0.88Ａｓ0.1Ｐ0.02となっている。
【００３２】さらに、Ｓｉの供給を止め、他のソースは
上記圧力のまま供給して、ＧａＮＡｓＰ層３の上に厚さ
１００Åの活性層２を成膜した。この活性層２はｎ型不
純物を含有せず、その組成は、ＧａＮ0.8Ａｓ0.15Ｐ
0.05となっている。ここで、これらの供給を停止して温
度を８００℃に降温してから、Ａｌのソースとして金属
Ａｌ（１×１０-7Torr）、Ｇａのソースとして金属Ｇａ
（５×１０ -7Torr）、Ｎのソースとしてアンモニア（５
×１０-5Torr）、Ａｓのソースとしてアルシン（８×１
０-9Torr）、Ｐのソースとしてホスフィン（７×１０-9
Torr）を用い、さらにｎ型不純物としてＳｉ（８×１０
-9Torr）を用いて、活性層２の上に厚さ５００Åの電子
供給層１を成膜した。
上記圧力のまま供給して、ＧａＮＡｓＰ層３の上に厚さ
１００Åの活性層２を成膜した。この活性層２はｎ型不
純物を含有せず、その組成は、ＧａＮ0.8Ａｓ0.15Ｐ
0.05となっている。ここで、これらの供給を停止して温
度を８００℃に降温してから、Ａｌのソースとして金属
Ａｌ（１×１０-7Torr）、Ｇａのソースとして金属Ｇａ
（５×１０ -7Torr）、Ｎのソースとしてアンモニア（５
×１０-5Torr）、Ａｓのソースとしてアルシン（８×１
０-9Torr）、Ｐのソースとしてホスフィン（７×１０-9
Torr）を用い、さらにｎ型不純物としてＳｉ（８×１０
-9Torr）を用いて、活性層２の上に厚さ５００Åの電子
供給層１を成膜した。
【００３３】以上のようにして、ＡｌＧａＮ／ＧａＮＡ
ｓＰ系の半導体装置を製造した。この半導体装置の表面
を光学顕微鏡で観察したところ、極めて平滑となってい
た。次に、この半導体装置の電子移動度をホール測定に
よって測定したところ、室温（３００Ｋ）で６００ｃｍ
2／Ｖ・ｓｅｃ、７７Ｋで７８００ｃｍ2／Ｖ・ｓｅｃと
なった。ホール測定は、試料を５ｍｍ角程度の大きさに
切り出して四隅に電極を取り付け、３Ｋガウス程度の磁
場中に設置して、磁場をかけたときとかけないときの各
電極間の電位差を比較し、磁場によるホール起電力を求
めることによって半導体の移動度およびキャリア濃度を
求める方法である。
ｓＰ系の半導体装置を製造した。この半導体装置の表面
を光学顕微鏡で観察したところ、極めて平滑となってい
た。次に、この半導体装置の電子移動度をホール測定に
よって測定したところ、室温（３００Ｋ）で６００ｃｍ
2／Ｖ・ｓｅｃ、７７Ｋで７８００ｃｍ2／Ｖ・ｓｅｃと
なった。ホール測定は、試料を５ｍｍ角程度の大きさに
切り出して四隅に電極を取り付け、３Ｋガウス程度の磁
場中に設置して、磁場をかけたときとかけないときの各
電極間の電位差を比較し、磁場によるホール起電力を求
めることによって半導体の移動度およびキャリア濃度を
求める方法である。
【００３４】さらに、この半導体の結晶性をフォトルミ
ネッセンスにより評価した。室温で励起光にＨｅ−Ｃｄ
レーザを用い、３５０〜８００ｎｍの波長範囲で測定を
行ったが、ＧａＮ結晶の格子欠陥に基づく深い準位の発
光は測定されなかった。
ネッセンスにより評価した。室温で励起光にＨｅ−Ｃｄ
レーザを用い、３５０〜８００ｎｍの波長範囲で測定を
行ったが、ＧａＮ結晶の格子欠陥に基づく深い準位の発
光は測定されなかった。
【００３５】実施例２次に、図３で示したＡｌＧａＮ／
ＩｎＧａＮＡｓＰ系の半導体装置を製造した。まず、Ｍ
ＢＥによって実施例と同一条件で、Ｓｉ基板８上に、Ｇ
ａＮバッファ層６および高純度ＧａＮ層４を成膜した。
次に、温度８５０℃において、Ｇａのソースとして金属
Ｇａ（５×１０-7Torr）、Ｎのソースとしてアンモニア
（２×１０-5Torr）、Ａｓのソースとしてアルシン（２
×１０-8Torr）、Ｐのソースとしてホスフィン（２×１
０-8Torr）、Ｉｎのソースとして金属Ｉｎ（１×１０-7
Torr）を用い、さらにｎ型不純物としてＳｉ（４×１０
-9Torr）を用いて、高純度ＧａＮ層４上に厚さ２０００
Åのｎ型不純物拡散層３を成膜した。このｎ型不純物拡
散層３の組成は、Ｉｎ0.1Ｇａ0.9Ｎ0.98Ａｓ0.01Ｐ0.01
となっている。
ＩｎＧａＮＡｓＰ系の半導体装置を製造した。まず、Ｍ
ＢＥによって実施例と同一条件で、Ｓｉ基板８上に、Ｇ
ａＮバッファ層６および高純度ＧａＮ層４を成膜した。
次に、温度８５０℃において、Ｇａのソースとして金属
Ｇａ（５×１０-7Torr）、Ｎのソースとしてアンモニア
（２×１０-5Torr）、Ａｓのソースとしてアルシン（２
×１０-8Torr）、Ｐのソースとしてホスフィン（２×１
０-8Torr）、Ｉｎのソースとして金属Ｉｎ（１×１０-7
Torr）を用い、さらにｎ型不純物としてＳｉ（４×１０
-9Torr）を用いて、高純度ＧａＮ層４上に厚さ２０００
Åのｎ型不純物拡散層３を成膜した。このｎ型不純物拡
散層３の組成は、Ｉｎ0.1Ｇａ0.9Ｎ0.98Ａｓ0.01Ｐ0.01
となっている。
【００３６】さらに、Ｓｉの供給を止め、他のソースは
上記圧力のまま供給して、ｎ型不純物拡散層３の上に厚
さ１００Åの活性層２を成膜した。この活性層２はｎ型
不純物を含有せず、その組成は、Ｉｎ0.1Ｇａ0.9Ｎ0.98
Ａｓ0.01Ｐ0.01となっている。次に、実施例１と同様の
条件で、活性層２の上に電子供給層１を成膜した。
上記圧力のまま供給して、ｎ型不純物拡散層３の上に厚
さ１００Åの活性層２を成膜した。この活性層２はｎ型
不純物を含有せず、その組成は、Ｉｎ0.1Ｇａ0.9Ｎ0.98
Ａｓ0.01Ｐ0.01となっている。次に、実施例１と同様の
条件で、活性層２の上に電子供給層１を成膜した。
【００３７】この半導体装置の表面を光学顕微鏡で観察
したところ、極めて平滑でとなっていた。次に、この半
導体装置の電子移動度を測定したところ、室温（３００
Ｋ）で５８０ｃｍ2／Ｖ・ｓｅｃ、７７Ｋで７０００ｃ
ｍ2／Ｖ・ｓｅｃとなった。さらに、この半導体の結晶
性をフォトルミネッセンスにより評価したところ、Ｇａ
Ｎ結晶の格子欠陥に基づく深い準位の発光は測定されな
かった。
したところ、極めて平滑でとなっていた。次に、この半
導体装置の電子移動度を測定したところ、室温（３００
Ｋ）で５８０ｃｍ2／Ｖ・ｓｅｃ、７７Ｋで７０００ｃ
ｍ2／Ｖ・ｓｅｃとなった。さらに、この半導体の結晶
性をフォトルミネッセンスにより評価したところ、Ｇａ
Ｎ結晶の格子欠陥に基づく深い準位の発光は測定されな
かった。
【００３８】比較例 実施例１の半導体装置において、活性層２を成膜する際
に、ＡｓおよびＰの供給を停止し、ＧａＮ単体の結晶と
した。その結果、この半導体装置の電子移動度は、室温
（３００Ｋ）で２００ｃｍ2／Ｖ・ｓｅｃ、７７Ｋで８
００ｃｍ2／Ｖ・ｓｅｃとなり、本発明の半導体装置の
値に比べて大幅に低下した。
に、ＡｓおよびＰの供給を停止し、ＧａＮ単体の結晶と
した。その結果、この半導体装置の電子移動度は、室温
（３００Ｋ）で２００ｃｍ2／Ｖ・ｓｅｃ、７７Ｋで８
００ｃｍ2／Ｖ・ｓｅｃとなり、本発明の半導体装置の
値に比べて大幅に低下した。
【００３９】さらに、この半導体の結晶性をフォトルミ
ネッセンスにより評価したところ、ＧａＮ結晶の格子欠
陥に基づく深い準位の発光が測定された。以上のことか
ら、本発明の半導体装置においては、ＧａＮ結晶の格子
欠陥が低減されているために電子の散乱源が減少し、電
子移動度が向上したものと考えられる。
ネッセンスにより評価したところ、ＧａＮ結晶の格子欠
陥に基づく深い準位の発光が測定された。以上のことか
ら、本発明の半導体装置においては、ＧａＮ結晶の格子
欠陥が低減されているために電子の散乱源が減少し、電
子移動度が向上したものと考えられる。
【００４０】なお、本発明においては、上記の皮膜の組
み合わせに限らず、例えばＧａＮ／ＧａＮＡｓＰ系半導
体装置や、ＩｎＡｌＧａＮ／ＩｎＧａＮＡｓ系半導体装
置等を製造することもできる。
み合わせに限らず、例えばＧａＮ／ＧａＮＡｓＰ系半導
体装置や、ＩｎＡｌＧａＮ／ＩｎＧａＮＡｓ系半導体装
置等を製造することもできる。
【００４１】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置は、電子供給層および活性層を構成するＧａ
Ｎ結晶中の格子欠陥を低減させた結果、電子移動度を大
幅に向上させることができ、高電子移動度トランジスタ
（ＨＥＭＴ）に好適に使用できる。
半導体装置は、電子供給層および活性層を構成するＧａ
Ｎ結晶中の格子欠陥を低減させた結果、電子移動度を大
幅に向上させることができ、高電子移動度トランジスタ
（ＨＥＭＴ）に好適に使用できる。
【図１】本発明の半導体装置の一例を示す断面図であ
る。
る。
【図２】本発明の半導体装置のエネルギーバンドを模式
的に示す図である。
的に示す図である。
【図３】本発明の半導体装置の別の例を示す断面図であ
る。
る。
【図４】従来の半導体装置を用いた高電子移動度トラン
ジスタ（ＨＥＭＴ）の一例を示す断面図である。
ジスタ（ＨＥＭＴ）の一例を示す断面図である。
１ 電子供給層 ２ 活性層 ３ ｎ型不純物拡散層 ４ 高純度ＧａＮ層 ６ ＧａＮバッファ層 ８ 基板
Claims (3)
- 【請求項１】 ＧａＮ系化合物半導体から成り２次元電
子ガス層が形成される活性層と、前記活性層の上層にｎ
型不純物を拡散したＧａＮまたはＡｌＧａＮにＡｓおよ
び／またはＰが１×１０18〜１×１０20ｃｍ-3の濃度で
ドープされて成る電子供給層を有することを特徴とする
ＧａＮ系化合物半導体装置。 - 【請求項２】 前記活性層と前記電子供給層の少なくと
も一方には、さらにＩｎがドープされていることを特徴
とする請求項１記載のＧａＮ系化合物半導体装置。 - 【請求項３】 前記活性層にＩｎxＧａ1-xＮ1-y-zＡｓy
Ｐz（ただし、０≦ｘ≦０．７，０≦ｙ≦０．３，０≦
ｚ≦０．３）で表される化合物半導体を用いることを特
徴とする請求項１または２記載のＧａＮ系化合物半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23454898A JP3547320B2 (ja) | 1998-08-20 | 1998-08-20 | ＧａＮ系化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23454898A JP3547320B2 (ja) | 1998-08-20 | 1998-08-20 | ＧａＮ系化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068497A true JP2000068497A (ja) | 2000-03-03 |
| JP3547320B2 JP3547320B2 (ja) | 2004-07-28 |
Family
ID=16972757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23454898A Expired - Lifetime JP3547320B2 (ja) | 1998-08-20 | 1998-08-20 | ＧａＮ系化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3547320B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531718B2 (en) | 2000-01-13 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2005260002A (ja) * | 2004-03-11 | 2005-09-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2005311028A (ja) * | 2004-04-21 | 2005-11-04 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| WO2010058561A1 (ja) * | 2008-11-21 | 2010-05-27 | パナソニック株式会社 | 電界効果トランジスタ |
| JP2012049465A (ja) * | 2010-08-30 | 2012-03-08 | Advanced Power Device Research Association | 窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法 |
| JP2013514662A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト |
| US9299800B2 (en) | 2010-10-06 | 2016-03-29 | Samsun Electronics Co., Ltd. | Methods of manufacturing high electron mobility transistors |
-
1998
- 1998-08-20 JP JP23454898A patent/JP3547320B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531718B2 (en) | 2000-01-13 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2005260002A (ja) * | 2004-03-11 | 2005-09-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2005311028A (ja) * | 2004-04-21 | 2005-11-04 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
| WO2010058561A1 (ja) * | 2008-11-21 | 2010-05-27 | パナソニック株式会社 | 電界効果トランジスタ |
| JP2013514662A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト |
| JP2012049465A (ja) * | 2010-08-30 | 2012-03-08 | Advanced Power Device Research Association | 窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法 |
| US9299800B2 (en) | 2010-10-06 | 2016-03-29 | Samsun Electronics Co., Ltd. | Methods of manufacturing high electron mobility transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3547320B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531397B2 (en) | Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes | |
| US8592289B2 (en) | Epitaxial wafer, method for manufacturing gallium nitride semiconductor device, gallium nitride semiconductor device and gallium oxide wafer | |
| US8790999B2 (en) | Method for manufacturing nitride semiconductor crystal layer | |
| US6534801B2 (en) | GaN-based high electron mobility transistor | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US20120064653A1 (en) | Nitride semiconductor device and method for growing nitride semiconductor crystal layer | |
| US6489639B1 (en) | High electron mobility transistor | |
| US5945690A (en) | Compound semiconductor device | |
| US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
| EP3501033B1 (en) | Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation | |
| KR20040104959A (ko) | 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물 | |
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US20140014897A1 (en) | Semiconductor light emitting device with doped buffer layer and method of manufacturing the same | |
| US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
| KR20010090165A (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US5738722A (en) | III-V system compound semiconductor device and method for manufacturing the semiconductor device | |
| JP5746927B2 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
| Ohori et al. | Uniform and abrupt InGaP/GaAs selectively doped heterostructures grown by MOVPE for HEMT ICs | |
| Meisch et al. | Doping behavior of GaN grown on patterned sapphire substrates | |
| US20240213327A1 (en) | Superlattice buffer structure and semiconductor device having the same | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| Feng et al. | In0. 49Ga0. 51P/GaAs heterostructures grown by low‐pressure metalorganic chemical vapor deposition | |
| JP2001308315A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040413 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |