JP3030368B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP3030368B2 JP3030368B2 JP5269778A JP26977893A JP3030368B2 JP 3030368 B2 JP3030368 B2 JP 3030368B2 JP 5269778 A JP5269778 A JP 5269778A JP 26977893 A JP26977893 A JP 26977893A JP 3030368 B2 JP3030368 B2 JP 3030368B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- gate electrode
- film
- impurity regions
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Description
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ(TFT)およびその作製方法に関する。本発
明は、特にガラス転移点(歪み温度、歪み点とも言う)
が750℃以下のガラス基板上に形成されるTFTに有
効である。本発明による半導体装置は、液晶ディスプレ
ー等のアクティブマトリクスやイメージセンサー等の駆
動回路、あるいは3次元集積回路に使用されるものであ
る。
晶表示装置やイメージセンサー等の駆動の目的で、TF
T(薄膜トランジスタ)が広く用いられている。特に、
最近は、高速動作の必要から、非晶質珪素を活性層に用
いた非晶質珪素TFTにかわって、より電界移動度の高
い結晶珪素TFTが開発されている。しかしながら、よ
り高度な特性と高い耐久性が必要とされるようになる
と、高抵抗不純物領域(高抵抗ドレイン(HRD))を
有することが必要とされた(例えば、特願平5−214
60、同5−21801、同5−198799)。
HRDの断面図を示す。まず、活性層は低抵抗領域(ソ
ース、ドレイン)1、5とチャネル形成領域3およびそ
の間に形成された高抵抗領域2、4からなっている。そ
して、活性層を覆って、ゲイト絶縁膜6が設けられ、さ
らに、ゲイト電極7がチャネル形成領域上に形成され
る。そして、ゲイト電極を覆って、層間絶縁物8が形成
され、また、低抵抗領域にはソース/ドレインの電極
9、10が接続される。高抵抗領域2、4は選択的に酸
素、窒素、炭素のうちの少なくとも1つの元素を導入さ
れることによって形成された。
程は、フォトリソグラフィー法に頼らざるを得ず、ゲイ
ト電極の端部に自己整合的に高抵抗領域を形成すること
は困難であり、そのため、得られるTFTの歩留りや特
性の均一性が良くなかった。本発明はこのような問題に
鑑みてなされたもので、高抵抗領域を自己整合(セルフ
アライン)的に形成することによって、すなわち、フォ
トリソグラフィー工程を用いることなく該領域を形成す
ることによって、TFTの歩留りと特性の均一性の向上
を図るものである。
(B)に示す。本発明において、高抵抗領域12、14
は、その上に存在するゲイト絶縁膜16とゲイト電極部
(すなわち、ゲイト電極17と、場合によっては、その
表面を覆う陽極酸化膜17’)とによって位置と大きさ
が決定される。
電極部とゲイト絶縁膜を有した状態で活性層21に、例
えば窒素(もちろん、酸素、炭素でもよい)をドーピン
グする。この際にイオンの加速電圧を適当に調節して、
イオンの進入深さを調整すると、ある特定の深さで注入
されるイオンの濃度が最大となる。例えば、80kVの
加速電圧であれば、深さ1000Åの場所でもっとも窒
素イオンの濃度が高くなる。この場合、活性層において
も窒素イオンの濃度が異なる。
ト電極部は3000Å以上あるとする。ゲイト電極部が
十分に厚いので、その下の活性層にはほとんど窒素イオ
ンは注入されない。一方、活性層が露出している領域
(例えば、図のB−B’)では、窒素イオンはほとんど
が通過して、活性層の下の部分に最も濃度の他界領域が
形成される。これに対し、ゲイト電極部はないが、ゲイ
ト絶縁膜が存在する領域(例えば、図のA−A’)で
は、ちょうど、活性層の部分に窒素イオンの濃度が最大
となる。
電極部が存在せず、かつ、ゲイト絶縁膜が存在する部分
にのみ、選択的に窒素イオンを注入し、高抵抗領域を形
成することができる。すなわち、自己整合的に高抵抗領
域を形成することができる。さらに、図4(D)に示す
ように、N型もしくはP型の不純物をドーピングすれ
ば、低抵抗不純物領域11、15と高抵抗不純物領域1
2、14が形成される。もちろん、N型やP型の不純物
ドーピングは上記の窒素イオンの注入の前におこなって
もよい。
の表面にゲイト電極の陽極酸化物17’を形成すること
があるが、その場合には高抵抗領域12とゲイト電極1
7は重ならない、オフセット状態となる。このオフセッ
トの大きさxは陽極酸化物17’の厚さによって決定さ
れる。結果的に、ソース/ドレイン領域11、15はゲ
イト電極から、水平方向に12の幅とxを足し合わせた
距離だけ離れている。
成するうえで必要なゲイト絶縁膜16の形成には、ゲイ
ト電極の陽極酸化等の手段によって形成された酸化物層
を積極的に用い、自己整合的に高抵抗領域を形成するこ
とを特徴とする。陽極酸化物はその厚さの制御が精密に
おこなえ、また、その厚さも1000Å以下の薄いもの
から5000Å以上の厚いもの(例えば、1μm)まで
幅広く、しかも均一に形成できるという特徴を有してい
るため、高抵抗領域の幅の自由度を高め、かつ、自己整
合プロセスを採用する面からは、その幅のばらつきを小
さくするうえで好ましい。
ッ酸系のエッチャントでなければエッチングされないの
に対し、多孔質型の陽極酸化物は燐酸等のエッチャント
によって選択的にエッチングされる。このため、TFT
を構成する他の材料、例えば、珪素、酸化珪素には何ら
ダメージ(損傷)を与えることなく、処理することがで
きるのが特徴である。また、バリヤ型、多孔質型とも陽
極酸化物はドライエッチングでは極めてエッチングされ
にくい。特に、酸化珪素とのエッチングにおいては選択
比が十分に大きいことも特徴である。本発明は、以下の
ような作製工程によってTFT作製することを特徴と
し、この工程を採用することによって、より一層、確実
にHRDを構成し、また、量産性を向上させることがで
きる。
る。まず、基板101上に下地絶縁膜102を形成し、
さらに活性層103を結晶性半導体(本発明では単結
晶、多結晶、セミアモルファス等、結晶が少しでも混在
している半導体を結晶性半導体という)によって形成す
る。そして、これを覆って酸化珪素等の材料によって絶
縁膜104を形成し、さらに陽極酸化可能な材料によっ
て被膜を形成する。この被膜の材料としては、陽極酸化
の可能なアルミニウム、タンタル、チタン、珪素等が好
ましい。本発明では、これらの材料を単独で使用した単
層構造のゲイト電極を用いてもよいし、これらを2層以
上重ねた多層構造のゲイト電極としてもよい。例えば、
アルミニウム上に珪化チタンを重ねた2層構造や窒化チ
タン上にアルミニウムを重ねた2層構造である。各々の
層の厚さは必要とされる素子特性に応じて実施者が決定
すればよい。
てマスクとなる膜を形成し、この両者を同時にパターニ
ング、エッチングして、ゲイト電極105とその上のマ
スク膜106を形成する。このマスク膜の材料としては
通常のフォトリソグラフィー工程で用いられるフォトレ
ジスト、あるいは感光性ポリイミド、もしくは通常のポ
リイミドでエッチングの可能なものを使用すればよい。
(図1(A))
流を印加することによってゲイト電極の側面に多孔質の
陽極酸化物107を形成する。この陽極酸化工程は、3
〜20%のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性の水溶液を用いておこなう。この場合
には、10〜30V程度の低電圧で0.3〜25μm、
例えば、0.5μmの厚い陽極酸化物を形成することが
できる。陽極酸化工程後、マスク膜106をエッチング
除去する。(図1(B))
ゲイト電極に3〜10%の酒石液、硼酸、硝酸が含まれ
たエチレングルコール溶液中で、電流を印加することに
よって、ゲイト電極の側面および上面にバリヤ型の陽極
酸化物108を設けておくと良い。この陽極酸化工程に
おいては、得られる陽極酸化物の厚さはゲイト電極10
5と対向の電極との間に印加される電圧の大きさによっ
て決定される。
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物108は多孔質陽極酸化物107とゲイト
電極105の間に形成されることである。上記の燐酸系
のエッチャントにおいては、多孔質陽極酸化物のエッチ
ングレートはバリヤ型陽極酸化物のエッチングレートの
10倍以上である。したがって、バリヤ型の陽極酸化物
108は、燐酸系のエッチャントでは実質的にエッチン
グされないので、内側のゲイト電極を守ることができ
る。(図1(C)、(E))
ッチング法等によって絶縁膜104をエッチングする。
このエッチング深さは任意であり、下に存在する活性層
が露出するまでエッチングをおこなっても、その途中で
とめてもよい。しかし、量産性・歩留り・均一性の観点
からは、活性層に至るまでエッチングすることが望まし
い。この際には陽極酸化物107およびゲイト電極10
5に覆われた領域の下側の絶縁膜(ゲイト絶縁膜)には
もとの厚さの絶縁膜が残される。なお、ゲイト電極がア
ルミニウム、タンタル、、チタンを主成分とし、一方、
絶縁膜104が酸化珪素を主成分とする場合において、
ドライエッチング法を用いる場合には、フッ素系(例え
ばNF3 、SF6 )のエッチングガスを用いて、ドライ
エッチングをおこなえば、酸化珪素である絶縁膜104
は素早くエッチングされるが、酸化アルミニウム、酸化
タンタル、酸化チタンのエッチングレートは十分に小さ
いので絶縁膜104を選択的にエッチングできる。
/100フッ酸等のフッ酸系のエッチャントを用いれば
よい。この場合にも酸化珪素である絶縁膜104は素早
くエッチングされるが、酸化アルミニウム、酸化タンタ
ル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜104を選択的にエッチングできる。(図1
(D))その後、陽極酸化物107を除去する。エッチ
ャントとしては、燐酸系の溶液、例えば、燐酸、酢酸、
硝酸の混酸等が好ましい。
選択的に絶縁膜104の一部(以下、これをゲイト絶縁
膜と称することにする)が残存した構造を得ることがで
きる。そして、このゲイト絶縁膜104’は、もともと
多孔質陽極酸化物107の下側に存在していたので、ゲ
イト電極105、バリヤ型陽極酸化物108の下側のみ
ならず、バリヤ型陽極酸化物108からyの距離だけ離
れた位置にまで存在し、その幅yは自己整合的に決定さ
れることが特徴である。換言すれば、活性層103にお
けるゲイト電極下のチャネル形成領域の外側にはゲイト
絶縁膜104’の存在する領域と、存在しない領域とが
自己整合的に形成されるのである。この構造で適当な加
速電圧で加速した窒素、酸素、炭素のイオンを活性層に
注入すると、先に説明したようにゲイト電極部に対して
自己整合的に該イオンの濃度の大きな領域が形成され、
高抵抗領域となる。(図2(A)もしくは図3(A))
短部との距離xがオフセット幅となるが、本発明ではそ
の高抵抗領域の幅を多孔質陽極酸化物107の厚さyに
よって自己整合的に制御することに特徴がある。そし
て、さらにゲイト絶縁膜104’の端部109と高抵抗
領域(HRD)112の端部121を概略一致させるこ
とができる。従来の方法では、高抵抗領域の形成は非自
己整合的な手段を用いていたために、1枚の基板上の全
てのTFTに関して、高抵抗領域とゲイト電極との位置
関係を同じくすることは困難であったが、本発明におい
ては、陽極酸化物107の幅は、陽極酸化電流(電荷
量)によって決定されるため、極めて微妙な制御が可能
である。
によって、ゲイト電極と高抵抗領域の間のオフセット幅
を任意に変更できることも特徴である。一般にオフセッ
ト状態では、逆方向リーク電流が低下し、オン/オフ比
が向上するという特徴を有し、例えば、アクティブマト
リクス液晶ディスプレーの画素の制御に用いられるTF
T(画素TFT)のように、リーク電流の少ないことが
必要とされる用途に適している。しかしながら、HRD
の端部で発生したホットキャリヤが陽極酸化物にトラッ
プされることによって、劣化するという欠点も合わせ持
つ。
ホットキャリヤのトラップによる劣化は減少し、また、
オン電流が増加するが、リーク電流が増加するという欠
点がある。このため、オフセットの小さなTFTは、大
きな電流駆動能力の要求される用途、例えば、モノリシ
ック型アクティブマトリクスの周辺回路にもちいられる
TFT(ドライバーTFT)に適している。実際に使用
するTFTのオフセットの大小についてはTFTの用途
によって決定されればよい。
示す。まず、基板(コーニング7059、300mm×
400mmもしくは100mm×100mm)101上
に下地酸化膜102として厚さ1000〜3000Åの
酸化珪素膜を形成した。この酸化膜の形成方法として
は、酸素雰囲気中でのスパッタ法を使用した。しかし、
より量産性を高めるには、TEOSをプラズマCVD法
で分解・堆積した膜を用いてもよい。下地膜としては、
酸化珪素意外に、窒化アルミニウムの単層膜や、酸化珪
素と窒化アルミニウムの多層膜を用いてもよい。窒化ア
ルミニウム膜の形成には、窒素雰囲気中での反応性スパ
ッタ法を用いればよい。
によって非晶質珪素膜を300〜5000Å、好ましく
は500〜1000Å堆積し、これを、550〜600
℃の還元雰囲気に24時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域103を形成した。さらに、この上に
スパッタ法によって厚さ700〜1500Åの酸化珪素
膜104を形成した。
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のSc(スカンジウム)を含む)膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト(例えば、東京応化製、OFPR800/3
0cp)をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ100〜1
000Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極105マスク膜10
6とした。(図1(A))
酸化し、厚さ3000Å〜2μm、例えば、厚さ500
0Åの多孔質陽極酸化物107を形成した。陽極酸化
は、3〜20%のクエン酸もしくはショウ酸、燐酸、ク
ロム酸、硫酸等の酸性水溶液を用いておこない、10〜
30Vの一定電流をゲイト電極に印加すればよい。本実
施例ではシュウ酸溶液(30℃)中で電圧を10Vと
し、20〜40分、陽極酸化した。陽極酸化物の厚さは
陽極酸化時間によって制御した。(図1(B))
おいて、ゲイト電極に電流を印加した。今回は、3〜1
0%の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は10℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化物108が形成
された。陽極酸化物108の厚さは印加電圧に比例し、
印加電圧が150Vで2000Åの陽極酸化物が形成さ
れた。陽極酸化物108の厚さは図4に示されるような
必要とされるオフセット、オーバーラップの大きさによ
って決定したが、3000Å以上の厚さの陽極酸化物を
得るには250V以上の高電圧が必要であり、TFTの
特性に悪影響を及ぼすので3000Å以下の厚さとする
ことが好ましい。本実施例では80〜150Vまで上昇
させ、必要とする陽極酸化膜108の厚さによって電圧
を選択した。(図1(C))
珪素膜104をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してCF4 を使用すれば陽極酸化物はエッチングされ
ず、酸化珪素膜104のみがエッチングされる。また、
多孔質陽極酸化物107の下の酸化珪素膜104’はエ
ッチングされずに残った。(図1(D))
陽極酸化物107をエッチングした。このエッチングで
は陽極酸化物107のみがエッチングされ、エッチング
レートは約600Å/分であった。その下のゲイト絶縁
膜104’はそのまま残存した。(図1(E))
FTの活性層103に、ゲイト電極部(すなわちゲイト
電極とその周囲の陽極酸化膜)およびゲイト絶縁膜をマ
スクとして自己整合的に窒素イオンを注入した。ドーズ
量は1×1014〜3×1016原子cm-2、例えば2×1
015原子cm-2とし、加速電圧は50〜100kV、例
えば、80kVとした。この結果、上にゲイト絶縁膜1
04’のない活性層領域110、113にはほとんど窒
素はドーピングされず(SIMS(二次イオン質量分
析)法によると1×1019cm-3以下であった。)、一
方、ゲイト絶縁膜が上に存在する活性層領域111、1
12には5×1019〜2×1021原子cm-3(深さによ
って異なる)の濃度の窒素が導入された。(図2
(A))
FTの活性層にN型の不純物を注入した。ドーズ量は5
×1014〜5×1015cm-2、加速エネルギーは10〜
30keVとした。このときには加速電圧が低かったた
め、領域110、113には十分な量のN型不純物が注
入されたが、ゲイト絶縁膜が障害となって、領域11
1、112には少量のN型不純物しか注入されなかっ
た。このようにN型不純物濃度および窒素イオンの濃度
の違いによって、低抵抗領域(ソース/ドレイン領域)
114、117、高抵抗領域115、116を形成し
た。ドーピングガスとしてはフォスフィン(PH3 )を
用いた。P型の不純物領域を形成するにはジボラン(B
2 H6 )をドーピングガスとして用いればよい。(図2
(B)) その後、KrFエキシマーレーザー(波長248nm、
パルス幅20nsec)を照射して、活性層中に導入さ
れた不純物イオンおよび窒素イオンの活性化をおこなっ
た。
によると、領域114、117の不純物濃度は1×10
20〜2×1021cm-3、領域115、116では1×1
017〜2×1018cm-3であった。ドーズ量換算では、
前者は5×1014〜5×1015cm-2、後者は2×10
13〜5×1014cm-2であった。この違いはゲイト絶縁
膜104’の有無によってもたらされたのであって、一
般的には、低抵抗不純物領域の不純物濃度は、高抵抗不
純物領域のものより0.5〜3桁大きくなる。
CVD法によって酸化珪素膜を厚さ2000Å〜1μ
m、例えば3000Å形成した。さらに、TFTのソー
ス/ドレインにコンタクトホールを形成し、アルミニウ
ム配線・電極119、120を形成した。そして、20
0〜400℃で水素アニールをおこなった。以上によっ
て、TFTが完成された。(図2(C))
枚の基板上に複数のTFTを形成した例として、アクテ
ィブマトリクス型電気光学装置(例えば、液晶ディスプ
レー)で、同一基板上にマトリクス領域と、それを駆動
するための周辺駆動回路をモノリシックに形成した例を
図8(A)に示す。この例ではTFTはTFT1〜3の
3つを形成した。TFT1および2はドライバーTFT
として用いられるもので、図1の陽極酸化物108に相
当する酸化物501、502の厚さを200〜2000
Å、例えば1000Åとし、イオンドーピングの際に、
不純物イオンの回折によって、若干、ゲイト電極と高抵
抗領域(HRD)がオーバーラップとなるようにした。
図では、Nチャネル型のTFT1のドレインとPチャネ
ル型のTFT2のドレインとを互いに配線510で接続
し、また、TFT1のソースを接地し、TFT2のソー
スを電源に接続して、CMOSインバータとなるように
構成した例を示す。周辺回路としては、この他にもさま
ざまな回路があるが、それぞれの仕様にしたがって、こ
のようなCMOS型の回路とすればよい。
られるものであり、陽極酸化物503を前記TFT1お
よび2と同じく1000Åとしたが、ドレイン領域とゲ
イト電極との間の高抵抗領域の幅は、0.4〜2μm、
例えば、0.5μmとし、リーク電流を抑制した。逆
に、TFT1および2では、高抵抗領域の幅はTFT3
のものより小さく、例えば、0.2μmとした。このよ
うに高抵抗領域の幅をTFTによって変えるには、多孔
質陽極酸化物107の厚さをTFTによって変えればよ
く、そのためには、TFT1および2とTFT3とで、
陽極酸化時のゲイト配線を別系統として、独立に制御で
きるようにしておけばよい。また、このように画素用の
TFT3では、高抵抗領域の幅が大きいので電圧印加に
ともなう、ゲイト−ドレイン間の寄生容量を減じせしめ
ることができた。これは、画素用TFTとして用いるに
は好ましいことである。
を示す。実施例1と同様なプロセスによって、ガラス基
板101上に下地膜102、活性層103、ゲイト絶縁
膜104’、ゲイト電極105、陽極酸化物108を形
成した。(図1(E)) そして、イオンドーピング法によって、TFTの活性層
103に、ゲイト電極部(すなわちゲイト電極とその周
囲の陽極酸化膜)およびゲイト絶縁膜をマスクとして自
己整合的に窒素イオンを注入した。ドーズ量は1×10
14〜3×1016原子cm-2、例えば2×1015原子cm
-2とし、加速電圧は50〜100kV、例えば、80k
Vとした。この結果、上にゲイト絶縁膜104’のない
活性層領域130、133にはほとんど窒素はドーピン
グされず(SIMS(二次イオン質量分析)法によると
1×1019cm-3以下であった。)、一方、ゲイト絶縁
膜が上に存在する活性層領域131、132には5×1
019〜2×1021原子cm-3(深さによって異なる)の
濃度の窒素が導入された。(図3(A))
て、ゲイト絶縁膜104’をエッチングし、ゲイト絶縁
膜104”とした。そして、イオンドーピング法によっ
て、TFTの活性層にN型の不純物を注入した。ドーズ
量は5×1014〜5×1015cm-2、加速エネルギーは
10〜30keVとした。ドーピングガスとしてはフォ
スフィン(PH3 )を用いた。P型の不純物領域を形成
するにはジボラン(B2H6 )をドーピングガスとして
用いればよい。この結果、領域130、131、13
2、133に同じ程度の量のN型不純物が注入され、不
純物領域134、135、136、137が形成され
た。しかし、先に注入された窒素イオンの量の多少によ
って、領域134、137は低抵抗領域となったのに対
し、領域134、136は高抵抗領域となった。(図3
(B))
248nm、パルス幅20nsec)を照射して、活性
層中に導入された不純物イオンおよび窒素イオンの活性
化をおこなった。SIMS(二次イオン質量分析法)の
結果によると、領域134、135、136、137の
不純物濃度は1×1020〜2×1021cm-3であった。
ドーズ量換算では、5×1014〜5×1015cm-2であ
った。
CVD法によって酸化珪素膜を厚さ3000Å形成し
た。さらに、TFTのソース/ドレインにコンタクトホ
ールを形成し、アルミニウム配線・電極139、140
を形成した。そして、200〜400℃で水素アニール
をおこなった。以上によって、TFTが完成された。
(図3(C))
を形成する実施例を示す。まず、絶縁表面を有する基板
(例えばコーニング7059)201上に実施例1の図
1(A)、(B)の工程を用いて、下地酸化膜202、
島状性珪素半導体領域(例えば結晶性珪素半導体)20
3、酸化珪素膜204、アルミニウム膜(厚さ200n
m〜1μm)によるゲイト電極205とゲイト電極の側
面に多孔質の陽極酸化物(厚さ3000Å〜1μm、例
えば5000Å)206を形成した。(図5(A)) そして、実施例1と同様にバリヤ型の厚さ1000〜2
500Åの陽極酸化物207を形成した。(図5
(B))
として、酸化珪素膜204をエッチングし、ゲイト絶縁
膜204’を形成した。その後、バリヤ型陽極酸化膜2
07をマスクとして、多孔質陽極酸化膜206をエッチ
ング除去した。その後、ゲイト電極部(205、20
7)およびゲイト絶縁膜204’をマスクとしてイオン
ドーピング法によって不純物注入をおこない、低抵抗不
純物領域208、211、高抵抗不純物領域209、2
10を形成した。ドーズ量は1〜5×1014原子c
m-2、加速電圧は30〜90kVとした。不純物として
は燐を用いた。
素イオンを注入した。ドーズ量は1×1014〜3×10
16原子cm-2、例えば2×1015原子cm-2とし、加速
電圧は50〜100kV、例えば、80kVとした。こ
の結果、上にゲイト絶縁膜204’のない低抵抗領域2
08、211にはほとんど窒素はドーピングされず、一
方、ゲイト絶縁膜が上に存在する高抵抗領域209、2
10には5×1019〜2×1021原子cm-3(深さによ
って異なる)の濃度の窒素が導入された。(図5
(C))
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ50〜500Åのチタン
膜212をスパッタ法によって全面に形成した。この結
果、金属膜(ここではチタン膜)212は低抵抗不純物
領域208、211に密着して形成された。(図5
(D))
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化とともに、金属膜(ここで
はチタン)と活性層の珪素を反応させ、金属珪化物(こ
こでは珪化チタン)の領域213、214を形成した。
レーザーのエネルギー密度は200〜400mJ/cm
2 、好ましくは250〜300mJ/cm2 が適当であ
った。また、レーザー照射時には基板を200〜500
℃に加熱しておくと、チタン膜の剥離を抑制することが
できた。
ーレーザーを用いたが、他のレーザーを用いてもよいこ
とはいうまでもない。ただし、レーザーを用いるにあた
ってはパルス状のレーザーが好ましい。連続発振レーザ
ーでは照射時間が長いので、熱によって被照射物が熱に
よって膨張することによって剥離するような危険があ
る。
レーザー(Qスイッチパルス発振が望ましい)のごとき
赤外光レーザーやその第2高調波のごとき可視光、Kr
F、XeCl、ArF等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。
可視光線もしくは近赤外光の照射によるランプアニール
によるものでもよい。ランプアニールを行う場合には、
被照射面表面が600〜1000℃程度になるように、
600℃の場合は数分間、1000℃の場合は数10秒
間のランプ照射を行うようにする。近赤外線(例えば1.
2 μmの赤外線)によるアニールは、近赤外線が珪素半
導体に選択的に吸収され、ガラス基板をそれ程加熱せ
ず、しかも一回の照射時間を短くすることで、ガラス基
板に対する加熱を抑えることができ、極めて有用であ
る。
5:2:2で混合したエッチング液でチタン膜のエッチ
ングした。露出した活性層と接触した部分以外のチタン
膜(例えば、ゲイト絶縁膜204’や陽極酸化膜207
上に存在したチタン膜)はそのまま金属状態で残ってい
るので、このエッチングで除去できる。一方、金属珪化
物である珪化チタン213、214はエッチングされな
いので、残存させることができる。(図5(E))
層間絶縁物217として、CVD法によって酸化珪素膜
を厚さ2000Å〜1μm、例えば、3000Å形成
し、TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極218、219を200
0Å〜1μm、例えば5000Åの厚さに形成した。本
実施例においてはアルミニウム配線がコンタクトする部
分は珪化チタンであり、アルミニウムとの界面の安定性
が珪素の場合よりも良好であるので、信頼性の高いコン
タクトが得られた。また、このアルミニウム電極21
8、219と珪化物領域213、214の間にバリヤメ
タルとして、例えば窒化チタンを形成するとより一層、
信頼性を向上させることができる。本実施例では、珪化
物領域のシート抵抗は10〜50Ω/□となった。一
方、ソース/ドレインと同一導電型の高抵抗不純物領域
209、210では10〜500kΩ/□であった。
金属珪化物領域とを概略一致させるこができた。特にゲ
イト絶縁膜204’の端部215と高抵抗不純物領域2
10と低抵抗不純物領域211の境界216を概略一致
せしめ、同時にこの端部215と金属珪化物領域214
の端部とを概略一致せしめることができた。
に複数のTFTを形成した例として、アクティブマトリ
クス型電気光学装置(例えば、液晶ディスプレー)で、
同一基板上にマトリクス領域と、それを駆動するための
周辺駆動回路をモノリシックに形成した例を図8(B)
に示す。この例ではTFTはTFT1〜3の3つを形成
した。TFT1および2はドライバーTFTとしてCM
OS化した構成、ここではインバータ構成として用いた
もので、図2の陽極酸化物207に相当する酸化物50
5、506の厚さを200〜2000Å、例えば100
0Åとした。一方、TFT3は画素TFTとして用いら
れるものであり、陽極酸化物503を1000Åとし
た。
回り込みを考慮し、ゲイト電極の端部とソース/ドレイ
ン領域の端部が一致するよう、陽極酸化物の厚さを選択
した。TFT3のソース/ドレイン電極の一方はITO
の画素電極502に接続されている。TFT3では高抵
抗領域の幅y’を0.4〜5μm、例えば、0.5μm
とし、一方、TFT1および2では、幅yをそれよりも
短く、例えば0.2μmとした。このように高抵抗領域
の幅をTFTによって変えるには、多孔質陽極酸化物2
06の厚さをTFTによって変えればよく、そのために
は、TFT1および2とTFT3とで、陽極酸化時の配
線を別系統として、独立に制御できるようにしておけば
よい。なお、TFT1およびTFT3はNチャネル型T
FT、TFT2はPチャネル型TFTである。このよう
に画素用のTFT3では、高抵抗領域の幅が大きいので
電圧印加にともなう、ゲイト−ドレイン間の寄生容量を
減じせしめることができた。これは、画素用TFTとし
て用いるには好ましいことである。
にチタン膜成膜の工程を配したが、この順番を逆にして
もよい。この場合には、イオン照射の際にチタン膜が全
面を被覆しているので、絶縁基板で問題となった異状帯
電(チャージアップ)防止の上で効果が大である。ま
た、イオンドーピング後にレーザー等によってアニール
してから、チタン膜を形成して、レーザー等の照射、あ
るいは熱アニールによって、珪化チタンを形成してもよ
い。
ず、基板(コーニング7059)301上に実施例1の
図1(A)〜(C)の工程を用いて、下地酸化膜30
2、島状結晶性半導体領域、例えば珪素半導体領域30
3、酸化珪素膜304、アルミニウム膜(厚さ2000
Å〜1μm)によるゲイト電極305とゲイト電極の側
面に多孔質の陽極酸化物(厚さ6000Å)306、さ
らに、前記ゲイト電極305と多孔質陽極酸化物306
の間にバリヤ型の陽極酸化物307を形成した。(図6
(A))
として、酸化珪素膜304をエッチングし、ゲイト絶縁
膜304’を形成した。その後、多孔質陽極酸化物30
6をエッチングして、ゲイト絶縁膜304’の一部を露
出せしめた。そして、全面に適当な金属、例えば、厚さ
50〜500Åのチタン膜308をスパッタ法によって
全面に形成した。(図6(B))
FTの活性層303に、ゲイト電極部(すなわちゲイト
電極とその周囲の陽極酸化膜)およびゲイト絶縁膜をマ
スクとして自己整合的に酸素イオンを注入した。ドーズ
量は1×1014〜3×1016原子cm-2、例えば2×1
015原子cm-2とし、加速電圧は50〜100kV、例
えば、80kVとした。この結果、上にゲイト絶縁膜3
04’のない活性層領域309、312にはほとんど酸
素はドーピングされず(SIMS(二次イオン質量分
析)法によると1×1019cm-3以下であった。)、一
方、ゲイト絶縁膜が上に存在する活性層領域310、3
11には5×1019〜2×1021原子cm-3(深さによ
って異なる)の濃度の酸素が導入された。(図6
(C))
FTの活性層にN型の不純物を注入した。ドーズ量は5
×1014〜5×1015cm-2、加速エネルギーは10〜
30keVとした。このときには加速電圧が低かったた
め、領域309、312には十分な量のN型不純物が注
入されたが、ゲイト絶縁膜が障害となって、領域31
0、311には少量のN型不純物しか注入されなかっ
た。このようにN型不純物濃度および酸素イオンの濃度
の違いによって、低抵抗不純物領域(ソース/ドレイン
領域)313、316、高抵抗不純物領域314、31
5を形成した。ドーピングガスとしてはフォスフィン
(PH3 )を用いた。P型の不純物領域を形成するには
ジボラン(B2 H6 )をドーピングガスとして用いれば
よい。(図6(D))
248nm、パルス幅20nsec)を照射して、チタ
ンと活性層の珪素を反応させ、珪化チタン領域317、
318を形成するとともに、領域314、315にドー
ピングされた不純物の活性化をおこなった。レーザーの
エネルギー密度は200〜400mJ/cm2 、好まし
くは250〜300mJ/cm2 が適当であった。ま
た、レーザー照射時には基板を200〜500℃に加熱
しておくと、チタン膜の剥離を抑制することはできた。
この工程は、可視光線もしくは近赤外光の照射によるラ
ンプアニールによるものでもよい。
5:2:2で混合したエッチング液でチタン膜のエッチ
ングした。露出した活性層と接触し、珪化チタンとなっ
た部分以外のチタン膜(例えば、ゲイト絶縁膜304’
や陽極酸化膜307上に存在したチタン膜)はそのまま
金属状態で残っているので、このエッチングで除去でき
る。一方、珪化チタン317、318はエッチングされ
ないので、残存させることができる。(図6(E))
をマスクとしてゲイト絶縁膜304’をエッチングし
た。これはゲイト絶縁膜304’にドーピングされた不
純物による不安定性を避けるためにおこなった。その結
果、ゲイト電極部の下部にのみゲイト絶縁膜304”が
残存した。そして、図6(F)に示すように、全面に層
間絶縁物319として、CVD法によって酸化珪素膜を
厚さ6000Å形成し、TFTのソース/ドレインにコ
ンタクトホールを形成し、アルミニウム配線・電極32
0、321を形成した。以上の工程によって、高抵抗領
域を有するTFTが完成された。
ず、基板(コーニング7059)401上に下地酸化膜
402、島状結晶性半導体領域、例えば珪素半導体領域
403、酸化珪素膜404、アルミニウム膜(厚さ20
00Å〜1μm)によるゲイト電極405を形成した。
(図7(A)) そして、ゲイト電極の上面および側面に多孔質の陽極酸
化物(厚さ6000Å)406を形成した。陽極酸化の
条件は実施例1の陽極酸化物107の作製条件と同じと
した。(図7(B)) さらに、前記ゲイト電極405と多孔質陽極酸化物40
6の間にバリヤ型の陽極酸化物407を形成した。(図
7(C))
として、酸化珪素膜404をエッチングし、ゲイト絶縁
膜404’を形成した。(図7(D)) そして、多孔質陽極酸化物406をエッチングして、ゲ
イト絶縁膜404’の端部を幅y(この場合は約600
0Å)だけ露出せしめた。そして、イオンドーピング法
によって、TFTの活性層にN型の不純物を注入した。
ドーズ量は5×1014〜5×1015cm-2、加速エネル
ギーは10〜30keVとした。このときには加速電圧
が低かったため、領域408、411には十分な量のN
型不純物が注入されたが、ゲイト絶縁膜が障害となっ
て、領域409、410には少量のN型不純物しか注入
されなかった。ドーピングガスとしてはフォスフィン
(PH3 )を用いた。P型の不純物領域を形成するには
ジボラン(B2 H6 )をドーピングガスとして用いれば
よい。
素イオンを注入した。ドーズ量は1×1014〜3×10
16原子cm-2、例えば2×1015原子cm-2とし、加速
電圧は50〜100kV、例えば、80kVとした。こ
の結果、上にゲイト絶縁膜404’のない活性層領域4
08、411にはほとんど炭素はドーピングされず、ゲ
イト絶縁膜が上に存在する活性層領域409、410に
は5×1019〜2×1021原子cm-3(深さによって異
なる)の濃度の窒素が導入された。このようにN型不純
物濃度および窒素イオンの濃度の違いによって、低抵抗
不純物領域(ソース/ドレイン領域)408、411、
高抵抗不純物領域409、410を形成した。そして、
全面に窒化珪素膜412をプラズマCVD法によって、
厚さ200〜2000Å、例えば1000Å形成した。
(図7(E))
355nm、パルス幅40nsec)を照射して、ドー
ピングされた不純物の活性化をおこなった。レーザーの
エネルギー密度は200〜400mJ/cm2 、好まし
くは250〜300mJ/cm2 が適当であった。ま
た、レーザー照射時には基板を200〜500℃に加熱
してもよかった。この工程は、可視光線もしくは近赤外
光の照射によるランプアニールによるものでもよい。
層間絶縁物414として、CVD法によって酸化珪素膜
を厚さ6000Å形成し、TFTのソース/ドレインに
コンタクトホールを形成し、窒化チタンとアルミニウム
の多層の配線・電極415、416を形成した。以上の
工程によって、TFTが完成された。本実施例では、高
抵抗領域410上のゲイト絶縁膜404’を介して窒化
珪素膜が形成されている。このため、外部からナトリウ
ム等の可動イオンが活性層に進入することを防止すると
ともに、窒化珪素膜には正の電荷がトラップされるの
で、ホットキャリヤによって、高抵抗領域410上のゲ
イト絶縁膜404’に負の電荷がトラップされることに
よって生じるP型の寄生チャネルの発生を防止するうえ
でも効果がある。この結果、周波数特性が良く、かつ、
高いドレイン電圧でもホットキャリヤ劣化の少ないTF
Tを作製することができた。なお、上記のように窒化珪
素膜には正電荷をトラップする作用はあるが、負電荷を
トラップする作用はない。したがって、窒化珪素膜はN
チャネルTFTにおいては用いられるが、PチャネルT
FTにいおいては用いることは適当ではない。Pチャネ
ルTFTにおいては、窒化アルミニウム、酸化アルミニ
ウム膜を用いることが好ましい。
入された高抵抗領域(HRD)を自己整合的に形成する
ことができるようになった。この結果、TFTの歩留り
と特性の均一性は飛躍的に改善した。これは、本発明
が、高抵抗領域の幅を、微細に厚さを制御することの可
能な陽極酸化物によって決定することを特徴とするから
である。また、実施例5に示したように、高抵抗領域上
に直接、もしくは、酸化珪素等を介して間接に窒化珪素
膜を形成すると、該窒化珪素膜に正電荷がトラップさ
れ、ホットキャリヤによって、ゲイト絶縁膜(酸化珪
素)にトラップされた負電荷の効果を打ち消し、ホット
キャリヤ効果を抑制する効果もある。
された基板上に3次元集積回路を形成する場合でも、ガ
ラスまたは有機樹脂等の上に形成される場合でも同様に
形成されることはいうまでもないが、いずれの場合にも
絶縁表面上に形成されることを特徴とする。特に周辺回
路を同一基板上に有するモノリシック型アクティブマト
リクス回路等の電気光学装置に対する本発明の効果は著
しい。
ーク電流が低く、また、耐圧も高いという特徴を有する
からであり、これは、例えばアクティブマトリクス回路
の画素TFTとして用いる場合に有効である。一方、ド
ライバー回路のTFTは低リーク電流よりも高速動作を
要求される。したがって、周辺回路の領域には、酸素、
窒素、炭素等がドーピングされないようなプロセスを採
用すればよい。
集積回路の例を示す。
ム) 108 陽極酸化物(バリヤ型酸化アルミニウ
ム) 109 ゲイト絶縁膜の端部
Claims (8)
- 【請求項1】 絶縁表面上に形成された薄膜トランジス
タにおいて、ゲイト電極と、 前記ゲイト電極の上面及び側面に形成された陽極酸化膜
と、 前記陽極酸化膜及びゲイト電極の下に存在するゲイト絶
縁膜と、 前記ゲイト絶縁膜の下に存在する、チャネル形成領域及
び一対の高抵抗不純物領域と、一 対の低抵抗不純物領域と、 を有し、 前記一対の高抵抗不純物領域の一方及び他方は前記チャ
ネル形成領域に接し、 前記一対の低抵抗不純物領域の一方は前記一対の高抵抗
不純物領域の一方に、前記一対の低抵抗不純物領域の他
方は前記一対の高抵抗不純物領域の他方に、それぞれ接
し、 前記ゲイト絶縁膜の端部と、前記一対の高抵抗不純物領
域の一方と前記低抵抗不純物領域の一方との境界及び前
記一対の高抵抗不純物領域の他方と前記低抵抗不純物領
域の他方との境界とが概略一致し、 酸素、窒素、炭素から選ばれた少なくとも1つの元素の
前記一対の高抵抗不純物領域での濃度は、前記一対の低
抵抗不純物領域での濃度よりも高いことを特徴とする半
導体装置。 - 【請求項2】 請求項1において、該一対の低抵抗不純
物領域は、P型またはN型の不純物が添加された金属珪
化物によって構成されていることを特徴とする半導体装
置。 - 【請求項3】 絶縁表面上に形成された薄膜トランジス
タにおいて、ゲイト電極と、 前記ゲイト電極の上面及び側面に形成された陽極酸化膜
と、 前記陽極酸化膜及びゲイト電極の下に存在するゲイト絶
縁膜と、 前記ゲイト絶縁膜の下に存在する、チャネル形成領域及
び一対の高抵抗不純物領域と、一対の 金属珪化物領域とを有し、前記一対の高抵抗不純物領域の一方及び他方は前記チャ
ネル形成領域に接し、 前記一対の金属珪化物領域の一方は前記一対の高抵抗不
純物領域の一方に、前記一対の金属珪化物領域の他方は
前記一対の高抵抗不純物領域の他方に、それぞれ接し、 前記ゲイト絶縁膜の端部と、前記一対の高抵抗不純物領
域の一方と前記一対の金属珪化物領域の一方との境界及
び前記一対の高抵抗不純物領域の他方と前記一対の金属
珪化物領域の他方との境界とが概略一致し、 酸素、窒素、炭素から選ばれた少なくとも1つの元素の
前記一対の高抵抗不純物領域での濃度は、前記一対の金
属珪化物領域での濃度よりも高いことを特徴とする半導
体装置。 - 【請求項4】 請求項3において、金属珪化物はチタン
またはニッケルを含むことを特徴とする半導体装置。 - 【請求項5】 絶縁表面上に活性層を形成し、 前記活性層上に絶縁膜を形成し、 前記絶縁膜上にゲイト電極材料の被膜を形成し、 前記ゲイト電極材料の被膜上に選択的にマスク膜を設
け、該マスク膜を用いて、前記ゲイト電極材料の被膜を
エッチングし、残存した 前記ゲイト電極材料の被膜を陽極酸化すること
によって、ゲイト電極部と該ゲイト電極部の側面に第1
の陽極酸化物層を形成し、 前記マスク膜を除去し、 前記ゲイト電極部及び前記第1の陽極酸化物層をマスク
として、前記絶縁膜を薄くするまたは除去することによ
ってゲイト絶縁膜を形成し、 前記第1の陽極酸化物層を除去し、 前記ゲイト電極部およびゲイト絶縁膜をマスクとして、
前記活性層に選択的に酸素、窒素、炭素から選ばれた少
なくとも1つの元素を導入することを特徴とする半導体
装置の作製方法。 - 【請求項6】 請求項5において、前記ゲイト絶縁膜を
形成した後、前記ゲイト電極部を陽極酸化することによ
ってバリヤ型の第2の陽極酸化物を形成することを特徴
とする半導体装置の作製方法。 - 【請求項7】 請求項5において、前記活性層に選択的
に酸素、窒素、炭素から選ばれた少なくとも1つの元素
を導入した後、前記活性層中に不純物の導入をおこなう
ことを特徴とする半導体装置の作製方法。 - 【請求項8】 請求項7において、前記活性層中に不純
物の導入をおこなった後、レーザーもしくは可視光もし
くは近赤外光を照射することによって不純物の活性化を
おこなうことを特徴とする半導体装置の作製方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5269778A JP3030368B2 (ja) | 1993-10-01 | 1993-10-01 | 半導体装置およびその作製方法 |
| US08/312,795 US5508209A (en) | 1993-10-01 | 1994-09-27 | Method for fabricating thin film transistor using anodic oxidation |
| CN94117935A CN1038885C (zh) | 1993-10-01 | 1994-09-30 | 半导体器件及其制造方法 |
| KR1019940025263A KR100294027B1 (ko) | 1993-10-01 | 1994-10-01 | 전기광학장치및박막트랜지스터 |
| US08/908,204 US5962872A (en) | 1993-10-01 | 1997-08-07 | Semiconductor device and method for fabricating the same |
| US09/190,618 US6777763B1 (en) | 1993-10-01 | 1998-11-12 | Semiconductor device and method for fabricating the same |
| US09/224,955 US6259120B1 (en) | 1993-10-01 | 1999-01-04 | Semiconductor device and method for fabricating the same |
| KR1020000042632A KR100305004B1 (ko) | 1993-10-01 | 2000-07-25 | 반도체장치 |
| KR1020000042633A KR100305005B1 (ko) | 1993-10-01 | 2000-07-25 | 반도체장치 |
| KR1020010005539A KR100296378B1 (ko) | 1993-10-01 | 2001-02-06 | 반도체장치 제작방법 |
| US10/917,373 US7166503B2 (en) | 1993-10-01 | 2004-08-13 | Method of manufacturing a TFT with laser irradiation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5269778A JP3030368B2 (ja) | 1993-10-01 | 1993-10-01 | 半導体装置およびその作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11286128A Division JP2000101094A (ja) | 1999-10-06 | 1999-10-06 | 半導体装置 |
| JP11286129A Division JP2000101095A (ja) | 1999-10-06 | 1999-10-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106594A JPH07106594A (ja) | 1995-04-21 |
| JP3030368B2 true JP3030368B2 (ja) | 2000-04-10 |
Family
ID=17477031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5269778A Expired - Fee Related JP3030368B2 (ja) | 1993-10-01 | 1993-10-01 | 半導体装置およびその作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5508209A (ja) |
| JP (1) | JP3030368B2 (ja) |
| KR (4) | KR100294027B1 (ja) |
| CN (1) | CN1038885C (ja) |
Families Citing this family (120)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437863B2 (ja) * | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Mis型半導体装置の作製方法 |
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP2717237B2 (ja) | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP3587537B2 (ja) | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| US6777763B1 (en) * | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| US5811326A (en) | 1994-01-17 | 1998-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| JP3330736B2 (ja) * | 1994-07-14 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3173760B2 (ja) * | 1994-11-11 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| JP3778456B2 (ja) | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
| KR100265179B1 (ko) | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| US5650343A (en) * | 1995-06-07 | 1997-07-22 | Advanced Micro Devices, Inc. | Self-aligned implant energy modulation for shallow source drain extension formation |
| KR100199064B1 (ko) * | 1995-10-17 | 1999-07-01 | 구자홍 | 박막 트랜지스터 제조방법 |
| US5872052A (en) | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| TW374196B (en) * | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| JPH09298304A (ja) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の製造方法および半導体装置の製造方法 |
| TW334581B (en) * | 1996-06-04 | 1998-06-21 | Handotai Energy Kenkyusho Kk | Semiconductor integrated circuit and fabrication method thereof |
| WO1997048136A1 (en) | 1996-06-14 | 1997-12-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having soi structure and method for manufacturing the device |
| TW324862B (en) * | 1996-07-03 | 1998-01-11 | Hitachi Ltd | Liquid display apparatus |
| JPH10135475A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| DE19652417A1 (de) * | 1996-12-09 | 1998-06-10 | Inst Halbleiterphysik Gmbh | MOSFET und Verfahren zur Herstellung der Schichten für einen derartigen Transistor |
| US6140160A (en) | 1997-07-28 | 2000-10-31 | Micron Technology, Inc. | Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure |
| US6667494B1 (en) * | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| US6717179B1 (en) | 1997-08-19 | 2004-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JPH11143379A (ja) | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| JP4271268B2 (ja) | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| JP4044187B2 (ja) * | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
| US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| KR100266328B1 (ko) * | 1997-12-23 | 2000-10-02 | 김규현 | 티타늄실리사이드형성방법및이를이용한티타늄실리사이드의형성온도보정방법 |
| KR100540129B1 (ko) * | 1998-04-17 | 2006-03-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
| JPH11326954A (ja) * | 1998-05-15 | 1999-11-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4324259B2 (ja) * | 1998-07-07 | 2009-09-02 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JP4030193B2 (ja) | 1998-07-16 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6559036B1 (en) * | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP1003207B1 (en) | 1998-10-05 | 2016-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device |
| US6451644B1 (en) * | 1998-11-06 | 2002-09-17 | Advanced Micro Devices, Inc. | Method of providing a gate conductor with high dopant activation |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6512271B1 (en) * | 1998-11-16 | 2003-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US20120074418A1 (en) * | 1998-11-25 | 2012-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2000174282A (ja) | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP4532634B2 (ja) | 1998-12-25 | 2010-08-25 | キヤノン株式会社 | 細孔の製造方法 |
| JP4146978B2 (ja) * | 1999-01-06 | 2008-09-10 | キヤノン株式会社 | 細孔を有する構造体の製造方法、該製造方法により製造された構造体 |
| EP1020920B1 (en) | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| EP2284605A3 (en) | 1999-02-23 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and fabrication method thereof |
| KR100654927B1 (ko) * | 1999-03-04 | 2006-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작방법 |
| US6531713B1 (en) * | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6399988B1 (en) | 1999-03-26 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having lightly doped regions |
| US6346730B1 (en) | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US6362507B1 (en) * | 1999-04-20 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate |
| EP1049167A3 (en) | 1999-04-30 | 2007-10-24 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
| US6952020B1 (en) * | 1999-07-06 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4666723B2 (ja) | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP4675467B2 (ja) * | 1999-09-24 | 2011-04-20 | 東芝モバイルディスプレイ株式会社 | 半導体回路の製造方法 |
| JP3386017B2 (ja) * | 1999-10-15 | 2003-03-10 | 日本電気株式会社 | 液晶表示装置用の薄膜トランジスタの製造方法 |
| US6416201B1 (en) | 2000-03-31 | 2002-07-09 | 3M Innovative Properties Company | Illuminated sign with lamp masks for uniform illumination |
| KR100857398B1 (ko) * | 2000-05-31 | 2008-09-08 | 소니 가부시끼 가이샤 | 반도체 장치의 제조 방법 |
| JP2002057339A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 薄膜半導体装置 |
| JP5046452B2 (ja) * | 2000-10-26 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002185008A (ja) * | 2000-12-19 | 2002-06-28 | Hitachi Ltd | 薄膜トランジスタ |
| JP4926329B2 (ja) | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| US6897477B2 (en) * | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| JP4439766B2 (ja) * | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| KR100968496B1 (ko) * | 2002-04-15 | 2010-07-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 제조방법 |
| TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP3646718B2 (ja) * | 2002-10-04 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7508048B2 (en) * | 2003-01-16 | 2009-03-24 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby |
| JP4377139B2 (ja) * | 2003-02-19 | 2009-12-02 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR100470155B1 (ko) * | 2003-03-07 | 2005-02-04 | 광주과학기술원 | 아연산화물 반도체 제조방법 |
| TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
| KR100626372B1 (ko) * | 2004-04-09 | 2006-09-20 | 삼성전자주식회사 | 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| US7825447B2 (en) * | 2004-04-28 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | MOS capacitor and semiconductor device |
| US7939873B2 (en) * | 2004-07-30 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor element and semiconductor device |
| US7247530B2 (en) * | 2005-02-01 | 2007-07-24 | Sharp Laboratories Of America, Inc. | Ultrathin SOI transistor and method of making the same |
| US7696024B2 (en) * | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1863090A1 (en) | 2006-06-01 | 2007-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| DE102006050360B4 (de) * | 2006-10-25 | 2014-05-15 | Infineon Technologies Austria Ag | Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC |
| JP2008165028A (ja) * | 2006-12-28 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| US8319295B2 (en) * | 2007-01-10 | 2012-11-27 | Imec | Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies |
| JP2009049384A (ja) * | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| TWI412114B (zh) | 2009-12-31 | 2013-10-11 | 日月光半導體製造股份有限公司 | 半導體封裝結構及其製造方法 |
| CN102760697B (zh) | 2011-04-27 | 2016-08-03 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US8995218B2 (en) | 2012-03-07 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102610697A (zh) * | 2012-03-28 | 2012-07-25 | 泰通(泰州)工业有限公司 | 一种晶体硅太阳能电池选择性发射极的制备方法 |
| US9362496B2 (en) | 2013-03-13 | 2016-06-07 | Microchip Technology Incorporated | Resistive memory cell with trench-shaped bottom electrode |
| US9444040B2 (en) | 2013-03-13 | 2016-09-13 | Microchip Technology Incorporated | Sidewall type memory cell |
| US10003021B2 (en) | 2014-02-19 | 2018-06-19 | Microchip Technology Incorporated | Resistive memory cell with sloped bottom electrode |
| US9412942B2 (en) | 2014-02-19 | 2016-08-09 | Microchip Technology Incorporated | Resistive memory cell with bottom electrode having a sloped side wall |
| US9318702B2 (en) | 2014-02-19 | 2016-04-19 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| US9385313B2 (en) * | 2014-02-19 | 2016-07-05 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| US9269606B2 (en) * | 2014-02-19 | 2016-02-23 | Microchip Technology Incorporated | Spacer enabled active isolation for an integrated circuit device |
| JP2018500754A (ja) | 2014-11-26 | 2018-01-11 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | 縮小された伝導性経路面積/増進された電場のためのスペーサ領域を有する抵抗メモリセル |
| JP2016111105A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社Joled | 薄膜トランジスタ及びその製造方法、並びに、表示装置 |
| US10224407B2 (en) | 2017-02-28 | 2019-03-05 | Sandisk Technologies Llc | High voltage field effect transistor with laterally extended gate dielectric and method of making thereof |
Family Cites Families (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988214A (en) | 1968-06-17 | 1976-10-26 | Nippon Electric Company, Ltd. | Method of fabricating a semiconductor device |
| JPS5124341B2 (ja) | 1971-12-24 | 1976-07-23 | ||
| JPS4995591A (ja) | 1973-01-12 | 1974-09-10 | ||
| US3997367A (en) | 1975-11-20 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Method for making transistors |
| JPS58105574A (ja) | 1981-12-17 | 1983-06-23 | Seiko Epson Corp | 液晶表示装置 |
| JPS58118154A (ja) | 1982-01-07 | 1983-07-14 | Seiko Epson Corp | 半導体集積回路装置 |
| JPS59188974A (ja) | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置の製造方法 |
| US4503601A (en) | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
| JPS59220971A (ja) | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| DE3530065C2 (de) | 1984-08-22 | 1999-11-18 | Mitsubishi Electric Corp | Verfahren zur Herstellung eines Halbleiters |
| JPS61224459A (ja) | 1985-03-29 | 1986-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5171710A (en) | 1985-08-02 | 1992-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for photo annealing non-single crystalline semiconductor films |
| JPH05299339A (ja) | 1991-03-18 | 1993-11-12 | Semiconductor Energy Lab Co Ltd | 半導体材料およびその作製方法 |
| US5962869A (en) | 1988-09-28 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US5296405A (en) | 1985-08-02 | 1994-03-22 | Semiconductor Energy Laboratory Co.., Ltd. | Method for photo annealing non-single crystalline semiconductor films |
| US5753542A (en) | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| DE3689735T2 (de) | 1985-08-02 | 1994-06-30 | Semiconductor Energy Lab | Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen. |
| EP0222215B1 (en) * | 1985-10-23 | 1991-10-16 | Hitachi, Ltd. | Polysilicon mos transistor and method of manufacturing the same |
| US4701423A (en) | 1985-12-20 | 1987-10-20 | Ncr Corporation | Totally self-aligned CMOS process |
| US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
| DE3689843T2 (de) | 1986-03-06 | 1994-09-01 | Toshiba Kawasaki Kk | Steuerschaltung einer Flüssigkristallanzeige. |
| JPS62229873A (ja) | 1986-03-29 | 1987-10-08 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JPS6366969A (ja) | 1986-09-08 | 1988-03-25 | Nippon Telegr & Teleph Corp <Ntt> | 高耐圧多結晶シリコン薄膜トランジスタ |
| JPH0687503B2 (ja) | 1987-03-11 | 1994-11-02 | 株式会社日立製作所 | 薄膜半導体装置 |
| JPS647567A (en) | 1987-06-29 | 1989-01-11 | Ricoh Kk | Mos transistor |
| NL8800222A (nl) | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
| US5238859A (en) | 1988-04-26 | 1993-08-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5146291A (en) | 1988-08-31 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | MIS device having lightly doped drain structure |
| US4978626A (en) | 1988-09-02 | 1990-12-18 | Motorola, Inc. | LDD transistor process having doping sensitive endpoint etching |
| JP2934445B2 (ja) * | 1988-12-14 | 1999-08-16 | ソニー株式会社 | 薄膜トランジスタの形成方法 |
| JPH02162738A (ja) | 1988-12-15 | 1990-06-22 | Nec Corp | Mos fet の製造方法 |
| JPH02246277A (ja) | 1989-03-20 | 1990-10-02 | Matsushita Electron Corp | Mosトランジスタおよびその製造方法 |
| JPH03227068A (ja) | 1990-02-01 | 1991-10-08 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US5227321A (en) | 1990-07-05 | 1993-07-13 | Micron Technology, Inc. | Method for forming MOS transistors |
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| JP2947654B2 (ja) * | 1990-10-31 | 1999-09-13 | キヤノン株式会社 | Mis型トランジスタ |
| US5514879A (en) * | 1990-11-20 | 1996-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
| EP0488801B1 (en) | 1990-11-30 | 1998-02-04 | Sharp Kabushiki Kaisha | Thin-film semiconductor device |
| JP2999271B2 (ja) | 1990-12-10 | 2000-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US5097301A (en) | 1990-12-19 | 1992-03-17 | Intel Corporation | Composite inverse T-gate metal oxide semiconductor device and method of fabrication |
| JPH0817236B2 (ja) * | 1990-12-25 | 1996-02-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5521107A (en) | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5468987A (en) | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| KR960001611B1 (ko) | 1991-03-06 | 1996-02-02 | 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5151374A (en) | 1991-07-24 | 1992-09-29 | Industrial Technology Research Institute | Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode |
| US5545571A (en) | 1991-08-26 | 1996-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of making TFT with anodic oxidation process using positive and negative voltages |
| US5495121A (en) | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2750380B2 (ja) * | 1991-12-03 | 1998-05-13 | 株式会社 半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH05226364A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | Mis型電界効果トランジスタの製造方法 |
| US5241193A (en) * | 1992-05-19 | 1993-08-31 | Motorola, Inc. | Semiconductor device having a thin-film transistor and process |
| KR100292767B1 (ko) * | 1992-09-25 | 2001-09-17 | 이데이 노부유끼 | 액정표시장치 |
| US5576556A (en) * | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
| US5403762A (en) | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| KR940022907A (ko) * | 1993-03-31 | 1994-10-21 | 이헌조 | 비대칭 엘디디(ldd) 접합 박막트랜지스터 |
| US5492843A (en) | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| US5477073A (en) | 1993-08-20 | 1995-12-19 | Casio Computer Co., Ltd. | Thin film semiconductor device including a driver and a matrix circuit |
| JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
| JP2905680B2 (ja) * | 1993-12-20 | 1999-06-14 | シャープ株式会社 | 薄膜トランジスターの製造方法 |
-
1993
- 1993-10-01 JP JP5269778A patent/JP3030368B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-27 US US08/312,795 patent/US5508209A/en not_active Expired - Fee Related
- 1994-09-30 CN CN94117935A patent/CN1038885C/zh not_active Expired - Lifetime
- 1994-10-01 KR KR1019940025263A patent/KR100294027B1/ko not_active Expired - Lifetime
-
1997
- 1997-08-07 US US08/908,204 patent/US5962872A/en not_active Expired - Lifetime
-
1999
- 1999-01-04 US US09/224,955 patent/US6259120B1/en not_active Expired - Lifetime
-
2000
- 2000-07-25 KR KR1020000042633A patent/KR100305005B1/ko not_active Expired - Lifetime
- 2000-07-25 KR KR1020000042632A patent/KR100305004B1/ko not_active Expired - Lifetime
-
2001
- 2001-02-06 KR KR1020010005539A patent/KR100296378B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106594A (ja) | 1995-04-21 |
| KR100294027B1 (ko) | 2001-09-17 |
| US5508209A (en) | 1996-04-16 |
| US6259120B1 (en) | 2001-07-10 |
| CN1111814A (zh) | 1995-11-15 |
| KR100296378B1 (ko) | 2001-07-31 |
| US5962872A (en) | 1999-10-05 |
| KR100305004B1 (ko) | 2001-11-07 |
| KR100305005B1 (ko) | 2001-11-07 |
| CN1038885C (zh) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3030368B2 (ja) | 半導体装置およびその作製方法 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| KR100287952B1 (ko) | 반도체장치제작방법 | |
| JP2759415B2 (ja) | 半導体装置の作製方法 | |
| JP3173760B2 (ja) | 半導体装置の作製方法 | |
| US6777763B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2000101095A (ja) | 半導体装置 | |
| JP2001156297A (ja) | 電気光学装置及び薄膜トランジスタ | |
| JP2003023014A (ja) | 半導体装置 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JP2000101094A (ja) | 半導体装置 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JP3360057B2 (ja) | 半導体装置 | |
| JP2002033328A (ja) | 半導体装置 | |
| JP2002033329A (ja) | 半導体装置の作製方法 | |
| KR100305003B1 (ko) | 액티브매트릭스형액정표시장치 | |
| JP2003158272A (ja) | 半導体装置 | |
| KR100273931B1 (ko) | 박막트랜지스터 | |
| JPH09181329A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |