[go: up one dir, main page]

JP2999271B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2999271B2
JP2999271B2 JP41572290A JP41572290A JP2999271B2 JP 2999271 B2 JP2999271 B2 JP 2999271B2 JP 41572290 A JP41572290 A JP 41572290A JP 41572290 A JP41572290 A JP 41572290A JP 2999271 B2 JP2999271 B2 JP 2999271B2
Authority
JP
Japan
Prior art keywords
liquid crystal
channel
thin film
film transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP41572290A
Other languages
English (en)
Other versions
JPH06337435A (ja
Inventor
正明 ▲ひろ▼木
晃 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP41572290A priority Critical patent/JP2999271B2/ja
Priority to TW080106992A priority patent/TW286412B/zh
Priority to US07/758,904 priority patent/US5165075A/en
Priority to KR1019910019896A priority patent/KR960010722B1/ko
Priority to EP91311477A priority patent/EP0490640A1/en
Priority to US08/161,094 priority patent/US5424752A/en
Priority to US08/219,285 priority patent/US5572047A/en
Publication of JPH06337435A publication Critical patent/JPH06337435A/ja
Application granted granted Critical
Publication of JP2999271B2 publication Critical patent/JP2999271B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、アクティブ型表示装置例
えばアクティブ型液晶表示装置に関するもので、特にそ
れぞれの画素に相補型に２つの薄膜型絶縁ゲイト電界効
果トランジスタ（以下ＴＦＴという）をゲイト電極配線
を共通化して設けたものである。これを本発明では変形
トランスファゲイト（ＭＴＧ，ｍｏｄｉｆｉｅｄ ｔｒ
ａｎｓｆｅｒ ｇａｔｅ）構造の相補型薄膜トランジス
タと称する。
【０００２】
【従来の技術】従来、ＴＦＴを用いたアクティブ型の液
晶表示装置が知られている。この場合、ＴＦＴにはアモ
ルファスまたは多結晶型の半導体を用い、１つの画素に
ＰまたはＮ型のいずれか一方の導電型のみのＴＦＴを用
いたものである。即ち、一般にはＮチャネル型ＴＦＴ
（ＮＴＦＴという）を画素に直列に連結している。その
代表例を第２図に示す。
【０００３】第２図において、液晶２２を有し、それに
直列に連結してＮＴＦＴ２１が設けられている。これを
マトリックス配列せしめたものである。一般には６４０
×４８０または１２６０×９６０と多くするが、この図
面ではそれと同意味で単純に２×２のマトリックス配列
をさせた。このそれぞれの画素に対し周辺回路２６，２
７より電圧を加え、所定の画素を選択的にオンとし、他
の画素をオフとした。するとこのＴＦＴのオン、オフ特
性が一般には良好な場合、コントラストの大きい液晶表
示装置を作ることができる。しかしながら、実際にかか
る液晶表示装置を製造してみると、ＴＦＴの出力即ち液
晶にとっての入力（液晶電位という）の電圧ＶＬＣ２０
は、しばしば“１”（Ｈｉｇｈ）とするべき時に“１”
（Ｈｉｇｈ）にならず、また、逆に“０”（Ｌｏｗ）と
なるべき時に“０”（Ｌｏｗ）にならない場合がある。
これは、画素に信号を加えるスイッチング素子であるＴ
ＦＴがＯＮ、ＯＦＦの状態において、非対称な状態にお
かれることが原因である。
【０００４】液晶１２はその動作において本来絶縁性で
あり、また、ＴＦＴがオフの時に液晶電位（ＶＬＣ）は
浮いた状態になる。そしてこの液晶２２は等価的にキャ
パシタであるため、そこに蓄積された電荷によりＶＬＣ
が決められる。この電荷は液晶がＲＬＣで比較的小さい
抵抗となったり、ゴミ、イオン性不純物の存在によりリ
ークしたり、またＴＦＴのゲイト絶縁膜のピンホールに
よりＲＧＳ２５が生じた場合にはそこから電荷がもれ、
ＶＬＣは中途半端な状態になってしまう。このため１つ
のパネル中に２０万〜５０万個の画素を有する液晶表示
装置においては、高い歩留まりを成就することができな
い。特に液晶２２は一般にはＴＮ（ツイステッドネマテ
ィック）液晶が用いられる。その液晶の配向のためには
それぞれの電極上にラビングした配向膜を設ける。この
ラビング工程のため発生する静電気により弱い絶縁破壊
が起こり、隣の画素との間または隣の導線との間でリー
クしたり、またゲイト絶縁膜が弱く、リークをしたりし
てしまう。アクティブ型の液晶表示装置においては、液
晶電位を１フレームの間はたえず初期値と同じ値として
所定のレベルを保つことがきわめて重要である。しかし
実際は不良が多く、必ずしも成就しないのが実情であ
る。
【０００５】また液晶材料が強誘電性液晶であると、注
入電流を大きくする必要がある。このためにはＴＦＴを
大きくして電流マージンを大きくとらなければならない
という欠点がある。
【０００６】
【発明が解決しようとする課題】本発明は表示装置の各
画素を駆動する駆動素子のＯＮ、ＯＦＦ時における状態
の非対称性に起因する問題、すなわち表示部分の電位が
“１”，“０”に十分安定して固定されず、１フレーム
中にそのレベルがドリフトしまうという問題を解決する
ことを課題とする。
【０００７】
【問題を解決するための手段】本発明は、基板上にマト
リックス構成を有する一対の信号線が設けられた液晶表
示装置において、それぞれの画素にＰチャネル型薄膜ト
ランジスタとＮチャネル型薄膜トランジスタとを相補型
に構成した相補型薄膜トランジスタを設け、該相補型薄
膜トランジスタの入出力側の一方を前記画素へ、他の一
方を前記マトリックス構成を有する一対の信号線の第１
の信号線へ接続し、かつ前記相補型薄膜トランジスタの
ゲートを前記マトリックスを構成する一対の信号線の第
２の信号線へ接続し、変形トランスファゲイト型Ｃ／Ｔ
ＦＴとしたことを特徴とする表示装置である。
【０００８】本発明における相補型薄膜トランジスタと
は、Ｎチャネル型薄膜トランジスタ（以下（ＮＴＦＴと
いう））の入出力部分の一方とＰチャネル型薄膜トラン
ジスタ（以下ＰＴＦＴという）の入出力部分の一方とが
それぞれ接続されており、かつ前記ＰおよびＮチャネル
型薄膜トランジスタのゲート電極は互いに接続されてお
り、これら接続された部分が入出力であるソース，ドレ
イン及びゲート電極となる相補型薄膜トランジスタ（以
下Ｃ／ＴＦＴという）である。
【０００９】本発明の代表例を図１に回路として示す。
図１に示される周辺回路１９，１９ ’によって駆動され
る２×２のマトリックスの例において、ＰＴＦＴ１１と
ＮＴＦＴ１２とのソース、ドレイン電極部分１３，１４
の一方をマトリックス状に設けられている信号線の一方
ＶＤＤに接続し、他の一方を画素電極（１０１の部分）
へ接続し、ゲート１５，１６を他のもう一方の信号線で
あるＶＧＧに接続したものである。このような構成をと
ることによって、ＰＴＦＴ１１とＮＴＦＴ１２とからな
るＣ／ＴＦＴ１７のＯＮ、ＯＦＦ時における表示部分１
８の電位を“１”，“０”に十分安定して固定させ、１
フレーム中にそのレベルがドリフトしてしまうことがな
い表示装置を得ることができた。
【００１０】
【実施例１】この実施例は図３、図４にその一部の作製
工程およびその上面図と断面図を示す。
【００１１】まずＰＴＦＴ１１とＮＴＦＴ１２の作製工
程を図３を用いて説明する。図３において、ＡＮガラ
ス、パイレックスガラス等の約６００℃の熱処理に耐え
得るガラス基板３０上にマグネトロンＲＦ（高周波）ス
パッタ法を用いてブロッキング層としての酸化珪素膜３
１を１０００〜３０００Åの厚さに作製した。プロセス
条件は酸素１００％雰囲気、成膜温度１５０℃、出力４
００〜８００Ｗ、圧力０．５Ｐａとした。ターゲットに
石英または単結晶シリコンを用いた成膜速度は３０〜１
００Å／分であった。さらにこの上にシリコン膜３２を
ＬＰＣＶＤ（減圧気相）法、スパッタ法またはプラズマ
ＣＶＤ法により形成し、公知のフォトリソ等のパターニ
ング工程を経て（Ａ）の形状を得た。
【００１２】このシリコン膜を減圧気相法で形成する場
合、結晶化温度よりも１００〜２００℃低い４５０〜５
５０℃、例えば５３０℃でジシラン（Ｓｉ２Ｈ６）また
はトリシラン（Ｓｉ３Ｈ８）をＣＶＤ装置に供給して成
膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜
速度５０〜２５０Å／分であった。ＮＴＥＴとＰＴＦＴ
とのスレッシュホールド電圧（Ｖｔｈ）を概略同一に制
御するため、ホウ素をジボランを用いて１×１０１４〜
１×１０１７ｃｍ−３の濃度として成膜中に添加しても
よい。
【００１３】またこのシリコン膜をスパッタ法によって
得る場合、スパッタ前の背圧を１×１０−５Ｐａ以下と
し、単結晶シリコンをターゲットとし、アルゴンに水素
を２０〜８０％に混入した雰囲気で行った。例えばアル
ゴン２０％、水素８０％とした。成膜温度は１５０℃、
周波数は１３．５６ＭＨｚ、スパッタ出力４００〜８０
０Ｗとした。圧力は０．５Ｐａであった。
【００１４】またプラズマＣＶＤ法によりこのシリコン
膜を得る場合、その温度は例えば３００℃とし、モノシ
ラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を用い
た。これらをＰＣＶＤ装置内に導入し、１３．５６ＭＨ
ｚの高周波電力を加えて成膜した。
【００１５】これらの方法によって形成された被膜は、
酸素が７×１０１９ｃｍ−３以下、好ましくは１×１０
１９ｃｍ−３以下の濃度であることが好ましい。その代
表的な結晶化をさせる場合、結晶化の程度を助長させ得
るからである。例えばＳＩＭＳ（二次イオン質量分析）
法における不純物として酸素が８×１０１８ｃｍ−３、
炭素３×１０１６ｃｍ−３を得た。また水素は４×１０
２０ｃｍ−３であり、珪素４×１０２２ｃｍ−３として
比較すると１原子％であった。
【００１６】かくして、アモルファス状態の珪素膜を５
００〜３０００Å、例えば１５００Åの厚さに作製の
後、４５０〜７００℃の温度にて１２〜７０時間非酸化
物雰囲気にて中温の加熱処理した。例えば窒素または水
素雰囲気にて６００℃の温度で保持した。この珪素膜の
下の基板表面にアモルファスの酸化珪素膜が形成されて
いるため、この熱処理で特定の核が存在せず、全体が均
一に加熱アニールされる。即ち、成膜時はアモルファス
構造を有し、また水素は単に混入しているのみである。
このアニールにより、珪素膜はアモルファス構造から秩
序性の高い状態に移り、その一部は結晶状態を呈する。
特にシリコンの成膜時に比較的秩序性の高い領域は特に
結晶化をして結晶状態となろうとする。しかしこれらの
領域間に存在する珪素により互いの結合がなされるた
め、珪素同志は互いにひっぱりあう。結晶としてもレー
ザラマン分光により測定すると、単結晶の珪素のピーク
５２２ｃｍ−１より低周波側にシフトしたピークが観察
される。それの見掛け上の粒径は半値巾から計算する
と、５０〜５００Åとマイクロクリスタルのようになっ
ているが、実際はこの結晶性の高い領域は多数あってク
ラスタ構造を有し、その各クラスタ間は互いに珪素同志
で結合（アンカリング）がされたセミアモルファス構造
の被膜を形成させることができた。結果として、この被
膜は実質的にグレインバウンダリ（ＧＢという）がない
といってもよい状態を呈する。キャリアは各クラスタ間
をアンカリングされた個所を通じ互いに容易に移動し得
るため、いわゆるＧＢの明確に存在する多結晶珪素より
も高いキャリア移動度となる。即ちホール移動度（μ
ｈ）＝１０〜２００ｃｍ２／Ｖｓｅｃ、電子移動度（μ
ｅ）＝１５〜３００ｃｍ２／Ｖｓｅｃが得られる。
【００１７】他方、上記の如く中温でのアニールではな
く、９００〜１２００℃の温度での高温アニールにより
被膜を多結晶化をした、多結晶シリコン半導体であって
もよい。この場合、核からの固相成長により被膜中の不
純物の偏析がおきて、ＧＢには酸素、炭素、窒素等の不
純物が多くなり、結晶中の移動度は大きいが、ＧＢでの
バリア（障壁）を作ってそこでのキャリアの移動を阻害
してしまう。そして結果としては１０ｃｍ２／Ｖｓｅｃ
以上の移動度がなかなか得られないのが実情である。こ
の場合は炭素（Ｃ）、窒素（Ｎ）又は酸素（Ｏ）等の不
純物の濃度をセミアモルファス半導体に比べて、さらに
数分の一から十数分の一とすることにより、３０〜３０
０ｃｍ ２ ／Ｖｓｅｃという高い移動度を得ることができ
る。
【００１８】即ち、本発明の実施例ではかくの如く、セ
ミアモルファスまたはセミクリスタル構造を有するシリ
コン半導体を用いている。またこの上に酸化珪素膜をゲ
イト絶縁膜３３として厚さは５００〜２０００Å例えば
１０００Åに形成した。これはブロッキング層としての
酸化珪素膜３１の作製と同一条件とした。この成膜中に
弗素を少量添加させてもよい。さらにこの後、この上側
にリンが１〜５×１０２０ｃｍ−３の濃度に入ったシリ
コン膜またはこのシリコン膜とその上にモリブデン（Ｍ
ｏ）、タングステン（Ｗ），ＭｏＳｉ２またはＷＳｉ２
との多層膜を形成した。これをフォトマスクにてパター
ニングし、ゲイト電極３４を形成した。例えばチャネル
長１０μｍ、ゲイト電極としてリンド−プ珪素を０．２
μｍ、その上にモリブデンを０．３μｍの厚さに形成し
図３（Ｂ）の形状を得た。
【００１９】図３（Ｃ）において、フォトレジストをフ
ォトマスクを用いて形成し、ＰＴＦＴ用であればソース
３５、ドレイン３７に対し、ホウ素を１×１０１５ｃｍ
−２ のドーズ量でイオン注入法により添加した。さらに
また、リンを１×１０１５ｃｍ −２ の量、イオン注入法
またはプラズマドーピング法により添加することにより
ＮＴＦＴ用のソース、ドレインを形成することができ
る。本実施例においては図４に示されるようにＰＴＦＴ
４３とＮＴＦＴ４４が平行に並んでいるので、それぞれ
のＴＦＴを作製する際には片側のＴＦＴをフォトレジス
ト等でマスクをすればよい。これらはゲイト絶縁膜３３
を通じて行った。しかし図３（Ｂ）において、ゲイト電
極３４をマスクとしてシリコン膜上の酸化珪素を除去
し、その後、ホウ素、リンを直接珪素膜中にイオン注入
してもよい。次に、６００℃にて１０〜５０時間再び加
熱アニールを行った。そして図４のＮＴＦＴのソース３
５、ドレイン３７、ＰＴＦＴのソース３５’，ドレイン
３７’を不純物を活性化してＮ＋、Ｐ＋、として作製し
た。またゲイト電極３４下にはチャネル形成領域３６を
結晶性の高移動度半導体として形成されている。
【００２０】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての温度を加えることがな
く第４図４０１に示すＣ／ＴＦＴを作ることができる。
そのため、基板材料として、石英等の高価な基板を用い
なくてもよく、本発明の大画素の液晶表示装置にきわめ
て適しているプロセスである。
【００２１】熱アニールは図３（Ａ），（Ｄ）で２回行
った。しかし図３（Ａ）のアニールは求める特性により
省略し、双方を図３（Ｄ）のアニールにより兼ねさせて
製造時間の短縮を図ってもよい。図３（Ｅ）において、
層間絶縁物３８を前記したスパッタ法により酸化珪素膜
の形成として行った。この酸化珪素膜の形成はＬＰＣＶ
Ｄ法、光ＣＶＤ法を用いてもよい。例えば０．２〜０．
４μｍの厚さに形成した。その後、フォトマスクを用い
て電極用の窓３９を形成した。さらにこれら全体をアル
ミニウムをスパッタ法により形成し、リード３０１およ
びコンタクト３０２をフォトマスクを用いて作製した。
さらに図４（Ａ）の４０１に示す如く、２つのＴＦＴ４
３，４４を相補とし、かつその出力端を液晶装置の一方
の画素電極である透明電極に連結するため、スパッタ法
によりＩＴＯ（インジューム・スズ酸化膜）を形成し
た。それをフォトマスクによりエッチングして、画素電
極４１を構成させた。このＩＴＯは室温〜１５０℃で成
膜し、それを２００〜４００℃の酸素または大気中のア
ニールにより成就した。
【００２２】かくの如くにしてＰＴＦＴ４３とＮＴＦＴ
４４と透明導電膜の電極４１とを同一ガラス基板３０上
に作製した。かかるＴＦＴの特性を下記の表１に略記す
る。
【００２３】
【表１】
【００２４】かかる半導体を用いることにより、一般に
不可能とされていたＴＦＴに大きな移動度を作ることが
できた。そのため、初めて図１、図３、図４に示した液
晶等の表示装置用の相補型ＴＦＴ、すなわちＭＴＧ型Ｃ
／ＴＦＴを構成させることができた。
【００２５】図４において、Ｘ軸方向にＶＤＤ４５、Ｖ
ＤＤ’ ４６、ＶＤＤ’’４７を有するＸ軸方向の配線
（以下Ｘ線ともいう）を形成した。なおＹ軸方向はＶ
ＧＧ４８、ＶＧＧ’４９とＹ軸方向の配線（以下Ｙ線と
もいう）を形成した。図４（Ａ）は平面図であるが、そ
のＡ−Ａ‘の縦断面図を図４（Ｂ）に示す。またＢ−
Ｂ’の縦断面図を図４（Ｃ）に示す。ＮＴＦＴ４４とＰ
ＴＦＴ４３はＸ線ＶＤＤ４５とＹ線ＶＧＧ４８との交差
部に設けられＣ／ＴＦＴ４０１を形成している。また他
の画素にも図４（Ａ）に示すように同じ構成を有したＣ
／ＴＦＴを用いたマトリックス構成を有せしめた。Ｃ／
ＴＦＴ４０１を構成するＮＴＦＴ４４，ＰＴＦＴ４３は
ソース，ドレインである３５，３７、３５’，３７’が
コンタクト３０２，４０２（図３のリード３０１に相
当）を介して画素電極である透明導電膜４１とマトリッ
クス構成を有する一方の信号線である４５に連結してい
る。他方、ＮＴＦＴ４４，ＰＴＦＴ４３のゲイト電極３
４はコンタクト４０４を介して一方の信号線である４８
のアルミニウム配線に連結されている。
【００２６】かくして２本のＸ線４５，４６Ｙ線４８，
４９に挟まれた間（内側）に透明導電膜４１とＣ／ＴＦ
Ｔ４０１とにより１つのピクセルを構成せしめた。かか
る構造を左右、上下に繰り返すことにより、２×２のマ
トリックスの１つの例またはそれを拡大した６４０×４
８０、１２８０×９６０といった大画素の液晶表示装置
を作ることが可能となった。
【００２７】図４は液晶表示装置における液晶を挟持す
る一方の基板の構成を示すものである。図４にその構成
が示される基板上に設けられた液晶駆動装置の透明導電
膜（図５の５１に相当）上に配向膜、配向処理を施し、
さらにこの基板ともう一方の画素電極（図５の５２に相
当）を有する基板との間に一定の間隔をあけて公知の方
法により互いに配設した。そしてその間に液晶材料を注
入して本実施例である液晶表示装置を完成させた。液晶
材料にＴＮ液晶を用いるならば、基板間の間隔を約１０
μｍ程度とし、透明導電膜双方に配向膜をラビング処理
して形成する必要がある。
【００２８】また液晶材料に強誘電性液晶を用いる場合
は、動作電圧を±２０Ｖとし、また、セルの間隔を１．
５〜３．５μｍ例えば２．３μｍとし、対抗電極（図５
の５２に相当）上のみに配向膜を設けてラビング処理を
施せばよい。分散型液晶またはポリマー型液晶を用いる
場合には、配向膜は不要であり、スイッチング速度を大
とするため、動作電圧は±１０〜±１５Ｖとし、セル間
隔（液晶を挟持する一対の基板の間隔）を１〜１０μｍ
と薄くした。特に分散型液晶を用いる場合には、偏光板
も不要のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホールドがないため、本発明のＣ／ＴＦＴの特徴で
ある明確なスレッシュホールド電圧が規定される駆動素
子（Ｃ／ＴＦＴ）を用いると大きなコントラスト得るこ
とができ、またクロストーク（隣の画素との悪干渉）を
除くことができた。
【００２９】本実施例においては、素子の半導体として
高移動度半導体を用いた。しかし同じ目的であれば他の
結晶構造の半導体を用いてもよいことはいうまでもな
い。
【００３０】また本実施例においては、表示装置として
液晶表示装置を用いているが画素電極に電圧を印加し、
そのことによって何らかの表示作用を行なおうとする表
示装置における画素を駆動する素子に本発明のＭＴＧ型
のＣ／ＴＦＴが使用できることはいうまでもない。
【００３１】本発明の特長は、１つの画素に２つのＴＦ
Ｔが相補構成をして設けられている、また電極４１は液
晶電位ＶＬＣを構成するが、それは、ＰＴＦＴがオンで
ありＮＴＦＴがオフか、またはＰＴＦＴがオフでありＮ
ＴＦＴがオンか、のいずれのレベルに固定されることで
ある。
【００３２】以下、図５，図６を用いて本実施例の動作
原理を説明する。図５には本実施例の動作原理を説明す
るために２×２のマトリックスの構成が示されている。
この図は図１と本質的には同質であるが、本実施例に合
わせるため図１の表示部分２３を液晶５０、液晶５０に
電圧を印加する画素電極５１（図４の４１に対応す
る），対抗電極５２が図５には示されている。なおその
他の部分については図１と同一である。この図に示され
ている一対の信号線ＳＥＧ１，ＳＥＧ２とＳＥＧ１’Ｓ
ＥＧ２’とに信号電圧を加えることによって、図５の液
晶５０に電圧を印加し、公知の液晶表示をさせるもので
ある。図６にＡ点に存在する液晶に電圧を印加するため
に信号線ＳＥＧ１（４５），ＳＥＧ２（４６）とＳＥＧ
１’（４８），ＳＥＧ２’（４９）そして対抗電極５２
に加える信号電圧の駆動波形チャートを示す。図６を見
ればわかるように図５に示されているのは２×２のマト
リックスであるので１フレームは２分割されている。ま
たこの場合における液晶５０に実際に印加される電圧を
ブロックＡ電圧として示す。図６に示されているのは単
にＯＮ，ＯＦＦの状態のみであるが、階調表示をするた
めにはＳＥＧ１またはＳＥＧ２に加える信号電圧をその
強弱に応じた信号電圧波形にすればよい。例えば図５の
場合において、Ａ点の液晶の透過率を大きくとりたいの
ならば、図６のＳＥＧ１に液晶の透過率に応じて高い電
圧の信号電圧を加えればよく、逆に液晶の透過率を小さ
くとりたいのならば低い電圧の信号電圧を加えればよ
い。
【００３３】ＳＥＧ１’，ＳＥＧ２’に加える信号電圧
はＣ／ＴＦＴのスレッシュホールド電圧Ｖｔｈよりも大
きくなければならない（ＶＧＧ》Ｖｔｈ）。さらに図６
の６１に示されるように印加電圧に対して液晶が反応す
る電圧であるスレッシュホールド電圧ともいえるＶ
ＯＦＦＳＥＴ電圧をマイナス電位で対抗電極に印加する
ことは、液晶の透過率と液晶への印加電圧の関係を利用
して階調表示をする場合に有用である。
【００３４】
【実施例２】本実施例は、図７（Ａ）にその平面図を、
図７（Ｂ）にＡ−Ａ’の断面図を、図７（Ｃ）にＢ−
Ｂ’の断面図を示す構成を有する液晶表示装置である。
【００３５】本実施例は、実施例１においては最後に画
素電極である透明導電膜４１を作製していたものをまず
最初に透明導電膜４１を成膜し、パターニングすること
によって画素電極４１を得るものである。こうすること
によって、透明導電膜例えばＩＴＯをパターニングする
際に下部の素子破壊や、配線を断線させたりすることの
ない工程で、本発明の構成を得ることができる。その他
作製工程等は実施例１と同様であるので省略する。
【００３６】
【発明の効果】本発明の構成である相補型の絶縁ゲイト
型電界効果トランジスタを各画素に設けて、表示部分の
画素に加わる電圧を制御することによって、ＯＮ，ＯＦ
Ｆ特性の明確な表示装置を得ることができた。
【図面の簡単な説明】
【図１】本発明の構成を２×２のマトリックスに組んだ
場合の説明図である。
【図２】本発明を使用しない従来の例である。
【図３】本実施例１の作製工程を示す。
【図４】本実施例１の上面図並びに断面図を示す。
【図５】本発明の動作原理を説明するための説明図であ
る。
【図６】本発明の動作原理を説明するため説明図であ
る。
【図７】本実施例２の上面図並びに断面図を示す。
【符号の説明】
１１，４３Ｐチャネル型薄膜トランジスタ（ＰＴＦＴ） １２，４４チャネル型薄膜トランジスタ（ＮＴＦＴ） １３，１４ ソース，ドレイン電極 １５，１６ ゲイト電極 １０１ 画素電極部分 １７ 相補型薄膜トランジスタ（Ｃ／ＴＦＴ） １８ 表示部分 ３０ 基板 ３１ 酸化珪素膜 ３２ シリコン膜 ３３ ゲイト絶縁膜 ３４ ＮＴＦＴのゲイト電極 ３７ ＮＴＦＴのドレイン ３５ ＮＴＦＴのソース ３７’ ＰＴＦＴのドレイン ３５’ ＰＴＦＴのソース３４’ ＰＴＦＴのゲイト電極 ３６ チャネル形成領域 ３８ 層間絶縁物 ３９ 電極用の窓 ４０１ Ｃ／ＴＦＴ ３０１ リード ３０２，４０２コンタクト ４１ 画素電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 500 G09F 9/30 338 H01L 21/336 H01L 29/786

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板、ブロッキング層、第１の信号線、
    第２の信号線、画素電極、Ｐチャネル型薄膜トランジス
    タ及びＮチャネル型薄膜トランジスタを有し、 前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型
    薄膜トランジスタはそれぞれ、ソース、ドレイン、チャ
    ネル形成領域、ゲート絶縁膜及びゲート電極を有し、 前記ブロッキング層は前記基板の上に設けられ、 前記チャネル形成領域は前記ブロッキング層の上且つ前
    記ソースと前記ドレインとの間に設けられ、 前記ゲート絶縁膜は前記チャネル形成領域の上に設けら
    れ、 前記ゲート電極は前記ゲート絶縁膜の上に設けられ、 前記Ｐチャネル型薄膜トランジスタのソース又はドレイ
    ンと前記Ｎチャネル型薄膜トランジスタのソース又はド
    レインは前記第１の信号線に電気的に接続され、 前記Ｐチャネル型薄膜トランジスタのドレイン又はソー
    スと前記Ｎチャネル型薄膜トランジスタのドレイン又は
    ソースは前記画素電極に電気的に接続され、 前記Ｐチャネル型薄膜トランジスタのゲート電極と前記
    Ｎチャネル型薄膜トランジスタのゲート電極は前記第２
    の信号線に電気的に接続され、 前記チャネル形成領域は結晶質半導体でなり、 前記ブロッキング層と前記ゲート絶縁膜は同一材料でな
    ることを特徴とする表示装置。
  2. 【請求項２】 前記ゲート絶縁膜は酸化珪素でなること
    を特徴とする請求項１の表示装置。
JP41572290A 1990-12-10 1990-12-10 表示装置 Expired - Fee Related JP2999271B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP41572290A JP2999271B2 (ja) 1990-12-10 1990-12-10 表示装置
TW080106992A TW286412B (ja) 1990-12-10 1991-09-03
US07/758,904 US5165075A (en) 1990-12-10 1991-09-11 Electro-optic device having pairs of complementary transistors
KR1019910019896A KR960010722B1 (ko) 1990-12-10 1991-11-09 박막 트랜지스터 및 그를 이용한 활성 매트릭스 전기 광학 장치
EP91311477A EP0490640A1 (en) 1990-12-10 1991-12-10 Electronic devices, particularly for use as electro-optic devices
US08/161,094 US5424752A (en) 1990-12-10 1993-12-03 Method of driving an electro-optical device
US08/219,285 US5572047A (en) 1990-12-10 1994-03-28 Electro-Optic device having pairs of complementary transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41572290A JP2999271B2 (ja) 1990-12-10 1990-12-10 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP28360399A Division JP3330910B2 (ja) 1999-10-04 1999-10-04 電気光学装置

Publications (2)

Publication Number Publication Date
JPH06337435A JPH06337435A (ja) 1994-12-06
JP2999271B2 true JP2999271B2 (ja) 2000-01-17

Family

ID=18524030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41572290A Expired - Fee Related JP2999271B2 (ja) 1990-12-10 1990-12-10 表示装置

Country Status (5)

Country Link
US (2) US5165075A (ja)
EP (1) EP0490640A1 (ja)
JP (1) JP2999271B2 (ja)
KR (1) KR960010722B1 (ja)
TW (1) TW286412B (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5424752A (en) * 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JP3210307B2 (ja) * 1990-12-29 2001-09-17 株式会社半導体エネルギー研究所 テレビ受像機
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
USRE36314E (en) * 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5680147A (en) * 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2838338B2 (ja) * 1991-05-21 1998-12-16 株式会社半導体エネルギー研究所 電気光学装置の駆動方法
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
DE69216340T2 (de) * 1991-09-26 1997-06-26 Canon Kk Flüssigkristallanzeige und damit versehener Projektor
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0582486A2 (en) * 1992-08-07 1994-02-09 Sharp Kabushiki Kaisha A thin film transistor pair and a process for fabricating the same
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
WO1994008331A1 (en) * 1992-10-06 1994-04-14 Panocorp Display Systems Drive system and method for panel displays
US5396261A (en) * 1993-03-01 1995-03-07 Wah-Iii Technology Corporation Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
JP3369244B2 (ja) * 1993-03-12 2003-01-20 株式会社半導体エネルギー研究所 薄膜トランジスタ
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US6713330B1 (en) * 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
KR0171233B1 (ko) 1993-08-10 1999-03-20 쯔지 하루오 화상표시장치 및 그의 구동방법
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3187254B2 (ja) * 1994-09-08 2001-07-11 シャープ株式会社 画像表示装置
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
US6020870A (en) * 1995-12-28 2000-02-01 Advanced Display Inc. Liquid crystal display apparatus and driving method therefor
US5781233A (en) * 1996-03-14 1998-07-14 Tritech Microelectronics, Ltd. MOS FET camera chip and methods of manufacture and operation thereof
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
JPH10275913A (ja) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JPH11111998A (ja) * 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
KR100336884B1 (ko) * 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
KR100386003B1 (ko) * 1998-12-15 2003-10-17 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법_
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
JP3622592B2 (ja) * 1999-10-13 2005-02-23 株式会社日立製作所 液晶表示装置
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
JP3520417B2 (ja) 2000-12-14 2004-04-19 セイコーエプソン株式会社 電気光学パネルおよび電子機器
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
US6858908B2 (en) * 2001-11-30 2005-02-22 Texas Instruments Incorporated Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide
KR100965580B1 (ko) * 2003-08-21 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
US7358949B2 (en) * 2004-02-25 2008-04-15 Au Optronics Corp. Liquid crystal display device pixel and drive circuit
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
TWI364736B (en) * 2007-03-01 2012-05-21 Au Optronics Corp Pixel control device and display apparatus utilizing said pixel control device
TWI555128B (zh) * 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
JP2014041344A (ja) 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
JP6487738B2 (ja) 2014-03-31 2019-03-20 株式会社半導体エネルギー研究所 半導体装置、電子部品
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423821A (en) * 1965-03-18 1969-01-28 Hitachi Ltd Method of producing thin film integrated circuits
JPS53144297A (en) * 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
JPS5681972A (en) * 1979-12-07 1981-07-04 Toshiba Corp Mos type field effect transistor
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS5832466A (ja) * 1981-08-20 1983-02-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの製造方法
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS58124273A (ja) * 1982-01-20 1983-07-23 Nippon Telegr & Teleph Corp <Ntt> シリコン薄膜トランジスタ
JPS58158967A (ja) * 1982-03-16 1983-09-21 Nippon Telegr & Teleph Corp <Ntt> シリコン薄膜トランジスタ
US4557036A (en) * 1982-03-31 1985-12-10 Nippon Telegraph & Telephone Public Corp. Semiconductor device and process for manufacturing the same
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS60103676A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタアレイの製造方法
JPH0693166B2 (ja) * 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
DE3604368A1 (de) * 1985-02-13 1986-08-14 Sharp K.K., Osaka Verfahren zur herstellung eines duennfilm-transistors
JPS62124769A (ja) * 1985-11-25 1987-06-06 Matsushita Electric Ind Co Ltd 密着型イメ−ジセンサ
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
GB2206721A (en) * 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
US4918504A (en) * 1987-07-31 1990-04-17 Nippon Telegraph And Telephone Corporation Active matrix cell
JPS6446979A (en) * 1987-08-14 1989-02-21 Oki Electric Ind Co Ltd Analogue switch and sample-and-hold circuit with analogue switch
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
JPS6468724A (en) * 1987-09-09 1989-03-14 Seiko Epson Corp Active matrix panel
JPH01130131A (ja) * 1987-11-16 1989-05-23 Seiko Epson Corp ドライバー内蔵アクティブマトリクスパネル
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
US4917467A (en) * 1988-06-16 1990-04-17 Industrial Technology Research Institute Active matrix addressing arrangement for liquid crystal display
JP2752991B2 (ja) * 1988-07-14 1998-05-18 株式会社東芝 半導体装置
JPH0251129A (ja) * 1988-08-12 1990-02-21 Sanyo Electric Co Ltd アクテイブマトリクス液晶表示パネル
JPH0250132A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd アクテイブマトリクス液晶デイスプレイ
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법

Also Published As

Publication number Publication date
EP0490640A1 (en) 1992-06-17
US5165075A (en) 1992-11-17
KR960010722B1 (ko) 1996-08-07
JPH06337435A (ja) 1994-12-06
US5572047A (en) 1996-11-05
TW286412B (ja) 1996-09-21
KR920012992A (ko) 1992-07-28

Similar Documents

Publication Publication Date Title
JP2999271B2 (ja) 表示装置
JP2873632B2 (ja) 半導体装置
KR100522960B1 (ko) 표시장치 제작방법
US6713783B1 (en) Compensating electro-optical device including thin film transistors
JP2916606B2 (ja) 表示装置
JP2767495B2 (ja) 半導体装置および表示装置
JP3029288B2 (ja) 液晶表示装置
JP3297674B2 (ja) 表示装置
JP3029289B2 (ja) 液晶表示装置
JP3013259B2 (ja) 液晶表示装置
JP2742725B2 (ja) 表示装置
JP3330910B2 (ja) 電気光学装置
JP3350528B2 (ja) アクティブマトリクス型表示装置
JP3220092B2 (ja) 表示装置
JP3651731B2 (ja) 表示装置
JP2852919B2 (ja) 液晶表示装置
JP3000177B2 (ja) 表示装置
JP3229938B2 (ja) 表示装置
JP3229304B2 (ja) 絶縁ゲート型電界効果トランジスタおよび半導体装置
JP2739149B2 (ja) 液晶表示装置
JP3476763B2 (ja) アクティブマトリクス装置
JP2707157B2 (ja) 表示装置
JP3229303B2 (ja) 半導体装置
KR100267386B1 (ko) 전기광학장치
JP3253936B2 (ja) 薄膜トランジスタ及び半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees