JP2004071696A

JP2004071696A - 半導体装置及びその作製方法

Info

Publication number: JP2004071696A
Application number: JP2002226056A
Authority: JP
Inventors: Kengo Akimoto; 秋元　健吾; Toru Takayama; 高山　徹; Tetsuji Yamaguchi; 山口　哲司; Shunpei Yamazaki; 山崎　舜平
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-08-02
Filing date: 2002-08-02
Publication date: 2004-03-04
Also published as: US20060261341A1; US7098087B2; US20040021177A1

Abstract

【課題】ガラスなど熱的に脆弱な基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。
【解決手段】絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、その上に窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成した後、その成膜温度よりも高い温度で結晶質半導体膜、酸化シリコン膜及び窒化シリコン膜の積層体の熱処理を行うものである。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコンをターゲットとして用いて高周波スパッタリング法で作製される絶縁膜を含む半導体装置及びその作製方法に係り、特に薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ　：　ＴＦＴ）に代表される絶縁ゲート型電界効果トランジスタのゲート構造に関する。
【０００２】
【従来の技術】
ガラスなどの基板上にＴＦＴを形成し、液晶やエレクトロルミネセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ　：ＥＬ）材料又はそれを用いた素子と組み合わせた画素をマトリクス状に配列し、文字や画像を表示する画面を構成する技術が知られている。ＴＦＴはゲート電極と重畳する部位にあるチャネル部を多結晶シリコン膜で形成することで、論理回路などを実用的な周波数で動作させることが可能となっている。
【０００３】
この用途で使われる多結晶シリコン膜は、非晶質シリコン膜をレーザーアニール法などの技術を用いて結晶化したものである。勿論、ＴＦＴの電気的特性やその信頼性は多結晶シリコン膜の品質のみによって決まるものではなく、それと接するゲート絶縁膜や下地絶縁膜の品質も重要な要素である。
【０００４】
単結晶シリコン基板に作り込むＭＯＳトランジスタなどは、熱酸化の技術を有効に活用して高品質のゲート絶縁膜を形成することが可能となっている。しかし、歪み点が７００℃以下のガラスを基体とする液晶ディスプレイのような用途では、化学的又は物理的な現象を利用して被膜を堆積形成する技術が採用されている。この点が７００℃以上の熱処理プロセスを含むシリコン集積回路の製造技術と異なる点である。
【０００５】
トランジスタのゲート絶縁膜に着目すれば、要求される特性として、緻密で空孔やピンホールなどが無く、可動イオンを含まず、緻密で欠陥準位密度が低く、ゲートリークの如き漏れ電流が無いことである。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のプラズマＣＶＤ法やスパッタリング法などプラズマを用い、化学的又は物理的な反応を利用して堆積形成した酸化シリコンや窒化シリコンなどの絶縁膜は、荷電粒子により損傷を受け欠陥やピンホールが出来やすく、固定電荷や界面準位が大きいことが欠点となっている。また、数原子％の水素が絶縁膜中に含まれることで、熱的な安定性を欠き、しきい値電圧の変動やゲートリーク電流の増加など特性劣化の要因となっていた。
【０００７】
その一方で、ＴＦＴを用いて形成する集積回路の微細化の進展により、スケーリング則に基づくゲート絶縁膜の薄膜化が必要となって来る。しかし、シリコンを９００℃以上の温度で酸化する清浄な酸化シリコン膜と異なり、所詮４００℃以下の温度で堆積形成する酸化シリコン膜や窒化シリコン膜では固定電荷や界面準位密度を低減して所望の特性を得ることは不可能であった。
【０００８】
本発明は、上記問題点を鑑みなされたものであり、ガラスなど熱的に脆弱な基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。また、別には、優れた絶縁層を用いたトランジスタを構成素子とする大面積集積回路を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記問題点を解決するために、本発明は、絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、その上に窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成した後、その成膜温度よりも高い温度で結晶質半導体膜、酸化シリコン膜及び窒化シリコン膜の積層体の熱処理を行うものである。
【００１０】
酸化シリコン膜及び窒化シリコン膜の成膜を３００℃以下で行うのに対し熱処理は６００〜８００℃にて行う。熱処理の手法に特段の限定は無くファーネスアニール炉を用いた熱処理でも良いが、好ましくは瞬間熱アニール（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）法又はランプ加熱による急速加熱で行い、その加熱時間は１〜２４０秒とすれば良い。加熱処理の雰囲気は、窒素又は不活性気体中又は酸化雰囲気中とする。
【００１１】
上記本発明の構成において、スパッタリング法には高周波スパッタリング装置を適用するのが最も好ましい。金属と比較して比抵抗の高いシリコンをターゲットとするので低電圧で放電を発生し維持するには高周波電力を印加することが望ましく、適用する電力周波数は１ＭＨｚ以上１２０ＭＨｚ以下、好ましくは１０ＭＨｚ以上６０ＭＨｚ以下の周波数である。この周波数の適用範囲において、それが高くなるに従いシース電位が下がり、化学的な反応による膜形成が優位となり、ＣＶＤ態様の緻密な被膜を形成することができる。
【００１２】
本発明による半導体装置の作製方法の代表的な形態は、結晶性半導体膜上に酸化シリコン膜と窒化シリコン膜を高周波スパッタリング法で形成し、熱処理を行った後、その上に金属をターゲットとして直流スパッタリング法で導電膜を形成するものであって、その全ての段階を大気に晒すことなく連続的に行うことで、微粒子などの物理汚染や周辺環境からの化学汚染を防ぎ清浄な界面を形成することができる。
【００１３】
また、他の形態として、絶縁表面を有する基板上に結晶性半導体膜を形成し、その上層側に、シリコンをターゲットとするスパッタリング法で酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜と窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜とを順次堆積して積層体を形成し、該基板の歪み点以上の温度に加熱する瞬間熱アニール法により積層体の熱処理を行い、その後ゲート電極を形成して、その位置を基準として結晶性半導体膜を島状に分割することで薄膜トランジスタのチャネル部の位置を確定する各段階を有することを特徴としている。瞬間熱アニール法のよる代表的な熱処理温度は６００〜８００℃であり、好ましくは１〜２４０秒の加熱時間により、歪み点以上の温度であっても基板の変形を最小限とすることができる。
【００１４】
本発明において適用するスパッタリング法は、スパッタガスに酸素ガス又は窒素ガスのみを用いることができる。酸素又は窒素の高周波放電中には様々なイオン種、励起種、発光種、各種ラジカル（電気的に中性であり反応性に高い化学的活性種）が形成される。その中で酸素ラジカルその中で化学的に極めて活性な性質を持つ酸素ラジカル又は窒素ラジカルが生成され、それがターゲット材のシリコンと反応して緻密な膜形成をすることが可能であることを見いだした。つまり、ターゲット表面に拡散した酸素ラジカル又は窒素ラジカルは、シリコンと反応して酸化物又は窒化物を形成する。ターゲット表面に形成された酸化物又は窒化物は安定であるが、イオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出され、それが（気相中での反応過程も含めて）基板に付着することで被膜の形成を可能にする。
【００１５】
スパッタリング速度を高めるためには、それに希ガスを添加しても良いが、酸素又は窒素に対する希ガスの割合は５０％以下とすることが望ましい。このような成膜機構は、酸素又は窒素よりも希ガスの割合を高めてしまうと、希ガスイオンのよるスパッタリングが支配的となり実現することはできない。理想的には、酸素ガス又は窒素ガスのみとすれば良いが、成膜速度が著しく低下するので、酸素と希ガス又は窒素と希ガスとの混合比が最大で１対１となる範囲内で選択することが可能である。
【００１６】
酸化シリコン膜及び窒化シリコン膜の成膜において、異なるシリコンターゲットとスパッタガスを用いて個々に成膜しても良いし、シリコンターゲットを共通にしてスパッタガス種を切り替えて連続的に積層形成しても良い。後者の場合には、酸化シリコン膜を成膜後に酸素と窒素を両方含ませて酸窒化シリコン膜を形成し、その後スパッタガスを窒素又は窒素と希ガスにして窒化シリコン膜を形成する態様としても良い。すなわち、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜の積層体としても良い。
【００１７】
シリコンターゲットと酸素又は窒素のラジカル種を反応させることで成される、所謂化学的反応を利用した成膜法により、３００℃以下の低温であっても比較的緻密な酸化膜又は窒化膜を形成することができる。
【００１８】
さらに、６００〜８００℃にて行う熱処理は当該酸化シリコン膜又は窒化シリコン膜中に含まれるシリコンクラスターを低減せしめ、界面の歪みを除去するために有効に作用する。この熱処理の作用についてはＭＯＳ構造の容量特性で確認を行い、上記温度範囲の熱処理によりヒステリシスが低減することが判明している。本発明の酸化シリコン膜と窒化シリコン膜との積層体の特徴は、ＭＯＳ構造のＣ−Ｖ特性において、バイアス熱ストレス試験（ＢＴ試験）前後のヒステリシスによるフラットバンド電圧の変動値が０．５Ｖ以下、好ましくは０．３Ｖ以下の特性を有している。このフラットバンド電圧の変動値は、６００〜８００℃に熱処理により達成される数値である。ＭＯＳ構造のＣ−Ｖ特性におけるフラットバンド電圧の変動値を規定することにより、固定電荷密度や界面準位密度が低い酸化シリコン膜及び窒化シリコン膜の積層体が選択され、トランジスタにおいてヒステリシスのない安定した電流電圧特性を得ることができる。
【００１９】
本発明において、その目的を達成するため重要な要素であるエッチング特性は、特定のエッチング液によるエッチング速度をもって規定している。エッチング液としてはフッ化水素アンモニウム（ＮＨ_４ＨＦ_２）を７．１３％とフッ化アンモニウム（ＮＨ_４Ｆ）を１５．４％含む混合水溶液を用い、その一定温度におけるエッチング速度を評価している。このエッチング液は、市販の合成石英をエッチングした場合、室温において６０ｎｍ／ｍｉｎのエッチング速度が得られている。また、プラズマＣＶＤ法やスパッタリング法など何らかの形式で堆積形成した酸化シリコン膜や窒化シリコン膜は、その膜の形成条件によって上記エッチング液のエッチング速度が種々変化する。例えば、プラズマＣＶＤ法で堆積形成した窒酸化シリコン膜は２５〜３３０ｎｍ／ｍｉｎに渡って変化することが判っている。
【００２０】
本発明でシリコンをターゲットとする高周波スパッタリング法で作製する酸化シリコン膜は、上記エッチング液の２０℃におけるエッチング速度が１００ｎｍ／ｍｉｎ以下であることが特徴である。また、本発明で得られるシリコンをターゲットとする高周波スパッタリング法で作製する窒化シリコン膜は、上記エッチング液の２０℃におけるエッチング速度が１０ｎｍ／ｍｉｎ以下であることが特徴である。
【００２１】
酸化シリコン膜と窒化シリコン膜との積層体のゲート絶縁膜への適用は、ゲート絶縁膜の実質的な薄膜化にある。酸化シリコンの比誘電率３．８に対し窒化シリコンの比誘電率は約７．５であるので、酸化シリコン膜で形成するゲート絶縁膜に窒化シリコン膜を含ませることで、実質的にはゲート絶縁膜の薄膜化を図るのと同等の効果を得ることができ、ゲートリークを低減することが可能となる。スケーリング則に基づいた素子の微細化に対し、有利な効果を得ることができる。さらに、緻密な窒化シリコン膜をゲート絶縁膜の構成部材として用いることにより、外部から侵入する不純物を阻止する保護膜として機能させることができ、ゲート絶縁膜と半導体膜との間で清浄な界面を形成することができる。
【００２２】
上記本発明の特徴から、１５０℃にて１．７ＭＶ／ｃｍの電界強度を１時間印加するバイアス熱ストレス試験におけるフラットバンド電圧の変動値が０．５Ｖ以下である酸化シリコン膜と窒化シリコン膜とから成る絶縁性の積層体は、結晶性半導体膜とゲート電極との間に設けることが有用であり、絶縁ゲート型のトランジスタのゲート絶縁膜として利用することができる。
【００２３】
【発明の実施の形態】
本発明の半導体装置の主要構成要素である絶縁ゲート型電界効果トランジスタであり、典型的には薄膜トランジスタ（ＴＦＴ）のゲート絶縁膜に、シリコンをターゲットとして、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する酸化シリコン膜と、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する窒化シリコン膜との積層体を用いる。当該積層体は４００℃以下、好ましくは３００℃以下の基板加熱温度で堆積形成するものであり、その後それより高い温度の熱処理により積層界面欠陥密度や膜中欠陥密度及び歪みなどを低減させることが可能となる。好適には６００〜８００℃の温度で熱処理であり、特に好ましくは瞬間熱アニール（ＲＴＡ）で１〜２４０秒程度の急速加熱を行うことで、前記温度範囲であっても歪み点が７００℃以下の熱的に脆弱なガラス基板に対しても、同質の効果を得ると共に熱による歪みを抑えることが可能となる。
【００２４】
図５は本発明を実施するに当たり適用可能な複数の処理室を備えたマルチタスク型の製造装置の一形態を示す図である。図５で示す製造装置の構成は、基板の搬送手段１０２を備えた第１共通室１０１に対し、仕切弁１１９を介してスパッタリングにより被膜の形成が可能な複数の成膜室を備えている。また、基板の搬送手段１１０を備えた第２共通室１０９に対し、仕切弁１１９を介してロード／アンロード室１１１、前処理室１１２、熱処理室１２０が備えられている。そして、第１共通室１０１と第２共通室１０９とは中間室１０８を介して連結されている。特にＴＦＴのゲート絶縁膜を形成するに当たって、結晶性半導体膜上に酸化シリコン膜及び窒化シリコン膜を積層形成するには窒化シリコン膜を形成する際に、大気に触れさせず界面を汚染することなく性状の異なる複数の被膜を連続して形成することが肝要であり、図５に示す製造装置の構成はそれを可能としている。
【００２５】
基板はロード／アンロード室１１１に装填され、第２共通室１０９に備えられた搬送手段１１０により搬送される。前処理室１１２は基板を回転させるスピナーが備えられ、薬液供給手段１１８より供給される各種薬液の塗布により基板の被堆積表面の清浄化、酸化膜形成、エッチングなどの処理が可能である。ロード／アンロード室１１１、第２共通室１０９、前処理室１１２はガス供給手段１１９により窒素やアルゴンなどの不活性ガスを供給し、そのガスで置換された雰囲中で作業を行う。中間室１０８は、第２共通室１０９と内部を減圧にする第１共通室１０１との間で基板を授受するための部屋として備えられ、基板の送受時に常圧から減圧まで内部の圧力を変動させる部屋である。この目的において、中間室１０８はロード／アンロード室１１１に装填される基板の全数を一時的保持するカセットホルダーなどが備えられていても良い。
【００２６】
瞬間熱アニール（ＲＴＡ）法を適用する熱処理室１２０には熱手段１２１が備えられている。熱処理室１２０の詳細な構成は図７に示されている。熱処理室１２０には石英で形成された反応管１２２が備えられ、その外側に熱源１２１が設けられている。反応管１２２内には、石英で形成された基板ホルダー１２７があり、基板はこの基板ホルダー１２７上に設置される。このとき、温度分布の均一化を図るために被処理基板はピン上に乗せられる。また、熱源１２１により加熱される温度をモニターする手段として、ここでは熱電対を用いた温度検出器１２５が備えられている。ハロゲンランプ、メタルハライドランプ等で構成される熱源１２１は電源１２３により点灯と消灯を制御をする。制御手段１２４はコンピュータが内蔵されプログラムに従いこの電源１２３とガス供給手段１２６の動作を連動させている。
【００２７】
室温に置かれた被処理基板は熱源１２１により急速に加熱される。昇温期間は１００〜２００℃／秒という昇温速度で設定温度（例えば７００℃）まで加熱する。例えば、１００℃／秒の昇温速度で加熱すれば、７００℃まで７秒で加熱できる。その後、ある一定時間設定温度に保持し、その後熱源１２１の点灯を遮断する。保持時間は１〜２４０秒とする。
【００２８】
図５において成膜室１０４〜１０７には異なる材料のターゲットが装着され、それにより複数の被膜を減圧下で連続して積層形成することができる。各成膜室にはスパッタガスを供給するガス供給手段１１５、排気手段１１４及び圧力制御手段１１３が備えられている。成膜室１０４、１０５は半導体ターゲットを備え、スパッタリングをするために高周波電源１１６が連接している。高周波電源が供給する電力の周波数は１ＭＨｚ以上１２０ＭＨｚ以下、好ましくは１０ＭＨｚ以上６０ＭＨｚ以下の周波数を適用する。通常は周波数が高くなるに従いシース電位が下がるので、化学的な反応による膜形成が優位となり、ＣＶＤ態様の緻密な被膜を形成することができる。また、成膜室１０６、１０７は金属のターゲットを備え直流電源１１７が連接されている。予備加熱室１０３は被膜の形成前に減圧下で予め加熱して脱水処理を行うことを目的としている。
【００２９】
図６は一例として成膜室１０４の詳細を説明する図である。成膜室１０４は本発明に係る酸化シリコン膜を形成する場所である。ターゲット１３０はシリコンであり、バッキングプレートを介して冷媒により冷却されている。永久磁石１３４はターゲット面と平行な方向に円運動又は直線運動することにより対向する基板表面に膜厚の均一性の良い被膜の形成を可能とする。シャッター１３３は成膜開始前後に開閉し、放電初期においてプラズマが不安定な状態で被膜が形成されるのを防いでいる。基板保持手段１３２はホルダーが上下して基板を載置並びに背面板１３１に固定する。背面板１３１内には加熱手段１３８としてシーズヒーターが埋め込まれ、さらに加熱された希ガスを基板裏側から導入して均熱性を高めている。ガス導入手段１１５からは希ガスの他に酸素ガスが導入され、成膜室１０５内の圧力は、コンダクタンスバルブ１３６により制御される仕組みである。整流板１３５は成膜室１０５内でのスパッタガスの流れを整流する目的で設けられている。ターゲットには高周波電源に接続され、高周波電力を印加することによりスパッタリングが成される。なお、成膜室１０５も同様な構成である。
【００３０】
図６の構成による高周波スパッタリングにより、シリコンをターゲットとして緻密な酸化シリコン及び窒化シリコン膜を形成することができる。酸化シリコン膜の主要な成膜条件としては、ターゲットにシリコンを用い、酸素又は酸素と希ガスをスパッタガスとして用いる。窒化シリコン膜も同様にシリコンターゲットを用い、窒素又は窒素と希ガスをスパッタガスとして用いる。印加する高周波電力の周波数は、典型的には１３．５６ＭＨｚであるが、それより高い２７〜１２０ＭＨｚの周波数を適用しても良い。周波数の増加に従って成膜の機構はより化学的反応が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタガスとして用いる希ガスは、基板を加熱するためのガスとして図６で示したように基板の裏側から導入して用いる場合もある。基板の加熱温度は、特に加熱をせず室温の状態で成膜をしても良いが、下地との密着性をより高めるには１００〜３００℃、好ましくは１５０〜２００℃に加熱をすると良好な密着性が得られる。
【００３１】
本発明が適用するスパッタリング法は、酸素と希ガス又は窒素と希ガスとの混合比が最大で１対１となる範囲内で選択するものであり、特に酸素や窒素のラジカル種を積極的に反応に利用することで従来のイオン衝撃による物理的なスパッタリング現象による成膜メカニズムとは異なる。すなわち、ターゲット表面及び被膜堆積表面において酸素又は窒素のラジカルとシリコンとが相互に反応させることを特徴とする点で化学的な成膜メカニズムが支配的となっていると考えることができる。
【００３２】
その成膜メカニズムの一考察例を図８の模式図により説明する。ターゲット９０１に高周波電力の印加によりグロー放電プラズマ９００が形成されると、酸素又は窒素のラジカルの中で化学的に極めて活性なものは、低エネルギーでもシリコンと反応して酸化物又は窒化物を形成する。つまり、ターゲット表面に拡散した酸素又は窒素の活性なラジカルは、シリコンと反応して酸化物又は窒化物を形成する。シリコンの酸化物又は窒化物は安定であるが、ターゲット表面にスイオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出される。グロー放電プラズマ９００中を拡散するシリコンの酸化物又は窒化物は、プラズマ中でも気相反応をして一部は基板表面に達する。そこでシリコンの酸化物又は窒化物は表面反応して被膜が形成される。表面反応においてもプラズマ電位と接地電位との電位差により加速されて入射するイオン種の援助が作用していると考えられる。
【００３３】
このような成膜機構は、供給する酸素や窒素よりも希ガスの混合割合を高めてしまうと、希ガスイオンによるスパッタリングが支配的となり（つまり物理的なスパッタリングが支配的となり）実現することはできない。理想的には、酸素又は窒素ガスのみとすれば良いが、成膜速度が著しく低下するので、希ガスとの混合比が最大で１対１となる範囲内で選択することが好ましい。
【００３４】
勿論、確率的にはシリコンの微小な塊（クラスター）がスパッタリングされて堆積する被膜中に混入する場合もある。酸化シリコン又は窒化シリコン膜中に取り込まれたシリコンクラスターは電荷を捕獲する欠陥となりヒステリシスを生じさせる原因となる。
【００３５】
スパッタリングによるこの種の被膜を形成した後に行う熱処理は、この欠陥を消滅させるのに有効な手段となる。すなわち、酸素又は窒素を供給してシリコンクラスターを酸化又は窒化させることにより、荷電欠陥の生成を消滅させることができる。酸化又は窒化反応は、気相中から供給する酸素又は窒素に限定されず、膜中に含まれる過剰な酸素又は窒素と反応させても良い。
【００３６】
本発明においてその目的を達成するための重要な要素として規定するＭＯＳ構造におけるフラットバンド電圧の変動値においては、種々の条件で作製した酸化シリコン膜及び窒化シリコン膜から成る積層体でＭＯＳ構造を形成した試料のＢＴストレス印加の前後におけるＣ−Ｖ特性から求め決定されたものである。試料の構造は単結晶シリコン基板（ｎ型、１〜１０Ωｃｍ）に３０ｎｍの酸化シリコン膜と２０ｎｍの窒化シリコン膜を高周波スパッタリング法により種々の条件で形成し、その上に直径１ｍｍのＡｌ電極を形成した。
【００３７】
図１〜図４は、高周波スパッタリング法で作製した酸化シリコン膜と窒化シリコン膜膜の積層体をシリコン基板（ｐ型、１〜１０Ωｃｍ）上に形成し、上部にＡｌ電極を形成したＭＯＳ構造の試料におけるＣ−Ｖ特性であり、ＢＴストレス印加前後の特性変化を示すグラフである。図１と図２は酸化シリコン膜をシリコンターゲットを用いて形成した場合（条件Ａ）の特性を示し、それと対比する意味で、図３と図４は合成石英ターゲットを用いた場合（条件Ｂ）の特性を示している。窒化シリコン膜はどちらもシリコンをターゲットとした高周波スパッタリング法で形成している。表１に、この酸化シリコン膜と窒化シリコン膜の代表的な成膜条件の一例を示す。
【００３８】
【表１】

【００３９】
この中で、図２と図４はＲＴＡによる熱処理をしない場合の特性を示し、１．７ＭＶ／ｃｍ、１５０℃１時間のＢＴストレス印加によりヒステリシスが現れている。ＢＴストレス印加によるヒステリシスの出現は、積層界面の化学結合の変化（例えば、Ｓｉ−ＯやＳｉ−ＯＨなどの切断）やシリコン基板からの電荷の注入によって発生すると考えられている。すなわち、図２と図４の結果は、酸化シリコン膜と窒化シリコン膜の積層体に固定電荷や界面準位が形成されることを示している。
【００４０】
一方、図１と図３で示す特性は、酸化シリコン膜と窒化シリコン膜とから成る積層体を形成した後、ＲＴＡにより７００℃で１２０ｓｅｃの熱処理を行い、同様にＢＴストレス印加をした結果を示している。図１で明らかなように、シリコンターゲットで作製した酸化シリコン膜はヒステリシスが現れていない。一方、図３で示す合成石英ターゲットで作製した酸化シリコン膜を持つ試料は、依然ヒステリシスが残っていることが判る。
【００４１】
表２は、図１〜図４のＣ−Ｖ特性から、各試料のフラットバンド電圧（Ｖｆｂ）とＢＴストレス印加によるフラットバンド電圧の変化量（ΔＶｆｂ）を求めた結果である。
【００４２】
【表２】

【００４３】
表２は、高周波スパッタリング法でシリコンをターゲットとする酸化シリコン膜の方が膜質が良いことを示している。また、熱処理によるヒステリシスの減少は、酸化シリコン膜の固定電荷（または荷電欠陥）の減少を示し、その効果がシリコンターゲットで形成された酸化シリコン膜の方が顕著であることを示している。この結果は、本発明を適用することにより、基板加熱温度２００℃で作製した酸化シリコン膜と窒化シリコン膜を積層したＭＯＳ構造のＣ−Ｖ特性において、ＢＴストレス印加前後のヒステリシスによるフラットバンド電圧の変動幅が０．５Ｖ以下、好ましくは０．３Ｖ以下の特性を得ることができることを示している。
【００４４】
また、本発明において、その目的を達成するための重要な要素として規定するエッチング特性において、各種成膜法で作製した酸化シリコン膜及び窒化シリコン膜のエッチング速度の比較を表３に示す。エッチング液は、フッ化水素アンモニウム（ＮＨ_４ＨＦ_２）を７．１３％とフッ化アンモニウム（ＮＨ_４Ｆ）を１５．４％含む混合水溶液（ＬＡＬ５００　ＳＡバッファードフッ酸；橋本化成株式会社製）を用い、２０℃におけるエッチング速度を比較した。
【００４５】
【表３】

【００４６】
表３に示すように、シリコンターゲットを用いて高周波スパッタリング法で作製した酸化シリコン膜と窒化シリコン膜のエッチング速度は、プラズマＣＶＤ（表中においてＰＣＶＤと表記）法における値と比較して遅い点に特徴がある。エッチング速度の低下は、その膜が緻密であることを間接的に示すものであり、空孔や微粉などによる欠損がないことを示している。また、上記のＣ−Ｖ特性との関連において、緻密であることが熱的及び電気的な安定性を高めていることを示している。
【００４７】
以上のように、本発明によれば、シリコンターゲットを用いた高周波スパッタリング法と熱処理を組み合わせることにより、基板温度が３００℃以下の温度で、熱的に脆弱なガラス基板上においても緻密で熱的及び電気的な外因性のストレスに対して安定な酸化シリコン膜及び窒化シリコン膜を得ることができる。このような酸化シリコン膜及び窒化シリコン膜とその積層体は、絶縁ゲート型電界効果トランジスタであり、特に熱的に脆弱なガラス基板上に形成する薄膜トランジスタのゲート絶縁膜として用いると有益となる。勿論、本発明の酸化シリコン膜及び窒化シリコン膜、或いは積層体はゲート絶縁膜に限定されず、半導体層と基板間の形成する下地絶縁膜や、配線間を絶縁する層間絶縁膜、外部からの不純物の侵入を阻止する保護膜など様々な用途に適用することができる。
【００４８】
上記本発明に係る酸化シリコン膜と窒化シリコン膜を用いた半導体装置の態様について、以下に図面を用いて詳細に説明する。
【００４９】
（実施の形態１）
シリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体をＴＦＴのゲート絶縁膜として組み込む構成に関し、歪み点７００℃以下のガラス基板上に半導体装置を形成する一形態について説明する。
【００５０】
本発明において適用することのできる基板には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板が適している。代表的には、コーニング社製の１７３７ガラス基板（歪み点６６７℃）、旭硝子社製のＡＮ１００（歪み点６７０℃）などが適用可能であるが、勿論他の同様な基板であれば特段の限定はない。いずれにしても本発明においては歪み点７００℃以下のガラス基板を適用することが可能である。勿論、耐熱温度が１０００℃以上である合成石英基板を適用しても良い。本発明におけるシリコンをターゲットとする高周波スパッタリング法によれば、７００℃以下の温度において緻密な絶縁膜の形成が可能であるので、敢えて高価な石英基板を選択する必要はない。
【００５１】
まず、図９（Ａ）で示すように、ガラス基板２００上に酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）等の絶縁膜から成る第１無機絶縁体層２０１を形成する。代表的な一例は、ＳｉＨ_４、ＮＨ_３、及びＮ_２Ｏを反応ガスとしてプラズマＣＶＤにより成膜され窒素含有量が酸素含有量よりも多い又は同程度の第１酸窒化シリコン膜２０２と、ＳｉＨ_４、及びＮ_２Ｏを反応ガスとしてプラズマＣＶＤにより成膜され酸素含有量が窒素含有量よりも多い第２酸窒化シリコン膜２０３を積層形成する構造である。この構成において、第１酸窒化シリコン膜２０２を高周波スパッタリング法で形成する窒化シリコン膜と置き換えても良い。当該窒化シリコン膜はＮａなどガラス基板に微量に含まれるアルカリ金属が拡散するのを防ぐことができる。
【００５２】
ＴＦＴのチャネル部やソース及びドレイン部を形成する半導体層は、第１無機絶縁体層２０１上に形成した非晶質シリコン膜２０４を結晶化して得る。最初に形成する非晶質シリコン膜の厚さは出来上がりの結晶性シリコン膜の厚さが２０ｎｍ〜６０ｎｍとなる範囲で選択される。この膜厚さの上限はＴＦＴのチャネル形成領域において完全空乏型として動作させるための上限値であり、この膜厚の下限値はプロセス上の制約であり、結晶性シリコン膜のエッチング工程において選択加工する場合に必要な最小値として決めている。また、非晶質シリコン膜に換えて、非晶質シリコンゲルマニウム（Ｓｉ_１−ｘＧｅ_ｘ；ｘ＝０．００１〜０．０５）膜を適用しても良い。
【００５３】
結晶化の工程において、その方法は特に限定はないが、結晶化法としてＮｉなどの半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させても良い。例えば、Ｎｉ含有層２０５を非晶質シリコン膜２０４上に保持させた後、脱水素化（５００℃、１時間）続けて５５０℃、４時間の加熱処理により結晶化させる。
【００５４】
図９（Ｂ）は結晶性シリコン膜２０６が形成された状態を示している。この状態で５０〜９５％の割合で結晶化した結晶性シリコン膜が得られるが、図９（Ｃ）で示すように、更に結晶性を向上させるためパルス発振のエキシマレーザー、或いはパルス発振のＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザーなど固体レーザーの第２高調波を照射するレーザーアニール処理を行う。レーザーアニール処理では当該レーザー発振器を光源とするレーザー光を光学系にて線状に集光して照射する。このパルスレーザー光の照射により、図９（Ｃ）に示すように表面に最大値として膜厚と同程度の高さの凸部が多数形成される。
【００５５】
表面の凹凸を低減するには、オゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を１回、好ましくは複数回繰り返すことで実現することができる。本実施の形態では、チャネル長０．３５〜２．５μｍのＴＦＴを作製するために、ゲート絶縁膜の実質的な厚さを３０〜８０ｎｍとするために、結晶性シリコン膜の表面の平滑性に関し、凹凸形状の最大値を１０ｎｍ以下好ましくは５ｎｍ以下にする（図９（Ｄ））。
【００５６】
その後、得られた結晶性シリコン膜をフォトマスクを用いて写真蝕刻により所望の形状にエッチング処理し、ＴＦＴの主要構成部である半導体層２１６〜２１８を形成する。半導体層２１６〜２１８に対し、しきい値電圧（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素が対象となる（図１０（Ａ））。
【００５７】
次いで、図１０（Ｂ）で示すように、半導体膜２１６〜２１８上にゲート絶縁膜を形成する酸化シリコン膜２１９、窒化シリコン膜２２０を高周波スパッタリング法で成膜して、さらに大気に晒すことなく同一装置内でＲＴＡによる熱処理を行う。この場合、図５で説明したマルチタスク型スパッタリング装置はこの工程に適した構成となっている。この工程は概略以下の通りである。
【００５８】
まず、ロード／アンロード室１１１から搬送される基板は図１０（Ａ）の状態となっている。前述の表面の平滑化処理は、スピナーを備えた前処理室１１２で行うことが可能でありオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を行い、半導体膜の表面を凸部を中心にエッチングする。また、この処理により半導体膜の最表面がエッチングされて水素で終端された清浄で不活性な表面が形成されるという特徴もある。
【００５９】
その後、基板は中間室１０８を経て真空排気された第１共通室１０１に搬送される。成膜室１０４では高周波スパッタリング法によりシリコン（Ｂドープ、１〜１０Ωｃｍ）をターゲットとして酸化シリコン膜を１０〜６０ｎｍの厚さで形成する。代表的な成膜条件は、スパッタガスにＯ_２とＡｒを用いその混合比（流量比）を１対３とする。スパッタリング時の圧力０．４Ｐａ、放電電力４．１Ｗ／ｃｍ^２（１３．５６ＭＨｚ）、基板加熱温度２００℃とする。この条件により半導体膜と界面準位密度が低く、緻密な酸化シリコン膜２１９を形成することができる。
【００６０】
また、酸化シリコン膜の堆積に先立って、予備加熱室１０３で減圧下の加熱処理や酸素プラズマ処理などの表面処理を行っても良い。酸素プラズマ処理により表面を酸化しておくと、界面準位密度を低減させることができる。
【００６１】
次いで、基板を成膜室１０５に移して高周波スパッタリング法にて窒化シリコン膜を１０〜３０ｎｍの厚さで形成する。代表的な成膜条件は、スパッタガスにＮ_２とＡｒを用いその混合比（流量比）を１対１とする。スパッタリング時の圧力０．８Ｐａ、放電電力４．１Ｗ／ｃｍ^２（１３．５６ＭＨｚ）基板加熱温度２００℃とする。
【００６２】
酸化シリコンの比誘電率３．８に対し窒化シリコンの比誘電率は約７．５であるので、酸化シリコン膜で形成するゲート絶縁膜に窒化シリコン膜を含ませることで、実質的にはゲート絶縁膜の薄膜化を図るのと同等の効果を得ることができる。半導体膜の表面の平滑性に関し、凹凸形状の最大値を１０ｎｍ以下好ましくは５ｎｍ以下とし、ゲート絶縁膜において酸化シリコン膜と窒化シリコン膜の２層構造とすることで、当該ゲート絶縁膜の全厚さを３０〜８０ｎｍとしてもゲートリーク電流を低減させ、２．５〜１０Ｖ、代表的には３．０〜５．５ＶでＴＦＴを駆動させることができる。
【００６３】
酸化シリコン膜２１９と窒化シリコン膜２２０を成膜した後、熱処理室１２１で熱処理を行う。代表的な熱処理条件は、Ｎ_２を流しながら７００℃で処理時間１２０ｓｅｃとする。この処理により、膜中に取り込まれた微小なシリコンクラスターを酸化若しくは窒化させ、また、内部歪みを緩和して膜中欠陥密度、界面欠陥準位密度を低減させることができる。
【００６４】
さらに、ゲート電極を形成する第１導電膜２２１、第２導電膜２２２の４層を大気に触れさせることなく減圧下にて連続的に形成する。ゲート絶縁膜を形成した後、続けて膜厚１０〜５０ｎｍの窒化タンタル（ＴａＮ）から成る第１導電膜２２１と、膜厚１００〜４００ｎｍのタングステン（Ｗ）から成る第２導電膜２２２とを積層形成する。ゲート電極を形成するための導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素または当該金属元素を主成分とする合金材料もしくは化合物材料で形成する。特に好ましい形態は、前記導電性材料を含む窒化物金属と該導電性材料の組み合わせであり、例えば、第１導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２導電膜をＡｌ膜とする組み合わせ、第１導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２導電膜をＴｉ膜とする組み合わせとしてもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
【００６５】
次に、図１０（Ｃ）で示すように、ゲート電極パターンを形成するレジストマスク２２３を設ける。その後ドライエッチング法により第１エッチング処理を行う。エッチングには例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法が適用される。エッチング用ガスに限定はないが、ＷやＴａＮのエッチングにはＣＦ_４とＣｌ_２とＯ_２とを用いる。第１エッチング処理では、基板側には所定のバイアス電圧を印加して、形成される第１形状のゲート電極パターン２２４の側面に１５〜５０度の傾斜角を持たせる。エッチング条件にもよるが、第１エッチング処理によりゲート絶縁膜として形成された窒化シリコン膜２２０は、第１形状のゲート電極パターン２２４の下部において残存し、酸化シリコン膜２１９が露出する。
【００６６】
この後、第２エッチング条件に変え、エッチング用ガスにＳＦ_６とＣｌ_２とＯ_２とを用い、基板側に印加するバイアス電圧を所定の値として、Ｗ膜の異方性エッチングを行う。こうしてゲート電極２２４、２２５を形成し、その後レジストマスク２２３は除去する（図１０（Ｄ））。
【００６７】
ゲート電極は第１導電膜２２１と第２導電膜２２２との積層構造体であり、第１導電膜が庇のように突出した構造を有している。その後、図１０（Ｅ）で示すようにドーピング処理を行い、各半導体膜に不純物領域を形成する。ドーピング条件は適宜設定すれば良い。半導体膜２１６に形成される第１ｎ型不純物領域２２７は低濃度ドレインを形成し、第２ｎ型不純物領域２２８はソース又はドレイン領域を形成する。半導体膜２１７に形成される第１ｐ型不純物領域２３０は低濃度ドレインを形成し、第２ｐ型不純物領域２３１はソース又はドレイン領域を形成する。それぞれの半導体膜におけるチャネル形成領域２２６、２２９は低濃度ドレイン領域の間に位置する。半導体膜２１８は容量部を形成するための部材であり第２ｎ型不純物領域と同じ濃度で不純物が添加される。
【００６８】
そして、図１１（Ａ）に示すように水素を含有する酸窒化シリコン膜２７４をプラズマＣＶＤ法により５０ｎｍの厚さで形成し、４１０℃の加熱処理により半導体膜の水素化を行う。また、水素化と共に上述の不純物領域の活性化処理を同時に行うこともできる。
【００６９】
層間絶縁膜２７５はアクリル又はポリイミドなどを主成分とする感光性の有機樹脂材料で所定のパターンに形成する。保護膜２７６は高周波スパッタリング法により窒化シリコン膜で形成する。膜厚は２０〜５００ｎｍとすれば、酸素や空気中の水分をはじめ各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。そして、ドライエッチングによりコンタクトホール２７７を形成する（図１１（Ｂ））。
【００７０】
その後、図１１（Ｃ）で示すように、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線２７８ａ〜２７８ｄ、２７９を形成する。配線構造の一例は、膜厚５０〜２５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜を用いる。
【００７１】
こうして、ｎチャネル型ＴＦＴ３０３、ｐチャネル型ＴＦＴ３０４、容量部３０５を形成することができる。各ＴＦＴにおいてはゲート絶縁膜に少なくとも１層の窒化シリコン膜が含まれている。また、容量部３０５において、誘電体膜として少なくとも一層の窒化シリコン膜（２７６）が含まれている。
【００７２】
本発明のシリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体をＴＦＴのゲート絶縁膜に適用することにより、しきい値電圧やサブスレッショルド特性の変動が少ないＴＦＴを得ることができる。すなわち、水素を含有せず、熱処理により固定電荷などを含まない緻密な酸化シリコン膜又は酸化シリコン膜と窒化シリコン膜の積層体でゲート絶縁膜を形成することが可能であり、ＴＦＴの特性安定化に寄与することができる。
【００７３】
（実施の形態２）
実施の形態１において、図９（Ｂ）で示す結晶性シリコン膜が得られた後に、図１２で示すように、連続発振型の固体レーザーとして、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶を使ったレーザー発振器を適用する。当該レーザー発振器における基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることが可能であり、前記レーザー発振装置を用いた場合には概略第２高調波で可視光域の波長が、第３高調波で紫外域の波長が得られる。代表的には、Ｎｄ：ＹＶＯ_４レーザー発振器（基本波１０６４ｎｍ）で、その第２高調波（５３２ｎｍ）を適用する。このレーザー光を線状若しくは矩形状に集光して１〜１００ｃｍ／ｓｅｃの速度で走査させ結晶性の向上を図る。この工程で連続発振レーザーを用いることで、レーザー光の走査方向に結晶粒が延びて表面が平滑な結晶性シリコン膜を得ることができ、表面の凹凸形状の最大値を１０ｎｍ以下好ましくは５ｎｍ以下にすることができる。
【００７４】
（実施の形態３）
バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板は、歪み点以下の温度であっても熱処理により数ｐｐｍ〜数百ｐｐｍの収縮が発生する。デザインルールが縮小するに従いマスク合わせ精度も高くなるが、基板の収縮はアライメントマーカーの変位を生じ、光露光工程に支障を来すことになる。本実施の形態は、ＲＴＡ処理によりガラス基板が収縮しても、支障無くＴＦＴを完成させることが可能な工程の一例を提供する。
【００７５】
まず、結晶質半導体膜上に、ゲート絶縁膜とゲート電極を形成する導電層を形成する。ゲート絶縁膜は実施の形態１と同様に、シリコンをターゲットとして高周波スパッタリング法により酸化シリコン膜と窒化シリコン膜を積層形成する。その後、７００℃で１２０ｓｅｃのＲＴＡを行う。この熱処理でゲート絶縁膜の膜中に取り込まれた微小なシリコンクラスターを酸化若しくは窒化させ、また、内部歪みを緩和して膜中欠陥密度、界面欠陥準位密度を低減させることができる。この熱処理によりガラス基板は数十ｐｐｍの割合で収縮するが、この段階で基板上にアライメントマーカーが形成されていないため以降の工程には支障を生じない。
【００７６】
そして、図１３に示すようにゲート電極３０６ａ、３０６ｂの位置を確定しドライエッチングによりパターン形成する。同時にその下層のゲート絶縁膜もエッチングして半導体膜３０４の表面を露出させる。この状態におけるＡ−Ａ’線に対応する縦断面図は図１７に示されている。ガラス基板３００上には下地絶縁膜３０１として窒化シリコン膜３０２と窒酸化シリコン膜３０３とが積層形成されている。半導体膜３０４は全面に形成されており、ゲート絶縁膜３０５ａ、とゲート電極３０６ａ及びゲート絶縁膜３０５ｂとゲート電極３０６ｂがパターンが形成されている。なお、図１３において示す符号３１５、３１６は、ゲート絶縁膜３１５とゲート電極３１６の積層体であり、配線を形成する目的で配設されているものである。
【００７７】
ゲート電極の位置が確定した後、それに合わせて半導体膜３０４を島状に分割する。図１４は島状に分割した半導体膜３０７ａ、３０７ｂを形成した状態の上面図であり、ゲート電極３０６ａ、３０６ｂの配置に合わせてフォトマスクのアライメントが可能であるので、半導体膜とゲート電極の交差部、すなわちチャネル部の位置精度を高めることができる。なお、この工程によれば配線３１６の下層にも半導体膜が残存することになる。
【００７８】
その後、層間絶縁膜を形成し、図１５に示すように配線３１１〜３１３を形成する。配線３１１はゲート電極３０６ａ、３０６ｂと接続する配線であり、配線３１２、３１３は半導体膜３０７ａ、３０７ｂに形成されたソース又はドレイン領域と接続する配線である。図１５はインバータ回路を形成する配線パターンの一例であるが、配線の接続構造はこれに限定されるものではない。いずれにしても、ゲート電極と同じ層で形成される導電層と、層間絶縁膜上に形成する導電層を使って所望の回路を形成することが可能である。図１８はこの段階におけるＡ−Ａ’線に対応する縦断面図である。層間絶縁膜は無機絶縁膜３１０ａと感光性又は非感光性の有機絶縁膜３１０ｂの積層体であり、その上層に配線３１１〜３１３が形成されている。
【００７９】
図１６は変形例であり、ＴＦＴの微細化に対応し、コンタクト部の合わせ精度のマージンを確保する配置を示している。ゲート電極３０６ａ、３０６ｂとのコンタクト部をチャネル部上に配設するのではなく、チャネル部から引き延ばして設けた形態としてコンタクトパッドを形成している。
【００８０】
以上のように、半導体膜やゲート電極のパターン形成前に、スパッタリング法で作製された酸化シリコン膜及び窒化シリコン膜の熱処理を行い、それをゲート絶縁膜としてＴＦＴをパターンのずれがなく高精度に形成することができる。
【００８１】
（実施の形態４）
実施の形態１〜３により作製される代表的な半導体装置としてマイクロコンピュータの一実施形態を図１９と図２０を用いて説明する。図１９に示すように、０．３〜１．１ｍｍの厚さのガラス基板上に各種の機能回路部を集積してマイクロコンピュータを実現することができる。各種の機能回路部は実施の形態１〜３により作製されるＴＦＴや容量部を主体として形成することが可能である。
【００８２】
図１９で示すマイクロコンピュータ２１００の要素としては、ＣＰＵ２１０１、ＲＯＭ２１０２、割り込みコントローラ２１０３、キャッシュメモリー２１０４、ＲＡＭ２１０５、ＤＭＡＣ２１０６、クロック発生回路２１０７、シリアルインターフェース２１０８、電源発生回路２１０９、ＡＤＣ／ＤＡＣ２１１０、タイマカウンタ２１１１、ＷＤＴ２１１２、Ｉ／Ｏポート２１０２などである。
【００８３】
ガラス基板上に形成されたマイクロコンピュータ２１００は、セラミックやＦＲＰ（繊維強化プラスチック）のベース２２０１にフェースダウンボンディングで固着される。マイクロコンピュータ２１００のガラス基板の裏面には、熱伝導性の良い酸窒化アルミニウム２２０３が被覆されて熱放散効果を高めている。さらにこれに接してアルミニウムで形成される放熱フィン２２０４が設けられ、マイクロコンピュータ２１００の動作に伴う発熱対策としている。全体は封止樹脂２２０５で覆われ、外部回路との接続はピン２２０２により行う。
【００８４】
本実施の形態ではマイクロコンピュータの形態を一例として示したが、各種機能回路の構成やあ組み合わせを換えれば、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、メモリー、グラフィクス用ＬＳＩ、携帯電話用ＬＳＩなど様々な機能の半導体装置を完成させることができる。
【００８５】
【発明の効果】
本発明によれば、Ｃ−Ｖ特性から明らかなように、固定電荷や界面欠陥密度の少なくゲート絶縁膜に適した良質な絶縁膜を得ることができる。特に、酸化シリコン膜と窒化シリコン膜を高周波スパッタリング法で形成し熱処理（特に好ましくはＲＴＡ）をした後、その上に金属をターゲットとして直流スパッタリング法で、導電膜を形成し、結晶質半導体膜上に酸化シリコン膜を形成する段階から、前記導電膜を形成する段階までを、大気に晒すことなく連続的に行うことで、微粒子などの物理汚染や、周辺環境からの化学汚染を防ぎ、清浄な界面を形成することができる。
【００８６】
酸化シリコンの比誘電率３．８に対し窒化シリコンの比誘電率は約７．５であるので、酸化シリコン膜で形成するゲート絶縁膜に窒化シリコン膜を含ませることで、実質的にはゲート絶縁膜の薄膜化を図るのと同等の効果を得ることができ、ゲートリークを低減することが可能となる。スケーリング則に基づいた素子の微細化に対し、有利な効果を得ることができる。さらに、緻密な窒化シリコン膜をゲート絶縁膜の構成部材として用いることにより、外部から侵入する不純物を阻止する保護膜として機能させることができ、ゲート絶縁膜と半導体膜との間で清浄な界面を形成することができる。
【図面の簡単な説明】
【図１】高周波スパッタリング法で作製した酸化シリコン膜と窒化シリコン膜の積層体を有するＭＯＳ構造の試料におけるＣ−Ｖ特性を示すグラフ。
【図２】高周波スパッタリング法で作製した酸化シリコン膜と窒化シリコン膜の積層体を有するＭＯＳ構造の試料におけるＣ−Ｖ特性を示すグラフ。
【図３】高周波スパッタリング法で作製した酸化シリコン膜と窒化シリコン膜の積層体を有するＭＯＳ構造の試料におけるＣ−Ｖ特性を示すグラフ。
【図４】高周波スパッタリング法で作製した酸化シリコン膜と窒化シリコン膜の積層体を有するＭＯＳ構造の試料におけるＣ−Ｖ特性を示すグラフ。
【図５】本発明に適用するマグネトロンスパッタリング装置の構成を説明する上面図。
【図６】本発明に適用するマグネトロンスパッタリング装置の成膜室の一例を説明する断面図。
【図７】本発明に適用するマグネトロンスパッタリング装置の熱処理室の一例を説明する断面図。
【図８】本発明の係る高周波マグネトロンスパッタリングにおける窒化シリコン膜の膜形成機構を模式的に説明する図。
【図９】本発明の半導体装置の作製工程を説明する縦断面図。
【図１０】本発明の半導体装置の作製工程を説明する縦断面図。
【図１１】本発明の半導体装置の作製工程を説明する縦断面図。
【図１２】本発明の半導体装置の作製工程を説明する縦断面図。
【図１３】本発明の半導体装置の作製工程を説明する上面図。
【図１４】本発明の半導体装置の作製工程を説明する上面図。
【図１５】本発明の半導体装置の作製工程を説明する上面図。
【図１６】本発明の半導体装置の作製工程を説明する上面図。
【図１７】本発明の半導体装置の作製工程を説明する縦断面図。
【図１８】本発明の半導体装置の作製工程を説明する縦断面図。
【図１９】本発明によるマイクロコンピュータの構成を説明する図。
【図２０】本発明によるマイクロコンピュータのパッケージ構造を説明する図。

Claims

絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成し、６００〜８００℃の温度で熱処理を行う各段階を有することを特徴とする半導体装置の作製方法。
絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成し、６００〜８００℃にて１〜２４０秒の熱処理を行う各段階を有することを特徴とする半導体装置の作製方法。
絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成し、６００〜８００℃の熱処理を瞬間熱アニール法を行う各段階を有することを特徴とする半導体装置の作製方法。
絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成し、ランプ加熱により急速加熱の熱処理を６００〜８００℃の温度で行う各段階を有することを特徴とする半導体装置の作製方法。
請求項１乃至４のいずれか一項において、前記熱処理を窒素雰囲気中で行うことを特徴とする半導体装置の作製方法。
請求項１乃至４のいずれか一項において、前記窒化シリコン膜上に、金属をターゲットとして直流スパッタリング法で、導電膜を形成する段階を有し、前記結晶質半導体膜上に酸化シリコン膜を形成する段階から、前記導電膜を形成する段階までを、大気に晒すことなく連続的に行うことを特徴とする半導体装置の作製方法。
絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜と、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜とを順次堆積して積層体を形成し、前記積層体に６００〜８００℃の熱処理を行った後、前記積層体上にゲート電極を形成し、当該ゲート電極の位置を基準として前記結晶性半導体膜を島状に分割することで、薄膜トランジスタのチャネル位置を確定する各段階を有することを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に結晶性半導体膜を形成し、その上層側に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜と、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜とを順次堆積して積層体を形成し、前記基板の歪み点以上の温度に加熱する瞬間熱アニール法により、前記積層体の熱処理を行い、前記積層体上にゲート電極を形成し、当該ゲート電極の位置を基準として前記結晶性半導体膜を島状に分割することで、薄膜トランジスタのチャネル位置を確定する各段階を有することを特徴とする半導体装置の作製方法。
１５０℃にて１．７ＭＶ／ｃｍの電界強度を１時間印加するバイアス熱ストレス試験におけるフラットバンド電圧の変動値が０．５Ｖ以下である酸化シリコン膜と窒化シリコン膜とから成る絶縁性の積層体を、結晶性半導体膜とゲート電極との間に有していることを特徴とする半導体装置。
１５０℃にて１．７ＭＶ／ｃｍの電界強度を１時間印加するバイアス熱ストレス試験におけるフラットバンド電圧の変動値が０．５Ｖ以下であり、フッ化水素アンモニウム（ＮＨ_４ＨＦ_２）を７．１３％とフッ化アンモニウム（ＮＨ_４Ｆ）を１５．４％含む混合水溶液に対するエッチング速度が１００ｎｍ／ｍｉｎ以下の特性を有する酸化シリコン膜と、前記混合水溶液に対するエッチング速度が１０ｎｍ／ｍｉｎ以下の特性を有する窒化シリコン膜ととから成る絶縁性の積層体を、結晶性半導体膜とゲート電極との間に有していることを特徴とする半導体装置。