JP2786961B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、セルフリフレッシュ
機能を有する半導体記憶装置に関し、特に装置内で発生
する内部周期を用いてセルフリフレッシュ動作を行う半
導体記憶装置の内部周期を測定する手段に関するもので
ある。

【０００２】

【従来の技術】セルフリフレッシュ機能を有する従来の
半導体記憶装置について図７乃至図９を用いて説明す
る。図７は従来の半導体記憶装置を示すブロック図であ
る。図７において２１はセルフリフレッシュ機能を有す
る記憶容量４ＭビットのＤＲＡＭである。ＤＲＡＭ２１
に外部より入力したアドレス信号Ａ₀ 〜Ａ₁₀は、行およ
び列アドレスバッファ２３を通って行または列デコーダ
２４，２５に入力する。行または列デコーダ２４，２５
でデコードされたアドレス信号Ａ₀ 〜Ａ₁₀に対応するメ
モリセルアレイ２２のメモリセルが選択され、センスリ
フレッシュアンプ入出力制御回路２６及び入出力バッフ
ァ２７，２８を通って入出力データＤ，Ｑの書き込み読
み出しが行われる。これらの動作のタイミングはカラム
アドレスストローブ信号バーＣＡＳ，ロウアドレススト
ローブ信号バーＲＡＳ及び書き込み信号Ｗ等により制御
される。クロック発生回路２９は、内部クロックを発生
する回路であり、セルフリフレッシュ回路３０はロウア
ドレスストローブ信号バーＲＡＳ及びカラムアドレスス
トローブ信号バーＣＡＳに応じて動作してセルフリフレ
ッシュ動作を制御する回路である。

【０００３】図８は図７に示したセルフリフレッシュ回
路３０の構成を示すブロック図である。図８において５
はロウアドレスストローブ信号バーＲＡＳ及びカラムア
ドレスストローブ信号バーＣＡＳを受けてセルフリフレ
ッシュ動作を要求するタイミングか否かを判定するセル
フリフレッシュ判定回路、６はロウアドレスストローブ
信号バーＲＡＳ及びカラムアドレスストローブ信号バー
ＣＡＳを受けてヒドンリフレッシュに入るか否かを判定
するヒドンリフレッシュ判定回路、７はセルフリフレッ
シュ判定回路５とヒドンリフレッシュ判定回路６の出力
を受けてセルフリフレッシュに入るべきタイミングか否
かの判定を伝えるＮＡＮＤゲート、８はＮＡＮＤゲート
７の出力を受けて動作／非動作を決定し、セルフリフレ
ッシュ動作を実行するセルフリフレッシュ動作実行回
路、１０はヒドンリフレッシュ判定回路の判定結果に基
づいて、ヒドンリフレッシュ動作を実行するヒドンリフ
レッシュ動作実行回路、φ１はセルフリフレッシュ動作
実行回路８より出力されたセルフリフレッシュ動作制御
信号ＢＢＵ等の制御信号である。

【０００４】次にセルフリフレッシュ動作について説明
する。従来のバーＣＡＳｂｅｆｏｒｅ バーＲＡＳサイ
クルからセルフリフレッシュ動作に入るが、図９はこの
動作を行うときのロウアドレスストローブ信号バーＲＡ
Ｓ、カラムアドレスストローブ信号バーＣＡＳ及び制御
信号ＢＢＵのタイミング波形図である。図９に示すよう
にロウアドレスストローブ信号バーＲＡＳが“Ｌ”に立
ち下がる前にカラムアドレスストローブ信号バーＣＡＳ
を“Ｌ”に立ち下げておき、ロウアドレスストローブ信
号バーＲＡＳを“Ｌ”に立ち下げてから１００μｓ以上
のあいだカラムアドレスストローブ信号バーＣＡＳとロ
ウアドレスストローブ信号バーＲＡＳを“Ｌ”に保持す
ることにより、セルフリフレッシュ動作を開始する。こ
のとき、セルフリフレッシュ動作を要求する制御信号Ｂ
ＢＵが“Ｈ”になる。そして、ロウアドレスストローブ
信号バーＲＡＳ、カラムアドレスストローブ信号バーＣ
ＡＳを“Ｈ”に立ち下げるまでセルフリフレッシュ動作
を続ける。

【０００５】セルフリフレッシュ動作は、内部で発生す
る内部周期でリフレッシュアドレスを、例えばインクリ
メントしていくことにより行う。このセルフリフレッシ
ュ機能により、内部に書き込まれたデータを低消費電流
にて保持することが可能であり、今後の半導体メモリで
は不可欠な機能となっている。

【０００６】しかし、ＤＲＡＭの場合はリフレッシュの
実力（メモリセルに蓄えた内部データが破壊してしまう
時間）によりリフレッシュ周期の最小値が決まってしま
うので、セルフリフレッシュ時に用いる内部周期がその
最小値より大きくなってしまうとセルフリフレッシュ動
作を行っているにもかかわらず内部データが破壊してし
まう。従って、内部周期が最小値よりも小さいか否かを
知ることは生産上重要である。

【０００７】

【発明が解決しようとする課題】従来の半導体記憶装置
は以上のように構成されており、セルフリフレッシュ時
に用いる内部周期を装置の外部から検出する手段がな
く、個々の半導体記憶装置が製造時に発生する内部周期
のバラツキによりセルフリフレッシュを行うのに不向き
な装置となってもこれを選別することができない。その
ため、セルフリフレッシュを行うのに不向きな装置がセ
ルフリフレッシュ可能な装置として最終製品となってし
まうため、最終検査で不良品として選別される。従っ
て、製品の歩留りが向上せず生産性が悪くなるという問
題点があった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、内部周期を装置外部より知るこ
とができる半導体記憶装置を得ることを目的としてお
り、このことにより、製造時にセルフリフレッシュが可
能な製品と不可能な製品に選別して異なる仕様の製品と
して作り分けることにより生産性を向上することを目的
としている。

【０００９】

【課題を解決するための手段】この発明に係る半導体記
憶装置は、装置内で発生するリフレッシュ周期を持った
信号によりリフレッシュ動作を行う機能を有する半導体
記憶装置において、前記リフレッシュ周期を持った信号
を出力する内部周期発生手段と、装置外から入力された
ヒドンリフレッシュを開始させるための信号に応答して
前記内部周期発生手段を動作させる制御手段とを備え、
前記ヒドンリフレッシュを開始させるための信号の入力
と、該ヒドンリフレッシュのタイミングであるため出力
されたまま保持される出力信号の遮断とから、前記リフ
レッシュ周期またはその整数倍の期間を検知することを
特徴とする。

【００１０】

【作用】この発明における制御手段は、外部から入力さ
れたヒドンリフレッシュを開始させるための信号に応じ
て内部周期発生手段にリフレッシュ周期を持った信号を
発生させる。ヒドンリフレッシュによって開始するリフ
レッシュ周期の間は、出力信号が保持される。そのた
め、ヒドンリフレッシュを開始させるための信号の入力
タイミングから出力信号が遮断されるまで、つまりセル
フリフレッシュが終了するタイミングまでの期間によっ
てリフレッシュ周期若しくはリフレッシュ周期の整数倍
の期間を知ることができる。このことにより外部でリフ
レッシュ周期を検出することができる。

【００１１】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明による半導体記憶装置の構成の概
要を示すブロック図である。図１において１は半導体記
憶装置であり、半導体記憶装置１は内部に制御手段２と
内部周期発生手段３と内部周期出力手段４を有してい
る。制御手段２は外部から入力された信号Ｓ_INに応じ
て、内部周期発生手段３へ対して内部周期を発生させる
ような命令を出力する。通常、内部周期発生手段より発
生される内部周期は、セルフリフレッシュ動作に用いら
れるが、この場合には、内部周期の開始時点と終了時点
を、または内部周期の開始時点が入力信号Ｓ_INにより知
ることができる場合には、内部周期の終了時点を内部周
期発生手段３より出力された信号に基づいて内部周期出
力手段４が出力信号Ｓ_OUT として外部へ出力する。

【００１２】次に、図１の構成を実現するためのセルフ
リフレッシュ回路の構成について図２を用いて説明す
る。図２において、９はセルフリフレッシュ判定回路６
の出力をセルフリフレッシュ動作実行回路８へ伝えるイ
ンバータ、φ２はセルフリフレッシュ動作実行回路８よ
り出力されたセルフリフレッシュ動作制御信号ＢＢＵ等
の制御信号であり、他の図８と同一符号は図８と同一若
しくは相当部分を示す。

【００１３】そして、図２に示したセルフリフレッシュ
回路の構成が従来と異なる点は、セルフリフレッシュ動
作実行回路８への入力がセルフリフレッシュ判定回路６
の判定結果のみで、ヒドンリフレッシュ判定回路５の判
定結果がセルフリフレッシュ動作実行回路８の入力とは
切り離されており、ヒドンリフレッシュ判定回路５の出
力がセルフリフレッシュ動作実行回路８に影響しないよ
うになっている点である。

【００１４】このように構成することにより、リード動
作後のヒドンリフレッシュのタイミングであっても、バ
ーＣＡＳ ｂｅｆｏｒｅ バーＲＡＳのタイミングで一
定時間後にセルフリフレッシュ動作に入り、セルフリフ
レッシュ動作実行回路８はセルフリフレッシュ動作を行
うための制御信号ＢＢＵを“Ｈ”レベルにして出力す
る。すなわち、ここでヒドンリフレッシュのタイミング
信号が図１に示した入力信号Ｓ_INの役目を果たし、セル
フリフレッシュ判定回路６が制御手段２として機能し、
内部周期発生手段３であるセルフリフレッシュ動作実行
回路８より内部周期のｎ倍の周期を持つ制御信号ＢＢＵ
を出力する。このとき、内部周期のｎ倍周期の開始点は
ヒドンリフレッシュのタイミング信号で知ることができ
る。

【００１５】次に、図５を用いてバーＣＡＳ ｂｅｆｏ
ｒｅ バーＲＡＳのサイクルにおけるセルフリフレッシ
ュ回路での制御信号ＢＢＵの形成について説明する。図
５はセルフリフレッシュ回路を動作面から見たときの概
要を示すブロック図である。図５において、１１はセル
フリフレッシュ回路、１２はバーＣＡＳ ｂｅｆｏｒｅ
バーＲＡＳのタイミング及びセルフリフレッシュのタ
イミングを判定するバーＣＡＳ ｂｅｆｏｒｅ バーＲ
ＡＳ判定回路、１３はバーＣＡＳ ｂｅｆｏｒｅ バー
ＲＡＳ判定回路１２の判定結果を基に内部周期を出力す
るリングオシレータ回路、１４はリングオシレータ回路
１３の周期をカウントしてその整数倍の周期で信号を出
力するカウンタである。バーＣＡＳ ｂｅｆｏｒｅ バ
ーＲＡＳのタイミングにてロウアドレスストローブ信号
バーＲＡＳが立ち下がった時点でバーＣＡＳ ｂｅｆｏ
ｒｅ バーＲＡＳ判定回路１２からリングオシレータ回
路１３及びカウンタ１４に信号が伝達され、内部周期の
発振とそのカウントが始まる。そして、カウンタ１４で
ｎ個の内部周期がカウントされたときカウンタより制御
信号ＢＢＵが出力される。従って、制御信号ＢＢＵは、
内部周期のｎ倍の周期で出力されることとなる。

【００１６】次に、図６を用いて内部周期のｎ倍の周期
の終了時点を出力する手段について説明する。図６はデ
ータ出力回路部の一例を示す図である。図６において１
５，１６はＮチャネルＭＯＳトランジスタ、１７，１８
はＡＮＤゲート、１９はインバータ、２０は出力端子で
ある。データ出力信号Ｄａｔａと制御信号ＢＢＵの反転
信号がＡＮＤゲート１８に入力し、ＡＮＤゲート１８の
出力はトランジスタ１５のゲートに接続している。また
データ出力信号の反転信号バーＤａｔａと制御信号ＢＢ
Ｕの反転信号がＡＮＤゲート１７に入力し、ＡＮＤゲー
ト１７の出力はトランジスタ１６のゲートに接続してい
る。そして、トランジスタ１５のドレインが電源線に接
続し、トランジスタ１５のソースとトランジスタ１６の
ドレインが接続し、トランジスタ１６のソースが接地さ
れている。出力端子２０がトランジスタ１５のソースに
接続し、出力端子より出力信号Ｄ_out が出力される。

【００１７】制御信号ＢＢＵが“Ｌ”であれば、データ
を読み出した時、データ出力信号Ｄａｔａが“Ｈ”、そ
の反転信号バーＤａｔａが“Ｌ”の場合、出力信号Ｄ
_out は“Ｈ”となる。制御信号ＢＢＵが“Ｌ”であれ
ば、データ出力信号Ｄａｔａが“Ｌ”、その反転信号バ
ーＤａｔａが“Ｈ”の場合、出力信号Ｄ_out は“Ｌ”と
なる。また、ライトサイクルのように出力禁止の時はデ
ータ出力信号Ｄａｔａとその反転信号バーＤａｔａをと
もに“Ｌ”として出力端子２０をハイインピーダンス状
態にしている。

【００１８】ここでヒドンリフレッシュのタイミングで
セルフリフレッシュに入った場合、ヒドンリフレッシュ
のタイミングであるためデータ出力信号Ｄａｔａ及びそ
の反転信号バーＤａｔａは“Ｈ”及び“Ｌ”か、または
“Ｌ”及び“Ｈ”が出力されており、出力端子２０には
出力信号Ｄ_out として“Ｈ”または“Ｌ”が出力してい
る。この状態でセルフリフレッシュに入ると制御信号Ｂ
ＢＵが“Ｈ”になり、ＡＮＤゲート１７，１８の出力が
“Ｌ”となるため出力端子２０はインピーダンス状態と
なり、出力信号Ｄ_out が遮断される。このように、出力
回路部は内部周期出力手段の働きをし、内部周期のｎ倍
の周期の終了時点を外部へ出力することができる。

【００１９】以上の一連の動作を図３及び図４のタイミ
ング波形図を用いて説明する。従来の半導体記憶装置で
は、ヒドンリフレッシュのタイミングの場合にヒドンリ
フレッシュ判定回路６の出力によってセルフリフレッシ
ュ判定回路５の出力が禁止されるため、図４に示すよう
に制御信号ＢＢＵは“Ｌ”に固定され、従って、出力端
子２０には出力信号Ｄ_out が出力されたままとなる。

【００２０】一方、この発明の一実施例による構成によ
れば、図３に示すようにカラムアドレスストローブ信号
バーＣＡＳが立ち下がってからロウアドレスストローブ
信号バーＲＡＳが立ち下がった時に制御信号ＢＢＵの出
力タイミングを決める周期のカウントが始まり、内部周
期をｎ個カウントした時点で制御信号ＢＢＵが“Ｈ”に
なる。制御信号ＢＢＵが“Ｈ”になることにより出力信
号Ｄ_out が遮断され、外部で制御信号ＢＢＵが“Ｈ”に
なったことが分かる。従って、カラムアドレスストロー
ブ信号バーＣＡＳが立ち下がった後、ロウアドレススト
ローブ信号バーＲＡＳが立ち下がった時点から出力信号
Ｄ_out が遮断されるまでの時間を測定することにより外
部で内部周期のｎ倍の周期を知ることができる。ここで
ｎは設計時に設定される値であり、自明の値であること
から測定された前記の周期をｎで除して内部周期を得
る。

【００２１】なお、上記実施例ではリード動作の後に行
われるヒドンリフレッシュのタイミングを用いて図１に
示した制御手段２に入力する信号Ｓ_INとしたが、ロウア
ドレスストローブ信号バーＲＡＳ、カラムアドレススト
ローブ信号バーＣＡＳ及び書き込み信号Ｗを組み合わせ
た他のタイミングであっても良く、上記実施例と同様の
効果を奏する。

【００２２】また、上記実施例ではリード動作の後に行
われるヒドンリフレッシュのタイミングを用いて図１に
示した制御手段２に入力する信号Ｓ_INとしたが、アドレ
スキーイン等内部評価用回路を用い、アドレス信号とロ
ウアドレスストローブ信号バーＲＡＳ等によって入力信
号Ｓ_INを作ってもよく、上記実施例と同様の効果を奏す
る。

【００２３】また、上記実施例では内部周期のｎ倍の周
期を持つ制御信号ＢＢＵを測定することにより、間接的
に内部周期を求めたが、内部周期出力手段により内部周
期に係るタイミングを直接出力してもよく、上記実施例
と同様の効果を奏する。

【００２４】なお、上記実施例ではヒドンリフレッシュ
判定回路５の出力をセルフリフレッシュ動作実行回路８
と切り離しているが、セルフリフレッシュ動作に入るま
での時間が、ヒドンリフレッシュを終了するまでの時間
に比べて十分長いため、ヒドンリフレッシュ動作とセル
フリフレッシュ動作が競合することはない。

【００２５】

【発明の効果】以上のように、この発明によれば、装置
外から入力されたヒドンリフレッシュを開始させる信号
に応答して内部周期発生手段を動作させる制御手段を備
え、ヒドンリフレッシュを開始させるための信号の入力
と、該ヒドンリフレッシュのタイミングであるため出力
されたまま保持される出力信号の遮断とから、リフレッ
シュ周期の終了時点またはその整数倍の期間を検知する
ので、簡易な構成の変更によって装置外部でリフレッシ
ュ周期を知ることができ、このリフレッシュ周期を基に
個々の半導体記憶装置を選別してセルフリフレッシュ機
能を付加したものとするか否か判断できるので製造にお
ける歩留が向上するという効果がある。また、このこと
により信頼性の高い半導体記憶装置を得ることができる
という効果がある。

【図面の簡単な説明】

【図１】この発明による半導体記憶装置の構成の概要を
示すブロック図である。

【図２】この発明の一実施例による半導体記憶装置のセ
ルフリフレッシュ回路の構成を示すブロック図である。

【図３】この発明の一実施例による半導体記憶装置の動
作を示すタイミング波形図である。

【図４】従来の半導体記憶装置の動作を示すタイミング
波形図である。

【図５】この発明の一実施例による半導体記憶装置のセ
ルフリフレッシュ回路の構成の概要を示すブロック図で
ある。

【図６】この発明の一実施例による半導体記憶装置の出
力回路部の構成を示すブロック図である。

【図７】従来の半導体記憶装置の構成を示すブロック図
である。

【図８】従来の半導体記憶装置のセルフリフレッシュ回
路の構成を示すブロック図である。

【図９】従来の半導体記憶装置のバーＣＡＳ ｂｅｆｏ
ｒｅ バーＲＡＳのサイクルを示すタイミング波形図で
ある。

【符号の説明】

１ 半導体記憶装置 ２ 制御手段 ３ 内部周期発生手段 ４ 内部周期出力手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 装置内で発生するリフレッシュ周期を持
   った信号によりリフレッシュ動作を行う機能を有する半
   導体記憶装置において、 前記リフレッシュ周期を持った信号を出力する内部周期
   発生手段と、 装置外から入力されたヒドンリフレッシュを開始させる
   ための信号に応答して前記内部周期発生手段を動作させ
   る制御手段とを備え、 前記ヒドンリフレッシュを開始させるための信号の入力
   と、該ヒドンリフレッシュのタイミングであるため出力
   されたまま保持される出力信号の遮断とから、前記リフ
   レッシュ周期またはその整数倍の期間を検知することを
   特徴とする 半導体記憶装置。