JP2777545B2 - アクティブマトリクス液晶表示素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は各種の表示を行う液晶表
示装置に用いられるアクティブマトリクス液晶表示素子
に関するもので、特に所謂光漏れを防止し、コントラス
トの向上を図ったものである。

【０００２】

【従来の技術】等価回路の一構成例を図１９に示したア
クティブマトリクス液晶表示素子では、多数の走査電極
線Ｇ1、Ｇ2、・・・Ｇnと、多数の信号電極線Ｓ1、Ｓ2、・・
・Ｓmとが格子状に配線され、各走査電極線Ｇは、それぞ
れ走査回路（図示略）に、各信号電極線Ｓはそれぞれ信
号供給回路（図示略）に接続されている。また、各走査
電極線Ｇと各信号電極線Ｓの交差部分の近傍には、スイ
ッチング素子として薄膜トランジスタ１０が形成され、
薄膜トランジスタ１０のゲート電極１２は走査電極線Ｇ
に、ソース電極１４は信号電極線Ｓに接続されている。
また、ドレイン電極は、液晶素子１８の画素電極と、容
量部３４とに接続されている。

【０００３】図１９に示す回路においては、走査電極線
Ｇ1、Ｇ2、・・・Ｇnを順次走査して１つの走査電極線Ｇ上
の全ての薄膜トランジスタ１０を一斉にオン状態とし、
この走査に同期させて信号供給回路から信号電極線Ｓ
1、Ｓ2、・・・Ｓmを介し、このオン状態の薄膜トランジス
タ１０に接続されている容量部３４のうち、表示するべ
き液晶素子１８に対応した容量部３４に信号電荷を蓄積
する。この蓄積された信号電荷は、薄膜トランジスタ１
０がオフ状態になっても次の走査に至るまで、対応する
液晶素子１８を励起し続けるので、液晶素子１８が制御
信号に制御され、表示されたことになる。即ち、このよ
うな駆動を行うことで、外部の駆動用の走査回路または
信号供給回路からは時分割駆動していても各液晶素子１
８はスタティック駆動されていることになる。図１５，
１６に、図１９で示した従来例のアクティブマトリクス
液晶表示素子であって、走査電極線Ｇと信号電極線Ｓ等
の部分を基板上に配置したものの一構造例を示す。

【０００４】図１５，１６に示すアクティブマトリクス
液晶表示素子では、ガラス等の透明な基板６上に、走査
電極線Ｇと信号電極線Ｓとが互いの交差部分にゲート絶
縁層９を介して格子状に配線されている。また、走査電
極線Ｇと信号電極線Ｓとの交差部分の近傍に薄膜トラン
ジスタ１０が形成されている。この薄膜トランジスタ１
０は、走査電極線Ｇから引き出して形成されたゲート電
極１２上に、図１６に示すように、ゲート絶縁層９が形
成され、このゲート絶縁層９上にアモルファスシリコン
（ａ−Ｓｉ）からなる半導体層２４が設けられ、さらに
その半導体層２４上にアルミニウム等の導体からなるソ
ース電極１４とドレイン電極１６とが形成されて概略構
成されている。尚、半導体層２４の最上層はリン又は不
純物イオンをドープしたアモルファスシリコン層２６と
されている。また、ドレイン電極１６は、ゲート絶縁層
９に開けられたコンタクトホール１３を介して基板６上
に形成された画素電極１５に接続されると共に、ソース
電極１４は信号電極線Ｓに接続されている。

【０００５】さらに、ゲート絶縁層９とソース電極１４
とドレイン電極１６などを覆って、これらの上にパシベ
ーション層２８が設けられている。さらにまた、液晶表
示素子として、このパシベーション層２８には配向膜１
７が形成され、この配向膜１７の上方には、配向膜３０
を備えた透明基板１９が配置される。また、配向膜１
７，３０の間に液晶２０が封入され、画素電極１５が液
晶２０の分子に電界を印加すると、液晶分子の配向制御
ができるようになっている。

【０００６】また、図１５のＢ−Ｂ’断面図を図１７に
示す。図１７に示すように、この部分においては、基板
６上に２つの画素に対するそれぞれの画素電極１５，１
５''が形成され、それらの上にゲート絶縁層９が積層さ
れている。さらに、ゲート絶縁層９上であって、両画素
電極１５，１５''の間に位置に信号電極線Ｓが形成さ
れ、それらの上にさらに、パシベーション層２８が積層
される。尚、配向膜１７は省略した。また、基板６に対
向して、配向膜３０が下面に形成された他方の基板１９
が配置される。この基板１９には、信号電極線Ｓの上
方、およびその側部であって、画素電極１５，１５の縁
部上方にかかるように、ブラックマスク２２が形成され
ている。

【０００７】また、図１５のＣ−Ｃ’断面図を図１８に
示す。この部分では、基板６上に、走査電極線Ｇと、走
査電極線Ｇの両側方に形成される画素電極１５，１
５'''が形成され、これらの上にゲート絶縁層９が形成
されている。また、ゲート絶縁層９上であって、走査電
極線Ｇの上方と、一方の画素電極１５'''の端部上方に
は、容量部３４が配置され、ゲート絶縁層９に形成され
たコンタクトホール３２を介して容量部３４は画素電極
１５'''に接続している。これらの上にはパシベーショ
ン層２８が積層されと共に、基板６に離間し、対向し
て、配向膜３０の形成された基板１９が配置されてい
る。走査電極線Ｇ、その側部上方および、画素電極１
５，１５'''の縁部上方の位置の基板１９には、ブラッ
クマスク２２が形成される。

【０００８】

【発明が解決しようとする課題】上記したようなアクテ
ィブマトリクス液晶表示素子においては、画素電極１５
に電荷をかけて、画素電極１５が発生させる電界により
液晶分子の配向性を制御し、表示を行う。この際、画素
電極１５によって制御される液晶は、画素電極１５上に
位置しているものだけである。すなわち、画素電極１５
の設けられていない領域、例えば、薄膜トランジスタ、
走査電極線Ｇ、信号電極線Ｓ上に位置する液晶、さらに
は画素電極１５と薄膜トランジスタの間、画素電極１５
と走査電極線Ｇ及び信号電極線Ｓとの間の間隙上に位置
する液晶は、画素電極１５による電界の制御を受けず、
正規な電界を受けて配向しない。

【０００９】つまり、これら画素電極１５の上方領域か
ら外れた位置にある液晶分子は、画素電極１５が発生さ
せる電界の影響外にあるので、配向性が制御されず、い
わば、乱れた配向状態にある。従って、それら画素電極
１５の形成されていないところでは、所定の透過率にな
らず、液晶表示素子の基板の下方に付設されるバックラ
イトからの光などが、制御されることなく液晶表示素子
を通過する所謂光漏れが起き、コントラストが低下した
り、表示に支障が生じたりする問題がある。

【００１０】この問題を解決すべく、単に画素電極を大
きくし、画素電極の周部に隙間が生じないようにするこ
とにより光漏れを防止する手段があるが、この手段であ
ると、寄生容量が増大し、フリッカ・クロストークを発
生させてしまう問題が生じてしまうものであった。

【００１１】そこで、従来から、この配向性が乱れる部
分の光が表示に表われないようにするために、図１５〜
１８に示すように、対向基板１９に、光を透過しないク
ロムなどからなるブラックマスク２２を設けていた。ブ
ラックマスク２２は基本的には、画素電極１５の形成さ
れていない位置に設けられる。例えば、図１６に示すよ
うに、薄膜トランジスタの上方および、薄膜トランジス
タと画素電極１５の間の間隙の上方、図１７に示すよう
に、信号電極線Ｓの上方および、信号電極線Ｓと画素電
極１５の間の間隙の上方、図１８に示すように、走査電
極線Ｇの上方および、走査電極線Ｇと画素電極１５の間
の間隙の上方に形成される。

【００１２】液晶表示素子を製造するには、上記したよ
うに、基板６に対向基板１９を組合せることになるが、
この組合せには極めて高い精度が要求され、正確な位置
合わせは困難とされている。そこで、光漏れの発生の防
止をより完全なものとするために、ブラックマスク２２
は、多少、画素電極１５上にも被さるように、大きめに
形成しておく処置が採られる。しかしながら、このよう
にブラックマスク２２を形成した構造であると、ブラッ
クマスク２２の開口部分（即ち、ブラックマスクの形成
されていない部分）の面積は、画素電極１５の面積より
も小さいことから、開口率が低下する欠点があり、液晶
画面の高精細化が困難になる問題がある。

【００１３】本発明は前記課題を解決するためになされ
たもので、ブラックマスクを用いることなく光の漏れを
防止するとともに、開口率の低下を防止した液晶表示素
子を提供することにある。

【００１４】

【課題を解決するための手段】請求項１記載のアクティ
ブマトリクス液晶表示素子は、格子状に配設された複数
の走査電極線および信号電極線と、それら走査電極線と
信号電極線とで区画された部分に形成された透光性の画
素電極と、走査電極線および信号電極線と画素電極とを
接続した薄膜トランジスタとが形成された第１の基板
と、前記画素電極に対向させて対向電極が形成され、前
記第１の基板と離間して配置される第２の基板と、前記
第１の基板と前記第２の基板の間に介在する液晶とを具
備し、前記薄膜トランジスタに隣接する他の薄膜トラン
ジスタに接続された隣接走査電極線から前記信号電極線
に沿って該信号電極線と該信号電極線と並設された画素
電極との間の間隙を塞ぐよう同一基板上の一走査電極線
まで延び、かつ先端が該一走査電極線およびこれと接続
する薄膜トランジスタに接触しないで該薄膜トランジス
タを囲む遮光導電体を、前記隣接走査電極線と一体的に
形成したことを特徴とするものである。

【００１５】請求項２記載のアクティブマトリクス液晶
表示素子は、請求項１記載のアクティブマトリクス液晶
表示素子において、前記一走査電極線、前記薄膜トラン
ジスタおよび前記遮光導電体を覆う絶縁層に形成したコ
ンタクトホールを通して前記一走査電極線から前記薄膜
トランジスタおよび前記遮光導電体上に延び、かつこれ
ら薄膜トランジスタと遮光導電体との間隙を少なくとも
覆う遮光電極層を形成 したことを特徴とするものであ
る。

【００１６】請求項３記載のアクティブマトリクス液晶
表示素子は、請求項１記載のアクティブマトリクス液晶
表示素子において、前記一走査電極線、前記薄膜トラン
ジスタおよび前記遮光導電体を覆う絶縁層に形成したコ
ンタクトホールを通して前記遮光導電体から前記薄膜ト
ランジスタを覆って前記一走査電極線まで延び、かつこ
れら遮光導電体、薄膜トランジスタおよび一走査電極線
の間隙を少なくとも覆う遮光電極層を形成したことを特
徴とするものである。

【００１７】請求項４に記載のアクティブマトリクス液
晶表示素子は、請求項２または３に記載のアクティブマ
トリクス液晶表示素子において、前記遮光電極層が前記
薄膜トランジスタと前記画素電極の間の間隙を塞いでい
ることを特徴とするものである。

【００１８】請求項５記載のアクティブマトリクス液晶
表示素子は、請求項１記載のアクティブマトリクス液晶
表示素子において、前記走査電極線と協働して容量形成
する遮光性の蓄積容量用電極を、前記走査電極線と前記
画素電極との間の間隙を塞ぐよう設けたことを特徴とす
るものである。

【００１９】

【作用】請求項１記載の発明であると、隣接走査電極線
から信号電極線に沿って信号電極線と画素電極との間の
間隙を塞ぐよう同一基板上の一走査電極線まで延び、か
つ先端が一走査電極線およびこれと接続する薄膜トラン
ジスタに接触せずに薄膜トランジスタを囲む遮光導電体
を形成したので、信号電極線と画素電極との間の間隙上
の領域または薄膜トランジスタを囲む領域に位置する液
晶は、画素電極の制御を受けて配向しないけれども、そ
の領域を透過しようとするバックライトからの光は遮光
性の遮光導電体により遮られ、液晶表示素子を透過する
ことがなく、ブラックマスクを第２の基板に形成せずと
も、この薄膜トランジスタの周部の間隙の箇所における
光漏れが防止され、コントラストが改善される。

【００２０】請求項２記載の発明であると、薄膜トラン
ジスタと遮光導電体との間隙を少なくとも覆うように一
走査電極線からコンタクトホールを通して延びる遮光電
極層が形成されていることにより、その遮光電極層と、
第２の基板に形成されている対向電極の間には電圧が印
加されている状態となる。したがって、遮光電極層上の
液晶は配向し、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、液晶表示素子のこの領域を光
が透過することはなくなる。すなわち、画素電極上以外
の領域ではあるが、薄膜トランジスタ部分を透過しよう
とするバックライトからの光は、遮光電極層により電圧
の印加された液晶により液晶表示素子を透過することは
なく、ブラックマスクを第２の基板に形成せずとも、こ
の薄膜トランジスタの箇所での光漏れが防止され、コン
トラストが改善される。

【００２１】請求項３記載の発明によれば、遮光導電
体、薄膜トランジスタおよび一走査電極線の間隙を少な
くとも覆うように遮光導電体からコンタクトホールを通
して延びる遮光電極層が形成されていることにより、遮
光導電体、薄膜トランジスタおよび一走査電極線の間隙
の領域において請求項２記載の発明が奏する作用効果と
同様の効果を奏することができる。 さらに、請求項２ま
たは３に記載の遮光電極層は、下部に形成されている薄
膜トランジスタに対し、ゲート電極としても機能する
が、特に請求項３記載の発明における遮光電極層は遮光
導電体を介して隣接する他の薄膜トランジスタの接続し
た隣接走査電極線に接続されていることにより、隣接す
る画素の同時駆動がなされ、フローティングが生じない
ことになる。よって、寄生容量Ｃgpが低減される。尚、
隣接する画素には、他の画素の信号が一時的に書き込ま
れることになるが、次のタイミングで隣接した画素の信
号が書き込まれるため、不具合は生じないことになる。

【００２２】請求項４記載の発明によれば、遮光電極層
が薄膜トランジスタと画素電極の間の間隙を塞いでいる
ことにより、この領域においても請求項２または３に記
載の発明が奏する作用効果と同様の効果を奏することが
できる。

【００２３】尚、請求項２ないし４記載の遮光電極層の
周部においては、電界の屈曲が存在し、ディスクリネー
ションが発生するおそれがあるが、その領域には、遮光
導電体、信号電極線または走査電極線のいずれかが形成
されて、バックライトからの光が透過することがないの
で、液晶表示に不具合が生じることはない。

【００２４】請求項５記載の発明によれば、走査電極線
と画素電極の間の間隙を覆うように遮光性の蓄積容量用
電極が設けられていることから、走査電極線と画素電極
の間の間隙上に位置する、画素電極による制御を受けな
い液晶を透過しようとする光は、蓄積容量用電極により
遮られ、この領域を光が透過することがない。したがっ
て、寄生容量が増加することなく、この走査電極線と画
素電極の間での光漏れが防止され、コントラストが改善
される。

【００２５】この構成の場合、画素電極の周部において
ディスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極が形成されているので、バッ
クライトからの光が透過することがないので、液晶表示
に不具合は生じない。

【００２６】また、この構成であると、Ｃppによる突抜
け電圧は、次式で示され（ここで、Ｖsigは液晶印加
電圧である）、Ｖg>>Vsigであることから、走査電極線
と画素電極とが直接オーバーラップしているときの式
のものよりもはるかに小さくなる。

【００２７】

【数１】

【００２８】

【数２】

【００２９】

【実施例】以下に本発明の実施例を図面を参照して説明
するが、本発明がこれらの実施例に限定されないことは
勿論のことである。尚、下記に示す各実施例の特徴部分
以外については、上記従来例で示したアクティブマトリ
クス液晶表示素子と同様の構成を有するものとする。

【００３０】〔実施例１〕 図１〜６を用いて実施例１のアクティブマトリクス液晶
表示素子を説明する。液晶表示素子は、第１の基板と、
これに対向して離間して配置される第２の基板と、これ
ら第１の基板と第２の基板の間に介在する液晶とから概
略構成される。第２の基板ならびに液晶等の構成は、通
常一般に用いられる構成が使用され、本発明は以下に説
明するように、第１の基板に特徴がある。第１の基板に
は、ガラスなどの透明な基板上に、図６に示すように複
数の走査電極線Ｇと信号電極線Ｓとが格子状に配線され
る。これら走査電極線Ｇや信号電極線Ｓは、例えば、Ｔ
ａ、Ｍｏ、Ａｌ、Ｃｒなどの遮光性の導電性金属材料か
らなる。

【００３１】そして、図１に示すように、走査電極線Ｇ
と信号電極線Ｓとで区画される各部分には画素電極１５
が形成される。画素電極１５は透光性のもので、例え
ば、ＩＴＯなどが使用される。図１には示していない
が、画素電極上には配向膜が形成され、また、この第１
の基板に対向して配置される第２の基板には、画素電極
１５に対向した対向電極が形成される。走査電極線Ｇ及
び信号電極線Ｓと、画素電極１５とは薄膜トランジスタ
３６で接続される。

【００３２】図２及び図３を用いて本実施例の薄膜トラ
ンジスタ３６及びその周辺部を説明する。この薄膜トラ
ンジスタ３６では、走査電極線Ｇと接続しているゲート
電極１２が基板６上に形成され、そのゲート電極１２を
覆ってＳｉＯ2やＳｉ窒化膜などからなるゲート絶縁層
９が積層される。このゲート絶縁層９上であってゲート
電極１２上には、アモルファスシリコン（ａ−Ｓｉ）か
らなる半導体層２４が設けられ、さらにその半導体層２
４上にアルミニウム等の導体からなるソース電極１４と
ドレイン電極１６とが形成されている。さらに、これら
を被覆するように、ＳｉＯ2やＳｉ窒化膜などからなる
絶縁層であるパシベーション層２８が積層されている。
本実施例においては、画素電極１５はこのパシベーショ
ン層２８上に形成されている。パシベーション層２８に
はコンタクトホール３８が形成されており、ドレイン電
極１６と画素電極１５とはこのコンタクトホール３８を
通じて接続されている。

【００３３】さらに本実施例の液晶表示素子において
は、図１に示すように、他の区画部分に形成された画素
電極１５’に接続している薄膜トランジスタが接続して
いる走査電極線Ｇ_(i-1)から、遮光導電体４０が薄膜ト
ランジスタ３６のゲート電極１２の周部に向かって延出
している。この遮光導電体４０は、走査電極線Ｇと同材
料でなり、また走査電極線Ｇと同時に基板６上に形成さ
れる。隣接した区画部分の薄膜トランジスタ近傍の走査
電極線Ｇ_(i-1)から延出した遮光導電体４０は、信号電
極線Ｓに沿って薄膜トランジスタ３６に向かい、その端
部において、二股に分れ、一方はそのまま直進した第１
端部４２、他方は薄膜トランジスタ３６を回り込んでド
レイン電極１６の下方に通る第２端部４４となる。

【００３４】さらに、本実施例の液晶表示素子において
は、薄膜トランジスタ３６の上部に遮光電極層４６が形
成されている。この遮光電極層４６は、画素電極１５と
同様に、透明導電性材料で構成され、例えばＩＴＯなど
が使用され得る。走査電極線Ｇ上であって、ゲート絶縁
層９とパシベーション層２８にはこれらを貫通するコン
タクトホール４８が形成されており、このコンタクトホ
ール４８を通じて走査電極線Ｇと遮光電極層４６は接続
し、走査電極線Ｇと遮光電極層４６は同電位とされてい
る。

【００３５】この遮光電極層４６と画素電極１５とは共
にパシベーション層２８上に形成されるが、これら遮光
電極層４６と画素電極１５とは接触しないように形成す
る。したがって、遮光電極層４６と画素電極１５の間に
は少なからず間隙５０が生じるが、この間隙５０と、こ
の間隙５０の近傍の画素電極１５の端部と、その間隙５
０の近傍の遮光電極層４６の端部とに、ゲート絶縁層９
やパシベーション層２８等を介して重なるように、第２
端部４４が形成される。換言すれば、図２に明示されて
いるように、遮光電極層４６は、薄膜トランジスタ３６
の周辺部において、ゲート電極１２と、ゲート電極の周
部の一部を取り囲む遮光導電体４０の第２端部４４と信
号電極線Ｓと、絶縁層等を介して重なるように形成され
る。

【００３６】上記構成によれば、図３からわかるよう
に、隣接する画素電極１５''と画素電極１５の間には、
第１端部４２、遮光電極層４６、第２端部４４のいずれ
かが介在するようになっている。

【００３７】図１，４を参照して信号電極線Ｓの周辺に
ついて説明する。図４に示すように、基板上の最下部に
走査電極線Ｇ_(i-1)から延出した遮光導電体４０が形成
され、これを被覆してゲート絶縁層９が積層されてい
る。そして、その上に信号電極線Ｓが形成され、これを
被覆するようにパシベーション層２８が積層されてい
る。このパシベーション層２８上には、信号電極線Ｓで
区分けされた画素電極１５と隣接した画素電極１５''と
が形成される。ここで、遮光導電体４０の幅は信号電極
線Ｓの幅よりも広く、信号電極線Ｓと画素電極１５，１
５''の間の間隙ｂと遮光導電体４０は、ゲート絶縁層９
やパシベーション層２８を介して重なり、さらに、遮光
導電体４０は画素電極１５，１５''の端部とも重なって
いる。従って、上記構成によれば、信号電極線Ｓの周辺
での画素電極１５とこれに隣接する画素電極１５''の間
の下方には、遮光導電体４０が形成されていることにな
る。

【００３８】さらに、信号電極線Ｓと画素電極１５，１
５''の間の間隙ｂが遮光導電体４０と絶縁層を介して重
なるのであれば、図２０に示すように、２本に分割され
た遮光導電体４０’であってもかまわない。すなわち、
図２０に示すものであると、遮光導電体４０’は分割さ
れており、信号電極線Ｓの央部下方には遮光導電体４０
が形成されていない箇所があるが、この構成のものであ
っても、画素電極１５と隣接する画素電極１５''の間に
は、一方の遮光導電体４０’、遮光性の信号電極線Ｓ、
他方の遮光導電体４０’のいずれかが介在するようにな
っている。

【００３９】走査電極線Ｇの周辺部について図１，５を
参照して説明する。本実施例のアクティブマトリクス液
晶表示素子においては、走査電極線Ｇの上方に、アルミ
ニウムなどの遮光性の金属からなる蓄積容量用電極５２
が形成されている。この蓄積容量用電極５２は走査電極
線Ｇに沿って、かつ図５に示すように、走査電極線Ｇを
被覆したゲート絶縁層９上に形成される。この蓄積容量
用電極５２はパシベーション層２８で被覆され、そのパ
シベーション層２８上には、画素電極１５および隣接す
る画素電極１５'''が形成される。蓄積容量用電極５２
の幅は走査電極線Ｇの幅よりも広く、蓄積容量用電極５
２の少なくとも一部分は画素電極１５，１５'''の周部
とパシベーション層２８を介して重なっている。さら
に、パシベーション層２８に形成されたコンタクトホー
ル５４を通じて、隣接した画素電極１５'''と蓄積容量
用電極５２は接続され、同電位とされている。この構成
によれば、走査電極線Ｇの周辺においては、画素電極１
５と、隣接した画素電極１５'''との間には、蓄積容量
用電極５２が介在するようになっている。

【００４０】上記構成のアクティブマトリクス液晶表示
素子の等価回路図は図６に示すようなものとなる。薄膜
トランジスタ３６のゲート電極１２は走査電極線Ｇに、
ソース電極１４は信号電極線Ｓに接続し、ドレイン電極
１６と接続した画素電極は、液晶との間に容量ＣLCが形
成される。さらに、ドレイン電極１６と隣接する他の区
画に係る走査電極線Ｇ_(i-1)との間に容量Ｃsが形成され
るとともに、隣接するさらに他の薄膜トランジスタとの
間に寄生容量Ｃppが形成される。複数の走査電極線Ｇと
信号電極線Ｓとで区画された部分に形成された各薄膜ト
ランジスタにおいて、同様の等価回路が構成される。

【００４１】上記構成のアクティブマトリクス液晶表示
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Ｇに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線Ｓ
に駆動回路を印加し、画素電極１５を駆動することによ
り、その画素電極１５上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第１の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。

【００４２】従来の液晶表示素子においては、画素電極
と薄膜トランジスタの間、画素電極と信号電極線の間、
または画素電極と走査電極線Ｇの間には間隙が存在し、
この間隙上の液晶は画素電極の制御を受けることなく無
秩序に配向するので、バックライトからの透過すべきで
ない光が液晶表示素子を透過することがあった。しかし
ながら、本実施例の液晶表示素子であると、これら各部
での間隙を透過する光は遮られ、無秩序な液晶を光が透
過することがない。

【００４３】即ち、画素電極１５と薄膜トランジスタ３
６の間隙においては、遮光導電体４０及びその第２端部
４４が配置されており、この遮光導電体４０及びその第
２端部４４により光は遮られ、無秩序な液晶部分を光が
透過することがない。

【００４４】また、薄膜トランジスタ３６の上には、上
記したように、走査電極線Ｇと接続した遮光電極層４６
が形成されている。したがって、遮光電極層４６は走査
電極線Ｇと同電位になっており、この遮光電極層４６
と、第２の基板に形成されている遮光電極層４６と対向
する電極との間には電圧が印加されている状態となって
いる。よって、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層４６上の液晶は、光が透過しない方
向に配向していることになり、遮光電極層４６の形成さ
れている位置においては遮光がなされる。即ち、遮光電
極層４６そのものは、本実施例においてはＩＴＯで構成
されていることから透明であり、光を透過するものであ
るが、遮光電極層４６は走査電極線Ｇと同電位であるこ
とから、液晶が制御されて、液晶表示素子として遮光性
が機能するようになっている。

【００４５】また、この遮光電極層４６は、画素電極１
５と同じ材料、例えばＩＴＯ（インジウム錫酸化膜）を
使用できるので、画素電極１５と同時に形成することが
できるので、特別な新規工程を付加することなく遮光電
極層４６を形成することができ、製造工程が複雑化する
ことなく、製造工程にかかるコスト増加はほとんどな
い。

【００４６】また、遮光電極層４６の周部においては、
電界の屈曲が存在し、ディスクリネーションが発生する
おそれがあるが、その領域には、走査電極線Ｇ、遮光導
電体４０または信号電極線Ｓのいずれかが形成されてお
り、液晶表示に不具合が生じることはない。

【００４７】また、信号電極線Ｓと画素電極１５の間に
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体４０が重なりあっているので、信
号電極線Ｓと画素電極線１５の間の間隙を光が透過する
ことはない。したがって、この構成によれば、寄生容量
が増加することなく、遮光がなされる。

【００４８】この際、画素電極１５の端部においてディ
スクリネーション発生のおそれがあるが、その領域は、
下方に遮光導電体４０が形成されているので、液晶表示
に不具合は生じない。

【００４９】また、走査電極線Ｇと画素電極１５，１
５'''の間にも間隙が生じるが、本実施例の液晶表示素
子であると、その間隙と、遮光性の蓄積容量用電極５２
が重なっているので、走査電極線Ｇと画素電極１５の間
を光が透過することはない。

【００５０】また、本実施例の構成であると、走査電極
線Ｇと画素電極１５の寄生容量Ｃgpは、蓄積容量用電極
５２と画素電極１５の寄生容量ＣppとＣspの直列容量と
なり、走査電極線Ｇと画素電極１５とを直接オーバーラ
ップさせた際の寄生容量Ｃppよりも小さくなる。

【００５１】さらにまた、画素電極１５の周囲には、デ
ィスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極５２が形成されているので、
液晶表示に不具合は生じない。

【００５２】よって、本実施例の液晶表示素子である
と、画素電極１５の形成されていない領域においては、
いずれも遮光性の、走査電極線Ｇ、信号電極線Ｓ、ゲー
ト電極１２、ソース電極１４、ドレイン電極１６、遮光
導電体４０、蓄積容量用電極５２のいずれかが介在する
か、または遮光電極層４６上の液晶による遮光性が付与
されていることになるので、制御されていない液晶の領
域を光が透過することがない。したがって、本実施例の
液晶表示素子であると、第２の基板にブラックマスクを
設けることなく、所謂、光漏れを防止することができ
る。したがって、開口率の低下を伴うことなく、コント
ラストの低下と表示の不具合の発生を抑えることができ
る。

【００５３】一般に、第１の基板と第２の基板を組合せ
る際の製造精度は、５μm程度とされており、その為、
第２の基板に形成するブラックマスクをその製造誤差に
対応できるように大きく形成していたが、本実施例のよ
うに第１の基板のみで、光漏れの対策を施し、第２の基
板にブラックマスクを形成しないものであると、一方の
基板内の製造精度は２μm程度であるので、開口率は従
来の約５０％から約６０％に増加し得る。

【００５４】しかも、本実施例の構成によれば、画素電
極を大きくすることなく、光漏れを防いでいるものなの
で、寄生容量が増大化せず、フリッカ・クロストークの
発生の問題が生じにくい。

【００５５】なお、上記構成の第１の基板を有する液晶
表示素子においても、さらに、第２の基板に、Ｃｒなど
の遮光性の金属からなるブラックマスクを形成すること
が好ましい。但し、この場合、ブラックマスクは、第１
の基板に形成された薄膜トランジスタの上部のみで良
く、従来の液晶表示素子のように、対応する薄膜トラン
ジスタの周部上方に形成する必要はなく、また開口率が
低下するおそれが生じるので好ましくなくなる。上記実
施例１の液晶表示素子であると上述したように、薄膜ト
ランジスタの形成されている位置であると、バックライ
トからの光は、遮光電極層４６によって、液晶が配向
し、液晶表示素子を光が透過することはないが、第２の
基板側から入射された光は、薄膜トランジスタに到達す
るおそれがある。薄膜トランジスタに不要な光が照射さ
れると、光電効果により、薄膜トランジスタがオン状態
となり、画素電極に不要な電流が流れてしまう問題があ
る。したがって、薄膜トランジスタの上方にだけはブラ
ックマスクを設け、第２の基板側からの光が薄膜トラン
ジスタに照射されないようにしておくことがより好まし
い。

【００５６】この場合、薄膜トランジスタを光電効果か
ら防ぐことが目的であるので、ブラックマスクの形成
は、薄膜トランジスタの上方だけでよく、薄膜トランジ
スタの周部の上方に設ける必要はなく、小面積のブラッ
クマスクで十分とされる。したがって、第１の基板と第
２の基板の組合せにかかる精度が多少悪化しても、ブラ
ックマスクの形成による開口率の低下を伴うことはな
い。

【００５７】また、遮光電極層４６の上部にさらに、偏
光機能を有する薄膜を形成すると、上記ブラックマスク
を不要とすることができる。即ち、液晶表示素子の第２
の基板の上方から入射された光は、第２の基板を透過す
ることにより、第２の基板に形成されている偏光板によ
り偏光光線となる。この際、遮光電極層４６の上部に偏
光機能を有する薄膜が、その偏光光線の偏光方向と異な
る方向に形成されていれば、偏光光線は薄膜トランジス
タに到達しなくなる。よって、光電効果等による薄膜ト
ランジスタに及ぼされる不具合の発生が回避される。し
たがって、この偏光機能を有する薄膜を薄膜トランジス
タの上部に形成したものであると、ブラックマスクを完
全に不要とすることが可能となる。

【００５８】〔実施例２〕 実施例２のアクティブマトリクス液晶表示素子を図７〜
９を参照して説明する。この実施例２のアクティブマト
リクス液晶表示素子は、その概略構成は実施例１のアク
ティブマトリクス液晶表示素子と同様であるが、実施例
１においては、その各薄膜トランジスタに関し、遮光電
極層４６は、コンタクトホール４８を通じてその薄膜ト
ランジスタの接続している走査電極線Ｇに接続してい
た。しかし、この実施例２においては、遮光電極層４６
は、その薄膜トランジスタが直接には接続していない、
他の薄膜トランジスタが接続している走査電極線Ｇ(i-
1)に接続した構成とされている。

【００５９】以下に詳説する。実施例１のアクティブマ
トリクス液晶表示素子においては、図１，２に示されて
いるように、任意の薄膜トランジスタ３６における遮光
電極層４６は、その薄膜トランジスタ３６のゲート電極
１２の接続されている走査電極線Ｇと、その走査電極線
Ｇ上に形成されたコンタクトホール４８を通じて接続さ
れている。これに対し、実施例２のアクティブマトリク
ス液晶表示素子では、図７，８に示されているように、
他の薄膜トランジスタに接続している走査電極線Ｇ(i-
1)から延出した遮光導電体４０と、遮光電極層４６と
が、遮光導電体４０の第２端部５６の上方に形成された
コンタクトホール５８を通じて接続されている。

【００６０】上記実施例１のアクティブマトリクス液晶
表示素子においては、寄生容量Ｃppと隣接する画素の電
圧変化（極性が反転するために液晶駆動電圧をＶLCとし
た時、約２ＶLC）とにより、式で表わされる突抜け電
圧が生じる。

【００６１】

【数３】

【００６２】この不具合は、（ｉ＋１）番目の画素を同
時に駆動すれば、ΔＶsigをほぼ０とできるため、Ｃpp
による突抜け電圧を低減することができる。この実施例
２のアクティブマトリクス液晶表示素子においては、図
９に示されるように、薄膜トランジスタの上部に形成さ
れる遮光電極層４６は、下部に形成されている薄膜トラ
ンジスタに対し、ゲート電極としても機能する。したが
って、遮光電極層４６を他の隣接する画素の走査電極線
Ｇ_(i-1)に接続することにより、隣接する画素の同時駆
動がなされ、フローティングが生じないことになる。よ
って、寄生容量Ｃgpが低減される。尚、（ｉ＋１）番目
の画素には、ｉ番目の信号が一時的に書き込まれること
になるが、次のタイミングで（ｉ＋１）番目の信号が書
き込まれるため、不具合は生じないことになる。

【００６３】尚、この実施例２のアクティブマトリクス
液晶表示素子においても、実施例１のアクティブマトリ
クス液晶表示素子と同様に、画素電極の周部において、
光漏れが生じず、開口率の低下を伴うことなく、コント
ラストが高められている効果が奏される。

【００６４】〔実施例３〕 図１０〜１４を用いて実施例３のアクティブマトリクス
液晶表示素子を説明する。第１の基板は、ガラスなどの
透明な基板上に、複数の走査電極線Ｇと信号電極線Ｓと
が格子状に配線され、走査電極線Ｇと信号電極線Ｓとで
区画される各部分には透光性の画素電極６０が形成され
る。走査電極線Ｇ及び信号電極線Ｓと、画素電極６０と
は薄膜トランジスタ７２で接続される。

【００６５】図１０〜１２を用いて本実施例の薄膜トラ
ンジスタ７２及びその周辺部を説明する。この薄膜トラ
ンジスタ７２では、走査電極線Ｇと接続しているゲート
電極１２が基板６上に形成され、そのゲート電極１２を
覆ってゲート絶縁層９が積層される。このゲート絶縁層
９上であってゲート電極１２上には、アモルファスシリ
コン（ａ−Ｓｉ）からなる半導体層２４が設けられてい
る。さらにその半導体層２４上に導体からなるソース電
極６２とドレイン電極とが形成されるが、この実施例３
においては、ソース電極として導体であるＩＴＯ膜が使
用され、ドレイン電極としては、画素電極と接続された
金属製電極を用いず、画素電極６０を直接薄膜トランジ
スタ内に導入し、形成している。さらに、これらを被覆
するように、絶縁層であるパシベーション層２８が積層
されている。

【００６６】さらに本実施例の液晶表示素子において
は、図１０に示すように、他の区画部分に形成された画
素電極６０’に接続している薄膜トランジスタが接続し
ている走査電極線Ｇ_(i-1)から、遮光導電体４０が薄膜
トランジスタ７２のゲート電極１２の周部に向かって延
出している。この遮光導電体４０は、走査電極線Ｇと同
材料でなり、また走査電極線Ｇと同時に基板６上に形成
される。隣接した区画部分の薄膜トランジスタ近傍の走
査電極線Ｇ_(i-1)から延出した遮光導電体４０は、信号
電極線Ｓに沿って薄膜トランジスタ７２に向かい、その
端部において、二股に分れ、一方はそのまま直進した第
１端部４２、他方は薄膜トランジスタ７２を回り込んで
画素電極６０のドレイン電極部分の下方を通る第２端部
５６となる。

【００６７】さらに、本実施例の液晶表示素子において
は、薄膜トランジスタ７２の上部に遮光電極層６４が形
成されている。この実施例３のアクティブマトリクス液
晶表示素子においては、遮光電極層６４は導電性でかつ
遮光性のアルミニウムなどの金属製電極とした。第２端
部５６上のゲート絶縁層９とパシベーション層２８には
これらを貫通するコンタクトホール５８が形成されてお
り、このコンタクトホール５８を通じて遮光導電体４０
と遮光電極層６４は接続している。

【００６８】上記構成によれば、図１２からわかるよう
に、隣接する画素電極６０''と画素電極６０の間には、
第１端部４２、遮光電極層６４、第２端部５６のいずれ
かが介在するようになっている。

【００６９】図１０，１３を参照して信号電極線Ｓの周
辺について説明する。図１３に示すように、基板上の最
下部に走査電極線Ｇ_(i-1)から延出した遮光導電体４０
が形成され、これを被覆してゲート絶縁層９が積層され
ている。このゲート絶縁層９上には、画素電極６０と、
これに隣接した画素電極６０''とが形成され、それら画
素電極６０と隣接した画素電極６０''の間には、Ｓ／Ｄ
導電帯６６が形成されている。さらに、これら画素電極
６０、隣接した画素電極６０''と、Ｓ／Ｄ導電帯６６の
上には、パシベーション層２８が積層され、Ｓ／Ｄ導電
帯６６上には、シグナルメタル６８が形成されている。
シグナルメタル６８とＳ／Ｄ導電帯６６とは、パシベー
ション層２８に形成されたコンタクトホール７４を通じ
て接続されている。この実施例３においては、Ｓ／Ｄ導
電帯６６とシグナルメタル６８とで信号電極線Ｓが構成
される。

【００７０】Ｓ／Ｄ導電帯６６には、画素電極６０と同
様の透明導電性材料、例えばＩＴＯを使用することがで
きる。ＩＴＯを使用することにより、画素電極６０と同
時にＳ／Ｄ導電帯６６を形成することが可能となり、製
造工程が複雑化せず、容易になる。また、シグナルメタ
ル６８には、薄膜トランジスタ７２での遮光電極層６４
と同様の導電性金属を使用することができる。シグナル
メタル６８と遮光電極層６４とに同材料を使用すること
により、これらを同時に製造することが可能となり、製
造工程が複雑化せず、容易となる。

【００７１】また、遮光導電体４０の幅は信号電極線Ｓ
（即ち、Ｓ／Ｄ導電帯６６及びシグナルメタル６８）の
幅よりも広く、信号電極線Ｓと画素電極６０，６０''の
間の間隙ｂと遮光導電体４０は、ゲート絶縁層９を介し
て重なり、さらに、遮光導電体４０は画素電極６０，６
０''の端部とも重なっている。したがって、上記構成に
よれば、信号電極線Ｓの周辺での画素電極６０とこれに
隣接する画素電極６０''の間には、遮光導電体４０が形
成されていることになる。

【００７２】尚、この実施例３の信号電極線Ｓは、上記
したように、Ｓ／Ｄ導電帯６６とシグナルメタル６８と
で構成されているが、必ずしもこの必要はなく、Ｓ／Ｄ
導電帯６６だけで信号電極線Ｓを構成しても良い。しか
しながら、この実施例３においては、Ｓ／Ｄ導電帯６６
をＩＴＯで構成しているため、ＩＴＯは導電性であるも
のの、金属製導電材料よりは電気抵抗が大きく導電性が
劣るため、ＩＴＯからなるＳ／Ｄ導電帯６６に加えて、
これに接続した導電性の高いシグナルメタル６８を形成
しておく方がより好ましい。

【００７３】実施例３のアクティブマトリクス液晶表示
素子における走査電極線Ｇの周辺部を図１０，１４を参
照して説明する。この実施例３のアクティブマトリクス
液晶表示素子においては、図１４に示すように、走査電
極線Ｇ上にはこれを被覆したゲート絶縁層９が形成さ
れ、このゲート絶縁層９上に、画素電極６０および隣接
する画素電極６０'''を延出した透明電極６１'''が形成
され、さらにこれらを被覆するようにパシベーション層
２８が積層される。そして、画素電極６０と隣接する画
素電極６０'''（透明電極６１'''）の間に形成される間
隙と少なくとも重なるように、パシベーション層２８を
介して導電性遮光体７０が形成される。パシベーション
層２８にはコンタクトホール７６が形成されており、こ
のコンタクトホール７６を通じて画素電極６０と導電性
遮光体７０は接続している。

【００７４】この構成によれば、走査電極線Ｇの周辺に
おいては、画素電極６０と隣接した画素電極６０'''と
の間には、導電性遮光体７０が介在するようになってい
る。

【００７５】上記構成のアクティブマトリクス液晶表示
素子の等価回路図は実施例２と同様に図９に示すような
ものとなる。したがって、この実施例３のアクティブマ
トリクス液晶表示素子においては、薄膜トランジスタの
上部に形成される遮光電極層６４は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
する。したがって、遮光電極層６４を他の隣接する画素
の走査電極線Ｇ_(i-1)に接続したことにより、隣接する
画素の同時駆動がなされ、隣接する画素の電圧変化が小
さくなり、突抜け電圧が低減する。尚、（ｉ＋１）番目
の画素には、ｉ番目の信号が一時的に書き込まれること
になるが、次のタイミングで（ｉ＋１）番目の信号が書
き込まれるため、不具合は生じないことになる。

【００７６】上記構成のアクティブマトリクス液晶表示
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Ｇに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線Ｓ
に駆動回路を印加し、画素電極６０を駆動することによ
り、その画素電極６０上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第１の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。

【００７７】従来の液晶表示素子においては、薄膜トラ
ンジスタと画素電極の間に間隙が存在し、この間隙上の
液晶は画素電極の制御を受けることなく無秩序に配向す
るので、バックライトからの透過すべきでない光が液晶
表示素子を透過することがあった。しかしながら、本実
施例の液晶表示素子であると、各薄膜トランジスタ７２
と画素電極６０の間には、遮光導電体４０及びその第２
端部４４が配置されているので、この遮光導電体４０に
より光が遮られ、無秩序な液晶を光が透過することがな
い。

【００７８】また、薄膜トランジスタの上には、上記し
たように、遮光導電体４０と接続した遮光性金属からな
る遮光電極層６４が形成されている。この遮光電極層６
４は遮光導電体４０と同電位になっており、この遮光電
極層６４と、第２の基板に形成されている、遮光電極層
６４と対向する電極との間には電圧が印加されている状
態となっている。よって、ノーマリホワイト液晶におい
ては、この遮光電極層６４上の液晶は、光が透過しない
方向に配向していることになり、遮光電極層６４のある
位置においては遮光がなされる。また、この実施例３に
おいては、遮光電極層６４は遮光性のもので構成してい
るため、第２の基板側から入射される光に対しても、薄
膜トランジスタ７２の上部に形成されている遮光電極層
６４によって、薄膜トランジスタ７２への照射が妨げら
れるので、光電効果等による薄膜トランジスタ７２の不
具合の発生が防止される。

【００７９】また、信号電極線Ｓと画素電極６０の間に
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体４０が重なりあっているので、信
号電極線Ｓと画素電極線６０の間の間隙を光が透過する
ことはない。

【００８０】また、走査電極線Ｇと画素電極６０の間に
も間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と導電性遮光体７０が重なっているので、走査
電極線Ｇと画素電極６０の間を光が透過することはな
い。

【００８１】よって、本実施例の液晶表示素子である
と、画素電極６０の形成されていない箇所においては、
いずれも遮光性の、走査電極線Ｇ、ゲート電極１２、遮
光導電体４０、導電性遮光体７０のいずれかが介在する
か、または遮光電極層６４に制御された液晶による遮光
性が付与されていることになるので、制御されていない
液晶を光が透過することがない。したがって、本実施例
の液晶表示素子であると、第２の基板にブラックマスク
を全く設けることなく、所謂、光漏れを防止することが
できる。したがって、開口率の低下を伴うことなく、コ
ントラストの低下と表示の不具合の発生を抑えることが
できる。

【００８２】尚、遮光電極層６４の周部や画素電極６０
の周部においては、電界の屈曲が存在し、ディスクリネ
ーションが発生するおそれがあるが、その領域では光が
透過しないので、液晶表示に不具合が生じることはな
い。

【００８３】

【発明の効果】請求項１記載の発明であると、隣接走査
電極線から信号電極線に沿って信号電極線と画素電極と
の間の間隙を塞ぐよう同一基板上の一走査電極線まで延
び、かつ先端が一走査電極線およびこれと接続する薄膜
トランジスタに接触せずに薄膜トランジスタを囲む遮光
導電体を形成したので、信号電極線と画素電極との間の
間隙上の領域または薄膜トランジスタを囲む領域に位置
する液晶は、画素電極の制御を受けて配向しないけれど
も、その領域を透過しようとするバックライトからの光
は遮光性の遮光導電体により遮られ、液晶表示素子を透
過することがなく、ブラックマスクを第２の基板に形成
せずとも、この薄膜トランジスタの周部の間隙の箇所に
おける光漏れが防止され、コントラストが改善される。

【００８４】請求項２記載の発明であると、薄膜トラン
ジスタと遮光導電体との間隙を少なくとも覆うように一
走査電極線からコンタクトホールを通して延びる遮光電
極層が形成されていることにより、その遮光電極層と、
第２の基板に形成されている対向電極の間には電圧が印
加されている状態となる。したがって、遮光電極層上の
液晶は配向し、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、液晶表示素子のこの領域を光
が透過することはなくなる。すなわち、画素電極上以外
の領域ではあるが、薄膜トランジスタ部分を透過しよう
とするバックライトからの光は、遮光電極層により電圧
の印加された液晶により液晶表示素子を透過することは
なく、ブラックマスクを第２の基板に形成せずとも、こ
の薄膜トランジスタの箇所での光漏れが防止され、コン
トラストが改善される。

【００８５】請求項３記載の発明によれば、遮光導電
体、薄膜トランジスタおよび一走査電極線の間隙を少な
くとも覆うように遮光導電体からコンタクトホールを通
して延びる遮光電極層が形成されていることにより、遮
光導電体、薄膜トランジスタおよび一走査電極線の間隙
の領域において請求項２記載の発明が奏する作用効果と
同様の効果を奏することができる。 さらに、請求項２ま
たは３に記載の遮光電極層は、下部に形成されている薄
膜トランジスタに対し、ゲート電極としても機能する
が、特に請求項３記載の発明における遮光電極層は遮光
導電体を介して隣接する他の薄膜トランジスタの接続し
た隣接走査電極線に接続されていることにより、隣接す
る画素の同時駆動がなされ、フローティングが生じない
ことになる。よって、寄生容量Ｃgpが低減される。尚、
隣接する画素には、他の画素の信号が一時的に書き込ま
れることになるが、次のタイミングで隣接した画素の信
号が書き込まれるため、不具合は生じないことになる。

【００８６】請求項４記載の発明によれば、遮光電極層
が薄膜トランジスタと画素電極の間の間隙を塞いでいる
ことにより、この領域においても請求項２または３に記
載の発明が奏する作用効果と同様の効果を奏することが
できる。

【００８７】尚、請求項２ないし４記載の遮光電極層の
周部においては、電界の屈曲が存在し、ディスクリネー
ションが発生するおそれがあるが、その領域には、遮光
導電体、信号電極線または走査電極線のいずれかが形成
されて、バックライトからの光が透過することがないの
で、液晶表示に不具合が生じることはない。

【００８８】請求項５記載の発明によれば、走査電極線
と画素電極の間の間隙を覆うように遮光性の蓄積容量用
電極が設けられていることから、走査電極線と画素電極
の間の間隙上に位置する、画素電極による制御を受けな
い液晶を透過しようとする光は、蓄積容量用電極により
遮られ、この領域を光が透過することがない。したがっ
て、寄生容量が増加することなく、この走査電極線と画
素電極の間での光漏れが防止され、コントラストが改善
される。

【００８９】この構成の場合、画素電極の周部において
ディスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極が形成されているので、バッ
クライトからの光が透過することがないので、液晶表示
に不具合は生じない。

【図面の簡単な説明】

【図１】 実施例１の液晶表示素子の平面図である。

【図２】 実施例１での薄膜トランジスタ部分の拡大平
面図である。

【図３】 図１，２のＤ−Ｄ’断面図である。

【図４】 図１のＥ−Ｅ’断面図である。

【図５】 図１のＦ−Ｆ’断面図である。

【図６】 実施例１の液晶表示素子の等価回路図であ
る。

【図７】 実施例２の液晶表示素子の平面図である。

【図８】 実施例２での薄膜トランジスタ部分の拡大平
面図である。

【図９】 実施例２の液晶表示素子の等価回路図であ
る。

【図１０】 実施例３の液晶表示素子の平面図である。

【図１１】 実施例３での薄膜トランジスタ部分の拡大
平面図である。

【図１２】 図１０のＨ−Ｈ’断面図である。

【図１３】 図１０のＩ−Ｉ’断面図である。

【図１４】 図１０のＪ−Ｊ’断面図である。

【図１５】 従来例の液晶表示素子の平面図である。

【図１６】 図１５のＡ−Ａ’断面図である。

【図１７】 図１５のＢ−Ｂ’断面図である。

【図１８】 図１５のＣ−Ｃ’断面図である。

【図１９】 従来例の液晶表示素子の等価回路図であ
る。

【図２０】 実施例１のアクティブマトリクス液晶表示
素子の遮光導電体の他の例を示す、図１のＥ−Ｅ’断面
図である。

【符号の説明】

６ 基板 ９ ゲート絶縁層 １０ 薄膜トランジスタ １２ ゲート電極 １４ ソース電極 １５ 画素電極 １６ ドレイン電極 １８ 液晶素子 １９ 対向基板 ２０ 液晶 ２２ ブラックマスク ２４ 半導体層 ２８ パシベーション層 ３４ 蓄積容量 ３６ 薄膜トランジスタ ４０ 遮光導電体 ４２ 第１端部 ４４ 第２端部 ４６ 遮光電極層 ５２ 蓄積容量用電極 ５６ 第２端部 ６０ 画素電極 ６１''' 透明電極 ６２ ソース電極 ６４ 遮光電極層 ６６ Ｓ／Ｄ導電帯 ６８ シグナルメタル ７０ 導電性遮光体 ７２ 薄膜トランジスタ Ｇ 走査電極線 Ｓ 信号電極線

フロントページの続き (56)参考文献 特開 昭64−72121（ＪＰ，Ａ) 特開 平４−233516（ＪＰ，Ａ) 特開 昭61−3118（ＪＰ，Ａ) 特開 昭63−276031（ＪＰ，Ａ) 特開 平２−198430（ＪＰ，Ａ) 特開 平２−51128（ＪＰ，Ａ) 特開 平５−27249（ＪＰ，Ａ) 特開 平３−15827（ＪＰ，Ａ) 特開 平５−27266（ＪＰ，Ａ) 特開 平６−138484（ＪＰ，Ａ) 実開 昭61−157927（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/136 500

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 格子状に配設された複数の走査電極線お
   よび信号電極線と、それら走査電極線と信号電極線とで
   区画された部分に形成された透光性の画素電極と、走査
   電極線および信号電極線と画素電極とを接続した薄膜ト
   ランジスタとが形成された第１の基板と、 前記画素電極に対向させて対向電極が形成され、前記第
   １の基板と離間して配置される第２の基板と、 前記第１の基板と前記第２の基板の間に介在する液晶と
   を具備し、前記薄膜トランジスタに隣接する他の薄膜トランジスタ
   に接続された隣接走査電極線から前記信号電極線に沿っ
   て該信号電極線と該信号電極線と並設された画素電極と
   の間の間隙を塞ぐよう同一基板上の一走査電極線まで延
   び、かつ先端が該一走査電極線およびこれと接続する薄
   膜トランジスタに接触しないで該薄膜トランジスタを囲
   む遮光導電体を、前記隣接走査電極線と一体的に形成し
   た ことを特徴とするアクティブマトリクス液晶表示素
   子。
2. 【請求項２】 前記一走査電極線、前記薄膜トランジス
   タおよび前記遮光導電体を覆う絶縁層に形成したコンタ
   クトホールを通して前記一走査電極線から前記薄膜トラ
   ンジスタおよび前記遮光導電体上に延び、かつこれら薄
   膜トランジスタと遮光導電体との間隙を少なくとも覆う
   遮光電極層を形成したことを特徴とする請求項１に記載
   のアクティブマトリクス液晶表示素子。
3. 【請求項３】 前記一走査電極線、前記薄膜トランジス
   タおよび前記遮光導電体を覆う絶縁層に形成したコンタ
   クトホールを通して前記遮光導電体から前記薄膜トラン
   ジスタを覆って前記一走査電極線まで延び、かつこれら
   遮光導電体、薄膜トランジスタおよび一走査電極線の間
   隙を少なくとも覆う遮光電極層を形成したことを特徴と
   する請求項１に記載のアクティブマトリクス液晶表示素
   子。
4. 【請求項４】 前記遮光電極層が前記薄膜トランジスタ
   と前記画素電極の間の間隙を塞いでいることを特徴とす
   る請求項２または３に記載のアクティブマトリクス液晶
   表示素子。
5. 【請求項５】 前記走査電極線と協働して容量形成する
   遮光性の蓄積容量用電極を、前記走査電極線と前記画素
   電極との間の間隙を塞ぐよう設けたことを特徴とする請
   求項１に記載のアクティブマトリクス液晶表示素子。