JP2021048172A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】電荷蓄積層に蓄積された電荷がリークすることを抑制可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、基板と、前記基板上に交互に設けられた複数の電極層および複数の絶縁層と、前記電極層および前記絶縁層内に順に設けられた第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層とを備える。さらに、前記電荷蓄積層は、フッ素を含む第１領域を有する。さらに、前記第１領域内のフッ素濃度のピークと前記第２絶縁膜との距離は、前記第１領域内のフッ素濃度のピークと前記第１絶縁膜との距離よりも短い。【選択図】図２

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。

３次元メモリなどの半導体メモリでは、各メモリセルの電荷蓄積層に蓄積された電荷が電荷蓄積層の外部や別のメモリセルにリークしてしまうことが問題となる。

特開２０１１−１４６６３１号公報 米国特許出願公開ＵＳ２０１６／０３４３６５７号公報

電荷蓄積層に蓄積された電荷がリークすることを抑制可能な半導体装置およびその製造方法を提供する。

一の実施形態によれば、半導体装置は、基板と、前記基板上に交互に設けられた複数の電極層および複数の絶縁層と、前記電極層および前記絶縁層内に順に設けられた第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層とを備える。さらに、前記電荷蓄積層は、フッ素を含む第１領域を有する。さらに、前記第１領域内のフッ素濃度のピークと前記第２絶縁膜との距離は、前記第１領域内のフッ素濃度のピークと前記第１絶縁膜との距離よりも短い。

第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の電荷蓄積層等の構造を示す断面図である。 第１実施形態の電荷蓄積層内のフッ素濃度分布の例を示すグラフである。 第１実施形態の半導体装置の製造方法を示す断面図(1/3)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/3)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/3)である。 第２実施形態の電荷蓄積層等の構造を示す断面図である。 第２実施形態の電荷蓄積層内のフッ素濃度分布の例を示すグラフである。 第３実施形態の電荷蓄積層等の構造を示す断面図である。 第３実施形態の電荷蓄積層内のフッ素濃度分布の例を示すグラフである。 第４実施形態の電荷蓄積層等の構造を示す断面図である。 第４実施形態の電荷蓄積層内のフッ素濃度分布の例を示すグラフである。

以下、本発明の実施形態を、図面を参照して説明する。図１から図１２において、同一の構成には同一の符号を付し、重複する説明は省略する。

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１の半導体装置は、３次元メモリである。

図１の半導体装置は、基板１と、下部層２と、複数の電極層３と、複数の絶縁層４と、上部層５と、複数のメモリホールＭと、複数のコンタクトホールＨとを備えている。図１の半導体装置はさらに、各メモリホールＭ内に順に設けられたブロック絶縁膜１１、電荷蓄積層１２、トンネル絶縁膜１３、チャネル半導体層１４、およびコア絶縁膜１５と、各コンタクトホールＨ内に設けられたコンタクトプラグ１６とを備えている。ブロック絶縁膜１１は第１絶縁膜の例であり、トンネル絶縁膜１３は第２絶縁膜の例であり、電極層３は第１層の例である。

基板１は例えば、シリコン（Ｓｉ）基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。

下部層２は、基板１内に形成された拡散層Ｌ上に形成されており、基板１上に順に形成された第１下部絶縁膜２ａ、ソース側導電層２ｂ、および第２下部絶縁膜２ｃを含んでいる。第１下部絶縁膜２ａは、例えばシリコン酸化膜（ＳｉＯ_２）である。ソース側導電層２ｂは、例えばポリシリコン層である。第２下部絶縁膜２ｃは、例えばシリコン酸化膜である。

複数の電極層３と複数の絶縁層４は、下部層２上に交互に積層されている。電極層３は例えば、タングステン（Ｗ）層などの金属層であり、ワード線として機能する。絶縁層４は例えば、シリコン酸化膜である。図１は、これらの電極層３および絶縁層４を含む積層膜を貫通する複数のメモリホールＭと、この積層膜の階段領域上に形成された複数のコンタクトホールＨとを示している。

上部層５は、上記積層膜上に形成されており、カバー絶縁膜５ａと、ドレイン側導電層５ｂと、第１層間絶縁膜５ｃと、第２層間絶縁膜５ｄとを含んでいる。カバー絶縁膜５ａは、上記積層膜上に形成されている。ドレイン側導電層５ｂは、階段領域に隣接するようにカバー絶縁膜５ａ上に形成されている。第１層間絶縁膜５ｃは、階段領域上の空間を埋め込むようにカバー絶縁膜５ａ上に形成されている。第２層間絶縁膜５ｄは、ドレイン側導電層５ｂおよび第１層間絶縁膜５ｃ上に形成されている。カバー絶縁膜５ａは、例えばシリコン酸化膜である。ドレイン側導電層５ｂは、例えばポリシリコン層である。第１層間絶縁膜５ｃは、例えばシリコン酸化膜である。第２層間絶縁膜５ｄは、例えばシリコン酸化膜である。

ブロック絶縁膜１１、電荷蓄積層１２、トンネル絶縁膜１３、チャネル半導体層１４、およびコア絶縁膜１５は、下部層２、複数の電極層３、複数の絶縁層４、および上部層５を貫通する各メモリホールＭの側面に順に形成されている。その結果、各メモリホールＭ内に複数のメモリセルが形成されている。ブロック絶縁膜１１は、例えばシリコン酸化膜である。電荷蓄積層１２は、例えばシリコン窒化膜（ＳｉＮ）である。トンネル絶縁膜１３は、例えばシリコン酸化膜である。チャネル半導体層１４は、例えばポリシリコン層であり、基板１内の拡散層Ｌに電気的に接続されている。コア絶縁膜１５は、例えばシリコン酸化膜である。

階段領域では、複数のコンタクトプラグ１６が、上部層５を貫通する複数のコンタクトホールＨ内に形成されている。これらのコンタクトプラグ１６は、互いに異なる電極層３に電気的に接続されている。各コンタクトプラグ１６は例えば、チタン（Ｔｉ）含有層やＴａ（タンタル）含有層などのバリアメタル層と、タングステン層、銅（Ｃｕ）層、アルミニウム（Ａｌ）層などのプラグ材層により形成されている。

図２は、第１実施形態の電荷蓄積層１２等の構造を示す断面図である。図２は、上述のブロック絶縁膜１１、電荷蓄積層１２、およびトンネル絶縁膜１３を示している。

本実施形態の電荷蓄積層１２は、図２に示すように、フッ素含有領域１２ａと、その他の領域１２ｂとを有している。これらの領域１２ａ、１２ｂは、いずれもシリコン窒化膜で形成されているが、フッ素含有領域１２ａはさらに、不純物としてフッ素（Ｆ）を含有している。一方、その他の領域１２ｂは、フッ素を含有していないか、またはフッ素含有領域１２ａに比べて大幅に低濃度のフッ素を含有している。これらの領域１２ａ、１２ｂの形状はおおむね円筒形であり、フッ素含有領域１２ａがその他の領域１２ｂを包囲している。本実施形態では、フッ素含有領域１２ａがトンネル絶縁膜１３に接しており、その他の領域１２ｂがブロック絶縁膜１１に接している。フッ素含有領域１２ａは、第１領域の例である。

図３は、第１実施形態の電荷蓄積層１２内のフッ素濃度分布の例を示すグラフである。

図３(ａ)は、電荷蓄積層１２内のフッ素濃度分布の第１の例を示している。図３(ａ)の横軸と縦軸は、電荷蓄積層１２内の各点の座標とフッ素濃度を示している。横軸の座標は、各メモリホールＭの側面から中心軸に向かうように設定されており、ＸＹ平面に平行に設定されている。縦軸のフッ素濃度は、電荷蓄積層１２内の単位体積当たりのフッ素原子の個数を表す。符号Ｓ１は、電荷蓄積層１２とブロック絶縁膜１１との界面を示し、符号Ｓ２は、電荷蓄積層１２とトンネル絶縁膜１３との界面を示している。以上は、図３(ｂ)や後述するその他のグラフでも同様である。図３(ｂ)は、電荷蓄積層１２内のフッ素濃度分布の第２の例を示している。

図３(ａ)や図３(ｂ)では、フッ素含有領域１２ａ内のフッ素濃度が、横軸の座標に沿って変化している。具体的には、図３(ａ)のフッ素濃度は、徐々に増加し、界面Ｓ２でピークＰに達している。一方、図３(ｂ)のフッ素濃度は、徐々に増加し、界面Ｓ２に達する前にピークＰに達しており、その後は徐々に減少している。図３(ａ)と図３(ｂ)のいずれにおいても、ピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置しており、ピークＰとトンネル絶縁膜１３との距離が、ピークＰとブロック絶縁膜１１との距離よりも短くなっている。本実施形態のフッ素含有領域１２ａ内のフッ素濃度は、図３(ａ)と図３(ｂ)のいずれの濃度プロファイルを有していてもよい。

なお、第１の例におけるピークＰとトンネル絶縁膜１３との距離は、図３(ａ)の断面と別の断面とで、同じ値になっていてもよいし異なる値になっていてもよい。同様に、第１の例におけるピークＰとブロック絶縁膜１１との距離は、図３(ａ)の断面と別の断面とで、同じ値になっていてもよいし、異なる値になっていてもよい。ピークＰとトンネル絶縁膜１３との距離が断面によって異なる場合、および／または、ピークＰとブロック絶縁膜１１との距離が断面によって異なる場合には、いずれかの断面におけるピークＰとトンネル絶縁膜１３との距離が、任意の断面におけるピークＰとトンネル絶縁膜１３との距離、すなわち、ピークＰとブロック絶縁膜１１との最短距離よりも短くなっていることが望ましい。さらには、任意の断面におけるピークＰとトンネル絶縁膜１３との距離が、ピークＰとブロック絶縁膜１１との最短距離よりも短くなっていることがより望ましい。

また、第２の例におけるピークＰとトンネル絶縁膜１３との距離は、図３(ｂ)の断面と別の断面とで、同じ値になっていてもよいし異なる値になっていてもよい。同様に、第２の例におけるピークＰとブロック絶縁膜１１との距離は、図３(ｂ)の断面と別の断面とで、同じ値になっていてもよいし、異なる値になっていてもよい。ピークＰとトンネル絶縁膜１３との距離が断面によって異なる場合、および／または、ピークＰとブロック絶縁膜１１との距離が断面によって異なる場合には、いずれかの断面におけるピークＰとトンネル絶縁膜１３との距離が、任意の断面におけるピークＰとトンネル絶縁膜１３との距離、すなわち、ピークＰとブロック絶縁膜１１との最短距離よりも短くなっていることが望ましい。さらには、任意の断面におけるピークＰとトンネル絶縁膜１３との距離が、ピークＰとブロック絶縁膜１１との最短距離よりも短くなっていることがより望ましい。

なお、本明細書中の各種のピークの説明において、「距離」という用語についての上述の解釈は、本明細書中で他の部分で登場する「距離」についても同様に適用される。

以下、図３(ａ)を参照して、本実施形態のフッ素含有領域１２ａ内のフッ素濃度のさらなる詳細を説明する。ただし、以下の説明は、図３(ａ)の濃度プロファイルだけでなく、図３(ｂ)の濃度プロファイルにも適用される。

上述のように、フッ素含有領域１２ａ内のフッ素濃度は、ピークＰを有するように変化している。本実施形態のピークＰにおけるフッ素濃度は、１．０×１０^２０ｃｍ^−３以上に設定されており、具体的には、１．０×１０^２０ｃｍ^−３以上かつ１．０×１０^２２ｃｍ^−３以下に設定されている。

符号Ｗは、ピークＰのまわりのフッ素濃度分布の半値半幅を示している。ピークＰにおけるフッ素濃度をＣで表す場合、半値半幅Ｗは、フッ素濃度がＣとなる地点（ピークＰがある地点）と、フッ素濃度がＣ／２となる地点との距離となる。本実施形態の半値半幅Ｗは、２．５ｎｍ以下とすることが望ましい。

以上のように、本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａを有しており、フッ素含有領域１２ａ内のフッ素濃度のピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。以下、このような電荷蓄積層１２の利点について説明する。

電荷蓄積層１２がシリコン窒化膜である場合、電荷蓄積層１２は、シリコン窒化膜中の欠陥により形成されるトラップ準位に電子を捕獲することで、電荷を蓄積する層として機能する。しかしながら、捕獲された電子は、トラップ準位を介して移動していくホッピング伝導によりシリコン窒化膜から抜けていく（リークする）ことが知られている。ホッピング伝導は、トラップ準位が浅い場合やトラップ密度が大きい場合に起こりやすい。前者の場合には、トラップ準位から電子が抜け出すために必要なエネルギーが小さくなることから、ホッピング伝導が起こりやすくなる。後者の場合には、トラップ準位間の物理的な距離が小さくなることから、ホッピング伝導が起こりやすくなる。

そこで、本実施形態では、電荷蓄積層１２を形成するシリコン窒化膜内にフッ素が添加されている。シリコン窒化膜内に添加されたフッ素は、Ｓｉ−Ｆ結合を形成し深いトラップ準位を形成すると考えられている。よって、本実施形態によれば、電荷蓄積層１２内にフッ素を添加することで、トラップ準位の深さの観点から電荷蓄積層１２の電荷保持特性を向上させることが可能となる。

しかしながら、シリコン窒化膜内に添加されたフッ素は、シリコン窒化膜内の欠陥を終端させる（トラップ密度を減少させる）とも考えられている。トラップ密度が減少することは、電荷蓄積層１２の電子捕獲量が減少することにつながる。よって、電荷蓄積層１２内にフッ素を添加すると、トラップ密度の減少の観点からは電荷蓄積層１２の電荷保持特性が低下するおそれがある。

そこで、本実施形態では、電荷蓄積層１２の全体にフッ素を添加せずに、電荷蓄積層１２の一部のみにフッ素を添加している。その結果、電荷蓄積層１２内に、フッ素含有領域１２ａとその他の領域１２ｂとが設けられている。本実施形態では、トラップ密度が減少する領域をフッ素含有領域１２ａに限定できるため、トラップ密度の減少による電荷保持特性の低下を抑制することができる。一方、本実施形態では、フッ素含有領域１２ａ内に深いトラップ準位を形成できるため、深いトラップ準位による電荷保持特性の向上というメリットを享受することができる。このように、本実施形態によれば、電荷蓄積層１２の一部のみにフッ素を添加することで、電荷蓄積層１２の全体にフッ素を添加する場合に比べて、フッ素添加のメリットをより効果的に享受することが可能となる。

ただし、電荷蓄積層１２内のフッ素含有領域１２ａとその他の領域１２ｂに関し、その他の領域１２ｂも低濃度のフッ素を含有していてもよい。例えば、フッ素含有領域１２ａ内のフッ素濃度を１．０×１０^２０ｃｍ^−３以上に設定し、その他の１２ｂ内のフッ素濃度を１．０×１０^２０ｃｍ^−３未満に設定してもよい。例えば、フッ素含有領域１２ａに添加されたフッ素がその他の領域１２ｂへと拡散することで、その他の領域１２ｂがフッ素を含有する場合がある。

フッ素を添加する区域、すなわち、フッ素含有領域１２ａを形成する区域は、電荷蓄積層１２とブロック絶縁膜１１との界面Ｓ１付近に設定することと、電荷蓄積層１２とトンネル絶縁膜１３との界面Ｓ２付近に設定することと、これらの界面Ｓ１、Ｓ２から離れた位置に設定することとが考えられる。本実施形態のフッ素含有領域１２ａは、電荷蓄積層１２とトンネル絶縁膜１３との界面Ｓ２付近に形成されているが、以下、この位置にフッ素含有領域１２ａを形成する利点について説明する。

本実施形態の半導体装置は、トンネル絶縁膜１３から電荷蓄積層１２に電子を注入することで書き込み動作を行う。そのため、電荷蓄積層１２内に注入された電子は、電荷蓄積層１２とトンネル絶縁膜１３との界面Ｓ２側に偏在することが知られている。よって、フッ素含有領域１２ａをこの界面Ｓ２付近に形成することで、注入された電子が主に存在する場所のトラップ準位を深くすることができるため、電荷蓄積層１２の電荷保持特性を効果的に向上させることが可能となる。従って、本実施形態のフッ素含有領域１２ａは、電荷蓄積層１２とトンネル絶縁膜１３との界面Ｓ２付近に形成されている。

一方、電荷蓄積層１２内でブロック絶縁膜１１付近に存在する電子は、電荷蓄積層１２内をブロック絶縁膜１１側からトンネル絶縁膜１３側に移動し、トンネル絶縁膜１３を介して外部に抜けるおそれがある。そのため、フッ素含有領域１２ａを、界面Ｓ２付近ではなく、界面Ｓ１付近や界面Ｓ１、Ｓ２から離れた位置に形成する案が考えられる。これにより、ブロック絶縁膜１１付近の電子がトンネル絶縁膜１３を介して外部に抜けることを効果的に抑制することが可能となる。しかしながら、ブロック絶縁膜１１として用いられるシリコン酸化膜にフッ素が添加されると、そのＳｉ−Ｏ結合が破断され、ブロック絶縁膜１１の絶縁耐性が劣化するおそれがある。従って、本実施形態のフッ素含有領域１２ａは、界面Ｓ１付近や界面Ｓ１、Ｓ２から離れた位置ではなく、界面Ｓ２付近に形成されている。

なお、電荷蓄積層１２は、フッ素含有領域１２ａに加えて、フッ素含有領域１２ａと同様のさらなるフッ素含有領域を有していてもよい。そして、フッ素含有領域１２ａを界面Ｓ２付近に形成し、さらなるフッ素含有領域を別の場所、例えば、界面Ｓ１付近や界面Ｓ１、Ｓ２から離れた位置に形成してもよい。これにより、界面Ｓ２付近のフッ素含有領域１２ａのメリットを享受しつつ、界面Ｓ１付近等のフッ素含有領域のメリットも享受することが可能となる。このような構成は例えば、界面Ｓ１付近等のフッ素含有領域のデメリットよりもメリットを重視する場合などに採用可能である。このような構造の具体例については、第２から第４実施形態で説明する。

このように、本実施形態の電荷蓄積層１２によれば、フッ素含有領域１２ａにより、電荷蓄積層１２に蓄積された電荷がリークすることを抑制することが可能となる。電荷のリークを効果的に抑制するために、ピークＰにおけるフッ素濃度は、高い値に設定することが望ましい。そのため、本実施形態のピークＰにおけるフッ素濃度は、１．０×１０^２０ｃｍ^−３から１．０×１０^２２ｃｍ^−３に設定されている。また、フッ素含有領域１２ａの範囲を限定するために、半値半幅Ｗは小さい値に設定することが望ましい。そのため、本実施形態の半値半幅Ｗは、２．５ｎｍ以下に設定されている。

図４から図６は、第１実施形態の半導体装置の製造方法を示す断面図である。

まず、基板１上に下部層２を形成し、下部層２上に複数の犠牲層６と複数の絶縁層４とを交互に積層する（図４(ａ)）。犠牲層６は、例えばシリコン窒化膜である。犠牲層６は、第１層の例である。図４(ａ)の工程では、下部層２上に複数の電極層３と複数の絶縁層４とを交互に積層してもよい。この場合、犠牲層６を電極層３へと置換する工程（後述）は実行不要である。次に、これらの犠牲層６および絶縁層４を含む積層膜上に上部層５を形成し、上部層５上にマスク層７を形成する（図４(ａ)）。

次に、マスク層７をパターニングした後、マスク層７をエッチングマスクとして用いたエッチングにより、上部層５、上記積層膜、および下部層２を加工する（図４(ｂ)）。その結果、上部層５、上記積層膜、および下部層２を貫通して基板１に達するメモリホールＭが形成される。

次に、メモリホールＭの側面および底面に、ブロック絶縁膜１１、電荷蓄積層１２、およびトンネル絶縁膜１３を順に形成する（図４(ｃ)）。ブロック絶縁膜１１は、例えばシリコン酸化膜であるが、ｈｉｇｈ−ｋ絶縁膜（高誘電率絶縁膜）でもよいし、シリコン酸化膜とｈｉｇｈ−ｋ絶縁膜とを含む積層膜でもよい。電荷蓄積層１２は、例えばシリコン窒化膜である。トンネル絶縁膜１３は、例えばシリコン酸化膜であるが、ｈｉｇｈ−ｋ絶縁膜でもよいし、シリコン酸化膜とｈｉｇｈ−ｋ絶縁膜とを含む積層膜でもよい。

図５は、図４(ｃ)の工程をより詳細に説明するための断面図である。図５の電荷蓄積層１２は、フッ素含有領域１２ａと、その他の領域１２ｂとを有している。この電荷蓄積層１２は、例えば次のように形成される。

まず、ブロック絶縁膜１１の表面に、電荷蓄積層１２として、フッ素を含有しないシリコン窒化膜を形成する。シリコン窒化膜は例えば、ジクロロシラン（ＤＣＳ）、テトラクロロシラン（ＴＣＳ）、ヘキサクロロジシラン（ＨＣＤ）などのＳｉソースガスと、アンモニア（ＮＨ_３）などの窒化剤とを用いたＡＬＤ（Atomic Layer Deposition）またはＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）により形成される。

次に、電荷蓄積層１２の表面近傍にフッ素を導入する。例えば、フッ素ガス（Ｆ_２）、フッ化水素ガス（ＨＦ）、三フッ化窒素ガス（ＮＦ_３）などのフッ素原子を含むガス中にて、電荷蓄積層１２を３００℃〜６５０℃程度の温度で１０分〜３０分程度だけ熱処理することで、電荷蓄積層１２内にフッ素が導入される。その結果、図３(ａ)に示す濃度プロファイルを有するフッ素含有領域１２ａが、電荷蓄積層１２内に形成される。すなわち、電荷蓄積層１２の表面にフッ素濃度のピークＰを有し、電荷蓄積層１２の表面からブロック絶縁膜１１に向かってフッ素濃度が減少するフッ素含有領域１２ａが形成される。図５は、このようにして電荷蓄積層１２内に形成されたフッ素含有領域１２ａとその他の領域１２ｂとを示している。その後、電荷蓄積層１２の表面にトンネル絶縁膜１３が形成される。

なお、上記の熱処理を行う際には、シリコン窒化膜がエッチングされないような温度を選択することが望ましい。また、電荷蓄積層１２をＡＬＤまたはＬＰＣＶＤで形成している間のチャンバ内に、フッ素原子を含むガスを供給することで、電荷蓄積層１２中にフッ素を導入してもよい。これにより、図３(ａ)に示す濃度プロファイルを有するフッ素含有領域１２ａを形成することや、図３(ｂ)に示す濃度プロファイルを有するフッ素含有領域１２ａを形成することができる。また、電荷蓄積層１２内のフッ素濃度プロファイルを調整するために、電荷蓄積層１２内にフッ素を導入した後に、電荷蓄積層１２のさらなる熱処理を行ってもよい。

図５の工程の後に、メモリホールＭの底部からブロック絶縁膜１１、電荷蓄積層１２、およびトンネル絶縁膜１３を除去する（図６(ａ)）。その結果、メモリホールＭの底部に基板１が露出する。

次に、メモリホールＭ内のトンネル絶縁膜１３や基板１の表面に、チャネル半導体層１４と、コア絶縁膜１５とを順に形成する（図６(ｂ)）。チャネル半導体層１４は例えば、メモリホールＭ内にアモルファスシリコン層を５００℃程度の低温で形成し、アモルファスシリコン層を８００℃以上の熱処理により結晶化して、アモルファスシリコン層をポリシリコン層に変化させることで形成される。これにより、チャネル半導体層１４の表面ラフネスを低減することが可能となる。コア絶縁膜１５は、例えばシリコン酸化膜である。

次に、リン酸水溶液などの薬液により、犠牲層６を除去する（図６(ｂ)）。その結果、絶縁層４間に複数の空洞Ｐが形成される。

次に、これらの空洞Ｐ内に電極層３を埋め込む（図６(ｃ)）。その結果、下部層２上に、複数の電極層３と複数の絶縁層４とを含む積層膜が形成される。図６(ｃ)の工程では、空洞Ｐ内に、ブロック絶縁膜１１の一部を構成する絶縁膜を形成してから、空洞Ｐ内に電極層３を形成してもよい。

その後、基板１上に種々の配線層、プラグ層、層間絶縁膜などが形成される。このようにして、本実施形態の半導体装置が製造される。

以上のように、本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａを有しており、フッ素含有領域１２ａ内のフッ素濃度のピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。よって、本実施形態によれば、電荷蓄積層１２に蓄積された電荷がリークすることを効果的に抑制することが可能となる。

なお、本実施形態のフッ素含有領域１２ａは、１個のピークＰを有しているが、複数個のピークＰを有していてもよい。また、本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａと分離された１つ以上のフッ素含有領域をさらに有していてもよい。後者の具体例については、第２から第４実施形態で説明する。

（第２実施形態）
図７は、第２実施形態の電荷蓄積層１２等の構造を示す断面図である。図７は、図１のブロック絶縁膜１１、電荷蓄積層１２、およびトンネル絶縁膜１３を示している。

本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａと、さらなるフッ素含有領域１２ａ’と、２つのその他の領域１２ｂとを有している。これらの領域１２ａ、１２ａ’、１２ｂは、いずれもシリコン窒化膜で形成されているが、フッ素含有領域１２ａ、１２ａ’はさらに、不純物としてフッ素を含有している。一方、その他の領域１２ｂは、フッ素を含有していないか、またはフッ素含有領域１２ａに比べて大幅に低濃度のフッ素を含有している。これらの領域１２ａ、１２ａ’、１２ｂの形状はおおむね円筒形であり、フッ素含有領域１２ａがフッ素含有領域１２ａ’を包囲している。本実施形態では、フッ素含有領域１２ａがトンネル絶縁膜１３に接しており、フッ素含有領域１２ａ’はブロック絶縁膜１１にもトンネル絶縁膜１３にも接していない。フッ素含有領域１２ａ’は、第２領域の例である。

図８は、第２実施形態の電荷蓄積層１２内のフッ素濃度分布の例を示すグラフである。

図８では、フッ素含有領域１２ａ、１２ａ’内のフッ素濃度が、横軸の座標に沿って変化している。具体的には、フッ素含有領域１２ａ内のフッ素濃度は、徐々に増加し、界面Ｓ２でピークＰに達している。一方、フッ素含有領域１２ａ’内のフッ素濃度は、徐々に増加し、界面Ｓ１にも界面Ｓ２にも接しない位置でピークＰ’に達しており、その後は徐々に減少している。ピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。ピークＰ’は、界面Ｓ１、Ｓ２のうちの界面Ｓ１側に位置していても界面Ｓ２側に位置していてもよい。

図８はさらに、ピークＰのまわりのフッ素濃度分布の半値半幅Ｗと、ピークＰ’のまわりのフッ素濃度分布の半値半幅Ｗ’とを示している。本実施形態の半値半幅Ｗ、Ｗ’の値は、第１実施形態の半値半幅Ｗと同様の値に設定可能である。また、本実施形態のピークＰ、Ｐ’におけるフッ素濃度の値は、第１実施形態のピークＰにおけるフッ素濃度と同様の値に設定可能である。

本実施形態の電荷蓄積層１２は例えば、図５を参照して説明した方法を用いることで形成可能である。例えば、電荷蓄積層１２の膜厚が６ｎｍの場合には、図５の方法を用いて電荷蓄積層１２の第１部分を３ｎｍの膜厚に形成し、図５の方法を用いて電荷蓄積層１２の第２部分を３ｎｍの膜厚に形成する。その結果、第１部分内にフッ素含有領域１２ａが形成され、第２部分内にフッ素含有領域１２ａ’が形成されることで、本実施形態の電荷蓄積層１２が形成される。

本実施形態のピークＰ、Ｐ’におけるフッ素濃度は、１．０×１０^２０ｃｍ^−３以上に設定されており、具体的には、１．０×１０^２０ｃｍ^−３以上かつ１．０×１０^２２ｃｍ^−３以下に設定されている。

以上のように、本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａ、１２ａ’を有しており、フッ素含有領域１２ａ内のフッ素濃度のピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。よって、本実施形態によれば、フッ素含有領域１２ａにより界面Ｓ２付近のトラップ準位を深くすることができ、電荷蓄積層１２の電荷保持特性を効果的に向上させることが可能となる。さらに、本実施形態によれば、フッ素含有領域１２ａによりトンネル絶縁膜１３側の電子のリークを効果的に抑制し、フッ素含有領域１２ａ’によりブロック絶縁膜１１側の電子のリークを効果的に抑制することが可能となる。このように、本実施形態によれば、電荷蓄積層１２に蓄積された電荷がリークすることを効果的に抑制することが可能となる。

なお、フッ素含有領域１２ａ内のフッ素濃度は、図３(ａ)と同じ濃度プロファイルを有しているが、図３(ｂ)と同じ濃度プロファイルを有していてもよい。これは、後述する第３および第４実施形態でも同様である。

（第３実施形態）
図９は、第３実施形態の電荷蓄積層１２等の構造を示す断面図である。図９は、図１のブロック絶縁膜１１、電荷蓄積層１２、およびトンネル絶縁膜１３を示している。

本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａ、１２ａ’と、さらなるフッ素含有領域１２ａ”と、３つのその他の領域１２ｂとを有している。これらの領域１２ａ、１２ａ’、１２ａ”、１２ｂは、いずれもシリコン窒化膜で形成されているが、フッ素含有領域１２ａ、１２ａ’、１２ａ”はさらに、不純物としてフッ素を含有している。一方、その他の領域１２ｂは、フッ素を含有していないか、またはフッ素含有領域１２ａに比べて大幅に低濃度のフッ素を含有している。これらの領域１２ａ、１２ａ’、１２ａ”、１２ｂの形状はおおむね円筒形であり、フッ素含有領域１２ａがフッ素含有領域１２ａ’を包囲しており、フッ素含有領域１２ａ’がフッ素含有領域１２ａ”を包囲している。本実施形態では、フッ素含有領域１２ａがトンネル絶縁膜１３に接しており、フッ素含有領域１２ａ’、１２ａ”はブロック絶縁膜１１にもトンネル絶縁膜１３にも接していない。フッ素含有領域１２ａ”は、第２領域の例である。

図１０は、第３実施形態の電荷蓄積層１２内のフッ素濃度分布の例を示すグラフである。

図１０では、フッ素含有領域１２ａ、１２ａ’、１２ａ”内のフッ素濃度が、横軸の座標に沿って変化している。具体的には、フッ素含有領域１２ａ内のフッ素濃度は、徐々に増加し、界面Ｓ２でピークＰに達している。一方、フッ素含有領域１２ａ’、１２ａ”内のフッ素濃度は、徐々に増加し、界面Ｓ１にも界面Ｓ２にも接しない位置でピークＰ’、Ｐ”に達しており、その後は徐々に減少している。ピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。ピークＰ’、Ｐ”は、界面Ｓ１、Ｓ２のうちの界面Ｓ１側に位置していても界面Ｓ２側に位置していてもよい。

図１０はさらに、ピークＰのまわりのフッ素濃度分布の半値半幅Ｗと、ピークＰ’のまわりのフッ素濃度分布の半値半幅Ｗ’と、ピークＰ”のまわりのフッ素濃度分布の半値半幅Ｗ”とを示している。本実施形態の半値半幅Ｗ、Ｗ’、Ｗ”の値は、第１実施形態の半値半幅Ｗと同様の値に設定可能である。また、本実施形態のピークＰ、Ｐ’、Ｐ”におけるフッ素濃度の値は、第１実施形態のピークＰにおけるフッ素濃度と同様の値に設定可能である。

本実施形態の電荷蓄積層１２は例えば、図５を参照して説明した方法を用いることで形成可能である。例えば、電荷蓄積層１２の膜厚が６ｎｍの場合には、図５の方法を用いて電荷蓄積層１２の第１部分を２ｎｍの膜厚に形成し、図５の方法を用いて電荷蓄積層１２の第２部分を２ｎｍの膜厚に形成し、図５の方法を用いて電荷蓄積層１２の第３部分を２ｎｍの膜厚に形成する。その結果、第１部分内にフッ素含有領域１２ａが形成され、第２部分内にフッ素含有領域１２ａ’が形成され、第３部分内にフッ素含有領域１２ａ”が形成されることで、本実施形態の電荷蓄積層１２が形成される。この方法は、後述する第４実施形態にも適用可能である。

本実施形態のピークＰ、Ｐ’、Ｐ”におけるフッ素濃度は、１．０×１０^２０ｃｍ^−３以上に設定されており、具体的には、１．０×１０^２０ｃｍ^−３以上かつ１．０×１０^２２ｃｍ^−３以下に設定されている。

以上のように、本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａ、１２ａ’、１２ａ”を有しており、フッ素含有領域１２ａ内のフッ素濃度のピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。よって、本実施形態によれば、フッ素含有領域１２ａにより界面Ｓ２付近のトラップ準位を深くすることができ、電荷蓄積層１２の電荷保持特性を効果的に向上させることが可能となる。さらに、本実施形態によれば、フッ素含有領域１２ａによりトンネル絶縁膜１３側の電子のリークを効果的に抑制し、フッ素含有領域１２ａ’、１２ａ”によりブロック絶縁膜１１側の電子のリークを効果的に抑制することが可能となる。このように、本実施形態によれば、電荷蓄積層１２に蓄積された電荷がリークすることを効果的に抑制することが可能となる。

（第４実施形態）
図１１は、第４実施形態の電荷蓄積層１２等の構造を示す断面図である。図１１は、図１のブロック絶縁膜１１、電荷蓄積層１２、およびトンネル絶縁膜１３を示している。

本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａ、１２ａ’、１２ａ”と、２つのその他の領域１２ｂとを有している。これらの領域１２ａ、１２ａ’、１２ａ”、１２ｂは、いずれもシリコン窒化膜で形成されているが、フッ素含有領域１２ａ、１２ａ’、１２ａ”はさらに、不純物としてフッ素を含有している。一方、その他の領域１２ｂは、フッ素を含有していないか、またはフッ素含有領域１２ａに比べて大幅に低濃度のフッ素を含有している。これらの領域１２ａ、１２ａ’、１２ａ”、１２ｂの形状はおおむね円筒形であり、フッ素含有領域１２ａがフッ素含有領域１２ａ’を包囲しており、フッ素含有領域１２ａ’がフッ素含有領域１２ａ”を包囲している。本実施形態では、フッ素含有領域１２ａがトンネル絶縁膜１３に接しており、フッ素含有領域１２ａ’はブロック絶縁膜１１にもトンネル絶縁膜１３にも接しておらず、フッ素含有領域１２ａ”がブロック絶縁膜１１に接している。

図１２は、第４実施形態の電荷蓄積層１２内のフッ素濃度分布の例を示すグラフである。

図１２では、フッ素含有領域１２ａ、１２ａ’、１２ａ”内のフッ素濃度が、横軸の座標に沿って変化している。具体的には、フッ素含有領域１２ａ内のフッ素濃度は、徐々に増加し、界面Ｓ２でピークＰに達している。また、フッ素含有領域１２ａ’内のフッ素濃度は、徐々に増加し、界面Ｓ１にも界面Ｓ２にも接しない位置でピークＰ’に達しており、その後は徐々に減少している。また、フッ素含有領域１２ａ”内のフッ素濃度は、界面Ｓ１でピークＰに達しており、その後は徐々に減少している。ピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。ピークＰ’は、界面Ｓ１、Ｓ２のうちの界面Ｓ１側に位置していても界面Ｓ２側に位置していてもよい。ピークＰ”は、界面Ｓ１、Ｓ２のうちの界面Ｓ１側に位置している。

図１２はさらに、ピークＰのまわりのフッ素濃度分布の半値半幅Ｗと、ピークＰ’のまわりのフッ素濃度分布の半値半幅Ｗ’と、ピークＰ”のまわりのフッ素濃度分布の半値半幅Ｗ”とを示している。本実施形態の半値半幅Ｗ、Ｗ’、Ｗ”の値は、第１実施形態の半値半幅Ｗと同様の値に設定可能である。また、本実施形態のピークＰ、Ｐ’、Ｐ”におけるフッ素濃度の値は、第１実施形態のピークＰにおけるフッ素濃度と同様の値に設定可能である。

本実施形態のピークＰ、Ｐ’、Ｐ”におけるフッ素濃度は、１．０×１０^２０ｃｍ^−３以上に設定されており、具体的には、１．０×１０^２０ｃｍ^−３以上かつ１．０×１０^２２ｃｍ^−３以下に設定されている。

以上のように、本実施形態の電荷蓄積層１２は、フッ素含有領域１２ａ、１２ａ’、１２ａ”を有しており、フッ素含有領域１２ａ内のフッ素濃度のピークＰは、界面Ｓ１、Ｓ２のうちの界面Ｓ２側に位置している。よって、本実施形態によれば、フッ素含有領域１２ａにより界面Ｓ２付近のトラップ準位を深くすることができ、電荷蓄積層１２の電荷保持特性を効果的に向上させることが可能となる。さらに、本実施形態によれば、フッ素含有領域１２ａによりトンネル絶縁膜１３側の電子のリークを効果的に抑制し、フッ素含有領域１２ａ’、１２ａ”によりブロック絶縁膜１１側の電子のリークを効果的に抑制することが可能となる。このように、本実施形態によれば、電荷蓄積層１２に蓄積された電荷がリークすることを効果的に抑制することが可能となる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１：基板、２：下部層、２ａ：第１下部絶縁膜、２ｂ：ソース側導電層、
２ｃ：第２下部絶縁膜、３：電極層、４：絶縁層、５：上部層、
５ａ：カバー絶縁膜、５ｂ：ドレイン側導電層、５ｃ：第１層間絶縁膜、
５ｄ：第２層間絶縁膜、６：犠牲層、７：マスク層、
１１：ブロック絶縁膜、１２：電荷蓄積層、
１２ａ、１２ａ’、１２ａ”：フッ素含有領域、１２ｂ：その他の領域、
１３：トンネル絶縁膜、１４：チャネル半導体層、
１５：コア絶縁膜、１６：コンタクトプラグ

Claims (12)

1. 基板と、
   前記基板上に交互に設けられた複数の電極層および複数の絶縁層と、
   前記電極層および前記絶縁層内に順に設けられた第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層とを備え、
   前記電荷蓄積層は、フッ素を含む第１領域を有し、
   前記第１領域内のフッ素濃度のピークと前記第２絶縁膜との距離は、前記第１領域内のフッ素濃度のピークと前記第１絶縁膜との距離よりも短い、
   半導体装置。
2. 前記第１領域内のフッ素濃度のピークにおけるフッ素濃度は、１．０×１０^２０ｃｍ^−３以上である、請求項１に記載の半導体装置。
3. 前記第１領域内のフッ素濃度のピークにおけるフッ素濃度は、１．０×１０^２２ｃｍ^−３以下である、請求項１または２に記載の半導体装置。
4. 前記第１領域内のフッ素濃度の分布の半値半幅は、２．５ｎｍ以下である、請求項１から３のいずれか１項に記載の半導体装置。
5. 前記第１領域内のフッ素濃度のピークは、前記電荷蓄積層と前記第２絶縁膜との界面に位置する、請求項１から４のいずれか１項に記載の半導体装置。
6. 前記電荷蓄積層は、シリコンと窒素とを含む絶縁膜である、請求項１から５のいずれか１項に記載の半導体装置。
7. 前記電荷蓄積層はさらに、フッ素を含む少なくとも１つの第２領域を有する、請求項１から６のいずれか１項に記載の半導体装置。
8. 前記第２領域内のフッ素濃度のピークは、前記第１絶縁膜および前記第２絶縁膜に接しない位置にある、請求項７に記載の半導体装置。
9. 前記第２領域内のフッ素濃度のピークは、前記電荷蓄積層と前記第１絶縁膜との界面に位置する、請求項７に記載の半導体装置。
10. 基板上に複数の第１層および複数の絶縁層を交互に形成し、
    前記第１層および前記絶縁層内に第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順に形成する、
    ことを含み、
    前記電荷蓄積層は、フッ素を含む第１領域を有するように形成され、
    前記第１領域内のフッ素濃度のピークと前記第２絶縁膜との距離は、前記第１領域内のフッ素濃度のピークと前記第１絶縁膜との距離よりも短く設定される、
    半導体装置の製造方法。
11. 前記第１層は、電極層である、または電極層へと置換される絶縁層である、請求項１０に記載の半導体装置の製造方法。
12. 前記第１領域は、前記第１絶縁膜の表面に前記電荷蓄積層を形成した後または形成している間に、前記電荷蓄積層内にフッ素を導入することで形成される、請求項１０または１１に記載の半導体装置の製造方法。

Images