[go: up one dir, main page]

JP2019054068A - 半導体記憶装置及びその製造方法 - Google Patents

半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2019054068A
JP2019054068A JP2017176167A JP2017176167A JP2019054068A JP 2019054068 A JP2019054068 A JP 2019054068A JP 2017176167 A JP2017176167 A JP 2017176167A JP 2017176167 A JP2017176167 A JP 2017176167A JP 2019054068 A JP2019054068 A JP 2019054068A
Authority
JP
Japan
Prior art keywords
insulating film
film
region
charge storage
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017176167A
Other languages
English (en)
Inventor
達典 磯貝
Tatsunori Isogai
達典 磯貝
伸二 森
Shinji Mori
伸二 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017176167A priority Critical patent/JP2019054068A/ja
Priority to US15/910,582 priority patent/US20190081144A1/en
Publication of JP2019054068A publication Critical patent/JP2019054068A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10P14/6518—
    • H10P14/6526—
    • H10P14/6529—
    • H10P14/6532—
    • H10P30/40—
    • H10P32/20—
    • H10P50/283—

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】メモリセルの動作特性が向上した半導体記憶装置及びその製造方法を提供する。【解決手段】実施形態に係る半導体記憶装置は、基板と、積層体と、柱状部と、を備える。前記柱状部は、前記積層体内に設けられ、第１方向に延びる半導体部と、前記複数の電極膜及び前記半導体部の間に設けられた電荷蓄積膜と、を有する。前記柱状部は、前記複数の電極膜及び前記電荷蓄積膜の間の第１領域と、前記電荷蓄積膜が設けられた第２領域と、前記半導体部及び前記電荷蓄積膜の間の第３領域と、を有する。前記柱状部は、前記第１領域、前記第２領域及び前記第３領域内に不純物を含む。前記第２領域の平均不純物濃度は、前記第３領域の平均不純物濃度より高い。前記第３領域の平均不純物濃度は、前記第１領域の平均不純物濃度より高い。【選択図】図１

Description

実施形態は、半導体記憶装置及びその製造方法に関する。
複数の電極膜が積層された積層体にメモリホールを形成し、そのメモリホール内に電荷蓄積膜及びチャネルが設けられた３次元構造の半導体記憶装置が提案されている。電荷蓄積膜は膜内に電荷をトラップする機能を有し、絶縁膜を介して電荷蓄積膜及びチャネル間を電荷が移動することで書込動作や消去動作が行われる。
書込動作や消去動作を繰り返すことで、電荷蓄積膜及びチャネル間に設けられた絶縁膜内に欠陥が生ずる場合がある。このような欠陥を介して電荷蓄積膜内の電荷が移動すると、メモリセル内のデータが失われてメモリセルの動作特性が低下するという問題がある。
特開２０１０−５６５３３号公報
実施形態の目的は、メモリセルの動作特性が向上した半導体記憶装置及びその製造方法を提供することである。
実施形態に係る半導体記憶装置は、基板と、積層体と、柱状部と、を備える。前記積層体は、前記基板上に設けられ、互いに第１方向に離れて積層された複数の電極膜を有する。前記柱状部は、前記積層体内に設けられ、前記第１方向に延びる半導体部と、前記複数の電極膜及び前記半導体部の間に設けられた電荷蓄積膜と、を有する。前記柱状部は、前記複数の電極膜及び前記電荷蓄積膜の間の第１領域と、前記電荷蓄積膜が設けられた第２領域と、前記半導体部及び前記電荷蓄積膜の間の第３領域と、を有する。前記柱状部は、前記第１領域、前記第２領域及び前記第３領域内に不純物を含む。前記第２領域の平均不純物濃度は、前記第３領域の平均不純物濃度より高い。前記第３領域の平均不純物濃度は、前記第１領域の平均不純物濃度より高い。
第１実施形態に係る半導体記憶装置を示す斜視図である。 第１実施形態に係る半導体記憶装置を示す断面図である。 図１の領域Ａの拡大図である。 第１実施形態に係る半導体記憶装置の特性を示す図である。 第１実施形態に係る半導体記憶装置の特性を示す図である。 第１実施形態に係る半導体記憶装置の製造方法を示す断面図である。 第１実施形態に係る半導体記憶装置の製造方法を示す断面図である。 第１実施形態に係る半導体記憶装置の製造方法を示す断面図である。 第１実施形態に係る半導体記憶装置の製造方法を示す平面図である。 第１実施形態に係る半導体記憶装置の製造方法を示す断面図である。 第１実施形態に係る半導体記憶装置の製造方法を示す断面図である。 参考例に係る半導体記憶装置の特性を示す図である。 第１実施形態に係る半導体記憶装置の特性を示す図である。 第１実施形態に係る半導体記憶装置の特性を示す図である。 第２実施形態に係る半導体記憶装置を示す断面図である。 第２実施形態に係る半導体記憶装置を示す断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、半導体記憶装置１を示す斜視図である。図２は、半導体記憶装置１を示す断面図である。図３は、図２の領域Ａの拡大図である。
図１及び図２に示すように、半導体記憶装置１には、基板１０が設けられている。基板１０は、半導体基板であって、単結晶シリコン等のシリコン（Ｓｉ）を含む。
なお、本明細書において、基板１０の上面１０ａに対して平行な方向であって、相互に直交する２方向をＸ方向及びＹ方向とする。Ｘ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。
半導体記憶装置１には、積層体１５と、複数の柱状部ＣＬと、配線部１８と、が設けられている。積層体１５は、基板１０上に設けられている。積層体１５は、複数の電極膜４０と、複数の絶縁膜４１と、を有する。積層体１５の積層方向がＺ方向に相当する。
複数の電極膜４０は、ソース側選択ゲート、ワード線及びドレイン側選択ゲートによって構成される。例えば、複数の電極膜４０において、ソース側選択ゲート及びドレイン側選択ゲートは、最下層の電極膜４０及び最上層の電極膜４０に相当し、ワード線は、最下層及び最上層の間に位置する電極膜４０に相当する。なお、電極膜４０の積層数は任意である。
電極膜４０は、導電材料を含み、例えば、タングステン（Ｗ）等の金属を含む。電極膜４０には、例えばタングステンからなる本体部と、例えばチタン窒化物（ＴｉＮ）からなり、本体部の表面を覆うバリアメタル層とが設けられても良い。
絶縁膜４１は、電極膜４０の間に設けられている。絶縁膜４１は、例えば、シリコン酸化物（ＳｉＯ）を含む。絶縁膜４１は、電極膜４０において、素子分離の膜として機能する。
積層体１５上には、絶縁膜４２が設けられている。絶縁膜４２は、例えば、シリコン酸化物を含む。
柱状部ＣＬは、積層体１５内に設けられている。柱状部ＣＬは、積層体１５に設けられたメモリホールＭＨ（貫通孔）内に位置し、積層体１５内をＺ方向に延びている。柱状部ＣＬを複数設ける場合、例えば、複数の柱状部ＣＬは、Ｘ方向及びＹ方向に格子状に配置される。
図２及び図３に示すように、柱状部ＣＬは、コア部２５と、チャネル２０と、トンネル絶縁膜２１と、電荷蓄積膜２２と、ブロック絶縁膜２３と、を有する。ブロック絶縁膜２３は、絶縁膜２３ａと、絶縁膜２３ｂとを有する。
コア部２５は、例えば、シリコン酸化物を含む。コア部２５の形状は、例えば、円柱状である。
チャネル２０は、コア部２５の外側面に設けられている。チャネル２０は、半導体部であって、例えば、シリコンを含む。チャネル２０は、例えば、アモルファスシリコンを結晶化させたポリシリコンを含む。チャネル２０の形状は、例えば、筒状である。
コア部２５の上端には、シリコン等によって形成されたプラグ（図示せず）が設けられている。プラグは、周囲をチャネル２０によって囲まれており、図１に示すように、その上端はコンタクト３０を介してビット線ＢＬに接続されている。
トンネル絶縁膜２１は、チャネル２０の外側面に設けられている。トンネル絶縁膜２１の形状は、例えば、筒状である。図３に示すように、トンネル絶縁膜２１は、絶縁膜２１ａと、絶縁膜２１ｂと、絶縁膜２１ｃと、を有する。
絶縁膜２１ａは、チャネル２０の外側面に位置し、例えば、シリコン酸化物を含む。絶縁膜２１ｂは、絶縁膜２１ａの外側面に位置し、例えば、シリコン酸窒化物（ＳｉＯＮ）を含む。絶縁膜２１ｃは、絶縁膜２１ｂの外側面に位置し、例えば、シリコン酸化物を含む。
コア部２５、チャネル２０、絶縁膜２１ａ、絶縁膜２１ｂ、絶縁膜２１ｃ、電荷蓄積膜２２、絶縁膜２３ａ及び絶縁膜２３ｂは、Ｙ方向において電極膜４０に近づくにつれてこの順で位置している。
図３に示す例では、トンネル絶縁膜２１は、絶縁膜２１ａ、２１ｂ、２１ｃの３つの膜で構成されているが、トンネル絶縁膜２１を構成する膜の数は任意である。例えば、トンネル絶縁膜２１は、シリコン酸化膜等の単層の膜で構成されても良い。
トンネル絶縁膜２１は、電荷蓄積膜２２と、チャネル２０との間の電位障壁である。書込時には、トンネル絶縁膜２１においてチャネル２０から電荷蓄積膜２２に電子がトンネリングして情報が書き込まれる。一方、消去時には、トンネル絶縁膜２１においてチャネル２０から電荷蓄積膜２２に正孔がトンネリングして電子の電荷を打ち消すことにより保持されている情報が消去される。
電荷蓄積膜２２は、トンネル絶縁膜２１（絶縁膜２１ｃ）の外側面に設けられている。電荷蓄積膜２２は、例えば、シリコン窒化物（ＳｉＮ）を含む。電荷蓄積膜２２の形状は、例えば、筒状である。
チャネル２０と電極膜４０（ワード線）との交差部分に、電荷蓄積膜２２を含むメモリセルが形成される。電荷蓄積膜２２は、膜内に、電荷をトラップするトラップサイトを有する。メモリセルの閾値電圧は、トラップサイトにトラップされた電荷の有無、及び、トラップされた電荷の量によって変化する。これにより、メモリセルは、情報を保持する。
絶縁膜２３ａは、電荷蓄積膜２２の外側面に設けられている。絶縁膜２３ａは、例えば、シリコン酸化物を含む。絶縁膜２３ａの形状は、例えば、筒状である。絶縁膜２３ａは、電極膜４０を形成するとき、例えば、電荷蓄積膜２２をエッチングから保護する。また、絶縁膜２３ａは、書込時にチャネル２０から注入された電子が電荷蓄積膜２２を素通りしてそのまま電極膜４０側（例えば、ワードライン側）に突き抜けることを抑制する。また、絶縁膜２３ａは、消去時に電極膜４０側（例えば、ワードライン側）から電子が注入されることを抑制する。
絶縁膜２３ｂは、絶縁膜２３ａと電極膜４０との間、及び、絶縁膜４１と電極膜４０との間に設けられている。絶縁膜２３ｂは、例えば、アルミニウム酸化物（ＡｌＯ）を含む。
図３に示す例では、ブロック絶縁膜２３は、絶縁膜２３ａ、２３ｂの２つの膜で構成されているが、ブロック絶縁膜２３を構成する膜の数は任意である。例えば、ブロック絶縁膜２３は、シリコン酸化膜等の単層の膜で構成されても良い。また、ブロック絶縁膜２３が複数の膜で構成される場合、高誘電率絶縁膜（Ｈｉｇｈ-k）材料との積層構造が用いられても良い。
配線部１８は、積層体１５に形成されたスリットＳＴ内に設けられている。配線部１８の下端は基板１０上に位置する。配線部１８の上端は、コンタクト３１を介してソース線ＳＬに接続されている。
半導体記憶装置１においては、電荷蓄積膜２２をそれぞれ含む多数のメモリセルが、Ｘ方向、Ｙ方向及びＺ方向に沿って三次元の格子状に配列されており、各メモリセルにデータを記憶することができる。
次に、柱状部ＣＬの特性について説明する。
図４は、第１実施形態に係る半導体記憶装置の特性を示す図である。
図４は、柱状部ＣＬ内に不純物５０ｉが含まれる態様を模式的に示しており、図４に示される領域は、図３に示される領域に相当する。
図４の例では、コア部２５がシリコン酸化物を含み、チャネル２０がポリシリコンを含み、絶縁膜２１ａがシリコン酸化物を含み、絶縁膜２１ｂがシリコン酸窒化物を含み、絶縁膜２１ｃがシリコン酸化物を含み、電荷蓄積膜２２がシリコン窒化物を含み、絶縁膜２３ａがシリコン酸化物を含み、絶縁膜２３ｂがアルミニウム酸化物を含むように、柱状部ＣＬが構成されている。
図４に示すように、柱状部ＣＬ内には不純物５０ｉが含まれている。ここで、不純物５０ｉとは、水素（Ｈ）を除いて、シリコン（Ｓｉ）のダングリングボンドを終端できる元素に相当する。例えば、不純物５０ｉは、重水素（Ｄ）、フッ素（Ｆ）、炭素（Ｃ）、窒素（Ｎ）、セレン（Ｓｅ）等である。
柱状部ＣＬ内の不純物５０ｉは、所定の官能基を有する化合物でも良い。例えば、このような官能基として、シアノ基（−ＣＮ）が挙げられる。
不純物５０ｉは、コア部２５の領域Ｒｃｏと、チャネル２０の領域Ｒｃｈと、トンネル絶縁膜２１の領域Ｒｔｎと、電荷蓄積膜２２の領域Ｒｃｔと、ブロック絶縁膜２３の領域Ｒｂｋと、に所定の濃度で含まれている。なお、トンネル絶縁膜２１の領域Ｒｔｎは、絶縁膜２１ａの領域Ｒｔ１と、絶縁膜２１ｂの領域Ｒｔ２と、絶縁膜２１ｃの領域Ｒｔ３と、を有している。ブロック絶縁膜２３の領域Ｒｂｋは、絶縁膜２３ａの領域Ｒｂ１と、絶縁膜２３ｂの領域Ｒｂ２と、を有している。
次に、柱状部ＣＬ内の不純物５０ｉの濃度分布について説明する。
図５は、第１実施形態に係る半導体記憶装置の特性を示す図である。
図５は、領域Ｒｃｏ、Ｒｃｈ、Ｒｔｎ（Ｒｔ１、Ｒｔ２、Ｒｔ３）、Ｒｃｔ、Ｒｂｋ（Ｒｂ１、Ｒｂ２）内の不純物５０ｉの濃度分布を示している。図５において、縦軸が不純物濃度、横軸が電極膜４０からの位置をそれぞれ示している。図５の横軸は、Ｒｃｏ、Ｒｃｈと、Ｒｔｎ（Ｒｔ１、Ｒｔ２、Ｒｔ３）、Ｒｃｔ、Ｒｂｋ（Ｒｂ１、Ｒｂ２）をそれぞれ示している。横軸がプラス（＋）側に近づく程、柱状部ＣＬ内の位置（例えば、Ｙ方向の位置）が電極膜４０から離れることを示している。一方、横軸が０に近づく程、柱状部ＣＬ内の位置（例えば、Ｙ方向の位置）が電極膜４０に近づくことを示している。
なお、図５で示される濃度は、例えば電極膜４０からコア部２５にかけて切断された平面形状から算出された体積（ｃｍ３）あたりの不純物濃度である。
図５の例では、コア部２５がシリコン酸化物を含み、チャネル２０がポリシリコンを含み、絶縁膜２１ａがシリコン酸化物を含み、絶縁膜２１ｂがシリコン酸窒化物を含み、絶縁膜２１ｃがシリコン酸化物を含み、電荷蓄積膜２２がシリコン窒化物を含み、絶縁膜２３ａがシリコン酸化物を含み、絶縁膜２３ｂがアルミニウム酸化物を含むように、柱状部ＣＬが構成されている。
図５に示された濃度分布によると、電荷蓄積膜２２の領域Ｒｃｔにピーク分布Ｐ１が形成され、絶縁膜２１ｂの領域Ｒｔ２にピーク分布Ｐ２が形成されている。ピーク分布Ｐ１の極大値Ｃ１（不純物濃度の極大値）は、ピーク分布Ｐ２の極大値Ｃ２（不純物濃度の極大値）より大きい。また、ピーク分布Ｐ１の極大値Ｃ１は、不純物５０ｉの濃度分布による最大値に相当する。
図５に示された濃度分布によると、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度は、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きい。つまり、領域Ｒｃｔの平均不純物濃度は、領域Ｒｔ１と、領域Ｒｔ２と、領域Ｒｔ３とを合わせた領域Ｒｔｎの平均不純物濃度より大きい。なお、平均不純物濃度とは、電極膜４０とＸ−Ｙ平面において交差するそれぞれの領域であって、電極膜４０からコア部２５にかけてＺ方向に切断された平面形状から算出された体積（ｃｍ３）あたりの不純物濃度の平均値である。すなわち、本実施形態における不純物濃度は電極膜４０と同じＺ軸の範囲内におけるそれぞれの領域の体積あたりの平均不純物濃度である。なお、本実施形態においては平面形状をもとに体積あたりの平均不純物濃度を算出しているが、平均不純物濃度の算出方法は特に限定されない。
図５に示された濃度分布によると、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度は、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きい。つまり、領域Ｒｔ１と、領域Ｒｔ２と、領域Ｒｔ３との平均不純物濃度は、領域Ｒｂ１と、領域Ｒｂ２とを合わせた領域Ｒｂｋの平均不純物濃度より大きい。
次に、本実施形態に係る半導体記憶装置の製造方法について説明する。
図６〜図１１は、半導体記憶装置１の製造方法を示す図である。図６〜図８、図１０及び図１１は、図２に相当する領域を示している。図９は、図８の工程後の構造体をＺ方向から見た平面図である。
まず、図６に示すように、例えばＡＬＤ法（Atomic Layer Deposition）またはＣＶＤ（Chemical Vapor Deposition）法により、基板１０上に絶縁膜４１及び犠牲膜６０をＺ方向に沿って交互に積層させて、積層体１５ａを形成する。絶縁膜４１は、例えばシリコン酸化物により形成され、犠牲膜６０は、例えばシリコン窒化物により形成される。
続いて、例えばＲＩＥ（Reactive Ion Etching）法により、積層体１５ａにメモリホールＭＨを形成する。メモリホールＭＨは積層体１５ａを貫通して基板１０に達する。メモリホールＭＨが複数形成される場合、複数のメモリホールＭＨは、Ｚ方向から見て、例えば格子状に形成される。
次に、図７に示すように、例えばＡＬＤ法またはＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により、メモリホールＭＨの内壁面上に絶縁膜２３ａを形成する。絶縁膜２３ａは、例えばシリコン酸化物により形成される。
続いて、例えばＡＬＤ法またはＬＰＣＶＤ法により、メモリホールＭＨ内であって、絶縁膜２３ａ上に電荷蓄積膜２２を形成する。電荷蓄積膜２２は、例えばシリコン窒化物により形成される。
続いて、例えばＡＬＤ法またはＬＰＣＶＤ法により、メモリホールＭＨ内であって、電荷蓄積膜２２上にトンネル絶縁膜２１を形成する。トンネル絶縁膜２１は、例えば、図３に示すように、電荷蓄積膜２２の側面上に絶縁膜２１ｃ、２１ｂ、２１ａの３つの膜を順に積層して形成される。トンネル絶縁膜２１は、シリコン酸化膜等の単層の膜でも良い。
例えば、メモリホールＭＨの内面上に、絶縁膜２３ａ、電荷蓄積膜２２及びトンネル絶縁膜２１を順に形成した後、エッチングにより、メモリホールＭＨ内に位置する基板１０の上面１０ａを露出させる。
続いて、例えば、イオン注入法により、メモリホールＭＨを介して、トンネル絶縁膜２１、電荷蓄積膜２２及び絶縁膜２３ａに不純物５０ｉ（図４参照）を導入する。不純物５０ｉは、重水素、フッ素、炭素、窒素、セレン等である。不純物５０ｉとして、シアノ基を有する化合物を導入しても良い。
不純物５０ｉは、図５に示された濃度分布を形成するように導入される。つまり、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度が、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きく、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度が、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きくなるように、不純物５０ｉを導入する。
トンネル絶縁膜２１、電荷蓄積膜２２及び絶縁膜２３ａに不純物５０ｉをイオン化し加速して導入する。イオン注入法による処理条件として、例えば、加速電圧は、１ｋｅＶ以上であって１０ｋｅＶ以下の範囲であり、ドーズ量は１Ｅ１４ｃｍ−２以上であって１Ｅ１６ｃｍ−２以下の範囲であり、チルト角は７度程度である。
なお、イオン注入法を用いる場合、メモリホールＭＨのアスペクト比と、メモリホールＭＨの形状（例えば、円柱状）を考慮すると、チルト角やツイスト角は一定ではなく、チルト角やツイスト角を変えた分割注入が施されることが望ましい。
例えば、ビームラインイオン注入装置を用いてイオン注入することで不純物５０ｉが導入される。プラズマドーピング装置を用いてプラズマドーピングによって不純物５０ｉが導入されても良い。プラズマドーピング装置は、３次元構造の積層体１５ａへの注入に適しているので、短時間でイオン注入処理を行うことができる。これにより、生産性を向上することができる。
以下、不純物５０ｉを導入する他の方法について説明する。
例えば、不純物５０ｉを含むガス雰囲気で基板１０を熱処理することで、トンネル絶縁膜２１、電荷蓄積膜２２及び絶縁膜２３ａに不純物５０ｉを導入する。熱処理の条件として、例えば、重水素、フッ素、セレン化水素（ＨＳｅ）等のガスを含んだ雰囲気で、温度は、４００℃以上であって９００℃以下の範囲であり、処理時間は１０分以上であって２時間以下の範囲である。圧力は、減圧下及び常圧下のいずれかでも良い。また、化学反応を低温で行うために加圧しても良く、この場合、例えば、５気圧以上であって２０気圧以下の範囲の圧力で熱処理を行う。
なお、不純物５０ｉを含むガスの代わりに、シアン化水素（ＨＣＮ）のガスを含んだ雰囲気で基板１０を熱処理することで、トンネル絶縁膜２１、電荷蓄積膜２２及び絶縁膜２３ａに、シアノ基を有する化合物を導入しても良い。
このような熱処理は、絶縁膜２３ａ、電荷蓄積膜２２及びトンネル絶縁膜２１をそれぞれ形成する毎に行っても良く、絶縁膜２３ａ、電荷蓄積膜２２及びトンネル絶縁膜２１を全て形成した後に行っても良い。また、チャネル２０を形成した後、もしくは、コア部２５を形成した後（図８参照）に、このような熱処理を行っても良い。
このような熱処理によって、不純物５０ｉは、図５に示された濃度分布を形成するように導入される。つまり、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度が、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きく、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度が、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きくなるように、不純物５０ｉを導入する。
続いて、不純物５０ｉを導入するさらに他の方法について説明する。
例えば、絶縁膜２３ａ、電荷蓄積膜２２及びトンネル絶縁膜２１の成膜処理中に所定のガスを流し、絶縁膜２３ａ、電荷蓄積膜２２及びトンネル絶縁膜２１の成膜と同時に不純物５０ｉを含むガスを流す。
例えば、シリコン窒化膜により電荷蓄積膜２２を形成する場合、５００℃以上であって７００℃以下の範囲で、Ｓｉソースとしてジクロロシラン（ＳｉＨ２Ｃｌ２）、窒化剤としてアンモニア（ＮＨ３）を用いて、これらのガスを１Ｔｏｒｒ以下の圧力で交互に流す。これにより、例えば、５ｎｍ以上であって１０ｎｍ以下の範囲の膜厚（Ｙ方向の厚さ）を有する電荷蓄積膜２２が形成される。そして、電荷蓄積膜２２の形成時に、Ｓｉソース及び窒化剤とは異なるガスであって、不純物５０ｉを含むガスを流すことにより、成膜と同時に不純物５０ｉを膜内に取り込むことができる。このような一連のガス処理を施すと、不純物５０ｉを導入するためのイオン注入や熱処理等の追加工程が不要となる。
このようなガス処理によって、不純物５０ｉは、図５に示された濃度分布を形成するように導入される。つまり、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度が、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きく、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度が、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きくなるように、不純物５０ｉを導入する。
前述した方法のいずれかにより不純物５０ｉが導入された後、図８に示すように、例えばＡＬＤ法またはＣＶＤ法により、メモリホールＭＨ内であってトンネル絶縁膜２１上にチャネル２０を形成する。チャネル２０は、例えばポリシリコンにより形成される。例えば、チャネル２０は、アモルファスシリコンを５００℃程度の温度で形成した後、８００℃以上の熱処理を施すことによって結晶化させることで形成される。
続いて、例えばＡＬＤ法またはＣＶＤ法により、メモリホールＭＨ内であってチャネル２０上にコア部２５を形成する。コア部２５は、例えばシリコン酸化物により形成される。
続いて、積層体１５ａ上に絶縁膜４２を形成する。絶縁膜４２は、コア部２５、チャネル２０、トンネル絶縁膜２１、電荷蓄積膜２２及び絶縁膜２３ａ上に位置する。
次に、図９に示すように、例えばＲＩＥ法により、積層体１５ａに、Ｘ方向及びＺ方向に延びるスリットＳＴを形成する。メモリホールＭＨが複数形成される場合、複数のメモリホールＭＨは、スリットＳＴ間に格子状に配置されている。スリットＳＴは、Ｚ方向において、絶縁膜４２及び積層体１５ａを貫通して基板１０まで達する。
次に、図１０に示すように、例えばウェットエッチング法により、スリットＳＴ（図９参照）を介して積層体１５ａの犠牲膜６０を選択的に除去する。犠牲膜６０の除去によって、積層体１５ａには空洞６１が形成される。例えば、犠牲膜６０がシリコン窒化物により形成されている場合、ウェットエッチングのエッチャントにはリン酸を用いる。絶縁膜２３ａは、エッチングストッパーとして機能し、電荷蓄積膜２２をエッチングから保護する。
次に、図１１に示すように、例えばＡＬＤ法またはＣＶＤ法により、空洞６１の内面上に絶縁膜２３ｂを形成する。絶縁膜２３ｂは、例えばアルミニウム酸化物により形成される。これにより、絶縁膜２３ａと、絶縁膜２３ｂとを有するブロック絶縁膜２３が形成される。また、コア部２５と、チャネル２０と、トンネル絶縁膜２１と、電荷蓄積膜２２と、絶縁膜２３ａと、絶縁膜２３ｂとを有する柱状部ＣＬが形成される。
続いて、例えばＡＬＤ法またはＣＶＤ法により、絶縁膜２３ｂ上に電極膜４０を形成する。例えば、チタン窒化物及びタングステンの積層物からなる電極膜４０が形成される。これにより、複数の電極膜４０と、複数の絶縁膜４１とを有する積層体１５が形成される。
その後、周知の方法により、柱状部ＣＬ上に、チャネル２０に接続するコンタクト及びビット線を形成する。
このようにして、本実施形態に係る半導体記憶装置１が製造される。
本実施形態に係る半導体記憶装置１によれば、電荷蓄積膜２２のデータ保持特性が向上する。以下、その理由について説明する。
図１２は、参考例に係る半導体記憶装置の特性を示す図である。
図１３及び図１４は、第１実施形態に係る半導体記憶装置の特性を示す図である。
図１２〜図１４は、電荷蓄積膜２２内に電荷が保持された状態において、電荷蓄積膜２２の領域Ｒｃｔ、トンネル絶縁膜２１の領域Ｒｔｎ及びチャネル２０の領域Ｒｃｈ内のバンド構造の模式図をそれぞれ示している。
３次元構造の半導体記憶装置においては、電荷蓄積膜は膜内に電荷をトラップする機能を有し、トンネル絶縁膜を介して電荷蓄積膜及びチャネル間を電荷が移動することで書込動作や消去動作が行われる。書込動作や消去動作を繰り返すと、トンネル絶縁膜等に欠陥が生ずる場合がある。このような欠陥は、例えば、半導体記憶装置の製造時に水素原子が導入され、トンネル絶縁膜等の要素内の水素原子が書込動作や消去動作の電気的ストレスにより脱離することで発生する。
例えば、図１２に示すように、書込動作や消去動作を繰り返すと、トンネル絶縁膜２１（絶縁膜２１ａ、２１ｂ、２１ｃ）内に欠陥５０ｆが生じる。トンネル絶縁膜２１内の欠陥５０ｆを介して、電荷蓄積膜２２内の電子５０ｅがチャネル２０に移動する。これにより、メモリセル内のデータが失われてメモリセルの動作特性が低下する。
本実施形態の半導体記憶装置１では、不純物５０ｉを含有する柱状部ＣＬにおいて、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度は、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きい。また、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度は、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きい。
本実施形態において、このような濃度関係で電荷蓄積膜２２及びトンネル絶縁膜２１内に不純物５０ｉを含有させると、電荷蓄積膜２２内に蓄積された電荷が脱離し難くなりデータ保持特性が向上する。
例えば、図１３に示すように、不純物５０ｉは電荷蓄積膜２２内に導入され、電荷蓄積膜２２内の浅い電荷トラップを終端するように作用する。これにより、図１３の領域Ｂのように、電荷蓄積膜２２内の深い電荷トラップが残ることで、トンネル絶縁膜２１に欠陥５０ｆが生じていたとしても、電荷蓄積膜２２内に蓄積された電荷は脱離し難くなり、データ保持特性が向上する。
例えば、図１４に示すように、不純物５０ｉはトンネル絶縁膜２１内に導入されると、不純物５０ｉは、水素と比較して書込動作や消去動作の電気的ストレスにより脱離し難い。したがって、図１４の領域Ｃのように、トンネル絶縁膜２１（絶縁膜２１ａ、２１ｂ、２１ｃ）内に欠陥５０ｆが生じ難くなって、電荷蓄積膜２２内に蓄積された電荷は脱離し難くなる。これにより、データ保持特性が向上する。
なお、ブロック絶縁膜２３が高誘電率絶縁膜（Ｈｉｇｈ-k）材料を含む場合、不純物５０ｉの導入時（図７の工程時）にブロック絶縁膜２３に不純物５０ｉが導入されると、高温や還元性の雰囲気ではブロック絶縁膜２３の絶縁特性が低下する虞がある。したがって、ブロック絶縁膜２３内には不純物５０ｉを導入する量を少なくすることが望ましい。つまり、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度は、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度、及び、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度のいずれよりも小さくなっている。
本実施形態によれば、メモリセルの動作特性が向上した半導体記憶装置及びその製造方法を提供する。
本実施形態では、図７の工程時に不純物５０ｉを導入しているが、図１０の工程後、または、図１１の工程後に不純物５０ｉを導入しても良い。
例えば、図１０の工程時、犠牲膜６０の除去によって積層体１５ａに空洞６１が形成されると、空洞６１を介して絶縁膜２３ａが露出する。その後、露出した絶縁膜２３ａ側から不純物５０ｉを導入する。
例えば、図１１の工程時、空洞６１の内面上に絶縁膜２３ｂ及び電極膜４０が形成される。その後、絶縁膜２３ｂ及び電極膜４０を介して不純物５０ｉを導入する。
図１０及び図１１の工程後のいずれにおいても、図７の工程で述べた熱処理によって不純物５０ｉを導入することが望ましい。熱処理の条件は図７の工程で述べた条件と同じである。このような熱処理によって、不純物５０ｉは、図５に示された濃度分布を形成するように導入される。つまり、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度が、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きく、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度が、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きくなるように、不純物５０ｉを導入する。
（第２実施形態）
図１５は、半導体記憶装置２の断面図である。
本実施形態に係る半導体記憶装置２は、第１実施形態の３次元構造の半導体記憶装置１とは異なり、平面型の半導体記憶装置に相当する。以下において、平面型の半導体記憶装置２に不純物５０ｉが含まれる実施形態について説明する。
図１５に示すように、半導体記憶装置２には、基板１０と、トンネル絶縁膜２１と、電荷蓄積膜２２と、ブロック絶縁膜２３と、電極膜２４と、が設けられている。基板１０には、素子分離領域１０ｂが設けられている。
トンネル絶縁膜２１は、素子分離領域１０ｂを有する基板１０上に設けられている。電荷蓄積膜２２は、トンネル絶縁膜２１上に設けられている。ブロック絶縁膜２３は、電荷蓄積膜２２上に設けられている。電極膜２４は、ブロック絶縁膜２３上に設けられている。
不純物５０ｉは、トンネル絶縁膜２１の領域Ｒｔｎと、電荷蓄積膜２２の領域Ｒｃｔと、ブロック絶縁膜２３の領域Ｒｂｋと、に所定の濃度で含まれている。
電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度は、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きい。また、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度は、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きい。
次に、本実施形態に係る半導体記憶装置の製造方法について説明する。
まず、基板１０に素子分離領域１０ｂを形成した後、素子分離領域１０ｂを有する基板１０上に、トンネル絶縁膜２１を形成する。トンネル絶縁膜２１は、例えばシリコン酸化物により形成される。例えば、トンネル絶縁膜２１は、７５０℃程度の水蒸気雰囲気にてシリコンを有する基板１０を加熱することにより形成される。例えば、トンネル絶縁膜２１の膜厚（Ｚ方向の厚さ）は、６ｎｍ程度である。トンネル絶縁膜２１は、シリコン酸化膜とシリコン窒化膜の積層膜、あるいは、シリコン酸窒化膜とシリコン酸化膜の積層膜でも良い。トンネル絶縁膜２１を積層膜で形成した場合、消去動作時のホール注入効率が向上する。
次に、トンネル絶縁膜２１上に、電荷蓄積膜２２を形成する。電荷蓄積膜２２は、例えばシリコン窒化物により形成される。例えば、電荷蓄積膜２２は、ＬＰＣＶＤ法により、６５０℃程度の温度で、ジクロロシラン及びアンモニアのガスを反応させることで形成される。例えば、電荷蓄積膜２２は、ＡＬＤ法により、ジクロロシラン及びアンモニアのガスを用いて形成される。
次に、電荷蓄積膜２２上に、ブロック絶縁膜２３を形成する。ブロック絶縁膜２３は、例えばシリコン酸化物により形成される。例えば、ブロック絶縁膜２３は、ＡＬＤ法により、４５０℃程度の温度で形成される。ブロック絶縁膜２３内の純度を上げるために、１０００℃程度の温度で短時間の熱処理が施されても良い。また、ブロック絶縁膜２３は、シリコン酸化膜とアルミニウム酸化膜の積層膜でも良い。
次に、例えば、不純物５０ｉを含むガス雰囲気で基板１０を熱処理することで、トンネル絶縁膜２１、電荷蓄積膜２２及びブロック絶縁膜２３に不純物５０ｉを導入する。熱処理の条件として、例えば、不純物５０ｉを含むガス雰囲気で、温度が９００℃程度であり、処理時間は３０分程度である。なお、この熱処理によって各膜の特性が劣化しないこと、及び、後の工程の熱負荷によって導入した不純物が脱離しないように不純物５０ｉの導入位置を選択することが望ましい。
このような熱処理によって、トンネル絶縁膜２１、電荷蓄積膜２２及びブロック絶縁膜２３に、所定の濃度で不純物５０ｉを導入する。つまり、電荷蓄積膜２２の領域Ｒｃｔにおける平均不純物濃度が、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度より大きく、トンネル絶縁膜２１の領域Ｒｔｎにおける平均不純物濃度が、ブロック絶縁膜２３の領域Ｒｂｋにおける平均不純物濃度より大きくなるように、不純物５０ｉを導入する。
熱処理の代わりに、不純物５０ｉをイオン注入によって導入しても良い。イオン注入法による処理条件として、例えば、加速電圧は、１ｋｅＶ以上であって１００ｋｅＶ以下の範囲であり、ドーズ量は１Ｅ１５ｃｍ−２以上であって１Ｅ１６ｃｍ−２以下の範囲である。なお、イオン注入後に熱処理を施しても良い。
また、トンネル絶縁膜２１及び電荷蓄積膜２２の成膜処理中に所定のガスを流し、トンネル絶縁膜２１及び電荷蓄積膜２２の成膜と同時に不純物５０ｉを含むガスを導入しても良い。
次に、ブロック絶縁膜２３上に、電極膜２４を形成する。電極膜２４は、例えば、タングステン等の金属材料により形成される。電極膜２４は、例えば、ポリシリコンにより形成される。その後、周知の工程を施すことで、本実施形態に係る半導体記憶装置２が製造される。
以下、ＮＡＮＤセルユニットの構成の一例を説明する。
図１６は、ＮＡＮＤセルユニット１００の構成の一例を示す断面図である。
図１６に示すように、ＮＡＮＤセルユニット１００は、直列に接続された複数のメモリセルＭＣと、その両端に接続された２つの選択トランジスタＳ１、Ｓ２とを有する。ソース側の選択トランジスタＳ１はソース線ＳＬに、ドレイン側の選択トランジスタＳ２はビット線ＢＬにそれぞれ接続されている。
複数のメモリセルＭＣと、選択トランジスタＳ１、Ｓ２は、基板１０内のウェル１１上に形成されており、ウェル１１内の拡散層１３により直列に接続されている。これらのトランジスタは、層間絶縁膜１２によって覆われている。
複数のメモリセルＭＣは、電荷蓄積膜２２と、電極膜２４と、をそれぞれ有する。電荷蓄積膜２２は、基板１０上に層間絶縁膜１２を介して設けられている。電極膜２４は、電荷蓄積膜２２上に層間絶縁膜１２を介して設けられている。メモリセルＭＣの電極膜２４はワード線ＷＬを構成する。選択トランジスタＳ１、Ｓ２は、基板１０上に層間絶縁膜１２を介して形成された電極膜２４を有する。選択トランジスタＳ１、Ｓ２の電極膜２４は、ソース側選択ゲートＳＧＳ及びドレイン側選択ゲートＳＧＤをそれぞれ構成する。
なお、第２実施形態の効果は、第１実施形態の効果と同じである。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１、２：半導体記憶装置、１０：基板、１０ａ：上面、１０ｂ：素子分離領域、１１：ウェル、１２：層間絶縁膜、１３：拡散層、１５、１５ａ：積層体、１８：配線部、２０：チャネル、２１：トンネル絶縁膜、２１ａ、２１ｂ、２１ｃ、２３ａ、２３ｂ、４１、４２：絶縁膜、２２：電荷蓄積膜、２３：ブロック絶縁膜、２４、４０：電極膜、２５：コア部、３０、３１：コンタクト、５０ｅ：電子、５０ｆ：欠陥、５０ｉ：不純物、６０：犠牲膜、６１：空洞、１００：ＮＡＮＤセルユニット、ＢＬ：ビット線、Ｃ１、Ｃ２：極大値、ＣＬ：柱状部、ＭＣ：メモリセル、ＭＨ：メモリホール、Ｐ１、Ｐ２：ピーク分布、Ｓ１、Ｓ２：選択トランジスタ、ＳＧＳ：ソース側選択ゲート、ＳＧＤ：ドレイン側選択ゲート、ＳＬ：ソース線、ＳＴ：スリット、ＷＬ：ワード線

Claims (9)

  1. 基板と、
    前記基板上に設けられ、互いに第１方向に離れて積層された複数の電極膜を有する積層体と、
    前記積層体内に設けられ、前記第１方向に延びる半導体部と、前記複数の電極膜及び前記半導体部の間に設けられた電荷蓄積膜と、を有する柱状部と、
    を備え、
    前記柱状部は、前記複数の電極膜及び前記電荷蓄積膜の間の第１領域と、前記電荷蓄積膜が設けられた第２領域と、前記半導体部及び前記電荷蓄積膜の間の第３領域と、を有し、
    前記柱状部は、前記第１領域、前記第２領域及び前記第３領域内に不純物を含み、
    前記第２領域の平均不純物濃度は、前記第３領域の平均不純物濃度より高く、
    前記第３領域の平均不純物濃度は、前記第１領域の平均不純物濃度より高い半導体記憶装置。
  2. 前記不純物は、重水素、フッ素、炭素、窒素、セレンの少なくともいずれかである請求項１記載の半導体記憶装置。
  3. 前記不純物は、シアノ基を有する化合物である請求項１記載の半導体記憶装置。
  4. 前記柱状部は、前記第１領域内に位置する第１絶縁膜と、前記第３領域内に位置する第２絶縁膜と、をさらに有し、
    前記電荷蓄積膜、前記第１絶縁膜及び前記第２絶縁膜内には前記不純物が含有され、
    前記電荷蓄積膜の平均不純物濃度は、前記第２絶縁膜の平均不純物濃度より高く、
    前記第２絶縁膜の平均不純物濃度は、前記第１絶縁膜の平均不純物濃度より高い請求項１〜３のいずれか１つに記載の半導体記憶装置。
  5. 前記電荷蓄積膜は、シリコン窒化物を含み、
    前記第１絶縁膜及び前記第２絶縁膜は、シリコン酸化物を含む請求項４記載の半導体記憶装置。
  6. 基板上に、第１絶縁膜及び第１膜を交互に積層して積層体を形成する工程と、
    前記積層体に、前記積層体の積層方向に延びる貫通孔を形成する工程と、
    前記貫通孔の内壁面上に第２絶縁膜を形成する工程と、
    前記貫通孔内であって、前記第２絶縁膜上に電荷蓄積膜を形成する工程と、
    前記貫通孔内であって、前記電荷蓄積膜上に第３絶縁膜を形成する工程と、
    前記貫通孔を介して不純物を導入し、前記第２絶縁膜、前記電荷蓄積膜及び前記第３絶縁膜内に前記不純物を含有させる工程と、
    を備え、
    前記電荷蓄積膜の平均不純物濃度は、前記第３絶縁膜の平均不純物濃度より高く、
    前記第３絶縁膜の平均不純物濃度は、前記第２絶縁膜の平均不純物濃度より高い半導体記憶装置の製造方法。
  7. 前記不純物は、重水素、フッ素、炭素、窒素、セレンの少なくともいずれかである請求項６記載の半導体記憶装置の製造方法。
  8. 前記不純物は、シアノ基を有する化合物である請求項６記載の半導体記憶装置の製造方法。
  9. 前記貫通孔内であって、前記第３絶縁膜上に半導体部を形成する工程と、
    前記積層体に、前記積層方向、及び、前記積層方向に交差し、前記基板の上面に沿った第１方向に延びるスリットを形成する工程と、
    前記スリットを介して、前記第１膜を除去し、除去によって形成された空洞内に電極膜を形成する工程と、
    をさらに備えた請求項６〜８のいずれか１つに記載の半導体記憶装置の製造方法。
JP2017176167A 2017-09-13 2017-09-13 半導体記憶装置及びその製造方法 Pending JP2019054068A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017176167A JP2019054068A (ja) 2017-09-13 2017-09-13 半導体記憶装置及びその製造方法
US15/910,582 US20190081144A1 (en) 2017-09-13 2018-03-02 Semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017176167A JP2019054068A (ja) 2017-09-13 2017-09-13 半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2019054068A true JP2019054068A (ja) 2019-04-04

Family

ID=65632308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017176167A Pending JP2019054068A (ja) 2017-09-13 2017-09-13 半導体記憶装置及びその製造方法

Country Status (2)

Country Link
US (1) US20190081144A1 (ja)
JP (1) JP2019054068A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044486A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
WO2023182782A1 (ko) * 2022-03-22 2023-09-28 주식회사 에이치피에스피 반도체 소자 및 반도체 소자의 제조 방법
US12238930B2 (en) 2021-03-19 2025-02-25 Kioxia Corporation Semiconductor memory device with increased reliability and method for manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524808B1 (ko) * 2017-11-21 2023-04-24 삼성전자주식회사 반도체 소자
JP2021048172A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
CN110767546B (zh) * 2019-10-31 2022-08-30 长江存储科技有限责任公司 一种半导体器件的制作方法
JP2021125594A (ja) * 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2022014755A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法
JP2022046329A (ja) * 2020-09-10 2022-03-23 キオクシア株式会社 半導体装置およびその製造方法
JP2022143476A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体記憶装置およびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2308803A1 (de) * 1973-02-22 1974-08-29 Siemens Ag Verfahren zur dotierung einer isolationsschicht
US6852649B1 (en) * 2001-03-30 2005-02-08 Cypress Semiconductor Corporation Multi-step high density plasma (HDP) process to obtain uniformly doped insulating film
US7479425B2 (en) * 2005-01-20 2009-01-20 Chartered Semiconductor Manufacturing, Ltd Method for forming high-K charge storage device
KR20080010623A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법
JP4358252B2 (ja) * 2007-03-27 2009-11-04 株式会社東芝 不揮発性半導体メモリのメモリセル
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
JP2009170660A (ja) * 2008-01-16 2009-07-30 Toshiba Corp 半導体記憶装置およびその製造方法
JP5443873B2 (ja) * 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法
JP5459650B2 (ja) * 2008-09-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置のメモリセル
JP5468227B2 (ja) * 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
JP2010177323A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
JP2012156237A (ja) * 2011-01-25 2012-08-16 Toshiba Corp 半導体記憶装置の製造方法、及び半導体記憶装置
JP2013120786A (ja) * 2011-12-06 2013-06-17 Toshiba Corp 半導体記憶装置
KR101916223B1 (ko) * 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR20140049847A (ko) * 2012-10-18 2014-04-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US20150255482A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method thereof
KR102263315B1 (ko) * 2014-08-06 2021-06-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
US9385267B2 (en) * 2014-08-28 2016-07-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode
US20160064409A1 (en) * 2014-08-29 2016-03-03 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US9666593B2 (en) * 2014-09-29 2017-05-30 Sandisk Technologies Llc Alternating refractive index in charge-trapping film in three-dimensional memory
US9825051B2 (en) * 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof
US9443866B1 (en) * 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
US9613977B2 (en) * 2015-06-24 2017-04-04 Sandisk Technologies Llc Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
JP6448503B2 (ja) * 2015-09-10 2019-01-09 東芝メモリ株式会社 不揮発性半導体記憶装置
KR102461082B1 (ko) * 2015-09-22 2022-11-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9953996B2 (en) * 2016-02-10 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
JP6581012B2 (ja) * 2016-02-17 2019-09-25 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US9953998B2 (en) * 2016-03-03 2018-04-24 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102627458B1 (ko) * 2016-09-13 2024-01-19 삼성전자주식회사 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
US9892930B1 (en) * 2016-09-20 2018-02-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
JP2018078160A (ja) * 2016-11-08 2018-05-17 東芝メモリ株式会社 半導体記憶装置
US10153296B2 (en) * 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same
JP2018157035A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体装置、およびその製造方法
JP2018160593A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置及びその製造方法
US10068912B1 (en) * 2017-06-05 2018-09-04 Cypress Semiconductor Corporation Method of reducing charge loss in non-volatile memories
KR102331474B1 (ko) * 2017-06-19 2021-11-29 삼성전자주식회사 반도체 장치
JP2019207950A (ja) * 2018-05-29 2019-12-05 東芝メモリ株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044486A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
US12238930B2 (en) 2021-03-19 2025-02-25 Kioxia Corporation Semiconductor memory device with increased reliability and method for manufacturing the same
WO2023182782A1 (ko) * 2022-03-22 2023-09-28 주식회사 에이치피에스피 반도체 소자 및 반도체 소자의 제조 방법
JP2025510245A (ja) * 2022-03-22 2025-04-14 エイチピエスピ カンパニー リミテッド 半導体素子及び半導体素子の製造方法

Also Published As

Publication number Publication date
US20190081144A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP2019054068A (ja) 半導体記憶装置及びその製造方法
US7927953B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US9406694B1 (en) Semiconductor device and method for manufacturing the same
US11335699B2 (en) Semiconductor device and method of manufacturing the same
JP5230274B2 (ja) 不揮発性半導体記憶装置
US9754961B2 (en) Semiconductor memory device and method for manufacturing same
US20160268283A1 (en) Semiconductor memory device and method for manufacturing same
US9196629B2 (en) Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer
US20160343657A1 (en) Semiconductor device and method for manufacturing the same
JP2011199194A (ja) 半導体装置の製造方法
JP2021125594A (ja) 半導体記憶装置及びその製造方法
US10276590B2 (en) Method for manufacturing a semiconductor device including a vertical channel between stacked electrode layers and an insulating layer
US7928496B2 (en) Semiconductor memory device and manufacturing method thereof
US10243052B2 (en) Semiconductor memory device and method for manufacturing the same
US20220085053A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11974432B2 (en) Semiconductor storage device and method for manufacturing semiconductor storage device
US9905462B2 (en) Semiconductor device and method for manufacturing the same
TWI826936B (zh) 半導體記憶裝置
JP5160175B2 (ja) 半導体装置の製造方法
JP2024000933A (ja) 半導体装置およびその製造方法
JP2025027537A (ja) 半導体装置およびその製造方法
JP2022144969A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905