[go: up one dir, main page]

JP2019110280A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019110280A
JP2019110280A JP2017244301A JP2017244301A JP2019110280A JP 2019110280 A JP2019110280 A JP 2019110280A JP 2017244301 A JP2017244301 A JP 2017244301A JP 2017244301 A JP2017244301 A JP 2017244301A JP 2019110280 A JP2019110280 A JP 2019110280A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
solder
conductor plate
side conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017244301A
Other languages
English (en)
Inventor
英佑 石川
Eisuke Ishikawa
英佑 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017244301A priority Critical patent/JP2019110280A/ja
Publication of JP2019110280A publication Critical patent/JP2019110280A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/07354
    • H10W72/347
    • H10W72/381
    • H10W74/00
    • H10W90/736

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体素子の下面電極と導体部材との間のはんだ付けにおいて、はんだ内部にボイドが形成されることを抑制する。【解決手段】本明細書が開示する半導体装置の製造方法は、半導体素子の下面に、Ni−Sn合金層を含む下面電極を形成する工程と、半導体素子の下面電極を、Snを含有するはんだを用いて、導体部材へはんだ付けする工程とを備える。この製造方法におけるはんだ付けでは、Ni−Sn合金層とはんだとが一体化して、下面電極に導体部材が接合される。【選択図】図3

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献1には、半導体装置の製造方法が開示されている。この半導体装置では、Sn(錫)を含むはんだを用いて、半導体素子の下面電極と導体部材とがはんだ付けによって接合されている。
特開2015−162613号公報
上記のはんだ付けにおいて、半導体素子の下面電極では、下面電極に含まれるNi(ニッケル)とはんだのSnとがNi−Sn(ニッケル−錫)合金層が形成されることで、下面電極と導体部材とが接合される。しかしながら、このNi−Sn合金層が形成されるときに、下面電極(特に、ニッケル層)からガス(例えば、水素やアルゴン等)が発生する。この発生したガスは、そのままはんだ内部に留まり、凝集することで、比較的大きなボイドが形成される。本明細書は、半導体素子の下面電極と導体部材との間のはんだ付けにおいて、はんだ内部にボイドが形成されることを抑制する技術を提供する。
本明細書が開示する半導体装置の製造方法は、半導体素子の下面に、Ni−Sn合金層を含む下面電極を形成する工程と、半導体素子の下面電極を、Snを含有するはんだを用いて、導体部材へはんだ付けする工程とを備える。この製造方法におけるはんだ付けでは、Ni−Sn合金層とはんだとが一体化して、下面電極に導体部材が接合される。
上記の製造方法は、半導体素子の下面に、Ni−Sn合金層を含む下面電極を形成する工程を備える。この工程は、はんだ付けの工程より前に実施されることから、Ni−Sn合金層を形成する際にガスが発生しても、そのガスを外部へ排出することができる。その後、はんだ付けによりNi−Sn合金層とはんだとが一体化して、下面電極に導体部材が接合される。このときに、さらにNi−Sn合金化反応が生じたとしても、先の下面電極を形成する工程(特に、Ni−Sn合金層を形成する段階)でガスが放出されているので、ここでのガスの発生は抑制される。これにより、はんだ内部にボイドが形成されることを抑制することができる。
半導体装置10の内部構造を示す断面図である。 下面12bにNi層44、Sn層46を有する半導体素子12を用意する工程を示す。 半導体素子12の下面12bにNi−Sn合金層45を形成する工程を示す。 Ni−Sn合金層45上にAu(金)層48を形成する工程を示す。 半導体素子12の下面電極16と下面側導体板20との間にはんだ50を配置する工程を示す。 半導体素子12の下面電極16と下面側導体板20との間をはんだ付けする工程を示す。
図面を参照して、一実施例として半導体装置10とその製造方法について説明する。図1に示すように、半導体装置10は半導体素子12、導体スペーサ18、下面側導体板20、上面側導体板22、及びモールド樹脂26を備える。半導体素子12は、モールド樹脂26内に封止されている。モールド樹脂26は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂26を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってもよい。
半導体素子12は、上面電極14と下面電極16とを有する。半導体素子12は、一例ではあるがIGBT(Insulated Gate Bipolar Transistor)素子を採用することができる。但し、半導体素子12は、IGBT素子に特別に限定されず、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子などの他のパワー半導体素子であってもよい。半導体素子12は、例えばSi(シリコン)、SiC(炭化ケイ素)、又はGaN(窒化ガリウム)といった各種の半導体材料を用いて構成されることができる。上面電極14は半導体素子12の上面12aに位置しており、下面電極16は半導体素子12の下面12bに位置している。上面電極14及び下面電極16を構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。
導体スペーサ18は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されることができる。導体スペーサ18は、概して板形状あるいはブロック形状の部材であり、上面18aと、上面18aとは反対側に位置する下面18bとを有する。導体スペーサ18の上面18aは後述する上面側導体板22の下面22bに、はんだ層36を介して接合されている。導体スペーサ18の下面18bは半導体素子12の上面電極14に、はんだ層34を介して接合されている。これにより、導体スペーサ18は半導体素子12と電気的に接続されている。導体スペーサ18は、必ずしも必要とされないが、信号端子(不図示)を半導体素子12に接続する際のスペースを確保する。
下面側導体板20及び上面側導体板22は、例えば銅又はその他の金属といった、導電性を有する材料を用いて構成されることができる。下面側導体板20は、例えば、概して板形状あるいは直方体形状の部材であり、上面20aとその上面20aの反対側に位置する下面20bとを有する。下面側導体板20の上面20aは、半導体素子12の下面電極16にはんだ層32を介して接合されている。これにより、下面側導体板20は半導体素子12と電気的に接続されている。本実施例においては、一例ではあるが、下面側導体板20の下面20bは、モールド樹脂26の外部に露出している。ここで、下面側導体板20は、本技術における導体部材の一例であるが、当該導体部材を特に限定するものではない。
上面側導体板22は、例えば、概して板形状あるいは直方体形状の部材であり、上面22aとその上面22aの反対側に位置する下面22bとを有する。上述したが、上面側導体板22の下面22bは、導体スペーサ18の上面18aにはんだ36層を介して接続されている。これにより、上面側導体板22は、導体スペーサ18と電気的に接続され、導体スペーサ18を介して半導体素子12と電気的に接続されている。本実施例においては、一例ではあるが、上面側導体板22の上面22aは、モールド樹脂26の外部に露出している。下面側導体板20及び上面側導体板22は、半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する放熱板としても機能する。即ち、本実施例の半導体装置10はモールド樹脂26の両面に放熱板がそれぞれ露出する両面冷却構造を有する。但し、半導体装置10は両面冷却構造に限定されず、例えば、下面側導体板20の下面20b、又は、上面側導体板22の上面22aのいずれか一方の面が、モールド樹脂26の外部に露出している片面冷却構造を有していてもよい。
図2〜6を参照して、半導体装置10の製造方法について説明する。図2に示すように、本実施例で用意する半導体素子12の下面12bには、一例ではあるが、Al−Si(アルミニウム−シリコン)層40、Ti(チタン)層42、Ni層44が順に積層して形成されている。さらに本実施例では、Sn層46がNi層44上に形成されている。これら各金属層40、42、44、46は、例えばスパッタリングなどによって形成されてよい。一例ではあるが、このとき形成されているAl−Si層40、Ti層42の厚み寸法はそれぞれ、約0.8μm、約0.2μm程度でよい。また、Ni層44の厚み寸法は、例えば約1μm程度であってよい。
図3に示すように、上記した半導体素子12の下面12bのNi層44及びSn層46を加熱し、Ni−Sn合金層45を形成する。この加熱処理は、例えばアニール処理などを採用することができる。このようにNi層44及びSn層46をアニール処理によって加熱し溶融させると、NiとSnが合金化され、NiとSnとを含む金属間化合物が生成される。この合金化の際に、Ni層44からは、Ni層44の内部に含有されていたガス(例えば水素やアルゴン等)が放出されるが、ここで発生したガスは外部へと放出することができる。これにより、本実施例におけるNi−Sn合金層45を含む下面電極16が形成される。図4に示すように、下面電極16にはさらに、Ni−Sn合金層45上にAu層48を形成する。このAu層48は、Ni−Sn合金層45を覆うように形成されており、Ni−Sn合金層45が酸化されることを防止することができる。Au層48は、他の金属層40、42と同様にスパッタリングなどによって形成されてよい。Au層48の厚み寸法は、例えば約0.1μm程度であってよい。
図5に示すように、下面側導体板20を用意し、前工程で形成した半導体素子12の下面電極16と下面側導体板20との間にはんだ50を配置して、積層体Xを形成する。ここで、はんだ50は、主にSnで構成されており、例えばシート形状のものを採用することができる。また、下面側導体板20は、他の部材(例えば外部接続端子)と共にリードフレームの形態で用意されてもよい。次いで、図6に示すように、半導体素子12の下面電極16と下面側導体板20とを、例えばリフロー工程においてはんだ付けする。このリフロー工程では、リフロー炉内で積層体Xを加熱し、はんだ50を溶融させることで、下面電極16と下面側導体板20とを接合する。この接合の際に、Au層48は、はんだ50又はNi−Sn合金層45内部に拡散され、Au層48によるNi−Sn合金層45の被覆は解消される。そして、Ni−Sn合金層45とはんだ50とが一体化し、はんだ層32が形成される。その結果、下面電極16に下面側導体板20が接合される。但し、Ni−Sn合金層45とはんだ50との一体化の形態は特に限定されず、Ni−Sn合金層45の少なくとも一部がはんだ50と一体化し、はんだ層32を形成していてもよい。
上記のはんだ付けの際に、さらにNi−Sn合金化反応が生じたとしても、先の下面電極16を形成する工程(特に、Ni−Sn合金層45を形成する段階)でガスが放出されているので、このはんだ付けにおけるガスの発生は抑制される。これにより、はんだ内部にボイドが形成されることを抑制することができる。
ここで、一例ではあるが、前述したSn層46は、Ni層44と合金化反応するのに必要十分な量の厚み寸法であるとよい。この場合、Ni−Sn合金層45を形成する段階で、Ni層44はすべて合金化されるので、後工程のはんだ付けの際に、ガスが放出されることがなく、はんだ層32の内部にボイドが形成されることを防止することができる。また仮に過剰にSn層46が存在していると、Snは融点が低く後工程での熱により溶融するおそれがある。このため、Sn層46がNi層44との反応に必要な厚み寸法で形成されていることで、後工程で意図せずSnが溶融することを避けることができる。さらにSnはNiと合金化されることで融点が高くなり、下面電極16と下面側導体板20との接合強度(例えば、引っ張り強度)が優れた半導体装置10を製造することできる。
以上の製造工程の後、半導体素子12の上面電極14上に、導体スペーサ18、上面側導体板22を積層し、それぞれはんだ付けする。ここで、上述したが上面電極14と導体スペーサ18との間、導体スペーサ18と上面側導体板22との間は、それぞれはんだ層34、36が介挿されている。次いで、半導体素子12、導体スペーサ18、下面側導体板20及び上面側導体板22をモールド樹脂26で封止する。但し、例えば封止後にこれら各部分の表面が露出していない場合はモールド樹脂26の表面を研削して、各表面を露出する。最後に、例えば不要部(例えばリードフレームのタイバー)の切除等を行い、電気回路を独立させることで、半導体装置10は完成する。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:半導体素子
14:上面電極
16:下面電極
18:導体スペーサ
20:下面側導体板
22:上面側導体板
26:モールド樹脂
32、34、36:はんだ層
40:Al−Si層
42:Ti層
44:Ni層
45:Ni−Sn合金層
46:Sn層
48:Au層
50:はんだ
X:積層体

Claims (1)

  1. 半導体素子の下面に、Ni−Sn合金層を含む下面電極を形成する工程と、
    前記半導体素子の前記下面電極を、Snを含有するはんだを用いて、導体部材へはんだ付けする工程と、を備え、
    前記はんだ付けでは、前記Ni−Sn合金層と前記はんだとが一体化して、前記下面電極に前記導体部材が接合される、
    半導体装置の製造方法。
JP2017244301A 2017-12-20 2017-12-20 半導体装置の製造方法 Pending JP2019110280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017244301A JP2019110280A (ja) 2017-12-20 2017-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017244301A JP2019110280A (ja) 2017-12-20 2017-12-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019110280A true JP2019110280A (ja) 2019-07-04

Family

ID=67180150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017244301A Pending JP2019110280A (ja) 2017-12-20 2017-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019110280A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022093783A1 (en) * 2020-10-30 2022-05-05 Wolfspeed, Inc. Transistor packages with improved die attach
CN115244689A (zh) * 2020-02-14 2022-10-25 株式会社电装 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177113A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177113A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115244689A (zh) * 2020-02-14 2022-10-25 株式会社电装 半导体装置
WO2022093783A1 (en) * 2020-10-30 2022-05-05 Wolfspeed, Inc. Transistor packages with improved die attach
US12272660B2 (en) 2020-10-30 2025-04-08 Wolfspeed, Inc. Transistor packages with improved die attach

Similar Documents

Publication Publication Date Title
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN102593081B (zh) 包括散热器的半导体器件
CN103426861B (zh) 功率半导体的可靠区域接合件
CN109314063B (zh) 电力用半导体装置
CN112753101B (zh) 半导体装置
CN116598263A (zh) 功率半导体装置和半导体功率模块
JP2005303018A (ja) 半導体装置
KR20130045797A (ko) 부재의 접합 구조체, 부재의 접합 방법, 및 패키지
TW200818418A (en) Semiconductor die package including stacked dice and heat sink structures
JP2017022346A (ja) 半導体装置及び半導体装置の製造方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP2001284525A (ja) 半導体チップおよび半導体装置
JP2005191071A (ja) 半導体装置
CN109478543B (zh) 半导体装置
JP2019110280A (ja) 半導体装置の製造方法
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP2006190728A (ja) 電力用半導体装置
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP7495225B2 (ja) 半導体装置
WO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP2015026667A (ja) 半導体モジュール
JP2012174925A (ja) 半導体装置及びその製造方法、電源装置
JP7017098B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426