JP2019004029A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】積層構造の絶縁膜をエッチングし、サイドウォールを形成するのに有利な技術を提供する。【解決手段】ゲート電極が形成された基板の上に、ゲート電極を覆うように第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、シリコンおよび窒素を含む第２の絶縁膜を形成する工程と、フッ素および水素を含むエッチングガスを用いて第２の絶縁膜をエッチングし、第２の絶縁膜のうちゲート電極の側面を覆っている部分を残しつつ第１の絶縁膜を露出させる第１のエッチング工程と、第１の絶縁膜のうち第１のエッチング工程で露出した部分をエッチングする第２のエッチング工程と、を含み、第１のエッチング工程は、第１の工程と、第１の工程の後に行われる第２の工程と、を含み、第１の工程は、第２の工程よりも反応生成物の堆積が少なく、第２の工程は、第１の工程よりも第１の絶縁膜に対する第２の絶縁膜のエッチングの選択比が高い。【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。

半導体装置の製造において、トランジスタのゲート電極の側面にサイドウォールを形成するプロセスが広く用いられている。特許文献１には、ゲート電極およびその周囲に、酸化シリコンと窒化シリコンとの積層構造を形成し、ドライエッチングを行うことでサイドウォールを形成することが示されている。

特開２０１２−２３４９４１号公報

従来技術では、サイドウォールを形成する際、残渣を少なくし、かつ、積層構造の下の基板へのダメージを低減することが困難であった。

残渣を少なくするためにエッチング能力を高くすると、積層された複数の絶縁膜の選択比が低下しうる。その結果、上層の絶縁膜をエッチングする時に、下層の絶縁膜がエッチストッパとして機能せず、積層構造の下の基板がエッチングされる可能性がある。基板がエッチングされると、トランジスタの特性が劣化してしまう可能性がある。基板のエッチングを抑制するためには、選択比の高い条件でのエッチングを行うことで、下層の絶縁膜でエッチングを止め、その後、基板がエッチングされ難い条件で基板を露出させることが考えられる。一方、選択比の高い条件でエッチングを行うと、エッチング中に生成される反応生成物が被エッチング面に堆積し、エッチング速度が基板の面内でばらつてしまう場合やエッチングが停止してしまう場合がある。つまり、反応生成物が生じることで、残渣が生じる可能性がある。

これらの課題に鑑みて、本発明者らは積層構造の絶縁膜をエッチングのうち上層の絶縁膜のエッチングを行う際に、この反応生成物の堆積を抑制しつつ、下層の絶縁膜が露出した場合、下層の絶縁膜中でエッチングを止めるための技術を検討した。

本発明は、積層構造の絶縁膜をエッチングし、サイドウォールを形成するのに有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る半導体装置の製造方法は、半導体装置の製造方法であって、ゲート電極が形成された基板の上に、ゲート電極を覆うように第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、シリコンおよび窒素を含む第２の絶縁膜を形成する工程と、フッ素および水素を含むエッチングガスを用いて第２の絶縁膜をエッチングし、第２の絶縁膜のうちゲート電極の側面を覆っている部分を残しつつ第１の絶縁膜を露出させる第１のエッチング工程と、第１の絶縁膜のうち第１のエッチング工程で露出した部分をエッチングする第２のエッチング工程と、を含み、第１のエッチング工程は、第１の工程と、第１の工程の後に行われる第２の工程と、を含み、第１の工程は、第２の工程よりも反応生成物の堆積が少なく、第２の工程は、第１の工程よりも第１の絶縁膜に対する第２の絶縁膜のエッチングの選択比が高いことを特徴とする。

上記手段によって、積層構造の絶縁膜をエッチングし、サイドウォールを形成するのに有利な技術を提供する。

本発明の実施形態に係る半導体装置の製造方法を示す断面図。 図１の製造方法における基板１１０とレジストパターンとの関係を示す図。

以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。

図１（ａ）〜（ｄ）、図２を参照して、本発明の実施形態による半導体装置の製造方法について説明する。図１（ａ）〜（ｄ）は、本発明の実施形態における半導体装置１００の製造方法を示す断面図である。本実施形態において、半導体装置１００は、それぞれ光電変換部１０３を含む複数の画素が形成されている画素領域１０１と、この画素領域１０１で発生した電荷を電気信号として読み出す周辺回路領域１０２と、を含む固体撮像装置であるとして説明する。しかしながら、以下に示す半導体装置の製造方法は、記憶装置など他の半導体装置を製造する際に用いることが可能である。

まず、図１（ａ）に示される工程を説明する。基板１１０の上に所定のレイアウトパターンにてゲート絶縁膜１２１およびゲート電極１３１を形成する。基板１１０は、ガラス基板であってもよいし、絶縁体で覆われた半導体基板や導電体基板であってもよい。本実施形態において、基板１１０には、シリコン基板が用いられる。ゲート絶縁膜１２１には、例えば、酸化シリコン、酸窒化シリコンなどが用いられうる。ゲート電極１３１には、例えば、多結晶シリコンなどが用いられうるが、これに限られることはなく、金属や酸化物導電体など、他の導電膜でもよい。また、一部に導電膜を含んでいればよく、絶縁膜を含むことができる。

次に、ゲート電極１３１が形成された基板１１０の上に、ゲート電極１３１を覆うように絶縁膜１４０を形成する。さらに、絶縁膜１４０の上に、シリコンおよび窒素を含む絶縁膜１５０を形成する。絶縁膜１４０と絶縁膜１５０とは、積層構造を有する。本実施形態において、絶縁膜１４０には、酸化シリコンが用いられるが、これに限られることはない。絶縁膜１４０の材料は、後述するドライエッチング工程の第２の工程において、絶縁膜１５０よりもエッチング耐性がある材料であればよい。絶縁膜１５０は、上述のようにシリコンと窒素とを含んでいればよく、本実施形態において、窒化シリコンが用いられる。また、絶縁膜１５０は、２つ以上の絶縁膜の組み合わせでもよく、いずれかの絶縁膜がシリコンと窒素とを含んでいればよい。絶縁膜１５０が、２つ以上の絶縁膜を組み合わせた積層構造を有する場合、絶縁膜１４０と接する側の絶縁膜が、シリコンと窒素とを含みうる。

次いで、絶縁膜１５０の上にフォトレジスト膜を形成する。フォトレジスト膜の厚みや材料は、レジストパターンを形成する露光を行う際の露光波長に応じて適宜設定することができる。フォトリソグラフィ工程によってフォトレジスト膜を所望のパターンに露光、現像をして、フォトレジスト膜からレジストパターン１６１を形成する。レジストパターン１６１は、基板１１０の一部の領域を覆う。図１（ａ）は、絶縁膜１５０の上にレジストパターン１６１の形成した後の断面図である。

レジストパターン１６１の形成後、レジストパターン１６１をマスクとして、フッ素原子および水素原子を含むエッチングガスを用いて絶縁膜１５０をドライエッチングする。これによって、レジストパターン１６１に覆われていない領域の絶縁膜１５０のうちゲート電極１３１の側面を覆っている部分を残しつつ絶縁膜１４０を露出させ、絶縁膜１５０のサイドウォール１７１を形成する。このドライエッチングにおいて、絶縁膜１４０は、エッチングストッパとして機能する。このドライエッチングの工程について、以下に詳細に説明する。

本実施形態において、このドライエッチングの工程に使用するドライエッチング装置は、いずれのドライエッチング装置を用いてもよく、使用する装置により特に制限されるものではない。ドライエッチング装置として、ＩＣＰ型エッチング装置、マグネトロンＲＩＥ型エッチング装置、２周波平行平板型エッチング装置などがあげられる。

絶縁膜１５０のドライエッチングの工程は、第１の工程と第１の工程の後に行われる第２の工程とを含み構成される。また、絶縁膜１５０のドライエッチングの工程は、第１の工程において、絶縁膜１４０のうち少なくとも一部が露出したことを検出する工程を含む。絶縁膜１４０のうち少なくとも一部が露出したことを検出したことに応じて、第１の工程から第２の工程への切り替えが実施される。第１の工程から第２の工程に切り替えるタイミングは、例えば、発光分光法を用いたモニタリングによって、絶縁膜１４０が露出したことを検出することによって決定できる。また例えば、第１の工程から第２の工程に切り替えるタイミングは、ドライエッチング装置のエッチング処理室内に膜厚測定装置を設置し、絶縁膜１５０の膜厚をモニタリングすることによって決定できる。本実施形態において、第１の工程および第２の工程の両方の工程において、エッチングガスとして、フルオロハイドロカーボン（ＣＨ_ｘＦ_ｙ）が用いられる。また、ドライエッチングの工程において、ＣＨ_ｘＦ_ｙ以外に、Ｏ_２、Ｎ_２、Ｈｅ、Ａｒなどの添加ガスが使用されうる。第１の工程および第２の工程において、以下のような反応が起こり、反応生成物がエッチング処理室から排気されることでエッチングが進行する。
絶縁膜１５０：ＳｉＮ＋ＣＨ_ｘＦ_ｙ→ＳｉＦ↑＋ＨＣＮ↑・・・（１）
絶縁膜１４０：ＳｉＯ＋ＣＨ_ｘＦ_ｙ→ＳｉＦ↑＋ＣＯ↑＋Ｈ_２・・・（２）

ドライエッチングを行う際、エッチング中に生成される反応生成物が被エッチング面に堆積する場合がある。反応生成物の堆積が多い場合、エッチング中に被エッチング面に残渣が発生し、エッチング速度がばらついてしまう場合や、さらにはエッチングが停止してしまう場合がある。例えば、固体撮像装置の製造において、周辺回路領域１０２には画素から読みだした信号を処理するためのトランジスタが形成される。近年はますます固体撮像素子の高速駆動化が進んでおり、それに伴って周辺回路領域のトランジスタについても高速駆動が求められることとなっている。こうした要求に応じて、周辺回路領域１０２のゲート電極１３１の側面にサイドウォール形成する技術も進化が求められている。一方、周辺回路領域１０２にサイドウォールを形成する際、図２に示すように、基板１１０のうち大きな面積を占める画素領域１０１が、レジストパターン１６１によって覆われている。基板１１０のうちレジストパターン１６１が覆う面積が多い場合、レジストの主成分であるＣ、Ｈ原子が、レジストパターン１６１から供給されることで反応生成物の堆積性が高くなり、残渣発生が起こりやすい。このため、第１の工程において、反応生成物の堆積が少ないことが好ましい。また、サイドウォールを形成する際に、基板１１０までエッチングしてしまった場合、形成されるトランジスタの特性がばらついてしまう可能性がある。このため、絶縁膜１５０をドライエッチングする際、絶縁膜１４０をエッチングストッパとして機能させる必要がある。したがって、第２の工程において、絶縁膜１４０に対する絶縁膜１５０のエッチングの選択比が高いことが好ましい。絶縁膜１４０に対する絶縁膜１５０のエッチングの選択比とは、絶縁膜１４０のエッチング速度（エッチングレート）に対する絶縁膜１５０のエッチング速度（エッチングレート）の比のことである。選択比は（絶縁膜１５０のエッチング速度／絶縁膜１４０のエッチング速度）で表される。

鋭意熱心に研究を重ねた結果、発明者は、これらの要件を満たすために、以下の条件を満たすことが必要なことを見出した。ドライエッチングの工程において、フッ素および水素を含むエッチングガスを用い、第１の工程では、フッ素原子の数が水素原子の数の１．５倍より多くする。また、第２の工程では、フッ素原子の数が水素原子の数の１．５倍以下にすることによって、上述の要件を満たすことができる。フッ素原子の数が水素原子の数の１．５倍以下の場合、多くのフッ素原子は、水素原子にトラップされてＨＦ↑としてエッチング処理室から排気されることで、ＳｉＦの生成を阻害する。このとき、（１）式に示すように、絶縁膜１５０は、水素がＨＣＮとして水素が排気されるため、エッチングが進行しやすい。一方、絶縁膜１４０は、（２）式に示される水素（Ｈ_２）を起因とする水素原子がフッ素原子にトラップされるため、エッチングが抑制される。結果として、絶縁膜１４０に対する絶縁膜１５０の高いエッチング選択比が実現できる。また、フッ素原子の数が水素原子の数の１．５倍よりも多い場合、ドライエッチングを進行させるフッ素ラジカルがエッチング処理室内において支配的になるため、反応生成物の堆積性が低くなる。上述のように、基板１１０のうち多くの領域がレジストパターン１６１によって覆われている場合、被エッチング面やエッチングガス以外にもレジストパターンからのＣ、Ｈ供給もある。このため、第１の工程では、フッ素原子の数を水素原子の数の１．５倍よりも多くすることによって、反応生成物の堆積性を弱めエッチング性を確保ことが必要である。そのために、第１の工程は、第２の工程よりも反応生成物の堆積が少なく、第２の工程は、第１の工程よりも絶縁膜１４０に対する絶縁膜１５０のエッチングの選択比が高い。

第１の工程および第２の工程を含むドライエッチングの終了後、レジストパターン１６１をアッシングや剥離液などを用いて除去する。図１（ｂ）は、絶縁膜１５０のサイドウォール１７１が形成され、レジストパターン１６１が除去された状態を示す。

次いで、ゲート電極１３１および絶縁膜１５０のサイドウォール１７１をマスクとしてイオン注入を行い、その後、熱処理を行うことによって、基板１１０の表面の側にソース／ドレイン（拡散層）領域（不図示）を形成する。基板１１０の上に、ｎ型ＭＯＳトランジスタ領域と、ｐ型ＭＯＳトランジスタ領域と、が設けられている場合、各領域を適宜、レジストパターンで覆った状態で、それぞれのイオン注入が行われうる。

次に、絶縁膜１４０のうちドライエッチングの工程で露出した部分をウエットエッチングすることによって、当該部分の基板１１０の表面を露出させる。この工程によって、ゲート電極１３１の側面に絶縁膜１４０のサイドウォール１７２と絶縁膜１５０のサイドウォール１７１とを含む、サイドウォール１７０が形成される。このウエットエッチングの工程において、ゲート電極１３１の上部の絶縁膜１４０も除去され、ゲート電極１３１が露出される。

基板１１０の表面の一部を露出させた後、ＣｏやＮｉなどの金属膜を成膜した後に熱処理を行う。この工程によって、基板１１０およびゲート電極１３１のうちウエットエッチングの工程によって露出した部分がシリサイド化され、ＣｏＳｉやＮｉＳｉなどのシリサイド層１８１が形成される。絶縁膜１４０の上の未反応の金属膜は、例えば硫酸などを用いたウエットエッチングによって除去する。図１（ｃ）は、シリサイド層１８１を形成した後の状態を示す。

上述において、絶縁膜１４０をウエットエッチングによってエッチングする前にイオン注入を行う例を示したが、これに限られることはない。イオン注入前に絶縁膜１４０をウエットエッチングし、サイドウォール１７０を形成した後、サイドウォール１７０をマスクにしてイオン注入が行われてもよい。この、基板１１０のうちウエットエッチングの工程によって露出した部分は、トランジスタのソースまたはドレインを構成する。

シリサイド層１８１の形成後、層間絶縁膜となる絶縁膜１９０を形成する。絶縁膜１９０は１種類の膜によって構成されている必要はなく、数種類の膜が積層されていてもよい。例えば、窒化シリコンと酸化シリコンの積層膜が、絶縁膜１９０に用いられる。絶縁膜１９０の形成後、レジストパターン形成およびドライエッチングを実施することによって、シリサイド層１８１とのコンタクトパターン１９１が形成される。図１（ｄ）は、コンタクトパターン１９１を形成した後の状態を示す。コンタクトパターン１９１形成後、適宜、配線パターン（不図示）の形成やカラーフィルタ（不図示）の形成などを行うことによって、半導体装置１００が完成する。

実施例
以下、具体的な材料および処理条件を挙げて本実施形態の実施例について説明する。本実施例において、図１（ａ）に示す工程では、基板１１０にシリコン基板、ゲート絶縁膜１２１に１〜１０ｎｍの厚みを有する酸窒化シリコン、ゲート電極１３１に８０〜３５０ｎｍの厚みを有する多結晶シリコンをそれぞれ用いた。

次に、絶縁膜１４０として５〜２０ｎｍの厚みを有する酸化シリコン、絶縁膜１５０として１０ｎｍ〜１５０ｎｍの厚みを有する窒化シリコンを、ゲート電極１３１を覆うように順に積層した。絶縁膜１５０の形成後、絶縁膜１５０の上にフォトレジスト膜を形成した。フォトリソグラフィ工程によってフォトレジスト膜を所望のパターンに露光、現像をし、フォトレジスト膜からレジストパターン１６１を形成した。レジストパターン１６１の厚さは、例えば２００〜１５００ｎｍとすることができ、基板１１０の画素領域１０１を含む一部の領域を覆う。画素領域１０１は、光電変換部１０３を含む複数の画素が形成されている。なお、画素領域１０１のトランジスタには、上述のシリサイド層１８１は形成されない。本実施例において、レジストパターン１６１は、図２に示すように、基板１１０のうち８０％以上の領域を覆う。また、基板１１０は、それぞれが１つのチップを構成する複数のチップ領域２０１を含み、レジストパターン１６１が、図２に示すように、複数のチップ領域２０１のそれぞれのチップ領域２０１のうち８０％以上を覆う。

レジストパターン１６１の形成後、レジストパターン１６１をマスクとして用いて絶縁膜１５０をドライエッチングし、ゲート電極１３１の側面に絶縁膜１５０のサイドウォール１７１を形成した。このドライエッチングの工程において、上述の第１の工程および第２の工程でのエッチング条件として、以下に示す条件を採用することができる。本実施例において、ドライエッチング装置は、磁場により高プラズマ密度を実現するマグネトロンＲＩＥ型エッチング装置を用いた。プロセスガスの圧力とは、プラズマエッチング装置のエッチング処理室（チャンバ）内のガス（エッチングガスおよび添加ガス）の全圧のことを意味する。
第１の工程
・プロセスガスの圧力：１０〜２００ｍＴｏｒｒ
・下部ＲＦパワー：１００〜２０００Ｗ
・ＣＦ_４ガスの流量：２０〜３００ｓｃｃｍ
・ＣＨＦ_３ガスの流量：０〜２００ｓｃｃｍ
・Ｏ_２ガスの流量：０〜５０ｓｃｃｍ
・Ａｒガスの流量：０〜５００ｓｃｃｍ
第２の工程
・プロセスガスの圧力：２０〜２５０ｍＴｏｒｒ
・下部ＲＦパワー：１００〜１０００Ｗ
・ＣＨ_２Ｆ_２ガスの流量：１０〜３００ｓｃｃｍ
・Ｏ_２ガスの流量：０〜１００ｓｃｃｍ
・Ａｒガスの流量：０〜５００ｓｃｃｍ

本実施例において、第１の工程では、フッ素原子の数が水素原子の数の３.４倍以上となっており、第２の工程では、フッ素原子の数が水素原子の数と等しくなっている。つまり、第１の工程において、フッ素原子の数が水素原子の数の１．５倍よりも多く、第２の工程において、フッ素原子の数が水素原子の数の１．５倍以下となっている。上述の条件において、第１の工程は、第２の工程よりも反応生成物の堆積が少なかった。また、第２の工程は、第１の工程よりも絶縁膜１４０に対する絶縁膜１５０のエッチングの選択比が高かった。具体的には、第１の工程における絶縁膜１４０に対する絶縁膜１５０のエッチングの選択比は、１．５以下であった。また、第２の工程における絶縁膜１４０に対する絶縁膜１５０のエッチング選択比は、４以上であった。

上述のように、第１の工程と第２の工程とで、エッチングガスが、異なる組成のフルオロハイドロカーボンを含んでいてもよい。また、上述のように、第１の工程において、エッチングガスが、フルオロカーボン（Ｃ_ｘＦ_ｙ）などのフッ素原子を含むガスをさらに含んでいてもよい。例えば、第１の工程と第２の工程とで、同じ組成のフルオロハイドロカーボンを用いる場合、第１の工程において、エッチングガスにＣ_ｘＦ_ｙなどのフッ素原子を含むガスを追加することによって、水素原子に対するフッ素原子の数を相対的に多くしてもよい。また、第２の工程において、Ｈ_２を添加ガスとして導入することによって、フッ素原子に対する水素原子の数を相対的に多くしてもよい。絶縁膜１５０のサイドウォール１７１の形成後、ドライアッシングおよび洗浄処理を実施し、図１（ｂ）に示すように、レジストパターン１６１を除去した。

レジストパターン１６１の除去後、ゲート電極１３１および絶縁膜１５０のサイドウォール１７１をマスクとして、ｎ型ＭＯＳトランジスタ領域にはＰ^＋、Ａs^＋を注入し、ｐ型ＭＯＳトランジスタ領域にはＢ^＋、ＢＦ_２ ^＋を注入する。上述のように、イオン注入をしない領域には、レジストパターンを形成し、それぞれのイオン注入を行った。イオン注入後、８００〜１０５０℃で１０〜１２０秒の熱処理を実施し、注入したイオンの活性化を行った。

次いで、絶縁膜１４０のうちドライエッチングの工程で露出した部分を、希フッ酸を用いたウエットエッチングによってエッチングした。この工程によって、基板１１０の表面を露出させると共に、ゲート電極１３１の側面に絶縁膜１４０と絶縁膜１５０とから形成された酸化シリコンと窒化シリコンの２層で構成させたサイドウォール１７０が形成された。

ウエットエッチングの工程によって基板１１０の一部を露出させた後、基板１１０を覆うように４〜１２ｎｍの厚みを有するＣｏを成膜した。Ｃｏの成膜後、４００〜９００℃で熱処理することによってシリサイド化し、基板１１０およびゲート電極１３１の露出表面層にＣｏＳｉのシリサイド層１８１を形成した。シリサイド層１８１の形成後、硫酸を含む薬液を用いたウエットエッチングによって、絶縁膜１４０、１５０上の未反応のＣｏを除去した。図１（ｃ）は、未反応のＣｏを除去したときの状態を示す。

シリサイド層１８１の形成後、絶縁膜１９０を形成した。絶縁膜１９０は、２０〜８０ｎｍの窒化シリコンと、２００〜１０００ｎｍの酸化シリコンと、の積層構造とした。次いで、図１（ｄ）に示すように、厚み、２００〜８００ｎｍ、パターン幅、７０〜２５０ｎｍのレジストパターンを用いてドライエッチングを実施し、シリサイド層１８１とのコンタクトパターン１９１を形成した。コンタクトパターン１９１形成後、適宜、配線パターン（不図示）の形成やカラーフィルタ（不図示）の形成などを行い、半導体装置１００が完成した。

以上、本発明に係る実施形態および実施例を示したが、本発明はこれらの実施形態および実施例に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。

１００：半導体装置、１１０：基板、１３１：ゲート電極、１４０，１５０：絶縁膜

Claims (16)

1. 半導体装置の製造方法であって、
   ゲート電極が形成された基板の上に、前記ゲート電極を覆うように第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜の上に、シリコンおよび窒素を含む第２の絶縁膜を形成する工程と、
   フッ素および水素を含むエッチングガスを用いて前記第２の絶縁膜をエッチングし、前記第２の絶縁膜のうち前記ゲート電極の側面を覆っている部分を残しつつ前記第１の絶縁膜を露出させる第１のエッチング工程と、
   前記第１の絶縁膜のうち前記第１のエッチング工程で露出した部分をエッチングする第２のエッチング工程と、を含み、
   前記第１のエッチング工程は、第１の工程と、前記第１の工程の後に行われる第２の工程と、を含み、
   前記第１の工程は、前記第２の工程よりも反応生成物の堆積が少なく、
   前記第２の工程は、前記第１の工程よりも前記第１の絶縁膜に対する前記第２の絶縁膜のエッチングの選択比が高いことを特徴とする製造方法。
2. 前記第１の工程において、前記エッチングガスに含まれるフッ素原子の数が、水素原子の数の１．５倍よりも多く、
   前記第２の工程において、前記エッチングガスに含まれるフッ素原子の数が、水素原子の数の１．５倍以下であることを特徴とする請求項１に記載の製造方法。
3. 半導体装置の製造方法であって、
   ゲート電極が形成された基板の上に、前記ゲート電極を覆うように第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜の上に、シリコンおよび窒素を含む第２の絶縁膜を形成する工程と、
   フッ素および水素を含むエッチングガスを用いて前記第２の絶縁膜をエッチングし、前記第２の絶縁膜のうち前記ゲート電極の側面を覆っている部分を残しつつ前記第１の絶縁膜を露出させる第１のエッチング工程と、
   前記第１の絶縁膜のうち前記第１のエッチング工程で露出した部分をエッチングする第２のエッチング工程と、を含み、
   前記第１のエッチング工程は、第１の工程と、前記第１の工程の後に行われる第２の工程と、を含み、
   前記第１の工程において、前記エッチングガスに含まれるフッ素原子の数が、水素原子の数の１．５倍よりも多く、
   前記第２の工程において、前記エッチングガスに含まれるフッ素原子の数が、水素原子の数の１．５倍以下であることを特徴とする製造方法。
4. 前記エッチングガスが、フルオロハイドロカーボン（ＣＨ_ｘＦ_ｙ）を含むことを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
5. 前記第１の工程と前記第２の工程とで、前記エッチングガスが、異なる組成のフルオロハイドロカーボンを含むことを特徴とする請求項１乃至４の何れか１項に記載の製造方法。
6. 前記第１の工程において、前記エッチングガスが、フルオロカーボン（Ｃ_ｘＦ_ｙ）をさらに含むことを特徴とする請求項４または５に記載の製造方法。
7. 前記第２の工程において、前記第１の絶縁膜に対する前記第２の絶縁膜のエッチングの選択比が４以上であることを特徴とする請求項１乃至６の何れか１項に記載の製造方法。
8. 前記第１のエッチング工程は、前記第１の工程において、前記第１の絶縁膜のうち少なくとも一部が露出したことを検出する工程を含み、
   前記第１の絶縁膜のうち少なくとも一部が露出したことを検出したことに応じて、前記第１の工程から前記第２の工程に切り替えることを特徴とする請求項１乃至７の何れか１項に記載の製造方法。
9. 前記第２の工程において、前記第１の絶縁膜が、エッチングストッパとして機能することを特徴とする請求項１乃至８の何れか１項に記載の製造方法。
10. 前記第１の絶縁膜が、酸化シリコンであることを特徴とする請求項１乃至９の何れか１項に記載の製造方法。
11. 前記第１のエッチング工程の前に、前記第２の絶縁膜の上にレジストパターンを形成する工程をさらに含み、
    前記基板のうち前記レジストパターンによって覆われる部分に、光電変換部を含む複数の画素のうち少なくとも一部が形成されていることを特徴とする請求項１乃至１０の何れか１項に記載の製造方法。
12. 前記レジストパターンが、前記基板のうち８０％以上を覆うことを特徴とする請求項１１に記載の製造方法。
13. 前記基板は、それぞれが１つのチップを構成する複数のチップ領域を含み、
    前記レジストパターンが、前記複数のチップ領域のそれぞれのチップ領域のうち８０％以上を覆うことを特徴とする請求項１１または１２に記載の製造方法。
14. 前記第２のエッチング工程が、前記第１の絶縁膜のうち露出した部分をウエットエッチングすることを特徴とする請求項１乃至１３の何れか１項に記載の製造方法。
15. 前記第２のエッチング工程の後、前記基板および前記ゲート電極のうち前記第２のエッチング工程によって露出した部分をシリサイド化する工程をさらに含むことを特徴とする請求項１４に記載の製造方法。
16. 前記基板のうち前記第２のエッチング工程によって露出した部分が、トランジスタのソースまたはドレインを構成することを特徴とする請求項１４または１５に記載の製造方法。

Images