[go: up one dir, main page]

CN107978514A - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN107978514A
CN107978514A CN201610919492.3A CN201610919492A CN107978514A CN 107978514 A CN107978514 A CN 107978514A CN 201610919492 A CN201610919492 A CN 201610919492A CN 107978514 A CN107978514 A CN 107978514A
Authority
CN
China
Prior art keywords
layer
transistor
opening
barrier layer
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610919492.3A
Other languages
English (en)
Other versions
CN107978514B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610919492.3A priority Critical patent/CN107978514B/zh
Publication of CN107978514A publication Critical patent/CN107978514A/zh
Application granted granted Critical
Publication of CN107978514B publication Critical patent/CN107978514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P76/2041—

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种晶体管及其形成方法，形成方法包括：形成包括核心区和外围区的衬底；在核心区和外围区衬底上分别形成第一伪栅结构和第二伪栅结构，第一伪栅结构包括第一栅氧化层和第一伪栅电极层，第二伪栅结构包括第二栅氧化层和第二伪栅电极层；去除第一伪栅电极层和第二伪栅电极层，在伪栅结构之间衬底上的介质层中形成第一开口和第二开口；形成覆盖第一开口侧壁、底部和核心区介质层的第一阻挡层，以及覆盖第二开口侧壁、底部和外围区介质层的第二阻挡层；形成填充满第二开口且覆盖外围区的光阻图形；去除第一栅氧化层和第一阻挡层；去除光阻图形；去除第二阻挡层；在第一开口内和第二开口内形成栅极结构。所述形成方法可以提高晶体管的电学性能。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种晶体管及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件比栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应。
鳍式场效应管按照功能区分主要分为核心(Core)器件和输入输出(Input andOutput,I/O)器件。核心器件包括核心MOS器件，输入输出器件包括输入输出MOS器件。通常情况下，输入输出器件工作电压比核心器件工作电压大的多。为防止电击穿等问题，当器件工作电压越大时，要求器件栅介质层厚度越厚，因此，输入输出器件栅介质层的厚度通常大于核心器件的栅介质层的厚度。
但是，现有技术形成的晶体管的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，提高晶体管的电学性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：形成衬底，所述衬底包括用于形成核心器件的核心区和用于形成输入输出器件的外围区；在所述衬底上形成多个伪栅结构，位于核心区衬底上的为第一伪栅结构，位于外围区衬底上的为第二伪栅结构，其中，所述第一伪栅结构包括第一栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；在所述第一伪栅结构和第二伪栅结构之间的衬底上形成介质层；去除所述第一伪栅电极层和第二伪栅电极层，在所述介质层中形成露出第一栅氧化层的第一开口和露出第二栅氧化层的第二开口；形成覆盖第一开口侧壁和底部、第二开口侧壁和底部以及介质层的阻挡层，位于核心区的为第一阻挡层，位于外围区的为第二阻挡层；形成填充满第二开口且覆盖外围区的光阻图形；以所述光阻图形为掩膜，去除所述第一栅氧化层和第一阻挡层；去除所述光阻图形；去除所述光阻图形后，去除第二阻挡层，露出第二开口底部的第二栅氧化层；在所述第一开口和第二开口中形成金属层，位于第一开口中的所述金属层用于构成第一栅极结构；位于第二开口中的所述第二栅氧化层和所述金属层用于构成第二栅极结构。
可选的，所述阻挡层为氧化层。
可选的，所述阻挡层为氧化硅层。
可选的，所述氧化硅层的制备方法为原子层沉积。
可选的，所述原子层沉积的工艺参数为：生长温度为80-300℃，腔室压强为5mTorr-20Torr，生长时间为5-100个循环。
可选的，所述阻挡层的厚度为
可选的，所述去除第一栅氧化层和第一阻挡层的步骤包括：采用SiCoNi刻蚀工艺或者稀释的氢氟酸溶液进行去除步骤。
可选的，所述SiCoNi刻蚀工艺的工艺参数包括：氦气的气体流量为600sccm至2000sccm，三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为200sccm至500sccm，腔室压强为2Torr至10Torr，工艺时间为20s至400s。
可选的，所述氢氟酸溶液中氢氟酸的体积浓度百分比为0.05％-0.2％。
可选的，所述去除光阻图形的步骤包括：采用灰化工艺去除所述光阻图形。
可选的，所述形成方法还包括：在去除第二阻挡层之前，在所述第一开口底部形成牺牲层；去除第二阻挡层的步骤中，还去除所述第一开口底部的牺牲层。
可选的，所述牺牲层为氧化硅层。
可选的，所述牺牲层的厚度为
可选的，所述去除牺牲层和第二阻挡层的步骤包括：采用稀释的氢氟酸溶液进行去除步骤。
可选的，在形成所述第一开口和第二开口之后，对第一开口露出的第一栅氧化层和第二开口露出的第二栅氧化层进行掺氮处理。
相应的，本发明提供一种采用前述形成方法所形成的晶体管。
相应的，本发明还提供一种晶体管，包括：衬底，包括具有核心器件的核心区、以及具有输入输出器件的外围区；位于所述衬底上的介质层，所述介质层内具有贯穿所述核心区介质层的第一开口、以及贯穿所述外围区介质层的第二开口；第一栅氧化层，位于所述第一开口底部；第二栅氧化层，位于所述第二开口底部；位于所述第一开口侧壁、第一栅氧化层上、第二开口侧壁、第二栅氧化层上、以及所述介质层顶部的阻挡层，位于所述核心区的阻挡层为第一阻挡层，位于外围区的阻挡层为第二阻挡层。
可选的，所述阻挡层为氧化层。
可选的，所述阻挡层为氧化硅层。
可选的，所述阻挡层的厚度为
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的晶体管的形成方法，通过在第一开口侧壁和底部、以及第二开口侧壁和底部形成阻挡层，再形成填充满第二开口且覆盖外围区的光阻图形，在去除光阻图形之后再将阻挡层去除，光阻残留在去除阻挡层的过程中一同被去除，从而使光阻图形去除较为彻底、不易残留，进而提高了晶体管的电学性能。
此外，由于第二栅氧化层在后续工艺中会作为第二栅极结构的一部分，所述阻挡层的形成可以减少第二栅氧化层与光阻图形发生反应，减少光阻残留，从而提高第二栅极结构的质量，进而提高晶体管的电学性能，提高器件的良率。
本发明提供一种采用上述形成方法所形成的晶体管，所述晶体管第二栅氧化层上的光阻残留较少，因此所述晶体管的电学性能可以得到提高。
本发明还提供一种晶体管，所述晶体管包括位于所述第一开口侧壁、第一栅氧化层上、第二开口侧壁、第二栅氧化层上、以及所述介质层顶部的阻挡层，在半导体制造工艺过程中，若在所述阻挡层上形成光阻图形，所述阻挡层上的光阻残留在去所述除阻挡层的过程中一同被去除，从而可以减少或避免光阻残留，进而提高了晶体管的电学性能。
附图说明
图1至图6是一种晶体管的形成方法各步骤对应的结构示意图；
图7至图17是本发明晶体管的形成方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，现有技术形成的晶体管电学性能仍有待提高。结合现有技术的形成方法，对晶体管电学性能不佳的原因进行分析。参考图1至图6，示出了一种晶体管的形成方法各步骤对应的结构示意图。所述晶体管的形成方法包括以下步骤：
参考图1，形成衬底100，所述衬底100包括核心区Ⅰ和外围区Ⅱ。所述核心区Ⅰ衬底100上具有第一鳍部110，所述外围区Ⅱ衬底100上具有第二鳍部120。
参考图2，图2是沿第一鳍部110和第二鳍部120延伸方向的剖面结构示意图，在所述衬底100上形成横跨第一鳍部110且覆盖第一鳍部110部分顶部和侧壁表面的第一伪栅结构(未标示)、横跨第二鳍部120且覆盖第二鳍部120部分顶部和侧壁表面的第二伪栅结构(未标示)。其中，所述第一伪栅结构包括位于所述第一鳍部110表面的第一栅氧化层111和位于所述第一栅氧化层111上的第一伪栅电极层112，所述第二伪栅结构包括位于所述第二鳍部120表面的第二栅氧化层121和位于所述第二栅氧化层121上的第二伪栅电极层122。
继续参考图2，在所述第一伪栅结构两侧的第一鳍部110中形成第一源漏掺杂区113，在所述第二伪栅结构两侧的第二鳍部120中形成第二源漏掺杂区123。所述衬底100上还形成覆盖所述第一伪栅结构、第二伪栅结构、第一源漏掺杂区113和第二源漏掺杂区123的介质层130。
参考图3，刻蚀去除所述第一伪栅电极层112(如图2所示)和第二伪栅电极层122(如图2所示)，在所述介质层130中形成露出第一栅氧化层111的第一开口200和露出第二栅氧化层121的第二开口210；对所述第一开口200露出的第一栅氧化层111和所述第二开口210露出的第二栅氧化层121进行等离子体氮化处理。
参考图4，形成覆盖所述外围区Ⅱ的光阻图形300，以所述光阻图形300为掩膜，刻蚀去除所述第一开口200底部的第一栅氧化层111(如图3所示)；去除所述光阻图形300。
参考图5，在所述第一开口200底部形成界面层115；在所述第一开口200底部的界面层115上、第一开口200侧壁和第二开口210底部的第二栅氧化层121上、第二开口210侧壁上形成栅介质层140。
参考图6，在所述第一开口200(如图5所示)和第二开口210(如图5所示)内填充满金属形成金属层150，所述核心区Ⅰ的界面层115、栅介质层140和金属层150构成第一栅极结构116，所述外围区Ⅱ的第二栅氧化层121、栅介质层140和金属层150构成第二栅极结构126。
现有技术晶体管的形成方法中，对第二栅氧化层121进行等离子体氮化处理，提高了晶体管与时间相关电介质击穿的可靠性性能，但是，当第二栅氧化层121的含氮量较高(例如超过15％)时，第二栅氧化层121中的氨基容易与光阻图形300发生反应，因此，在去除光阻图形300的过程中，与氨基发生反应的光阻图形300难以被去除，从而造成光阻残留，进而影响晶体管的电学性能。
此外，第二栅氧化层121中的氨基与光阻图形300发生反应，光阻残留容易留在第二栅氧化层121的表面，形成于第二栅氧化层121上的栅介质层140性能将受到影响，从而影响晶体管的电学性能。
为了解决上述技术问题，本发明提供一种晶体管的形成方法，包括：形成衬底，所述衬底包括核心区和外围区；在衬底上形成多个伪栅结构，位于核心区衬底上的为第一伪栅结构，位于外围区衬底上的为第二伪栅结构，其中，所述第一伪栅结构包括第一栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；在所述第一伪栅结构和第二伪栅结构之间的衬底上形成介质层；去除所述第一伪栅电极层和第二伪栅电极层，在所述介质层中形成露出第一栅氧化层的第一开口和露出第二栅氧化层的第二开口；形成覆盖第一开口侧壁和底部、第二开口侧壁和底部以及介质层的阻挡层，位于核心区的为第一阻挡层，位于外围区的为第二阻挡层；形成填充满第二开口且覆盖外围区的光阻图形；以所述光阻图形为掩膜，去除所述第一栅氧化层和第一阻挡层；去除所述光阻图形；去除所述光阻图形后，去除第二阻挡层，露出第二开口底部的第二栅氧化层；在所述第一开口和第二开口中形成金属层，位于第一开口中的所述金属层用于构成第一栅极结构；位于第二开口中的所述第二栅氧化层和所述金属层用于构成第二栅极结构。
本发明中，通过在第二开口侧壁和底部以及介质层上形成阻挡层，再形成填充满第二开口且覆盖外围区的光阻图形，在去除光阻图形之后再将阻挡层去除，光阻残留在去除阻挡层的过程中一同被去除，从而使光阻图形去除较为彻底、不易残留，进而提高了晶体管的电学性能。
此外，由于第二栅氧化层在后续工艺中会作为第二栅极结构的一部分，所述阻挡层的形成可以减少第二栅氧化层与光阻图形发生反应，从而提高第二栅极结构的质量，进而提高晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图17是本发明晶体管的形成方法一实施例中各步骤对应结构示意图。本实施例以鳍式场效应晶体管为例。但需要说明的是，本发明的形成方法还可以用于其它半导体器件。
结合参考图7和图8，分别示出了晶体管的立体图以及沿AA1(如图7所示)方向的剖面结构示意图，形成衬底400，所述衬底400包括用于形成核心器件的核心区Ⅰ(参考图8)和用于形成输入输出器件的外围区Ⅱ(参考图8)。
本实施例中，所述核心区Ⅰ衬底400上具有第一鳍部410，所述外围区Ⅱ衬底400上具有第二鳍部420。
所述衬底400的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底400还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部410和第二鳍部420的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底400为硅衬底，所述第一鳍部410和第二鳍部420的材料为硅。
具体地，形成所述衬底400的步骤包括：提供初始基底，在所述初始基底上形成硬掩膜层(图未示出)；以所述硬掩膜层为掩膜，刻蚀所述初始基底，形成若干分立的凸起；所述凸起为鳍部，刻蚀后的初始基底作为衬底400，位于所述核心区Ⅰ的鳍部为第一鳍部410，位于所述外围区Ⅱ的鳍部为第二鳍部420。
需要说明的是，本实施例中，在形成所述第一鳍部410和第二鳍部420后，还在所述衬底400表面形成隔离结构401。
所述隔离结构401用于相邻鳍部之间以及核心区Ⅰ与外围区Ⅱ之间的电隔离，所述隔离结构401的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离结构401的材料为氧化硅。
本实施例中，所述隔离结构401是浅沟槽隔离结构。在其他实施例中，所述隔离结构还可以是局部硅氧化隔离结构。
参考图9，图9是沿BB1(如图7所示)方向的剖面结构示意图，在衬底400上形成多个伪栅结构，位于核心区Ⅰ衬底400上的为第一伪栅结构，位于外围区Ⅱ衬底400上的为第二伪栅结构。
所述第一伪栅结构和第二伪栅结构为后续形成的第一栅极结构和第二栅极结构占据空间位置。
本实施例中，所述第一伪栅结构横跨所述第一鳍部410且覆盖所述第一鳍部410部分顶部和侧壁表面，包括第一栅氧化层411和第一伪栅电极层412，所述第二伪栅结构横跨所述第二鳍部420且覆盖所述第二鳍部420部分顶部和侧壁表面，包括第二栅氧化层421和第二伪栅电极层422。
具体地，形成所述第一伪栅结构和第二伪栅结构的步骤包括：形成覆盖所述第一鳍部410和第二鳍部420的伪栅氧化膜；在所述伪栅氧化膜上形成伪栅电极膜；对所述伪栅电极膜进行平坦化处理；在所述伪栅电极膜上形成第一图形层(未示出)；以所述第一图形层为掩膜，图形化所述伪栅电极膜和伪栅氧化膜，在所述第一鳍部410上形成第一栅氧化层411，在所述第一栅氧化层411上形成第一伪栅电极层412，所述第一伪栅电极层412横跨所述第一鳍部410。在所述第二鳍部420上形成第二栅氧化层421，在所述第二栅氧化层421上形成第二伪栅电极层422，所述第二伪栅电极层422横跨所述第二鳍部420，所述第一栅氧化层411和第一伪栅电极层412构成第一伪栅结构，所述第二栅氧化层421和第二伪栅电极层422构成第二伪栅结构；刻蚀去除所述第一图形层。
所述第一伪栅电极层412和第二伪栅电极层422的材料可以为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述第一伪栅电极层412和第二伪栅电极层422的材料为多晶硅，所述第一栅氧化层411和第二栅氧化层421的材料为氧化硅。
本实施例中，所述第一栅氧化层411和第二栅氧化层421的形成工艺为原位水汽生成氧化(ISSG，In-situ Stream Generation)工艺。
需要说明的是，形成所述第一伪栅结构和第二伪栅结构之后，所述晶体管的形成方法还包括：在所述第一伪栅结构侧壁形成第一侧壁层413，在所述第二伪栅结构侧壁形成第二侧壁层423。
所述第一侧壁层413和第二侧壁层423的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述第一侧壁层413和第二侧壁层423的材料为氮化硅。
需要说明的是，在形成第一伪栅结构和第二伪栅结构后，所述形成方法还包括：在所述第一伪栅结构两侧的第一鳍部410内形成第一源漏掺杂区(未标示)，在所述第二伪栅结构两侧的第二鳍部420内形成第二源漏掺杂区(未标示)。
具体地，所述形成第一源漏掺杂区的步骤包括：在所述第一伪栅结构两侧的第一鳍部410内形成第一应力层414，采用原位掺杂的方式在第一应力层414内形成第一源漏掺杂区；所述形成第二源漏掺杂区的步骤包括：在所述第二伪栅结构两侧的第二鳍部420内形成第二应力层424，采用原位掺杂的方式在第二应力层424内形成第二源漏掺杂区。
参考图10，在第一伪栅极结构和第二伪栅极结构之间的衬底400上形成介质层460。
本实施例中，所述介质层460位于所述隔离结构401上以及部分第一鳍部410和部分第二鳍部420上，所述介质层460还覆盖第一源漏掺杂区和第二源漏掺杂区，且所述介质层460露出第一伪栅电极层412和第二伪栅电极层422。
本实施例中，所述介质层460为叠层结构，包括位于所述衬底400上的第一介质层440，以及位于所述第一介质层440上的第二介质层450。
所述第一介质层440和所述第二介质层450的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述第一介质层440和所述第二介质层450的材料为氧化硅。
参考图11，去除所述第一伪栅电极层412(参考图10)和第二伪栅电极层422(参考图10)，在所述介质层460中形成露出第一栅氧化层411的第一开口600和露出第二栅氧化层421的第二开口610。
本实施例中，在同一道工艺步骤中，刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422。具体地，采用无掩膜刻蚀工艺刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422。
本实施例中，采用干法刻蚀工艺刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422，由于所述刻蚀工艺对所述第一伪栅电极层412和第二伪栅电极层422具有较高刻蚀选择比，从而在刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422的同时，保证所述介质层460不受损耗。
需要说明的是，本实施例中，所述晶体管的形成方法还包括：在形成所述第一开口600和第二开口610之后，对所述第一栅氧化层411和第二栅氧化层421进行掺氮处理。
所述掺氮处理用于氮化所述第一栅氧化层411和第二栅氧化层421，从而减少第一栅氧化层411和第二栅氧化层421的界面态电荷，提高第一栅氧化层411和第二栅氧化层421的表面均匀性，进而提高半导体器件的与时间相关电介质击穿可靠性性能。
具体地，本实施例中采用的掺氮处理工艺为等离子体氮化处理。
参考图12，形成覆盖第一开口600侧壁和底部、第二开口610侧壁和底部以及介质层460的阻挡层(未标示)。
其中，位于核心区Ⅰ的为第一阻挡层416，位于外围区Ⅱ的为第二阻挡层426。
所述第二阻挡层426用于减少外围区Ⅱ的光阻残留，所述第二阻挡层426还可以减少第二栅氧化层421与光阻图形发生反应，减少光阻残留，从而提高后续形成的第二栅极结构的质量，进而提高晶体管的电学性能，提高器件的良率。
相应地，所述阻挡层采用能够形成于第一栅氧化层411和第二栅氧化层421上并可以被去除的材料形成。所述阻挡层可以为氧化层，本实施例中，所述阻挡层为氧化硅层。氧化硅层比较容易形成和去除，常规的干法或湿法刻蚀均可将氧化硅层去除，因此与现有工艺具有较好地工艺兼容性，减小了工艺难度。
在本实施例中，采用原子层沉积工艺制备氧化硅层。具体的工艺参数为：生长温度为80-300℃，腔室压强为5mTorr-20Torr，生长时间为5-100个循环。采用较低温度生长氧化硅层，降低了工艺的实现难度和成本，同时较低的生长温度对晶体管其他部件的影响较小，因而对晶体管的电学性能影响也较小。
需要说明的是，如果阻挡层过薄，阻挡层难以起到较好阻挡第二栅氧化层421与光阻图形发生反应的作用，在去除光阻图形的过程中，难以减少光阻残留，进而难以提高晶体管的电学性能。如果阻挡层过厚，会增大后续去除工艺去除阻挡层的成本和难度。因此，本实施例中，所述阻挡层的厚度为
参考图13，形成填充满第二开口610(参考图12)且覆盖外围区Ⅱ的光阻图形520。
所述光阻图形520一方面在后续去除第一栅氧化层411和第一阻挡层416过程中作为掩膜，另一方面，所述光阻图形520还可以作为第二开口610底部和侧壁的保护层，防止后续去除第一栅氧化层411和第一阻挡层416过程中，去除工艺破坏第二开口610的底部和侧壁，从而破坏后续形成的第二栅极结构，进而降低晶体管的电学性能。
具体地，所述形成光阻图形520的步骤包括：将光阻旋转涂布填充满第二开口610，并覆盖外围区Ⅱ介质层460，然后对其进行软烘干，使之成为固态薄膜。接着，对涂布有光阻的晶片进行曝光和显影，形成光阻图形520。此外，为了获得更好的光刻效果，减小光刻过程中的反射，所述光阻图形520还可以包括底部抗反射层(Bottom Anti-Reflect Coating，BARC)。
需要说明的是，所述第二阻挡层426可以减少第二栅氧化层421与光阻图形520发生反应，减少光阻残留，从而提高后续形成的第二栅极结构的质量，进而提高晶体管的电学性能，提高器件的良率。
参考图14，以所述光阻图形520为掩膜，去除第一栅氧化层411(参考图13)和第一阻挡层416(参考图13)。
由于所述核心区Ⅰ用于形成核心器件，所述外围区Ⅱ用于形成输入输出器件，核心器件的工作电压比输入输出器件的工作电压小，为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，也就是说，后续形成的核心器件的栅介质层的厚度要小于输入输出器件栅介质层的厚度。为此，本实施例中，在形成栅介质层之前，去除所述第一开口600底部的第一栅氧化层411(如图13所示)，保留所述第二开口610底部的第二栅氧化层421，所述第二栅氧化层421作为后续形成第二栅极结构的一部分。
具体地，去除第一栅氧化层411和第一阻挡层416的步骤包括：采用SiCoNi刻蚀工艺或者稀释的氢氟酸溶液进行去除步骤。
本实施例中，采用SiCoNi刻蚀工艺进行去除步骤。所述SiCoNi刻蚀工艺的步骤包括：以氦气作为稀释气体，三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体去除第一阻挡层416和第一栅氧化层411，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。
具体地，所述SiCoNi刻蚀工艺的工艺参数包括：氦气的气体流量为600sccm至2000sccm，三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为200sccm至500sccm，腔室压强为2Torr至10Torr，工艺时间为20s至400s。
在其它实施例中，还可以采用氢氟酸溶液进行去除第一阻挡层和第一栅氧化层，为了达到良好的去除效果，且减小去除工艺中对晶体管造成的损伤，所述氢氟酸溶液的氢氟酸体积浓度百分比为0.05％-0.2％。
参考图15，去除所述光阻图形520(参考图14)。
本实施中，采用灰化工艺去除所述光阻图形520。具体地，灰化工艺中使用包含氧基或氧离子的等离子气体来去除光阻图形520。
在其他实施例中，还可以采用湿法清洗的方法去除所述光阻图形。
参考图16，去除所述光阻图形520后，去除第二阻挡层426(参考图15)，露出第二开口610底部的第二栅氧化层421。
所述去除第二阻挡层426的过程中，可以将第二阻挡层426表面的光阻残留和第二阻挡层426一同去除，从而减少了光阻残留，进而提高晶体管的性能。
本实施例中，所述晶体管的形成方法还包括：在去除第二阻挡层426之前，在所述第一开口600底部形成牺牲层(图未示)；去除第二阻挡层426的步骤中，还去除所述第一开口600底部的牺牲层。
在去除第二阻挡层426的过程中，所述牺牲层可以减少第一开口600底部衬底400的损伤，从而提高后续形成的第一栅极结构的质量，进而提高晶体管的电学性能，且在去除第二阻挡层426的过程中，可以将第一开口600底部的牺牲层和位于第二开口底部的第二阻挡层426一同去除，并不会增加去除工艺的复杂度，和现有的去除工艺具有很好的兼容性。
此外，由于在去除第一栅氧化层411和第一阻挡层416的过程中会在第一开口600底部衬底400上产生缺陷，因此，在所述第一开口600底部形成牺牲层还可以将缺陷氧化，后续去除牺牲层的过程中，可以将缺陷和牺牲层一同去除，从而提高了第一开口600底部衬底400的均匀性和完整性，提高了后续形成第一栅极结构的质量，进而提高晶体管的电学性能。
本实施例中，所述在第一开口600底部形成的牺牲层是氧化硅层。具体地，所述形成牺牲层的步骤包括：采用包含H2O2的溶液在第一开口600底部形成氧化硅层。
若牺牲层厚度过厚，则会过度消耗第一开口600底部的衬底400，且增大了后续去除牺牲层的成本和难度。若牺牲层过薄，则难以将第一开口600底部的缺陷完全氧化，从而难以通过后续去除牺牲层的工艺将缺陷完全去除，进而难以获得提高均匀性、完整性良好的第一开口600底部。因此，本实施例中，所述牺牲层的厚度为
需要说明的是，本实施例中，去除牺牲层和第二阻挡层426的步骤包括：采用稀释的氢氟酸溶液进行去除步骤。
为了达到良好的去除效果，且减小去除工艺中对晶体管造成的损伤，本实施例中，所述氢氟酸溶液的氢氟酸体积浓度百分比为0.05％-0.2％。
参考图17，在所述第一开口600(参考图16)和第二开口610(参考图16)中形成金属层404。
所述金属层404的材料可以为铜、钨、铝或银，本实施例中，所述金属层404为钨。
需要说明的是，所述在第一开口600和第二开口610内形成金属层404之前，所述晶体管的形成方法还包括：在第一开口600底部形成界面层418(Interlayer,IL)；在第一开口600底部的界面层418和第二开口610底部的第二栅氧化层421上形成栅介质层403。
所述位于第一开口600中的界面层418、栅介质层403和金属层404构成第一栅极结构700，所述位于第二开口中的第二栅氧化层421、栅介质层403和金属层404构成第二栅极结构701。
本实施例中，所述界面层418的材料为氧化硅，通过热氧化工艺形成。由于所述界面层418后续用于构成第一栅极结构700，因此，所述界面层418的厚度小于所述第二栅极结构的第二栅氧化层421的厚度。
所述栅介质层403包括由高K介质材料(介电系数大于3.9)形成的高K介质层。所述高K介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。本实施例中，所述栅介质层403的材料为氧化钛。
本实施例中，通过在第一开口600(如图12所示)侧壁和底部、以及第二开口610(如图12所示)侧壁和底部形成阻挡层(未标示)，再形成填充满第二开口610且覆盖外围区Ⅱ的光阻图形520(如图13所示)，在去除光阻图形520之后再将阻挡层去除，光阻残留在去除阻挡层的过程中一同被去除，从而使光阻图形520去除较为彻底、不易残留，进而提高了晶体管的电学性能；此外，由于第二栅氧化层421在后续工艺中会作为第二栅极结构701(如图17所示)的一部分，所述阻挡层的形成可以减少第二栅氧化层421与光阻图形520发生反应，减少光阻残留，从而提高第二栅极结构701的质量，进而提高晶体管的电学性能，提高器件的良率。
继续参考图17，示出了本发明晶体管一实施例的结构示意图。相应的，本发明提供一种采用前述实施例所述形成方法所形成的晶体管。
由于所述晶体管第二栅氧化层421上的光阻残留较少，因此所述晶体管的电学性能可以得到提高。
结合参考图12，示出了本发明晶体管一实施例的结构示意图。相应的，本发明还提供一种晶体管，包括：
衬底400，包括具有核心器件的核心区Ⅰ、以及具有输入输出器件的外围区Ⅱ；
位于所述衬底400上的介质层460，所述介质层460内具有贯穿所述核心区Ⅰ介质层460的第一开口600、以及贯穿所述外围区Ⅱ介质层460的第二开口610；
第一栅氧化层411，位于所述第一开口600底部；
第二栅氧化层421，位于所述第二开口610底部；
位于所述第一开口600侧壁、第一栅氧化层411上、第二开口610侧壁、第二栅氧化层421上以及所述介质层460顶部的阻挡层(未标示)，位于所述核心区Ⅰ的阻挡层为第一阻挡层416，位于外围区Ⅱ的阻挡层为第二阻挡层426。
本实施例中，所述晶体管为鳍式场效应管，因此所述衬底400上具有鳍部。具体地，所述核心区Ⅰ衬底400上具有第一鳍部410，所述外围区Ⅱ衬底400上具有第二鳍部420。
所述衬底400的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底400还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部410和第二鳍部420的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底400为硅衬底，所述第一鳍部410和第二鳍部420的材料为硅。
需要说明的是，本实施例中，所述晶体管还包括：位于相邻所述鳍部之间衬底400上的隔离结构401。
所述隔离结构401用于对相邻鳍部之间以及核心区Ⅰ与外围区Ⅱ之间起到电隔离作用，所述隔离结构401的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离结构401的材料为氧化硅。
本实施例中，所述隔离结构401是浅沟槽隔离结构。在其他实施例中，所述隔离结构还可以是局部硅氧化隔离结构。
本实施例中，所述介质层460位于所述隔离结构401上以及部分第一鳍部410和部分第二鳍部420上。
本实施例中，所述介质层460为叠层结构，包括位于所述衬底400上的第一介质层440，以及位于所述第一介质层440上的第二介质层450。
所述第一介质层440和所述第二介质层450的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述第一介质层440和所述第二介质层450的材料为氧化硅。
本实施例中，所述第一栅氧化层411和第二栅氧化层42的材料为氧化硅。其中，所述第二栅氧化层421用于作为所述外围区Ⅱ晶体管的栅极结构的一部分。
在半导体制造过程中，若在所述外围区Ⅱ形成光阻图形，所述外围区Ⅱ容易有光阻残留，而去除所述阻挡层的同时还可以去除光阻残留，因此所述第二阻挡层426用于减少外围区Ⅱ的光阻残留；所述第二阻挡层426还可以减少所述第二栅氧化层421与光阻图形发生反应，减少光阻残留，从而提高所述外围区Ⅱ栅极结构的质量，进而提高晶体管的电学性能，提高器件的良率。
所述阻挡层的材料设置为：易于形成于所述第一栅氧化层411和第二栅氧化层421上且易于被去除的材料。所述阻挡层可以为氧化层，本实施例中，所述阻挡层为氧化硅层。氧化硅层较容易形成和去除，常规的干法或湿法刻蚀均可将氧化硅层去除，因此与现有工艺具有较好地工艺兼容性，减小了工艺难度。
需要说明的是，所述阻挡层的厚度不宜过小，也不宜过大。如果阻挡层的厚度过小，所述阻挡层难以较好地起到阻挡第二栅氧化层421与光阻图形发生反应的作用，在去除光阻图形的过程中，难以减少光阻残留，进而导致难以提高晶体管的电学性能；如果阻挡层的厚度过大，则容易增加去除所述阻挡层的成本和工艺难度。因此，本实施例中，所述阻挡层的厚度为
本实施例提供了一种晶体管，所述晶体管包括位于所述第一开口600侧壁、第一栅氧化层411上、第二开口610侧壁、第二栅氧化层421上、以及所述介质层460顶部的阻挡层(未标示)，在半导体制造工艺过程中，若在所述阻挡层上形成光阻图形，所述阻挡层上的光阻残留在去所述除阻挡层的过程中一同被去除，从而可以减少或避免光阻残留，进而提高了晶体管的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：
形成衬底，所述衬底包括用于形成核心器件的核心区和用于形成输入输出器件的外围区；
在所述衬底上形成多个伪栅结构，位于核心区衬底上的为第一伪栅结构，位于外围区衬底上的为第二伪栅结构，其中，所述第一伪栅结构包括第一栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；
在所述第一伪栅结构和第二伪栅结构之间的衬底上形成介质层；
去除所述第一伪栅电极层和第二伪栅电极层，在所述介质层中形成露出第一栅氧化层的第一开口和露出第二栅氧化层的第二开口；
形成覆盖第一开口侧壁和底部、第二开口侧壁和底部以及介质层的阻挡层，位于核心区的为第一阻挡层，位于外围区的为第二阻挡层；
形成填充满第二开口且覆盖外围区的光阻图形；
以所述光阻图形为掩膜，去除所述第一栅氧化层和第一阻挡层；
去除所述光阻图形；
去除所述光阻图形后，去除第二阻挡层，露出第二开口底部的第二栅氧化层；
在所述第一开口和第二开口中形成金属层，位于第一开口中的所述金属层用于构成第一栅极结构；位于第二开口中的所述第二栅氧化层和所述金属层用于构成第二栅极结构。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述阻挡层为氧化层。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述阻挡层为氧化硅层。
4.如权利要求3所述的晶体管的形成方法，其特征在于，所述氧化硅层的制备方法为原子层沉积。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述原子层沉积的工艺参数为：生长温度为80-300℃，腔室压强为5mTorr-20Torr，生长时间为5-100个循环。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述阻挡层的厚度为
7.如权利要求1所述的晶体管的形成方法，其特征在于，所述去除第一栅氧化层和第一阻挡层的步骤包括：采用SiCoNi刻蚀工艺或者稀释的氢氟酸溶液进行去除步骤。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述SiCoNi刻蚀工艺的工艺参数包括：氦气的气体流量为600sccm至2000sccm，三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为200sccm至500sccm，腔室压强为2Torr至10Torr，工艺时间为20s至400s。
9.如权利要求7所述的晶体管的形成方法，其特征在于，所述氢氟酸溶液中氢氟酸的体积浓度百分比为0.05％-0.2％。
10.如权利要求1所述的晶体管的形成方法，其特征在于，所述去除光阻图形的步骤包括：采用灰化工艺去除所述光阻图形。
11.如权利要求1所述的晶体管的形成方法，其特征在于，所述形成方法还包括：在去除第二阻挡层之前，在所述第一开口底部形成牺牲层；
去除第二阻挡层的步骤中，还去除所述第一开口底部的牺牲层。
12.如权利要求11所述的晶体管的形成方法，其特征在于，所述牺牲层为氧化硅层。
13.如权利要求11所述的晶体管的形成方法，其特征在于，所述牺牲层的厚度为
14.如权利要求11所述的晶体管的形成方法，其特征在于，所述去除牺牲层和第二阻挡层的步骤包括：采用稀释的氢氟酸溶液进行去除步骤。
15.如权利要求1所述的晶体管的形成方法，其特征在于，在形成所述第一开口和第二开口之后，对第一开口露出的第一栅氧化层和第二开口露出的第二栅氧化层进行掺氮处理。
16.一种如权利要求1至15任一项形成方法所形成的晶体管。
17.一种晶体管，其特征在于，包括：
衬底，包括具有核心器件的核心区、以及具有输入输出器件的外围区；
位于所述衬底上的介质层，所述介质层内具有贯穿所述核心区介质层的第一开口、以及贯穿所述外围区介质层的第二开口；
第一栅氧化层，位于所述第一开口底部；
第二栅氧化层，位于所述第二开口底部；
位于所述第一开口侧壁、第一栅氧化层上、第二开口侧壁、第二栅氧化层上、以及所述介质层顶部的阻挡层，位于所述核心区的阻挡层为第一阻挡层，位于外围区的阻挡层为第二阻挡层。
18.如权利要求17所述的晶体管，其特征在于，所述阻挡层为氧化层。
19.如权利要求17所述的晶体管，其特征在于，所述阻挡层为氧化硅层。
20.如权利要求17所述的晶体管，其特征在于，所述阻挡层的厚度为
CN201610919492.3A 2016-10-21 2016-10-21 晶体管及其形成方法 Active CN107978514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610919492.3A CN107978514B (zh) 2016-10-21 2016-10-21 晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610919492.3A CN107978514B (zh) 2016-10-21 2016-10-21 晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN107978514A true CN107978514A (zh) 2018-05-01
CN107978514B CN107978514B (zh) 2020-09-08

Family

ID=62004489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610919492.3A Active CN107978514B (zh) 2016-10-21 2016-10-21 晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN107978514B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933104A (zh) * 2017-05-22 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109285809B (zh) * 2017-07-20 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN111863609A (zh) * 2019-04-30 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114512542A (zh) * 2022-01-27 2022-05-17 上海华力集成电路制造有限公司 一种改善io栅氧损伤的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019338A (ko) * 2005-08-12 2007-02-15 동부일렉트로닉스 주식회사 반도체 장치의 게이트 유전막 형성 방법
CN104217954A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104253029A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105336589A (zh) * 2014-05-27 2016-02-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019338A (ko) * 2005-08-12 2007-02-15 동부일렉트로닉스 주식회사 반도체 장치의 게이트 유전막 형성 방법
CN104217954A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104253029A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105336589A (zh) * 2014-05-27 2016-02-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933104A (zh) * 2017-05-22 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108933104B (zh) * 2017-05-22 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109285809B (zh) * 2017-07-20 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN111863609A (zh) * 2019-04-30 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863609B (zh) * 2019-04-30 2023-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114512542A (zh) * 2022-01-27 2022-05-17 上海华力集成电路制造有限公司 一种改善io栅氧损伤的方法

Also Published As

Publication number Publication date
CN107978514B (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US10978350B2 (en) Structure and method for metal gates with roughened barrier layer
US9761684B2 (en) Method and structure for metal gates
CN101154665B (zh) 半导体器件的制造方法
CN110648919A (zh) 带有凹口的栅极结构制造
CN107039272B (zh) 鳍式晶体管的形成方法
CN107591362B (zh) 半导体结构及其形成方法
CN106684144A (zh) 半导体结构的制造方法
CN107731738A (zh) 半导体结构的形成方法
CN108695254B (zh) 半导体结构及其形成方法
CN106876274A (zh) 晶体管的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN108807377B (zh) 半导体器件及其形成方法
CN106847694B (zh) 半导体器件的形成方法
CN107978514B (zh) 晶体管及其形成方法
CN109309088B (zh) 半导体结构及其形成方法
CN112151382B (zh) 半导体结构及其形成方法
CN107045981B (zh) 半导体结构的形成方法
CN106653693B (zh) 改善核心器件和输入输出器件性能的方法
CN107275213A (zh) 半导体结构的制造方法
CN105826364A (zh) 晶体管及其形成方法
CN108022881B (zh) 晶体管及其形成方法
CN107799409B (zh) 半导体结构的形成方法
CN111415906A (zh) 半导体结构及其形成方法
CN112750702B (zh) 半导体器件的形成方法
CN109103252B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant