JP2018129481A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018129481A JP2018129481A JP2017023321A JP2017023321A JP2018129481A JP 2018129481 A JP2018129481 A JP 2018129481A JP 2017023321 A JP2017023321 A JP 2017023321A JP 2017023321 A JP2017023321 A JP 2017023321A JP 2018129481 A JP2018129481 A JP 2018129481A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- contact plug
- slit
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/20—
-
- H10W20/084—
-
- H10W20/038—
-
- H10W20/056—
-
- H10W20/069—
-
- H10W20/0698—
-
- H10W20/074—
-
- H10W20/082—
-
- H10W20/089—
-
- H10W20/42—
-
- H10W20/43—
-
- H10W20/435—
-
- H10W20/4421—
-
- H10W20/4441—
-
- H10W72/90—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Geometry (AREA)
Abstract
【課題】半導体装置の動作特性を向上させる。【解決手段】半導体装置は、半導体基板SUB上に形成されたコンタクトプラグPLと、コンタクトプラグPLの上面に接続するメタル配線MLaと、メタル配線MLaに形成されたスリットSLと、を有している。そして、平面視におけるX方向において、コンタクトプラグPLはメタル配線MLaの端部に形成され、かつ、スリットSLはコンタクトプラグPLから離れた位置に形成されており、メタル配線MLaの端部の上面の端からスリットSLの上面までのX方向の距離L2は、コンタクトプラグPLの上面のX方向の第1プラグ径P1の1倍以上、かつ、2倍以下である。【選択図】図2
Description
本発明は半導体装置に関し、例えばダマシンプロセス(Damascene Process)により形成されるメタル配線を有する半導体装置に好適に利用できるものである。
コンタクトプラグの下面と反対側の端部である上面は、層間絶縁膜の主面から突出しており、コンタクトプラグの上部には、コンタクトプラグの突出部を覆うようにキャパシタ下部電極が中心をずらして配設された半導体集積回路が特開2002−343861号公報(特許文献1)に記載されている。
ダマシンプロセスにより形成されるメタル配線では、大規模集積回路(Large Scale Integration:LSI)の微細化に伴い、メタル配線と、そのメタル配線の端部に位置するコンタクトプラグとの接触面積の確保が難しくなり、コンタクト抵抗が増加して、半導体装置の動作特性が劣化するという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、半導体基板上に形成されたコンタクトプラグと、コンタクトプラグの上面に接続するメタル配線と、メタル配線に形成されたスリットと、を有している。そして、平面視における第1方向において、コンタクトプラグはメタル配線の端部に形成され、かつ、スリットはコンタクトプラグから離れた位置に形成されており、メタル配線の端部の上面の端からスリットの上面までの第1方向の距離は、コンタクトプラグの上面の第1方向の第1径の1倍以上、かつ、2倍以下である。
一実施の形態によれば、半導体装置の動作特性を向上することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材(部位)が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
また、以下の実施の形態において、窒化シリコンというときは、Si3N4は勿論であるが、それのみではなく、シリコンの窒化物で類似組成(例えば化学量論的組成からずれた組成)を含むものとする。また、酸化シリコンというときは、SiO2は勿論であるが、それのみでなく、シリコンの酸化物で類似組成(例えば化学量論的組成からずれた組成)を含むものとする。他の材料についても同様に類似組成(例えば化学量論的組成からずれた組成)を含むものとする。また、以下の実施の形態においては、窒化シリコンを「SiN」、酸化シリコンを「SiO2」と記載する。他の材料についても同様に化学記号で記載し、例えば銅を「Cu」、タングステンを「W」、シリコンを「Si」、チタンを「Ti」、タンタルを「Ta」、窒化チタンを「TiN」、窒化タンタルを「TaN」などと記載する場合もある。
また、以下の実施の形態においては、説明上の方向として、X方向、Y方向およびZ方向を用いる。X方向はメタル配線の配線幅方向であり、Y方向はメタル配線の配線長方向であり、X方向とY方向とは互いに直交し、水平面を構成する方向である。Z方向は水平面に対して鉛直の方向である。
(課題の詳細)
本実施の形態によるメタル配線の特徴および効果がより明確となると思われるため、まず、本発明者によって見出されたダマシンプロセスにより形成されたメタル配線の改善の余地について、図5(a)および(b)を用いて説明する。図5(a)は、比較例による設計上のメタル配線およびコンタクトプラグを示す平面図である。図5(b)は、比較例による仕上がり上のメタル配線およびコンタクトプラグを示す断面図であり、図5(a)のB−B´線に沿った断面図に相当する。
本実施の形態によるメタル配線の特徴および効果がより明確となると思われるため、まず、本発明者によって見出されたダマシンプロセスにより形成されたメタル配線の改善の余地について、図5(a)および(b)を用いて説明する。図5(a)は、比較例による設計上のメタル配線およびコンタクトプラグを示す平面図である。図5(b)は、比較例による仕上がり上のメタル配線およびコンタクトプラグを示す断面図であり、図5(a)のB−B´線に沿った断面図に相当する。
図5(a)および(b)を用いて説明するメタル配線MRa,MRbとは、シングルダマシン法により形成され、下層に位置するコンタクトプラグ(プラグ、プラグ電極、埋め込みプラグなどとも言う。)PLと電気的に接続する配線であって、例えば後述の図1に示す半導体装置においては、第1層目の配線M1に相当する。
ところで、メタル配線MRa,MRbおよびコンタクトプラグPLを実際に形成すると、設計上の形状と仕上がり上の形状とが互いに異なることがある。例えば設計上の平面視におけるコンタクトプラグPLの形状は四角形であるが、実際にコンタクトプラグPLを形成すると、ラウンディング現象によりコンタクトプラグPLが埋め込まれる接続孔CT1の角部が丸くなるため、仕上がり上の平面視におけるコンタクトプラグPLの形状は円形になる。また、例えばメタル配線MRa,MRbが埋め込まれる配線溝LT1およびコンタクトプラグPLが埋め込まれる接続孔CT1は鉛直に加工することが難しく、実際に配線溝LT1および接続孔CT1を形成すると、これらの側壁は傾斜を有する。
そこで、図5(a)では、平面視における設計上のメタル配線MRa,MRbおよびコンタクトプラグPLを示し、図5(b)では、断面視における仕上がり上のメタル配線MRa,MRbおよびコンタクトプラグPLを示している。
なお、平面視における設計上のメタル配線MRa,MRbの側面位置と、断面視における仕上がり上のメタル配線MRa,MRbのZ方向(メタル配線MRa,MRbの上面に対して鉛直の方向)の側面中間位置とがほぼ一致することから、図5(a)に示すメタル配線MRa,MRbは、図5(b)に示すメタル配線MRa,MRbのZ方向の中間位置を平面に切断した図とも言える。同様に、平面視における設計上のコンタクトプラグPLの側面位置と、断面視における仕上がり上のコンタクトプラグPLのZ方向(コンタクトプラグPLの上面に対して鉛直の方向)の側面中間位置とがほぼ一致することから、図5(a)に示すコンタクトプラグPLは、図5(b)に示すコンタクトプラグPLのZ方向の中間位置を平面に切断した図とも言える。
また、各寸法には、設計寸法と仕上がり寸法とがあるが、特に、そうでない旨明示された場合を除き、各寸法は、仕上がり寸法のことを言う。
図5(a)および(b)に示すように、半導体基板SUBの主面に形成された半導体素子(図示は省略)を覆うように層間絶縁膜IF1が形成されており、層間絶縁膜IF1の上面から下面まで貫通して、半導体素子などと電気的に接続するコンタクトプラグPLが形成されている。コンタクトプラグPLは、層間絶縁膜IF1に形成された接続孔CT1の内部に埋め込まれた、例えばWを主成分とする導電膜からなる。
さらに、層間絶縁膜IF1上には、ストッパ絶縁膜IF2および配線形成用の絶縁膜IF3が順次形成されている。ストッパ絶縁膜IF2は、Cuの拡散を防止する保護膜としての機能を有する材料である。絶縁膜IF3は、メタル配線MRa,MRbを絶縁分離する機能を有する材料である。
絶縁膜IF3の上面からストッパ絶縁膜IF2の下面まで貫通して、ダマシンプロセスにより、コンタクトプラグPLと電気的に接続するメタル配線MRa,MRbが形成されている。メタル配線MRa,MRbは、ストッパ絶縁膜IF2および絶縁膜IF3に形成された配線溝LT1の内部に埋め込まれた、例えばCuを主成分とする導電膜からなる。
しかしながら、ダマシンプロセスにより形成されるメタル配線MRa,MRbには、以下に説明する改善の余地が存在する。
すなわち、メタル配線MRa,MRbの配線幅が大きくなるに従って、そのメタル配線MRa,MRbが形成される、配線長方向(Y方向)に沿った配線溝LT1の側壁の仕上がり上のテーパー角が大きくなる傾向がある。さらに、配線幅方向(X方向)に互いに隣り合うメタル配線MRaとメタル配線MRbとの間の分離部が孤立パターンに近づくと、リソグラフィの焦点深度が減少して、分離部の配線幅方向の幅の仕上がり寸法がその設計寸法よりも大きくなる傾向がある。
このため、配線幅が大きく、かつ、配線幅方向に隣接する分離部の幅が小さいメタル配線MRaでは、配線長方向に沿った側面の仕上がり上のテーパー角が大きくなり(図5(b)に示す課題1)、さらに、配線幅方向に隣接する分離部の仕上がり上の幅が大きくなる(図5(b)に示す課題2)。特に、メタル配線MRaの設計上の配線幅が、例えば175nm程度以上、メタル配線MRaと配線幅方向に隣接する分離部の設計上の幅が、例えば60nm〜70nm程度において、上記課題1、2は顕著に現れてくる。なお、半導体装置では、配線幅が小さいメタル配線MRbのみを用いることもできるが、この場合、寄生抵抗が増加するという課題が生じる。寄生抵抗を減らすためには、配線幅が大きいメタル配線MRaが必要となる。
このように、メタル配線MRaの配線長方向に沿った側面の仕上がり上のテーパー角が大きくなり、かつ、メタル配線MRaと配線幅方向に隣接する分離部の仕上がり上の幅が大きくなると、メタル配線MRaの配線幅方向の端部にコンタクトプラグPLを形成した場合、メタル配線MRaとコンタクトプラグPLとの接触面積が減少して、コンタクト抵抗の増大が生じてしまう。本発明者が検討したところ、設計上でコンタクトプラグPLの上面はメタル配線MRaと100%の接触面積が得られても、仕上がり上ではコンタクトプラグPLの上面はメタル配線MRaと30%程度の接触面積しか得られない場合もあり、オープン不良の虞があった。そこで、本実施の形態では、メタル配線MRaの構造に工夫を施すことにより、上記課題1、2を解決して、メタル配線MRaとコンタクトプラグPLとの接触面積の確保を図った。
(実施の形態)
<半導体装置の構造>
本実施の形態による半導体装置の構造の一例について図1を用いて説明する。図1は、本実施の形態による半導体装置の断面図である。半導体装置には、電界効果トランジスタ、抵抗素子、容量素子等の種々の半導体素子が形成されるが、本実施の形態では、CMIS(Complementary Metal Insulator Semiconductor)デバイスを例示する。以下では、CMISデバイスを構成するnチャネル型のMISFET(Metal Insulator Semiconductor Field Effect Transistor)は、nMISと略し、pチャネル型のMISFETは、pMISと略す。
<半導体装置の構造>
本実施の形態による半導体装置の構造の一例について図1を用いて説明する。図1は、本実施の形態による半導体装置の断面図である。半導体装置には、電界効果トランジスタ、抵抗素子、容量素子等の種々の半導体素子が形成されるが、本実施の形態では、CMIS(Complementary Metal Insulator Semiconductor)デバイスを例示する。以下では、CMISデバイスを構成するnチャネル型のMISFET(Metal Insulator Semiconductor Field Effect Transistor)は、nMISと略し、pチャネル型のMISFETは、pMISと略す。
図1に示すように、半導体装置は、単結晶シリコンからなる半導体基板(ウェハと称する平面略円形状の半導体の薄板)SUBを有し、その主面に形成された分離溝に絶縁膜が埋め込まれた素子分離部STIによって、活性領域が規定されている。
nMISが形成される領域(nMIS形成領域)の半導体基板SUBにp型ウェルPWが形成され、pMISが形成される領域(pMIS形成領域)の半導体基板SUBにn型ウェルNWが形成されている。
半導体基板SUBの主面(p型ウェルPWおよびn型ウェルNWのそれぞれの表面)には、ゲート絶縁膜GIが形成されており、nMIS形成領域のゲート絶縁膜GI上にnMISのゲート電極GEnが形成され、pMIS形成領域のゲート絶縁膜GI上にpMISのゲート電極GEpが形成されている。ゲート絶縁膜GIは、例えば熱酸化法により形成されるSiO2膜とすることができ、ゲート電極GEn,GEpは、たとえばCVD(chemical vapor deposition)法により形成される多結晶Si膜とすることができる。多結晶Si膜の表面には、電気抵抗低減のためのシリサイド層が形成されていてもよい。また、ゲート電極GEn,GEpは活性領域から素子分離部STI上に延在するように形成されている。
nMISのゲート電極GEnおよびpMISのゲート電極GEpのそれぞれの側壁にはサイドウォールスペーサSWが形成されている。このサイドウォールスペーサSWは、例えばSiO2膜またはSiN膜とすることができる。また、nMISのゲート電極GEnの両側のp型ウェルPWにはチャネル領域を挟んでソース・ドレインとして機能するn型半導体領域DRnが形成されている。同様に、pMISのゲート電極GEpの両側のn型ウェルNWにはチャネル領域を挟んでソース・ドレインとして機能するp型半導体領域DRpが形成されている。nMISのソース・ドレインおよびpMISのソース・ドレインはそれぞれ、いわゆるLDD(lightly doped drain)構造をなしていてもよい。
nMISおよびpMISは層間絶縁膜IF1により覆われており、この層間絶縁膜IF1にはn型半導体領域DRn、p型半導体領域DRpおよびゲート電極GEn,GEpなどに達する接続孔CT1が形成されている。層間絶縁膜IF1は、例えばSiO2膜とすることができ、その表面はエッチバック法またはCMP(Chemical Mechanical Polishing)法により平坦化されている。
接続孔CT1の内部には、例えばWを主成分とする導電膜からなるコンタクトプラグPLが形成されている。具体的には、接続孔CT1の側面および底面に、例えばTi、Ta、TiNまたはTaNなどからなるバリアメタル膜が形成されており、このバリアメタル膜を介して接続孔CT1の内部にWを主成分とする導電膜が埋め込まれている。本実施の形態では、バリアメタル膜および導電膜を含めてコンタクトプラグPLと言う。
層間絶縁膜IF1上には、ストッパ絶縁膜IF2および配線形成用の絶縁膜IF3が順次形成されている。
ストッパ絶縁膜IF2は絶縁膜IF3への溝加工の際のエッチングストッパとなる膜であり、絶縁膜IF3に対してエッチング選択比を有する材料が用いられている。また、ストッパ絶縁膜IF2は第1層目の配線M1を構成するCuの拡散を防止する保護膜としての機能を有している。ストッパ絶縁膜IF2は、例えばプラズマCVD法により形成されるSiN膜とし、絶縁膜IF3は、例えばプラズマCVD法により形成されるSiO2膜とすることができる。
ストッパ絶縁膜IF2および絶縁膜IF3に配線溝LT1が形成されている。配線溝LT1の内部には、例えばCuを主成分とする導電膜からなる第1層目の配線M1が形成されている。具体的には、配線溝LT1の側面および底面に、例えばTi、Ta、TiNまたはTaNなどからなるバリアメタル膜が形成されており、このバリアメタル膜を介して配線溝LT1の内部にCuを主成分とする導電膜が埋め込まれている。本実施の形態は、バリアメタル膜および導電膜を含めて第1層目の配線M1と言う。
第1層目の配線M1は、いわゆるシングルダマシン法により形成され、例えば以下の製造方法により形成することができる。まず、配線溝LT1の内部を含む半導体基板SUBの主面上にバリアメタル膜を形成する。続いて、CVD法またはスパッタリング法によりバリアメタル膜上にCuのシード層を形成した後、電解めっき法を用いてシード層上にCuめっき膜を形成し、Cuめっき膜により配線溝LT1の内部を埋め込む。続いて、配線溝LT1の内部以外の余分なCuめっき膜、シード層およびバリアメタル膜をCMP法により除去し、配線溝LT1の内部のみに、Cuめっき膜、シード層およびバリアメタル膜を残す。これにより、第1層目の配線M1を形成することができる。なお、Cuを主成分とする金属は、電解めっき法のみでなく、例えばCVD法、スパッタリング法またはスパッタリフロー法などにより形成してもよい。
本実施の形態による半導体装置では、設計上の配線幅が、例えば175nm程度以上の第1層目の配線M1にはスリットSLが形成されており、そのスリットSLの内部には、ストッパ絶縁膜IF2および絶縁膜IF3が形成されている。その詳細は、後述する<本実施の形態によるメタル配線の特徴および効果>において説明する(図2(a)および(b)参照)。
第1層目の配線M1上および絶縁膜IF3上には、キャップ絶縁膜IF4、層間絶縁膜IF5、ストッパ絶縁膜IF6および配線溝形成用の絶縁膜IF7が順次形成されている。
キャップ絶縁膜IF4は層間絶縁膜IF5への孔加工の際のエッチングストッパとなる膜であり、層間絶縁膜IF5に対してエッチング選択比を有する材料が用いられている。また、キャップ絶縁膜IF4は第2層目の配線M2を構成するCuの拡散を防止する保護膜としての機能を有している。キャップ絶縁膜IF4は、例えばプラズマCVD法により形成されるSiN膜とし、層間絶縁膜IF5は、例えばプラズマCVD法により形成されるLow−k膜、例えばSiON膜とすることができる。
ストッパ絶縁膜IF6は絶縁膜IF7への溝加工の際のエッチングストッパとなる膜であり、層間絶縁膜IF5および絶縁膜IF7に対してエッチング選択比を有する材料が用いられている。ストッパ絶縁膜IF6は、例えばプラズマCVD法により形成されるSiN膜とし、絶縁膜IF7は、例えばプラズマCVD法により形成されるLow−k膜、例えばSiON膜とすることができる。
キャップ絶縁膜IF4、層間絶縁膜IF5およびストッパ絶縁膜IF6に接続孔CT2が形成され、絶縁膜IF7に配線溝LT2が形成されている。接続孔CT2および配線溝LT2の内部には、例えばCuを主成分とする導電膜からなる第2層目の配線M2が形成されている。上層配線である第2層目の配線M2と下層配線である第1層目の配線M1とを接続する接続部材は、第2層目の配線M2と一体に形成される。具体的には、接続孔CT2および配線溝LT2の側面および底面に、例えばTi、Ta、TiNまたはTaNなどからなるバリアメタル膜が形成されており、このバリアメタル膜を介して接続孔CT2および配線溝LT2の内部にCuを主成分とする導電膜が埋め込まれている。本実施の形態では、バリアメタル膜および導電膜を含めて第2層目の配線M2と言う。
第2層目の配線M2は、いわゆるデュアルダマシン法により形成され、例えば以下の製造方法により形成することができる。まず、接続孔CT2および配線溝LT2の内部を含む半導体基板SUBの主面上にバリアメタル膜を形成する。続いて、CVD法またはスパッタリング法によりバリアメタル膜上にCuのシード層を形成した後、電解めっき法を用いてシード層上にCuめっき膜を形成し、Cuめっき膜により接続孔CT2および配線溝LT2の内部を埋め込む。続いて、接続孔CT2および配線溝LT2の内部以外の余分なCuめっき膜、シード層およびバリアメタル膜をCMP法により除去し、接続孔CT2および配線溝LT2の内部のみに、Cuめっき膜、シード層およびバリアメタル膜を残す。これにより、第2層目の配線M2を形成することができる。なお、Cuを主成分とする金属は、電解めっき法のみでなく、例えばCVD法、スパッタリング法またはスパッタリフロー法などにより形成してもよい。
第2層目の配線M2上には、さらに、多層配線が形成されている。図1では、第3層目〜第6層目の配線M3,M4,M5,M6を形成した半導体装置を例示している。さらに、第6層目の配線M6上に、外部からの水分や不純物の侵入防止およびα線の透過の抑制を行うパッシベーション膜PFが形成されている。
<本実施の形態によるメタル配線の特徴および効果>
本実施の形態によるメタル配線の特徴および効果について、図2(a)、(b)および(c)を用いて説明する。図2(a)は、本実施の形態による設計上のメタル配線およびコンタクトプラグを示す平面図である。図2(b)は、本実施の形態による仕上がり上のメタル配線の上面およびコンタクトプラグの上面を示す平面図である。図2(c)は、図2(b)のA−A´線に沿った断面図である。
本実施の形態によるメタル配線の特徴および効果について、図2(a)、(b)および(c)を用いて説明する。図2(a)は、本実施の形態による設計上のメタル配線およびコンタクトプラグを示す平面図である。図2(b)は、本実施の形態による仕上がり上のメタル配線の上面およびコンタクトプラグの上面を示す平面図である。図2(c)は、図2(b)のA−A´線に沿った断面図である。
図2(a)、(b)および(c)を用いて説明するメタル配線MLa,MLbとは、シングルダマシン法により形成され、下層に位置するコンタクトプラグPLと電気的に接続する配線であって、例えば前述の図1に示した半導体装置においては、第1層目の配線M1に相当する。
比較例と同様に、メタル配線MLa,MLbおよびコンタクトプラグPLを実際に形成すると、設計上の形状と仕上がり上の形状とが互いに異なることがある。例えば設計上の平面視におけるコンタクトプラグPLの形状は四角形であるが、実際にコンタクトプラグPLを形成すると、ラウンディング現象によりコンタクトプラグPLが埋め込まれる接続孔CT1の角部が丸くなるため、仕上がり上の平面視におけるコンタクトプラグPLの形状は円形になる。また、例えばメタル配線MLa,MLbが埋め込まれる配線溝LT1およびコンタクトプラグPLが埋め込まれる接続孔CT1は鉛直に加工することが難しく、実際に配線溝LT1および接続孔CT1を形成すると、これらの側壁は傾斜を有する。
そこで、図2(a)では、平面視における設計上のメタル配線MLa,MLbおよびコンタクトプラグPLを示し、図2(b)では、平面視における仕上がり上のメタル配線MLa,MLbの上面およびコンタクトプラグPLの上面を示し、図2(c)では、断面視における仕上がり上のメタル配線MLa,MLbおよびコンタクトプラグPLを示している。
なお、平面視における設計上のメタル配線MLa,MLbの側面位置と、断面視における仕上がり上のメタル配線MLa,MLbのZ方向(メタル配線MLa,MLbの上面に対して鉛直の方向)の側面中間位置とがほぼ一致することから、図2(a)に示すメタル配線MLa,MLbは、図2(c)に示すメタル配線MLa,MLbのZ方向の中間位置を平面に切断した図とも言える。同様に、平面視における設計上のコンタクトプラグPLの側面位置と、断面視における仕上がり上のコンタクトプラグPLのZ方向(コンタクトプラグPLの上面に対して鉛直の方向)の側面中間位置とがほぼ一致することから、図2(a)に示すコンタクトプラグPLは、図2(c)に示すコンタクトプラグPLのZ方向の中間位置を平面に切断した図とも言える。
また、各寸法には、設計寸法と仕上がり寸法とがあるが、特に、そうでない旨明示された場合を除き、各寸法は、仕上がり寸法のことを言う。
図2(a)、(b)および(c)に示すように、半導体基板SUBの主面に形成された半導体素子(図示は省略)を覆うように層間絶縁膜IF1が形成されており、層間絶縁膜IF1の上面から下面まで貫通して、半導体素子などと電気的に接続するコンタクトプラグPLが形成されている。コンタクトプラグPLは、層間絶縁膜IF1に形成された接続孔CT1の内部に埋め込まれた、例えばWを主成分とする導電膜からなる。
さらに、層間絶縁膜IF1上には、ストッパ絶縁膜IF2および配線形成用の絶縁膜IF3が順次形成されている。
ストッパ絶縁膜IF2は、Cuの拡散を防止する保護膜としての機能を有する材料であり、例えばSiN膜、SiC膜、SiCN膜、SiOC膜またはSiOCH膜とるすことができる。あるいは、スパッタ絶縁膜IF2は、例えば有機物を含んだSiN膜、有機物を含んだSiC膜、有機物を含んだSiCN膜、有機物を含んだSiOC膜、有機物を含んだSiOCH膜、有機物を主成分とする膜またはSiOを含む有機物を主成分とする膜とすることができる。
絶縁膜IF3は、メタル配線MLa,MLbを絶縁分離する機能を有する材料であり、配線間の容量を低減するため、膜内に空孔を含む膜であってもよい。絶縁膜IF3は、例えばSiO2膜、SiOCH膜またはSiOC膜とすることができる。あるいは、絶縁膜IF3は、例えば有機物を含んだSiO2膜、有機物を含んだSiOCH膜、有機物を含んだSiOC膜、HSQ(Hydrogen Silsesqioxane)膜、MSQ(Methyl Silsesquioxane)膜、有機ポリマー膜または環状有機シリカ原料を用いた分子ポア膜とすることができる。
絶縁膜IF3の上面からストッパ絶縁膜IF2の下面まで貫通して、ダマシンプロセスにより、コンタクトプラグPLと電気的に接続するメタル配線MLa,MLbが形成されている。メタル配線MLa,MLbは、ストッパ絶縁膜IF2および絶縁膜IF3に形成された配線溝LT1の内部に埋め込まれた、例えばCuを主成分とする導電膜からなる。
メタル配線MLaとメタル配線MLbとは、ストッパ絶縁膜IF2および絶縁膜IF3の積層膜からなる分離部を挟んでX方向(配線幅方向、第1方向)に互いに隣り合っている。分離部の上面のX方向の仕上がり上の幅は、メタル配線MLa,MLbの上面のX方向の仕上がり上の幅よりも小さく、そして、コンタクトプラグPLの上面のX方向の仕上がり上の寸法(後述する第1プラグ径P1)の1倍以下であり、例えば70nm以下である。また、メタル配線MLa,MLbは、X方向と直交するY方向(配線長方向、第2方向)に延在しており、メタル配線MLa,MLbの厚さは、例えば90nm〜140nm程度である。
本実施の形態によるメタル配線MLaは、下層に位置するコンタクトプラグPLと電気的に接続しており、平面視におけるメタル配線MLaのX方向の一方の端部にコンタクトプラグPLが位置している。
図2(b)に示すように、コンタクトプラグPLの上面のX方向の仕上がり寸法を第1プラグ径(第1径)P1とし、コンタクトプラグPLの上面のY方向の仕上がり寸法を第2プラグ径(第2径)P2とする。ここで、第1プラグ径P1とは、コンタクトプラグPLの上面のX方向の両側に接する2本の平行線の間の最長距離として定義する。また、第2プラグ径P2とは、コンタクトプラグPLの上面のY方向の両側に接する2本の平行線の間の最長距離として定義する。第1プラグ径P1は、例えば70nm以下である。
図2(b)では、第1プラグ径P1と第2プラグ径P2とが同じコンタクトプラグPLを記載しているが、第1プラグ径P1と第2プラグ径P2とが互いに異なるコンタクトプラグPLであってもよい。また、X方向におけるメタル配線MLaの上面の一方の端から他方の端までの仕上がり上の配線幅L1は、第1プラグ径P1の2.5倍以上であり、例えば175nm以上である。
さらに、本実施の形態によるメタル配線MLaには、スリットSLが形成されている。スリットSLは、平面視においてメタル配線MLaによって囲まれた領域であり、かつ、ストッパ絶縁膜IF2および絶縁膜IF3が残された領域である。また、スリットSLは、メタル配線MLaのコンタクトプラグPLが配置された側の端部からX方向に離れた位置に形成されている。なお、スリットSLは、平面視においてコンタクトプラグPLと重ならない位置に形成されていることが望ましい。
図2(b)に示すように、X方向におけるメタル配線MLaのコンタクトプラグPLが配置された側の端部の上面の端からスリットSLの上面までの仕上がり上の距離L2は、第1プラグ径P1の1倍以上、かつ、2倍以下であり、例えば70μm以上、かつ、140nm以下である。
スリットSLの上面のX方向の仕上がり寸法(スリット幅)を第1スリット寸法S1とし、スリットSLの上面のY方向の仕上がり寸法(スリット長)を第2スリット寸法S2とする。第1スリット寸法S1は、第1プラグ径P1と同じ、または第1プラグ径P1以上である。また、第2スリット寸法S2は、第2プラグ径P2の2.5倍以上であり、例えば175nm以上である。
このように、メタル配線MLaのコンタクトプラグPLが配置された側の端部からX方向に離れた位置にスリットSLを形成することにより、メタル配線MLaの一部に、配線幅の小さい領域が設けられたことになる。図2(a)に示すように、この配線幅の小さい領域では、X方向におけるメタル配線MLaの一方の端からスリットSLまでを設計上の擬似的な配線幅(以下、擬似配線幅と言う。)LA2とすることができ、擬似配線幅LA2は、X方向におけるメタル配線MLaの一方の端から他方の端までの設計上の配線幅LA1よりも当然に小さくなる。
メタル配線MLaの設計上の配線幅LA1が大きくなるに従って、そのメタル配線MLaが形成される、Y方向に沿った配線溝LT1の側壁の仕上がり上のテーパー角が大きくなる傾向がある。しかし、スリットSLを形成することにより、擬似配線幅LA2を有する配線幅の小さい領域が形成されるので、この領域では、配線溝LT1の側壁の仕上がり上のテーパー角を小さくすることができる。すなわち、擬似配線幅LA2を有する配線幅の小さい領域(スリットSLが形成された領域)におけるメタル配線MLaのY方向に沿った側面の仕上がり上のテーパー角は、設計上の配線幅LA1を有する配線幅の大きい領域におけるメタル配線MLaのY方向に沿った側面の仕上がり上のテーパー角よりも小さくなる。
さらに、X方向に互いに隣り合うメタル配線MLaとメタル配線MLbとの間の分離部が孤立パターンに近づくと、リソグラフィの焦点深度が減少して、分離部のX方向の幅の仕上がり寸法がその設計寸法よりも大きくなる傾向がある。しかし、スリットSLを形成することにより、スリットSLが分離部となり、孤立パターンの解消につながるので、リソグラフィの焦点深度の減少が回避されて、分離部のX方向の幅の仕上がり寸法をその設計寸法またはそれに近い寸法とすることができる。
従って、配線幅が大きく、かつ、X方向に隣接する分離部の幅が小さいメタル配線MLaであっても、スリットSLが形成され、擬似配線幅LA2を有する配線幅の小さい領域では、メタル配線MLaのY方向に沿った側面の仕上がり上のテーパー角は小さくなり、さらに、分離部のX方向の幅の仕上がり寸法は設計寸法またはそれに近い寸法となる。
図2(c)に示すように、メタル配線MLaのY方向に沿った仕上がり上の側面は、メタル配線MLaの上面から下面にかけて、X方向におけるメタル配線MLaの配線幅が縮小するように傾斜する。しかし、スリットSLが形成され、擬似配線幅LA2を有する配線幅の小さい領域では、メタル配線MLaのY方向に沿った側面の仕上がり上のテーパー角は小さくなり、さらに、分離部のX方向の幅の仕上がり寸法は設計寸法またはそれに近い寸法となることから、コンタクトプラグPLの上面の半分以上がメタル配線MLaと接触することができる。
さらに、ストッパ絶縁膜IF2および絶縁膜IF3に配線溝LT1を形成する際に、層間絶縁膜IF1に形成される窪みの深さ(リセス量)を調整して、コンタクトプラグPLの上面が、メタル配線MLaの下面の位置よりも、メタル配線MLaの上面側に位置するようにすれば、コンタクトプラグPLの側面の一部もメタル配線MLaと接触させることができる。
このように、配線幅が大きく、かつ、X方向に隣接する分離部の幅が小さいメタル配線MLaであっても、メタル配線MLaの一部にスリットSLを形成して、擬似配線幅LA2を有する配線幅の小さい領域にコンタクトプラグPLを配置することによって、メタル配線MLaとコンタクトプラグPLとの接触面積を確保することができる。これにより、メタル配線MLaとコンタクトプラグPLとのコンタクト抵抗の低下を実現することができて、半導体装置の動作特性の向上を図ることができる。
なお、平面視におけるスリットSLの設計上の形状は、四角形(長方形)が望ましいが、特に、これに限定されるものではない。
(変形例1)
本実施の形態の変形例1によるメタル配線について、図3(a)および(b)を用いて説明する。図3(a)は、本実施の形態の変形例1による設計上のメタル配線およびコンタクトプラグを示す平面図である。図3(b)は、本実施の形態の変形例1による仕上がり上のメタル配線の上面およびコンタクトプラグの上面を示す平面図である。
本実施の形態の変形例1によるメタル配線について、図3(a)および(b)を用いて説明する。図3(a)は、本実施の形態の変形例1による設計上のメタル配線およびコンタクトプラグを示す平面図である。図3(b)は、本実施の形態の変形例1による仕上がり上のメタル配線の上面およびコンタクトプラグの上面を示す平面図である。
前述の実施の形態によるメタル配線MLaと、変形例1によるメタル配線ML1aとは、配線形状が互いに異なるが、その他の構成はほぼ同様であるので、相違点について説明する。
図3(a)および(b)に示すように、変形例1によるメタル配線ML1aは、平面視においてメタル配線ML1bに対向するY方向に沿った一方の端部にX方向に突出する突起部(凸部)PRを有しており、この突起部PRにおいて、メタル配線ML1aのX方向の一方の端部に、下層に位置するコンタクトプラグPLが電気的に接続している。突出部PRの上面のX方向の仕上がり上の長さは、例えばコンタクトプラグPLの上面のX方向の仕上がり上の寸法(第1プラグ径P1)の1倍以下である。また、メタル配線ML1aは、分離部を挟んでメタル配線ML1bとX方向に隣り合っており、突起部PRとメタル配線ML1bとの間の分離部の上面のX方向の仕上がり上の幅は、コンタクトプラグPLの上面のX方向の仕上がり上の寸法(第1プラグ径P1)の1倍以下であり、例えば70nm以下である。
突起部PRでは、メタル配線ML1aのY方向に沿った側面の仕上がり上のテーパー角が大きくなること(課題1)およびメタル配線ML1aがX方向に隣接する分離部の仕上がり上の幅が大きくなること(課題2)に加えて、メタル配線ML1aを形成する際のレジストパターンのエッチング後退量が大きくなりやすく、さらに、ラウンディングの影響による角部の削れが生じやすいという問題がある。このため、メタル配線ML1aとコンタクトプラグPLとの接触面積の減少は、前述した突起部PRを有しない、メタル配線MLaよりも厳しくなると考えられる。
しかし、突起部PRを有するメタル配線ML1aにおいても、メタル配線ML1aの突出部PRの端部からX方向に離れた位置に、スリットSLが形成されている。スリットSLを形成することにより、擬似的に配線幅の小さい領域を設けることができる。なお、スリットSLは、平面視においてコンタクトプラグPLと重ならない位置に形成されていることが望ましい。
図3(b)に示すように、X方向におけるメタル配線ML1aの突起部PRの端部の上面の端からスリットSLの上面までの仕上がり上の距離L2は、第1プラグ径P1の1倍以上、かつ、2倍以下であり、例えば70μm以上、かつ、140nm以下である。
スリットSLの上面のX方向の仕上がり寸法(スリット幅)を第1スリット寸法S1とし、スリットSLの上面のY方向の仕上がり寸法(スリット長)を第2スリット寸法S2とする。第1スリット寸法S1は、第1プラグ径P1と同じまたは第1プラグ径P1以上である。また、第2スリット寸法S2は、第2プラグ径P2の2.5倍以上であり、例えば175nm以上である。
このように、配線幅が大きく、かつ、X方向に隣接する分離部の幅が小さく、さらに、突起部PRを有するメタル配線ML1aであっても、スリットSLが形成されて、擬似的に配線幅の小さい領域では、メタル配線ML1aのY方向に沿った側面の仕上がり上のテーパー角は小さくなり、さらに、分離部のX方向の幅の仕上がり寸法は設計寸法またはそれに近い寸法となる。従って、突起部PRにおいて、メタル配線ML1aを形成する際のレジストパターンのエッチング後退量が大きくなり、さらに、ラウンディングの影響による角部の削れが生じたとしても、メタル配線ML1aとコンタクトプラグPLとの接触面積を確保することができるので、メタル配線ML1aとコンタクトプラグPLとのコンタクト抵抗の低下を実現することができる。
(変形例2)
本実施の形態の変形例2によるメタル配線について、図4(a)および(b)を用いて説明する。図4(a)は、本実施の形態の変形例2による設計上のメタル配線およびコンタクトプラグを示す平面図である。図4(b)は、本実施の形態の変形例2による仕上がり上のメタル配線の上面およびコンタクトプラグの上面を示す平面図である。
本実施の形態の変形例2によるメタル配線について、図4(a)および(b)を用いて説明する。図4(a)は、本実施の形態の変形例2による設計上のメタル配線およびコンタクトプラグを示す平面図である。図4(b)は、本実施の形態の変形例2による仕上がり上のメタル配線の上面およびコンタクトプラグの上面を示す平面図である。
前述の実施の形態によるメタル配線MLaと、変形例2によるメタル配線ML2aとは、スリットの配置が互いに異なるが、その他の構成はほぼ同様であるので、相違点について説明する。
図4(a)および(b)に示すように、変形例2によるメタル配線ML2aには、複数のスリットSLが、Y方向に沿って所定の間隔を空けて形成されている。平面視におけるメタル配線ML2aのX方向の一方の端部に、下層に位置するコンタクトプラグPLが電気的に接続しているが、Y方向に互いに隣り合うスリットSLの間隔が形成される箇所は、コンタクトプラグPLのX方向における延長上にある。これにより、平面視においてコンタクトプラグPLとスリットSLとの重なりを回避することができる。また、メタル配線ML2aは、分離部を挟んでメタル配線ML2bとX方向に隣り合っており、分離部の上面のX方向の仕上がり上の幅は、コンタクトプラグPLの上面のX方向の仕上がり上の寸法(第1プラグ径P1)の1倍以下であり、例えば70nm以下である。
図4(b)に示すように、Y方向に互いに隣り合うスリットSLの上面の仕上がり上の間隔SAは、第1プラグ径P1の1倍以上、かつ、2倍以下である。また、X方向におけるメタル配線ML2aのコンタクトプラグPLが配置された側の端部の上面の端からスリットSLの上面までの仕上がり上の距離L2は、第1プラグ径P1の1倍以上、かつ、2倍以下であり、例えば70μm以上、かつ、140nm以下である。
スリットSLの上面のX方向の仕上がり寸法(スリット幅)を第1スリット寸法S1とすると、第1スリット寸法S1は、第1プラグ径P1と同じまたは第1プラグ径P1以上である。
このように、配線幅が大きく、かつ、X方向に隣接する分離部の幅が小さいメタル配線ML2aに、複数のスリットSLを形成することによっても、メタル配線ML2aのY方向に沿った側面の仕上がり上のテーパー角は小さくなり、さらに、分離部のX方向の幅の仕上がり寸法は設計寸法またはそれに近い寸法となる。これに加えて、平面視においてコンタクトプラグPLとスリットSLとの重なりを回避することができるので、スリットSLに起因するメタル配線ML2aとコンタクトプラグPLとの接触抵抗の低下を防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
CT1,CT2 接続孔
DRn n型半導体領域
DRp p型半導体領域
GEn,GEp ゲート電極
GI ゲート絶縁膜
IF1 層間絶縁膜
IF2 ストッパ絶縁膜
IF3 絶縁膜
IF4 キャップ絶縁膜
IF5 層間絶縁膜
IF6 ストッパ絶縁膜
IF7 絶縁膜
LT1,LT2 配線溝
M1 第1層目の配線
M2 第2層目の配線
M3 第3層目の配線
M4 第4層目の配線
M5 第5層目の配線
M6 第6層目の配線
MLa,MLb,ML1a,ML1b,ML2a,ML2b メタル配線
MRa,MRb メタル配線
NW n型ウェル
PF パッシベーション膜
PL コンタクトプラグ(プラグ、プラグ電極、埋め込みプラグ)
PR 突起部(凸部)
PW p型ウェル
SL スリット
STI 素子分離部
SUB 半導体基板
SW サイドウォールスペーサ
DRn n型半導体領域
DRp p型半導体領域
GEn,GEp ゲート電極
GI ゲート絶縁膜
IF1 層間絶縁膜
IF2 ストッパ絶縁膜
IF3 絶縁膜
IF4 キャップ絶縁膜
IF5 層間絶縁膜
IF6 ストッパ絶縁膜
IF7 絶縁膜
LT1,LT2 配線溝
M1 第1層目の配線
M2 第2層目の配線
M3 第3層目の配線
M4 第4層目の配線
M5 第5層目の配線
M6 第6層目の配線
MLa,MLb,ML1a,ML1b,ML2a,ML2b メタル配線
MRa,MRb メタル配線
NW n型ウェル
PF パッシベーション膜
PL コンタクトプラグ(プラグ、プラグ電極、埋め込みプラグ)
PR 突起部(凸部)
PW p型ウェル
SL スリット
STI 素子分離部
SUB 半導体基板
SW サイドウォールスペーサ
Claims (16)
- 半導体基板上に形成されたコンタクトプラグと、
前記コンタクトプラグの上面に接続する第1配線と、
前記第1配線に形成されたスリットと、
を有し、
上面視における第1方向において、前記コンタクトプラグは前記第1配線の端部に形成され、かつ、前記スリットは前記コンタクトプラグから離れた位置に形成されており、
上面視において、前記第1配線の前記端部の端から前記スリットの前記コンタクトプラグ側の端までの前記第1方向における距離は、前記コンタクトプラグの上面の前記第1方向における第1径の1倍以上、かつ、2倍以下である、半導体装置。 - 請求項1記載の半導体装置において、
前記第1配線の側面は、前記第1配線の上面から前記第1配線の下面にかけて、前記第1方向における前記第1配線の幅が縮小するように傾斜し、
前記コンタクトプラグの上面の半分以上が、前記第1配線と接触している、半導体装置。 - 請求項2記載の半導体装置において、
前記第1配線の下面は、前記コンタクトプラグの上面よりも低い位置まで形成されており、
前記コンタクトプラグの側面の一部は、前記第1配線と接触している、半導体装置。 - 請求項1記載の半導体装置において、
上面視において、前記第1方向と上面視において直交する第2方向における前記スリットの長さは、前記コンタクトプラグの上面の前記第2方向における第2径の2.5倍以上である、半導体装置。 - 請求項1記載の半導体装置において、
前記第1配線の側面は、前記第1配線の上面から前記第1配線の下面にかけて、前記第1方向における前記第1配線の幅が縮小するように傾斜し、
前記コンタクトプラグの上面の半分以上が、前記第1配線と接触しており、
上面視において、前記第1方向と上面視において直交する第2方向における前記スリットの長さは、前記コンタクトプラグの上面の前記第2方向における第2径の2.5倍以上であり、
前記第1配線の側面は、前記第1方向において前記スリットが形成されている第1領域と、前記第1方向において前記スリットが形成されていない第2領域と、を有し、
前記第1領域における前記第1配線の側面の傾斜は、前記第2領域における前記第1配線の側面の傾斜よりも小さい、半導体装置。 - 請求項1記載の半導体装置において、
前記第1方向における前記第1配線の上面の幅は、前記第1径の2.5倍以上である、半導体装置。 - 請求項1記載の半導体装置において、
前記第1径は、70nm以下である、半導体装置。 - 請求項1記載の半導体装置において、
上面視において、前記第1方向における前記スリットの幅は、前記第1径と同じ、または前記第1径以上である、半導体装置。 - 請求項1記載の半導体装置において、
前記第1配線は、前記第1方向に前記第1配線の前記端部から突出する突起部を有し、
前記コンタクトプラグは、前記突起部において前記第1配線と接続する、半導体装置。 - 請求項9記載の半導体装置において、
前記第1方向における前記突起部の上面の長さは、前記第1径の1倍以下である、半導体装置。 - 請求項1記載の半導体装置において、
前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜に形成され、かつ、前記半導体基板に達するコンタクトホールと、
前記第1絶縁膜上に形成された第2絶縁膜と、
前記第2絶縁膜に形成された配線溝と、
をさらに有し、
前記コンタクトプラグは、前記コンタクトホールに第1導電膜を埋め込むことで形成され、
前記第1配線は、前記配線溝に第2導電膜を埋め込むことで形成され、
前記スリットは、前記第2絶縁膜が残された領域であり、かつ、平面視において前記第2導電膜で囲まれた領域である、半導体装置。 - 請求項11記載の半導体装置において、
前記第1導電膜はタングステンを含み、
前記第2導電膜は銅を含む、半導体装置。 - 請求項1記載の半導体装置において、
前記第1方向において前記第1配線の前記端部と分離部を介して設けられた、前記第1配線と同層の第2配線をさらに有し、
前記第1方向において、前記第2配線の上面の幅は、前記第1配線の上面の幅よりも小さく、かつ、前記第1配線の上面と前記第2配線の上面との間の距離よりも大きい、半導体装置。 - 請求項1記載の半導体装置において、
前記第1方向において前記第1配線の前記端部と分離部を介して設けられた、前記第1配線と同層の第2配線をさらに有し、
前記第1方向において、前記第1配線の上面と前記第2配線の上面との間の距離は、70nm以下である、半導体装置。 - 請求項1記載の半導体装置において、
複数の前記スリットが、前記第1方向と平面視において直交する第2方向に沿って、第1間隔を空けて形成され、かつ、前記第1間隔が形成される箇所は、前記コンタクトプラグの前記第1方向における延長上である、半導体装置。 - 請求項15記載の半導体装置において、
上面視において、前記第2方向に互いに隣り合う一方の前記スリットと他方の前記スリットとの間の距離は、前記コンタクトプラグの上面の前記第2方向における第2径の1倍以上、かつ、2倍以下である、半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017023321A JP2018129481A (ja) | 2017-02-10 | 2017-02-10 | 半導体装置 |
| EP17206886.8A EP3361503A1 (en) | 2017-02-10 | 2017-12-13 | Semiconductor device |
| US15/840,257 US10418327B2 (en) | 2017-02-10 | 2017-12-13 | Semiconductor device |
| KR1020180000089A KR20180092825A (ko) | 2017-02-10 | 2018-01-02 | 반도체 장치 |
| CN201810083321.0A CN108417557B (zh) | 2017-02-10 | 2018-01-29 | 半导体器件 |
| TW107103921A TW201841331A (zh) | 2017-02-10 | 2018-02-05 | 半導體裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017023321A JP2018129481A (ja) | 2017-02-10 | 2017-02-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018129481A true JP2018129481A (ja) | 2018-08-16 |
Family
ID=60673488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017023321A Pending JP2018129481A (ja) | 2017-02-10 | 2017-02-10 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10418327B2 (ja) |
| EP (1) | EP3361503A1 (ja) |
| JP (1) | JP2018129481A (ja) |
| KR (1) | KR20180092825A (ja) |
| CN (1) | CN108417557B (ja) |
| TW (1) | TW201841331A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10679936B2 (en) * | 2017-09-28 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM structure |
| CN111640757A (zh) * | 2020-03-23 | 2020-09-08 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| US11658041B2 (en) | 2020-05-28 | 2023-05-23 | Applied Materials, Inc. | Methods of modifying portions of layer stacks |
| US20250266360A1 (en) * | 2024-02-21 | 2025-08-21 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4172004A (en) * | 1977-10-20 | 1979-10-23 | International Business Machines Corporation | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias |
| US5420078A (en) * | 1991-08-14 | 1995-05-30 | Vlsi Technology, Inc. | Method for producing via holes in integrated circuit layers |
| JP2853719B2 (ja) * | 1992-06-08 | 1999-02-03 | 日本電気株式会社 | 半導体装置 |
| JPH07273195A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 半導体装置 |
| JPH09199587A (ja) * | 1996-01-12 | 1997-07-31 | Nec Corp | 半導体装置 |
| KR19980019046A (ko) * | 1996-08-29 | 1998-06-05 | 고사이 아키오 | 연마용 조성물 및 이의 용도(Abrasive composition and use of the same) |
| JPH10163200A (ja) * | 1996-11-28 | 1998-06-19 | Nec Corp | 半導体装置 |
| JP4228418B2 (ja) | 1998-07-30 | 2009-02-25 | 沖電気工業株式会社 | 半導体装置 |
| JP2001358215A (ja) * | 2000-06-16 | 2001-12-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002343861A (ja) | 2001-05-21 | 2002-11-29 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
| TWI246138B (en) * | 2003-09-08 | 2005-12-21 | Realtek Semiconductor Corp | Method for checking via density in IC layout |
| JP2008205032A (ja) | 2007-02-16 | 2008-09-04 | Renesas Technology Corp | 半導体装置 |
| JP2010056156A (ja) * | 2008-08-26 | 2010-03-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN103021978B (zh) * | 2011-09-22 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 集成电路芯片上供封装的焊垫结构 |
| CN104576511A (zh) * | 2013-10-28 | 2015-04-29 | 华邦电子股份有限公司 | 内连线的制作方法及内连线结构 |
| JP6134727B2 (ja) | 2013-11-08 | 2017-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-02-10 JP JP2017023321A patent/JP2018129481A/ja active Pending
- 2017-12-13 EP EP17206886.8A patent/EP3361503A1/en not_active Withdrawn
- 2017-12-13 US US15/840,257 patent/US10418327B2/en active Active
-
2018
- 2018-01-02 KR KR1020180000089A patent/KR20180092825A/ko not_active Withdrawn
- 2018-01-29 CN CN201810083321.0A patent/CN108417557B/zh active Active
- 2018-02-05 TW TW107103921A patent/TW201841331A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN108417557B (zh) | 2023-08-18 |
| CN108417557A (zh) | 2018-08-17 |
| TW201841331A (zh) | 2018-11-16 |
| US10418327B2 (en) | 2019-09-17 |
| US20180233402A1 (en) | 2018-08-16 |
| KR20180092825A (ko) | 2018-08-20 |
| EP3361503A1 (en) | 2018-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383933B (zh) | 半导体器件及其制造方法 | |
| TWI540725B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US8258039B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20200098922A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9362318B2 (en) | Method of manufacturing a semiconductor device | |
| CN102800707B (zh) | 半导体器件及其制造方法 | |
| US8624328B2 (en) | Semiconductor device | |
| US20090121322A1 (en) | Semiconductor chip and semiconductor device | |
| JP2013062464A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150008524A1 (en) | Integrated circuit device structure and fabrication method thereof | |
| CN108417557B (zh) | 半导体器件 | |
| US20150349134A1 (en) | Semiconductor device | |
| JP6356536B2 (ja) | 半導体装置の製造方法 | |
| US9368403B2 (en) | Method for manufacturing a semiconductor device | |
| CN105826293A (zh) | 半导体器件及其制造方法 | |
| JP5241159B2 (ja) | 半導体装置 | |
| KR102038090B1 (ko) | 반도체 소자 | |
| US20070072310A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN119626988A (zh) | 半导体结构及其制备方法 | |
| JP2005175252A (ja) | 半導体装置 | |
| JP2015167262A (ja) | 半導体装置の製造方法 | |
| TW201503325A (zh) | 積體電路元件構造及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210316 |