[go: up one dir, main page]

JP2018101724A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2018101724A
JP2018101724A JP2016247912A JP2016247912A JP2018101724A JP 2018101724 A JP2018101724 A JP 2018101724A JP 2016247912 A JP2016247912 A JP 2016247912A JP 2016247912 A JP2016247912 A JP 2016247912A JP 2018101724 A JP2018101724 A JP 2018101724A
Authority
JP
Japan
Prior art keywords
base electrode
conductive resin
layer
electrode layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016247912A
Other languages
English (en)
Inventor
洋右 寺下
Yosuke Terashita
洋右 寺下
英孝 杉山
Hidetaka Sugiyama
英孝 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016247912A priority Critical patent/JP2018101724A/ja
Priority to US15/846,369 priority patent/US10453612B2/en
Publication of JP2018101724A publication Critical patent/JP2018101724A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】積層セラミックコンデンサについて、その外部電極に形成される導電性樹脂層によるクラック抑制効果を有した上で、ＥＳＲの増加の抑制可能な積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、積層体１２と第１および第２の外部電極２４ａ，２４ｂとを有する。第１および第２の外部電極２４ａ，２４ｂは、第１および第２の下地電極層２６ａ，２６ｂと第１および第２の導電性樹脂層２８ａ，２８ｂと第１および第２のめっき層３０ａ，３０ｂとを含む。第１の下地電極層２６ａは、積層体１２の端面１２ｅにおいて、第１の導電性樹脂層２８ａに覆われていない部分を有し、その部分の表面には第１のめっき層３０ａが配置され、第２の下地電極層２６ｂは、端面１２ｆにおいて、第２の導電性樹脂層２８ｂに覆われていない部分を有し、その部分の表面には、第２のめっき層３０ｂが配置される。【選択図】図２

Description

本発明は、積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
たとえば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサについては、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から積層セラミックコンデンサが脱落しない、または積層セラミックコンデンサにクラックが生じないようにする必要がある。
また、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）などの車載機器に用いられる積層セラミックコンデンサについては、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力や外部電極にかかる引張り応力を受けても、積層セラミックコンデンサにクラックが生じないようにする必要がある。
これを受けて、積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いることが提案されている。たとえば、特許文献１では、従来の電極層とＮｉめっき層との間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でも、積層体にクラックが入らないような対策を行っている。
特開平１１−１６２７７１号公報
しかしながら、特許文献１のように電極層とＮｉめっき層との間にエポキシ系熱硬化性樹脂層を形成した設計においては、エポキシ系熱硬化性樹脂層とＮｉめっき層との接触抵抗が高くなり、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ、以下、「ＥＳＲ」という。）が高くなるという問題が生じることがあった。
それゆえに、この発明の主たる目的は、積層セラミックコンデンサについて、その外部電極に形成される導電性樹脂層によるクラック抑制効果を有した上で、ＥＳＲの増加の抑制可能な積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数の誘電体層を介して交互に積層され、第１の端面に露出する第１の内部電極および第２の端面に露出する第２の内部電極と、第１の内部電極に接続され、第１の端面の表面、第１の主面および第２の主面の表面の一部、ならびに第１の側面および第２の側面の表面の一部に配置された第１の外部電極と、第２の内部電極に接続され、第２の端面の表面、第１の主面および第２の主面の表面の一部、ならびに第１の側面および第２の側面の表面の一部に配置された第２の外部電極と、を有する積層セラミックコンデンサにおいて、第１の外部電極は、導電性金属およびガラス成分を含む第１の下地電極層と、第１の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第１の導電性樹脂層と、第１の導電性樹脂層の表面に配置される第１のめっき層と、を含み、第２の外部電極は、導電性金属およびガラス成分を含む第２の下地電極層と、第２の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第２の導電性樹脂層と、第２の導電性樹脂層の表面の表面に配置される第２のめっき層と、を含み、第１の下地電極層は、第１の端面において、第１の導電性樹脂層に覆われていない部分を有し、第２の下地電極層は、第２の端面において、第２の導電性樹脂層に覆われていない部分を有し、第１の下地電極層の第１の導電性樹脂層に覆われていない部分の表面には第１のめっき層が配置され、第２の下地電極層の第２の導電性樹脂層に覆われていない部分の表面には、第２のめっき層が配置される、積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサは、積層体の第１の端面、第１の主面、第２の主面、第１の側面および第２の側面のそれぞれが交わることにより形成される稜線部および角部上に位置する第１の下地電極層の表面には第１の導電性樹脂層が存在し、積層体の第２の端面、第１の主面、第２の主面、第１の側面および第２の側面のそれぞれが交わることにより形成される稜線部および角部上に位置する第２の下地電極層の表面には、第２の導電性樹脂層が存在することが好ましい。
また、この発明にかかる積層セラミックコンデンサは、第１の端面上における第１の下地電極層の第１の導電性樹脂層に覆われていない部分の露出割合、および第２の端面上における第２の下地電極層の第２の導電性樹脂層に覆われていない部分の露出割合が、５％以上であることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、第１の端面上における第１の下地電極層の第１の導電性樹脂層に覆われていない部分の露出割合、および第２の端面上における第２の下地電極層の第２の導電性樹脂層に覆われていない部分の露出割合が、３０％以上であることが好ましい。
またさらに、この発明にかかる積層セラミックコンデンサは、第１の端面上における第１の下地電極層の第１の導電性樹脂層に覆われていない部分の露出割合、および第２の端面上における第２の下地電極層の第２の導電性樹脂層に覆われていない部分の露出割合が、３０％以上８２％以下であることが好ましい。
また、この発明にかかる積層セラミックコンデンサでは、第１の端面の表面に配置される第１の下地電極層は、第１の端面の中央部におけるその厚みがその他の部分の厚みよりも厚い形状であり、第２の端面の表面に配置される第２の下地電極層は、第２の端面の中央部におけるその厚みがその他の部分の厚みよりも厚い形状であることが好ましい。
この発明にかかる積層セラミックコンデンサの製造方法は、積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数の誘電体層を介して交互に積層され、第１の端面に露出する第１の内部電極および第２の端面に露出する第２の内部電極と、第１の内部電極に接続され、第１の端面の表面、第１の主面および第２の主面の表面の一部、ならびに第１の側面および第２の側面の表面の一部に配置された第１の外部電極と、第２の内部電極に接続され、第２の端面の表面、第１の主面および第２の主面の表面の一部、ならびに第１の側面および第２の側面の表面の一部に配置された第２の外部電極と、を有し、第１の外部電極は、導電性金属およびガラス成分を含む第１の下地電極層と、第１の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第１の導電性樹脂層と、第１の導電性樹脂層の表面に配置される第１のめっき層と、を含み、第２の外部電極は、導電性金属およびガラス成分を含む第２の下地電極層と、第２の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第２の導電性樹脂層と、第２の導電性樹脂層の表面の表面に配置される第２のめっき層と、を含み、第１の導電性樹脂層は、第１の下地電極層の中央部、または第１の下地電極層の中央部ならびに第１の主面および第２の主面の表面と第１の側面および第２の側面との表面に配置される第１の下地電極層の表面を除いて第１の下地電極層を覆うように配置され、第２の導電性樹脂層は、第２の下地電極層の中央部、または、第２の下地電極層の中央部ならびに第１の主面および第２の主面の表面と第１の側面および第２の側面との表面に配置される第２の下地電極層の表面を除いて第２の下地電極層を覆うように配置されている、積層セラミックコンデンサの製造方法であって、積層体を準備する工程と、積層体の第１の端面の表面、第１の主面および第２の主面の表面の一部、ならびに第１の側面および第２の側面の表面の一部に導電性金属およびガラス成分を含む下地電極ペーストを塗布して第１の下地電極層を形成し、積層体の第２の端面の表面、第１の主面および第２の主面の表面の一部、ならびに第１の側面および第２の側面の表面の一部に導電性金属およびガラス成分を含む下地電極ペーストを塗布して第２の下地電極層を形成する工程と、第１の下地電極層および第２の下地電極層の表面に熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程と、を有し、熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程では、底部にゴム定盤が設けられたペースト貯蔵部に第１の下地電極層および第２の下地電極層の表面を押し付けて、引き上げることで導電性樹脂ペーストを塗布する、積層セラミックコンデンサの製造方法である。
また、この発明にかかる積層セラミックコンデンサの製造方法は、熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程において、底部に金属定盤が設けられた転写ステージに、導電性樹脂ペーストが塗布された積層体の第１の端面および第２の端面それぞれを押し付け、積層体の第１の端面および第２の端面に塗布された導電性樹脂ペーストの量を制御する工程をさらに含むことが好ましい。
さらに、この発明にかかる積層セラミックコンデンサの製造方法は、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数は、第１の端面および第２の端面それぞれにおいて、３回以上であり、押し付けごとにスキージによって転写ステージに付着した導電性樹脂ペーストを取り除く工程をさらに含むことが好ましい。
この発明にかかる積層セラミックコンデンサによれば、第１の下地電極層は、第１の端面において、第１の導電性樹脂層に覆われていない部分を有し、第２の下地電極層は、第２の端面において、第２の導電性樹脂層に覆われていない部分を有し、第１の下地電極層の第１の導電性樹脂層に覆われていない部分の表面には第１のめっき層が配置され、第２の下地電極層の第２の導電性樹脂層に覆われていない部分の表面には、第２のめっき層が配置されるので、第１の下地電極層の一部が、高抵抗の第１の導電性樹脂層で覆われず、第１の下地電極層に対して第１の導電性樹脂層の被覆される割合を小さくすることができ、同様に、第２の下地電極層の一部が、高抵抗の第２の導電性樹脂層で覆われず、第２の下地電極層に対して第２の導電性樹脂層の被覆される割合を小さくすることができるため、積層セラミックコンデンサのＥＳＲを低減することができる。
また、この発明にかかる積層セラミックコンデンサでは、積層体の第１の端面、第１の主面、第２の主面、第１の側面および第２の側面のそれぞれが交わることにより形成される稜線部および角部上に位置する第１の下地電極層の表面には第１の導電性樹脂層が存在し、積層体の第２の端面、第１の主面、第２の主面、第１の側面および第２の側面のそれぞれが交わることにより形成される稜線部および角部上に位置する第２の下地電極層の表面には、第２の導電性樹脂層が存在すると、第１の導電性樹脂層および第２の導電性樹脂層によるクラック抑制効果を維持することができる。
また、この発明にかかる積層セラミックコンデンサでは、第１の端面上における第１の下地電極層の第１の導電性樹脂層に覆われていない部分の露出割合、および第２の端面上における第２の下地電極層の第２の導電性樹脂層に覆われていない部分の露出割合が、５％以上であると、第１の下地電極層に対する第１の導電性樹脂層により被覆される割合を小さくすることができ、同様に、第２の下地電極層に対して第２の導電性樹脂層により被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、よりＥＳＲの低減効果を有する積層セラミックコンデンサを得ることができる。
さらに、この発明にかかる積層セラミックコンデンサでは、第１の端面上における第１の下地電極層の第１の導電性樹脂層に覆われていない部分の露出割合、および第２の端面上における第２の下地電極層の第２の導電性樹脂層に覆われていない部分の露出割合が、３０％以上であると、第１の下地電極層に対する第１の導電性樹脂層により被覆される割合を小さくすることができ、同様に、第２の下地電極層に対して第２の導電性樹脂層により被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、さらにＥＳＲの低減効果を有する積層セラミックコンデンサを得ることができる。
さらにまた、この発明にかかる積層セラミックコンデンサでは、第１の端面上における第１の下地電極層の第１の導電性樹脂層に覆われていない部分の露出割合、および第２の端面上における第２の下地電極層の第２の導電性樹脂層に覆われていない部分の露出割合が、３０％以上８２％以下であると、第１の下地電極層に対する第１の導電性樹脂層により被覆される割合を小さくすることができ、同様に、第２の下地電極層に対して第２の導電性樹脂層により被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、ＥＳＲの低減効果を有することに加えて、第１の導電性樹脂層および第２の導電性樹脂層によるクラック抑制効果を維持することができる。
また、この発明にかかる積層セラミックコンデンサでは、第１の端面の表面に配置される第１の下地電極層は、第１の端面の中央部におけるその厚みがその他の部分の厚みよりも厚い形状であり、第２の端面の表面に配置される第２の下地電極層は、第２の端面の中央部におけるその厚みがその他の部分の厚みよりも厚い形状であると、積層セラミックコンデンサの製造方法の下地電極層の表面に導電性樹脂層を形成するための導電性樹脂ペーストを塗布する工程において、積層体の端面をゴム定盤に押し付けた際に、積層体の端面中央部とゴム定盤とに挟まれた導電性樹脂ペーストが周囲に押し出され、積層体の端面中央部を中心とした導電性樹脂層が配置されない部分を形成しやすくすることができる。
この発明にかかる積層セラミックコンデンサの製造方法によれば、第１の下地電極層および第２の下地電極層の表面に熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程において、この工程では、底部にゴム定盤が設けられたペースト貯蔵部に第１の下地電極層および第２の下地電極層の表面を押し付けて、引き上げることで導電性樹脂ペーストを塗布するので、下地電極層の中央部を除いて下地電極層を覆うように導電性樹脂ペーストを塗布することができ、下地電極層の中央部に導電性樹脂ペーストが塗布されない部分を形成することができる。
また、この発明にかかる積層セラミックコンデンサの製造方法では、熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程において、底部に金属定盤が設けられた転写ステージに、導電性樹脂ペーストが塗布された積層体の第１の端面および第２の端面それぞれを押し付け、積層体の第１の端面および第２の端面に塗布された導電性樹脂ペーストの量を制御する工程をさらに含むと、導電性樹脂ペーストの塗布量を制御することができ、その結果、下地電極層の露出の割合を制御することができる。
さらに、この発明にかかる積層セラミックコンデンサの製造方法では、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数が、第１の端面および第２の端面それぞれにおいて、３回以上であり、押し付けごとにスキージによって転写ステージに付着した導電性樹脂ペーストを取り除く工程をさらに含むと、より細かく導電性樹脂ペーストの塗布量の制御が可能となり、下地電極層の露出面積を精度よく制御することができる。
この発明によれば、積層セラミックコンデンサについて、その外部電極に形成される導電性樹脂層によるクラック抑制効果を有した上で、ＥＳＲの増加の抑制可能な積層セラミックコンデンサが得られる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。 この発明の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。 この発明の実施の形態にかかる積層セラミックコンデンサにおけるめっき層を省略した外観斜視図である。 この発明の実施の形態にかかる積層セラミックコンデンサの製造方法において、下地電極層の形成された積層体の端面に導電性樹脂ペーストを塗布する方法を示した図であり、（ａ）は導電性樹脂ペーストに積層体の端面をゴム定盤に押し付けている状態を示し、（ｂ）は導電性樹脂ペーストに積層体をゴム定盤に押し付けた後、その積層体を引き上げた状態を示す。
１．積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図であり、図３は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。また、図４は、この発明にかかる積層セラミックコンデンサにおけるめっき層を省略した外観斜視図である。
図１ないし図４に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
積層体１２は、積層された複数の誘電体層１４と複数の内部電極１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
誘電体層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。なお、外層部１４ａの厚みは、３０μｍ以上３００μｍ以下であることが好ましい。
誘電体層１４は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層１４の厚みは、０．４μｍ以上２０μｍ以下であることが好ましい。また、誘電体層の枚数は、外層部１４ａおよび内層部１４ｂを含み、２５枚以上１０００枚以下であることが好ましい。
積層体１２の寸法は、長さ方向ｚのＬ寸法が０．４ｍｍ以上６．０ｍｍ以下、幅方向ｙのＷ寸法が０．２ｍｍ以上５．５ｍｍ以下、積層方向ｘのＴ寸法が０．２ｍｍ以上３．０ｍｍ以下であることが好ましい。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
積層体１２は、複数の内部電極１６として、たとえば略矩形状の複数の第１の内部電極１６ａおよび複数の第２の内部電極１６ｂを有する。複数の第１の内部電極１６ａおよび複数の第２の内部電極１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された第１の引出電極部１８ａを有する。第１の引出電極部１８ａは、その端部が積層体１２の第１の端面１２ｅの表面に引き出されて露出しており、第１の露出部２０ａを有する。
第２の内部電極１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された第２の引出電極部１８ｂを有する。第２の引出電極部１８ｂは、その端部が積層体１２の第２の端面１２ｆの表面に引き出されて露出しており、第２の露出部２０ｂを有する。
積層体１２は、誘電体層１４の内層部１４ｂにおいて、第１の内部電極１６ａと第２の内部電極１６ｂとが対向する対向電極部２２ａを含む。また、積層体１２は、対向電極部２２ａの幅方向ｙの一端と第１の側面１２ｃとの間および対向電極部２２ａの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ｂを含む。さらに、積層体１２は、第１の内部電極１６ａの第１の引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極１６ｂの第２の引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｃを含む。
内部電極１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極１６は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極１６の枚数は、１０枚以上９００枚以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅ側に配置される。第１の外部電極２４ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極１６ａと第１の露出部２０ａを介して電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆ側に配置される。第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極１６ｂと第２の露出部２０ｂを介して電気的に接続される。
積層体１２内においては、各対向電極部２２ａで第１の内部電極１６ａと第２の内部電極１６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極１６ａが接続された第１の外部電極２４ａと第２の内部電極１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
第１の外部電極２４ａは、導電性金属およびガラスを含む第１の下地電極層２６ａと、第１の下地電極層２６ａの表面に配置される熱硬化性樹脂および金属を含む第１の導電性樹脂層２８ａと、第１の導電性樹脂層２８ａの表面に配置される第１のめっき層３０ａとを含む。
同様に、第２の外部電極２４ｂは、導電性金属およびガラスを含む第２の下地電極層２６ｂと、第２の下地電極層２６ｂの表面に配置される熱硬化性樹脂および金属を含む第２の導電性樹脂層２８ｂと、第２の導電性樹脂層２８ｂの表面に配置される第２のめっき層３０ｂとを含む。
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
また、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
なお、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第１の下地電極層２６ａは、第１の端面１２ｅにおいて第１の導電性樹脂層２８ａに覆われていない部分を有し、第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の表面には、第１のめっき層３０ａが配置される。具体的には、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に配置される第１の下地電極層２６ａは、第１の導電性樹脂層２８ａに覆われており、第１の端面１２ｅにおいては、第１の導電性樹脂層２８ａに覆われていない部分を有する。そして、第１の導電性樹脂層２８ａに覆われていない部分の表面には、第１の導電性樹脂層２８ａを介さずに直接第１のめっき層３０ａが配置される。
第２の下地電極層２６ｂは、第２の端面１２ｆにおいて第２の導電性樹脂層２８ｂに覆われていない部分を有し、第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の表面には、第２のめっき層３０ｂが配置される。具体的には、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に配置される第２の下地電極層２６ｂは、第２の導電性樹脂層１８ｂに覆われており、第２の端面１２ｆにおいては、第２の導電性樹脂層２８ｂに覆われてない部分を有する。そして、第２の導電性樹脂層２８ｂに覆われていない部分の表面には、第２の導電性樹脂層２８ｂを介さずに直接第２のめっき層３０ｂが配置される。
第１の端面１２ｅ上における第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合は、５％以上であることが好ましい。また、第１の端面１２ｅ上における第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合は、３０％以上であることが好ましい。さらに、第１の端面１２ｅ上における第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合は、３０％以上８２％以下であることがより好ましい。
同様に、第２の端面１２ｆ上における第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合は、５％以上であることが好ましい。また、第２の端面１２ｆ上における第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合は、３０％以上であることが好ましい。さらに、第２の端面１２ｆ上における第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合は、３０％以上８２％以下であることがより好ましい。
なお、第１の端面１２ｅにおいて第１の導電性樹脂層２８ａに覆われていない部分の形状および第２の端面１２ｆにおいて第２の導電性樹脂層２８ｂに覆われていない部分の形状は、特に限定されず、矩形、円形、楕円形の形状で第１の下地電極層２６ａおよび第２の下地電極層２６ｂが露出してもよく、点状などのように部分的に露出していてもよいが、円形もしくは楕円形の形状で、第１の下地電極層２６ａおよび第２の下地電極層２６ｂが露出するのが好ましい。これにより、第１の下地電極層２６ａの露出部分と第１の導電性樹脂層２８ａの境界部分の第１のめっき層３０ａの連続性、および第２の下地電極層２６ｂの露出部分と第２の導電性樹脂層２８ｂの境界部分の第２のめっき層３０ｂの連続性が向上し、第１のめっき層３０ａおよび第２のめっき層３０ｂへの半田の濡れ上がりを向上させることができる。
なお、第１の下地電極層２６ａについて、第１の端面１２ｅにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合、または第２の下地電極層２６ｂについて、第２の端面１２ｆにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合の求め方は、以下に記載されるように求められる。
まず、露出面積の算出方法としては、積層セラミックコンデンサ１０の研磨断面を観察することによって行う。具体的には、積層セラミックコンデンサ１０の長さ方向ｚに平行となるように積層セラミックコンデンサ１０のＬＴ面が露出するように、積層セラミックコンデンサ１０の幅方向ｙに３０μｍピッチで２０断面の断面観察を行う。なお、断面観察には、ＳＥＭを使用し、５０００倍の倍率で観察する。各断面において、第１のめっき層３０ａと第１の下地電極層２６ａとが接触している長さまたは第２のめっき層３０ｂと第２の下地電極層２６ｂとが接触している長さ（すなわち、露出部分の長さ）と、第１のめっき層３０ａと第１の導電性樹脂層２８ａとが接触している長さまたは第２のめっき層３０ｂと第２の導電性樹脂層２８ｂとが接触している長さを測定し、第１のめっき層３０ａと第１の下地電極層２６ａとが接触している長さまたは第２のめっき層３０ｂと第２の下地電極層２６ｂとが接触している長さ（すなわち、露出部分の長さ）×ピッチ幅により、各断面に対する第１の下地電極層２６ａまたは第２の下地電極層２６ｂの露出面積を算出する。最後に、各断面において算出された露出面積の値のすべてを加算することにより得られる値を、本発明における第１の下地電極層２６ａまたは第２の下地電極層２６ｂの露出面積とする。そして、第１の端面１２ｅ全体の面積に対する第１の下地電極層２６ａの露出面積の割合を、第１の下地電極層２６ａについて、第１の端面１２ｅにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合とし、そして、第２の端面１２ｆ全体の面積に対する第２の下地電極層２６ｂの露出面積の割合を、第２の下地電極層２６ｂについて、第２の端面１２ｆにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合とする。
積層体１２の第１の端面１２ｅ、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれが交わることにより形成される稜線部および角部上に位置する第１の下地電極層２６ａの表面には、図４に示すように、第１の導電性樹脂層２８ａが存在するのが好ましい。
同様に、積層体１２の第２の端面１２ｆ、１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれが交わることにより形成される稜線部および角部上に位置する第２の下地電極層２６ｂの表面には、図４に示すように、第２の導電性樹脂層２８ｂが存在するのが好ましい。
第１の端面１２ｅの表面に配置される第１の下地電極層２６ａの厚みは、第１の端面１２ｅの中央部の厚みが、その他の部分の厚みよりも厚い形状を有しているのが好ましい。また、第２の端面１２ｆの表面に配置される第２の下地電極層２６ｂの厚みは、第２の端面１２ｆの中央部の厚みが、その他の部分の厚みよりも厚い形状を有しているのが好ましい。
第１の下地電極層２６ａおよび第２の下地電極層２６ｂ（以下、単に下地電極層ともいう）は、導電性金属およびガラスを含む。下地電極層の導電性金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、下地電極層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。下地電極層は、複数層であってもよい。下地電極層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極１６と同時に焼成したものでもよく、誘電体層１４および内部電極１６を焼成した後に焼き付けたものでもよい。下地電極層のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
第１の導電性樹脂層２８ａは、第１の端面１２ｅにおいて、第１の下地電極層２６ａの特定の部分を除いて、第１の下地電極層２６ａを覆うように配置される。具体的には、第１の導電性樹脂層２８ａは、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に配置される第１の下地電極層２６ａを覆うように配置され、第１の端面１２ｅ上に位置する第１の下地電極２６ａの特定の部分を除いて、第１の下地電極層２６ａを覆うように配置される。
同様に、第２の導電性樹脂層２８ｂは、第２の端面１２ｆにおいて、第２の下地電極層２６ｂの特定の部分を除いて、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２の導電性樹脂層２８ｂは、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に配置される第２の下地電極層２６ｂを覆うように配置され、第２の端面１２ｆ上に位置する第２の下地電極２６ｂの特定の部分を除いて、第２の下地電極層２６ｂを覆うように配置される。
第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に配置される第１の下地電極層２６ａを覆うように配置される第１の導電性樹脂層２８ａの先端部は、その第１の下地電極２６ａの先端部から第２の端面１２ｆの方向に１０μｍ以上の範囲でオーバーラップして積層体１２の表面に配置されていることが好ましい。
同様に、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に配置される第２の下地電極層２６ｂを覆うように配置される第２の導電性樹脂層２８ｂの先端部は、その第２の下地電極２６ｂの先端部から第１の端面１２ｅの方向に１０μｍ以上の範囲でオーバーラップして積層体１２の表面に配置されていることが好ましい。
これにより、本発明の積層セラミックコンデンサ１０が第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂを有することによるクラック抑制効果をより顕著にすることができる。
第１の端面１２ｅの中央部以外に形成される第１の導電性樹脂層２８ａおよび第２の端面１２ｆの中央部以外に形成される第２の導電性樹脂層２８ｂの厚みは、たとえば、０．５μｍ以上２０μｍ以下であることが好ましい。
第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂ（以下、単に導電性樹脂層ともいう）は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる下地電極層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０についてクラックが生じることを防止することができる。
熱硬化性樹脂の具体例としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。金属の表面にＡｇコーティングされたものを使用することができる。金属の表面にＡｇコーティングされたものを使用する際には、金属としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属を用いるのは、Ａｇの特性を保ちつつ、母材の金属を安価なものにすることが可能になるためである。
導電性樹脂層に含まれる金属は、導電性樹脂層全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属（導電性フィラー）は、球形状、扁平状等であってもよい。しかしながら、導電性樹脂層に含まれる金属は、球形状金属と扁平状金属とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属（導電性フィラー）の平均粒径は、たとえば、０．３μｍ以上１０μｍ程度であってもよい。
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属（導電性フィラー）どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる金属は、複数種の金属を含んでいても良く、たとえば、第１の金属成分と第２の金属成分から構成されていても良い。第１の金属成分は、たとえば、Ｓｎ、Ｉｎ、Ｂｉや、これらの金属の少なくとも一種を含む合金からなることが好ましい。なかでも、第１の金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、たとえば、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等が挙げられる。第２の金属成分は、たとえば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。なかでも、第２の金属成分は、ＣｕやＡｇであることが好ましい。
第１のめっき層３０ａは、露出する第１の下地電極層２６ａおよび第１の導電性樹脂層２８ａを覆うように配置される。具体的には、第１のめっき層３０ａは、第１の下地電極層２６ａにおける第１の導電性樹脂層２８ａに覆われてない部分の表面に配置され、かつ第１の導電性樹脂層２８ａの表面に配置され、第１の導電性樹脂層２８ａの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。
同様に、第２のめっき層３０ｂは、露出する第２の下地電極層２６ｂおよび第２の導電性樹脂層２８ｂを覆うように配置される。具体的には、第２のめっき層３０ｂは、第２の下地電極層２６ｂにおける第２の導電性樹脂層２８ｂに覆われてない部分の表面に配置され、かつ第２の導電性樹脂層２８ｂの表面に配置され、第２の導電性樹脂層２８ｂの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。
また、第１のめっき層３０ａおよび第２のめっき層３０ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１種の金属または当該金属を含む合金が用いられる。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層および導電性樹脂層の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層や導電性樹脂層が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．６ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．３ｍｍ以上２．５ｍｍ以下、積層方向ｘのＴ寸法が０．３ｍｍ以上２．５ｍｍ以下である。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す積層セラミックコンデンサ１０によれば、第１の下地電極層２６ａは、第１の端面１２ｅにおいて第１の導電性樹脂層２８ａに覆われていない部分を有し、第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の表面には、第１のめっき層３０ａが配置されており、第２の下地電極層２６ｂは、第２の端面１２ｆにおいて第２の導電性樹脂層２８ｂに覆われていない部分を有し、第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の表面には、第２のめっき層３０ｂが配置されているので、第１の下地電極層２６ａの一部が、高抵抗の第１の導電性樹脂層２８ａで覆われず、第１の下地電極層２６ａに対して第１の導電性樹脂層２８ａの被覆される割合を小さくすることができ、同様に、第２の下地電極層２６ｂの一部が、高抵抗の第２の導電性樹脂層２８ｂで覆われず、第２の下地電極層２６ｂに対して第２の導電性樹脂層２８ｂの被覆される割合を小さくすることができるため、積層セラミックコンデンサ１０のＥＳＲを低減することができる。
また、図１に示す積層セラミックコンデンサ１０によれば、積層体１２の第１の端面１２ｅ、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれが交わることにより形成される稜線部および角部上に位置する第１の下地電極層２６ａの表面には、第１の導電性樹脂層２８ａが存在し、積層体１２の第２の端面１２ｆ、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれが交わることにより形成される稜線部および角部上に位置する第２の下地電極層２６ｂの表面には、第２の導電性樹脂層２８ｂが存在するので、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂによるクラック抑制効果を維持することができる。
また、図１に示す積層セラミックコンデンサ１０によれば、第１の端面１２ｅ上における第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合は、５％以上であり、第２の端面１２ｆ上における第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合は、５％以上であると、第１の下地電極層２６ａに対する第１の導電性樹脂層２８ａにより被覆される割合を小さくすることができ、同様に、第２の下地電極層２６ｂに対して第２の導電性樹脂層２８ｂにより被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、よりＥＳＲの低減効果を有する積層セラミックコンデンサ１０を得ることができる。
さらに、図１に示す積層セラミックコンデンサ１０によれば、第１の端面１２ｅ上における第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合は、３０％以上であり、第２の端面１２ｆ上における第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合は、３０％以上であると、第１の下地電極層２６ａに対する第１の導電性樹脂層２８ａにより被覆される割合を小さくすることができ、同様に、第２の下地電極層２６ｂに対して第２の導電性樹脂層２８ｂにより被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、さらにＥＳＲの低減効果を有する積層セラミックコンデンサ１０を得ることができる。
さらにまた、図１に示す積層セラミックコンデンサ１０によれば、第１の端面１２ｅ上における第１の下地電極層２６ａにおいて第１の導電性樹脂層２８ａに覆われていない部分の露出割合は、３０％以上８２％以下であり、第２の端面１２ｆ上における第２の下地電極層２６ｂにおいて第２の導電性樹脂層２８ｂに覆われていない部分の露出割合は、３０％以上８２％以下であると、第１の下地電極層２６ａに対する第１の導電性樹脂層２８ａにより被覆される割合を小さくすることができ、同様に、第２の下地電極層２６ｂに対して第２の導電性樹脂層２８ｂにより被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、ＥＳＲの低減効果を有することに加えて、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂによるクラック抑制効果を維持することができる。
また、図１に示す積層セラミックコンデンサ１０によれば、第１の端面１２ｅの表面に配置される第１の下地電極層２６ａの厚みは、第１の端面１２ｅの中央部の厚みが、その他の部分の厚みよりも厚い形状を有しており、第２の端面１２ｆの表面に配置される第２の下地電極層２６ｂの厚みは、第２の端面１２ｆの中央部の厚みが、その他の部分の厚みよりも厚い形状を有していると、後述する積層セラミックコンデンサの製造方法の下地電極層の表面に導電性樹脂層を形成するための導電性樹脂ペーストを塗布する工程において、積層体１２の端面をゴム定盤に押し付けた際に、積層体１２の端面中央部とゴム定盤とに挟まれた導電性樹脂ペーストが周囲に押し出され、積層体１２の端面中央部を中心とした導電性樹脂層が配置されない部分を形成しやすくすることができる。
２．積層セラミックコンデンサの製造方法
（１）積層体を準備する工程
次に、以上の構成からなる積層セラミックコンデンサの製造方法の一実施の形態について、積層セラミックコンデンサ１０を例にして説明する。
まず、誘電体シートおよび内部電極１６を形成するための内部電極用導電性ペーストが準備される。なお、誘電体シートおよび内部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
そして、誘電体シート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、誘電体シートには、内部電極１６のパターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷やグラビア印刷などの公知の方法により印刷することができる。
次に、内部電極１６のパターンが印刷されていない外層用誘電体シートが所定枚数積層され、その上に、内部電極パターンが印刷された誘電体シートが順次積層され、その上に、外層用誘電体シートが所定枚数積層され、積層体ブロックが作製される。必要に応じて、この積層体ブロックは、静水圧プレスなどの手段により積層方向に圧着させてもよい。
その後、積層体ブロックが所定の形状寸法に切断され、未焼成の積層体チップが切り出される。このとき、バレル研磨などにより積層体の角部や稜線部に丸みをつけてもよい。続いて、切り出された未焼成の積層体チップが焼成され、積層体が生成される。なお、未焼成の積層体チップの焼成温度は、誘電体の材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
（２）下地電極層を形成する工程
次に、焼成後の積層体１２の第１の端面１２ｅ、第１の主面１２ａおよび第２の主面１２ｂの表面の一部、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に、導電性金属およびガラス成分を含む下地電極ペーストを塗布し、焼き付け、第１の外部電極２４ａの第１の下地電極層２６ａが形成され、焼成後の積層体１２の第２の端面１２ｆ、第１の主面１２ａおよび第２の主面１２ｂの表面の一部、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に、導電性金属およびガラス成分を含む下地電極ペーストを塗布し、焼き付け、第２の外部電極２４ａの第２の下地電極層２６ｂが形成される。下地電極ペーストは、たとえば、ディップなどの工法により積層体１２の両端面に塗布される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。なお、下地電極ペーストの塗布は、複数回浸漬することで行ってもよい。
（３）導電性樹脂ペーストを塗布する工程
続いて、導電性樹脂ペーストを塗布する工程について説明する。
まず、導電性樹脂ペーストを塗布する工程において用いられるペースト貯蔵部４０について説明する。図５は、この発明の実施の形態にかかる積層セラミックコンデンサの製造方法において、下地電極層の形成された積層体の端面に導電性樹脂ペーストを塗布する方法を示した図であり、（ａ）は導電性樹脂ペーストに積層体の端面をゴム定盤に押し付けている状態を示し、（ｂ）は導電性樹脂ペーストに積層体をゴム定盤に押し付けた後、その積層体を引き上げた状態を示す。
ペースト貯蔵部４０は、その底部にゴム定盤４２が設けられており、さらに、ゴム定盤４２の設けられたペースト貯蔵部４０には、導電性樹脂ペースト４４が貯蔵されている。
ペースト貯蔵部４０に用いられるゴム定盤４２は、以下に記載されるゴムを用いることができ、使用するゴムの種類やゴムに対する積層体１２の端面の押し込み量、積層体１２の引き上げる速度などを変更することにより、下地電極層の露出面積を制御することができる。
ゴム定盤４２のゴムの種類は、フッ素ゴム、ウレタンゴム、アクリルゴム、ブチルゴム、ニトリルゴム、クロロプロピレンゴムなどを用いることができる。ゴム定盤４２の厚さは、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。ゴム定盤４２の硬度は、ショア硬さでＡ２０以上Ａ９５以下であることが好ましい。
導電性樹脂ペースト４４は、熱硬化性樹脂および金属を含む。
導電性樹脂ペースト４４に含まれる熱硬化性樹脂の具体例としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
導電性樹脂ペースト４４に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。金属の表面にＡｇコーティングされたものを使用することができる。また、導電性樹脂ペースト４４に含まれる金属としては、複数種の金属を含んでいても良く、たとえば、第１の金属成分と第２の金属成分から構成されていても良い。第１の金属成分は、たとえば、Ｓｎ、Ｉｎ、Ｂｉや、これらの金属の少なくとも一種を含む合金からなることが好ましい。なかでも、第１の金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、たとえば、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等が挙げられる。第２の金属成分は、たとえば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。なかでも、第２の金属成分は、ＣｕやＡｇであることが好ましい。
続いて、ペースト貯蔵部４０を用いた積層体に導電性樹脂ペーストを塗布する工程について説明する。
まず、図５（ａ）に示すように、ペースト貯蔵部４０のゴム定盤４２に、下地電極層が形成された積層体１２の端面を押し付けて、続いて、図５（ｂ）に示すように、引き上げることで、導電性樹脂ペースト４４を塗布する。なお、積層体１２の一方端面をペースト貯蔵部４０のゴム定盤４２に押し付ける際は、他方端面を弾性体により弾性保持してもよいし、粘着剤で保持してもよい。また、積層体１２をゴム定盤４２に押し付けた後、引き上げる速度は、２ｍｍ／ｓ以上４０ｍｍ／ｓ以下であることが好ましい。
なお、積層体に導電性樹脂ペーストを塗布する工程において、底部に金属定盤が設けられた転写ステージに、導電性樹脂ペースト４４が塗布された積層体１２の第１の端面１２ｅおよび第２の端面１２ｆそれぞれを押し付け、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆのそれぞれの端面に塗布された導電性樹脂ペーストの量を制御する工程をさらに含むことが好ましい。また、併せて金属定盤への積層体１２端面の押し込み量をコントロールすることで導電性樹脂ペーストの塗布量を制御することもできる。
また、転写ステージへの積層体１２の第１の端面１２ｅおよび第２の端面１２ｆの押し付け回数は、第１の端面１２ｅおよび第２の端面１２ｆそれぞれにおいて、３回以上であり、押し付けごとにスキージによって転写ステージに付着した導電性樹脂ペーストを取り除く工程をさらに有することが好ましい。
下地電極層の形成された積層体１２の第１の端面１２ｅおよび第２の端面１２ｆに導電性樹脂ペーストを塗布した後、８０℃以上２８０℃以下の温度で熱処理を行い、導電性樹脂を熱硬化させることで、第１の外部電極２４ａの第１の導電性樹脂層２８ａおよび第２の外部電極２４ｂの第２の導電性樹脂層２８ｂが形成される。
続いて、第１の下地電極層２６ａおよび第１の導電性樹脂層２８ａを覆うように、第１のめっき層３０ａが形成される。
同様に、第２の下地電極層２６ｂおよび第２の導電性樹脂層２８ｂを覆うように、第２のめっき層３０ａが形成される。
第１のめっき層３０ａおよび第２のめっき層３０ｂがＮｉめっき層で形成される場合は、その形成方法として電解めっきが用いられる。
なお、第１のめっき層３０ａおよび第２のめっき層３０ｂは、複数層により形成されてもよい。第１のめっき層３０ａおよび第２のめっき層３０ｂが、２層構造で形成される場合、必要に応じて、それぞれのＮｉめっき層の表面にＳｎめっき層が形成される。
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
この実施の形態にかかる積層セラミックコンデンサの製造方法によれば、積層体に導電性樹脂ペーストを塗布する工程において、ペースト貯蔵部４０のゴム定盤４２に、下地電極層が形成された積層体１２の端面を押し付けて、続いて、引き上げることで、下地電極層の中央部を除いて下地電極層を覆うように導電性樹脂ペーストを塗布することができ、下地電極層の中央部に導電性樹脂ペーストが塗布されない部分を形成することができる。
また、この実施の形態にかかる積層セラミックコンデンサの製造方法によれば、積層体に導電性樹脂ペーストを塗布する工程に加えて、さらに、底部に金属定盤が設けられた転写ステージに、導電性ペースト４４が塗布された積素体１２の第１の端面１２ｅおよび第２の端面１２ｆそれぞれを押し付けるとした、導電性樹脂ペーストの量を制御する工程を含むと、導電性樹脂ペーストの塗布量を制御することができ、その結果、下地電極層の露出の割合を制御することができる。
さらに、この実施の形態にかかる積層セラミックコンデンサの製造方法によれば、導電性樹脂ペーストの量を制御する工程において、導電性ペースト４４が塗布された積素体１２の第１の端面１２ｅおよび第２の端面１２ｆそれぞれを押し付ける押し付け回数を３回以上として、押し付けごとにスキージによって転写ステージに付着取り除く工程を含むと、より細かく導電性樹脂ペーストの塗布量の制御が可能となり、下地電極層の露出面積を精度よく制御することができる。
３．実験例
次に、上述の方法により得られた積層セラミックコンデンサ１０について、クラックの発生数を確認するための実験とＥＳＲを測定する実験とを行った。
実施例として、上述した積層セラミックコンデンサの製造方法にしたがって、以下に記載するようなスペックを有する実施例１ないし実施例９の積層セラミックコンデンサのサンプルを作製した。
各実施例は、以下のようなスペックの積層セラミックコンデンサである。
・積層セラミックコンデンサのサイズ（設計値）：長さ×幅×高さ＝１．０ｍｍ×０．５ｍｍ×０．５ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：１０μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・外部電極の構造
下地電極層
下地電極層の材料：導電性金属（Ｃｕ）とガラスを含む電極
下地電極層の厚み（端面中央部）：５μｍ
導電性樹脂層を設けない下地電極層の露出面積：表１を参照
導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
熱硬化温度：約２００℃
導電性樹脂層の厚み：１５μｍ
めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３μｍ
Ｓｎめっき層の厚み：５μｍ
また、各実施例の積層セラミックコンデンサの製造方法の条件は以下のとおりとした。
各実施例の積層セラミックコンデンサの作製時に用いたペースト貯蔵部４０のゴム定盤４２の条件は、以下のとおりとした。
・ゴム定盤のゴムの種類：フッ素ゴム
・ゴム定盤の厚さ：５ｍｍ
・ゴム定盤の硬度：ショア硬さでＡ３０
また、各実施例の積層セラミックコンデンサの作製時において、ゴム定盤に対する積層体の動作は、以下のとおりとした。
・ゴム定盤が設けられるペースト貯蔵部から積層体の引き上げる速度：１０ｍｍ／ｓ
・ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数：表１を参照
・ゴム定盤への積層体の第１の端面および第２の端面の押し込み量：表１を参照
実施例１は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を１回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を１０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を０回とし、導電性樹脂ペーストの塗布量をコントロールした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を３％とした。
実施例２は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を１回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を２０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を０回とし、導電性樹脂ペーストの塗布量をコントロールした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を５％とした。
実施例３は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を１回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を３０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を０回とし、導電性樹脂ペーストの塗布量をコントロールした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を１５％とした。
実施例４は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を１回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を０回とし、導電性樹脂ペーストの塗布量をコントロールした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を３０％とした。
実施例５は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を１回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を３回、転写ステージへの積層体の第１の端面および第２の端面の押し込み量を５０μｍとし、導電性樹脂ペーストの塗布量をコントロールした。なお、押し付けの順番としては、転写ステージへの積層体第１の端面および第２の端面の押し付けを行った後、ゴム定盤への積層体の第１の端面および第２の端面の押し付けを行った。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を３５％とした。
実施例６は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を１回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を６回、転写ステージへの積層体の第１の端面および第２の端面の押し込み量を５０μｍとし、導電性樹脂ペーストの塗布量をコントロールした。なお、押し付けの順番としては、転写ステージへの積層体第１の端面および第２の端面の押し付けを行った後に、ゴム定盤への積層体の第１の端面および第２の端面の押し付けを行った。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を３８％とした。
実施例７は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を２回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を０回とし、導電性樹脂ペーストの塗布量をコントロールした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を７５％とした。
実施例８は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を２回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を３回、転写ステージへの積層体の第１の端面および第２の端面の押し込み量を５０μｍとし、導電性樹脂ペーストの塗布量をコントロールした。なお、押し付けの順番としては、転写ステージへの積層体第１の端面および第２の端面の押し付けを行った後に、ゴム定盤への積層体の第１の端面および第２の端面の押し付けを行った。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を７９％とした。
実施例９は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を２回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を６回、転写ステージへの積層体の第１の端面および第２の端面の押し込み量を５０μｍとし、導電性樹脂ペーストの塗布量をコントロールした。なお、押し付けの順番としては、転写ステージへの積層体第１の端面および第２の端面の押し付けを行った後に、ゴム定盤への積層体の第１の端面および第２の端面の押し付けを行った。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を８２％とした。
実施例１０は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を３回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を０回とし、導電性樹脂ペーストの塗布量をコントロールした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を９０％とした。
実施例１１は、ゴム定盤への積層体の第１の端面および第２の端面の押し付け回数を３回、ゴム定盤への積層体の第１の端面および第２の端面の押し込み量を５０μｍ、転写ステージへの積層体の第１の端面および第２の端面の押し付け回数を３回、転写ステージへの積層体の第１の端面および第２の端面の押し込み量を５０μｍとし、導電性樹脂ペーストの塗布量をコントロールした。なお、押し付けの順番としては、転写ステージへの積層体第１の端面および第２の端面の押し付けを行った後に、ゴム定盤への積層体の第１の端面および第２の端面の押し付けを行った。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を９０％とした。
また、比較例として、以下に記載するようなスペックを有する比較例１および比較例２の積層セラミックコンデンサのサンプルを作製した。
比較例１における積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサとは異なり、外部電極において、導電性樹脂層が、下地電極層全体を覆っている積層セラミックコンデンサである。それ以外の条件は、実施例と同様なものとした。なお、比較例１における積層セラミックコンデンサにおける導電性樹脂層を塗布する工程においては、ゴム定盤ではなくステンレス定盤を用い、ステンレス定盤へ積層体の第１の端面および第２の端面を押し付け、ステンレス定盤上に付着した導電性樹脂ペーストを取り除く回数を１回とした。これにより、下地電極層が導電性樹脂層に覆われていない部分の露出割合を０％とした。
また、比較例２における積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサとは異なり、外部電極において、導電性樹脂層を形成せず、端面および側面ともに下地電極層上にめっき層が形成された積層セラミックコンデンサである。すなわち、下地電極層が導電性樹脂層に覆われていない部分の露出割合を１００％とした。
（１）クラック発生数の確認方法
サンプルである積層セラミックコンデンサを、半田ペーストを用いて基板に実装した。ただし、導電性樹脂ペーストを塗布し、導電性樹脂層を形成したサンプルは、導電性樹脂ペーストを塗布した側を実装面と規定した。そして、実装されていない基板面から径５μｍの押し棒にて基板を曲げ、機械的ストレスをかけた。このとき、保持時間を５秒として、基板の曲げ量は、３ｍｍと、より過酷な状況を想定した５ｍｍの２種類を実施した。基板曲げ後、基板から積層セラミックコンデンサを外し、基板面に対して垂直方向に研磨を行い、サンプルである積層セラミックコンデンサのクラックの発生の有無を観察した。そして、クラックの発生しているサンプルの数を数えた。実施例１ないし実施例９、ならびに比較例１および比較例２の各サンプル数は、基板の曲げ量の３ｍｍおよび５ｍｍのそれぞれ１０個ずつ準備した。
（２）ＥＳＲの測定方法
ＥＳＲの測定は、測定前に、サンプルである積層セラミックコンデンサを空気雰囲気で、１５０℃で１時間の熱処理を行い、その後、測定用基板に実装し、熱処理完了後２４±２時間後に、測定周波数１を１ＭＨｚとし、ネットワークアナライザを用いて測定した。実施例１ないし実施例９、ならびに比較例１および比較例２の各サンプル数は、１０個ずつ準備した。
（３）露出割合の測定方法
本実験例において、下地電極層について、積層体の両端面において導電性樹脂層に覆われてない部分の露出面積は、以下に記載されるように算出した。
サンプルである積層セラミックコンデンサの研磨断面を観察することによって行った。具体的には、積層セラミックコンデンサの長さ方向ｚに平行となるように積層セラミックコンデンサのＬＴ面が露出するように、積層セラミックコンデンサの幅方向ｙに３０μｍピッチで２０断面の断面観察を行った。なお、断面観察にはＳＥＭを使用し、５０００倍の倍率で観察した。各断面において、めっき層と下地電極層とが接触している長さ（すなわち、露出部分の長さ）と、めっき層と導電性樹脂層とが接触している長さを測定し、めっき層と下地電極層とが接触している長さ（すなわち露出部分の長さ）×ピッチ幅により各断面に対する下地電極層の露出面積を算出した。最後に、各断面において算出された露出面積の値のすべてを加算することにより得られる値を、各サンプルにおける下地電極層の露出面積とした。
以上の、実施例および比較例のそれぞれに対するクラックの発生数の確認結果およびＥＳＲの測定結果を表１に示す。
Figure 2018101724
まず、実施例１ないし実施例１１の積層セラミックコンデンサは、下地電極層について、積層体の第１の端面および第２の端面において導電性樹脂層に覆われてない部分を有しているので、下地電極層の一部が、高抵抗の導電性樹脂層で覆われず、下地電極層に対して導電性樹脂層の被覆の割合を小さくすることができることから、実施例１ないし実施例１１の積層セラミックコンデンサのＥＳＲの平均値は、下地電極層全体が導電性樹脂層で覆われた比較例１の積層セラミックコンデンサのＥＳＲの平均値と比較して、ＥＳＲを低減しうることを確認することができた。
また、実施例２ないし実施例１１の積層セラミックコンデンサは、第１の端面および第２の端面上における下地電極層の導電性樹脂層に覆われていない部分の割合が５％以上であるので、下地電極層が、高抵抗の導電性樹脂層により被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、よりＥＳＲの低減効果を得ることができた。より詳細には、実施例２ないし実施例１１の積層セラミックコンデンサのＥＳＲの平均値は、導電性樹脂層が形成されていない比較例２の積層セラミックコンデンサのＥＳＲの平均値と比較して、ＥＳＲの増加率を２倍以下に抑えることができたことに加えて、実施例２ないし実施例１１の積層セラミックコンデンサでは、基板の曲げ量を３ｍｍとしたときの結果をみると、比較例２の積層セラミックコンデンサより基板歪みが加わったときの耐久性が向上したことが確認できた。
また、実施例４ないし実施例１１の積層セラミックコンデンサは、第１の端面および第２の端面上における下地電極層の導電性樹脂層に覆われていない部分の割合が３０％以上であるので、下地電極層が、高抵抗の導電性樹脂層により被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、さらにＥＳＲの低減効果を得ることができた。より詳細には、実施例４ないし実施例１１の積層セラミックコンデンサのＥＳＲの平均値は、導電性樹脂層が形成されていない比較例２の積層セラミックコンデンサのＥＳＲの平均値と比較して、ＥＳＲの増加率を＋５０％以下に抑えることができたことに加えて、実施例４ないし実施例１０の積層セラミックコンデンサでは、基板の曲げ量を３ｍｍとしたときの結果をみると、比較例２の積層セラミックコンデンサより基板歪みが加わったときの耐久性が向上したことが確認できた。
さらに、実施例４ないし実施例９の積層セラミックコンデンサは、第１の端面および第２の端面上における下地電極層の導電性樹脂層に覆われていない部分の割合が３０％以上８２％以下であるので、下地電極層が、高抵抗の導電性樹脂層により被覆される割合を小さくすることができ、それぞれの被覆される割合を最適化することができるため、よりＥＳＲの低減効果を得ることができたことに加えて、導電性樹脂層によるクラック抑制効果を維持することができた。より詳細には、実施例４ないし実施例９の積層セラミックコンデンサのＥＳＲの平均値は、導電性樹脂層が形成されていない比較例２の積層セラミックコンデンサのＥＳＲの平均値と比較して、ＥＳＲの増加率を＋５０％以下に抑えることができたことに加えて、実施例４ないし実施例９の積層セラミックコンデンサでは、基板の曲げ量を５ｍｍとしたときの結果においても、クラックの発生数がゼロであり、高い基板歪みに対する耐性を持たせることができることを確認することができた。
一方、実施例１０および実施例１１の積層セラミックコンデンサは、第１の端面および第２の端面上における下地電極層の導電性樹脂層に覆われていない部分の割合が９０％であるので、導電性樹脂層の覆われる部分が少ないため、クラックの発生の確認する実験において、基板の曲げ量を５ｍｍとしたとき、実施例１０において、４個クラックが発生し、実施例１１で、３個のクラックが発生した。
一方、比較例１は、下地電極層の全体が導電性樹脂層により被覆されているため、比較的高いＥＳＲが得られた。また、比較例２では、外部電極に導電性樹脂層が形成されていないので、基板の曲げ量を３ｍｍとしたとき、６個のクラックが発生し、基板の曲げ量を５ｍｍとしたとき、１０個すべてでクラックが発生した。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極
１６ａ 第１の内部電極
１６ｂ 第２の内部電極
１８ａ 第１の引出電極部
１８ｂ 第２の引出電極部
２０ａ 第１の露出部
２０ｂ 第２の露出部
２２ａ 対向電極部
２２ｂ 側部（Ｗギャップ）
２２ｃ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ａ 第１の導電性樹脂層
２８ｂ 第２の導電性樹脂層
３０ａ 第１のめっき層
３０ｂ 第２のめっき層
４０ ペースト貯蔵部
４２ ゴム定盤
４４ 導電性樹脂ペースト
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (9)

  1. 積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記複数の誘電体層を介して交互に積層され、前記第１の端面に露出する第１の内部電極および前記第２の端面に露出する第２の内部電極と、
    前記第１の内部電極に接続され、前記第１の端面の表面、前記第１の主面および前記第２の主面の表面の一部、ならびに前記第１の側面および前記第２の側面の表面の一部に配置された第１の外部電極と、前記第２の内部電極に接続され、前記第２の端面の表面、前記第１の主面および前記第２の主面の表面の一部、ならびに前記第１の側面および前記第２の側面の表面の一部に配置された第２の外部電極と、を有する積層セラミックコンデンサにおいて、
    前記第１の外部電極は、導電性金属およびガラス成分を含む第１の下地電極層と、前記第１の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第１の導電性樹脂層と、前記第１の導電性樹脂層の表面に配置される第１のめっき層と、を含み、前記第２の外部電極は、導電性金属およびガラス成分を含む第２の下地電極層と、前記第２の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第２の導電性樹脂層と、前記第２の導電性樹脂層の表面の表面に配置される第２のめっき層と、を含み、
    前記第１の下地電極層は、前記第１の端面において、前記第１の導電性樹脂層に覆われていない部分を有し、前記第２の下地電極層は、前記第２の端面において、前記第２の導電性樹脂層に覆われていない部分を有し、
    前記第１の下地電極層の前記第１の導電性樹脂層に覆われていない部分の表面には前記第１のめっき層が配置され、前記第２の下地電極層の前記第２の導電性樹脂層に覆われていない部分の表面には、前記第２のめっき層が配置される、積層セラミックコンデンサ。
  2. 前記積層体の前記第１の端面、前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のそれぞれが交わることにより形成される稜線部および角部上に位置する前記第１の下地電極層の表面には前記第１の導電性樹脂層が存在し、前記積層体の前記第２の端面、前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のそれぞれが交わることにより形成される稜線部および角部上に位置する前記第２の下地電極層の表面には、前記第２の導電性樹脂層が存在する、請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１の端面上における前記第１の下地電極層の前記第１の導電性樹脂層に覆われていない部分の露出割合、および前記第２の端面上における前記第２の下地電極層の前記第２の導電性樹脂層に覆われていない部分の露出割合は、５％以上である、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記第１の端面上における前記第１の下地電極層の前記第１の導電性樹脂層に覆われていない部分の露出割合、および前記第２の端面上における前記第２の下地電極層の前記第２の導電性樹脂層に覆われていない部分の露出割合は、３０％以上である、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。
  5. 前記第１の端面上における前記第１の下地電極層の前記第１の導電性樹脂層に覆われていない部分の露出割合、および前記第２の端面上における前記第２の下地電極層の前記第２の導電性樹脂層に覆われていない部分の露出割合は、３０％以上８２％以下である、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。
  6. 前記第１の端面の表面に配置される第１の下地電極層は、前記第１の端面の中央部におけるその厚みがその他の部分の厚みよりも厚い形状であり、前記第２の端面の表面に配置される第２の下地電極層は、前記第２の端面の中央部におけるその厚みがその他の部分の厚みよりも厚い形状である、請求項１ないし請求項５のいずれかに記載の積層セラミックコンデンサ。
  7. 積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記複数の誘電体層を介して交互に積層され、前記第１の端面に露出する第１の内部電極および前記第２の端面に露出する第２の内部電極と、
    前記第１の内部電極に接続され、前記第１の端面の表面、前記第１の主面および前記第２の主面の表面の一部、ならびに前記第１の側面および前記第２の側面の表面の一部に配置された第１の外部電極と、前記第２の内部電極に接続され、前記第２の端面の表面、前記第１の主面および前記第２の主面の表面の一部、ならびに前記第１の側面および前記第２の側面の表面の一部に配置された第２の外部電極と、を有し、
    前記第１の外部電極は、導電性金属およびガラス成分を含む第１の下地電極層と、前記第１の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第１の導電性樹脂層と、前記第１の導電性樹脂層の表面に配置される第１のめっき層と、を含み、前記第２の外部電極は、導電性金属およびガラス成分を含む第２の下地電極層と、前記第２の下地電極層の表面に配置される熱硬化性樹脂および金属を含む第２の導電性樹脂層と、前記第２の導電性樹脂層の表面の表面に配置される第２のめっき層と、を含み、
    前記第１の導電性樹脂層は、前記第１の下地電極層の中央部、または前記第１の下地電極層の中央部ならびに前記第１の主面および前記第２の主面の表面と前記第１の側面および前記第２の側面との表面に配置される前記第１の下地電極層の表面を除いて前記第１の下地電極層を覆うように配置され、前記第２の導電性樹脂層は、前記第２の下地電極層の中央部、または、前記第２の下地電極層の中央部ならびに前記第１の主面および前記第２の主面の表面と前記第１の側面および前記第２の側面との表面に配置される前記第２の下地電極層の表面を除いて前記第２の下地電極層を覆うように配置されている、積層セラミックコンデンサの製造方法であって、
    前記積層体を準備する工程と、
    前記積層体の前記第１の端面の表面、前記第１の主面および前記第２の主面の表面の一部、ならびに前記第１の側面および前記第２の側面の表面の一部に導電性金属およびガラス成分を含む下地電極ペーストを塗布して前記第１の下地電極層を形成し、前記積層体の前記第２の端面の表面、前記第１の主面および前記第２の主面の表面の一部、ならびに前記第１の側面および前記第２の側面の表面の一部に導電性金属およびガラス成分を含む下地電極ペーストを塗布して第２の下地電極層を形成する工程と、
    前記第１の下地電極層および前記第２の下地電極層の表面に熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程と、
    を有し、
    前記熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程では、底部にゴム定盤が設けられたペースト貯蔵部に前記第１の下地電極層および前記第２の下地電極層の表面を押し付けて、引き上げることで導電性樹脂ペーストを塗布する、積層セラミックコンデンサの製造方法。
  8. 前記熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布する工程は、底部に金属定盤が設けられた転写ステージに、前記導電性樹脂ペーストが塗布された前記積層体の第１の端面および第２の端面それぞれを押し付け、前記積層体の第１の端面および第２の端面に塗布された前記導電性樹脂ペーストの量を制御する工程をさらに含む、請求項７に記載の積層セラミックコンデンサの製造方法。
  9. 前記転写ステージへの前記積層体の第１の端面および前記第２の端面の押し付け回数は、前記第１の端面および前記第２の端面それぞれにおいて、３回以上であり、押し付けごとにスキージによって前記転写ステージに付着した前記導電性樹脂ペーストを取り除く工程をさらに含む、請求項８に記載の積層セラミックコンデンサの製造方法。
JP2016247912A 2016-12-21 2016-12-21 積層セラミックコンデンサ Pending JP2018101724A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016247912A JP2018101724A (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサ
US15/846,369 US10453612B2 (en) 2016-12-21 2017-12-19 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016247912A JP2018101724A (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2018101724A true JP2018101724A (ja) 2018-06-28

Family

ID=62562704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016247912A Pending JP2018101724A (ja) 2016-12-21 2016-12-21 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US10453612B2 (ja)
JP (1) JP2018101724A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116165A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20190116164A (ko) 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20190121196A (ko) 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20220060321A (ko) 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US12400794B2 (en) 2021-12-09 2025-08-26 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820542B (zh) 2016-09-23 2023-03-24 Tdk株式会社 电子部件和电子部件装置
JP7040062B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
KR102107750B1 (ko) 2018-08-03 2020-05-07 삼성전기주식회사 커패시터 부품
KR102191252B1 (ko) * 2018-09-03 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
KR102185055B1 (ko) * 2018-10-02 2020-12-01 삼성전기주식회사 적층 세라믹 전자부품
JP7509514B2 (ja) * 2018-12-27 2024-07-02 Tdk株式会社 電子部品
KR102211744B1 (ko) * 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102827668B1 (ko) * 2019-07-02 2025-07-02 삼성전기주식회사 커패시터 부품
KR102276514B1 (ko) 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR102762880B1 (ko) * 2019-08-28 2025-02-07 삼성전기주식회사 적층형 전자 부품
JP2021068855A (ja) * 2019-10-28 2021-04-30 株式会社村田製作所 支持端子付きコンデンサチップおよびその実装構造
KR102230044B1 (ko) * 2019-12-12 2021-03-19 삼성전기주식회사 코일 부품
JP7243666B2 (ja) * 2020-03-13 2023-03-22 株式会社村田製作所 インダクタ
JP2021174821A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022067931A (ja) * 2020-10-21 2022-05-09 Tdk株式会社 電子部品
KR102870453B1 (ko) * 2020-11-03 2025-10-15 삼성전기주식회사 적층형 전자 부품
KR102880996B1 (ko) * 2020-12-14 2025-11-04 삼성전기주식회사 적층형 전자 부품
KR102900301B1 (ko) * 2020-12-24 2025-12-12 삼성전기주식회사 적층형 전자 부품
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP7707010B2 (ja) * 2021-09-24 2025-07-14 株式会社村田製作所 積層セラミックコンデンサ
US12354806B2 (en) * 2021-10-07 2025-07-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
EP4439600A4 (en) * 2021-11-26 2025-11-26 Murata Manufacturing Co MULTI-LAYER CERAMIC ELECTRONIC COMPONENT
JP2023086245A (ja) * 2021-12-10 2023-06-22 太陽誘電株式会社 積層セラミック電子部品、及びその製造方法、回路基板、並びに包装体
KR20230091622A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 세라믹 전자부품
JP2023093063A (ja) * 2021-12-22 2023-07-04 株式会社村田製作所 積層セラミックコンデンサ
JP2023093061A (ja) * 2021-12-22 2023-07-04 株式会社村田製作所 積層セラミックコンデンサ
KR20230103495A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터
KR20240032511A (ko) * 2022-09-02 2024-03-12 삼성전기주식회사 적층형 전자 부품
KR20240084148A (ko) * 2022-12-06 2024-06-13 삼성전기주식회사 적층형 전자 부품
KR20240094478A (ko) * 2022-12-16 2024-06-25 삼성전기주식회사 적층형 전자 부품
KR20240129380A (ko) * 2023-02-20 2024-08-27 삼성전기주식회사 적층형 커패시터
KR20250075949A (ko) * 2023-11-22 2025-05-29 삼성전기주식회사 적층형 전자 부품

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US8004769B2 (en) * 2009-03-05 2011-08-23 Nabes, Llc Binocular apparatus and system
JP4947076B2 (ja) * 2009-03-25 2012-06-06 Ｔｄｋ株式会社 電子部品の製造方法
GB2518255A (en) * 2013-09-13 2015-03-18 Vodafone Ip Licensing Ltd Communicating with a machine to machine device
JP2015026840A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 セラミック電子部品及びテーピング電子部品連
KR102004776B1 (ko) * 2013-12-05 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102212641B1 (ko) * 2015-11-26 2021-02-05 삼성전기주식회사 커패시터 및 그 제조방법
US20180151295A1 (en) * 2016-11-30 2018-05-31 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121196A (ko) 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
US10903009B2 (en) 2018-10-10 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102762890B1 (ko) 2019-09-02 2025-02-07 삼성전기주식회사 적층 세라믹 전자부품
KR20190116164A (ko) 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20230107522A (ko) 2019-09-02 2023-07-17 삼성전기주식회사 적층 세라믹 전자부품
US11978594B2 (en) 2019-09-02 2024-05-07 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic electronic component
US12142433B2 (en) 2019-09-02 2024-11-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20190116165A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR102762882B1 (ko) * 2019-09-02 2025-02-07 삼성전기주식회사 적층 세라믹 전자부품
KR102762881B1 (ko) * 2019-09-02 2025-02-07 삼성전기주식회사 적층 세라믹 전자부품
KR20220060321A (ko) 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11848159B2 (en) 2020-11-04 2023-12-19 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board for mounting the same
KR102844637B1 (ko) * 2020-11-04 2025-08-11 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US12400794B2 (en) 2021-12-09 2025-08-26 Samsung Electro-Mechanics Co., Ltd. Ceramic electronic component

Also Published As

Publication number Publication date
US10453612B2 (en) 2019-10-22
US20180174753A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
JP2018101724A (ja) 積層セラミックコンデンサ
US10840021B2 (en) Multilayer ceramic electronic component
JP7567146B2 (ja) 積層セラミック電子部品及びその実装基板
JP6806035B2 (ja) 積層セラミックコンデンサ
US11062848B2 (en) Multilayer ceramic electronic component
KR102077617B1 (ko) 적층 세라믹 콘덴서
JP6780673B2 (ja) 積層セラミックコンデンサおよびその実装構造
JP2018073900A (ja) 積層セラミックコンデンサ
JP2017191837A (ja) 積層セラミックコンデンサ
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
JP2015109410A (ja) セラミック電子部品及びセラミック電子部品の製造方法
US11361906B2 (en) Multilayer ceramic electronic component
JP2015026840A (ja) セラミック電子部品及びテーピング電子部品連
US8988855B2 (en) Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
JP2015109411A (ja) セラミック電子部品
US11430609B2 (en) Multilayer ceramic electronic component
JP6841267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP7616420B2 (ja) 積層セラミック電子部品
JP2021044317A (ja) 積層セラミック電子部品
JP2019040943A (ja) 積層セラミックコンデンサ
JP2011228334A (ja) セラミック電子部品
JP2017191869A (ja) 積層セラミックコンデンサの実装構造
JP7040534B2 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP2018160500A (ja) 電子部品の製造方法
US20250054698A1 (en) Multilayer ceramic electronic component