[go: up one dir, main page]

JP2018101784A - Substrate with thin film capacitor sheet - Google Patents

Substrate with thin film capacitor sheet Download PDF

Info

Publication number
JP2018101784A
JP2018101784A JP2017241665A JP2017241665A JP2018101784A JP 2018101784 A JP2018101784 A JP 2018101784A JP 2017241665 A JP2017241665 A JP 2017241665A JP 2017241665 A JP2017241665 A JP 2017241665A JP 2018101784 A JP2018101784 A JP 2018101784A
Authority
JP
Japan
Prior art keywords
thin film
film capacitor
capacitor
slit
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017241665A
Other languages
Japanese (ja)
Other versions
JP6958321B2 (en
Inventor
仁 齊田
Hitoshi Saida
仁 齊田
矢野 義彦
Yoshihiko Yano
義彦 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2018101784A publication Critical patent/JP2018101784A/en
Application granted granted Critical
Publication of JP6958321B2 publication Critical patent/JP6958321B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate with a thin film capacitor sheet which can prevent damage of a thin film capacitor.SOLUTION: A substrate 1 with a thin film capacitor sheet has: a support substrate 10; an adhesive layer 30 provided on the support substrate 10; and a thin film capacitor sheet 20 laminated on the adhesive layer 30. The thin film capacitor sheet 20 has: one or more capacitor parts 25; a frame part 26 which encloses the one or more capacitor parts 25 at the outer side of the capacitor part 25; and slits 27, each of which is provided at an entire periphery of each of the one or more capacitor parts 25 and has an opening on a surface opposite to a surface contacting with the adhesive layer 30. Each capacitor part 25 includes: a first electrode layer 21 and a second electrode layer 22 which are a pair of electrode layers and a dielectric layer 23 sandwiched between the pair of electrode layers.SELECTED DRAWING: Figure 2

Description

本発明は、薄膜コンデンサシート付き基板に関する。   The present invention relates to a substrate with a thin film capacitor sheet.

従来から、複数の回路基板が一体化されたシートが知られている。特許文献1,2では、複数の回路基板が配列されたシート(ストリップ)を構成する回路基板の中に不良品が含まれている場合の再生方法が記載されている。   Conventionally, a sheet in which a plurality of circuit boards are integrated is known. Patent Documents 1 and 2 describe a reproduction method when a defective product is included in a circuit board constituting a sheet (strip) in which a plurality of circuit boards are arranged.

特開平10−247656号公報Japanese Patent Laid-Open No. 10-247656 特開平11−307905号公報Japanese Patent Laid-Open No. 11-307905

しかしながら、近年の薄膜化に応じて製造される薄膜コンデンサについても、特許文献1,2に記載のシートと同様のシート化に対する要求がある。しかしながら、薄膜コンデンサは従来の回路基板と比較して厚さが非常に薄いため、シート単体としての取り扱いが困難である。また、シート化が達成されたとしても、外部からの力により薄膜コンデンサが破損する可能性がある。   However, thin film capacitors manufactured in accordance with recent thin film formation also have a demand for sheet formation similar to the sheets described in Patent Documents 1 and 2. However, since a thin film capacitor is much thinner than a conventional circuit board, it is difficult to handle it as a single sheet. Even if sheeting is achieved, the thin film capacitor may be damaged by external force.

本発明は上記を鑑みてなされたものであり、薄膜コンデンサの破損を防ぐことが可能な薄膜コンデンサシート付き基板を提供することを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to provide a substrate with a thin film capacitor sheet that can prevent the thin film capacitor from being damaged.

上記目的を達成するため、本発明に係る薄膜コンデンサシート付き基板は、支持基板と、当該支持基板上に設けられた接着層と、当該接着層上に積層された薄膜コンデンサシートと、を有し、前記薄膜コンデンサシートは、1以上のコンデンサ部と、当該コンデンサ部の外側で前記1以上のコンデンサ部を囲む枠部と、前記1以上のコンデンサ部のそれぞれの周囲の全周に設けられて、前記接着層に対して接している面とは逆側の面に開口を有するスリットと、を有し、前記コンデンサ部は、一対の電極層と、当該一対の電極層に挟まれた誘電体層と、を有する。   In order to achieve the above object, a substrate with a thin film capacitor sheet according to the present invention includes a support substrate, an adhesive layer provided on the support substrate, and a thin film capacitor sheet laminated on the adhesive layer. The thin film capacitor sheet is provided on the entire periphery of each of the one or more capacitor portions, a frame portion surrounding the one or more capacitor portions outside the capacitor portion, and the one or more capacitor portions, A slit having an opening on a surface opposite to the surface in contact with the adhesive layer, and the capacitor portion includes a pair of electrode layers and a dielectric layer sandwiched between the pair of electrode layers And having.

上記の薄膜コンデンサシート付き基板によれば、支持基板上に、コンデンサ部を有する薄膜コンデンサシートが設けられていることで、剛性が高められ取り扱い性が向上する。また、外部からの力のうち、例えば、横方向からの力に関しては、コンデンサ部を囲むように枠部が設けられることで、横方向の力をコンデンサ部が直接受けることを抑制することができる。支持基板側から縦方向の外力を受けた場合には、接着層を経由して薄膜コンデンサシートに対して伝達されるため、コンデンサ部が受ける力を抑制することができる。さらに、薄膜コンデンサシートもしくは支持基板に対して応力が印加された場合でも、スリットが設けられていることで、コンデンサ部に印加される応力を低減させることができる。このため、上記の薄膜コンデンサシート付き基板によれば、薄膜コンデンサとして機能するコンデンサ部の破損を防ぐことができる。   According to the above substrate with a thin film capacitor sheet, since the thin film capacitor sheet having the capacitor portion is provided on the support substrate, the rigidity is increased and the handleability is improved. In addition, regarding the force from the outside, for example, the force from the outside is provided with the frame portion so as to surround the capacitor portion, so that the capacitor portion can be prevented from receiving the force in the lateral direction directly. . When a vertical external force is received from the support substrate side, it is transmitted to the thin film capacitor sheet via the adhesive layer, so that the force received by the capacitor portion can be suppressed. Furthermore, even when stress is applied to the thin film capacitor sheet or the support substrate, the stress applied to the capacitor portion can be reduced by providing the slit. For this reason, according to said board | substrate with a thin film capacitor sheet, damage to the capacitor | condenser part which functions as a thin film capacitor can be prevented.

ここで、前記スリットの一部は、前記一対の電極層のうち、前記支持基板から離間した側の電極層を貫通する態様とすることができる。   Here, a part of said slit can be made into the aspect penetrated the electrode layer on the side spaced apart from the said support substrate among a pair of said electrode layers.

上記のように、スリットが支持基板から離間した側の電極層を貫通する態様とすることで、薄膜コンデンサシート内での応力の伝搬を抑制することができ、コンデンサ部に印可される応力を低減することができる。   As described above, by allowing the slit to penetrate the electrode layer on the side away from the support substrate, it is possible to suppress the propagation of stress in the thin film capacitor sheet and reduce the stress applied to the capacitor portion. can do.

また、前記スリットの一部は、前記一対の電極層及び前記誘電体層を貫通する態様とすることができる。   In addition, a part of the slit may penetrate the pair of electrode layers and the dielectric layer.

上記のように、スリットが一対の電極層及び誘電体層を貫通するとすることで、薄膜コンデンサシート内での応力の伝搬をさらに抑制することができ、コンデンサ部に印可される応力を低減することができる。   As described above, since the slit penetrates the pair of electrode layers and the dielectric layer, the propagation of stress in the thin film capacitor sheet can be further suppressed, and the stress applied to the capacitor portion is reduced. Can do.

また、前記スリットの幅は、前記薄膜コンデンサシートにおいて前記接着層に対して接している面とは逆側の面において50μm〜5000μmである態様とすることができる。   Moreover, the width | variety of the said slit can be made into the aspect which is 50 micrometers-5000 micrometers in the surface on the opposite side to the surface which is in contact with the said contact bonding layer in the said thin film capacitor sheet.

スリットの幅を上記の範囲とすることで、スリットに隣接するコンデンサ部の歩留まり及び製造効率を好適に保つことができる。   By setting the width of the slit in the above range, the yield and manufacturing efficiency of the capacitor portion adjacent to the slit can be suitably maintained.

また、前記スリットは、前記薄膜コンデンサシートにおいて前記接着層に対して接している面とは逆側の面においてその幅が広く、スリットの底部ではその幅が狭くなる形状であって、前記スリットの底部において、その幅が50μm以上である態様とすることができる。   In addition, the slit has a shape in which the width of the thin film capacitor sheet is wide on a surface opposite to the surface in contact with the adhesive layer, and the width of the slit is narrowed at the bottom of the slit. In the bottom portion, the width may be 50 μm or more.

上記のように、スリットの幅が底部では狭くなる場合であっても、底部の幅を50μm以上とすることで、コンデンサ部の歩留まりを好適にすることができる。   As described above, even when the width of the slit becomes narrow at the bottom, the yield of the capacitor portion can be made favorable by setting the width of the bottom to 50 μm or more.

本発明によれば、運搬時に薄膜コンデンサの破損を防ぐことが可能な薄膜コンデンサシート付き基板が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the board | substrate with a thin film capacitor sheet which can prevent damage to a thin film capacitor at the time of conveyance is provided.

本発明の一実施形態に係る薄膜コンデンサシート付き基板の平面図である。It is a top view of the board | substrate with a thin film capacitor sheet which concerns on one Embodiment of this invention. 図1のII−II断面図であり、薄膜コンデンサシート付き基板における各層の積層構造を示す図である。It is II-II sectional drawing of FIG. 1, and is a figure which shows the laminated structure of each layer in a board | substrate with a thin film capacitor sheet. 薄膜コンデンサシート付き基板の製造方法を説明するフロー図である。It is a flowchart explaining the manufacturing method of a board | substrate with a thin film capacitor sheet. スリットの変形例を説明する図である。It is a figure explaining the modification of a slit. コンデンサ部及び枠部の配置及び形状の変形例を説明する図である。It is a figure explaining the modification of arrangement | positioning and a shape of a capacitor | condenser part and a frame part.

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

図1は、本発明の一実施形態に係る薄膜コンデンサシート付き基板の平面図である。また、図2は、図1のII−II断面図であり、薄膜コンデンサシート付き基板における各層の積層構造を示す図である。本実施形態で説明する図1,2に示すように、薄膜コンデンサシート付き基板1は、支持基板10と、支持基板10上に搭載される薄膜コンデンサシート20と、を有する。薄膜コンデンサシート20は、支持基板10上に接着層30を介して搭載される。薄膜コンデンサシート付き基板1は、薄膜コンデンサシート20が支持基板10に対して貼り付けられたものである。例えば、薄膜コンデンサを用いた電子部品の製造前に薄膜コンデンサを運搬する場合には、この薄膜コンデンサシート付き基板1の態様で運搬される。薄膜コンデンサシート20は、薄膜コンデンサとして機能する1以上のコンデンサ部を含むシートである。コンデンサ部を薄膜コンデンサとして使用する場合には、薄膜コンデンサシート20からコンデンサ部を切り出して使用してもよく、薄膜コンデンサシート20からコンデンサ部を切り出さずに使用してもよい。いずれの場合も、支持基板10から取り外して使用してもよく、支持基板10と共に使用してもよい。   FIG. 1 is a plan view of a substrate with a thin film capacitor sheet according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1 and shows a laminated structure of each layer in the substrate with a thin film capacitor sheet. As shown in FIGS. 1 and 2 described in the present embodiment, the substrate 1 with a thin film capacitor sheet includes a support substrate 10 and a thin film capacitor sheet 20 mounted on the support substrate 10. The thin film capacitor sheet 20 is mounted on the support substrate 10 via the adhesive layer 30. The substrate 1 with a thin film capacitor sheet is obtained by attaching a thin film capacitor sheet 20 to a support substrate 10. For example, when a thin film capacitor is transported before manufacturing an electronic component using the thin film capacitor, it is transported in the form of the substrate 1 with the thin film capacitor sheet. The thin film capacitor sheet 20 is a sheet including one or more capacitor portions that function as a thin film capacitor. When the capacitor portion is used as a thin film capacitor, the capacitor portion may be cut out from the thin film capacitor sheet 20 or may be used without being cut out from the thin film capacitor sheet 20. In either case, the support substrate 10 may be used after being detached, or may be used together with the support substrate 10.

支持基板10は、薄膜コンデンサシート20を支持するための基板である。支持基板10の材料は特に限定されないが、例えば、ガラスエポキシ樹脂基板、シリコン基板、またはBT(ビスマレイミドトリアジン)樹脂等の有機基板等公知の材料を用いることができる。支持基板10の厚さは、基板としての剛性を十分に保つ範囲であれば特に限定されないが、例えば、1mm〜数cm程度とすることができる。   The support substrate 10 is a substrate for supporting the thin film capacitor sheet 20. The material of the support substrate 10 is not particularly limited. For example, a known material such as a glass epoxy resin substrate, a silicon substrate, or an organic substrate such as a BT (bismaleimide triazine) resin can be used. The thickness of the support substrate 10 is not particularly limited as long as the rigidity as the substrate is sufficiently maintained, but can be, for example, about 1 mm to several cm.

また、支持基板10には、薄膜コンデンサシート20が搭載されない領域に貫通孔からなるアライメントマーク11が設けられている(図2参照)。このアライメントマーク11は、支持基板10上に薄膜コンデンサシート20を搭載する際の位置決めようの孔として用いることができる。アライメントマーク11を利用して薄膜コンデンサシート20を支持基板10上に搭載する構成とした場合、位置決め精度を高めることができる。なお、アライメントマーク11は設けられていなくてもよい。   The support substrate 10 is provided with an alignment mark 11 made of a through hole in a region where the thin film capacitor sheet 20 is not mounted (see FIG. 2). The alignment mark 11 can be used as a hole for positioning when the thin film capacitor sheet 20 is mounted on the support substrate 10. When the alignment mark 11 is used to mount the thin film capacitor sheet 20 on the support substrate 10, the positioning accuracy can be increased. The alignment mark 11 may not be provided.

支持基板10上に搭載される薄膜コンデンサシート20は、厚さ方向で見たときに、一対の電極層である第1電極層21及び第2電極層22と、一対の電極層に挟まれる誘電体層23と、を有するシートである。また、薄膜コンデンサシート20は、1以上のコンデンサ部25と、コンデンサ部25を囲むように設けられる枠部26と、を含んで構成される。   When viewed in the thickness direction, the thin film capacitor sheet 20 mounted on the support substrate 10 includes a first electrode layer 21 and a second electrode layer 22 that are a pair of electrode layers, and a dielectric sandwiched between the pair of electrode layers. And a body layer 23. The thin film capacitor sheet 20 includes one or more capacitor portions 25 and a frame portion 26 provided so as to surround the capacitor portions 25.

薄膜コンデンサシート20を構成する3層について説明する。この3層はコンデンサ部25が所望の機能を発揮することができるように選択される。   Three layers constituting the thin film capacitor sheet 20 will be described. The three layers are selected so that the capacitor unit 25 can perform a desired function.

第1電極層21及び第2電極層22の材料としては、主成分がタンタル(Ta)、ニッケル(Ni)、銅(Cu)、タングステン(W)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられるが、これらに限定されない。なお、各電極層は、主成分となる材料のほか、微量の不純物等が含まれていてもよい。第1電極層21及び第2電極層22の材料の組み合わせも特に限定されないが、例えば、第1電極層21の主成分をCuとし、第2電極層22の主成分をNiとすることができる。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいうが、どの成分も50質量%以下である場合は、もっとも含有率の多い成分を主成分であるという。   As materials for the first electrode layer 21 and the second electrode layer 22, the main components are tantalum (Ta), nickel (Ni), copper (Cu), tungsten (W), platinum (Pt), palladium (Pd), iridium. (Ir), ruthenium (Ru), rhodium (Rh), an alloy containing these metals, or a material that is an intermetallic compound is preferably used, but is not limited thereto. Note that each electrode layer may contain a trace amount of impurities in addition to the main component material. The combination of the materials of the first electrode layer 21 and the second electrode layer 22 is not particularly limited. For example, the main component of the first electrode layer 21 can be Cu and the main component of the second electrode layer 22 can be Ni. . Note that the term “main component” means that the proportion of the component is 50% by mass or more, but if any component is 50% by mass or less, the component with the highest content is the main component. That is.

誘電体層23は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料等が含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のために意図的に整数比からずらしても良い。なお、誘電体層13の特性制御のため、誘電体層13に適宜、副成分として添加物質が含有されていてもよい。 The dielectric layer 23 is made of a perovskite dielectric material. Here, as the perovskite-based dielectric material in the present embodiment, BaTiO 3 (barium titanate), (Ba 1-X Sr X ) TiO 3 (barium strontium titanate), (Ba 1-X Ca X ) TiO 3. 3 , PbTiO 3 , Pb (Zr X Ti 1-X ) O 3 and other (strong) dielectric materials having a perovskite structure, and composites represented by Pb (Mg 1/3 Nb 2/3 ) O 3 Perovskite relaxor type ferroelectric materials and the like are included. Here, in the above-described perovskite structure and perovskite relaxor type ferroelectric material, the ratio of A site to B site is usually an integer ratio, but may be intentionally shifted from the integer ratio in order to improve characteristics. In order to control the characteristics of the dielectric layer 13, the dielectric layer 13 may appropriately contain an additive substance as a subcomponent.

本実施形態の薄膜コンデンサシート20には、図1に示すように8つ(2×4)のコンデンサ部25が設けられる。また、隣接するコンデンサ部25の間及びコンデンサ部25と枠部26との間にはスリット27が形成される。スリット27は、薄膜コンデンサシート20の上面、すなわち、接着層30に対して接する面(下面)とは逆側の面に開口するように形成される。   The thin film capacitor sheet 20 of the present embodiment is provided with eight (2 × 4) capacitor portions 25 as shown in FIG. Further, slits 27 are formed between the adjacent capacitor portions 25 and between the capacitor portion 25 and the frame portion 26. The slit 27 is formed so as to open on the upper surface of the thin film capacitor sheet 20, that is, the surface opposite to the surface (lower surface) in contact with the adhesive layer 30.

コンデンサ部25においては、第1電極層21に、所望の機能を有するための配線部251と、配線部251の周囲を囲む溝252と、が形成される。図1では、配線部251の記載を省略している。溝252は、スリット27の周囲の第1電極層21と配線部251側の第1電極層21と区切るために設けられている。コンデンサ部25は、例えば一辺が0.3mm〜3mmの四角形とすることができるが、コンデンサ部25の大きさ及び形状は特に限定されない。   In the capacitor part 25, a wiring part 251 for having a desired function and a groove 252 surrounding the wiring part 251 are formed in the first electrode layer 21. In FIG. 1, the wiring portion 251 is not shown. The groove 252 is provided to separate the first electrode layer 21 around the slit 27 from the first electrode layer 21 on the wiring portion 251 side. The capacitor unit 25 may be a square having a side of 0.3 mm to 3 mm, for example, but the size and shape of the capacitor unit 25 are not particularly limited.

スリット27は、各コンデンサ部25の全周にわたって設けられる。また、スリット27は、図2に示すように、厚さ方向(3層の積層方向)に第1電極層21を貫通するように形成されている。なお、図2では、誘電体層23及び第2電極層22にはスリット27が形成されていないが、スリット27の深さは適宜変更することができる。また、場所によってスリット27の深さが変更されていてもよい。また、スリット27の幅は特に限定されないが、第1電極層21側の表面、すなわち、薄膜コンデンサシート20における接着層30と接する側とは逆側の面において、50μm〜5000μmとすることができる。スリット27の幅が50μmよりも小さくなると、スリット27を設ける工程を実施する際にスリット幅が設計値よりも小さくなってしまう可能性がある。この場合、コンデンサ部25の歩留まりが低下することが考えられる。また、スリット27の幅が5000μmよりも大きくなると、薄膜コンデンサシート20においてスリット27として使用される領域の割合が大きくなり、コンデンサ部25の製造効率が低下することが考えられる。   The slit 27 is provided over the entire circumference of each capacitor unit 25. Further, as shown in FIG. 2, the slit 27 is formed so as to penetrate the first electrode layer 21 in the thickness direction (lamination direction of the three layers). In FIG. 2, the slit 27 is not formed in the dielectric layer 23 and the second electrode layer 22, but the depth of the slit 27 can be changed as appropriate. Further, the depth of the slit 27 may be changed depending on the location. The width of the slit 27 is not particularly limited, but can be 50 μm to 5000 μm on the surface on the first electrode layer 21 side, that is, the surface opposite to the side in contact with the adhesive layer 30 in the thin film capacitor sheet 20. . If the width of the slit 27 is smaller than 50 μm, the slit width may be smaller than the design value when the step of providing the slit 27 is performed. In this case, it is conceivable that the yield of the capacitor unit 25 decreases. In addition, when the width of the slit 27 is larger than 5000 μm, the ratio of the area used as the slit 27 in the thin film capacitor sheet 20 is increased, and the manufacturing efficiency of the capacitor portion 25 may be reduced.

コンデンサ部25においては、第1電極層21及び第2電極層22の厚さは、0.1μm〜50μmであることが好ましく、1μm〜40μmであることがより好ましく、10μm〜30μm程度であることが更に好ましい。各電極層の厚さが薄過ぎる場合、薄膜コンデンサシートの製造時に各電極層をハンドリングし難くなる傾向がある。また、各電極層の厚さが厚過ぎる場合、誘電体層と電極層の密着性が低くなる傾向がある。また、誘電体層23の厚さは、例えば、10nm〜1000nmである。   In the capacitor part 25, the thicknesses of the first electrode layer 21 and the second electrode layer 22 are preferably 0.1 μm to 50 μm, more preferably 1 μm to 40 μm, and about 10 μm to 30 μm. Is more preferable. When the thickness of each electrode layer is too thin, it tends to be difficult to handle each electrode layer when manufacturing the thin film capacitor sheet. Moreover, when the thickness of each electrode layer is too thick, there exists a tendency for the adhesiveness of a dielectric material layer and an electrode layer to become low. Moreover, the thickness of the dielectric material layer 23 is 10 nm-1000 nm, for example.

スリット27を挟んでコンデンサ部25の外側に設けられる枠部26は、コンデンサ部25のように切り出して薄膜コンデンサとして使用される領域ではない。したがって、第1電極層21、誘電体層23及び第2電極層22がこの順に積層されていなくてもよい。図1に示すように、薄膜コンデンサシート20の外周に設けられる枠部26では、薄膜コンデンサシート20の製造時に例えば誘電体層23が周縁に達しない状態で製造される場合がある。この場合、枠部26の一部に誘電体層23が積層されていない領域が含まれることになるが、枠部26はコンデンサとしての機能を要求されない領域であり、枠部26としての機能を十分に果たすことができる。   The frame portion 26 provided outside the capacitor portion 25 with the slit 27 interposed therebetween is not a region that is cut out like the capacitor portion 25 and used as a thin film capacitor. Therefore, the first electrode layer 21, the dielectric layer 23, and the second electrode layer 22 may not be stacked in this order. As shown in FIG. 1, the frame portion 26 provided on the outer periphery of the thin film capacitor sheet 20 may be manufactured in a state where, for example, the dielectric layer 23 does not reach the periphery when the thin film capacitor sheet 20 is manufactured. In this case, a region where the dielectric layer 23 is not laminated is included in a part of the frame portion 26. However, the frame portion 26 is a region where a function as a capacitor is not required, and functions as the frame portion 26. Can fully fulfill.

上記の薄膜コンデンサシート20は、接着層30を介して支持基板10に対して貼り付けられる。接着層30は、支持基板10に対して薄膜コンデンサシート20を固定することが可能であると共に、コンデンサ部25あるいは薄膜コンデンサシート20を支持基板10から剥離して使用する場合等には、薄膜コンデンサシート20に含まれるコンデンサ部25を取り外すことが可能であることが求められる。この場合、接着層30は、薄膜コンデンサシート20を脱着可能である必要がある。また、接着層30は、薄膜コンデンサシート20を支持基板10に固定した状態において、弾性を有していることが好ましい。上記のような特徴を有する接着層30としては、例えば、熱はく離性を有している接着層を用いることができる。熱はく離性を有する接着層としては、例えば、電子部品工程用の熱はく離シートであるリバアルファ(商品名:日東電工社製)が挙げられる。接着層30の厚みは特に限定されないが、上記の機能を発揮することができる範囲で、接着層30の材料等に応じて適宜設定される。   The thin film capacitor sheet 20 is attached to the support substrate 10 via the adhesive layer 30. The adhesive layer 30 can fix the thin film capacitor sheet 20 to the support substrate 10, and when the capacitor portion 25 or the thin film capacitor sheet 20 is peeled from the support substrate 10, the thin film capacitor is used. It is required that the capacitor portion 25 included in the sheet 20 can be removed. In this case, the adhesive layer 30 needs to be able to detach the thin film capacitor sheet 20. The adhesive layer 30 preferably has elasticity in a state where the thin film capacitor sheet 20 is fixed to the support substrate 10. As the adhesive layer 30 having the above-described characteristics, for example, an adhesive layer having heat peelability can be used. Examples of the adhesive layer having heat release properties include Riva Alpha (trade name: manufactured by Nitto Denko Corporation), which is a heat release sheet for electronic component processes. Although the thickness of the contact bonding layer 30 is not specifically limited, It is suitably set according to the material etc. of the contact bonding layer 30 in the range which can exhibit said function.

次に、上記の薄膜コンデンサシート付き基板1の製造方法について、図3を参照しながら説明する。   Next, the manufacturing method of said board | substrate 1 with a thin film capacitor sheet is demonstrated, referring FIG.

まず、薄膜コンデンサシート20を準備する(S01)。ここで準備するシートとは、コンデンサ部25に相当する領域において第1電極層21、誘電体層23及び第2電極層22がこの順に積層されたシート状態のシートであり、スリット27はこの段階では形成されていない。薄膜コンデンサシート20は、第2電極層22となる金属箔もしくは基板上に形成された金属膜上に、誘電体層23を積層した後に、その上に第1電極層21を形成することで製造される。このシートの製造方法には、公知の方法を用いることができる。第1電極層21の配線部251及び溝252はこの段階で形成されていてもよいし、後述のスリットの形成時に同時に形成してもよい。   First, the thin film capacitor sheet 20 is prepared (S01). The sheet prepared here is a sheet in a state where the first electrode layer 21, the dielectric layer 23, and the second electrode layer 22 are laminated in this order in a region corresponding to the capacitor unit 25, and the slit 27 is formed at this stage. It is not formed. The thin film capacitor sheet 20 is manufactured by laminating a dielectric layer 23 on a metal foil to be a second electrode layer 22 or a metal film formed on a substrate, and then forming a first electrode layer 21 thereon. Is done. A known method can be used as a method for producing the sheet. The wiring part 251 and the groove 252 of the first electrode layer 21 may be formed at this stage, or may be formed at the same time when a slit described later is formed.

次に、この薄膜コンデンサシート20を支持基板10に対して貼り付ける(S02)。まず、支持基板10上に接着層30を設けた後に、この接着層30上に薄膜コンデンサシート20を貼り付ける。   Next, the thin film capacitor sheet 20 is attached to the support substrate 10 (S02). First, after providing the adhesive layer 30 on the support substrate 10, the thin film capacitor sheet 20 is pasted on the adhesive layer 30.

次に、薄膜コンデンサシート20にスリット27を形成する(S03)。スリット27の形成方法としては、レジストを用いたパターニングの方法が挙げられるが、これには限定されない。なお、スリット27の形成と同時に、第1電極層21の配線部251及び溝252を形成してもよい。スリット27を形成することで、薄膜コンデンサシート20におけるコンデンサ部25及び枠部26がスリット27により区画される。   Next, the slit 27 is formed in the thin film capacitor sheet 20 (S03). Examples of the method for forming the slit 27 include a patterning method using a resist, but are not limited thereto. Note that the wiring portion 251 and the groove 252 of the first electrode layer 21 may be formed simultaneously with the formation of the slit 27. By forming the slit 27, the capacitor portion 25 and the frame portion 26 in the thin film capacitor sheet 20 are partitioned by the slit 27.

次に、薄膜コンデンサ個片の検査及び良品判定を行う(S04)。ここでの個片とはスリット27により区画されたコンデンサ部25それぞれのことを指す。コンデンサ部25を1つずつ検査することで、コンデンサ部25が所望の性能を発揮できるかを確認し、良品か不良品かを判定する。   Next, the inspection of the thin film capacitor piece and the non-defective product determination are performed (S04). Here, each piece refers to each of the capacitor portions 25 partitioned by the slits 27. By inspecting the capacitor portions 25 one by one, it is confirmed whether the capacitor portions 25 can exhibit the desired performance, and it is determined whether they are non-defective products or defective products.

その後、不良品と判定された薄膜コンデンサ個片を除去する(S05)。上記のようにコンデンサ部25のそれぞれについて良品/不良品の判定を行った結果、薄膜コンデンサシート20に複数のコンデンサ部25が含まれる場合、その一部が不良品と判定される場合がある。この場合には、スリット27を利用して不良品と判定されたコンデンサ部25のみを除去することができる。コンデンサ部25を除去する際には、除去対象のコンデンサ部25の周囲のスリット27が薄膜コンデンサシート20を貫通して接着層30に到達するよう、レーザ等によりカットする。その後、接着層30の粘着性を変化させて薄膜コンデンサシート20から特定のコンデンサ部25のみを除去する。   Thereafter, the thin film capacitor pieces determined to be defective are removed (S05). As a result of performing the non-defective / defective product determination for each of the capacitor portions 25 as described above, when a plurality of capacitor portions 25 are included in the thin film capacitor sheet 20, some of them may be determined as defective products. In this case, it is possible to remove only the capacitor portion 25 determined to be defective using the slit 27. When the capacitor part 25 is removed, the slit 27 around the capacitor part 25 to be removed is cut by a laser or the like so as to penetrate the thin film capacitor sheet 20 and reach the adhesive layer 30. Then, only the specific capacitor | condenser part 25 is removed from the thin film capacitor sheet 20 by changing the adhesiveness of the contact bonding layer 30. FIG.

その後の工程としては2種類の方法を用いることができる。まず、第1の方法として、不良品のコンデンサ部25を除去した領域(除去領域)に対して別の薄膜コンデンサシートにおいて製造された良品(新良品)を搭載する方法である(S06)。この場合、別の薄膜コンデンサシートにおいて製造された良品のコンデンサ部を切り出して、新良品として除去領域に貼り付ける。接着層30は、薄膜コンデンサシートを脱着可能であるので、新良品を除去領域に貼り付けることができる。この結果、薄膜コンデンサシート20は、全てのコンデンサ部25が良品の状態となる。これにより、薄膜コンデンサシート付き基板1としても良品のコンデンサ部25のみにより構成される状態となる。   Two types of methods can be used as the subsequent steps. First, as a first method, a non-defective product (new good product) manufactured in another thin film capacitor sheet is mounted on a region (removal region) where the defective capacitor portion 25 is removed (S06). In this case, a good capacitor portion manufactured in another thin film capacitor sheet is cut out and pasted as a new good product in the removal region. Since the adhesive layer 30 is detachable from the thin film capacitor sheet, a new good product can be attached to the removal region. As a result, in the thin film capacitor sheet 20, all the capacitor portions 25 are in a non-defective state. As a result, the substrate 1 with the thin film capacitor sheet is also configured by only the good capacitor portion 25.

第2の方法としては、不良品のコンデンサ部25を除去した領域(除去領域)を有する薄膜コンデンサシート20を、現在貼り付けている支持基板10とは異なる基板(新基板)に対して貼り付ける方法である(S07)。新しい支持基板10には、新しい接着層30が設けられていて、薄膜コンデンサシート20はその上に貼り付けられる。その後、不良品のコンデンサ部25を除去した領域(除去領域)に対して別の薄膜コンデンサシートにおいて製造された良品(新良品)を搭載する(S08)。この方法を用いた場合にも、支持基板10が新しい基板に変更となるが、薄膜コンデンサシート20は、全てのコンデンサ部25が良品の状態となる。これにより、薄膜コンデンサシート付き基板1としても良品のコンデンサ部25のみにより構成される状態となる。   As a second method, the thin film capacitor sheet 20 having a region (removal region) from which the defective capacitor portion 25 is removed is pasted to a substrate (new substrate) different from the support substrate 10 currently pasted. Method (S07). A new adhesive layer 30 is provided on the new support substrate 10, and the thin film capacitor sheet 20 is attached thereon. Thereafter, a non-defective product (new good product) manufactured in another thin film capacitor sheet is mounted on the region (removal region) from which the defective capacitor portion 25 is removed (S08). Even when this method is used, the support substrate 10 is changed to a new substrate, but in the thin film capacitor sheet 20, all the capacitor portions 25 are in a non-defective state. As a result, the substrate 1 with the thin film capacitor sheet is also configured by only the good capacitor portion 25.

上記のように、第1の方法及び第2の方法の何れの方法を採用した場合でも、良品のコンデンサ部25のみにより構成される薄膜コンデンサシート付き基板1を得ることができる。   As described above, the thin film capacitor sheet-provided substrate 1 constituted only by the good capacitor portion 25 can be obtained regardless of which of the first method and the second method is employed.

なお、不良品の除去(S05)以降の工程は行わなくてもよい。不良品の除去以降の工程を省略した場合、不良品が含まれていてもそれが残存した状態の薄膜コンデンサシート付き基板1となるが、それまで(S01〜S04)の工程により、良品のコンデンサ部25の周囲の全周にわたってスリット27が形成され、且つ、コンデンサ部25全体を囲むように枠部26が設けられた構造が得られる。   Note that the steps after the removal of defective products (S05) may not be performed. If the steps after the removal of the defective product are omitted, the substrate 1 with the thin film capacitor sheet remains even if the defective product is included, but the non-defective capacitor is obtained by the steps up to that time (S01 to S04). A structure is obtained in which the slit 27 is formed over the entire circumference of the portion 25 and the frame portion 26 is provided so as to surround the entire capacitor portion 25.

なお、良品と不良品との入れ替えの際に、レーザ加工等によりコンデンサ部25を取り外し可能な状態とするので、スリット27Aは、図4(A)に示すように、第1電極層21、誘電体層23及び第2電極層22を貫通する形状となる。   In addition, since the capacitor | condenser part 25 is made into a state which can be removed by laser processing etc. at the time of replacement | exchange with a good product and a defective product, as shown to FIG. 4 (A), the slit 27A is 1st electrode layer 21, dielectric The shape penetrates through the body layer 23 and the second electrode layer 22.

このように、スリットの深さは、特に限定されないが、図2に示すスリット27のように、第1電極層21のみを貫通するような深さとした場合には、薄膜コンデンサシート20においては枠部26とコンデンサ部25とが一部で連結した状態となるため、その部分においては剛性が高められる。また、スリット27が第1電極層21を貫通するような深さとなっていると、応力の緩和を好適に行うことができる。一方、図4(A)に示すように、スリット27Aが、第1電極層21、誘電体層23及び第2電極層22を貫通する形状である場合、このスリット27Aに囲まれたコンデンサ部25は、薄膜コンデンサシート付き基板1からの脱着が可能となるため、上述したように良品と不良品との入れ替え等が容易となる。また、スリット27Aに囲まれたコンデンサ部25は、周囲の他のコンデンサ部25及び枠部26とは薄膜コンデンサシート20においては離間した状態となるため、他のコンデンサ部25及び枠部26からの応力の伝搬を抑制することができる。   As described above, the depth of the slit is not particularly limited. However, when the depth penetrates only the first electrode layer 21 as in the slit 27 shown in FIG. Since the part 26 and the capacitor part 25 are partially connected, the rigidity is increased in that part. Further, when the slit 27 has such a depth as to penetrate the first electrode layer 21, the stress can be relaxed suitably. On the other hand, as shown in FIG. 4A, when the slit 27A has a shape penetrating the first electrode layer 21, the dielectric layer 23, and the second electrode layer 22, the capacitor portion 25 surrounded by the slit 27A. Can be detached from the substrate 1 with a thin film capacitor sheet, and as described above, it is easy to replace a good product with a defective product. In addition, since the capacitor portion 25 surrounded by the slit 27A is separated from the other surrounding capacitor portions 25 and the frame portion 26 in the thin film capacitor sheet 20, the capacitor portions 25 and the frame portions 26 are separated from each other. Stress propagation can be suppressed.

スリットの深さは、領域毎に異なっていてもよい。例えば、上記で説明したように、不良品のコンデンサ部25において良品と入れ替えを行った場合には、製造後の薄膜コンデンサシート付き基板1においては、スリットが浅い(第1電極層21のみを貫通している)部分と、スリットが深い(第2電極層22まで全て貫通している)部分と、が混在した状態となる。このように、スリットの深さは場所によって異なっていてもよい。   The depth of the slit may be different for each region. For example, as described above, when the defective capacitor portion 25 is replaced with a non-defective product, the slit 1 is shallow in the substrate 1 with the thin film capacitor sheet after manufacture (through only the first electrode layer 21). And a portion where the slits are deep (all penetrates up to the second electrode layer 22). Thus, the depth of the slit may vary depending on the location.

図4(B)に示すスリット27Bは、深さ方向(薄膜コンデンサシート20の厚さ方向)におけるスリット幅の分布がスリット27,27Aとは異なる。スリット27,27Aでは、スリット幅が表面の開口部分とスリットの底部とにおいて均一である場合を示していた。一方、スリット27Bは、開口部分のスリット幅が広く、底部に向かうにつれて幅が小さくなっている断面が略台形形状のスリットである。スリットの加工方法によっては、このように、スリットの底部において、幅が狭くなる場合がある。このような場合には、底部でのスリット幅が50μm以上となるようにすることで、スリット27Bに隣接するコンデンサ部25の歩留まりを好適に保つことが可能となる。なお、スリット27Bは、誘電体層23及び第2電極層22も貫通しているが、スリット27のように第1電極層21のみを貫通するスリットについても、底部の幅が狭くなる構造であってもよい。   The slit 27B shown in FIG. 4B is different from the slits 27 and 27A in the distribution of the slit width in the depth direction (thickness direction of the thin film capacitor sheet 20). In the slits 27 and 27A, the slit width is uniform in the opening portion on the surface and the bottom portion of the slit. On the other hand, the slit 27B is a slit having a substantially trapezoidal cross section in which the slit width of the opening portion is wide and the width decreases toward the bottom. Depending on the slit processing method, the width may be narrow at the bottom of the slit as described above. In such a case, the yield of the capacitor portion 25 adjacent to the slit 27B can be suitably maintained by setting the slit width at the bottom to be 50 μm or more. The slit 27B also penetrates the dielectric layer 23 and the second electrode layer 22, but the slit that penetrates only the first electrode layer 21 like the slit 27 has a structure in which the bottom width is narrowed. May be.

図5は、枠部26の配置の変形例であり、図1に対応する。図1の薄膜コンデンサシート付き基板1では、8つ(2×4)のコンデンサ部25の周囲を一体的に囲むように枠部26が設けられていた。一方、図5の薄膜コンデンサシート付き基板1Aでは、8つ(2×4)のコンデンサ部25は、それぞれ離間して配置されている。そして、隣接するコンデンサ部25の間、及び、8つ(2×4)のコンデンサ部25の全体の周囲に枠部26が設けられている。このように、枠部26の形状及び配置は適宜変更することができる。また、スリット27は、隣接するコンデンサ部25同士を区画するように、及び、コンデンサ部25と枠部26とを区画するように、コンデンサ部25それぞれの周囲全周に設けられていればよい。   FIG. 5 is a modified example of the arrangement of the frame portion 26 and corresponds to FIG. In the substrate 1 with a thin film capacitor sheet in FIG. 1, a frame portion 26 is provided so as to integrally surround the periphery of eight (2 × 4) capacitor portions 25. On the other hand, in the substrate 1A with a thin film capacitor sheet of FIG. 5, the eight (2 × 4) capacitor portions 25 are arranged apart from each other. A frame portion 26 is provided between adjacent capacitor portions 25 and around the whole of eight (2 × 4) capacitor portions 25. Thus, the shape and arrangement of the frame portion 26 can be changed as appropriate. Moreover, the slit 27 should just be provided in the perimeter of each capacitor | condenser part 25 so that the adjacent capacitor | condenser parts 25 may be partitioned off and so that the capacitor | condenser part 25 and the frame part 26 may be partitioned off.

このように、本実施形態に係る薄膜コンデンサシート付き基板1では、支持基板10上に、コンデンサ部25を有する薄膜コンデンサシート20が設けられている。このため、剛性が高められ、薄膜のため取り扱いが困難であったコンデンサの取り扱い性が向上する。また、外部からの力のうち、例えば、横方向(支持基板10及び薄膜コンデンサシート20の主面の延在方向)からの力に関しては、薄膜コンデンサシート20のコンデンサ部25を囲むように枠部26が設けられることで、コンデンサ部25が直接力を受けることを抑制することができる。また、支持基板10側から縦方向(厚さ方向)の外力を受けた場合には、接着層30を経由して薄膜コンデンサシート20に対して伝達されるため、コンデンサ部25が受ける力を抑制することができる。がさらに、薄膜コンデンサシート20もしくは支持基板10に対して応力が印加された場合でも、スリット27が設けられていることで、スリット27により応力を緩和することができるため、コンデンサ部25に印加される応力を低減させることができる。このため、上記の薄膜コンデンサシート付き基板1によれば、薄膜コンデンサとして機能するコンデンサ部25の破損を防ぐことができる。   Thus, in the board | substrate 1 with a thin film capacitor sheet which concerns on this embodiment, the thin film capacitor sheet 20 which has the capacitor | condenser part 25 is provided on the support substrate 10. FIG. For this reason, rigidity is improved and the handleability of the capacitor which is difficult to handle due to the thin film is improved. Further, among the external forces, for example, the force from the lateral direction (the extending direction of the main surface of the support substrate 10 and the thin film capacitor sheet 20) is a frame portion so as to surround the capacitor portion 25 of the thin film capacitor sheet 20. By providing 26, it can suppress that the capacitor | condenser part 25 receives direct force. In addition, when an external force in the vertical direction (thickness direction) is received from the support substrate 10 side, it is transmitted to the thin film capacitor sheet 20 via the adhesive layer 30, so that the force received by the capacitor unit 25 is suppressed. can do. Further, even when stress is applied to the thin film capacitor sheet 20 or the support substrate 10, since the slit 27 can relieve stress by the slit 27, the stress is applied to the capacitor unit 25. Stress can be reduced. For this reason, according to said board | substrate 1 with a thin film capacitor sheet, damage to the capacitor | condenser part 25 which functions as a thin film capacitor can be prevented.

また、上記の薄膜コンデンサシート付き基板1では、スリット27が支持基板から離間した側の電極層である第1電極層21を貫通する態様を有している。このような構成とすることで、薄膜コンデンサシート20内での応力の伝搬を好適に抑制することができる。したがって、コンデンサ部25に印可される応力を低減することができる。   Moreover, in said board | substrate 1 with a thin film capacitor sheet, it has the aspect which the slit 27 penetrates the 1st electrode layer 21 which is an electrode layer in the side spaced apart from the support substrate. By setting it as such a structure, propagation of the stress in the thin film capacitor sheet 20 can be suppressed suitably. Therefore, the stress applied to the capacitor unit 25 can be reduced.

また、図4(A)で説明したように、スリット27Aが一対の電極層である第1電極層21及び第2電極層22と、誘電体層23との全てを貫通するとすることで、薄膜コンデンサシート20内での応力の伝搬をさらに抑制することができ、コンデンサ部に印可される応力を低減することができる。   4A, the slit 27A penetrates all of the first electrode layer 21 and the second electrode layer 22, which are a pair of electrode layers, and the dielectric layer 23, so that the thin film The propagation of stress in the capacitor sheet 20 can be further suppressed, and the stress applied to the capacitor portion can be reduced.

薄膜コンデンサシート付き基板1のように、スリット27の幅を50μm〜5000μmとした場合、スリット27に隣接するコンデンサ部25の歩留まり及び製造効率を好適に保つことができる。   When the width of the slit 27 is 50 μm to 5000 μm as in the substrate 1 with a thin film capacitor sheet, the yield and manufacturing efficiency of the capacitor unit 25 adjacent to the slit 27 can be suitably maintained.

さらに、図4(B)で示したように、スリット27Bの幅が底部では狭くなる場合には、底部におけるスリット幅を50μm以上とすることで、コンデンサ部25の歩留まりを好適にすることができる。   Furthermore, as shown in FIG. 4B, when the width of the slit 27B becomes narrow at the bottom, the yield of the capacitor portion 25 can be improved by setting the slit width at the bottom to 50 μm or more. .

また、図4(A)および(B)で示すように、第1電極層21のみ貫通するスリットを設けて、コンデンサ部25の面積を調整することができる。このスリットは、図1,2等で示した溝252と同様に、スリット27の周囲の第1電極層21と配線部251側の第1電極層21とを区切る機能を有することにもなる。また、溝252とは別に、コンデンサ部25の面積を調整するためのスリットを設けてもよい。   Further, as shown in FIGS. 4A and 4B, a slit that penetrates only the first electrode layer 21 can be provided to adjust the area of the capacitor portion 25. This slit has a function of separating the first electrode layer 21 around the slit 27 and the first electrode layer 21 on the wiring portion 251 side, similarly to the groove 252 shown in FIGS. In addition to the groove 252, a slit for adjusting the area of the capacitor portion 25 may be provided.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.

例えば、上記実施形態で説明した薄膜コンデンサシート付き基板1に含まれるコンデンサ部25の数、形状及び配置は1以上であればよく、適宜変更することができる。また、コンデンサ部25の形状等に応じて、枠部26が適宜設定される。また、薄膜コンデンサシート20は、第1電極層21、誘電体層23及び第2電極層22が上からこの順に積層された例について説明したが、薄膜コンデンサシート20における各層の積層数は適宜変更することができる。さらに、薄膜コンデンサシート20は、支持基板10の片面だけに貼り付けてもよく、支持基板10の両面に貼り付けてもよい。   For example, the number, shape, and arrangement of the capacitor portions 25 included in the substrate 1 with a thin film capacitor sheet described in the above embodiment may be one or more, and can be changed as appropriate. Further, the frame portion 26 is appropriately set according to the shape of the capacitor portion 25 and the like. Moreover, although the thin film capacitor sheet 20 demonstrated the example in which the 1st electrode layer 21, the dielectric material layer 23, and the 2nd electrode layer 22 were laminated | stacked in this order from the top, the lamination | stacking number of each layer in the thin film capacitor sheet 20 is changed suitably. can do. Furthermore, the thin film capacitor sheet 20 may be attached to only one surface of the support substrate 10 or may be attached to both surfaces of the support substrate 10.

1,1A…薄膜コンデンサシート付き基板、10…支持基板、11…アライメントマーク、20…薄膜コンデンサシート、21…第1電極層、22…第2電極層、23…誘電体層、25…コンデンサ部、26…枠部、27,27A,27B…スリット、30…接着層。   DESCRIPTION OF SYMBOLS 1,1A ... Substrate with thin film capacitor sheet, 10 ... Support substrate, 11 ... Alignment mark, 20 ... Thin film capacitor sheet, 21 ... First electrode layer, 22 ... Second electrode layer, 23 ... Dielectric layer, 25 ... Capacitor part , 26 ... frame part, 27, 27A, 27B ... slit, 30 ... adhesive layer.

Claims (5)

支持基板と、当該支持基板上に設けられた接着層と、当該接着層上に積層された薄膜コンデンサシートと、を有し、
前記薄膜コンデンサシートは、1以上のコンデンサ部と、当該コンデンサ部の外側で前記1以上のコンデンサ部を囲む枠部と、前記1以上のコンデンサ部のそれぞれの周囲の全周に設けられて、前記接着層に対して接している面とは逆側の面に開口を有するスリットと、を有し、
前記コンデンサ部は、一対の電極層と、当該一対の電極層に挟まれた誘電体層と、を有する、薄膜コンデンサシート付き基板。
A support substrate, an adhesive layer provided on the support substrate, and a thin film capacitor sheet laminated on the adhesive layer,
The thin film capacitor sheet is provided on the entire periphery of each of the one or more capacitor portions, a frame portion surrounding the one or more capacitor portions outside the capacitor portion, and the one or more capacitor portions, A slit having an opening on the surface opposite to the surface in contact with the adhesive layer,
The capacitor part is a substrate with a thin film capacitor sheet having a pair of electrode layers and a dielectric layer sandwiched between the pair of electrode layers.
前記スリットの一部は、前記一対の電極層のうち、前記支持基板から離間した側の電極層を貫通する請求項1に記載の薄膜コンデンサシート付き基板。   2. The substrate with a thin film capacitor sheet according to claim 1, wherein a part of the slit penetrates an electrode layer on a side separated from the support substrate in the pair of electrode layers. 前記スリットの一部は、前記一対の電極層及び前記誘電体層を貫通する請求項1又は2に記載の薄膜コンデンサシート付き基板。   The substrate with a thin film capacitor sheet according to claim 1 or 2, wherein a part of the slit penetrates the pair of electrode layers and the dielectric layer. 前記スリットの幅は、前記薄膜コンデンサシートにおいて前記接着層に対して接している面とは逆側の面において50μm〜5000μmである請求項1〜3のいずれか一項に記載の薄膜コンデンサシート付き基板。   The width | variety of the said slit is 50 micrometers-5000 micrometers in the surface on the opposite side to the surface which is in contact with the said contact bonding layer in the said thin film capacitor sheet, The thin film capacitor sheet as described in any one of Claims 1-3 substrate. 前記スリットは、前記薄膜コンデンサシートにおいて前記接着層に対して接している面とは逆側の面においてその幅が広く、スリットの底部ではその幅が狭くなる形状であって、
前記スリットの底部において、その幅が50μm以上である請求項1〜4のいずれか一項に記載の薄膜コンデンサシート付き基板。
The slit has a shape whose width is wide on a surface opposite to the surface in contact with the adhesive layer in the thin film capacitor sheet, and whose width is narrow at the bottom of the slit,
The board | substrate with a thin film capacitor sheet as described in any one of Claims 1-4 whose width | variety is 50 micrometers or more in the bottom part of the said slit.
JP2017241665A 2016-12-20 2017-12-18 Substrate with thin film capacitor sheet Active JP6958321B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016246896 2016-12-20
JP2016246896 2016-12-20

Publications (2)

Publication Number Publication Date
JP2018101784A true JP2018101784A (en) 2018-06-28
JP6958321B2 JP6958321B2 (en) 2021-11-02

Family

ID=62714515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017241665A Active JP6958321B2 (en) 2016-12-20 2017-12-18 Substrate with thin film capacitor sheet

Country Status (2)

Country Link
JP (1) JP6958321B2 (en)
TW (1) TWI655656B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124926A1 (en) * 2019-12-19 2021-06-24 Tdk株式会社 Electronic component and method for manufacturing same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744183B (en) * 2021-02-01 2021-10-21 力晶積成電子製造股份有限公司 Capacitor unit and manufacturing method thereof
TWI799061B (en) 2022-01-07 2023-04-11 力晶積成電子製造股份有限公司 Capacitor structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236633B1 (en) * 1996-10-19 2000-01-15 김규현 Printed circuit board strip structure and semiconductor package manufacturing method using the same
JPH11307905A (en) * 1998-04-22 1999-11-05 Sony Corp Plural imposed substrate sheets, a method for regenerating the same, and a positioning device used therefor
US7382013B2 (en) * 2004-09-30 2008-06-03 Tdk Corporation Dielectric thin film, dielectric thin film device, and method of production thereof
WO2006082817A1 (en) * 2005-02-04 2006-08-10 Nec Corporation Capacitor and wiring board incorporating same
US8357942B2 (en) * 2006-10-02 2013-01-22 Kabushiki Kaisha Toshiba Semiconductor device with a peripheral circuit formed therein
JP2012216611A (en) * 2011-03-31 2012-11-08 Sony Corp Thin film capacitor, mounting substrate, and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124926A1 (en) * 2019-12-19 2021-06-24 Tdk株式会社 Electronic component and method for manufacturing same
JP2021100007A (en) * 2019-12-19 2021-07-01 Tdk株式会社 Electronic component and manufacturing method thereof
CN114830273A (en) * 2019-12-19 2022-07-29 Tdk株式会社 Electronic component and method for manufacturing the same
CN114830273B (en) * 2019-12-19 2024-05-28 Tdk株式会社 Electronic component and method for manufacturing the same
JP7532028B2 (en) 2019-12-19 2024-08-13 Tdk株式会社 Electronic components and their manufacturing method
US12334265B2 (en) 2019-12-19 2025-06-17 Tdk Corporation Electronic component having the dielectric film not covers a corner part of the lower electrode

Also Published As

Publication number Publication date
TWI655656B (en) 2019-04-01
JP6958321B2 (en) 2021-11-02
TW201830436A (en) 2018-08-16

Similar Documents

Publication Publication Date Title
US10297517B2 (en) Manufacturing method of package carrier
JP6863458B2 (en) Laminated electronic components
JP2018056543A (en) Multilayer capacitor and manufacturing method thereof
US20100096177A1 (en) Coreless substrate having filled via pad and method of manufacturing the same
US20170033037A1 (en) Packaging substrate
CN106340461B (en) A kind of processing method and structure of ultra-thin centreless package substrate
JP6958321B2 (en) Substrate with thin film capacitor sheet
KR100897668B1 (en) Manufacturing Method of Printed Circuit Board Using Carrier
US9362248B2 (en) Coreless package structure and method for manufacturing same
JP6805511B2 (en) Wiring board and its manufacturing method
KR102356125B1 (en) Electronic component embedded board
JP5933989B2 (en) Component built-in board
US10123413B2 (en) Package substrate and manufacturing method thereof
US12108540B2 (en) Ceramic substrate manufacturing method
JP2018113283A (en) Interposer and method of manufacturing the same, and semiconductor device comprising interposer
JP6756134B2 (en) Manufacturing method for thin film component sheets, substrates with built-in electronic components, and thin film component sheets
US11081368B2 (en) Method of dicing wiring substrate, and packaging substrate
US11037869B2 (en) Package structure and preparation method thereof
JP2012216611A (en) Thin film capacitor, mounting substrate, and method of manufacturing the same
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
JP2015213199A (en) Component built-in board
JP3838876B2 (en) Multilayer circuit board manufacturing method
JP5005599B2 (en) Electronic components and electronic component modules
JP2016025306A (en) Manufacturing method of wiring board
JP6155420B2 (en) Thin film capacitor sheet manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R150 Certificate of patent or registration of utility model

Ref document number: 6958321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250