JP2018181880A - 半導体パッケージ及び半導体デバイス - Google Patents

Abstract

【課題】α線の電離作用による半導体素子のソフトエラーが生じ難い、半導体パッケージを提供する。
【解決手段】半導体素子７を搭載して封止するための半導体パッケージ１であって、半導体素子７が搭載される底部３と該底部３上に配置された枠状の側壁部４とを有する、容器２と、容器２の側壁部４の上方に配置されており、容器２内を封止するためのガラス蓋５と、容器２の側壁部４とガラス蓋５との間に配置されている、封着材料層６と、を備え、封着材料層６の半導体素子７側の上端部６ａと半導体素子７の上面７ａにおける外周縁７ｂとの間に、側壁部４の一部が存在するように側壁部４が設けられていることを特徴としている。
【選択図】図１

Description

本発明は、半導体素子を搭載して封止するための半導体パッケージ及び該半導体パッケージを用いた半導体デバイスに関する。

従来、素子を搭載して封止するためにパッケージが用いられている。このようなパッケージは、例えば、素子を搭載することができる容器と、容器内を封止するためのカバー部材とにより構成されている。パッケージに収容される素子としては、例えば、ＣＣＤやＣＭＯＳなどの固体撮像素子、発光素子、又はＭＥＭＳなどが知られている。

下記の特許文献１には、電子素子を収容するためのパッケージが開示されている。特許文献１のパッケージは、凹部とその周囲に配置される段部とを有するパッケージ基板と、蓋体とを備えている。上記パッケージ基板の段部と上記蓋体とは、その間に設けられた接合層を介して接合されている。特許文献１では、上記接合層が、ビスマス系ガラスなどの低融点ガラスからなる封着材料により構成されることが好ましい旨が記載されている。特許文献１では、このような封着材料に蓋体を通してレーザーを照射し、封着材料を溶融及び固化させることにより、上記パッケージ基板の段部と上記蓋体とを接合させている。

特開２０１６−２７６１０号公報

しかしながら、特許文献１のパッケージに、固体撮像素子などの半導体素子を収容した場合、パッケージの構成部材に由来するα線の電離作用により半導体素子のソフトエラーが生じることがあった。

本発明の目的は、α線の電離作用による半導体素子のソフトエラーが生じ難い、半導体パッケージ及び該半導体パッケージを用いた半導体デバイスを提供することにある。

本発明に係る半導体パッケージは、半導体素子を搭載して封止するための半導体パッケージであって、前記半導体素子が搭載される底部と該底部上に配置された枠状の側壁部とを有する、容器と、前記容器の側壁部の上方に配置されており、前記容器内を封止するためのガラス蓋と、前記容器の側壁部と前記ガラス蓋との間に配置されている、封着材料層と、を備え、前記封着材料層の前記半導体素子側の上端部と前記半導体素子の上面における外周縁との間に、前記側壁部の一部が存在するように前記側壁部が設けられていることを特徴としている。

本発明に係る半導体パッケージは、前記封着材料層の厚みをＡとし、前記封着材料層の前記半導体素子側の上端部と前記側壁部の前記半導体素子側の上端部との平面視における距離をＢとしたときの比Ａ／Ｂと、前記側壁部の上面と前記半導体素子の上面との高さの差をＣとし、前記側壁部の前記半導体素子側の上端部と前記半導体素子の前記封着材料層とは反対側の上端部との平面視における距離をＤとしたときの比Ｃ／Ｄとが、Ａ／Ｂ＜Ｃ／Ｄを満たしていることが好ましい。

本発明に係る半導体パッケージは、前記封着材料層が、ガラスフリットにより構成されていることが好ましい。

本発明に係る半導体パッケージは、前記ガラスフリットが、ビスマス系ガラスを含むことが好ましい。

本発明に係る半導体デバイスは、本発明に従って構成される半導体パッケージと、前記半導体パッケージの内部に収容されている、半導体素子と、を備えることを特徴としている。

本発明に係る半導体デバイスは、前記半導体素子が、固体撮像素子であることが好ましい。

本発明によれば、α線の電離作用による半導体素子のソフトエラーが生じ難い、半導体パッケージを提供することができる。

図１は、本発明の一実施形態に係る半導体パッケージ及び半導体デバイスを示す模式的断面図である。 図２は、本発明の一実施形態に係る半導体パッケージ及び半導体デバイスにおいて、封着材料層が設けられている部分を拡大して示す模式的断面図である。 図３（ａ）〜（ｄ）は、本発明の一実施形態に係る半導体パッケージの製造方法を説明するための模式的断面図である。

以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。

図１は、本発明の一実施形態に係る半導体パッケージ及び半導体デバイスを示す模式的断面図である。また、図２は、本発明の一実施形態に係る半導体パッケージ及び半導体デバイスにおいて、封着材料層が設けられている部分を拡大して示す模式的断面図である。

［半導体パッケージ］
図１に示すように、半導体パッケージ１は、半導体素子７を搭載して封止するための半導体パッケージである。半導体パッケージ１に搭載される半導体素子７としては、例えば、ＣＣＤやＣＭＯＳなどの固体撮像素子が挙げられる。

半導体パッケージ１は、容器２、ガラス蓋５及び封着材料層６を備える。

本実施形態において、容器２は、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）により構成されている。もっとも、容器２は、他の材料により構成されていてもよく、容器２の材料は特に限定されない。

容器２は、底部３及び側壁部４を有する。底部３は、容器２において半導体素子７が搭載される部分である。底部３上に、枠状の側壁部４が配置されている。また、側壁部４の上面４ａ上には、ガラス蓋５が配置されている。ガラス蓋５は、容器２を封止するための部材である。

なお、側壁部４とガラス蓋５との間には、封着材料層６が設けられている。封着材料層６によって、側壁部４とガラス蓋５とが接合されている。本実施形態において、封着材料層６は、ビスマス系ガラスを含むガラスフリットにより構成されている。もっとも、封着材料層６は、他の材料により構成されていてもよく、特に限定されない。なお、本実施形態において、封着材料層６の断面形状は矩形であるが、封着材料層６の側面６ｂは丸みを帯びた形状を有していてもよく、封着材料層６の形状は特に限定されない。

本実施形態の半導体パッケージ１においては、封着材料層６の上端部６ａと半導体素子７の外周縁７ｂとの間に、側壁部４の一部が存在するように側壁部４が設けられている。なお、封着材料層６の上端部６ａは、封着材料層６の半導体素子７側の上端部である。また、外周縁７ｂは、半導体素子７の上面７ａにおける外周縁である。

また、半導体パッケージ１においては、封着材料層６の上端部６ａと半導体素子７の上端部７ｃとの間に、側壁部４の一部が存在するように側壁部４が設けられている。半導体素子７の上端部７ｃは、封着材料層６の上端部６ａとは反対側の半導体素子７の上端部である。

半導体パッケージ１においては、封着材料層６の上端部６ａと半導体素子７の外周縁７ｂとの間に、側壁部４の一部が存在するように側壁部４が設けられているので、α線の電離作用による半導体素子７のソフトエラーが生じ難い。なお、これについては、以下のように説明することができる。

本実施形態の半導体パッケージ１においては、上述したようにビスマス系ガラスを含むガラスフリットを用いて、側壁部４とガラス蓋５とが接合されている。この際、ビスマス系ガラスを含むガラスフリットは、鉛のようにα線を放出する不純物を含んでいることがある。そのため、このようなガラスフリットを用いた従来の半導体パッケージにおいては、ガラスフリットから放出されるα線の電離作用により半導体素子のソフトエラーが生じることがあった。

これに対して、本実施形態の半導体パッケージ１では、上記のように封着材料層６の上端部６ａと半導体素子７の外周縁７ｂとの間に、側壁部４の一部が存在するように側壁部４が設けられている。そのため、封着材料層６から放出され半導体素子７に向かうα線を側壁部４によって遮蔽することができる。従って、封着材料層６から放出されるα線が半導体素子７に照射され難くなり、α線の電離作用による半導体素子７のソフトエラーを生じ難くすることができる。

このように、半導体パッケージ１では、封着材料層６の上端部６ａと半導体素子７の外周縁７ｂとを結ぶ全ての直線上に側壁部４の一部が存在していることから、封着材料層６から放出され半導体素子７に向かうα線を側壁部４により遮蔽することができ、それによってα線の電離作用による半導体素子７のソフトエラーを生じ難くすることができる。

なお、上述したように、封着材料層６の断面における形状が矩形ではなく、例えば封着材料層６の側面６ｂが丸みを帯びた形状を有している場合は、封着材料層６の側面６ｂのうち最も半導体素子７側の部分と、半導体素子７の外周縁７ｂとの間に、側壁部４の一部が存在するように側壁部４が設けられていることが好ましい。この場合、側壁部４によってα線をより一層確実に遮蔽することができ、α線の電離作用による半導体素子７のソフトエラーをより一層生じ難くすることができる。

本発明においては、図１及び図２に示すＡ、Ｂ、Ｃ及びＤが、Ａ／Ｂ＜Ｃ／Ｄを満たしていることが好ましい。

なお、上記Ａは、封着材料層６の厚みである。上記Ｂは、封着材料層６の上端部６ａと側壁部４の上端部４ｂとの平面視における距離である。なお、側壁部４の上端部４ｂは、側壁部４の半導体素子７側の上端部である。また、上記Ｂは、封着材料層６の上端部６ａと、側壁部４の上端部４ｂとの平面視における最短距離であるものとする。

上記Ｃは、側壁部４の上面４ａと半導体素子７の上面７ａとの高さの差（側壁部４の上面４ａ−半導体素子７の上面７ａ）である。また、上記Ｄは、側壁部４の上端部４ｂと半導体素子７の上端部７ｃとの平面視における距離である。半導体素子７の上端部７ｃは、半導体素子７の封着材料層６とは反対側の上端部である。より具体的に、半導体素子７の上端部７ｃは、上記Ｂを求める際に用いた封着材料層６の上端部６ａとは反対側に設けられている半導体素子７の上端部である。半導体素子７の上端部７ｃは、半導体素子７の外周縁７ｂのうち、上記Ｂを求める際に用いた封着材料層６の上端部６ａと最も離れている部分である。

図１及び図２に示すＡ、Ｂ、Ｃ及びＤが、Ａ／Ｂ＜Ｃ／Ｄを満たしている場合、側壁部４によりα線をより一層確実に遮蔽することができる。そのため、α線の電離作用による半導体素子７のソフトエラーをより一層生じ難くすることができる。

Ａ／Ｂ（ＡのＢに対する比）は、好ましくは０．１未満、より好ましくは０．０５以下である。Ａ／Ｂが上記上限以下である場合、側壁部４によってα線をより一層確実に遮蔽することができ、α線の電離作用による半導体素子７のソフトエラーをより一層生じ難くすることができる。なお、Ａ／Ｂは、０．００１以上であることが好ましい。この場合、側壁部４とガラス蓋５との接合強度をより一層高めることができる。

Ｃ／Ｄ（ＣのＤに対する比）は、好ましくは０．０５以上、より好ましくは０．１以上である。Ｃ／Ｄが上記下限以上である場合、側壁部４によってα線をより一層確実に遮蔽することができ、α線の電離作用による半導体素子７のソフトエラーをより一層生じ難くすることができる。Ｃ／Ｄの上限値は、例えば、５０とすることができる。

以下、半導体パッケージ１を構成する各部材の詳細について説明する。

（容器）
容器２は、底部３及び側壁部４を有する。容器２は、底部３及び側壁部４が一体成形されたものであってもよいし、底部３及び側壁部４がそれぞれ別々に成形されたものが接着剤などにより接合されたものであってもよい。

容器２は、例えば、セラミックや、ガラスセラミックなどから構成される。セラミックとしては、酸化アルミニウム、窒化アルミニウム、ジルコニア、ムライトなどが挙げられる。ガラスセラミックとしては、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）などが挙げられる。ＬＴＣＣの具体例としては、酸化チタンや酸化ニオブ等の無機粉末と、ガラス粉末との焼結体などが挙げられる。

（ガラス蓋）
ガラス蓋５を構成するガラスとしては、例えば、ＳｉＯ_２−Ｂ_２Ｏ_３−ＲＯ（ＲはＭｇ、Ｃａ、ＳｒまたはＢａ）系ガラス、ＳｉＯ_２−Ｂ_２Ｏ_３−Ｒ’_２Ｏ（Ｒ’はＬｉ、ＮａまたはＫａ）系ガラス、ＳｉＯ_２−Ｂ_２Ｏ_３−ＲＯ−Ｒ’_２Ｏ系ガラス（Ｒ’はＬｉ、ＮａまたはＫａ）、ＳｎＯ−Ｐ_２Ｏ_５系ガラス、ＴｅＯ_２系ガラス又はＢｉ_２Ｏ_３系ガラスなどを用いることができる。

（封着材料層）
封着材料層６を形成するための封着材料としては、例えば、ガラスフリットを用いることができる。なかでも、Ｂｉ_２Ｏ_３系ガラス粉末（ビスマス系ガラス粉末）、ＳｎＯ−Ｐ_２Ｏ_５系ガラス粉末、Ｖ_２Ｏ_５−ＴｅＯ_２系ガラス粉末等の低融点のガラスフリットを含んでいることが好ましい。特に、レーザーを照射して封着する場合、封着材料をより一層短時間の加熱で軟化させる必要性と接合強度をより一層高める観点から、ガラスフリットには、非常に軟化点の低いビスマス系ガラス粉末を用いることがより好ましい。また、ガラスフリットには、低膨張耐火性フィラーや、レーザー吸収材などが含まれていてもよい。低膨張耐火性フィラーとしては、例えば、コーディエライト、ウイレマイト、アルミナ、リン酸ジルコニウム系化合物、ジルコン、ジルコニア、酸化スズ、石英ガラス、β−石英固溶体、β−ユークリプタイト、スポジュメンが挙げられる。また、レーザー吸収材としては、例えば、Ｆｅ、Ｍｎ、Ｃｕなどから選ばれる少なくとも１種の金属又は該金属を含む酸化物等の化合物が挙げられる。

［半導体デバイス］
半導体デバイス１０は、上述の半導体パッケージ１と半導体素子７とを備える。半導体素子７は、半導体パッケージ１の内部に収容されている。半導体デバイス１０は、上述の半導体パッケージ１を備えているので、α線の電離作用による半導体素子７のソフトエラーが生じ難い。

このように、半導体デバイス１０ではα線の電離作用による半導体素子７のソフトエラーを生じ難いので、半導体素子７としては、例えば、ＣＣＤやＣＭＯＳなどの固体撮像素子を好適に用いることができる。

以下、図３（ａ）〜（ｄ）を参照しつつ、半導体パッケージ１及び半導体デバイス１０の製造方法の一例について説明する。

（半導体パッケージ及び半導体デバイスの製造方法）
まず、図３（ａ）に示すように、底部３及び側壁部４を有する容器２を用意する。続いて、図３（ｂ）に示すように、容器２の側壁部４の上面４ａ上に、封着材料を印刷する。封着材料としては、例えば、ビスマス系ガラスを含むガラスフリットを用いることができる。封着材料の印刷後、乾燥させ、さらに熱処理を行なうことにより封着材料を焼結させ、封着材料層６を形成する。なお、封着材料層６は、ガラス蓋５側に形成してもよい。

次に、図３（ｃ）に示すように、容器２の底部３上に、半導体素子７を搭載する。なお本製造方法においては、この半導体素子７を搭載するに際し、封着材料層６の上端部６ａと半導体素子７の外周縁７ｂとの間に、側壁部４の一部が存在するように、側壁部４や封着材料層６を形成しておくものとする。

次に、図３（ｄ）に示すように、側壁部４の上面４ａ上において封着材料層６が設けられている部分に、ガラス蓋５を配置する。なお、ガラス蓋５は、平面視において、封着材料層６が設けられている部分と少なくとも一部が重なるように配置すればよい。もっとも、ガラス蓋５は、平面視において、封着材料層６が設けられている部分と完全に重なるように配置することが好ましい。

次に、側壁部４の上面４ａ上に封着材料層６を介してガラス蓋５を配置した状態で、レーザー光源からのレーザーを照射することにより、封着材料層６を軟化させ、容器２の側壁部４及びガラス蓋５を接合させる。それによって、容器２の内部を気密封止して、図１に示す半導体パッケージ１及び半導体デバイス１０を得る。この方法によれば、封着材料層６のみを局所的に加熱することが可能であることから、耐熱性の低い半導体素子７を劣化させることなく半導体パッケージ１を気密封止することができる。上記レーザーとしては、例えば、波長が、６００ｎｍ〜１６００ｎｍのレーザーを用いることができる。

また、レーザーの照射に際しては、まず、レーザー光源からのレーザーを、ガラス蓋５を通して封着材料層６に照射する。この際、レーザーは、枠状の側壁部４の上面４ａ上を走査して周回させる。周回させたレーザーは、レーザー照射の始点を超える位置まで照射する。それによって、容器２を封止する。レーザーの終点は、レーザーを周回させた後の始点を超える位置であってもよいし、始点と同じ位置であってもよい。

なお、本発明においては、レーザーを照射せずに、単に封着材料層６を加熱することによって、封着材料層６を軟化させ、容器２の側壁部４及びガラス蓋５を接合させてもよい。

得られた半導体デバイス１０では、封着材料層６の上端部６ａと半導体素子７の外周縁７ｂとの間に、側壁部４の一部が存在するように側壁部４が設けられているので、α線の電離作用による半導体素子７のソフトエラーが生じ難い。

以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。

（実施例１）
まず、底部及び側壁部を有し、ＬＴＣＣにより構成されている容器を用意した。

次に、容器の側壁部における上面に、ガラスフリットを印刷した。印刷後、乾燥、熱処理してガラスフリットを焼結させ、封着材料層を形成した。なお、ガラスフリットとしては、モル％で、Ｂｉ_２Ｏ_３ ３９％、Ｂ_２Ｏ_３ ２３．７％、ＺｎＯ １４．１％、Ａｌ_２Ｏ_３ ２．７％、ＣｕＯ ２０％、Ｆｅ_２Ｏ_３ ０．５％の組成を有するガラス粉末を用いた。

次に、用意した容器の内側底部の所定領域、具体的には、半導体素子を搭載したときに半導体素子の上面が配置される領域にシンチレーションカウンターをセットした。

次に、容器の側壁部上方の封着材料層が設けられている部分に、ガラス蓋を配置した。続いて、容器の側壁部の封着材料層が設けられている部分に、ガラス蓋上方のレーザー光源からレーザーを照射し、封着材料層を軟化させ、容器の側壁部とガラス蓋を接合させた。それによって、容器の内部を封止し、半導体パッケージを得た。

なお、実施例１においては、封着材料層の厚みＡが５μｍであり、半導体素子を搭載した際において、封着材料層の半導体素子側の上端部と側壁部の半導体素子側の上端部との平面視における距離Ｂが３００μｍとなるように、半導体パッケージを設計した。また、側壁部の上面と半導体素子上面との高さの差Ｃが４００μｍであり、側壁部の半導体素子側の上端部と半導体素子の封着材料層とは反対側の上端部との平面視における距離Ｄが７２００μｍとなるように半導体パッケージを設計した。

なお、得られた半導体パッケージにおいては、半導体素子を搭載した場合に、封着材料層の半導体素子側の上端部と半導体素子の上面における外周縁との間に、側壁部の一部が存在するように側壁部が設けられていた。

（比較例１）
比較例１においては、封着材料層の厚みＡが５μｍであり、半導体素子を搭載した際において、封着材料層の半導体素子側の上端部と側壁部の半導体素子側の上端部との平面視における距離Ｂが１０μｍとなるように、半導体パッケージを設計した。また、側壁部の上面と半導体素子上面との高さの差Ｃが４００μｍであり、側壁部の半導体素子側の上端部と半導体素子の封着材料層とは反対側の上端部との平面視における距離Ｄが７２００μｍとなるように半導体パッケージを設計したこと以外は、実施例１と同様にして半導体パッケージを得た。

なお、得られた半導体パッケージにおいては、半導体素子を搭載した場合に、封着材料層の半導体素子側の上端部と半導体素子の上面における外周縁との間に、側壁部の一部が存在していなかった。

（評価）
上記のようにして配置したシンチレーションカウンターにより、α線量を測定した。

なお、以下に示すα線量の値は、上記の方法（シンチレーションカウンター）で２４時間測定したカウント数を、時間と半導体素子搭載面の面積で除して算出した。

実施例１では、シンチレーションカウンターに入射したα線量は、０．００ｃｐｈ／ｃｍ^２であった。一方、比較例１では、シンチレーションカウンターに入射したα線量は、２．８０ｃｐｈ／ｃｍ^２であった。

１…半導体パッケージ
２…容器
３…底部
４…側壁部
４ａ，７ａ…上面
４ｂ，６ａ，７ｃ…上端部
５…ガラス蓋
６…封着材料層
６ｂ…側面
７…半導体素子
７ｂ…外周縁
１０…半導体デバイス

Claims (6)

1. 半導体素子を搭載して封止するための半導体パッケージであって、
   前記半導体素子が搭載される底部と該底部上に配置された枠状の側壁部とを有する、容器と、
   前記容器の側壁部の上方に配置されており、前記容器内を封止するためのガラス蓋と、
   前記容器の側壁部と前記ガラス蓋との間に配置されている、封着材料層と、
   を備え、
   前記封着材料層の前記半導体素子側の上端部と前記半導体素子の上面における外周縁との間に、前記側壁部の一部が存在するように前記側壁部が設けられている、半導体パッケージ。
2. 前記封着材料層の厚みをＡとし、前記封着材料層の前記半導体素子側の上端部と前記側壁部の前記半導体素子側の上端部との平面視における距離をＢとしたときの比Ａ／Ｂと、
   前記側壁部の上面と前記半導体素子の上面との高さの差をＣとし、前記側壁部の前記半導体素子側の上端部と前記半導体素子の前記封着材料層とは反対側の上端部との平面視における距離をＤとしたときの比Ｃ／Ｄとが、
   Ａ／Ｂ＜Ｃ／Ｄを満たしている、請求項１に記載の半導体パッケージ。
3. 前記封着材料層が、ガラスフリットにより構成されている、請求項１又は２に記載の半導体パッケージ。
4. 前記ガラスフリットが、ビスマス系ガラスを含む、請求項１〜３のいずれか１項に記載の半導体パッケージ。
5. 請求項１〜４のいずれか１項に記載の半導体パッケージと、
   前記半導体パッケージの内部に収容されている、半導体素子と、
   を備える、半導体デバイス。
6. 前記半導体素子が、固体撮像素子である、請求項５に記載の半導体デバイス。

Images