[go: up one dir, main page]

JP2018170349A - コンデンサおよびその製造方法 - Google Patents

コンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2018170349A
JP2018170349A JP2017065285A JP2017065285A JP2018170349A JP 2018170349 A JP2018170349 A JP 2018170349A JP 2017065285 A JP2017065285 A JP 2017065285A JP 2017065285 A JP2017065285 A JP 2017065285A JP 2018170349 A JP2018170349 A JP 2018170349A
Authority
JP
Japan
Prior art keywords
dielectric film
upper electrodes
electrode
lower electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017065285A
Other languages
English (en)
Inventor
大基 石井
Daiki Ishii
大基 石井
香奈 松井
Kana Matsui
香奈 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017065285A priority Critical patent/JP2018170349A/ja
Publication of JP2018170349A publication Critical patent/JP2018170349A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】誘電体膜の絶縁破壊を抑制すること。【解決手段】基板上に設けられた下部電極12と、前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜14と、前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極16と、を備え、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するコンデンサ。【選択図】図1

Description

本発明は、コンデンサおよびその製造方法に関し、例えばペロブスカイト構造化合物を有する誘電体膜を備えるコンデンサおよびその製造方法に関する。
ペロブスカイト構造化合物を有する強誘電体を用いたコンデンサが知られている(例えば特許文献1から5)。強誘電体を用いたコンデンサは、例えば可変容量コンデンサに用いられている(例えば特許文献1から4)。誘電体膜の欠陥に起因したリーク電流の増加や短絡故障を抑制するため、欠陥を樹脂絶縁体で埋め込むことが知られている(例えば特許文献1)
特開2008−160040号公報 特開2016−51744号公報 国際公開2015/151786明細書 特開2007−287996号公報 特開平5−129156号公報
コンデンサでは、高電界による誘電体膜の絶縁破壊を抑制することが求められている。特許文献1では、欠陥に起因したリーク電流の増加や短絡故障を抑制することができる。しかし、樹脂絶縁体を形成するため製造工程が複雑になる。
本発明は、上記課題に鑑みなされたものであり、誘電体膜の絶縁破壊を抑制することを目的とする。
本発明は、基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜と、前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極と、を備え、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するコンデンサである。
上記構成において、前記溝は前記誘電体膜を複数に分割するように前記誘電体膜を貫通する構成とすることができる。
上記構成において、前記溝下に前記誘電体膜が残存する構成とすることができる。
上記構成において、前記複数の上部電極を共通に接続する配線を備える構成とすることができる。
上記構成において、前記誘電体膜は、BSTまたはPZTである構成とすることができる。
上記構成において、前記下部電極と前記複数の上部電極との間に電圧を印加することで、容量値が変化する構成とすることができる。
本発明は、基板上に下部電極を、前記下部電極上に誘電体膜を、前記誘電体膜上に上部電極を形成する工程と、前記上部電極上に開口を有するマスクを形成する工程と、前記上部電極を複数の上部電極に分割し、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するように、前記マスクを用い前記上部電極および前記誘電体膜をエッチングする工程と、前記複数の上部電極を互いに並列に接続する工程と、を含むコンデンサの製造方法である。
本発明によれば、誘電体膜の絶縁破壊を抑制することができる。
図1(a)は、実施例1に係るコンデンサの平面図、図1(b)は、図1(a)のA−A断面図である。 図2(a)から図2(c)は、実施例1に係るコンデンサの製造方法を示す断面図である。 図3(a)から図3(c)は、それぞれ比較例1から3に係るコンデンサの断面図である。 図4は、比較例1から3および実施例1に係るコンデンサの1個当たりの上部電極面積に対する平均破壊電界強度を示す図である。 図5は、実施例1の変形例1に係るコンデンサの断面図である。 図6は、実施例2に係る可変容量コンデンサの回路図である。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)は、実施例1に係るコンデンサの平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)および図1(b)に示すように、支持基板10上に下部電極12が設けられている。単一の下部電極12上に複数の誘電体膜14が設けられている。複数の誘電体膜14上にそれぞれ複数の上部電極16が設けられている。支持基板10上に下部電極12、誘電体膜14および上部電極16を覆うように層間絶縁膜18が設けられている。層間絶縁膜18を貫通する貫通孔19が設けられている。貫通孔19は、下部電極12および上部電極16に繋がるように設けられている。貫通孔19内および層間絶縁膜18上に配線20aおよび20bが設けられている。配線20aは複数の上部電極16に共通に接続されている。配線20bは下部電極12に接続されている。複数の誘電体膜14および上部電極16間には溝22が設けられている。配線20aと20bとの間には複数の上部電極16が互いに並列に接続されている。
支持基板10は、例えばシリコン(Si)基板等の導電性体基板、石英基板、アルミナ基板、サファイア基板またはガラス基板等の絶縁基板である。支持基板10として導電性基板を用いる場合、導電性基板上に絶縁膜を設けることが好ましい。例えば、支持基板10がシリコン基板の場合、シリコン基板上に熱酸化等により形成された酸化シリコン膜(SiO)が設けられていることが好ましい。また、シリコン基板は高抵抗基板であることが好ましい。
下部電極12および上部電極16としては、白金(Pt)、イリジウム(Ir)もしくはルテニウム(Ru)等の貴金属、またはルテニウム酸ストロンチウム(SrRuO)、酸化ルテニウム(RuO)もしくは酸化イリジウム(IrO)等の導電性酸化物を用いることができる。下部電極12と支持基板10との密着性向上のため、下部電極12にチタン(Ti)または酸化チタン(TiO)等の密着層を設けてもよい。
誘電体膜14は、ペロブスカイト構造化合物(好ましくはペロブスカイト構造酸化物)であり、例えばBST(BaSrTiO)またはPZT(PbZrTiO)である。BaとSrとの元素組成比またはPbとZrの元素組成比は任意に設定できる。ペロブスカイト構造化合物には、リーク電流および/または破壊電界強度の改善のためマンガン(Mn)またはニオブ(Nb)等の元素を微量添加してもよい。誘電体膜14の膜厚は例えば10nmから500nmである。
層間絶縁膜18としては、ポリイミド樹脂もしくはBCB(Benzocyclobutene)樹脂等の有機絶縁膜、酸化シリコン、窒化シリコン(SiN)もしくは酸化アルミニウム(Al)等の無機絶縁膜、または、これらの絶縁膜の複合膜を用いることができる。
配線20aおよび20bとしては、銅(Cu)、アルミニウム(Al、SiまたはCu等が添加されていてもよい)等の導電性材料を用いる。上部電極16と配線20aおよび20bとの間に、チタン、タンタル(Ta)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化珪化チタン(TiSiN)もしくは窒化珪化タンタル(TaSiN)等の窒化物、ルテニウム酸ストロンチウムもしくは酸化イルジウム等の酸化膜、またはこれらの複合膜を用いることができる。配線20aおよび20b上に端子電極を設けてもよい。端子電極として、銅、金または半田等を用いることができる。
図2(a)から図2(c)は、実施例1に係るコンデンサの製造方法を示す断面図である。図2(a)に示すように、支持基板10上に下部電極12、誘電体膜14および上部電極16を形成する。下部電極12、誘電体膜14および上部電極16の形成には、スパッタリング法、CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法またはPLD(Pulsed Laser Deposition)法等を用いることができる。
図2(b)に示すように、上部電極16上にマスク30を形成する。マスク30は例えばフォトレジストであり、開口32が設けられている。図2(c)に示すように、マスク30をマスクに上部電極16および誘電体膜14をエッチングする。エッチングには、例えば塩素系ガスを用いたドライエッチング法を用いる。これにより、上部電極16および誘電体膜14が複数に分割される。上部電極16および誘電体膜14には下部電極12に達する溝22が形成される。
その後、下部電極12を所望の形状に加工する。支持基板10上に層間絶縁膜18を形成する。層間絶縁膜18に貫通孔19を形成する。貫通孔19および層間絶縁膜18上に配線20aおよび20bを形成する。これにより図1(a)および図1(b)のコンデンサが作製される。
[破壊電界強度の測定]
実施例1に係るコンデンサを作製し破壊電界を測定した。比較のため比較例1から3に係るコンデンサを作製した。図3(a)から図3(c)は、それぞれ比較例1から3に係るコンデンサの断面図である。図3(a)に示すように、比較例1では、単一の下部電極12に単一の上部電極16が設けられている。誘電体膜14の側面は上部電極16の側面の外側に位置している。その他の構成は実施例1と同じであり説明を省略する。
図3(b)に示すように、比較例2では、上部電極16と誘電体膜14の側面が連続して設けられている。その他の構成は比較例1と同じであり説明を省略する。図3(c)に示すように、比較例3では、単一の下部電極12に対し複数の上部電極16が設けられている。誘電体膜14は分割されていない。その他の構成は実施例1と同じであり説明を省略する。
以下、コンデンサの作製条件を示す。
支持基板10:上面に熱酸化膜が形成されたシリコン基板
下部電極12:膜厚が10nmのTiO膜および膜厚が250nmのPt膜
誘電体膜14:膜厚が90nmのMnを添加したBST(Ba0.5Sr0.5TiO)膜
上部電極16:膜厚が100nmのPt膜
層間絶縁膜18:ポリイミド膜
配線20aおよび20b:Al層
端子電極:配線20aおよび20b側からAl膜、Ni膜およびAu膜
誘電体膜14の成膜方法:成膜温度が750℃のスパッタリング法
複数の上部電極16の合計の面積:0.64mm
比較例1から3および実施例1について、平均破壊電界強度を測定した。図4は、比較例1から3および実施例1に係るコンデンサの1個当たりの上部電極面積に対する平均破壊電界強度を示す図である。1個当たりの上部電極面積は、比較例1および2では上部電極16の面積に対応し、比較例3および実施例1では複数の上部電極16のうち1個の上部電極16の面積を示す。1個の上部電極面積の小さいコンデンサは多くの上部電極16を備えることになる。平均破壊電界強度は、5個のコンデンサの配線20aと20bの間に電圧を印加し破壊される電界強度の平均とした。なお、コンデンサに加える電界を大きくしていくと、コンデンサは破壊電圧で一気に破壊される。
図4に示すように、比較例1に対し上部電極16のみを分割した比較例3では、1個当たりの上部電極16の面積が小さくなるに従い平均破壊電界強度が高くなる。しかし、比較例1の平均破壊電界強度は約1.7MV/cmに対し、上部電極16を100以上に分割した比較例3でも平均破壊電界強度は約2.1MV/cmであり、平均破壊電界強度はあまり高くない。
比較例1に対し上部電極16と誘電体膜14との側面を一致させた比較例2では平均破壊電界強度が約2.1MV/cmとなり比較例3と同程度となる。比較例2に対し上部電極16と誘電体膜14を分割した実施例1では、1個当たりの上部電極16の面積が小さくなるに従い平均破壊電界強度が急激に高くなる。上部電極16を100以上に分割した実施例1では平均破壊電界強度は約2.8MV/cmとなる。
このように、実施例1では比較例1から3に比較し平均電界強度が高くなる。この理由は明確ではないが、例えば以下のように考えられる。比較例1および2のように、上部電極16の面積が大きいと、上部電極16と誘電体膜14と収縮率の差により応力が残留してしまう。この応力のため破壊電界強度が低くなると考えられる。そこで、比較例3および実施例1のように、上部電極16を複数に分割する。これにより、応力が分散し破壊電界強度が高くなる。
比較例1では図3(a)のように誘電体膜14と上部電極16の界面において側面が不連続である。このため上部電極16の端部40において誘電体膜14に応力が集中する。これにより、比較例1の破壊電界強度が低くなる。比較例2では図3(b)のように、誘電体膜14と上部電極16の界面の端部42において側面が連続である。これにより、比較例1のように誘電体膜14内に応力が集中し難く、破壊電界強度が高くなると考えられる。
比較例3では図3(c)のように上部電極16が分割されているため応力は分散される。しかし、上部電極16の端部44において誘電体膜14に応力が集中する。このため、上部電極16を分割しても破壊電界強度はあまり高くならないと考えられる。実施例1では図1(b)のように上部電極16が分割されているため応力は分散される。さらに、溝22における誘電体膜14と上部電極16の界面の端部46において側面が連続である。これにより、誘電体膜14内に応力が集中し難く、破壊電界強度が高くなると考えられる。
[実施例1の変形例1]
図5は、実施例1の変形例1に係るコンデンサの断面図である。図5に示すように、溝22は、誘電体膜14の上部に形成されている。溝22の面は誘電体膜14の途中に位置している。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例1においても、誘電体膜14内に応力が集中し難く、破壊電界強度を高くすることができる。
実施例1およびその変形例1によれば、誘電体膜14に複数の上部電極16間に対応し溝22が設けられ、誘電体膜14と複数の上部電極16との界面において、複数の上部電極16の側面と溝22の側面とは連続する。これにより、コンデンサの破壊電界強度を高くすることができる。
実施例1のように、溝22は誘電体膜14を複数に分割するように誘電体膜14を貫通していてもよいし、実施例1の変形例1のように溝22下に誘電体膜14が残存してもよい。
複数の上部電極16を共通に接続する配線20aを備える。これにより、複数の上部電極16を互いに並列に接続することができる。
図2(a)のように、支持基板10上に下部電極12を、下部電極12上に誘電体膜14を、誘電体膜14上に上部電極16を形成する。図2(b)のように、上部電極16上に開口32を有するマスク30を形成する。図2(c)のように、上部電極16を複数の上部電極16に分割し、誘電体膜14に複数の上部電極16の間に対応し溝22が設けられるように、マスク30を用い上部電極16および誘電体膜14をエッチングする。これにより、複数の上部電極16の側面と溝22の側面とを連続させることができる。
図6は、実施例2に係る可変容量コンデンサの回路図である。図6に示すように、信号端子Ts1とTs2との間にキャパシタC1からC4が直列に接続されている。キャパシタC1からC4は各々実施例1およびその変形例に係るコンデンサである。
キャパシタC1の信号端子Ts1側のノードN1と固定端子Tgとの間に抵抗R1が接続されている。キャパシタC1とC2との間のノードN2と可変端子Tpとの間に抵抗R2が接続されている。キャパシタC2とC3との間のノードN3と固定端子Tgとの間に抵抗R3が接続されている。キャパシタC3とC4との間のノードN4と可変端子Tpとの間に抵抗R4が接続されている。キャパシタC4の信号端子Ts2側のノードN5と固定端子Tgとの間に抵抗R5が接続されている。
信号端子Ts1およびTs2には、例えば13.56MHz等の交流信号が入出力する。可変端子Tpには、直流バイアス電圧として可変電圧が印加される。固定端子Tgにはグランド電圧等の固定電圧が印加される。キャパシタC1からC4の誘電体膜14は周波数の高い信号では誘電率が変化しないが周波数の低い電圧が印加されると誘電率が変化する。これにより、可変端子Tpに印加する可変電圧を変化させると、交流信号に対するキャパシタC1からC4の容量値が変化する。信号端子Ts1とTs2との間の容量値は、各キャパシタC1からC4の容量値をC1からC4とすると、1/(1/C1+1/C2+1/C3+1/C4)となる。キャパシタC1からC4が同じ容量値C0を有する場合、信号端子Ts1とTs2との間の容量値は、1/4×C0となる。
実施例2のように、実施例1およびその変形例に係るコンデンサを下部電極12と複数の上部電極16との間に電圧を印加することで、容量値が変化する可変容量コンデンサに用いることができる。実施例2では、キャパシタC1からC4が4個の例を説明したが、キャパシタC1からC4の個数は任意に設定できる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 支持基板
12 下部電極
14 誘電体膜
16 上部電極
18 層間絶縁膜
19 貫通孔
20a、20b 配線
22 溝
30 マスク
32 開口

Claims (7)

  1. 基板上に設けられた下部電極と、
    前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜と、
    前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極と、
    を備え、
    前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するコンデンサ。
  2. 前記溝は前記誘電体膜を複数に分割するように前記誘電体膜を貫通する請求項1に記載のコンデンサ。
  3. 前記溝下に前記誘電体膜が残存する請求項1に記載のコンデンサ。
  4. 前記複数の上部電極を共通に接続する配線を備える請求項1から3のいずれか一項に記載のコンデンサ。
  5. 前記誘電体膜は、BSTまたはPZTである請求項1から4のいずれか一項に記載のコンデンサ。
  6. 前記下部電極と前記複数の上部電極との間に電圧を印加することで、容量値が変化する請求項1から5のいずれか一項に記載のコンデンサ。
  7. 基板上に下部電極を、前記下部電極上に誘電体膜を、前記誘電体膜上に上部電極を形成する工程と、
    前記上部電極上に開口を有するマスクを形成する工程と、
    前記上部電極を複数の上部電極に分割し、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するように、前記マスクを用い前記上部電極および前記誘電体膜をエッチングする工程と、
    前記複数の上部電極を互いに並列に接続する工程と、
    を含むコンデンサの製造方法。
JP2017065285A 2017-03-29 2017-03-29 コンデンサおよびその製造方法 Pending JP2018170349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017065285A JP2018170349A (ja) 2017-03-29 2017-03-29 コンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017065285A JP2018170349A (ja) 2017-03-29 2017-03-29 コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2018170349A true JP2018170349A (ja) 2018-11-01

Family

ID=64018886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017065285A Pending JP2018170349A (ja) 2017-03-29 2017-03-29 コンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2018170349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022552911A (ja) * 2019-10-11 2022-12-20 10644137 カナダ インコーポレイテッド パワーエレクトロニックシステム用のメタキャパシタ及びパワーエレクトロニック変換器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022552911A (ja) * 2019-10-11 2022-12-20 10644137 カナダ インコーポレイテッド パワーエレクトロニックシステム用のメタキャパシタ及びパワーエレクトロニック変換器
JP2024009879A (ja) * 2019-10-11 2024-01-23 10644137 カナダ インコーポレイテッド パワーエレクトロニックシステム用のメタキャパシタ及びパワーエレクトロニック変換器

Similar Documents

Publication Publication Date Title
US11587738B2 (en) Capacitor
US20010040271A1 (en) BEOL decoupling capacitor
US9064719B1 (en) Integrated circuit and method of forming integrated circuit
US20180102219A1 (en) Thin-film capacitor
US20220044875A1 (en) Thin film capacitor
US10141115B2 (en) Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
US10319524B2 (en) Thin-film capacitor
JP2018170349A (ja) コンデンサおよびその製造方法
US20050056939A1 (en) Thin-film capacitor and method of producing the capacitor
JP6284859B2 (ja) 可変容量デバイス及びアンテナ装置
JP2018207059A (ja) 可変容量コンデンサ
JP2006066647A (ja) 可変コンデンサ
US6975501B1 (en) Electronic device and method of applying voltage to capacitor
JP4651355B2 (ja) 可変容量コンデンサ
JP6895094B2 (ja) 半導体装置
US10069206B2 (en) Variable capacitance device and antenna device
US10284181B2 (en) Variable capacitor and electronic device
JP6458718B2 (ja) Mimキャパシタ及びその製造方法
JP6578758B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005136074A (ja) コンデンサおよび直列コンデンサならびに可変コンデンサ
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
KR101128701B1 (ko) Mim 커패시터 및 그 제조방법
JP2018170415A (ja) 可変容量素子
JP2003218214A (ja) 半導体装置及びその製造方法
CN120051843A (zh) 单层电容器