[go: up one dir, main page]

JP2018164082A - 光電変換素子及び光電変換素子の作製方法 - Google Patents

光電変換素子及び光電変換素子の作製方法 Download PDF

Info

Publication number
JP2018164082A
JP2018164082A JP2018054214A JP2018054214A JP2018164082A JP 2018164082 A JP2018164082 A JP 2018164082A JP 2018054214 A JP2018054214 A JP 2018054214A JP 2018054214 A JP2018054214 A JP 2018054214A JP 2018164082 A JP2018164082 A JP 2018164082A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
hole injection
sample
injection blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018054214A
Other languages
English (en)
Other versions
JP2018164082A5 (ja
JP7114291B2 (ja
Inventor
将志 太田
Masashi Ota
将志 太田
李甫 堅石
Riho Kataishi
李甫 堅石
琢也 川田
Takuya Kawada
琢也 川田
諒 山内
Ryo Yamauchi
諒 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018164082A publication Critical patent/JP2018164082A/ja
Publication of JP2018164082A5 publication Critical patent/JP2018164082A5/ja
Application granted granted Critical
Publication of JP7114291B2 publication Critical patent/JP7114291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P14/3238—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/028—Manufacture or treatment of image sensors covered by group H10F39/12 performed after manufacture of the image sensors, e.g. annealing, gettering of impurities, short-circuit elimination or recrystallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H10F39/1898—Indirect radiation image sensors, e.g. using luminescent members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/121—Active materials comprising only selenium or only tellurium
    • H10P14/2905—
    • H10P14/3402—
    • H10P14/3456—
    • H10P14/3802—
    • H10P14/22—
    • H10P14/3434—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】光感度が高く、高解像度の撮像が可能な撮像装置を提供する。【解決手段】第１の電極１１と、第１の電極上の光電変換層１３と、光電変換層上の正孔注入阻止層１７と、正孔注入阻止層上の第２の電極１５と、を有し、光電変換層は、セレン及び元素Ｘを含み、元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上であり、正孔注入阻止層は、スズ、ガリウム及び酸素を含み、正孔注入阻止層はガリウムの原子数に対するスズの原子数の比（Ｓｎ／Ｇａ）が０．００１０以上０．０５０以下の領域を有する光電変換素子。【選択図】図１

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
撮像装置は様々な電子機器に組み込まれており、より高い解像度で撮像できることが求められている。これまで撮像装置には、シリコンを光電変換層とする光電変換素子が用いられてきたが、より光吸収係数の高い材料である結晶セレンを光電変換素子に用いた撮像装置が提案されている（特許文献１参照）。
また、基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献２に開示されている。
特開２０１４−１７４４０号公報 特開２０１１−１１９７１１号公報
イメージセンサを高解像度化するには、一画素あたりの面積を縮小する必要がある。画素面積の縮小は光電変換素子の受光部面積の縮小を伴うため、光感度が低下してしまう。特に低照度下での撮像においては、撮像データのＳ／Ｎ比が大幅に低下する場合がある。すなわち、従来の構成のイメージセンサでは、解像度と光感度はトレードオフの関係にあるという課題がある。
上記課題に対しては、光感度の高いアバランシェ増倍効果を利用した光電変換素子を用いることが解決策の一つとなる。
したがって、本発明の一態様では、光感度の高い光電変換素子を提供することを目的の一つとする。または、低照度下での撮像が容易な撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の電極と、第１の電極上の光電変換層と、光電変換層上の正孔注入阻止層と、正孔注入阻止層上の第２の電極と、を有し、光電変換層は、セレン及び元素Ｘを含み、元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上であり、正孔注入阻止層は、スズ、ガリウム及び酸素を含む光電変換素子である。
前述の光電変換素子において、正孔注入阻止層は、ガリウムの原子数に対するスズの原子数の比（Ｓｎ／Ｇａ）が０．００１０以上０．０５０以下の領域を有することが好ましい。
前述の光電変換素子において、正孔注入阻止層の厚さは、５ｎｍ以上５０ｎｍ以下であることが好ましい。
前述の光電変換素子において、光電変換層は、結晶セレンを有し、結晶セレンの結晶粒径が０．０１０μｍ以上１．１０μｍ以下であることが好ましい。
本発明の一態様は、第１の電極上に、元素Ｘを有する下地層を設ける工程と、下地層上に、セレンを有する層を設ける工程と、加熱処理を行う工程と、セレンを有する層上に、スズ、ガリウム及び酸素を有する正孔注入阻止層を形成する工程と、正孔注入阻止層上に、第２の電極を設ける工程と、を有し、元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法である。
本発明の一態様は、第１の電極上に、セレンを有する層を設ける工程と、セレンを有する層上に、元素Ｘを有する下地層を設ける工程と、加熱処理を行う工程と、セレンを有する層上に、スズ、ガリウム及び酸素を有する正孔注入阻止層を形成する工程と、正孔注入阻止層上に、第２の電極を設ける工程と、を有し、元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法である。
前述の光電変換素子の作製方法において、加熱処理は、第１の工程乃至第３の工程に分けて処理され、第１の工程は、５０℃以上９０℃以下であり、第２の工程は、第１の工程の後に行われ、第１の工程の温度より高く、かつ７０℃以上１７０℃以下であり、第３の工程は、第２の工程の後に行われ、第２の工程の温度より高く、かつ１１０℃以上２２０℃以下であることが好ましい。
前述の光電変換素子の作製方法において、正孔注入阻止層は、第１の工程及び第２の工程に分けて、真空中で連続して成膜され、第１の工程は、第２の工程の前に行われ、第２の工程は、第１の工程よりも成膜ガス全体に占める酸素の割合が高いことが好ましい。
本発明の一態様により、光感度の高い光電変換素子を提供できる。または、低照度下での撮像が容易な撮像装置を提供できる。または、低消費電力の撮像装置を提供できる。または、解像度の高い撮像装置を提供できる。または、信頼性の高い撮像装置を提供できる。または、新規な撮像装置などを提供できる。または、新規な半導体装置などを提供できる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
光電変換素子の構成を説明する断面図。 光電変換素子のバンド構造を説明する図。 光電変換素子のバンド構造を説明する図。 光電変換素子の作製方法を説明するフローチャート。 光電変換素子の作製方法を説明する断面図。 光電変換素子の作製方法を説明する断面図。 固相結晶化を説明する断面の模式図。 固相結晶化を説明する断面の模式図。 加熱処理の熱プロファイルを説明する図。 画素回路を説明する図、および撮像の動作を説明するタイミングチャート。 撮像装置の画素の構成を示す図、および撮像装置のブロック図。 撮像装置の構成を示す断面図。 撮像装置の構成を示す断面図。 撮像装置の構成を示す断面図。 撮像装置を収めたパッケージの斜視図。 電子機器を説明する図。 実施例１の試料を説明する断面図。 実施例１に係る平面ＳＥＭ像。 実施例１に係る平面ＳＥＭ像。 実施例１に係る平面ＳＥＭ像。 実施例１に係る平面ＳＥＭ像。 実施例１に係る平面ＳＥＭ像。 実施例１に係る平面ＳＥＭ像。 実施例１に係る結晶粒径の算出方法を説明する図。 実施例１に係る結晶粒径のヒストグラム。 実施例１に係る結晶粒径のヒストグラム。 実施例２に係る電流−電圧特性を示す図。 実施例２に係る電流−電圧特性を示す図。 実施例２に係る電流−電圧特性を示す図。 実施例２に係る電流増幅率の波長依存性を示す図。 実施例２に係る断面ＳＴＥＭ像。 実施例２に係る断面ＳＴＥＭ像。 実施例２に係る断面ＳＴＥＭ像。 実施例２に係る断面ＳＴＥＭ像。 実施例３に係る電流−電圧特性を示す図。 実施例３に係る電流増幅率の波長依存性を示す図。 実施例３に係る暗電流の測定温度依存を示す図。 実施例４に係る価電子帯付近のＸＰＳスペクトル。 実施例５に係るＸＰＳスペクトル。 実施例５に係るＸＰＳスペクトル。 実施例５に係るＵＰＳスペクトル。 実施例５に係る透過率及び反射率を示す図。 実施例５に係るＴａｕｃプロット。 実施例６に係る電流−電圧特性を示す図。 実施例６に係る電流−電圧特性を示す図。 実施例６に係る電流増幅率の波長依存性を示す図。 実施例７に係る電流−電界強度特性を示す図。 実施例７に係る電流−電界強度特性を示す図。 実施例７に係る電流増幅率の波長依存性を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である光電変換素子について、図面を参照して説明する。
＜光電変換素子の構成例＞
本発明の一態様に係る光電変換素子１０Ａの断面構造の模式図を図１（Ａ）に示す。光電変換素子１０Ａは、第１の電極１１と、第１の電極１１上の光電変換層１３と、光電変換層１３上の正孔注入阻止層１７と、正孔注入阻止層１７上の第２の電極１５と、を有する。
本発明の一態様は、光電変換層１３にセレンを用いた光電変換素子であり、比較的低電圧でアバランシェ増倍効果を利用した撮像を行うことができる。また、光電変換層に結晶セレンを用いることにより、可視光領域のほぼ全域において光感度を向上させることができる。したがって、従来のシリコンを光電変換層に用いた光電変換素子よりも光感度を高めることができ、低照度下での撮像を容易にすることができる。また、高解像度の撮像が可能な撮像装置を実現することができる。
正孔注入阻止層１７には、７．０ｅＶ以上のイオン化ポテンシャルと、４．０ｅＶ以上のバンドギャップを有し、かつドナー準位を形成する元素を含むｎ型半導体を用いることが好ましい。正孔注入阻止層１７として、例えば、スズを含む酸化ガリウム（以下、スズ含有酸化ガリウムと記す）を好適に用いることができる。
本発明の一態様である光電変換素子は、光電変換層１３にｐ型半導体であるセレンを用い、正孔注入阻止層１７にｎ型半導体を用いることで、ｐｎ接合が形成されているともいえる。正孔注入阻止層１７として、バンドギャップが広く、適切なキャリア密度を有するｎ型半導体層を用いることで、暗電流の低減および光電流の増大を実現できる。
図１（Ｂ）に示す光電変換素子１０Ｂのように、正孔注入阻止層１７は、第１の正孔注入阻止層１７ａと、第１の正孔注入阻止層１７ａ上の第２の正孔注入阻止層１７ｂの積層構造とすることが好ましい。第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂとして、スズ含有酸化ガリウムを用いることができる。
また、本発明の一態様に係る光電変換素子は、図１（Ｃ）に示す光電変換素子１０Ｃのように、光電変換層１３と第１の電極１１との間に電子注入阻止層１９を有していてもよい。
光電変換素子は、基板上に形成されてもよく、基板に形成された、または、基板上に形成された駆動用のトランジスタの上に形成されてもよい。
光電変換素子１０Ａ、光電変換素子１０Ｂ及び光電変換素子１０Ｃにおいて、第２の電極１５側を受光面とする。図１（Ａ）、図１（Ｂ）及び図１（Ｃ）において、光電変換素子１０Ａ、光電変換素子１０Ｂ及び光電変換素子１０Ｃに入射する光（Ｌｉｇｈｔ）を矢印で示している。
＜光電変換素子の構成要素＞
以下に、本発明の一態様に係る光電変換素子の各要素について説明する。
［光電変換層１３］
光電変換層１３について説明する。光電変換層１３にセレン系材料を用いることができる。セレン系材料を用いた光電変換素子は、可視光に対する内部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象による電荷増幅効果を用いて、入射光により生成されたキャリアの増幅を行うことにより光電変換効率を高めることができる。アバランシェ増倍効果を利用したフォトダイオードを、アバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅ）と呼ぶ場合がある。
光電変換層１３に結晶セレンを用いることが好ましい。セレンは、その結晶性により単結晶セレン、多結晶セレン、微結晶セレン、非晶質セレン（アモルファスセレン）等に分類できる。本明細書等において、結晶セレンとは結晶性を有するセレン、例えば単結晶セレン、多結晶セレン及び微結晶セレンを指す。また、結晶セレンと非晶質セレンが混合したセレンを用いてもよい。なお、本明細書等において、結晶性を有することを結晶質であると記す場合がある。
シリコン及び非晶質セレンと比較して、結晶セレンは可視光の波長の全領域にわたって高い吸収係数を持つことから、膜厚を薄くすることができる。膜厚を薄くすることで、高い電界の印加が可能となる。また、結晶セレンは低電圧でアバランシェ増倍効果が発生し、高い光感度をもつ。したがって、結晶セレンを光電変換層１３に有する光電変換素子は、光感度が高く、低照度環境における撮像にも適している。また、低電圧で動作できることから好ましい。
セレンは融点が約２２１℃と低いことから、製造工程や使用環境において非晶質セレンが高温に曝されるとセレンが結晶化する場合があり、非晶質セレンの熱的安定性は低い。一方、本発明の一態様である光電変換素子の光電変換層１３は均一な結晶セレンを有することから、熱的安定性が高い。
光電変換層１３が有するセレンの結晶性の確認には、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）、電子線回折（ＥＤ：Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像等を用いることができる。
結晶セレンを作製する方法として、非晶質セレンを成膜し、熱処理を行う方法が知られている。しかし、熱処理によって非晶質セレンが結晶化するのに伴い、セレンが凝集することで、セレンが存在しない領域が発生する場合がある。本明細書等において、セレンが存在しない領域を膜剥がれ領域と呼ぶ。光電変換層に膜剥がれ領域が発生すると、光電変換素子間に特性ばらつきが発生し、撮像装置の撮像性能を低下させる原因となりうる。また、セレンの凝集又は膜剥がれ領域の発生に伴い光電変換層１３の凹凸が大きくなることで、光電変換層１３上に設けられる第２の電極１５の被覆性、密着性が悪くなる場合がある。第２の電極１５の被覆性、密着性が悪くなると、第１の電極１１及び第２の電極１５の短絡の原因となりうる。また、光電変換層１３の表面はｐｎ接合面となる領域であり、凹凸などの形状は界面特性を悪化させる原因となる。したがって、光電変換層は膜剥がれ領域が少なく、凹凸が少なく、均一な結晶セレンであることが好ましい。
本発明の一態様である光電変換層１３は、セレン及び元素Ｘを有する。元素Ｘは、銀、ビスマス、インジウム、スズ、テルルから選ばれる一以上である。元素Ｘは、セレンと化合物（以下、セレン化合物と記す）を形成する。本発明の一態様である光電変換層１３は、セレン化合物を結晶核とする固相結晶化（ＳＰＣ：Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）により形成される結晶セレンを有する。固相結晶化の際、結晶粒の成長に伴い、光電変換層１３の表面に凸凹が発生する場合がある。また、結晶粒が大きいと光電変換層１３の表面の凹凸が大きくなる場合がある。したがって、結晶粒を小さくすることで、光電変換層１３の表面の凹凸を小さくすることができる。なお、本発明の一態様である光電変換層１３は、セレン及び元素Ｘ以外の元素を有していてもよい。元素Ｘ以外の元素としては、例えばシリコン、ゲルマニウムなどが挙げられる。
光電変換層１３が有する結晶粒の結晶粒径（長径）は１．１０μｍ以下であることが好ましい。さらには、光電変換層１３が有する結晶粒の結晶粒径（長径）は１．００μｍ以下であることが好ましい。さらには、光電変換層１３が有する結晶粒の結晶粒径（長径）は０．９０μｍ以下であることが好ましい。前述の結晶粒径（長径）とすることで、光電変換層１３の表面の凹凸を小さくすることができる。光電変換層１３の表面の凹凸が小さくなることで、光電変換層１３上に設けられる第２の電極１５の被覆性、密着性が高くなり、第１の電極１１及び第２の電極１５の短絡を抑制できる。また、光電変換層１３の表面の凹凸が小さくなることでｐｎ接合面の界面特性が良好となり、良好な特性を有する光電変換素子を作製できる。なお、結晶粒径（長径）の最小値は特に制限はないが、０．０１０μｍ以上が好ましい。０．０１０μｍ以上とすることで、粒界起因のトラップ準位を少なくでき、良好な特性を有する光電変換素子を作製できる。
なお、本明細書等において、結晶粒径（長径）とは、結晶粒の外輪郭上の２点を結ぶ直線のうち最大値をとるものとする。
光電変換層１３が有するセレンの結晶粒径（長径）の確認には、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像、電子後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）等を用いることができる。
光電変換層１３は、セレンの原子濃度に対する元素Ｘの原子濃度の比（Ｘ／Ｓｅ）が０．００１０以上０．７０以下の領域を有することが好ましい。さらに、光電変換層１３は、Ｘ／Ｓｅが０．００３０以上０．５０以下の領域を有することが好ましい。さらに、光電変換層１３は、Ｘ／Ｓｅが０．００５０以上０．３０以下の領域を有することが好ましい。前述のＸ／Ｓｅの範囲とすることで、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換層１３を作製できる。なお、結晶セレンの結晶粒界及び表面などに元素Ｘが偏析することで、暗電流が増加する場合がある。前述のＸ／Ｓｅの範囲とすることで、暗電流が低い光電変換素子、撮像装置とすることができる。
元素Ｘは、セレン中での拡散係数が大きく、セレンと化合物を形成することが好ましい。セレン化合物は結晶性を有することが好ましい。単結晶セレンとセレン化合物の格子定数の不整合度が小さいと好ましい。また、セレン化合物と単結晶セレンの結晶構造が同じであるとより好ましいが、格子定数の不整合度が小さければ、結晶構造は異なってもよい。なお、本発明の一態様である光電変換層１３は、セレン化合物を有する場合がある。なお、元素Ｘとして２種以上の元素を用いる場合、それらの原子濃度の総和をＸとして用いてもよい。
光電変換層１３が有するセレン及び元素Ｘの原子濃度の確認には、エネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）、飛行時間型二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｏｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、オージェ電子分光（ＡＥＳ：Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、電子エネルギー損失分光法（ＥＥＬＳ：Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等を用いることができる。
本明細書等において、「原子濃度の比」と「原子数の比」は同義であり、「原子濃度の比」を「原子数の比」と置き換えることができる。つまり、Ｘ／Ｓｅの値は、セレンの原子濃度に対する元素Ｘの原子濃度の比であり、また、セレンの原子数に対する元素Ｘの原子数の比であるともいえる。
［正孔注入阻止層１７］
本発明の一態様に係る光電変換素子は、図１（Ａ）乃至図１（Ｃ）に示すように、光電変換層１３と第２の電極１５との間に、正孔注入阻止層１７を有する。正孔注入阻止層１７は、第２の電極１５から光電変換層１３への正孔の注入を抑制する機能を有する。正孔注入阻止層１７は、光電変換層１３への電荷の注入を抑制する機能を有することから、電荷注入阻止層と呼ばれる場合がある。
正孔注入阻止層１７は、可視光に対して透光性を有することが好ましい。透光性を有することで、可視光領域全域で高い光感度を有する光電変換素子とすることができる。また、正孔注入阻止層１７は、バンドギャップが大きいことが好ましい。バンドギャップが大きいことで、電極から光電変換層へ正孔が注入されるのを抑制でき、暗電流の低い光電変換素子とすることができる。また、正孔注入阻止層１７は、電子に対する障壁が低いことが好ましい。電子に対する障壁が高いと電子が該障壁に捕獲され、撮像時に残像や焼付などの問題が発生する場合がある。電子に対する障壁が低いことで、残像や焼付などが少ない光電変換素子とすることができる。また、正孔注入阻止層１７は、欠陥準位が少ないことが好ましい。欠陥準位が多いと正孔に対する実効的なエネルギー障壁が低くなり、暗電流が増加する場合がある。欠陥準位が少ないことで、暗電流の低い光電変換素子とすることができる。正孔注入阻止層１７として、例えば、スズ含有酸化ガリウムを好適に用いることができる。
本発明の一態様である正孔注入阻止層１７は、スズ、ガリウム及び酸素を有する。正孔注入阻止層１７は、スズの原子濃度が０．０２０ａｔｏｍｉｃ％以上２．０ａｔｏｍｉｃ％以下の領域を有することが好ましい。さらに、正孔注入阻止層１７は、スズの原子濃度が０．１０ａｔｏｍｉｃ％以上１．２ａｔｏｍｉｃ％以下の領域を有することが好ましい。さらに、正孔注入阻止層１７は、スズの原子濃度が０．２０ａｔｏｍｉｃ％以上１．０ａｔｏｍｉｃ％以下の領域を有することが好ましい。前述のスズ濃度の範囲とすることで、電流増幅率の高い光電変換素子とすることができる。
また、正孔注入阻止層１７は、ガリウムの原子濃度に対するスズの原子濃度の比（Ｓｎ／Ｇａ）が０．００１０以上０．０５０以下の領域を有することが好ましい。さらに、正孔注入阻止層１７は、Ｓｎ／Ｇａが０．００３０以上０．０３０以下の領域を有することが好ましい。さらに、正孔注入阻止層１７は、Ｓｎ／Ｇａが０．００５０以上０．０２０以下の領域を有することが好ましい。前述のＳｎ／Ｇａの範囲とすることで、電流増幅率の高い光電変換素子とすることができる。
また、正孔注入阻止層１７を十分に機能させるためには、正孔注入阻止層１７を貫通するトンネル電流を抑制する必要があり、そのため該層は一定以上の膜厚とする必要がある。例えば、５ｎｍ以上５０ｎｍ以下の膜厚とすることが好ましく、１０ｎｍ以上４０ｎｍ以下の膜厚とすることがさらに好ましい。前述の膜厚の範囲とすることで、暗電流が低い光電変換素子とすることができる。
非晶質セレンと比較して、結晶セレンはフェルミ準位と価電子帯のエネルギー差（Ｅｆ−Ｅｖ）が小さく、キャリア密度が高い場合がある。光電変換層１３のキャリア密度が高いと、暗電流（Ｉｄａｒｋ）が高くなり、電流増幅率（Ｉｐｈｏｔｏ／Ｉｄａｒｋ）が低くなる場合がある。
なお、本明細書等において、電流増幅率（Ｉｐｈｏｔｏ／Ｉｄａｒｋ）とは、暗電流（Ｉｄａｒｋ）に対する光電流（Ｉｐｈｏｔｏ）の比、つまり光電流（Ｉｐｈｏｔｏ）／暗電流（Ｉｄａｒｋ）の値を指す。
高い電流増幅率を得るには、暗電流を低く、又は光電流を高くする必要がある。光電流を高くするには、電圧印加時の光電変換層１３中の空乏層幅Ｗｐを大きくすることが有効である。電圧印加時の光電変換層１３中の空乏層幅Ｗｐは、数式１で表すことができる。
ここで、Ｗｐは光電変換層１３中の空乏層幅、Ｎｄは正孔注入阻止層１７中のキャリア密度、Ｎａは光電変換層１３中のキャリア密度、εは誘電率、ｑは素電荷、Ｖｂｉは内部電位、Ｖは印加電圧を示す。
数式１に示すように、光電変換層１３中の空乏層幅Ｗｐは、正孔注入阻止層１７中のキャリア密度及び光電変換層１３中のキャリア密度の比が大きく影響する。光電変換層１３中のキャリア密度に適したキャリア密度を有する正孔注入阻止層１７を用いることが、光電流を高めるには有効である。
前述したように、非晶質セレンと比較して、結晶セレンはキャリア密度が高い場合がある。光電変換層に結晶セレンを用いる場合、キャリア密度の高い正孔注入阻止層１７を用いることで、光電流及び電流増幅率を高めることができる。
図２（Ａ）は、第２の電極１５、正孔注入阻止層１７及び光電変換層１３の接合状態におけるバンド図であり、光電変換層１３として非晶質セレン、正孔注入阻止層１７としてインジウム−ガリウム酸化物を用いた例である。非晶質セレンのバンドギャップは約２．３ｅＶ、フェルミ準位と価電子帯のエネルギー差（Ｅｆ−Ｅｖ）は、約０．２ｅＶである。インジウム−ガリウム酸化物のバンドギャップは約４．６ｅＶである。なお、該インジウム−ガリウム酸化物の原子数比はＩｎ：Ｇａ＝５：９５である。
図２（Ｂ）は、光電変換層１３として結晶セレン、正孔注入阻止層１７としてインジウム−ガリウム酸化物を用いた場合のバンド図である。結晶セレンのバンドギャップは約１．８ｅＶ、フェルミ準位と価電子帯のエネルギー差（Ｅｆ−Ｅｖ）は、約０．１ｅＶである。非晶質セレンと比較して、結晶セレンはフェルミ準位と価電子帯のエネルギー差が小さいことから、キャリア密度が高くなる場合がある。したがって、図２（Ａ）に示した非晶質セレンを用いる構成と比較して、図２（Ｂ）に示した結晶セレンを用いる構成では空乏層幅Ｗｐが小さくなる。空乏層幅Ｗｐが小さくなることで、入射される光は空乏層内で吸収されきれず、空乏層外の領域でも吸収されることになる。空乏層内で発生した光キャリアは内部電界によって効率良く外部に取り出すことができるが、空乏層外の領域で発生した光キャリアは失活してしまう。
したがって、光キャリアを外部に効率良く取り出す、すなわち、光電流（Ｉｐｈｏｔｏ）を増加させるには、光電変換層１３内に形成される空乏層幅Ｗｐを拡大することが好ましい。空乏層幅Ｗｐを拡大させるには、正孔注入阻止層１７のキャリア濃度を高めることで可能であるが、極端にキャリア濃度の高い材料を用いると深い準位を介して第２の電極１５から光電変換層１３に正孔が注入されることもある。したがって、正孔注入阻止層１７は、インジウム−ガリウム酸化物よりもわずかにキャリア濃度の高い材料であることが好ましい。このような材料としては、例えば、スズ含有酸化ガリウムがある。
図３は、光電変換層１３として結晶セレン、正孔注入阻止層１７としてスズ含有酸化ガリウムを用いた場合のバンド図である。図３に示す構成は、本発明の一態様である。スズ含有酸化ガリウムのバンドギャップは約４．６ｅＶであり、前述のインジウム−ガリウム酸化物と比較してキャリア密度が高い。したがって、図２（Ｂ）に示す構成と比較して、図３に示す構成では空乏層幅Ｗｐが大きくなり、光電流の増加が見積もられる。
正孔注入阻止層１７中のキャリア密度を高くする方法として、例えば、正孔注入阻止層１７に用いる酸化物の酸素欠損（Ｖｏ）を増やすことが挙げられる。しかしながら、正孔注入阻止層１７中の酸素欠損が多いと深い準位が増加し、正孔に対する実効的なエネルギー障壁が低くなる場合がある。正孔に対する実効的なエネルギー障壁が低くなると、暗電流が増加する場合があり好ましくない。したがって、正孔注入阻止層１７中の酸素欠損は少ないことが好ましい。
酸素欠損（Ｖｏ）を増やす方法以外に、正孔注入阻止層１７中のキャリア密度を高くする方法として、例えば、ドナー源となる元素を添加することが挙げられる。正孔注入阻止層１７として、特にスズ含有酸化ガリウムを用いることが好ましい。
本発明の一態様である光電変換素子は、光電変換層１３として結晶セレンを用い、正孔注入阻止層１７としてスズ含有酸化ガリウムを用いる。前述の構成とすることで、電流増幅率が高く、熱的安定性が高い光電変換素子とすることができる。
図１（Ｂ）に示すように、正孔注入阻止層１７は、第１の正孔注入阻止層１７ａと、第１の正孔注入阻止層１７ａ上の第２の正孔注入阻止層１７ｂの積層構造とすることが好ましい。第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂには、正孔注入阻止層１７に用いることができる材料を用いることができる。
第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂとして、例えば、スズ含有酸化ガリウムを用いることができる。第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂを概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制できる。
第１の正孔注入阻止層１７ａ、第２の正孔注入阻止層１７ｂは、それぞれスズの原子濃度が０．０２０ａｔｏｍｉｃ％以上２．０ａｔｏｍｉｃ％以下の領域を有することが好ましい。さらに、第１の正孔注入阻止層１７ａ、第２の正孔注入阻止層１７ｂは、それぞれスズの原子濃度が０．１０ａｔｏｍｉｃ％以上１．２ａｔｏｍｉｃ％以下の領域を有することが好ましい。さらに、第１の正孔注入阻止層１７ａ、第２の正孔注入阻止層１７ｂは、それぞれスズの原子濃度が０．２０ａｔｏｍｉｃ％以上１．０ａｔｏｍｉｃ％以下の領域を有することが好ましい。前述のスズ濃度の範囲とすることで、電流増幅率の高い光電変換素子とすることができる。
また、第１の正孔注入阻止層１７ａ、第２の正孔注入阻止層１７ｂは、それぞれガリウムの原子濃度に対するスズの原子濃度の比（Ｓｎ／Ｇａ）が０．００１０以上０．０５０以下の領域を有することが好ましい。さらに、第１の正孔注入阻止層１７ａ、第２の正孔注入阻止層１７ｂは、それぞれＳｎ／Ｇａが０．００３０以上０．０３０以下の領域を有することが好ましい。さらに、第１の正孔注入阻止層１７ａ、第２の正孔注入阻止層１７ｂは、それぞれＳｎ／Ｇａが０．００５０以上０．０２０以下の領域を有することが好ましい。前述のＳｎ／Ｇａの範囲とすることで、電流増幅率の高い光電変換素子とすることができる。
第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂは、それぞれ組成の異なるターゲットを用いて成膜された膜を用いてもよいが、特に同じ組成のターゲットを用い、大気に曝すことなく、真空中で連続して成膜された積層膜を用いることが好ましい。連続して成膜することで、１つの成膜装置で処理を行えるほか、第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂの間に大気成分等の不純物が残留することを抑制できる。正孔注入阻止層の不純物はキャリアトラップとして機能する欠陥準位を形成し、フォトダイオードの周波数特性を劣化させる場合があり、好ましくない。第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂを真空中で連続して成膜することで、欠陥準位の増加を抑制でき、良好な特性を得られる。
第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂとは、例えば成膜条件を異ならせることで作り分けることができる。例えば、第１の正孔注入阻止層１７ａと第２の正孔注入阻止層１７ｂとで、成膜ガス中の酸素ガスの流量を異ならせることができる。
第１の正孔注入阻止層１７ａの成膜条件として、ガス流量全体に占める酸素ガス流量の割合（酸素流量比又は酸素分圧ともいう）を、０％以上３０％以下、好ましくは５％以上１５％以下とする。前述の酸素流量比とすることで、第１の正孔注入阻止層１７ａの被形成面となる光電変換層１３の表面近傍が酸化されるのを抑制できる。
例えば、スパッタリング法で第１の正孔注入阻止層１７ａを形成する場合、スパッタ粒子の衝突により基板温度が上昇する場合がある。基板温度が上昇すると、光電変換層１３が有するセレンが蒸発する場合がある。第１の正孔注入阻止層１７ａの形成を前述の酸素流量比とすることで第１の正孔注入阻止層１７ａの成膜速度を速くすることができる。つまり、第１の正孔注入阻止層１７ａ形成時に光電変換層１３の表面がスパッタ粒子に曝される時間を短くできることから、セレンの蒸発を抑制できる。
第２の正孔注入阻止層１７ｂの成膜条件として、酸素流量比を３０％より大きく１００％以下、好ましくは３５％以上１００％以下、さらに好ましくは４０％以上７０％以下とする。前述の酸素流量比とすることで、酸素欠損の少ない第２の正孔注入阻止層１７ｂを形成できる。
酸素流量比が高いと、結晶性を有する第２の正孔注入阻止層１７ｂが形成される場合がある。第２の正孔注入阻止層１７ｂが結晶性を有すると、抵抗が高くなり、光電流が低下する場合があり好ましくない。前述の酸素流量比とすることで第２の正孔注入阻止層１７ｂの結晶性を低くすることができ、光電流の高い光電変換素子とすることができる。
第１の正孔注入阻止層１７ａの厚さとしては、１ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上８ｎｍ以下とすればよい。また、第２の正孔注入阻止層１７ｂの厚さとしては、１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上４０ｎｍ以下とすればよい。
なお、第１の正孔注入阻止層１７ａと第２の正孔注入阻止層１７ｂの境界（界面）を明確に確認できない場合がある。そこで、本発明の一形態を説明する図面では、これらの境界を破線で示している。
なお、正孔注入阻止層１７は単層構造としてもよい。正孔注入阻止層１７に第１の正孔注入阻止層１７ａと同様の構成を適用することができる。また、正孔注入阻止層１７に第２の正孔注入阻止層１７ｂと同様の構成を適用することができる。正孔注入阻止層１７を単層構造とすることで生産性を高めることができる。
［電子注入阻止層１９］
本発明の一態様に係る光電変換素子は、図１（Ｃ）に示すように、第１の電極１１と光電変換層１３との間に、さらに電子注入阻止層１９を有していてもよい。電子注入阻止層１９は、第１の電極１１から光電変換層１３への電子の注入を抑制する機能を有する。電子注入阻止層１９は、光電変換層１３への電荷の注入を抑制する機能を有することから、電荷注入阻止層と呼ばれる場合がある。
電子注入阻止層には、酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることができる。
［第１の電極１１］
第１の電極１１について説明する。第１の電極１１は、例えば、金、窒化チタン、モリブデン、タングステン、アルミニウム、チタンなどを用いることができる。また、例えば、アルミニウムをチタンで挟むような積層を用いることができる。第１の電極１１は、スパッタ法やプラズマＣＶＤ法により形成することができる。なお、第１の電極１１は、基板上に形成されてもよく、基板に形成された、または、基板上に形成された駆動用のトランジスタの上に形成されてもよい。
また、図１（Ａ）乃至図１（Ｃ）に示す第１の電極１１は、光電変換層１３の被覆性不良などに起因する第２の電極１５との短絡を防止するため、表面の凹凸が少ないことが好ましい。第１の電極１１の凹凸が少ないと、光電変換層１３の上面の凹凸の抑制にも寄与する。
表面の凹凸が少ない導電膜としては、例えば、酸化シリコンを１乃至２０ｗｅｉｇｈｔ％含む酸化インジウム錫膜などが挙げられる。
表面の凹凸は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察等によって確かめられる。
酸化インジウム錫膜は、成膜時に非晶質であっても比較的低温で結晶化するため、結晶粒成長による表面荒れが生じやすい。一方、シリコンを含む酸化インジウム錫膜は、４００℃超の熱処理を行ってもＸ線回折（ＸＲＤ）分析において結晶性が認められない。つまり、シリコンを有する酸化インジウム錫膜は、比較的高温の熱処理を行っても非晶質状態を維持する。したがって、シリコンを含む酸化インジウム錫膜は表面荒れが生じにくい。
［第２の電極１５］
第２の電極１５について説明する。第２の電極１５は、例えば、インジウム錫酸化物（ＩＴＯ）、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができるが、インジウム錫酸化物、シリコンを含むインジウム錫酸化物が特に好ましい。第２の電極１５は単層に限らず、異なる膜の積層であっても良い。なお、インジウム錫酸化物は、ＩｎとＳｎとＯとを有する。
第２の電極１５は、光を光電変換層１３へ到達させるため光の透過性が高いことが好ましい。なお、第２の電極１５の光の透過性を高めることで、精細度の高い撮像装置を提供できる。具体的には、精細度の高い撮像装置とするには、画素を多く配置することが好ましい。例えば、２Ｋの映像を撮像する場合には１９２０×１０８０個以上の画素を、４Ｋの映像を撮像する場合には３８４０×２１６０個以上の画素を、８Ｋの映像を撮像する場合には７６８０×４３２０個以上の画素を、それぞれ設けることが好ましい。特に、８Ｋの撮像装置においては、画素一つが占める面積は極めて小さく、受光に用いることができる領域が極めて小さいため、光の透過性がより重要となる。第２の電極１５は、光電変換層１３上にスパッタ法やプラズマＣＶＤ法により形成することができる。
＜光電変換素子の作製方法１＞
本発明の一態様に係る光電変換素子１０Ｂの作製方法について説明する。
光電変換層１３に結晶セレンを有する光電変換素子１０Ｂの作製方法について、図を用いて説明する。図４は光電変換素子１０Ｂの作製方法を示すフローチャートである。図５（Ａ）乃至図５（Ｅ）は光電変換素子１０Ｂの作製方法を示す断面図である。
まず、ステップＳ４０１として、層４１上に第１の電極１１を形成する（図５（Ａ））。なお、図５（Ａ）において、第１の電極１１の被形成層を便宜上、層４１として図示する。層４１は基板でもよく、基板に形成された、または、基板上に形成された駆動用トランジスタを含む層であってもよい。
次に、ステップＳ４０２として、第１の電極１１上に、下地層４３と、下地層４３上の非晶質セレン層４５と、を形成する（図５（Ｂ））。
下地層４３は、元素Ｘから選ばれる一以上を有する。元素Ｘとして、前述した元素を用いることができる。下地層４３として、例えば、銀、ビスマス、インジウム、酸化インジウム、スズ、酸化スズ、テルル、Ｉｎ−Ｓｎ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）から選ばれる一以上を用いることができる。下地層４３は単層としてもよいし、積層にして用いてもよい。
下地層４３は、セレンに対してぬれ性が高いことが好ましい。また、セレン化合物は、セレンに対してぬれ性が高いことが好ましい。セレンに対するぬれ性が高いと、セレンが結晶化する際の凝集、または再蒸発等を抑制できる。したがって、結晶セレン形成の際、膜剥がれ領域が発生するのを抑制できる。具体的には、下地層４３としては、銀を有する材料を用いることが好ましい。銀はセレン中での拡散速度が速い。また、セレンと銀との化合物（Ａｇ２Ｓｅ）は、ぬれ性が高い。同様に、下地層４３としては、ビスマスを有する材料を用いることが好ましい。
下地層４３の膜厚は０．２０ｎｍ以上１４０ｎｍ以下が好ましい。さらに、０．６０ｎｍ以上１００ｎｍ以下が好ましい。さらに、１．０ｎｍ以上６０ｎｍ以下が好ましい。前述の膜厚の範囲とすることで、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換素子を作製できる。また、膜剥がれ領域が少ない、結晶セレンを用いることで、特性ばらつきの少ない撮像装置を作製できる。また、暗電流が低い光電変換素子、撮像装置を作製できる。
下地層４３の形成は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
図５（Ｂ）には下地層４３の形状を加工しない例を示したが、これに限られない。図６（Ａ）に示すように、下地層４３は島状でもよい。また、縞状、網目状、開口を有する形状などでもよい。例えば、第１の電極１１上にメタルマスクを用いて、部分的に下地層４３を形成できる。または、第１の電極１１上に形成した下地層４３をドライエッチングまたはウエットエッチングにより、所定の形状に加工してもよい。下地層４３を島状にすることで、セレン層が有するセレンの量に対する下地層４３が有する元素Ｘの量を調整できる場合がある。また、所望の領域に下地層４３を設けることができる。
非晶質セレン層４５の成膜は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法が挙げられる。
非晶質セレン層４５の成膜時の基板温度は、層４１が室温（２０℃）以上５０℃未満となる温度が好ましい。前述の温度の範囲とすることで、非晶質セレン層４５に膜剥がれ領域が発生するのを抑制できる。なお、非晶質セレン層４５は非晶質であるが、部分的に結晶質であってもよい。
下地層４３の形成後、時間を空けずに非晶質セレン層４５を成膜することが好ましい。さらに、下地層４３の形成後、下地層４３の表面を大気雰囲気に晒さずに非晶質セレン層４５を成膜することが好ましい。さらに、真空中で下地層４３を形成した後、真空中で連続して非晶質セレン層４５を成膜することが好ましい。下地層４３と非晶質セレン層４５を連続成膜とすることで、下地層４３の表面に大気成分等の不純物が付着するのを抑制でき、不純物の少ない光電変換層１３を形成できる。また、光電変換層１３に膜剥がれ領域が発生するのを抑制できる。また、結晶性の高い光電変換層１３を形成できる。
本明細書等において、下地層成膜と非晶質セレン層成膜の間に、処理基板が大気雰囲気に晒されず、常に真空、窒素又は希ガス雰囲気に置かれることを、連続成膜又は連続で成膜すると呼ぶ場合がある。また、下地層成膜後に、処理基板が一旦大気雰囲気に晒され、その後に非晶質セレン層が成膜されることを、不連続成膜又は不連続で成膜すると呼ぶ場合がある。
非晶質セレン層の成膜には、例えば、複数の成膜室及び複数のターゲットを有し、複数の種類の膜種を真空中で連続して成膜するマルチチャンバ型のスパッタリング装置を用いることができる。また、複数の蒸着源を有し、複数の種類の膜種を真空中で連続して成膜するマルチチャンバ型の蒸着装置を用いることができる。また、スパッタリングのチャンバ及び蒸着のチャンバを有し、複数の種類の膜種を真空中で連続して成膜する複合装置を用いることができる。
下地層４３及び非晶質セレン層４５の成膜に蒸着法を用いる場合、図５（Ｂ）に示した基板の向きは、上下が逆になる。蒸着を行う場合は、基板ホルダーと蒸着マスクの間に基板を挟み、基板ホルダーに設置された永久磁石によってメタルからなる蒸着マスクを引きつけて基板を固定し、露出している下地層４３の下方に蒸着源が位置するようにして蒸着が行われる。なお、蒸着中の圧力は１．０×１０−３Ｐａ以下が好ましい。さらには、１．０×１０−４Ｐａ以下が好ましい。さらには、１．０×１０−５Ｐａ程度が好ましい。
次に、ステップＳ４０３として、加熱処理を行い、光電変換層１３を形成する（図５（Ｃ））。
加熱処理は、それぞれ温度の異なる第１の工程乃至第３の工程に分け、段階的に処理することが好ましい。第１の工程を第１の温度（Ｔ１）で処理し、その後に第２の工程を第２の温度（Ｔ２）で処理し、その後に第３の工程を第３の温度（Ｔ３）で処理することが好ましい。
第１の温度（Ｔ１）は、５０℃以上９０℃以下が好ましい。さらには、第１の温度（Ｔ１）は、６０℃以上８０℃以下が好ましい。第１の温度（Ｔ１）は、下地層４３が有する元素Ｘが非晶質セレン層４５に拡散し、セレン及び元素Ｘを有するセレン化合物が形成される温度であることが好ましい。
第２の温度（Ｔ２）は、第１の温度（Ｔ１）より高く、かつ７０℃以上１７０℃以下が好ましい。さらには、第２の温度（Ｔ２）は、第１の温度（Ｔ１）より高く、かつ９０℃以上１６０℃以下が好ましい。さらには、第２の温度（Ｔ２）は、第１の温度（Ｔ１）より高く、かつ１００℃以上１５０℃以下が好ましい。第２の温度（Ｔ２）は、第１の温度（Ｔ１）の処理で形成されたセレン化合物を結晶核として、非晶質セレンの固相結晶化が進む温度であることが好ましい。
第３の温度（Ｔ３）は、第２の温度（Ｔ２）より高く、かつ１１０℃以上２２０℃以下が好ましい。さらには、第３の温度（Ｔ３）は、第２の温度（Ｔ２）より高く、かつ１３０℃以上２２０℃以下が好ましい。さらには、第３の温度（Ｔ３）は、第２の温度（Ｔ２）より高く、かつ１５０℃以上２１０℃以下が好ましい。第３の温度（Ｔ３）は、非晶質セレンの固相結晶化が進む温度であることが好ましい。
加熱処理をそれぞれ温度の異なる第１の工程乃至第３の工程に分け、第１の温度（Ｔ１）、第２の温度（Ｔ２）及び第３の温度（Ｔ３）を前述の範囲とすることで、表面の凹凸が抑制された、均一な結晶セレンを形成できる。
本発明の一態様である結晶セレンの形成について、固相結晶化の模式図を図７（Ａ）乃至図７（Ｄ）に示す。図７（Ａ）乃至図７（Ｄ）は、非晶質セレン層が固相結晶化することにより、結晶セレン層が形成される際の断面図である。
第１の温度（Ｔ１）として例えば７０℃で加熱処理を行うことにより、非晶質セレン層１００１中に下地層から元素Ｘが拡散し、セレン及び元素Ｘを有するセレン化合物１００３が形成される（図７（Ａ））。
次に、第２の温度（Ｔ２）として例えば１１０℃で加熱処理を行うことにより、セレン化合物１００３を結晶核として固相結晶化したセレンの結晶粒１００５が形成される（図７（Ｂ））。第２の温度（Ｔ２）は比較的低いことから、結晶粒の成長速度は遅く、個々の結晶粒１００５は略一様の成長速度で成長する。固相結晶化において、個々の結晶粒は、隣接する結晶粒とぶつかるまで成長する。つまり、結晶粒の成長は隣接する結晶粒とぶつかるところで終了する。図７（Ｂ）に示すように、第２の温度（Ｔ２）が低く、結晶粒の成長速度が遅いと、隣接する結晶粒とぶつかる前に多数の結晶粒１００５が成長できる。
次に、第３の温度（Ｔ３）として例えば２００℃で加熱処理を行うことにより、結晶粒１００５がさらに成長していく（図７（Ｃ））。
さらに結晶粒が成長することで非晶質セレン層全体が結晶化し、結晶セレン層１００７が形成される（図７（Ｄ））。前述したように多数の結晶粒１００５が成長することから、固相結晶化が終了した際の個々の結晶粒１００５は結晶粒径が小さく、略一様の結晶粒径となる。また、結晶粒１００５の結晶粒径が小さいことから、結晶セレン層１００７の表面の凹凸は小さくなる。つまり、光電変換層の表面の凸凹を小さくできることから、良好なｐｎ接合面を形成でき好ましい。また、第２の温度（Ｔ２）が低いほど、多くの結晶粒１００５が成長できることから、個々の結晶粒１００５の結晶粒径が小さくなり、結晶セレン層１００７の表面の凹凸を小さくできることが理解される。
また、結晶粒の成長は隣接する結晶粒とぶつかるところで終了することから、非晶質セレン層全体が結晶化した後の結晶粒は、図７（Ｄ）に示すように、多角形となる場合がある。また、角の丸い多角形となる場合がある。
比較として、第２の温度（Ｔ２）を設けずに、第１の温度（Ｔ１）で加熱処理した後に第３の温度（Ｔ３）で加熱処理する場合の、固相結晶化の模式図を図８（Ａ）乃至図８（Ｃ）に示す。
第１の温度（Ｔ１）として例えば７０℃で加熱処理を行うことにより、非晶質セレン層１００１中に下地層から元素Ｘが拡散し、セレンと元素Ｘを有するセレン化合物１００３が形成される（図８（Ａ））。
次に、第３の温度（Ｔ３）として例えば２００℃で加熱処理を行うことにより、セレン化合物１００３を結晶核として固相結晶化したセレンの結晶粒１００５が形成される。この際、第３の温度（Ｔ３）が比較的高く、結晶粒の成長速度が十分に速いことから、一部の結晶粒１００５ａは他よりも速く成長する（図８（Ｂ））。
非晶質セレン層全体が結晶化し、結晶セレン層１００７が形成される（図８（Ｃ））。前述したように、一部の結晶粒が他よりも速く成長することから、個々の結晶粒の結晶粒径が大きくなる。また、結晶粒１００５の結晶粒径が大きいことにより、結晶セレン層１００７の表面の凹凸が大きくなってしまう。光電変換層の表面の凸凹が大きいと、ｐｎ接合面の界面特性を悪化させる原因となることから好ましくない。なお、図８（Ｃ）に示すように、第２の温度（Ｔ２）を設けない場合、結晶粒径が大きい結晶粒とともに小さい結晶粒も形成され、結晶セレン層１００７が有する結晶粒の結晶粒径のばらつきが大きくなる場合がある。
本発明の一態様である加熱処理の熱プロファイルを図９に示す。図９において、横軸は時間（Ｔｉｍｅ）を示し、縦軸は温度（Ｔｅｍｐｅｒａｔｕｒｅ）を示す。
第０の温度（Ｔ０）は加熱処理開始時の温度である。第０の温度（Ｔ０）としては、第１の温度（Ｔ１）以下、かつ室温（２０℃）℃以上７０℃以下が好ましい。第１の期間（Ｐ１）は、第０の温度（Ｔ０）で保持する期間である。なお、第１の期間（Ｐ１）を設けない熱プロファイルとしてもよい。
第２の期間（Ｐ２）は、第０の温度（Ｔ０）から第１の温度（Ｔ１）に昇温する期間である。第２の期間（Ｐ２）の時間は特に制限されない。
第３の期間（Ｐ３）は、第１の温度（Ｔ１）で保持する期間である。第３の期間（Ｐ３）の時間は、１０秒以上６０分以下とすることができる。
第４の期間（Ｐ４）は、第１の温度（Ｔ１）から第２の温度（Ｔ２）に昇温する期間である。第４の期間（Ｐ４）の時間は特に制限されない。
第５の期間（Ｐ５）は、第２の温度（Ｔ２）で保持する期間である。第５の期間（Ｐ５）の時間は、１０秒以上６０分以下とすることができる。
第６の期間（Ｐ６）は、第２の温度（Ｔ２）から第３の温度（Ｔ３）に昇温する期間である。第６の期間（Ｐ６）の時間は特に制限されない。
第７の期間（Ｐ７）は、第３の温度（Ｔ３）で保持する期間である。第７の期間（Ｐ７）の時間は、１０秒以上６０分以下とすることができる。
第８の期間（Ｐ８）は、第３の温度（Ｔ３）から降温する期間である。第８の期間（Ｐ８）の時間は特に制限されない。
加熱処理として、前述の第１の期間（Ｐ１）乃至第８の期間（Ｐ８）を連続して行う熱プロファイルを用いることが好ましい。連続で行うことで、生産性高く光電変換素子を作製できる。なお、第１の期間（Ｐ１）乃至第８の期間（Ｐ８）を連続して行わなくてもよい。
加熱処理には、電気炉、レーザアニール装置、ランプアニール装置等を用いることができる。抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。また、ホットプレートを用いてもよい。また、急速加熱（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＲＴＡ装置として、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ランプ急速加熱（ＬＲＴＡ：Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等がある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
加熱処理の雰囲気は、アルゴン（Ａｒ）等の希ガス、大気、窒素、酸素、乾燥空気等を用いることができる。また、希ガス及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気を用いることができる。
光電変換層１３形成後に、下地層４３を明確に確認できない場合がある。図５（Ｃ）には光電変換層１３形成後に、下地層４３を明確に確認できず、第１の電極１１上に光電変換層１３が形成される例を示したが、これに限られない。図６（Ｂ）に示すように、下地層４３形成時より薄い膜厚の下地層４３ａとなり、下地層４３ａ上に光電変換層１３が形成されてもよい。下地層４３ａは、下地層４３形成時と同程度の膜厚であってもよいし、又は下地層４３形成時より厚い膜厚であってもよい。図６（Ｃ）に示すように、下地層４３が島状の下地層４３ｂとなり、第１の電極１１及び下地層４３ｂ上に光電変換層１３が形成されてもよい。また、下地層４３ａ及び下地層４３ｂは、光電変換層１３との境界が明確でなくてもよい。
下地層４３ａ及び下地層４３ｂは、下地層４３が有する成分に加え、セレンを有する場合がある。
次に、ステップＳ４０４として、光電変換層１３上に、正孔注入阻止層１７を形成する（図５（Ｄ））。
正孔注入阻止層１７の成膜は、スパッタリング法、蒸着法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法等を用いることができる。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法が挙げられる。
図１（Ｂ）に示すように、正孔注入阻止層１７は、第１の正孔注入阻止層１７ａと、第１の正孔注入阻止層１７ａ上の第２の正孔注入阻止層１７ｂとの積層構造とすることが好ましい。第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂとして、前述の材料を適用できる。
第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂは、例えば成膜条件を異ならせることで作り分けることができる。例えば、第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂとで、成膜ガス中の酸素ガスの流量を異ならせることができる。
第１の正孔注入阻止層１７ａを形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、第１の正孔注入阻止層１７ａの被形成面となる光電変換層１３に酸素が打ち込まれ、光電変換層が酸化されるおそれがある。したがって、第１の正孔注入阻止層１７ａの成膜条件として、ガス流量全体に占める酸素ガス流量の割合（酸素流量比又は酸素分圧ともいう）が少ないことが好ましい。
第１の正孔注入阻止層１７ａの成膜条件として、ガス流量全体に占める酸素ガス流量の割合（酸素流量比又は酸素分圧ともいう）を、０％以上３０％以下、好ましくは５％以上１５％以下とする。前述の酸素流量比とすることで、第１の正孔注入阻止層１７ａの被形成面となる光電変換層１３の表面近傍が酸化されるのを抑制できる。
例えば、スパッタリング法で第１の正孔注入阻止層１７ａを形成する場合、スパッタ粒子の衝突により基板温度が上昇する場合がある。基板温度が上昇すると、光電変換層１３が有するセレンが蒸発する場合がある。第１の正孔注入阻止層１７ａの形成を前述の酸素流量比とすることで第１の正孔注入阻止層１７ａの成膜速度を速くすることができる。つまり、第１の正孔注入阻止層１７ａ形成時に光電変換層１３の表面がスパッタ粒子に曝される時間を短くできることから、セレンの蒸発を抑制できる。
第２の正孔注入阻止層１７ｂの成膜条件として、酸素流量比を３０％より大きく１００％以下、好ましくは３５％以上１００％以下、さらに好ましくは４０％以上７０％以下とする。前述の酸素流量比とすることで、酸素欠損の少ない第２の正孔注入阻止層１７ｂを形成できる。
酸素流量比が高いと、結晶性を有する第２の正孔注入阻止層１７ｂが形成される場合がある。第２の正孔注入阻止層１７ｂが結晶性を有すると、抵抗が高くなり、光電流が低下する場合があり好ましくない。前述の酸素流量比とすることで第２の正孔注入阻止層１７ｂの結晶性を低くすることができ、光電流の高い光電変換素子とすることができる。
第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂの形成時の基板温度としては、室温（２０℃）以上６０℃以下が好ましく、室温以上５０℃以下がより好ましい。基板温度を前述範囲とすることで、正孔注入阻止層１７の被形成面となる光電変換層１３が有するセレンが蒸発するのを抑制できる。ここで、第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂとで、基板温度を同じ温度とすると、生産性を高めることができる。
第１の正孔注入阻止層１７ａ及び第２の正孔注入阻止層１７ｂの形成には、スパッタリングターゲットとしてＳｎＯ２を０．２ｍｏｌ％以上１５ｍｏｌ％以下含むＧａ２Ｏ３を用いることができる。
次に、ステップＳ４０５として、正孔注入阻止層１７上に、第２の電極１５を形成する（図５（Ｅ））。以上の工程により、本発明の一態様に係る光電変換素子１０Ｂを作製できる。
第２の電極１５を形成した後に、さらに熱処理を行ってもよい。熱処理を行うことで光電変換層１３が有する結晶セレンの結晶性をさらに高められる場合がある。なお、第２の電極１５を形成した後に熱処理を行わなくてもよい。
＜光電変換素子の作製方法２＞
本発明の一態様に係る光電変換素子１０Ｂの別の作製方法について、図を用いて説明する。前述の光電変換素子の作製方法１とは、ステップＳ４０２の工程が異なる。
まず、ステップＳ４０１として、層４１上に第１の電極１１を形成する（図５（Ａ））。第１の電極１１の形成については、前述の光電変換素子の作製方法１の記載を参照できるため、詳細を省略する。
次に、ステップＳ４０２として、第１の電極１１上に、非晶質セレン層４５と、非晶質セレン層４５上の下地層４３と、を形成する（図６（Ｄ））。非晶質セレン層４５及び下地層４３の形成については、前述の光電変換素子の作製方法１の記載を参照できるため、詳細を省略する。
次に、ステップＳ４０３として、加熱処理を行い、光電変換層１３を形成する（図５（Ｃ））。加熱処理については、前述の光電変換素子の作製方法１の記載を参照できるため、詳細を省略する。
次に、ステップＳ４０４として、光電変換層１３上に、正孔注入阻止層１７を形成する（図５（Ｄ））。正孔注入阻止層１７の形成については、前述の光電変換素子の作製方法１の記載を参照できるため、詳細を省略する。
次に、ステップＳ４０５として、正孔注入阻止層１７上に、第２の電極１５を形成する（図５（Ｅ））。以上の工程により、本発明の一態様に係る光電変換素子１０Ｂを作製できる。
第２の電極１５を形成した後に、さらに熱処理を行ってもよい。熱処理を行うことで光電変換層１３が有する結晶セレンの結晶性をさらに高められる場合がある。なお、第２の電極１５を形成した後に熱処理を行わなくてもよい。
（実施の形態２）
本実施の形態では、本発明の一態様を適用することのできる撮像装置の一例について、図面を参照して説明する。
図１０（Ａ）は、撮像装置の画素回路を説明する図である。当該画素回路は、光電変換素子５０と、トランジスタ５１と、トランジスタ５２と、トランジスタ５３と、トランジスタ５４を有する。
光電変換素子５０として、実施の形態１で説明した光電変換素子１０Ａ乃至光電変換素子１０Ｃのいずれかを用いることができる。
光電変換素子５０の一方の電極（アノード）は、トランジスタ５１のソースまたはドレインの一方と電気的に接続される。光電変換素子５０の一方の電極は、トランジスタ５２のソースまたはドレインの一方と電気的に接続される。トランジスタ５１のソースまたはドレインの他方は、トランジスタ５３のゲートと電気的に接続される。トランジスタ５３のソースまたはドレインの一方は、トランジスタ５４のソースまたはドレインの一方と電気的に接続される。なお、トランジスタ５３のゲートと電気的に接続される容量素子を設けてもよい。
光電変換素子５０の他方の電極（カソード）は、配線７２と電気的に接続される。トランジスタ５１のゲートは、配線７５と電気的に接続される。トランジスタ５３のソースまたはドレインの他方は、配線７９に電気的に接続される。トランジスタ５２のゲートは、配線７６と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は、配線７３と電気的に接続される。トランジスタ５４のソースまたはドレインの他方は、配線７１と電気的に接続される。トランジスタ５４のゲートは、配線７８と電気的に接続される。配線７２は、電源５６の一方の端子と電気的に接続され、電源５６の他方の端子は、配線７７と電気的に接続される。
ここで、配線７１は、画素から信号を出力する出力線としての機能を有することができる。配線７３、配線７７、配線７９は、電源線としての機能を有することができる。例えば、配線７３および配線７７は、低電位電源線、配線７９は高電位電源線として機能させることができる。配線７５、配線７６、配線７８は、各トランジスタのオンオフを制御する信号線として機能させることができる。
光電変換素子５０には、低照度時の光検出感度を高めるためアバランシェ増倍効果を生じる光電変換素子を用いることが好ましい。アバランシェ増倍効果を生じさせるためには、比較的高い電位ＨＶＤＤが必要となる。したがって、電源５６は電位ＨＶＤＤを供給することのできる機能を有し、光電変換素子５０の他方の電極には配線７２を介して電位ＨＶＤＤが供給される。なお、光電変換素子５０は、アバランシェ増倍効果が生じない電位を印加して使用することもできる。
トランジスタ５１は、光電変換素子５０の出力に応じて変化する電荷蓄積部（ＮＲ）の電位を電荷検出部（ＮＤ）に転送する機能を有することができる。トランジスタ５２は、電荷蓄積部（ＮＲ）および電荷検出部（ＮＤ）の電位を初期化する機能を有することができる。トランジスタ５３は、電荷検出部（ＮＤ）の電位に応じた信号を出力する機能を有することができる。トランジスタ５４は、信号を読み出す画素を選択する機能を有することができる。
光電変換素子５０に高電圧を印加する場合、光電変換素子５０と接続されるトランジスタには高電圧に耐えられる高耐圧のトランジスタを用いる必要がある。当該高耐圧のトランジスタには、例えば、ＯＳトランジスタなどを用いることができる。具体的には、トランジスタ５１およびトランジスタ５２にＯＳトランジスタを適用することが好ましい。
トランジスタ５１およびトランジスタ５２はスイッチング特性が優れていることが望まれるが、トランジスタ５３は増幅特性が優れていることが望まれるため、オン電流が高いトランジスタであることが好ましい。したがって、トランジスタ５３およびトランジスタ５４には、シリコンを活性層または活性領域に用いたトランジスタ（以下、Ｓｉトランジスタ）を適用することが好ましい。
トランジスタ５１乃至トランジスタ５４を上述した構成とすることで、低照度における光の検出感度が高く、ノイズの少ない信号を出力することのできる撮像装置を作製することができる。また、光の検出感度が高いため、光の取り込み時間を短くすることができ、撮像を高速に行うことができる。
なお、上記構成に限らず、トランジスタ５３およびトランジスタ５４にＯＳトランジスタを適用してもよい。または、トランジスタ５１およびトランジスタ５２にＳｉトランジスタを適用してもよい。いずれの場合においても当該画素回路の撮像動作は可能である。
次に、図１０（Ｂ）のタイミングチャートを用いて、画素の動作を説明する。なお、以下に説明する一例の動作において、トランジスタ５２のゲートに接続された配線７６には、”Ｈ”としてＨＶＤＤ、”Ｌ”としてＧＮＤの電位が供給されるものとする。トランジスタ５１のゲートに接続された配線７５およびトランジスタ５４のゲートに接続された配線７８には、”Ｈ”としてＶＤＤ、”Ｌ”としてＧＮＤの電位が供給されるものとする。また、トランジスタ５３のソースに接続された配線７９には、ＶＤＤの電位が供給されるものとする。なお、各配線に上記以外の電位を供給する形態とすることもできる。
時刻Ｔ１に配線７６を”Ｈ”、配線７５を”Ｈ”とし、電荷蓄積部（ＮＲ）および電荷検出部（ＮＤ）の電位をリセット電位（ＧＮＤ）に設定する（リセット動作）。なお、リセット動作時に配線７６に”Ｈ”として電位ＶＤＤを供給してもよい。
時刻Ｔ２に配線７６を”Ｌ”、配線７５を”Ｌ”とすることで、電荷蓄積部（ＮＲ）の電位が変化する（蓄積動作）。電荷蓄積部（ＮＲ）の電位は、光電変換素子５０に入射した光の強度に応じてＧＮＤから最大でＨＶＤＤまで変化する。
時刻Ｔ３に配線７５を”Ｈ”とし、電荷蓄積部（ＮＲ）の電荷を電荷検出部（ＮＤ）に転送する（転送動作）。
時刻Ｔ４に配線７６を”Ｌ”、配線７５を”Ｌ”とし、転送動作を終了させる。この時点で電荷検出部（ＮＤ）の電位が確定される。
時刻Ｔ５乃至Ｔ６の期間に配線７６を”Ｌ”、配線７５を”Ｌ”、配線７８を”Ｈ”とし、電荷検出部（ＮＤ）の電位に応じた信号を配線７１に出力する。すなわち、蓄積動作において光電変換素子５０に入射した光の強度に応じた出力信号を得ることができる。
図１１（Ａ）に、上述した画素回路を有する撮像装置の画素の構成の一例を示す。当該撮像装置は、層６１、層６２および層６３を有し、それぞれが互いに重なる領域を有する構成とすることができる。
層６１は、光電変換素子５０の構成を有する。光電変換素子５０は、画素電極に相当する電極６５と、光電変換部６６と、共通電極に相当する電極６７を有する。
電極６５には、低抵抗の金属層などを用いることが好ましい。例えば、アルミニウム、チタン、タングステン、タンタル、銀またはそれらの積層を用いることができる。
電極６７には、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム−錫酸化物、ガリウム−亜鉛酸化物、インジウム−ガリウム−亜鉛酸化物、またはグラフェンなどを用いることができる。なお、電極６７を省く構成とすることもできる。
光電変換部６６には、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードなどを用いることができる。光電変換層６６ａとしては実施の形態１に示したセレン系材料を用い、正孔注入阻止層６６ｂとしては実施の形態１に示したバンドギャップの広い材料を用いることが好ましい。
セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ増倍効果を利用することにより、入射される光量に対する電子の増幅が大きいセンサ、つまり光感度が高いセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。
セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。
なお、層６１は上記構成に限らず、シリコンを用いたｐｎ接合型フォトダイオードまたはｐｉｎ接合型フォトダイオードであってもよい。
層６２は、例えば、ＯＳトランジスタ（トランジスタ５１、トランジスタ５２）を有する層とすることができる。図１０（Ａ）に示す画素の回路構成では、光電変換素子５０に入射される光の強度が小さいときに電荷検出部（ＮＤ）の電位が小さくなる。ＯＳトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
また、トランジスタ５１およびトランジスタ５２の低いオフ電流特性によって、電荷検出部（ＮＤ）および電荷蓄積部（ＮＲ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
層６３は、支持基板またはＳｉトランジスタ（トランジスタ５３、トランジスタ５４）を有する層とすることができる。当該Ｓｉトランジスタは、単結晶シリコン基板に活性領域を有する構成のほか、絶縁表面上に結晶系のシリコン活性層を有する構成とすることができる。なお、層６３に単結晶シリコン基板を用いる場合は、当該単結晶シリコン基板にシリコンを用いたｐｎ接合型フォトダイオードまたはｐｉｎ接合型フォトダイオードを形成してもよい。この場合、層６１を省くことができる。
図１１（Ｂ）は、本発明の一態様の撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素８０を有する画素アレイ８１と、画素アレイ８１の行を選択する機能を有する回路８２（ロードライバ）と、画素８０の出力信号に対して相関二重サンプリング処理を行うための回路８３（ＣＤＳ回路）と、回路８３から出力されたアナログデータをデジタルデータに変換する機能を有する回路８４（Ａ／Ｄ変換回路等）と、回路８４で変換されたデータを選択して読み出す機能を有する回路８５（カラムドライバ）と、を有する。なお、回路８３を設けない構成とすることもできる。
例えば、光電変換素子を除く画素アレイ８１の要素は、図１１（Ａ）に示す層６２に設けることができる。回路８２乃至回路８５の要素は、層６３に設けることができる。これらの回路はシリコントランジスタを用いたＣＭＯＳ回路で構成することができる。
当該構成とすることで、それぞれの回路に適したトランジスタを用いることができ、かつ撮像装置の面積を小さくすることができる。
図１２（Ａ）、（Ｂ）、（Ｃ）は、図１１（Ａ）に示す撮像装置の具体的な構成を説明する図である。図１２（Ａ）はトランジスタ５１、５２、５３、５４のチャネル長方向を示す断面図である。図１２（Ｂ）は、図１２（Ａ）に示す一点鎖線Ａ１−Ａ２の断面図であり、トランジスタ５２のチャネル幅方向の断面を示している。図１２（Ｃ）は、図１２（Ａ）に示す一点鎖線Ｂ１−Ｂ２の断面図であり、トランジスタ５３のチャネル幅方向の断面を示している。
層６１は、セレン層を有する光電変換素子５０の他、隔壁９２を有する構成とすることができる。隔壁９２は、電極６５の段差を覆うように設けられる。光電変換素子５０に用いるセレン層は高抵抗であり、画素間で分離しない構成とすることができる。
層６２にはＯＳトランジスタであるトランジスタ５１、５２が設けられる。トランジスタ５１、５２はともにバックゲート９１を有する構成を示しているが、いずれかがバックゲートを有する形態であってもよい。バックゲート９１は、図１２（Ｂ）に示すように対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、バックゲート９１にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
また、図１２（Ａ）では、ＯＳトランジスタとしてセルフアラインのトップゲート型トランジスタを例示しているが、図１３（Ａ）に示すように、ノンセルフアライン型のトランジスタであってもよい。
層６３には、Ｓｉトランジスタであるトランジスタ５３およびトランジスタ５４が設けられる。図１２（Ａ）においてＳｉトランジスタはシリコン基板２００に設けられたフィン型の半導体層を有する構成を例示しているが、図１３（Ｂ）に示すように、シリコン基板２０１に活性領域を有するプレーナー型であってもよい。または、図１３（Ｃ）に示すようにシリコン薄膜の半導体層２１０を有するトランジスタであってもよい。半導体層２１０は、例えば、シリコン基板２０２上の絶縁層２２０上に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ））とすることができる。または、ガラス基板などの絶縁表面上に形成された多結晶シリコンであってもよい。この他、層６３には画素を駆動するための回路を設けることができる。
ＯＳトランジスタが形成される領域とＳｉトランジスタが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層９３が設けられる。トランジスタ５３、５４の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。一方、トランジスタ５１、５２の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
絶縁層９３により、一方の層に水素を閉じ込めることでトランジスタ５３、５４の信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ５１、５２の信頼性も向上させることができる。
絶縁層９３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図１４（Ａ）は、本発明の一態様の撮像装置にカラーフィルタ等を付加した例を示す断面図である。当該断面図では、３画素分の画素回路を有する領域の一部を示している。光電変換素子５０が形成される層６１上には、絶縁層３００が形成される。絶縁層３００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層してもよい。
絶縁層３００上には、遮光層３１０が形成されてもよい。遮光層３１０は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層３１０には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。
絶縁層３００および遮光層３１０上には、平坦化膜として有機樹脂層３２０を設けることができる。また、画素別にカラーフィルタ３３０（カラーフィルタ３３０ａ、カラーフィルタ３３０ｂ、カラーフィルタ３３０ｃ）が形成される。例えば、カラーフィルタ３３０ａ、カラーフィルタ３３０ｂおよびカラーフィルタ３３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ３３０上には、可視光に対して透光性を有する絶縁層３６０などを設けることができる。
また、図１４（Ｂ）に示すように、カラーフィルタ３３０の代わりに光学変換層３５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
例えば、光学変換層３５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層３５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層３５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
また、光学変換層３５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子５０で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いることができる。
なお、セレン系材料を用いた光電変換素子５０においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
また、図１４（Ｃ）に示すように、カラーフィルタ３３０ａ、カラーフィルタ３３０ｂおよびカラーフィルタ３３０ｃ上にマイクロレンズアレイ３４０を設けてもよい。マイクロレンズアレイ３４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子５０に照射されるようになる。また、図１４（Ｂ）に示す光学変換層３５０上にマイクロレンズアレイ３４０を設けてもよい。
以下では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができる。
図１５（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。
図１５（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図１５（Ａ３）は、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。
また、図１５（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１およびイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ４９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図１５（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられるＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
図１５（Ｂ３）は、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す。
図１６（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図１６（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１６（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１６（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１６（Ｅ）は携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９８２に触れることで行うことができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１６（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
本実施例では、本発明の一態様に係る結晶セレンを作製し、結晶粒の結晶粒径、及び結晶セレン層の凹凸を評価した。
試料は、本発明の一態様である試料Ａ１乃至試料Ａ６の計６試料である。試料Ａ１乃至試料Ａ６は、それぞれ非晶質セレン層形成後の加熱処理の条件が異なっている。
＜試料Ａ１乃至試料Ａ６の作製方法＞
各試料の構成、作製方法について、図１７（Ａ）及び図１７（Ｂ）を用いて説明する。図１７（Ａ）及び図１７（Ｂ）は、試料の作製方法を示す断面図である。
まず、基板１０６１上に、下地層１０６３と、下地層１０６３上の非晶質セレン層１０６７と、を成膜した（図１７（Ａ）参照）。
試料Ａ１乃至試料Ａ６は、基板１０６１としてｐ型、面方位（１００）のシリコンウェハを用いた。
試料Ａ１乃至試料Ａ６は、下地層１０６３として膜厚２ｎｍの銀の膜を形成し、その後に膜厚７００ｎｍの非晶質セレン層１０６７を形成した。下地層１０６３と非晶質セレン層１０６７は、真空中で連続して成膜した。
試料Ａ１乃至試料Ａ６の下地層１０６３の形成は、神港精機社製の蒸着−スパッタリング複合装置（装置型番：ＶＤ１５−０６５）の蒸着用チャンバを用いた。蒸着源に銀を用い、抵抗加熱（Ｔａボード）を用いて約０．０５ｎｍ／ｓｅｃ．の蒸着レートで下地層を成膜した。蒸着中の基板温度は室温とした。蒸着中の圧力は約１．５×１０−５Ｐａであった。
試料Ａ１乃至試料Ａ６の非晶質セレン層１０６７の形成は、神港精機社製の蒸着−スパッタリング複合装置（装置型番：ＶＤ１５−０６５）の蒸着用チャンバを用いた。蒸着源にセレンを用い、抵抗加熱（Ｔａボード）を用いて約０．２０ｎｍ／ｓｅｃ．の蒸着レートで非晶質セレン層１０６７を成膜した。蒸着中の基板温度は室温とした。蒸着中の圧力は約１．５×１０−５Ｐａであった。
次に、加熱処理を行い、結晶セレン層１０６５を形成した（図１７（Ｂ）参照）。
試料Ａ１の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理した。
試料Ａ２の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ａ３の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１５０℃に昇温し、１５０℃で１分処理した。
試料Ａ４の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１５０℃に昇温し、１５０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ａ５の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ａ６の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理し、その後に１５０℃に昇温し、１５０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ａ１乃至試料Ａ６とも加熱処理にはアズワン社製ホットプレート（装置型番：ＥＣ−１２００Ｎ）を用い、ドラフトチャンバ内にて大気雰囲気で行った。
以上の工程により、試料Ａ１乃至試料Ａ６を作製した。
＜ＳＥＭ観察＞
次に、試料Ａ１乃至試料Ａ６のＳＥＭ観察を行い、セレン層の膜剥がれ領域の有無を評価した。ＳＥＭ観察には、日立ハイテクノロジーズ社製走査電子顕微鏡装置ＳＵ８０３０を用い、加速電圧は１．０ｋＶとした。
試料Ａ１の平面のＳＥＭ像を図１８（Ａ）及び図１８（Ｂ）、試料Ａ２を図１９（Ａ）及び図１９（Ｂ）、試料Ａ３を図２０（Ａ）及び図２０（Ｂ）、試料Ａ４を図２１（Ａ）及び図２１（Ｂ）、試料Ａ５を図２２（Ａ）及び図２２（Ｂ）、試料Ａ６を図２３（Ａ）及び図２３（Ｂ）に示す。図１８（Ａ）、図１９（Ａ）、図２０（Ａ）、図２１（Ａ）、図２２（Ａ）及び図２３（Ａ）は、倍率１万倍のＳＥＭ像である。図１８（Ｂ）、図１９（Ｂ）、図２０（Ｂ）、図２１（Ｂ）、図２２（Ｂ）及び図２３（Ｂ）は、倍率３万倍のＳＥＭ像である。
図１８（Ａ）、図１８（Ｂ）、図１９（Ａ）、図１９（Ｂ）、図２０（Ａ）、図２０（Ｂ）、図２１（Ａ）、図２１（Ｂ）、図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）及び図２３（Ｂ）に示すように、本発明の一態様である試料Ａ１乃至試料Ａ６は、いずれも膜剥がれ領域が観察されなかった。試料Ａ１乃至試料Ａ６は、下地層１０６３に銀を用い、下地層１０６３上に非晶質セレン層１０６７を設けた後に、加熱処理を行うことで、膜剥がれ領域が少ない結晶セレンを作製できることが分かった。また、いずれの試料も結晶粒の形が略多角形になっていることを確認できた。
２００℃の加熱処理を行わなかった試料Ａ１及び試料Ａ３は、結晶セレン層表面の凹凸が大きいことが分かった。また、２００℃の加熱処理を行った試料Ａ２、試料Ａ４乃至試料Ａ６において、試料Ａ５は他の試料より結晶セレン層表面の凹凸が大きいことが分かった。
２００℃の加熱処理を行った試料Ａ２、試料Ａ４、試料Ａ５及び試料Ａ６について、結晶粒の結晶粒径を算出した。本実施例では、結晶粒径（長径）を算出した。結晶粒径（長径）の算出には、図１９（Ｂ）、図２１（Ｂ）、図２２（Ｂ）及び図２３（Ｂ）に示した倍率３万倍のＳＥＭ像を用いた。
試料Ａ２の結晶粒径（長径）を算出した箇所を図２４（Ａ）に示す。図２４（Ａ）は、図１８（Ｂ）に示した倍率３万倍のＳＥＭ像と同じ像であり、図中の矢印が結晶粒径（長径）を算出した箇所である。
図２４（Ｂ）乃至図２４（Ｄ）に示すように、結晶粒１００９の外輪郭上の２点を結ぶ直線のうち最大値をとるものを結晶粒径１０１１として算出した。なお、図２４（Ｄ）に示すように、結晶粒１００９が多角形の場合は、対角線のうち最大値をとるものを結晶粒径１０１１として算出したことと同義になる。なお、三角形の結晶粒については、三角形を成す辺のうち最大値を結晶粒径とした。
試料Ａ２、試料Ａ４、試料Ａ５及び試料Ａ６の結晶粒径（長径）について、算出した結晶粒のデータ数ｎ、結晶粒径（長径）の最大値、最小値、平均値、中央値を表１に示す。
試料Ａ２の結晶粒径（長径）のヒストグラムを図２５（Ａ）、試料Ａ４を図２５（Ｂ）、試料Ａ５を図２６（Ａ）、試料Ａ６を図２６（Ｂ）に示す。図２５（Ａ）、図２５（Ｂ）、図２６（Ａ）及び図２６（Ｂ）において、横軸は結晶粒径（長径）［μｍ］を示し、０．１μｍと記した棒は結晶粒径（長径）が０．００μｍ以上０．１０μｍ以下の結晶粒を示し、０．２μｍと記した棒は結晶粒径（長径）が０．１０μｍより大きく、０．２０μｍ以下の結晶粒を示している。左の縦軸は結晶粒の度数［個］を示し、右の縦軸は累積相対度数［％］を示す。
試料Ａ２、試料Ａ４及び試料Ａ６では結晶粒径（長径）が１．０μｍを超える結晶粒は観察されず、最大値は１．１０μｍ以下であった。一方、試料Ａ５では結晶粒径（長径）が１．０μｍを超える結晶粒が複数観察され、最大値は１．２０μｍであった。試料Ａ２、試料Ａ４及び試料Ａ６と比較して、試料Ａ５は結晶粒径（長径）が大きい結晶粒を有することが分かった。
また、試料Ａ２、試料Ａ４及び試料Ａ６と比較して、試料Ａ５は結晶粒径（長径）が大きい結晶粒が観察されるとともに、結晶粒径（長径）が小さい結晶粒が多い傾向となった。つまり、試料Ａ５は結晶粒径（長径）のばらつきが大きいことが分かった。
また、試料Ａ２及び試料Ａ６と比較して、試料Ａ４は結晶粒径（長径）が大きいことが分かった。なお、結晶粒径（長径）の最小値は、試料間で特に差は見られなかった。
前述した結晶セレン層表面の凹凸の大きさと、結晶粒径（長径）に相関関係を確認できる。結晶セレン層表面の凹凸が大きい試料は結晶粒径（長径）が大きい結晶粒を有し、結晶セレン層表面の凹凸が小さい試料は結晶粒径（長径）が小さい傾向であることが分かった。つまり、第１の温度（Ｔ１）を７０℃、第３の温度（Ｔ３）を２００℃とした場合、第２の温度（Ｔ２）を１１０℃程度にすることで、結晶粒径（長径）が１．１０μｍ以下となり、結晶セレン層表面の凹凸が小さくなることが分かった。第２の温度（Ｔ２）が低いことで、固相結晶化の際に多数の結晶粒が成長することで個々の結晶粒が小さくなり、結晶セレン層表面の凹凸が小さくなったと考えられる。
本実施例では、本発明の一態様に係る光電変換素子を作製し、電流−電圧特性を評価した。
試料は、本発明の一態様である試料Ｂ１乃至試料Ｂ５の計５試料である。試料Ｂ１乃至試料Ｂ５は、それぞれ非晶質セレン層形成後の加熱処理の条件が異なっている。
＜試料Ｂ１乃至試料Ｂ５の作製方法＞
各試料の構成、作製方法について、図５（Ａ）乃至図５（Ｅ）に示す光電変換素子１０Ｂに付記した符号を用いて説明する。
まず、層４１上に、第１の電極１１を形成した（図５（Ａ）参照）。第１の電極１１として、厚さ５０ｎｍの第１のチタン膜と、厚さ２００ｎｍのアルミニウム膜と、厚さ５０ｎｍの第２のチタン膜とを順にスパッタリング装置を用いて形成した。
試料Ｂ１乃至試料Ｂ５は、層４１として旭硝子社製ガラス基板ＡＮ１００を用いた。
第１のチタン膜は、チタンターゲットを用いてスパッタリング法により成膜した。成膜ガスとしてアルゴンを用い、成膜時の圧力は０．１Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて１２ｋＷとした。成膜時の基板温度は室温とした。
アルミニウム膜は、アルミニウムターゲットを用いてスパッタリング法により成膜した。成膜ガスとしてアルゴンを用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて１ｋＷとした。成膜時の基板温度は室温とした。
第２のチタン膜は、チタンターゲットを用いてスパッタリング法により成膜した。成膜ガスとしてアルゴンを用い、成膜時の圧力は０．１Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて１２ｋＷとした。成膜時の基板温度は室温とした。
次に、下地層４３と、非晶質セレン層４５とを順に形成した（図５（Ｂ）参照）。
試料Ｂ１乃至試料Ｂ５は、下地層４３として銀の膜を２ｎｍ形成し、その後、非晶質セレン層４５を５００ｎｍ形成した。下地層４３と非晶質セレン層４５は、真空中で連続して成膜した。
下地層４３及び非晶質セレン層４５の形成は、実施例１の記載を参照できるため、詳細を省略する。
次に、加熱処理を行い、光電変換層１３を形成した（図５（Ｃ）参照）。
試料Ｂ１の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ｂ２の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に９０℃に昇温し、９０℃で２分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ｂ３の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ｂ４の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１２０℃に昇温し、１２０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ｂ５の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１５０℃に昇温し、１５０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。
試料Ｂ１乃至試料Ｂ５とも加熱処理にはアズワン社製ホットプレート（装置型番：ＥＣ−１２００Ｎ）を用い、ドラフトチャンバ内にて大気雰囲気で行った。
次に、第１の正孔注入阻止層１７ａと、第２の正孔注入阻止層１７ｂとを順にスパッタリング装置を用いて形成した（図５（Ｄ）参照）。第１の正孔注入阻止層１７ａとして、厚さ５ｎｍの第１のスズ含有酸化ガリウム膜、第２の正孔注入阻止層１７ｂとして、厚さ１０ｎｍの第２のスズ含有酸化ガリウム膜を形成した。
第１のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素（酸素流量比１０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
第２のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量２５ｓｃｃｍのアルゴンと、流量２５ｓｃｃｍの酸素（酸素流量比５０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
第１のスズ含有酸化ガリウム膜及び第２のスズ含有酸化ガリウム膜は、真空中で連続して成膜した。
次に、第２の電極１５を形成した。第２の電極１５として、厚さ１１０ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した（図５（Ｅ）参照）。
ＩＴＳＯ膜の形成は、スパッタリング法を用い、スパッタリングターゲットとして重量比でＩｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５のターゲットを用いた。成膜ガスとして流量５０ｓｃｃｍのアルゴンと、流量２ｓｃｃｍの酸素を用い、成膜時の圧力は０．３２Ｐａとなるように調整した。成膜電力は、ＤＣ電源を用いて２００Ｗとした。成膜時の基板温度は室温とした。
以上の工程により、試料Ｂ１乃至試料Ｂ５を作製した。
＜電流−電圧特性＞
次に、試料Ｂ１乃至試料Ｂ５の電流−電圧特性を測定した。試料Ｂ１の電流−電圧特性を図２７（Ａ）、試料Ｂ２を図２７（Ｂ）、試料Ｂ３を図２８（Ａ）、試料Ｂ４を図２８（Ｂ）、試料Ｂ５を図２９に示す。図２７（Ａ）、図２７（Ｂ）、図２８（Ａ）、図２８（Ｂ）及び図２９において、横軸は対向電極間の電圧（Ｖｏｌｔａｇｅ）［Ｖ］を示し、縦軸は電流値（Ｃｕｒｒｅｎｔ）［Ａ］を示す。
図２７（Ａ）、図２７（Ｂ）、図２８（Ａ）、図２８（Ｂ）及び図２９において、暗電流（Ｉｄａｒｋ）を実線で示している。波長４５０ｎｍ、放射照度２０μＷ／ｃｍ２の光電流（Ｉｐｈｏｔｏ）を破線で示している。なお、いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍである。
図２７（Ａ）、図２７（Ｂ）、図２８（Ａ）、図２８（Ｂ）及び図２９に示すように、試料Ｂ１及び試料Ｂ５は、暗電流が高い傾向となった。実施例１で示したように、試料Ｂ２乃至試料Ｂ４と比較して、試料Ｂ１及び試料Ｂ５は光電変換層表面の凹凸が大きいと推測される。したがって、試料Ｂ１及び試料Ｂ５は光電変換層と正孔注入阻止層との界面特性が悪化し、暗電流が高くなったと考えられる。また、試料Ｂ１、試料Ｂ２、試料Ｂ４及び試料Ｂ５と比較して、試料Ｂ３は光電流が高い傾向となった。
試料Ｂ１乃至試料Ｂ５の電流増幅率の波長依存性を図３０に示す。図３０において、横軸は照射光の波長λ［ｎｍ］を示し、縦軸は電流増幅率（Ｉｐｈｏｔｏ／Ｉｄａｒｋ）を示す。電流増幅率の算出に用いた光電流は、照射光の放射照度が２０μＷ／ｃｍ２、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。暗電流は、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。
図３０に示すように、試料Ｂ３は電流増幅率が高い傾向となった。実施例１に示したように、試料Ｂ３に用いた加熱処理の条件は、光電変換層１３が有する結晶セレンの結晶粒径（長径）が小さく、光電変換層１３表面の凹凸が小さい条件である。光電変換層１３表面の凹凸が小さいことにより光電変換層と正孔注入阻止層との界面特性が良好となり、電流増幅率の高い光電変換素子を得られたと考えられる。
＜ＴＥＭ観察＞
次に、試料Ｂ３を集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）により薄片化し、試料Ｂ３の断面をＳＴＥＭで観察した。ＦＩＢ加工には、ＳＩＩナノテクノロジー社製ＦＩＢ−ＳＥＭダブルビーム装置ＸＶｉｓｉｏｎ２１０ＤＢを用い、加速電圧は３０ｋＶ、照射イオンとしてガリウム（Ｇａ）を用いた。ＳＴＥＭ観察には、日立ハイテクノロジーズ社製走査透過電子顕微鏡ＨＤ−２７００を用い、加速電圧は２００ｋＶとした。
試料Ｂ３の断面のＳＴＥＭ像を図３１（Ａ）及び図３１（Ｂ）に示す。図３１（Ａ）は倍率１０万倍の透過電子像（ＴＥ像：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｉｍａｇｅ）である。図３１（Ｂ）は図３１（Ａ）と同じ箇所の倍率１０万倍のＺコントラスト像（ＺＣ像：Ｚ Ｃｏｎｔｒａｓｔ Ｉｍａｇｅ）である。Ｚコントラスト像では、原子番号が大きい物質ほど明るく見える。図３１（Ａ）及び図３１（Ｂ）に示すように、セレン層内のＳＴＥＭ像の濃度（輝度）が略均一となっており、試料Ｂ３のセレン層内の膜質が略均一であることを確認できた。また、セレン層表面の凹凸は小さく、第２の電極であるＩＴＳＯ膜が被覆性高く形成されていることを確認できた。
図３１（Ａ）に示す断面ＳＴＥＭ像を用いて、セレン層の膜厚を測長した。測長した箇所を図３２に示す、ｐｏｉｎｔ Ａ及びｐｏｉｎｔ Ｂの２か所である。ｐｏｉｎｔ Ａは図３２に示す断面ＳＴＥＭ像内で最もセレン層の膜厚が薄い箇所、ｐｏｉｎｔ Ｂは膜厚が最も厚い箇所とした。なお、図３１（Ａ）と図３２は同じＳＴＥＭ像である。測長の結果、ｐｏｉｎｔ Ａは５９２ｎｍ、ｐｏｉｎｔ Ｂは６６１ｎｍであった。したがって、セレン層表面の凹凸の高低差（最も高い箇所と最も低い箇所の差）は約７０ｎｍであることが分かった。
また、図３１（Ａ）においては、結晶粒径（長径）が０．３μｍ程度の結晶粒が多数観察された。
図３３（Ａ）、図３３（Ｂ）、図３４（Ａ）及び図３４（Ｂ）は倍率３００万倍の透過電子像（ＴＥ像）である。図３３（Ａ）はセレン層の第２の電極付近の断面ＳＴＥＭ像である。図３３（Ｂ）はセレン層の厚さ方向の中央付近の断面ＳＴＥＭ像である。図３４（Ａ）はｐｏｉｎｔ Ｂより第１の電極側の位置の断面ＳＴＥＭ像である。図３４（Ｂ）はセレン層の第１の電極付近の断面ＳＴＥＭ像である。結晶格子像を確認できることから、試料Ｂ３が結晶セレンを有することを確認できた。
本実施例では、光電変換素子を作製し、電流−電圧特性を評価した。
本実施例で示す試料は、試料Ｃ１、試料Ｃ２及び試料Ｂ３である。本実施例で示す試料Ｂ３は実施例２で示した試料Ｂ３と同じである。試料Ｃ１、試料Ｃ２及び試料Ｂ３は光電変換層及び正孔注入阻止層の構成がそれぞれ異なっている。
試料Ｃ１は、光電変換層１３として結晶セレンを用いた。正孔注入阻止層１７としてインジウム−ガリウム酸化物を用いた。
試料Ｃ２は、光電変換層１３として膜厚６０ｎｍの結晶セレンと、結晶セレン上の膜厚４４０ｎｍの非晶質セレンとの積層構造を用いた。正孔注入阻止層１７としてインジウム−ガリウム酸化物を用いた。
実施例２に示したように、試料Ｂ３は、光電変換層１３として結晶セレンを用いた。正孔注入阻止層１７としてスズ含有酸化ガリウムを用いた。
＜試料Ｃ１の作製方法＞
試料Ｃ１の構成、作製方法について、図５（Ａ）乃至図５（Ｅ）に示す光電変換素子１０Ｂに付記した符号を用いて説明する。
まず、層４１上に、第１の電極１１を形成した（図５（Ａ）参照）。層４１として旭硝子社製ガラス基板ＡＮ１００を用いた。第１の電極１１として、厚さ５０ｎｍの第１のチタン膜と、厚さ２００ｎｍのアルミニウム膜と、厚さ５０ｎｍの第２のチタン膜とを順にスパッタリング装置を用いて形成した。第１の電極１１については、実施例２の記載を参照できるため、詳細を省略する。
次に、下地層４３と、非晶質セレン層４５とを順に形成した（図５（Ｂ）参照）。下地層４３として銀の膜を２ｎｍ形成し、その後、非晶質セレン層４５を５００ｎｍ形成した。下地層４３及び非晶質セレン層４５については、実施例１の記載を参照できるため、詳細を省略する。
次に、加熱処理を行い、光電変換層１３を形成した（図５（Ｃ）参照）。試料Ｃ１の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。加熱処理にはアズワン社製ホットプレート（装置型番：ＥＣ−１２００Ｎ）を用い、ドラフトチャンバ内にて大気雰囲気で行った。
次に、正孔注入阻止層１７を、スパッタリング装置を用いて形成した（図５（Ｄ）参照）。試料Ｃ１は、正孔注入阻止層１７として、厚さ１０ｎｍのインジウム−ガリウム酸化物膜を形成した。
インジウム−ガリウム酸化物膜の形成は、スパッタリング法を用い、スパッタリングターゲットとして原子数比がＩｎ：Ｇａ＝５：９５のインジウム−ガリウム酸化物を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
次に、第２の電極１５を形成した。第２の電極１５として、厚さ１１０ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した（図５（Ｅ）参照）。第２の電極１５については、実施例２の記載を参照できるため、詳細を省略する。
以上の工程により、試料Ｃ１を作製した。
＜試料Ｃ２の作製方法＞
試料Ｃ２の構成、作製方法について説明する。試料Ｃ２は、先に示す試料Ｃ１と光電変換層１３の構成が異なる。それ以外の工程については、試料Ｃ１と同様とした。
試料Ｃ２は、第１の非晶質セレン層を１０ｎｍ形成し、その後に銀の膜を２ｎｍ形成し、その後に第２の非晶質セレン層を５０ｎｍ形成した。銀及び非晶質セレン層については、実施例１の記載を参照できるため、詳細を省略する。
次に、加熱処理を行い、第１の非晶質セレン層及び第２の非晶質セレン層を結晶化させた。試料Ｃ２の加熱処理は、開始温度を室温とした。室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１０秒処理した。加熱処理にはアズワン社製ホットプレート（装置型番：ＥＣ−１２００Ｎ）を用い、ドラフトチャンバ内にて大気雰囲気で行った。
次に、第３の非晶質セレン層を４４０ｎｍ形成した。非晶質セレン層については、実施例２の記載を参照できるため、詳細を省略する。
以上の工程により、試料Ｃ２を作製した。
＜電流−電圧特性＞
次に、試料Ｃ１及び試料Ｃ２の電流−電圧特性を測定した。試料Ｃ１の電流−電圧特性を図３５（Ａ）、試料Ｃ２を図３５（Ｂ）に示す。図３５（Ａ）及び図３５（Ｂ）において、横軸は対向電極間の電圧（Ｖｏｌｔａｇｅ）［Ｖ］を示し、縦軸は電流値（Ｃｕｒｒｅｎｔ）［Ａ］を示す。
図３５（Ａ）及び図３５（Ｂ）において、暗電流（Ｉｄａｒｋ）を実線で示している。波長４５０ｎｍ、放射照度２０μＷ／ｃｍ２の光電流（Ｉｐｈｏｔｏ）を破線で示している。なお、いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍである。
試料Ｂ３及び試料Ｃ１はいずれも光電変換層に結晶セレンを用いている。正孔注入阻止層にインジウム−ガリウム酸化物を用いた試料Ｃ１と比較して、スズ含有酸化ガリウムを用いた試料Ｂ３は対向電極間の電圧−１０Ｖ乃至−２０Ｖの光電流が高くなっている。試料Ｂ３は正孔注入阻止層にキャリア密度の高いスズ含有酸化ガリウムを用いたことにより、空乏層幅が大きくなり、光電流が高くなったと考えられる。
試料Ｂ３及び試料Ｃ１と比較して、試料Ｃ２は暗電流が低い傾向となった。試料Ｂ３及び試料Ｃ１は光電変換層に結晶セレンを用いている。試料Ｃ２は光電変換層に結晶セレンと、結晶セレン上の非晶質セレンとの積層構造を用いている。試料Ｂ３及び試料Ｃ１と比較して、試料Ｃ２の光電変換層表面の凹凸が小さいことから、光電変換層と正孔注入阻止層の界面特性が良好となり、暗電流が低くなったと考えられる。
試料Ｃ１、試料Ｃ２及び試料Ｂ３の電流増幅率の波長依存性を図３６に示す。図３６において、横軸は照射光の波長λ［ｎｍ］を示し、縦軸は電流増幅率（Ｉｐｈｏｔｏ／Ｉｄａｒｋ）を示す。電流増幅率の算出に用いた光電流は、放射照度が２０μＷ／ｃｍ２、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。暗電流は、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。
試料Ｃ１及び試料Ｃ２と比較して、試料Ｂ３は波長４００ｎｍ乃至７００ｎｍの全領域で高い電流増幅率となった。つまり、可視光の略全領域で高い電流増幅率を示すことが分かった。
＜電流−電圧特性の測定温度依存＞
次に、試料Ｂ３及び試料Ｃ２の電流−電圧特性の測定温度依存を評価した。試料Ｂ３は、光電変換層に結晶セレンを用いた光電変換素子である。試料Ｃ２は、光電変換層に結晶セレンと、結晶セレン上の非晶質セレンとの積層構造を用いた光電変換素子である。
試料Ｂ３は、まず１回目の測定として基板温度を室温（２０℃）で電流−電圧特性を測定した。次に基板温度を４０℃に昇温し、２回目の測定として４０℃で測定した。次に基板温度を６０℃に昇温し、３回目の測定として６０℃で測定した。次に基板温度を８０℃に昇温し、４回目の測定として８０℃で測定した。次に基板温度を１００℃に昇温し、５回目の測定として１００℃で測定した。次に基板温度を１２０℃に昇温し、６回目の測定として１２０℃で測定した。次に基板温度を１００℃に降温し、７回目の測定として１００℃で測定した。次に基板温度を８０℃に降温し、８回目の測定として８０℃で測定した。次に基板温度を６０℃に降温し、９回目の測定として６０℃で測定した。次に基板温度を４０℃に降温し、１０回目の測定として４０℃で測定した。次に基板温度を室温（２０℃）に降温し、１１回目の測定として室温（２０℃）で測定した。なお、いずれの測定においても、それぞれの温度で５分保持した後に電流−電圧特性を測定した。
試料Ｂ３の電流−電圧特性の測定温度依存を図３７（Ａ）に示す。図３７（Ａ）において、横軸は測定時の基板の温度（Ｔｅｍｐｅｒａｔｕｒｅ）［℃］を示し、縦軸は暗電流Ｉｄａｒｋ［Ａ］を示す。図３７（Ａ）において、１回目の測定乃至６回目の測定による暗電流Ｉｄａｒｋを黒塗り三角印で示し、７回目の測定乃至１１回目の測定を白抜き丸印で示している。
図３７（Ａ）に示すように、試料Ｂ３は、１回目の測定（室温（２０℃））と１１回目の測定（室温（２０℃））の暗電流は同程度であった。つまり、光電変換層に結晶セレン層を有する試料Ｂ３は、高温環境下においても電流−電圧特性の変化が小さい、熱的安定性の高い光電変換素子であることが分かった。
試料Ｃ２は、まず、１回目の測定として基板温度を室温（２０℃）で電流−電圧特性を測定した。次に基板温度を８０℃に昇温し、２回目の測定として８０℃で測定した。次に基板温度を１２０℃に昇温し、３回目の測定として１２０℃で測定した。次に基板温度を８０℃に降温し、４回目の測定として８０℃で測定した。次に基板温度を室温（２０℃）に降温し、５回目の測定として室温（２０℃）で測定した。なお、いずれの測定においても、それぞれの温度で５分保持した後に電流−電圧特性を測定した。
試料Ｃ２の電流−電圧特性の測定温度依存を図３７（Ｂ）に示す。図３７（Ｂ）において、横軸は測定時の基板の温度（Ｔｅｍｐｅｒａｔｕｒｅ）［℃］を示し、縦軸は暗電流［Ａ］を示す。図３７（Ｂ）において、１回目の測定乃至３回目の測定による暗電流を黒塗り三角印で示し、４回目の測定及び５回目の測定を白抜き丸印で示している。
図３７（Ｂ）に示すように、試料Ｃ２は、１回目の測定（室温（２０℃））での暗電流の値と比較して、５回目の測定（室温（２０℃））は暗電流の値が約１桁高くなった。試料Ｃ２は、光電変換層に非晶質セレン層を有することから、高温（例えば１２０℃）での測定時に非晶質セレン層の一部又は全てが結晶化し、５回目の測定（室温（２０℃））で暗電流が高くなったと考えられる。つまり、光電変換層に非晶質セレン層を有する試料Ｃ２は、高温環境下において電流−電圧特性が変化し、試料Ｂ３と比較して熱的安定性が低い光電変換素子であることが分かった。
本実施例では、結晶セレン及び非晶質セレンについて、フェルミ準位（Ｅｆ）と価電子帯（Ｅｖ）のエネルギー差を評価した。
本実施例で示す試料は、試料Ｄ１及び試料Ｄ２である。試料Ｄ１は、ガラス基板上に膜厚５００ｎｍの結晶セレン層を形成した。試料Ｄ２は、ガラス基板上に膜厚５００ｎｍの非晶質セレン層を形成した。
＜試料Ｄ１の作製方法＞
試料Ｄ１は、基板上に下地層として膜厚２ｎｍの銀の膜を形成し、その後、膜厚５００ｎｍの非晶質セレン層を形成した。下地層と非晶質セレン層は、真空中で連続して成膜した。
基板として旭硝子社製ガラス基板ＡＮ１００を用いた。下地層及び非晶質セレン層については、実施例１の記載を参照できるため、詳細を省略する。
次に、加熱処理を行い、結晶セレン層を形成した。加熱処理は、室温から７０℃に昇温し、７０℃で３分処理し、その後に１１０℃に昇温し、１１０℃で１分処理し、その後に２００℃に昇温し、２００℃で１分処理した。加熱処理にはアズワン社製ホットプレート（装置型番：ＥＣ−１２００Ｎ）を用い、ドラフトチャンバ内にて大気雰囲気で行った。
以上の工程により、試料Ｄ１を作製した。
＜試料Ｄ２の作製方法＞
試料Ｄ２は、基板上に膜厚５００ｎｍの非晶質セレン層を形成した。
基板として旭硝子社製ガラス基板ＡＮ１００を用いた。非晶質セレン層については、実施例１の記載を参照できるため、詳細を省略する。
以上の工程により、試料Ｄ２を作製した。
＜Ｘ線光電子分光法＞
次に、試料Ｄ１及び試料Ｄ２のＸ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行った。
ＸＰＳ測定は、ＰＨＩ社製のＱｕａｎｔｅｒａ ＳＸＭを用いた。Ｘ線源には単色化したＡｌ Ｋα線（１４８６．６ｅＶ）を用いた。検出領域は１００μｍφとした。取出角は４５°とした。検出深さは約４ｎｍから５ｎｍ程度と考えられる。
試料Ｄ１のフェルミ準位付近のＸＰＳスペクトルを図３８（Ａ）、試料Ｄ２を図３８（Ｂ）に示す。図３８（Ａ）及び図３８（Ｂ）において、横軸は結合エネルギー（Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ）［ｅＶ］を示し、縦軸は光電子の強度（Ｉｎｔｅｎｓｉｔｙ）［ａｒｂ．ｕ．（任意単位）］を示す。また、図３８（Ａ）及び図３８（Ｂ）において、測定値を実線、０．４ｅＶ乃至０．９ｅＶの範囲で最小二乗法による線形近似を行った近似線を一点鎖線で示す。
図３８（Ａ）に示すように、近似線の外挿から結晶セレンである試料Ｄ１のフェルミ準位と価電子帯のエネルギー差（Ｅｆ−Ｅｖ）は、約０．１ｅＶと見積もられた。図３８（Ｂ）に示すように、近似線の外挿から非晶質セレンである試料Ｄ２のフェルミ準位と価電子帯のエネルギー差（Ｅｆ−Ｅｖ）は、約０．２ｅＶと見積もられた。
非晶質セレンと比較して、結晶セレンはフェルミ準位と価電子帯のエネルギー差（Ｅｆ−Ｅｖ）が小さいことから、キャリア密度が高いと推測される。
前述したように、結晶セレンはキャリア密度が高いことから、光電変換層に結晶セレンを用いる場合は、正孔注入阻止層としてキャリア密度を高めたｎ型半導体（例えばスズ含有酸化ガリウム）を用いることで、光電流を高くできる。
本実施例では、スズ含有酸化ガリウム及びインジウム−ガリウム酸化物の組成等を評価した。
本実施例で示す試料は、試料Ｅ１乃至試料Ｅ４である。試料Ｅ１は、シリコンウェハ上に膜厚３０ｎｍのスズ含有酸化ガリウムの膜を形成した。試料Ｅ２及び試料Ｅ３は、ガラス基板上に膜厚１００ｎｍのスズ含有酸化ガリウムの膜を形成した。試料Ｅ４は、ガラス基板上に膜厚１００ｎｍのインジウム−ガリウム酸化物（ＩＧＯ：ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｏｘｉｄｅ）の膜を形成した。なお、試料Ｅ１及び試料Ｅ２のスズ含有酸化ガリウムの成膜条件は同じである。試料Ｅ２及び試料Ｅ３のスズ含有酸化ガリウムの成膜条件は異なる。
＜試料Ｅ１乃至試料Ｅ４の作製方法＞
試料Ｅ１は、シリコンウェハとしてｐ型、面方位（１００）のものを用いた。試料Ｅ２乃至試料Ｅ４は、ガラス基板として旭硝子社製ガラス基板ＡＮ１００を用いた。
試料Ｅ１及び試料Ｅ２は、それぞれスズ含有酸化ガリウムターゲットを用い、成膜ガスは流量４５ｓｃｃｍのアルゴンガスと流量５ｓｃｃｍの酸素ガス（酸素流量比１０％）を用いた。成膜時の基板温度は室温とした。成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力はＲＦ電源を用いて４００Ｗとした。スズ含有酸化ガリウムターゲットは、ｍｏｌ比でＧａ２Ｏ３：ＳｎＯ２＝９５：５のターゲットを用いた。
試料Ｅ３はスズ含有酸化ガリウムターゲットを用い、成膜ガスは流量２５ｓｃｃｍのアルゴンガスと流量２５ｓｃｃｍの酸素ガス（酸素流量比５０％）を用いた。成膜時の基板温度は室温とした。成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力はＲＦ電源を用いて４００Ｗとした。スズ含有酸化ガリウムターゲットは、ｍｏｌ比でＧａ２Ｏ３：ＳｎＯ２＝９５：５のターゲットを用いた。
試料Ｅ４はインジウム−ガリウム酸化物ターゲットを用い、成膜ガスは流量４５ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスとを用いた。成膜時の基板温度は室温とした。成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力はＲＦ電源を用いて４００Ｗとした。インジウム−ガリウム酸化物ターゲットは、原子数比でＩｎ：Ｇａ＝５：９５のターゲットを用いた。
以上の工程により、試料Ｅ１乃至試料Ｅ４を作製した。
＜Ｘ線光電子分光法＞
次に、試料Ｅ１のＸ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行った。
ＸＰＳ測定は、ＰＨＩ社製のＱｕａｎｔｅｒａ ＳＸＭを用いた。Ｘ線源には単色化したＡｌ Ｋα線（１４８６．６ｅＶ）を用いた。検出領域は１００μｍφとした。取出角は４５°とした。検出深さは約４ｎｍから５ｎｍ程度と考えられる。
まず、０ｅＶ乃至１３５０ｅＶの広いエネルギー範囲でＸＰＳ測定（以下、ワイドスキャンと記す）を行った。ワイドスキャンで得られたスペクトルを図３９に示す。図３９において、横軸は結合エネルギー（Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ）［ｅＶ］を示し、縦軸は光電子の強度（Ｉｎｔｅｎｓｉｔｙ）［ａｒｂ．ｕ．（任意単位）］を示す。図３９に示すように、試料Ｅ１はＧａ、Ｏ、Ｓｎ、Ｃに起因するピークが観察された。
次に、Ｇａ、Ｏ、Ｓｎ、Ｃのそれぞれの元素についてピークが得られるエネルギー範囲で、ＸＰＳ測定（以下、ナロースキャンと記す）を行った。ナロースキャンで得られたＧａ３ｄのスペクトルを図４０（Ａ）に、Ｏ１ｓを図４０（Ｂ）に、Ｓｎ３ｄ５／２を図４０（Ｃ）に、Ｃ１ｓを図４０（Ｄ）に示す。図４０（Ａ）乃至図４０（Ｄ）は、横軸に結合エネルギー（Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ）［ｅＶ］を示し、縦軸に光電子の強度（Ｉｎｔｅｎｓｉｔｙ）［ａｒｂ．ｕ．（任意単位）］を示す。
図４０（Ａ）乃至図４０（Ｃ）に示すように、試料Ｅ１においてスズ含有酸化ガリウムのＧａ及びＳｎは酸化状態にあることが分かった。
ＸＰＳスペクトルから得られた各元素の定量値を表２に示す。なお、定量精度は±１ａｔｏｍｉｃ％程度、検出下限は１ａｔｏｍｉｃ％程度とされるが、検出下限は元素で差がある。表２に示すようにＳｎ濃度は０．５ａｔｏｍｉｃ％と１ａｔｏｍｉｃ％未満であるものの、図４０（Ｃ）に示すように微小ながら酸化スズに起因するピークが明確に確認されたことから、有意な値であると考えられる。
Ｃは主にＣ−Ｃ、Ｃ−Ｈ等の状態で存在しており、試料表面の有機物汚染に由来していると考えられる。表２に示した各元素の定量値から、Ｃを除外した定量値を表３に示す。表３に示すように、試料Ｅ１の組成は、Ｇａが３９．４ａｔｏｍｉｃ％、Ｏが５９．９ａｔｏｍｉｃ％、Ｓｎが０．６ａｔｏｍｉｃ％であることが分かった。また、ガリウムの原子濃度に対するスズの原子濃度の比（Ｓｎ／Ｇａ）は、０．０１６であった。なお、表３において、各元素の値を小数第２位で四捨五入しているため、合計が１００．０％になっていない。
なお、試料Ｅ１においてスズ含有酸化ガリウムの形成に用いたスパッタリングターゲット組成は、ｍｏｌ比でＧａ２Ｏ３：ＳｎＯ２＝９５：５であり、原子数比に換算するとＧａ：Ｏ：Ｓｎは３８．８：６０．２：１．０となる。スパッタリングターゲットと比較して、スパッタリングで形成したスズ含有酸化ガリウム膜はＳｎの含有量が少なくなることが分かった。
＜紫外光電子分光法＞
次に、試料Ｅ１の紫外光電子分光法（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行った。
ＵＰＳ測定は、ＰＨＩ社製のＶｅｒｓａＰｒｏｂｅを用いた。紫外線源にはＨｅ Ｉ線（２１．２２ｅＶ）を用いた。検出領域は８ｍｍ角以下とした。取出角は９０°とした。バイアス電圧は−１０Ｖとした。なお、測定前に、アルゴンイオンスパッタリングにより試料表面をクリーニングした。
ＵＰＳスペクトルを図４１に示す。図４１において、横軸は結合エネルギー（Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ）［ｅＶ］を示し、縦軸は光電子の強度（Ｉｎｔｅｎｓｉｔｙ）［ａｒｂ．ｕ．（任意単位）］を示す。
図４１に示すように、フェルミ準位から放出された電子の運動エネルギー（ＥＦｅｒｍｉ）は約−５．０ｅＶ、ゼロ運動エネルギー（Ｅｃｕｔｏｆｆ）は約７．６ｅＶと算出された。これにより、試料Ｅ１のイオン化ポテンシャルは約８．６ｅＶと見積もられた。なお、ＥＦｅｒｍｉはスペクトルの裾を含めずに算出した。具体的には、価電子帯の頂点近傍のスペクトルを直線で外挿し、バックグラウンドと該直線の交点からＥＦｅｒｍｉを算出した。
＜バンドギャップ＞
次に、試料Ｅ２乃至試料Ｅ４の透過率及び反射率測定を行い、バンドギャップ（Ｅｇ）を算出した。試料Ｅ２の透過率及び反射率を図４２（Ａ）、試料Ｅ３を図４２（Ｂ）、試料Ｅ４を図４２（Ｃ）に示す。図４２（Ａ）、図４２（Ｂ）及び図４２（Ｃ）において、横軸は光の波長（Ｗａｖｅｌｅｎｇｔｈ）［ｎｍ］を示し、縦軸は透過率（Ｔｒａｎｓｍｉｔｔａｎｃｅ）［％］及び反射率（Ｒｅｆｌｅｃｔａｎｃｅ）［％］を示す。また、透過率を実線、反射率を破線で示す。
試料Ｅ２乃至試料Ｅ４のいずれも、波長３００ｎｍ乃至１２００ｎｍにおいて高い透過率を示した。
透過率、反射率から算出した試料Ｅ２のＴａｕｃプロットを図４３（Ａ）、試料Ｅ３を図４３（Ｂ）、試料Ｅ４を図４３（Ｃ）に示す。図４３（Ａ）、図４３（Ｂ）及び図４３（Ｃ）において、横軸はエネルギーｈν（Ｅｎｅｒｇｙ）［ｅＶ］を示し、縦軸は（αｈν）２を示す。ここで、αは吸収係数、ｈはプランク定数、νは振動数を示す。Ｔａｕｃプロットは間接遷移型を想定している。
図４３（Ａ）、図４３（Ｂ）及び図４３（Ｃ）において、透過率及び反射率から算出した（αｈν）２を実線、４．８ｅＶ乃至５．１ｅＶの範囲で最小二乗法による線形近似を行った近似線を破線で示す。図４３（Ａ）、図４３（Ｂ）及び図４３（Ｃ）に示すように、近似線の外挿から試料Ｅ２乃至試料Ｅ４のいずれもバンドギャップ（Ｅｇ）は約４．６ｅＶと見積もられた。
本実施例では、光電変換素子を作製し、電流−電圧特性を評価した。
本実施例で示す試料は、試料Ｆ１乃至試料Ｆ４、試料Ｂ３である。本実施例で示す試料Ｂ３は実施例２で示した試料Ｂ３と同じである。試料Ｆ１乃至試料Ｆ４、試料Ｂ３はいずれも光電変換層に結晶セレンを用い、正孔注入阻止層１７の構成がそれぞれ異なっている。
試料Ｆ１は、正孔注入阻止層１７として酸素流量比１０％で形成した膜厚１５ｎｍのＳｎ−ＧａＯｘを用いた。
試料Ｆ２は、正孔注入阻止層１７として酸素流量比５０％で形成した膜厚１５ｎｍのＳｎ−ＧａＯｘを用いた。
試料Ｆ３は、正孔注入阻止層１７として、第１の正孔注入阻止層１７ａと、第１の正孔注入阻止層１７ａ上の第２の正孔注入阻止層１７ｂとの積層構造とした。第１の正孔注入阻止層１７ａとして、酸素流量比１０％で形成した膜厚５ｎｍのスズ含有酸化ガリウムを、第２の正孔注入阻止層１７ｂとして、酸素流量比５０％で形成した膜厚５ｎｍのスズ含有酸化ガリウムを用いた。
試料Ｆ４は、正孔注入阻止層１７として、第１の正孔注入阻止層１７ａと、第１の正孔注入阻止層１７ａ上の第２の正孔注入阻止層１７ｂとの積層構造とした。第１の正孔注入阻止層１７ａとして、酸素流量比１０％で形成した膜厚１０ｎｍのスズ含有酸化ガリウムを、第２の正孔注入阻止層１７ｂとして、酸素流量比５０％で形成した膜厚２０ｎｍのスズ含有酸化ガリウムを用いた。
なお、試料Ｂ３は、正孔注入阻止層１７として、第１の正孔注入阻止層１７ａと、第１の正孔注入阻止層１７ａ上の第２の正孔注入阻止層１７ｂとの積層構造とした。第１の正孔注入阻止層１７ａとして、酸素流量比１０％で形成した膜厚５ｎｍのスズ含有酸化ガリウムを、第２の正孔注入阻止層１７ｂとして、酸素流量比５０％で形成した膜厚１０ｎｍのスズ含有酸化ガリウムを用いた。
＜試料Ｆ１乃至試料Ｆ４の作製方法＞
試料Ｆ１乃至試料Ｆ４の構成、作製方法について説明する。試料Ｆ１乃至試料Ｆ４は、先に示す試料Ｂ３と正孔注入阻止層１７の構成が異なる。それ以外の工程については、試料Ｂ３と同様とした。
試料Ｆ１は、正孔注入阻止層１７としてスズ含有酸化ガリウム膜を用いた。スズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素（酸素流量比１０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
試料Ｆ２は、正孔注入阻止層１７としてスズ含有酸化ガリウム膜を用いた。スズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量２５ｓｃｃｍのアルゴンと、流量２５ｓｃｃｍの酸素（酸素流量比５０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
試料Ｆ３及び試料Ｆ４は、それぞれ第１の正孔注入阻止層１７ａと、第２の正孔注入阻止層１７ｂとを順にスパッタリング装置を用いて形成した。
第１のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量４５ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素（酸素流量比１０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
第２のスズ含有酸化ガリウム膜の形成は、スパッタリング法を用い、スパッタリングターゲットとしてスズ含有酸化ガリウム（Ｇａ２Ｏ３：ＳｎＯ２＝９５：５［ｍｏｌ比］）を用いた。成膜ガスとして流量２５ｓｃｃｍのアルゴンと、流量２５ｓｃｃｍの酸素（酸素流量比５０％）を用い、成膜時の圧力は０．４Ｐａとなるように調整した。成膜電力は、ＲＦ電源を用いて４００Ｗとした。成膜時の基板温度は室温とした。
以上の工程により、試料Ｆ１乃至試料Ｆ４を作製した。
＜電流−電圧特性＞
次に、試料Ｆ１乃至試料Ｆ４の電流−電圧特性を測定した。試料Ｆ１の電流−電圧特性を図４４（Ａ）、試料Ｆ２を図４４（Ｂ）、試料Ｆ３を図４５（Ａ）、試料Ｆ４を図４５（Ｂ）に示す。図４４（Ａ）、図４４（Ｂ）、図４５（Ａ）及び図４５（Ｂ）において、横軸は対向電極間の電圧（Ｖｏｌｔａｇｅ）［Ｖ］を示し、縦軸は電流値（Ｃｕｒｒｅｎｔ）［Ａ］を示す。
図４４（Ａ）、図４４（Ｂ）、図４５（Ａ）及び図４５（Ｂ）において、暗電流（Ｉｄａｒｋ）を実線で示している。波長４５０ｎｍ、放射照度２０μＷ／ｃｍ２の光電流（Ｉｐｈｏｔｏ）を破線で示している。なお、いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍである。
図４４（Ａ）、図４４（Ｂ）、図４５（Ａ）及び図４５（Ｂ）に示すように、正孔注入阻止層の膜厚が薄いと暗電流が高くなり、正孔注入阻止層の膜厚が厚いと光電流が低くなる傾向となった。正孔注入阻止層の総膜厚としては、１５ｎｍ程度が好ましいことが分かった。
試料Ｂ３及び試料Ｆ２と比較して、試料Ｆ１は暗電流が高い傾向となった。試料Ｆ１の正孔注入阻止層は酸素流量比１０％で形成されたスズ含有酸化ガリウムであることから、正孔注入阻止層中の酸素欠損が多く、暗電流が増加したと考えられる。また、試料Ｂ３及び試料Ｆ１と比較して、試料Ｆ２は光電流が低い傾向となった。試料Ｆ２の正孔注入阻止層は酸素流量比５０％で形成されたスズ含有酸化ガリウムであることから、正孔注入阻止層形成時に光電変換層の表面近傍が酸化されるなどし、光電流が低くなったと考えられる。一方、試料Ｂ３の正孔注入阻止層は、酸素流量比１０％で形成されたスズ含有酸化ガリウムと、酸素流量比５０％で形成されたスズ含有酸化ガリウムとの積層構造としていることから、低い暗電流と、高い光電流が両立していることを確認できた。
試料Ｆ１乃至試料Ｆ４、試料Ｂ３の電流増幅率の波長依存性を図４６に示す。図４６において、横軸は照射光の波長λ［ｎｍ］を示し、縦軸は電流増幅率（Ｉｐｈｏｔｏ／Ｉｄａｒｋ）を示す。電流増幅率の算出に用いた光電流は、放射照度が２０μＷ／ｃｍ２、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。暗電流は、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。
試料Ｆ１乃至試料Ｆ４と比較して、試料Ｂ３は波長４００ｎｍ乃至７００ｎｍの全領域で高い電流増幅率となった。つまり、可視光の略全領域で高い電流増幅率を示すことが分かった。
本実施例では、光電変換素子を作製し、電流−電圧特性を評価した。
本実施例で示す試料は、試料Ｇ１乃至試料Ｇ３、試料Ｂ３である。本実施例で示す試料Ｂ３は実施例２で示した試料Ｂ３と同じである。試料Ｇ１乃至試料Ｇ３は、先に示す試料Ｂ３と光電変換層の膜厚が異なる。それ以外の工程については、試料Ｂ３と同様とした。
試料Ｇ１は、光電変換層１３として膜厚３００ｎｍの結晶セレン層を用いた。試料Ｇ２は、光電変換層１３として膜厚７５０ｎｍの結晶セレン層を用いた。試料Ｇ３は、光電変換層１３として膜厚１０００ｎｍの結晶セレン層を用いた。なお、試料Ｂ３は、光電変換層１３として膜厚５００ｎｍの結晶セレン層を用いた。
＜試料Ｇ１乃至試料Ｇ３の作製方法＞
試料Ｇ１は、下地層４３として銀の膜を２ｎｍ形成し、その後、非晶質セレン層４５を３００ｎｍ形成した。下地層４３と非晶質セレン層４５は、真空中で連続して成膜した。下地層４３及び非晶質セレン層４５の形成は、実施例１の記載を参照できるため、詳細を省略する。
試料Ｇ２は、下地層４３として銀の膜を２ｎｍ形成し、その後、非晶質セレン層４５を７５０ｎｍ形成した。下地層４３と非晶質セレン層４５は、真空中で連続して成膜した。下地層４３及び非晶質セレン層４５の形成は、実施例１の記載を参照できるため、詳細を省略する。
試料Ｇ３は、下地層４３として銀の膜を２ｎｍ形成し、その後、非晶質セレン層４５を１０００ｎｍ形成した。下地層４３と非晶質セレン層４５は、真空中で連続して成膜した。下地層４３及び非晶質セレン層４５の形成は、実施例１の記載を参照できるため、詳細を省略する。
以上の工程により、試料Ｇ１乃至試料Ｇ３を作製した。
＜電流−電界強度特性＞
次に、試料Ｇ１乃至試料Ｇ３および試料Ｂ３の電流−電圧特性を測定した。試料Ｇ１の電流−電界強度特性を図４７（Ａ）、試料Ｇ２を図４７（Ｂ）、試料Ｇ３を図４８（Ａ）、試料Ｂ３を図４８（Ｂ）に示す。図４７（Ａ）、図４７（Ｂ）、図４８（Ａ）及び図４８（Ｂ）において、横軸は電界強度［ＭＶ／ｃｍ］を示し、縦軸は電流値（Ｃｕｒｒｅｎｔ）［Ａ］を示す。なお、試料Ｇ１乃至試料Ｇ３、試料Ｂ３は、それぞれ光電変換層の膜厚が異なるため、図４７（Ａ）、図４７（Ｂ）、図４８（Ａ）及び図４８（Ｂ）は対向電極間の電圧を光電変換層膜厚で除した値（電界強度）を示している。
図４７（Ａ）、図４７（Ｂ）、図４８（Ａ）及び図４８（Ｂ）において、暗電流（Ｉｄａｒｋ）を実線で示している。波長４５０ｎｍ、放射照度２０μＷ／ｃｍ２の光電流（Ｉｐｈｏｔｏ）を破線で示している。なお、いずれの試料も受光面のサイズは、２ｍｍ×２ｍｍである。
図４７（Ａ）、図４７（Ｂ）、図４８（Ａ）及び図４８（Ｂ）に示すように、光電変換層の膜厚が厚いほど光電流が増加する傾向となった。
試料Ｇ１乃至試料Ｇ３、試料Ｂ３の電流増幅率の波長依存性を図４９に示す。図４９において、横軸は照射光の波長λ［ｎｍ］を示し、縦軸は電流増幅率（Ｉｐｈｏｔｏ／Ｉｄａｒｋ）を示す。電流増幅率の算出に用いた光電流は、放射照度が２０μＷ／ｃｍ２、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。暗電流は、電極間の印加電圧（逆バイアス：ＶＲ）が−１５Ｖの値を用いた。
図４９に示すように、光電変換層の膜厚が厚いほど電流増幅率が増加する傾向となった。
光電変換層の厚さは、用途に従って決定すればよい。例えば、当該光電変換素子を用いた撮像装置において、より低電圧でアバランシェ増倍効果を用いた撮像動作を行いたい場合は、光電変換層の厚さを相対的に薄くすればよい。また、電圧を問わず、より高い光感度で撮像動作を行いたい場合は、光電変換層の厚さを相対的に厚くすればよい。
１０Ａ 光電変換素子
１０Ｂ 光電変換素子
１０Ｃ 光電変換素子
１１ 第１の電極
１３ 光電変換層
１５ 第２の電極
１７ 正孔注入阻止層
１７ａ 正孔注入阻止層
１７ｂ 正孔注入阻止層
１９ 電子注入阻止層
４１ 層
４３ 下地層
４３ａ 下地層
４３ｂ 下地層
４５ 非晶質セレン層
５０ 光電変換素子
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５６ 電源
６１ 層
６２ 層
６３ 層
６５ 電極
６６ 光電変換部
６６ａ 光電変換層
６６ｂ 正孔注入阻止層
６７ 電極
７１ 配線
７２ 配線
７３ 配線
７５ 配線
７６ 配線
７７ 配線
７８ 配線
７９ 配線
８０ 画素
８１ 画素アレイ
８２ 回路
８３ 回路
８４ 回路
８５ 回路
９１ バックゲート
９２ 隔壁
９３ 絶縁層
２００ シリコン基板
２０１ シリコン基板
２０２ シリコン基板
２１０ 半導体層
２２０ 絶縁層
３００ 絶縁層
３１０ 遮光層
３２０ 有機樹脂層
３３０ カラーフィルタ
３３０ａ カラーフィルタ
３３０ｂ カラーフィルタ
３３０ｃ カラーフィルタ
３４０ マイクロレンズアレイ
３５０ 光学変換層
３６０ 絶縁層
４１０ パッケージ基板
４１１ パッケージ基板
４２０ カバーガラス
４２１ レンズカバー
４３０ 接着剤
４３５ レンズ
４４０ バンプ
４４１ ランド
４５０ イメージセンサチップ
４５１ イメージセンサチップ
４６０ 電極パッド
４６１ 電極パッド
４７０ ワイヤ
４７１ ワイヤ
４９０ ＩＣチップ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
９８１ 筐体
９８２ 表示部
９８３ 操作ボタン
９８４ 外部接続ポート
９８５ スピーカ
９８６ マイク
９８７ カメラ
１００１ 非晶質セレン層
１００３ セレン化合物
１００５ 結晶粒
１００５ａ 結晶粒
１００７ 結晶セレン層
１００９ 結晶粒
１０１１ 結晶粒径
１０６１ 基板
１０６３ 下地層
１０６５ 結晶セレン層
１０６７ 非晶質セレン層

Claims (8)

  1. 第１の電極と、
    前記第１の電極上の光電変換層と、
    前記光電変換層上の正孔注入阻止層と、
    前記正孔注入阻止層上の第２の電極と、を有し、
    前記光電変換層は、セレン及び元素Ｘを含み、
    前記元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上であり、
    前記正孔注入阻止層は、スズ、ガリウム及び酸素を含む光電変換素子。
  2. 請求項１において、
    前記正孔注入阻止層は、前記ガリウムの原子数に対する前記スズの原子数の比（Ｓｎ／Ｇａ）が０．００１０以上０．０５０以下の領域を有する光電変換素子。
  3. 請求項１又は請求項２において、
    前記正孔注入阻止層の厚さは、５ｎｍ以上５０ｎｍ以下である光電変換素子。
  4. 請求項１乃至請求項３のいずれか一において、
    前記光電変換層は、結晶セレンを有し、
    前記結晶セレンの結晶粒径が０．０１０μｍ以上１．１０μｍ以下である光電変換素子。
  5. 第１の電極上に、元素Ｘを有する下地層を設ける工程と、
    前記下地層上に、セレンを有する層を設ける工程と、
    加熱処理を行う工程と、
    前記セレンを有する層上に、スズ、ガリウム及び酸素を有する正孔注入阻止層を形成する工程と、
    前記正孔注入阻止層上に、第２の電極を設ける工程と、を有し、
    前記元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法。
  6. 第１の電極上に、セレンを有する層を設ける工程と、
    前記セレンを有する層上に、元素Ｘを有する下地層を設ける工程と、
    加熱処理を行う工程と、
    前記セレンを有する層上に、スズ、ガリウム及び酸素を有する正孔注入阻止層を形成する工程と、
    前記正孔注入阻止層上に、第２の電極を設ける工程と、を有し、
    前記元素Ｘは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法。
  7. 請求項５又は請求項６において、
    前記加熱処理は、第１の工程乃至第３の工程に分けて処理され、
    前記第１の工程は、５０℃以上９０℃以下であり、
    前記第２の工程は、前記第１の工程の後に行われ、前記第１の工程の温度より高く、かつ７０℃以上１７０℃以下であり、
    前記第３の工程は、前記第２の工程の後に行われ、前記第２の工程の温度より高く、かつ１１０℃以上２２０℃以下である光電変換素子の作製方法。
  8. 請求項５乃至請求項７のいずれか一において、
    前記正孔注入阻止層は、第１の工程及び第２の工程に分けて、真空中で連続して成膜され、
    前記第１の工程は、前記第２の工程の前に行われ、
    前記第２の工程は、前記第１の工程よりも成膜ガス全体に占める酸素の割合が高い光電変換素子の作製方法。
JP2018054214A 2017-03-24 2018-03-22 光電変換素子の作製方法 Active JP7114291B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017059878 2017-03-24
JP2017059878 2017-03-24

Publications (3)

Publication Number Publication Date
JP2018164082A true JP2018164082A (ja) 2018-10-18
JP2018164082A5 JP2018164082A5 (ja) 2021-05-06
JP7114291B2 JP7114291B2 (ja) 2022-08-08

Family

ID=63586414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018054214A Active JP7114291B2 (ja) 2017-03-24 2018-03-22 光電変換素子の作製方法

Country Status (2)

Country Link
JP (1) JP7114291B2 (ja)
WO (1) WO2018172880A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027156A (ja) * 2019-08-05 2021-02-22 日本放送協会 固体撮像素子および撮像装置
JP2021068827A (ja) * 2019-10-24 2021-04-30 日本放送協会 光電変換素子及びその製造方法並びに積層型撮像素子
JP2022018715A (ja) * 2020-07-16 2022-01-27 日本放送協会 光電変換膜、光電変換膜の製造方法、光電変換素子
US20220310643A1 (en) * 2021-03-29 2022-09-29 Yangtze Memory Technologies Co., Ltd. Ladder annealing process for increasing polysilicon grain size in semiconductor device
JP2023023515A (ja) * 2021-08-05 2023-02-16 日本放送協会 光電変換素子および光電変換素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168759A1 (en) * 2010-12-29 2012-07-05 Kyung Soo Lee X-ray detection device
JP2015216271A (ja) * 2014-05-12 2015-12-03 日本放送協会 固体撮像素子
JP2015225886A (ja) * 2014-05-26 2015-12-14 日本放送協会 光電変換素子、光電変換素子の製造方法、積層型固体撮像素子および太陽電池
JP2017017191A (ja) * 2015-07-01 2017-01-19 日本放送協会 光電変換素子、光電変換素子の製造方法、固体撮像素子
JP2017034039A (ja) * 2015-07-30 2017-02-09 日本放送協会 光電変換素子、光電変換素子の製造方法、固体撮像素子
JP2017045933A (ja) * 2015-08-28 2017-03-02 株式会社半導体エネルギー研究所 光電変換素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072090A (ja) * 2006-08-14 2008-03-27 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2010192690A (ja) * 2009-02-18 2010-09-02 Tdk Corp 太陽電池の製造方法
JP2011086770A (ja) * 2009-10-15 2011-04-28 Idemitsu Kosan Co Ltd 光電変換素子及びその製造方法
JP5964988B2 (ja) * 2012-12-10 2016-08-03 富士フイルム株式会社 放射線検出装置
JP6463937B2 (ja) * 2013-10-18 2019-02-06 日本放送協会 光電変換素子、及び、光電変換素子の製造方法
JP2016082011A (ja) * 2014-10-15 2016-05-16 日東電工株式会社 Ｃｉｇｓ膜の品質評価方法およびそれを用いたｃｉｇｓ膜の製法、並びに当該製法によって得られたｃｉｇｓ膜を用いた太陽電池
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168759A1 (en) * 2010-12-29 2012-07-05 Kyung Soo Lee X-ray detection device
JP2015216271A (ja) * 2014-05-12 2015-12-03 日本放送協会 固体撮像素子
JP2015225886A (ja) * 2014-05-26 2015-12-14 日本放送協会 光電変換素子、光電変換素子の製造方法、積層型固体撮像素子および太陽電池
JP2017017191A (ja) * 2015-07-01 2017-01-19 日本放送協会 光電変換素子、光電変換素子の製造方法、固体撮像素子
JP2017034039A (ja) * 2015-07-30 2017-02-09 日本放送協会 光電変換素子、光電変換素子の製造方法、固体撮像素子
JP2017045933A (ja) * 2015-08-28 2017-03-02 株式会社半導体エネルギー研究所 光電変換素子の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027156A (ja) * 2019-08-05 2021-02-22 日本放送協会 固体撮像素子および撮像装置
JP7402635B2 (ja) 2019-08-05 2023-12-21 日本放送協会 固体撮像素子および撮像装置、ならびに白キズ抑制方法
JP2021068827A (ja) * 2019-10-24 2021-04-30 日本放送協会 光電変換素子及びその製造方法並びに積層型撮像素子
JP7344086B2 (ja) 2019-10-24 2023-09-13 日本放送協会 光電変換素子及びその製造方法並びに積層型撮像素子
JP2022018715A (ja) * 2020-07-16 2022-01-27 日本放送協会 光電変換膜、光電変換膜の製造方法、光電変換素子
JP7479231B2 (ja) 2020-07-16 2024-05-08 日本放送協会 光電変換膜、光電変換膜の製造方法、光電変換素子
US20220310643A1 (en) * 2021-03-29 2022-09-29 Yangtze Memory Technologies Co., Ltd. Ladder annealing process for increasing polysilicon grain size in semiconductor device
US12052868B2 (en) * 2021-03-29 2024-07-30 Yangtze Memory Technologies Co., Ltd. Ladder annealing process for increasing polysilicon grain size in semiconductor device
JP2023023515A (ja) * 2021-08-05 2023-02-16 日本放送協会 光電変換素子および光電変換素子の製造方法

Also Published As

Publication number Publication date
WO2018172880A1 (en) 2018-09-27
JP7114291B2 (ja) 2022-08-08

Similar Documents

Publication Publication Date Title
JP7049413B2 (ja) 電子機器
JP6811342B2 (ja) 光電変換装置
JP6960025B2 (ja) 撮像装置
JP6692681B2 (ja) 撮像装置の駆動方法
JP2024163178A (ja) 撮像装置
JP6737633B2 (ja) 撮像装置および電子機器
JP7212752B2 (ja) 撮像装置
JP7019784B2 (ja) 撮像装置
JP2019192941A (ja) 撮像装置
JP7114291B2 (ja) 光電変換素子の作製方法
WO2018185587A1 (ja) 撮像装置および電子機器
US20170104025A1 (en) Imaging device, module, and electronic device
JP6904730B2 (ja) 撮像装置
JPWO2018146579A1 (ja) 光電変換素子、撮像装置、電子機器及び光電変換素子の作製方法
JP2019033239A (ja) 光電変換素子、撮像装置及び電子機器
TW202118281A (zh) 攝像裝置及電子裝置
WO2021028754A1 (ja) 撮像装置、または撮像システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220727

R150 Certificate of patent or registration of utility model

Ref document number: 7114291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250