JP2018160480A - 半導体装置 - Google Patents

Abstract

【課題】貫通電極と外部端子との間の配線長を短縮することが可能な半導体装置を提供する。
【解決手段】外部からの信号ＳＡについて、外部端子１は、インターポーザ基板２の領域Ｒ１に配置し、中間端子３は、インターポーザ基板２の領域Ｒ２に配置し、中間端子４は、インターポーザ基板２の領域Ｒ３に配置し、貫通電極６Ｂは、インターポーザ基板２の領域Ｒ４に配置する。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

半導体装置の省スペース化を図るため、半導体チップを積層することがある。積層された半導体チップの電気的な接続をとるため、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と呼ばれる貫通電極を用いたものがある。この時、貫通電極はインターフェースチップを介して外部端子に接続されることがあった。

特願２０１６−５２９３７明細書

本発明の一つの実施形態は、貫通電極と外部端子との間の配線長を短縮することが可能な半導体装置を提供することを目的とする。

本発明の一つの実施形態によれば、第１チップと、第２チップと、基板とを備える。第１チップは、貫通電極が設けられている。第２チップは、前記貫通電極と電気的に接続する第１端子が配置されている。基板は、前記１端子に電気的に接続された第２端子が第１面に配置されている。前記基板の第１面に対して垂直な方向から見たときに、前記第１端子は前記第２端子よりも内側に配置され、前記貫通電極は前記第１端子よりも内側に配置されている。前記第１端子は、複数の第１入出力端子を備える。前記第２端子は、複数の第２入出力端子を備える。前記第１入出力端子および前記第２入出力端子には、データおよびクロックのうちの少なくともいずれか１つが入力可能である。

図１（ａ）は、第１実施形態に係る半導体装置の概略構成を示す断面図、図１（ｂ）は、第１実施形態に係る半導体装置の電極の配置例を示す平面図である。 図２（ａ）は、第１実施形態に係る半導体装置の外部端子と中間端子との間の配線経路の一例を示す平面図、図２（ｂ）は、第１実施形態に係る半導体装置の中間端子間の配線経路の一例を示す平面図、図２（ｃ）は、第１実施形態に係る半導体装置の中間端子と貫通電極との間の配線経路の一例を示す平面図である。 図３（ａ）は、第２実施形態に係る半導体装置のインターポーザ基板の裏面側の外部端子の配置例を示す平面図、図３（ｂ）および図３（ｃ）は、第２実施形態に係る半導体装置のインターポーザ基板の表面側の中間端子の配置例を示す平面図である。 図４は、第３実施形態に係る半導体装置のコントローラに配置された中間端子および回路ブロックの配置例を示す平面図である。 図５（ａ）は、図４のコントローラのデータ出力時の信号波形を示すタイミングチャート、図５（ｂ）は、図４のコントローラのデータ入力時の信号波形を示すタイミングチャートである。 図６は、第４実施形態に係る半導体装置のコントローラに配置された中間端子および回路ブロックの配置例を示す平面図である。 図７は、第５実施形態に係る半導体装置のシステム構成の一例を示すブロック図である。

以下に添付図面を参照して、実施形態に係る半導体装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の概略構成を示す断面図、図１（ｂ）は、第１実施形態に係る半導体装置の電極の配置例を示す平面図である。
図１（ａ）において、半導体装置には、半導体チップ５、６、８およびインターポーザ基板２が設けられている。

インターポーザ基板２上には、中間端子３を介して半導体チップ５がフリップチップ実装されている。半導体チップ６上には、中間端子７を介して半導体チップ８が積層されている。また、半導体チップ６には、中間端子４、４´を介して半導体チップ５がフリップチップ実装されている。半導体チップ５の実装面は、半導体チップ８の実装面の反対側に設けることができる。

半導体チップ６、８は、横方向、縦方向および高さ方向のそれぞれの寸法を等しくすることができる。半導体チップ６、８にはメモリを搭載することができる。メモリは、ＮＡＮＤフラッシュメモリまたはＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの不揮発性メモリであってもよいし、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリであってもよい。

半導体チップ５は、半導体チップ６、８よりも横方向、縦方向および高さ方向のそれぞれの寸法を小さくすることができる。半導体チップ５には、コントローラを搭載することができる。コントローラは、例えば、ＮＡＮＤメモリにデータが入出力される時のインターフェースとして動作することができる。このコントローラには、例えば、データ入力用ドライバ、データ出力用ドライバ、データ入力用ラッチ回路およびデータ出力用マルチプレックス回路などを設けることができる。

半導体チップ６には、配線６Ａおよび貫通電極６Ｂが設けられている。半導体チップ５には、配線５Ａが設けられている。インターポーザ基板２には、第１面Ｍ１と第２面Ｍ２が設けられている。第２面Ｍ２は第１面Ｍ１の反対面である。図１（ａ）の例では、第１面Ｍ１はインターポーザ基板２の表面、第２面Ｍ２はインターポーザ基板２の裏面である場合を示した。インターポーザ基板２には配線２Ａ〜２Ｃが設けられている。インターポーザ基板２の裏面には、外部端子１が設けられている。配線２Ａは、インターポーザ基板２の裏面に設けられ、配線２Ｂは、インターポーザ基板２の内部に設けられ、配線２Ｃは、インターポーザ基板２の表面に設けられている。配線２Ａ、２Ｃは配線２Ｂを介して接続されている。

外部端子１は配線２Ａ〜２Ｃを介して中間端子３に接続されている。中間端子３は配線６Ａを介して中間端子４に接続されている。中間端子４は配線５Ａを介して中間端子４´に接続されている。中間端子４´は貫通電極６Ｂに接続されている。

外部端子１および中間端子３、４、４´、７は、例えば、バンプ電極を用いることができる。バンプ電極は半田ボールであってもよい。外部端子１の径は中間端子３の径よりも大きくすることができる。中間端子３の径は中間端子４、４´の径よりも大きくすることができる。中間端子４、４´の径は等しくすることができる。

半導体チップ５、６、８はインターポーザ基板２上に樹脂９で封止されることで、パッケージＰＫが構成されている。パッケージＰＫは、外部端子１を介してマザー基板上に実装することができる。

ここで、外部からの信号ＳＡの信号経路が外部端子１→中間端子３→中間端子４→貫通電極６Ｂであるものとする。この外部とは、ＮＡＮＤメモリを外部記憶装置として用いることが可能なホストであってもよいし、ＮＡＮＤメモリに特有の処理などを行う外部コントローラであってもよい。

この時、信号ＳＡについて、インターポーザ基板２の外側から内側に向って外部端子１、中間端子３、中間端子４、貫通電極６Ｂを順次配置することができる。すなわち、インターポーザ基板２の第１面Ｍ１に対して垂直な方向から見たときに、中間端子３は外部端子１よりもインターポーザ基板２の内側に配置され、中間端子４は中間端子３よりもインターポーザ基板２の内側に配置され、貫通電極６Ｂは中間端子４よりもインターポーザ基板２の内側に配置されている。例えば、図１（ｂ）に示すように、外部端子１は、インターポーザ基板２の領域Ｒ１に配置し、中間端子３は、インターポーザ基板２の領域Ｒ２に配置し、中間端子４は、インターポーザ基板２の領域Ｒ３に配置し、貫通電極６Ｂは、インターポーザ基板２の領域Ｒ４に配置することができる。

信号ＳＡは、制御信号よりも伝送速度を高くすることができる。信号ＳＡは、例えば、クロックＣＫおよびデータＤＡなどである。このデータＤＡは、例えば、リードデータまたはライトデータである。

例えば、ＮＡＮＤメモリからデータを読み出す時のクロックＣＫ１としてリード・イネーブル信号ＲＥｎを用いることができる。ＮＡＮＤメモリにデータを書き込む時のクロックＣＫ２としてデータストローブ信号ＤＱＳを用いることができる。

制御信号は、例えば、チップイネーブル信号ＣＥｎ、アドレス・ラッチ・イネーブル信号ＡＬＥ、コマンド・ラッチ・イネーブル信号ＣＬＥおよびライト・イネーブル信号ＷＥｎなどである。

電源ＳＡ´などについては、半導体チップ５を介在させることなく、外部端子１→中間端子３→貫通電極６Ｂという経路で外部から半導体チップ６、８に供給することができる。

ここで、インターポーザ基板２の第１面Ｍ１に対して垂直な方向から見たときに、中間端子３は外部端子１よりもインターポーザ基板２の内側に配置し、中間端子４は中間端子３よりもインターポーザ基板２の内側に配置し、貫通電極６Ｂは中間端子４よりもインターポーザ基板２の内側に配置することにより、信号ＳＡの信号経路を短くすることができる。このため、外部端子１から貫通電極６Ｂまでの配線長を短くすることができ、配線抵抗および配線容量を削減することが可能となる。この結果、信号ＳＡの遅延量を低減することができ、複数の信号ＳＡ間のタイミングのずれを低減することができる。

図２（ａ）は、第１実施形態に係る半導体装置の外部端子と中間端子との間の配線経路の一例を示す平面図、図２（ｂ）は、第１実施形態に係る半導体装置の中間端子間の配線経路の一例を示す平面図、図２（ｃ）は、第１実施形態に係る半導体装置の中間端子と貫通電極との間の配線経路の一例を示す平面図である。

図２（ａ）において、外部端子１には、外部端子１Ａ〜１Ｃが設けられている。例えば、外部端子１Ａには、データＤＡが入力され、外部端子１Ｂには、クロックＣＫ１が入力され、外部端子１Ｃには、クロックＣＫ２が入力されるものとする。中間端子３には、中間端子３Ａ〜３Ｃが設けられている。
この時、各外部端子１Ａ〜１Ｃは、配線２Ａ〜２Ｃを介して、各外部端子１Ａ〜１Ｃの内側の中間端子３Ａ〜３Ｃにそれぞれ接続することができる。

図２（ｂ）において、中間端子４には、中間端子４Ａ〜４Ｃが設けられている。この時、各中間端子３Ａ〜３Ｃは、配線６Ａを介して、各中間端子３Ａ〜３Ｃの内側の中間端子４Ａ〜４Ｃにそれぞれ接続することができる。

図２（ｃ）において、貫通電極６Ｂには、貫通電極６ＢＡ〜６ＢＣが設けられている。この時、各中間端子４Ａ〜４Ｃは、配線５Ａを介して、各中間端子４Ａ〜４Ｃの内側の貫通電極６ＢＡ〜６ＢＣにそれぞれ接続可能である。

なお、図１（ｂ）の構成では、メモリが形成された半導体チップ６、８が２層分積層されている例を示したが、メモリが形成された半導体チップはＮ（Ｎは２以上の整数）層分積層されていればよい。

（第２実施形態）
図３（ａ）は、第２実施形態に係る半導体装置のインターポーザ基板の裏面側の外部端子の配置例を示す平面図、図３（ｂ）および図３（ｃ）は、第２実施形態に係る半導体装置のインターポーザ基板の表面側の中間端子の配置例を示す平面図である。なお、図３（ｃ）は、図３（ｂ）の領域ＲＡを拡大して示した。

図３（ａ）において、インターポーザ基板１２上には、半導体チップ１５が配置されている。半導体チップ１５にはコントローラを搭載することができる。インターポーザ基板１２の裏面には、外部端子１１が設けられている。なお、インターポーザ基板１２上の構成は、図１（ａ）のインターポーザ基板２上の構成と同様とすることができる。この半導体装置では、２つのチャンネルＣＨ０、ＣＨ１を設けることができる。

なお、ここで言うチャンネルとは、それ自体で独立して通信可能な系統である。この時、コントローラは通信路をチャンネルごとに持つことができる。例えば、チップイネーブル信号ＣＥｎ、アドレス・ラッチ・イネーブル信号ＡＬＥ、コマンド・ラッチ・イネーブル信号ＣＬＥ、ライト・イネーブル信号ＷＥｎ、リード・イネーブル信号ＲＥｎ、データストローブ信号ＤＱＳ、データＤＡ、アドレスＡＤおよびコマンドＣＭは、チャンネルごとに独立に設定することができる。

外部端子１１は、チャンネルＣＨ０、ＣＨ１間でインターポーザ基板１２上に対称配置することができる。図３（ａ）の例では、チャンネルＣＨ０の外部端子１１をインターポーザ基板１２の左半分に配置し、チャンネルＣＨ１の外部端子１１をインターポーザ基板１２の右半分に配置した。

外部端子１１には、入出力端子、制御端子および電源端子などを割り当てることができる。入出力端子には、データＤＡ、アドレスＡＤ、コマンドＣＭおよびクロックＣＫ１、ＣＫ２のうちの少なくともいずれか１つが入力可能である。制御端子には、制御信号が入力可能である。制御信号は、例えば、チップイネーブル信号ＣＥｎ、アドレス・ラッチ・イネーブル信号ＡＬＥ、コマンド・ラッチ・イネーブル信号ＣＬＥおよびライト・イネーブル信号ＷＥｎである。

ここで、外部端子１１に割り当てられた入出力端子は、インターポーザ基板１２の基準点ＯＡ１を中心としてチャンネルＣＨ０、ＣＨ１間で点対称配置することができる。基準点ＯＡ１は、インターポーザ基板１２の中心点であってもよい。例えば、外部端子１１には、外部端子１Ａ_０〜１Ｃ_０、１Ａ_１〜１Ｃ_１が設けられている。そして、外部端子１Ａ_０、１Ａ_１には、各チャンネルＣＨ０、ＣＨ１のデータＤＡが入力され、外部端子１Ｂ_０、１Ｂ_１には、各チャンネルＣＨ０、ＣＨ１のクロックＣＫ１が入力され、外部端子１Ｃ_０、１Ｃ_１には、各チャンネルＣＨ０、ＣＨ１のクロックＣＫ２が入力されるものとする。

この時、チャンネルＣＨ０の外部端子１Ａ_０と、チャンネルＣＨ１の外部端子１Ａ_１は点対称配置することができる。チャンネルＣＨ０の外部端子１Ｂ_０と、チャンネルＣＨ１の外部端子１Ｂ_１は点対称配置することができる。チャンネルＣＨ０の外部端子１Ｃ_０と、チャンネルＣＨ１の外部端子１Ｃ_１は点対称配置することができる。

図３（ｂ）において、インターポーザ基板１２上には、中間端子１３が設けられている。中間端子１３には、入出力端子、制御端子および電源端子などを割り当てることができる。中間端子１３は、外部端子１１に接続することができる。

ここで、中間端子１３に割り当てられた入出力端子は、インターポーザ基板１２の基準点ＯＡ１を中心にしてチャンネルＣＨ０、ＣＨ１間で点対称配置することができる。例えば、中間端子１３には、中間端子３Ａ_０〜３Ｃ_０、３Ａ_１〜３Ｃ_１が設けられている。そして、中間端子３Ａ_０、３Ａ_１には、各チャンネルＣＨ０、ＣＨ１のデータＤＡが入力され、中間端子３Ｂ_０、３Ｂ_１には、各チャンネルＣＨ０、ＣＨ１のクロックＣＫ１が入力され、中間端子３Ｃ_０、３Ｃ_１には、各チャンネルＣＨ０、ＣＨ１のクロックＣＫ２が入力されるものとする。

この時、チャンネルＣＨ０の中間端子３Ａ_０と、チャンネルＣＨ１の中間端子３Ａ_１は点対称配置することができる。チャンネルＣＨ０の中間端子３Ｂ_０と、チャンネルＣＨ１の中間端子３Ｂ_１は点対称配置することができる。チャンネルＣＨ０の中間端子３Ｃ_０と、チャンネルＣＨ１の中間端子３Ｃ_１は点対称配置することができる。

図３（ｂ）および図３（ｃ）において、インターポーザ基板１２上には、中間端子１４、１４´が設けられている。中間端子１４、１４´には、入出力端子、制御端子および電源端子などを割り当てることができる。中間端子１４は、中間端子１３、１４´に接続することができる。中間端子１４´上には、図１（ａ）の貫通電極６Ｂを配置することができる。中間端子１４は、図１（ｂ）の領域Ｒ３に配置し、中間端子１４´は、図１（ｂ）の領域Ｒ４に配置することができる。

ここで、中間端子１４に割り当てられた入出力端子は、インターポーザ基板１２の基準点ＯＡ１を中心にしてチャンネルＣＨ０、ＣＨ１間で点対称配置することができる。例えば、中間端子１４には、中間端子４Ａ_０〜４Ｃ_０、４Ａ_１〜４Ｃ_１が設けられている。そして、中間端子４Ａ_０、４Ａ_１には、各チャンネルＣＨ０、ＣＨ１のデータＤＡが入力され、中間端子４Ｂ_０、４Ｂ_１には、各チャンネルＣＨ０、ＣＨ１のクロックＣＫ１が入力され、中間端子４Ｃ_０、４Ｃ_１には、各チャンネルＣＨ０、ＣＨ１のクロックＣＫ２が入力されるものとする。

この時、チャンネルＣＨ０の中間端子４Ａ_０と、チャンネルＣＨ１の中間端子４Ａ_１は点対称配置することができる。チャンネルＣＨ０の中間端子４Ｂ_０と、チャンネルＣＨ１の中間端子４Ｂ_１は点対称配置することができる。チャンネルＣＨ０の中間端子４Ｃ_０と、チャンネルＣＨ１の中間端子４Ｃ_１は点対称配置することができる。

ここで、外部端子１１または中間端子１３、１４に割り当てられた入出力端子は、インターポーザ基板１２の基準点ＯＡ１を中心にしてチャンネルＣＨ０、ＣＨ１間で点対称配置することにより、入出力端子に入力される信号の伝送特性をチャンネルＣＨ０、ＣＨ１間で等しくすることができる。このため、入出力端子に入力される信号のタイミングのずれがチャンネルＣＨ０、ＣＨ１間で発生するのを防止することができる。

（第３実施形態）
図４は、第３実施形態に係る半導体装置のコントローラに配置された中間端子および回路ブロックの配置例を示す平面図である。
図４において、この半導体装置にはコントローラが設けられている。このコントローラは、例えば、ＮＡＮＤメモリにデータが入出力される時のインターフェースとして動作することができる。このコントローラは、例えば、図１（ａ）の半導体チップ５に設けるようにしてもよいし、図３（ａ）の半導体チップ１５に設けるようにしてもよい。

コントローラには、２つのチャンネルＣＨ０、ＣＨ１が割り当てられている。コントローラには、インターフェース回路２２Ａ_０、２２Ｂ_０、２２Ａ_１、２２Ｂ_１、変換回路２３_０、２３_１および制御回路２１が設けられている。インターフェース回路２２Ａ_０、２２Ｂ_０および変換回路２３_０はチャンネルＣＨ０に対応することができる。インターフェース回路２２Ａ_１、２２Ｂ_１および変換回路２３_１はチャンネルＣＨ１に対応することができる。

各インターフェース回路２２Ａ_０、２２Ａ_１は、コントローラの外部と信号の受け渡しを行うことができる。この時、各インターフェース回路２２Ａ_０、２２Ａ_１は、データ入力時に外部で設定されたデータ形式をＮＡＮＤメモリに対応したデータ形式に変換したり、データ出力時にＮＡＮＤメモリで設定されたデータ形式を外部の出力先のデータ形式に変換したりすることができる。各インターフェース回路２２Ｂ_０、２２Ｂ_１は、コントローラの外部から制御信号を受け取ることができる。

各変換回路２３_０、２３_１は、データ入力用ラッチ回路およびデータ出力用マルチプレックス回路を設けることができる。データ入力用ラッチ回路は、例えば、コントローラの外部から送られた８ビットデータを１２８ビットデータに変換してＮＡＮＤメモリに送ることができる。データ出力用マルチプレックス回路は、例えば、ＮＡＮＤメモリから送られた１２８ビットデータを８ビットデータに変換して外部の出力先に送ることができる。制御回路２１は、コントローラの外部から送られた制御信号に基づいて、コントローラの内部動作の活性化処理を行うことができる。

インターフェース回路２２Ａ_０は、チャンネルＣＨ０の入出力信号ＩＯ０_０〜ＩＯ７_０、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０ごとに設けることができる。リード・イネーブル信号ＢＲＥｎ_０はリード・イネーブル信号ＲＥｎ_０の反転信号である。データストローブ信号ＢＤＱＳ_０はデータストローブ信号ＤＱＳ_０の反転信号である。

インターフェース回路２２Ｂ_０は、チャンネルＣＨ０のチップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０ごとに設けることができる。

なお、チップイネーブル信号ＣＥｎ_０を受け取ると、制御回路２１は自身のコントローラのチャンネルＣＨ０の動作を活性化することができる。アドレス・ラッチ・イネーブル信号ＡＬＥ_０を受け取ると、制御回路２１は入出力信号ＩＯ０_０〜ＩＯ７_０をアドレスとみなすことができる。コマンド・ラッチ・イネーブル信号ＣＬＥ_０を受け取ると、制御回路２１は入出力信号ＩＯ０_０〜ＩＯ７_０をコマンドとみなすことができる。

インターフェース回路２２Ａ_１は、チャンネルＣＨ１の入出力信号ＩＯ０_１〜ＩＯ７_１、リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１およびデータストローブ信号ＤＱＳ_１、ＢＤＱＳ_１ごとに設けることができる。リード・イネーブル信号ＢＲＥｎ_１はリード・イネーブル信号ＲＥｎ_１の反転信号である。データストローブ信号ＢＤＱＳ_１はデータストローブ信号ＤＱＳ_１の反転信号である。

インターフェース回路２２Ｂ_１は、チャンネルＣＨ１のチップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１ごとに設けることができる。

なお、チップイネーブル信号ＣＥｎ_１を受け取ると、制御回路２１は自身のコントローラのチャンネルＣＨ１の動作を活性化することができる。アドレス・ラッチ・イネーブル信号ＡＬＥ_１を受け取ると、制御回路２１は入出力信号ＩＯ０_１〜ＩＯ７_１をアドレスとみなすことができる。コマンド・ラッチ・イネーブル信号ＣＬＥ_１を受け取ると、制御回路２１は入出力信号ＩＯ０_１〜ＩＯ７_１をコマンドとみなすことができる。

インターフェース回路２２Ａ_０、２２Ｂ_０には、インプットドライバＩＲ_０が設けられている。インプットドライバＩＲ_０は、チャンネルＣＨ０の入出力信号ＩＯ０_０〜ＩＯ７_０、チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０ごとに設けることができる。リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０で１つのインプットドライバＩＲ_０を共用し、データストローブ信号ＤＱＳ_０、ＢＤＱＳ_０で１つのインプットドライバＩＲ_０を共用することができる。

また、入出力信号ＩＯ０_０〜ＩＯ７_０に対応したインターフェース回路２２Ａ_０には、ＯＣＤ（Ｏｆｆ Ｃｈｉｐ Ｄｒｉｖｅｒ）回路ＩＯ_０が設けられている。ＯＣＤ回路ＩＯ_０は、入出力信号ＩＯ０_０〜ＩＯ７_０ごとに設けることができる。

インターフェース回路２２Ａ_１、２２Ｂ_１には、インプットドライバＩＲ_１が設けられている。インプットドライバＩＲ_１は、チャンネルＣＨ１の入出力信号ＩＯ０_１〜ＩＯ７_１、チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１ごとに設けることができる。リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１で１つのインプットドライバＩＲ_１を共用し、データストローブ信号ＤＱＳ_１、ＢＤＱＳ_１で１つのインプットドライバＩＲ_１を共用することができる。

また、入出力信号ＩＯ０_１〜ＩＯ７_１に対応したインターフェース回路２２Ａ_１には、ＯＣＤ回路ＩＯ_１が設けられている。ＯＣＤ回路ＩＯ_１は、入出力信号ＩＯ０_１〜ＩＯ７_１ごとに設けることができる。

インプットドライバＩＲ_０、ＩＲ_１は、外部から送られた信号に駆動力を与えたり、外部から送られた信号のレベルシフトを行ったりすることができる。ＯＣＤ回路ＩＯ_０、ＩＯ_１は、外部に送られる信号に駆動力を与えたり、外部に送られる信号のレベルシフトを行ったりすることができる。

入出力信号ＩＯ０_０〜ＩＯ７_０にそれぞれ対応したインプットドライバＩＲ_０は、配線ＤＩ_０を介して変換回路２３_０に接続されている。データストローブ信号ＤＱＳ_０、ＢＤＱＳ_０に対応したインプットドライバＩＲ_０は、配線ＫＩ_０を介して変換回路２３_０に接続されている。リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０に対応したインプットドライバＩＲ_０は、配線ＫＯ_０を介してデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０に対応したインターフェース回路２２Ａ_０、ＯＣＤ回路ＩＯ_０に接続されている。ＯＣＤ回路ＩＯ_０は、配線ＤＯ_０を介して変換回路２３_０に接続されている。

入出力信号ＩＯ０_１〜ＩＯ７_１にそれぞれ対応したインプットドライバＩＲ_１は、配線ＤＩ_１を介して変換回路２３_１に接続されている。データストローブ信号ＤＱＳ_１、ＢＤＱＳ_１に対応したインプットドライバＩＲ_１は、配線ＫＩ_１を介して変換回路２３_１に接続されている。リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１に対応したインプットドライバＩＲ_１は、配線ＫＯ_１を介してデータストローブ信号ＤＱＳ_１、ＢＤＱＳ_１に対応したインターフェース回路２２Ａ_１、ＯＣＤ回路ＩＯ_１に接続されている。ＯＣＤ回路ＩＯ_１は、配線ＤＯ_１を介して変換回路２３_１に接続されている。

チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０にそれぞれ対応したインプットドライバＩＲ_０は、配線ＣＴ_０を介して制御回路２１に接続されている。

チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１にそれぞれ対応したインプットドライバＩＲ_１は、配線ＣＴ_１を介して制御回路２１に接続されている。

また、コントローラには、中間端子２４Ａ_０、２４Ｂ_０、２４Ａ_１、２４Ｂ_１、２４´が設けられている。中間端子２４´上には貫通電極２６Ｂが配置されている。

変換回路２３_０は、配線Ｈ_０を介して中間端子２４´に接続されている。変換回路２３_１は、配線Ｈ_１を介して中間端子２４´に接続されている。制御回路２１は、配線ＣＴを介して中間端子２４´に接続されている。

中間端子２４Ａ_０は、チャンネルＣＨ０の入出力信号ＩＯ０_０〜ＩＯ７_０、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０ごとに設けることができる。

中間端子２４Ａ_１は、チャンネルＣＨ１の入出力信号ＩＯ０_１〜ＩＯ７_１、リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１およびデータストローブ信号ＤＱＳ_１、ＢＤＱＳ_１ごとに設けることができる。

中間端子２４Ｂ_０は、チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０ごとに設けることができる。

中間端子２４Ｂ_１は、チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１ごとに設けることができる。

中間端子２４Ａ_０、２４Ａ_１は、中間端子２４´を間にして互いに対向する辺に沿って配置することができる。中間端子２４Ｂ_０、２４Ｂ_１は、中間端子２４´を間にして互いに対向する辺に沿って配置することができる。

また、コントローラの基準点ＯＡ２を中心として、入出力信号ＩＯ０_０〜ＩＯ７_０の中間端子２４Ａ_０は、入出力信号ＩＯ０_１〜ＩＯ７_１の中間端子２４Ａ_１とそれぞれ点対称に配置することができる。基準点ＯＡ２は、コントローラの中心点であってもよい。コントローラの基準点ＯＡ２を中心として、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０の中間端子２４Ａ_０は、リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１の中間端子２４Ａ_１とそれぞれ点対称に配置することができる。コントローラの基準点ＯＡ２を中心として、データストローブ信号ＤＱＳ_０、ＢＤＱＳ_０の中間端子２４Ａ_０は、データストローブ信号ＤＱＳ_１、ＢＤＱＳ_１の中間端子２４Ａ_１とそれぞれ点対称に配置することができる。

コントローラの基準線ＬＡ２に対して、チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０の中間端子２４Ｂ_０は、チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１の中間端子２４Ｂ_１とそれぞれ線対称に配置することができる。コントローラの基準線ＬＡ２は、コントローラの中央線であってもよい。

図４のコントローラが、例えば、図１（ｂ）の半導体チップ５に設けられている場合、中間端子２４Ａ_０、２４Ａ_１は図１（ｂ）の中間端子４に対応し、中間端子２４´は図１（ｂ）の中間端子４´に対応し、貫通電極２６Ｂは図１（ｂ）の貫通電極６Ｂに対応し、配線ＤＩ_０、ＤＩ_１、ＤＯ_０、ＤＯ_１、ＫＩ_０、ＫＩ_１、ＫＯ_０、ＫＯ_１は図１（ｂ）の配線５Ａに対応することができる。

ここで、入出力信号ＩＯ０_０〜ＩＯ７_０、ＩＯ０_１〜ＩＯ７_１、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０、ＲＥｎ_１、ＢＲＥｎ_１およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０、ＤＱＳ_１、ＢＤＱＳ_１のそれぞれについて、コントローラの基準点ＯＡ２を中心として中間端子２４Ａ_０、２４Ａ_１を点対称配置することにより、これらの信号の配線長を短くすることができる。このため、これらの信号の配線の配線抵抗および配線容量を削減することが可能となり、これらの信号のタイミングのずれがチャンネルＣＨ０、ＣＨ１間で発生するのを防止することが可能となるとともに、消費電力を低減することができる。

また、チップイネーブル信号ＣＥｎ_０、ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_０、ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_０、ＷＥｎ_１のそれぞれについて、コントローラの基準線ＬＡ２に対して中間端子２４Ｂ_０、２４Ｂ_１を線対称配置することにより、これらの制御信号の配線長を短くすることができる。このため、これらの制御信号の配線の配線抵抗および配線容量を削減することが可能となり、これらの制御信号のタイミングのずれがチャンネルＣＨ０、ＣＨ１間で発生するのを防止することが可能となるとともに、消費電力を低減することができる。

図５（ａ）は、図４のコントローラのデータ出力時の信号波形を示すタイミングチャート、図５（ｂ）は、図４のコントローラのデータ入力時の信号波形を示すタイミングチャートである。なお、リード・イネーブル信号ＲＥｎは、図４のリード・イネーブル信号ＲＥｎ_０、ＲＥｎ_１に対応させることができる。データストローブ信号ＤＱＳ、ＢＤＱＳは、図４のデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０、ＤＱＳ_１、ＢＤＱＳ_１に対応させることができる。入出力信号Ｉ／Ｏ＜７：０＞は、図４の入出力信号ＩＯ０_０〜ＩＯ７_０、ＩＯ０_１〜ＩＯ７_１に対応させることができる。また、図５（ａ）および図５（ｂ）では、ＤＤＲ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ）でデータＤｎ〜Ｄｎ＋３が入出力される場合を例にとった。

図５（ａ）において、データ出力時には、リード・イネーブル信号ＲＥｎがコントローラに送られる。そして、リード・イネーブル信号ＲＥｎに基づいてデータストローブ信号ＤＱＳ、ＢＤＱＳが生成される。

例えば、リード・イネーブル信号ＲＥｎが時刻ｔ１で立ち上がると、データストローブ信号ＤＱＳが時刻ｔ３で立ち上がるとともに、データストローブ信号ＢＤＱＳが時刻ｔ３で立ち下がる。リード・イネーブル信号ＲＥｎが時刻ｔ２で立ち下がると、データストローブ信号ＤＱＳが時刻ｔ４で立ち下がるとともに、データストローブ信号ＢＤＱＳが時刻ｔ４で立ち上がる。

ＮＡＮＤメモリから読み出されたデータＤｎ〜Ｄｎ＋３は、データストローブ信号ＤＱＳの両エッジのタイミングでコントローラから外部に出力される。

例えば、データストローブ信号ＤＱＳが時刻ｔ３で立ち上がると、同じタイミングでデータＤｎがコントローラから外部に出力される。データストローブ信号ＤＱＳが時刻ｔ４で立ち下がると、同じタイミングでデータＤｎ＋１がコントローラから外部に出力される。データストローブ信号ＤＱＳが時刻ｔ５で立ち上がると、同じタイミングでデータＤｎ＋２がコントローラから外部に出力される。データストローブ信号ＤＱＳが時刻ｔ６で立ち下がると、同じタイミングでデータＤｎ＋３がコントローラから外部に出力される。

一方、図５（ｂ）において、データ入力時には、データストローブ信号ＤＱＳの両エッジのタイミングでコントローラからＮＡＮＤメモリにデータＤｎ〜Ｄｎ＋３が入力される。

例えば、データストローブ信号ＤＱＳが時刻ｔ１で立ち上がると、コントローラからＮＡＮＤメモリにデータＤｎが入力される。データストローブ信号ＤＱＳが時刻ｔ２で立ち下がると、コントローラからＮＡＮＤメモリにデータＤｎ＋１が入力される。データストローブ信号ＤＱＳが時刻ｔ３で立ち上がると、コントローラからＮＡＮＤメモリにデータＤｎ＋２が入力される。データストローブ信号ＤＱＳが時刻ｔ４で立ち下がると、コントローラからＮＡＮＤメモリにデータＤｎ＋３が入力される。

（第４実施形態）
図６は、第４実施形態に係る半導体装置のコントローラに配置された中間端子および回路ブロックの配置例を示す平面図である。
図６において、このコントローラには、２つのチャンネルＣＨ０、ＣＨ１が割り当てられている。コントローラには、インターフェース回路３２Ａ_０、３２Ｂ_０、３２Ａ_１、３２Ｂ_１、変換回路３３_０、３３_１および制御回路３１が設けられている。インターフェース回路３２Ａ_０、３２Ｂ_０および変換回路３３_０はチャンネルＣＨ０に対応することができる。インターフェース回路３２Ａ_１、３２Ｂ_１および変換回路３３_１はチャンネルＣＨ１に対応することができる。

インターフェース回路３２Ａ_０は、チャンネルＣＨ０の入出力信号ＩＯ０_０〜ＩＯ７_０、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０ごとに設けることができる。

インターフェース回路３２Ｂ_０は、チャンネルＣＨ０のチップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０ごとに設けることができる。

インターフェース回路３２Ａ_１は、チャンネルＣＨ１の入出力信号ＩＯ０_１〜ＩＯ７_１、リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１およびデータストローブ信号ＤＱＳ_１、ＢＤＱＳ_１ごとに設けることができる。リード・イネーブル信号ＢＲＥｎ_１はリード・イネーブル信号ＲＥｎ_１の反転信号である。データストローブ信号ＢＤＱＳ_１はデータストローブ信号ＤＱＳ_１の反転信号である。

インターフェース回路３２Ｂ_１は、チャンネルＣＨ１のチップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１ごとに設けることができる。

インターフェース回路３２Ａ_０、３２Ｂ_０には、インプットドライバＩＲ_０´が設けられている。インプットドライバＩＲ_０´は、チャンネルＣＨ０の入出力信号ＩＯ０_０〜ＩＯ７_０、チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０ごとに設けることができる。リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０で１つのインプットドライバＩＲ_０´を共用し、データストローブ信号ＤＱＳ_０、ＢＤＱＳ_０で１つのインプットドライバＩＲ_０´を共用することができる。

また、入出力信号ＩＯ０_０〜ＩＯ７_０に対応したインターフェース回路３２Ａ_０には、ＯＣＤ回路ＩＯ_０´が設けられている。ＯＣＤ回路ＩＯ_０´は、入出力信号ＩＯ０_０〜ＩＯ７_０ごとに設けることができる。

インターフェース回路３２Ａ_１、３２Ｂ_１には、インプットドライバＩＲ_１´が設けられている。インプットドライバＩＲ_１´は、チャンネルＣＨ１の入出力信号ＩＯ０_１〜ＩＯ７_１、チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１ごとに設けることができる。リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１で１つのインプットドライバＩＲ_１´を共用し、データストローブ信号ＤＱＳ_１、ＢＤＱＳ_１で１つのインプットドライバＩＲ_１´を共用することができる。

また、入出力信号ＩＯ０_１〜ＩＯ７_１に対応したインターフェース回路３２Ａ_１には、ＯＣＤ回路ＩＯ_１´が設けられている。ＯＣＤ回路ＩＯ_１´は、入出力信号ＩＯ０_１〜ＩＯ７_１ごとに設けることができる。

入出力信号ＩＯ０_０〜ＩＯ７_０にそれぞれ対応したインプットドライバＩＲ_０´は、配線ＤＩ_０´を介して変換回路３３_０に接続されている。ＯＣＤ回路ＩＯ_０´は、配線ＤＯ_０´を介して変換回路３３_０に接続されている。

入出力信号ＩＯ０_１〜ＩＯ７_１にそれぞれ対応したインプットドライバＩＲ_１´は、配線ＤＩ_１´を介して変換回路３３_１に接続されている。ＯＣＤ回路ＩＯ_１´は、配線ＤＯ_１´を介して変換回路３３_１に接続されている。

チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０にそれぞれ対応したインプットドライバＩＲ_０´は、配線ＣＴ_０´を介して制御回路３１に接続されている。

チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１にそれぞれ対応したインプットドライバＩＲ_１´は、配線ＣＴ_１´を介して制御回路３１に接続されている。

また、コントローラには、中間端子３４Ａ_０、３４Ｂ_０、３４Ａ_１、３４Ｂ_１、３４´が設けられている。中間端子３４´上には貫通電極３６Ｂが配置されている。

変換回路３３_０は、配線Ｈ_０´を介して中間端子３４´に接続されている。変換回路３３_１は、配線Ｈ_１´を介して中間端子３４´に接続されている。制御回路３１は、配線ＣＴ´を介して中間端子３４´に接続されている。

中間端子３４Ａ_０は、チャンネルＣＨ０の入出力信号ＩＯ０_０〜ＩＯ７_０、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０ごとに設けることができる。

中間端子３４Ａ_１は、チャンネルＣＨ１の入出力信号ＩＯ０_１〜ＩＯ７_１、リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１およびデータストローブ信号ＤＱＳ_１、ＢＤＱＳ_１ごとに設けることができる。

中間端子３４Ｂ_０は、チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０ごとに設けることができる。

中間端子３４Ｂ_１は、チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１ごとに設けることができる。

入出力信号ＩＯ４_０〜ＩＯ７_０およびリード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０の中間端子３４Ａ_０と、入出力信号ＩＯ０_０〜ＩＯ３_０およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０の中間端子３４Ａ_０とは、変換回路３３_０を間にして互いに対向する辺に沿って配置することができる。

この時、入出力信号ＩＯ４_０〜ＩＯ７_０のインプットドライバＩＲ_０´およびＯＣＤ回路ＩＯ_０´と、入出力信号ＩＯ０_０〜ＩＯ３_０のインプットドライバＩＲ_０´およびＯＣＤ回路ＩＯ_０´との間に、変換回路３３_０を配置することができる。このため、インプットドライバＩＲ_０´と変換回路３３_０との間の配線ＤＩ_０´を短くすることができる。また、ＯＣＤ回路ＩＯ_０´と変換回路３３_０との間の配線ＤＯ_０´を短くすることができる。

入出力信号ＩＯ４_１〜ＩＯ７_１およびリード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１の中間端子３４Ａ_１と、入出力信号ＩＯ０_１〜ＩＯ３_１およびデータストローブ信号ＤＱＳ_１、ＢＤＱＳ_１の中間端子３４Ａ_１とは、変換回路３３_１を間にして互いに対向する辺に沿って配置することができる。

この時、入出力信号ＩＯ４_１〜ＩＯ７_１のインプットドライバＩＲ_１´およびＯＣＤ回路ＩＯ_１´と、入出力信号ＩＯ０_１〜ＩＯ３_１のインプットドライバＩＲ_１´およびＯＣＤ回路ＩＯ_１´との間に、変換回路３３_１を配置することができる。このため、インプットドライバＩＲ_１´と変換回路３３_１との間の配線ＤＩ_１´を短くすることができる。また、ＯＣＤ回路ＩＯ_１´と変換回路３３_１との間の配線ＤＯ_１´を短くすることができる。

中間端子３４Ｂ_０、３４Ｂ_１は、中間端子３４´を間にして互いに対向する辺に沿って配置することができる。

また、コントローラの基準点ＯＡ３を中心として、入出力信号ＩＯ０_０〜ＩＯ７_０の中間端子３４Ａ_０は、入出力信号ＩＯ０_１〜ＩＯ７_１の中間端子３４Ａ_１とそれぞれ点対称に配置することができる。基準点ＯＡ３は、コントローラの中心点であってもよい。コントローラの基準点ＯＡ３を中心として、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０の中間端子３４Ａ_０は、リード・イネーブル信号ＲＥｎ_１、ＢＲＥｎ_１の中間端子３４Ａ_１とそれぞれ点対称に配置することができる。コントローラの基準点ＯＡ３を中心として、データストローブ信号ＤＱＳ_０、ＢＤＱＳ_０の中間端子３４Ａ_０は、データストローブ信号ＤＱＳ_１、ＢＤＱＳ_１の中間端子３４Ａ_１とそれぞれ点対称に配置することができる。

コントローラの基準線ＬＡ３に対して、チップイネーブル信号ＣＥｎ_０、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、コマンド・ラッチ・イネーブル信号ＣＬＥ_０およびライト・イネーブル信号ＷＥｎ_０の中間端子３４Ｂ_０は、チップイネーブル信号ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_１の中間端子３４Ｂ_１とそれぞれ線対称に配置することができる。コントローラの基準線ＬＡ３は、コントローラの中央線であってもよい。

図６のコントローラが、例えば、図１（ｂ）の半導体チップ５に設けられている場合、中間端子３４Ａ_０、３４Ａ_１は図１（ｂ）の中間端子４に対応し、中間端子３４´は図１（ｂ）の中間端子４´に対応し、貫通電極３６Ｂは図１（ｂ）の貫通電極６Ｂに対応し、配線ＤＩ_０´、ＤＩ_１´、ＤＯ_０´、ＤＯ_１´は図１（ｂ）の配線５Ａに対応することができる。

ここで、入出力信号ＩＯ０_０〜ＩＯ７_０、ＩＯ０_１〜ＩＯ７_１、リード・イネーブル信号ＲＥｎ_０、ＢＲＥｎ_０、ＲＥｎ_１、ＢＲＥｎ_１およびデータストローブ信号ＤＱＳ_０、ＢＤＱＳ_０、ＤＱＳ_１、ＢＤＱＳ_１のそれぞれについて、コントローラの基準点ＯＡ３を中心として中間端子３４Ａ_０、３４Ａ_１を点対称配置することにより、これらの信号の配線長を短くすることができる。このため、これらの信号の配線の配線抵抗および配線容量を削減することが可能となり、これらの信号のタイミングのずれがチャンネルＣＨ０、ＣＨ１間で発生するのを防止することが可能となるとともに、消費電力を低減することができる。

また、チップイネーブル信号ＣＥｎ_０、ＣＥｎ_１、アドレス・ラッチ・イネーブル信号ＡＬＥ_０、ＡＬＥ_１、コマンド・ラッチ・イネーブル信号ＣＬＥ_０、ＣＬＥ_１およびライト・イネーブル信号ＷＥｎ_０、ＷＥｎ_１のそれぞれについて、コントローラの基準線ＬＡ３に対して中間端子３４Ｂ_０、３４Ｂ_１を線対称配置することにより、これらの制御信号の配線長を短くすることができる。このため、これらの制御信号の配線の配線抵抗および配線容量を削減することが可能となり、これらの制御信号のタイミングのずれがチャンネルＣＨ０、ＣＨ１間で発生するのを防止することが可能となるとともに、消費電力を低減することができる。

（第５実施形態）
図７は、第５実施形態に係る半導体装置のシステム構成の一例を示すブロック図である。
図７において、マザー基板ＢＫには、図１（ａ）のパッケージＰＫおよび外部コントローラ５２が実装されている。外部コントローラ５２は、ホストインターフェースを介してホスト５１に接続されている。パッケージＰＫは、外部端子１を介してマザー基板ＢＫ上に実装することができる。マザー基板ＢＫは、例えば、ＳＤカードなどのメモリカードに搭載されていてもよいし、ｅＭＭＣ^ＴＭなどのマルチメディアカードに搭載されていてもよいし、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などの外部記憶装置に搭載されていてもよいし、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）規格に準拠したメモリモジュールに搭載されていてもよい。

外部コントローラ５２は、ＮＡＮＤメモリに特有の処理などを行うことができる。例えば、外部コントローラ５２は、リードデータまたはライトデータのバッファリング、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）処理、ウェアレべリング処理およびランダマイズ処理などを行うことができる。ウェアレべリング処理は、ＮＡＮＤメモリの特定のブロックにデータの書き込みが集中しないようにする処理である。ランダマイズ処理は、ＮＡＮＤメモリの同一ブロックに書き込まれるデータが周期性を持たないようにすることで、セル間干渉が起き難くなるようにする処理である。

この時、外部コントローラ５２と半導体チップ５との間で信号ＳＡをやり取りすることができる。例えば、外部コントローラ５２と半導体チップ５との間で、チップイネーブル信号ＣＥｎ、アドレス・ラッチ・イネーブル信号ＡＬＥ、コマンド・ラッチ・イネーブル信号ＣＬＥ、ライト・イネーブル信号ＷＥｎ、リード・イネーブル信号ＲＥｎ、データストローブ信号ＤＱＳ、データＤＡ、アドレスＡＤおよびコマンドＣＭなどをやり取りすることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 外部端子、２ インターポーザ基板、２Ａ〜２Ｃ、５Ａ、６Ａ 配線、６Ｂ 貫通電極、３、４、４´、７ 中間端子、５、６、８ 半導体チップ、９ 樹脂、ＰＫ パッケージ

Claims (5)

1. 貫通電極が設けられた第１チップと、
   前記貫通電極と電気的に接続する第１端子が配置された第２チップと、
   前記１端子に電気的に接続された第２端子が第１面に配置された基板とを備え、
   前記基板の第１面に対して垂直な方向から見たときに、前記第１端子は前記第２端子よりも内側に配置され、前記貫通電極は前記第１端子よりも内側に配置され、
   前記第１端子は、複数の第１入出力端子を備え、
   前記第２端子は、複数の第２入出力端子を備え、
   前記第１入出力端子および前記第２入出力端子には、データおよびクロックのうちの少なくともいずれか１つが入力可能である半導体装置。
2. 前記基板の第１面とは反対面の第２面側に配置された第３端子を備え、
   前記第２端子は、前記第１チップと前記基板との間に配置され、
   前記基板の前記第１面に対して垂直な方向から見たときに、前記第２端子は前記第３端子よりも内側に配置され、
   前記第３端子は、複数の第３入出力端子を備え、
   前記第３入出力端子には、データおよびクロックのうちの少なくともいずれか１つが入力可能である請求項１に記載の半導体装置。
3. 前記第１入出力端子が点対称に配置されている状態、前記第２入出力端子が点対称に配置されている状態、前記第３入出力端子が点対称に配置されている状態のうちの少なくともいずれか１つの状態が実現されている請求項２に記載の半導体装置。
4. 貫通電極が設けられた第１チップと、
   前記貫通電極と電気的に接続する第１端子が配置された第２チップと、
   前記１端子に電気的に接続された第２端子が第１面に配置された基板とを備え、
   前記第１端子は、
   第１チャンネル用の複数の第１入出力端子と、第１チャンネル用の複数の第１制御端子と、第２チャンネル用の複数の第２入出力端子と、第２チャンネル用の複数の第２制御端子とを備え、
   前記第１入出力端子および前記第２入出力端子には、データおよびクロックのうちの少なくともいずれか１つが入力可能であり、
   前記第１入出力端子と前記第２入出力端子とは互いに点対称に配置され、前記第１制御端子と前記第２制御端子とは互いに線対称に配置されている半導体装置。
5. 前記第１チップにはメモリが搭載され、
   前記第２チップには、前記メモリのインターフェースとして動作可能なコントローラが搭載され、
   前記第１端子および前記第２端子はバンプ電極であり、
   前記第１チップおよび前記第２チップは前記基板上に樹脂封止されている請求項１から４のいずれか１項に記載の半導体装置。

Images