[go: up one dir, main page]

JP2018157206A - 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム - Google Patents

電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム Download PDF

Info

Publication number
JP2018157206A
JP2018157206A JP2018045946A JP2018045946A JP2018157206A JP 2018157206 A JP2018157206 A JP 2018157206A JP 2018045946 A JP2018045946 A JP 2018045946A JP 2018045946 A JP2018045946 A JP 2018045946A JP 2018157206 A JP2018157206 A JP 2018157206A
Authority
JP
Japan
Prior art keywords
film
field effect
gate insulating
effect transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018045946A
Other languages
English (en)
Inventor
定憲 新江
Sadanori Niie
定憲 新江
安藤　友一
Yuichi Ando
友一 安藤
中村　有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
植田　尚之
Naoyuki Ueda
尚之 植田
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to KR1020197026909A priority Critical patent/KR102363115B1/ko
Priority to US16/486,224 priority patent/US11315961B2/en
Priority to CN201880017391.4A priority patent/CN110392928A/zh
Priority to SG11201907741PA priority patent/SG11201907741PA/en
Priority to PCT/JP2018/010350 priority patent/WO2018169024A1/en
Priority to EP18714869.7A priority patent/EP3596757A1/en
Priority to TW107109032A priority patent/TWI673874B/zh
Publication of JP2018157206A publication Critical patent/JP2018157206A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】電界効果型トランジスタを微細化すること。【解決手段】本電界効果型トランジスタは、基材上に形成された半導体膜と、前記半導体膜上の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体膜と接するように形成されたソース電極及びドレイン電極と、を有し、前記ソース電極及び前記ドレイン電極の膜厚は、前記ゲート絶縁膜の膜厚よりも薄く、前記ゲート絶縁膜は、前記ソース電極及び前記ドレイン電極と接しない領域を有する。【選択図】図１

Description

本発明は、電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システムに関する。
電界効果型トランジスタ（Field Effect Transistor；ＦＥＴ）は、ゲート電流が低いことに加え、構造が平面的であることから、バイポーラトランジスタと比較して容易に作製することができ、更に、高集積化も容易に行うことができる。このため、現在の電子機器内において用いられている集積回路の多くには、電界効果型トランジスタが用いられている。
電界効果型トランジスタにおいて、半導体膜には、例えば、シリコン、酸化物半導体、有機半導体等が用いられる。一例としては、セルフアライン構造の酸化物半導体膜を用いた電界効果型トランジスタが挙げられる。この電界効果型トランジスタは、半導体膜を層間絶縁層で被覆し、層間絶縁層にコンタクトホールを空け、層間絶縁層上に形成したソース電極及びドレイン電極をコンタクトホールを介してソース領域及びドレイン領域と接続する構造である。又、この電界効果型トランジスタの酸化物半導体膜は、チャネル形成領域及びチャネル形成領域よりも抵抗が低い低抵抗領域を備えており、チャネル形成領域と低抵抗領域との間に不純物領域が形成されている（例えば、特許文献１参照）。
しかしながら、上記の電界効果型トランジスタの構造は、コンタクトホールの位置やソース電極及びドレイン電極を形成する位置のばらつきを見込む必要があるため、電界効果型トランジスタの微細化には適さない。又、チャネル形成領域と低抵抗領域との間に不純物領域が形成されている点でも電界効果型トランジスタの微細化には適さない。
本発明は、上記の点に鑑みてなされたものであり、電界効果型トランジスタの微細化を目的とする。
本電界効果型トランジスタは、基材上に形成された半導体膜と、前記半導体膜上の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体膜と接するように形成されたソース電極及びドレイン電極と、を有し、前記ソース電極及び前記ドレイン電極の膜厚は、前記ゲート絶縁膜の膜厚よりも薄く、前記ゲート絶縁膜は、前記ソース電極及び前記ドレイン電極と接しない領域を有することを要件とする。
開示の技術によれば、電界効果型トランジスタを微細化できる。
第１の実施の形態に係る電界効果型トランジスタを例示する図である。 第１の実施形態に係る電界効果型トランジスタの製造工程を例示する図（その１）である。 第１の実施形態に係る電界効果型トランジスタの製造工程を例示する図（その２）である。 第２の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第３の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第３の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。 第４の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第４の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。 第５の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第６の実施の形態に係る電界効果型トランジスタを例示する断面図である。 実施例１で作製した電界効果型トランジスタの特性を示す図である。 第７の実施の形態におけるテレビジョン装置の構成を示すブロック図である。 第７の実施の形態におけるテレビジョン装置の説明図（その１）である。 第７の実施の形態におけるテレビジョン装置の説明図（その２）である。 第７の実施の形態におけるテレビジョン装置の説明図（その３）である。 第７の実施の形態における表示素子の説明図である。 第７の実施の形態における有機ＥＬの説明図である。 第７の実施の形態におけるテレビジョン装置の説明図（その４）である。 第７の実施の形態における他の表示素子の説明図（その１）である。 第７の実施の形態における他の表示素子の説明図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［電界効果型トランジスタの構造］
図１は、第１の実施の形態に係る電界効果型トランジスタを例示する図であり、図１（ａ）は断面図、図１（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ線に沿う縦断面を示している。なお、説明の便宜上、図１（ｂ）の平面図では、一部の構成要素について、図１（ａ）の断面図と同じハッチングを施している。
図１を参照するに、電界効果型トランジスタ１０は、基材１１と、半導体膜１２と、ゲート絶縁膜１３と、ゲート電極１４と、ソース電極１５と、ドレイン電極１６と、ゲート電極被覆層１７とを有するトップゲート・トップコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０は、トップゲート・ボトムコンタクト型の電界効果型トランジスタであってもよい。なお、電界効果型トランジスタ１０は、半導体装置の代表的な一例である。
なお、本実施の形態では、便宜上、ゲート電極被覆層１７側を上側又は一方の側、基材１１側を下側又は他方の側とする。又、各部位のゲート電極被覆層１７側の面を上面又は一方の面、基材１１側の面を下面又は他方の面とする。但し、電界効果型トランジスタ１０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材１１の上面の法線方向（Ｚ方向）から視ることを指し、平面形状とは対象物を基材１１の上面の法線方向（Ｚ方向）から視た形状を指すものとする。又、基材１１上の各部位の積層方向に切った断面を縦断面、基材１１上の各部位の積層方向に垂直な方向（基材１１の上面に平行な方向）に切った断面を横断面とする。
電界効果型トランジスタ１０では、絶縁性の基材１１上の所定領域に半導体膜１２が形成され、半導体膜１２上の所定領域にゲート絶縁膜１３が形成されている。そして、ゲート絶縁膜１３上にゲート絶縁膜１３と同じパターンでゲート電極１４が形成されている。そして、半導体膜１２においてチャネルが形成されるように、ゲート絶縁膜１３を挟んで、基材１１及び半導体膜１２を被覆するソース電極１５及びドレイン電極１６が形成されている。更に、ゲート電極１４上にゲート電極被覆層１７が形成されている。
ここで、ゲート絶縁膜と同じパターンとは、ゲート電極が平面視においてゲート絶縁膜と略重複していることを指す。又、略重複しているとは、ゲート絶縁膜とゲート電極とが全く同じ形状の場合はもちろんのこと、後述のように、ゲート電極の下面外縁部がゲート絶縁膜の上面の周囲に数１００ｎｍ程度はみ出ている形状の場合や、ゲート絶縁膜の上面外縁部がゲート電極の下面の周囲に数１００ｎｍ程度はみ出ている形状の場合を含む。以下、電界効果型トランジスタ１０の各構成要素について、詳しく説明する。
基材１１は、半導体膜１２等が形成される絶縁性の部材である。基材１１の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、図１では、一例として基材１１は平面形状が略正方形状に形成されている。
基材１１の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材やプラスチック基材等を用いることができる。ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。
又、プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。
半導体膜１２は、基材１１上の所定領域に形成されている。半導体膜１２の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、図１では、一例として半導体膜１２は平面形状がＸ方向を長手方向とする矩形状に形成されている。ソース電極１５とドレイン電極１６の間に位置する半導体膜１２は、チャネル領域となる。半導体膜１２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
半導体膜１２の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、多結晶シリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）、酸化物半導体、ペンタセン等の有機半導体等が挙げられる。これら中でも、ゲート絶縁膜１３との界面の安定性の点から、酸化物半導体を用いることが好ましい。
半導体膜１２を構成する酸化物半導体としては、例えば、ｎ型酸化物半導体を用いることができる。ｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、インジウム（Ｉｎ）、Ｚｎ、スズ（Ｓｎ）、及びＴｉの少なくとも何れかと、アルカリ土類元素、又は希土類元素とを含有することが好ましく、Ｉｎとアルカリ土類元素、又は希土類元素とを含有することがより好ましい。
アルカリ土類元素としては、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）が挙げられる。
希土類元素としては、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。
酸化インジウムは、酸素欠損量によって電子キャリア濃度が１０１８ｃｍ−３〜１０２０ｃｍ−３程度に変化する。但し、酸化インジウムは酸素欠損ができやすい性質があり、酸化物からなる半導体膜を形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類元素や希土類元素との主に２つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐと共に、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。
又、半導体膜１２を構成するｎ型酸化物半導体は、２価のカチオン、３価のカチオン、４価のカチオン、５価のカチオン、６価のカチオン、７価のカチオン、及び８価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、ドーパントの価数が、ｎ型酸化物半導体を構成する金属イオン（但し、ドーパントを除く）の価数よりも大きいことが好ましい。なお、置換ドーピングは、ｎ型ドーピングともいう。
ゲート絶縁膜１３は、半導体膜１２の一部とゲート電極１４との間に設けられている。ゲート絶縁膜１３は、ソース電極１５及びドレイン電極１６と接しない領域を有する。ゲート絶縁膜１３の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、図１では、一例としてゲート絶縁膜１３は平面形状がＹ方向を長手方向とする矩形状に形成されている。ゲート絶縁膜１３の一部は、半導体膜１２上からＹ方向に延伸して、基材１１上に直接形成されている。
ゲート絶縁膜１３は、ゲート電極１４と、半導体膜１２、ソース電極１５、及びドレイン電極１６とを絶縁するための層である。ゲート絶縁膜１３の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１０００ｎｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
ゲート絶縁膜１３は、例えば、酸化物膜である。酸化物膜は、アルカリ土類金属である第Ａ元素と、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及びランタノイドの少なくとも何れかである第Ｂ元素とを少なくとも含有し、好ましくは、Ｚｒ（ジルコニウム）及びＨｆ（ハフニウム）の少なくとも何れかである第Ｃ元素を含有し、更に必要に応じて、その他の成分を含有する。酸化物膜に含まれるアルカリ土類金属は、１種類であってもよいし、２種類以上であってもよい。
ランタノイドとしては、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。
酸化物膜は、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物それ自体で形成されることが好ましい。常誘電体アモルファス酸化物は、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができる。但し、酸化物膜の一部に結晶が含まれていてもよい。
アルカリ土類酸化物は大気中の水分や二酸化炭素と反応しやすく、容易に水酸化物や炭酸塩に変化してしまい、単独では電子デバイスへの応用には適さない。又、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイド等の単純酸化物は結晶化しやすく、リーク電流が問題となる。しかし、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドとの酸化物系は大気中において安定で且つ広範な組成領域でアモルファス膜を形成できる。Ｃｅはランタノイドの中で特異的に４価になりアルカリ土類金属との間でペロブスカイト構造の結晶を形成するため、アモルファス相を得るためには、Ｃｅを除くランタノイドであることが好ましい。
アルカリ土類金属とＧａ酸化物との間にはスピネル構造等の結晶相が存在するが、これらの結晶はペロブスカイト構造結晶と比較して、非常に高温でないと析出しない（一般には１０００℃以上）。又、アルカリ土類金属酸化物とＳｃ、Ｙ、及びＣｅを除くランタノイドからなる酸化物との間には安定な結晶相の存在が報告されておらず、高温の後工程を経てもアモルファス相からの結晶析出は希である。又、アルカリ土類金属と、Ｇａ、Ｓｃ、Ｙ、及びＣｅを除くランタノイドとの酸化物を３種類以上の金属元素で構成すると、アモルファス相は更に安定する。
酸化物膜に含まれる各々の元素の含有量は特に制限されないが、安定なアモルファス状態を取り得る組成となるように、各々の元素群から選ばれた金属元素が含まれていることが好ましい。
高誘電率膜を作製するという観点からすると、好ましくはＢａ、Ｓｒ、Ｌｕ、Ｌａ等の元素の組成比を高めることが好ましい。
本実施の形態に係る酸化物膜は、広範な組成範囲でアモルファス膜を形成することができるので、物性も広範に制御することができる。例えば、比誘電率は概ね６〜２０程度とＳｉＯ２に比較して充分高いが、組成を選択することによって用途に合わせて適切な値に調整することができる。
更に熱膨張係数は、１０−６〜１０−５である一般的な配線材料や半導体材料と同等で、熱膨張係数が１０−７台であるＳｉＯ２と比較して加熱工程を繰り返しても膜の剥離等のトラブルが少ない。特に、ａ−ＩＧＺＯ等の酸化物半導体とは良好な界面を形成する。
従って、本実施の形態に係る酸化物膜をゲート絶縁膜１３に用いることにより、高性能な半導体デバイスを得ることができる。
但し、ゲート絶縁膜１３は、第Ａ元素と、第Ｂ元素とを少なくとも含有し、好ましくは、第Ｃ元素を含有する酸化物膜には限定されない。ゲート絶縁膜１３は、例えば、Ｓｉとアルカリ土類金属とを含有する酸化物膜であってもよい。又、ゲート絶縁膜１３は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等からなる膜であってもよい。
ゲート電極１４は、ゲート絶縁膜１３上に形成されている。ゲート電極１４は、ゲート電圧を印加するための電極である。ゲート電極１４は、ゲート絶縁膜１３を介して半導体膜１２と対向している。
ゲート電極１４の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、図１では、一例としてゲート絶縁膜１３は平面形状がＹ方向を長手方向とする矩形状に形成されている。ゲート電極１４は、平面視においてゲート絶縁膜１３と略重複している。
ゲート電極１４の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の金属、これらの合金、これら金属の混合物等を用いることができる。
又、ゲート電極１４の材料として、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。又、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体等を用いてもよい。ゲート電極１４の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
ソース電極１５及びドレイン電極１６は、基材１１上に半導体膜１２と接するように形成されている。ソース電極１５及びドレイン電極１６は、半導体膜１２の一部を被覆し、チャネル領域となる所定の間隔を隔てて形成されている。ソース電極１５及びドレイン電極１６は、ゲート電極１４へのゲート電圧の印加に応じて電流を取り出すための電極である。
ソース電極１５及びドレイン電極１６の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、図１では、一例としてソース電極１５及びドレイン電極１６は各々の平面形状がＸ方向を長手方向とする矩形状に形成されている。
ソース電極１５及びドレイン電極１６の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム、金、白金、パラジウム、銀、銅、亜鉛、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物等を用いることができる。又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。ソース電極１５及びドレイン電極１６を、上記の材料の積層構造としてもよい。
ソース電極１５及びドレイン電極１６の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、ゲート絶縁膜１３の平均膜厚よりも薄く形成されている。
これにより、ソース電極１５及びドレイン電極１６がゲート電極１４と接することを防止できる。その結果、ソース電極１５とゲート電極１４との間のリーク電流、及びドレイン電極１６とゲート電極１４との間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
ゲート電極被覆層１７は、ゲート電極１４上の所定領域に、ゲート電極１４と接し、ソース電極１５やドレイン電極１６を含む電界効果型トランジスタ１０を構成する他の部位と接しないように形成されている。
ゲート電極被覆層１７は、ソース電極１５及びドレイン電極１６と同じ材料からなる層であり、ソース電極１５及びドレイン電極１６と略同一膜厚である。ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７を合わせた部分は、平面形状がＸ方向を長手方向とする矩形状に形成されている。但し、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７は、互いに離間しており、導通はしていない。
［電界効果型トランジスタの製造方法］
次に、図１に示す電界効果型トランジスタの製造方法について説明する。図２及び図３は、第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。
まず、図２（ａ）に示す工程では、ガラス基材等からなる基材１１を準備し、基材１１上の全面に半導体膜１２を形成する。基材１１の材料や厚さは、前述の通り適宜選択することができる。又、基材１１の表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
半導体膜１２を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜が挙げられる。半導体膜１２の材料や厚さは、前述の通り適宜選択することができる。
半導体膜１２を形成後、半導体膜１２上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、半導体膜１２上の所定領域を被覆するレジスト層３００（エッチングマスク）を形成する。
次に、図２（ｂ）に示す工程では、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の半導体膜１２をエッチングにより除去する。半導体膜１２は、例えば、ウェットエッチングにより除去することができる。
次に、図２（ｃ）に示す工程では、レジスト層３００を除去後、基材１１上の全面に半導体膜１２を被覆するゲート絶縁膜１３及びゲート電極１４を順次積層する。
ゲート絶縁膜１３を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜工程が挙げられる。ゲート絶縁膜１３の材料や厚さは、前述の通り適宜選択することができる。
ゲート電極１４を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスが挙げられる。ゲート電極１４の材料や厚さは、前述の通り適宜選択することができる。
ゲート絶縁膜１３及びゲート電極１４を形成後、ゲート電極１４上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、ゲート電極１４上の所定領域を被覆するレジスト層３１０（エッチングマスク）を形成する。
次に、図２（ｄ）に示す工程では、まず、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域のゲート電極１４をエッチングにより除去し、続いて、ゲート絶縁膜１３をエッチングにより除去する。
例えば、ゲート電極１４がＡｌ、Ｍｏ、Ａｌ又はＭｏの何れかを含む合金である場合には、ＰＡＮ（Phosphoric−Acetic−Nitric−acid）系のエッチング液でエッチングすることができる。ＰＡＮ系のエッチング液は、燐酸、硝酸、及び酢酸の混合液である。
又、ゲート絶縁膜１３が前述の第Ａ元素及び第Ｂ元素を少なくとも含有する酸化物膜である場合には、塩酸、シュウ酸、硝酸、燐酸、酢酸、硫酸、過酸化水素水のうち、少なくとも何れかを含むエッチング液でエッチングすることができる。
又、ゲート絶縁膜１３がＳｉを含む酸化物膜である場合には、フッ化水素酸、フッ化アンモニウム、フッ化水素アンモニウム、有機アルカリのうち、少なくとも何れかを含むエッチング液でエッチングすることができる。
なお、レジスト層３１０は、ＰＡＮ系のエッチング液に対してエッチング耐性を有している。
このように、ゲート電極１４及びゲート絶縁膜１３は、１回のマスク作製工程（レジスト層３１０を形成する工程）のみを経てエッチングすることができる。例えば、同一マスク（レジスト層３１０）を用いてエッチングすることができる。つまり、従来のように、ゲート電極１４のエッチングと、ゲート絶縁膜１３のエッチングに別々のマスクを作製する必要がない。
次に、図３（ａ）に示す工程では、レジスト層３１０を除去後、半導体膜１２においてチャネルが形成されるように、ゲート絶縁膜１３を挟んで、基材１１及び半導体膜１２を被覆するソース電極１５及びドレイン電極１６を形成する。それと同時に、ゲート電極１４上にゲート電極被覆層１７を形成する。
ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法が挙げられる。ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７の材料や厚さは、前述の通り適宜選択することができる。
ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７を形成後、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７上の所定領域を被覆するレジスト層３２０（エッチングマスク）を形成する。
次に、図３（ｂ）に示す工程では、レジスト層３２０をエッチングマスクとして、レジスト層３１０に被覆されていない領域のソース電極１５及びドレイン電極１６をエッチングにより除去する。ソース電極１５及びドレイン電極１６、例えば、ウェットエッチングにより除去することができる。なお、ゲート電極被覆層１７は、レジスト層３２０に完全に被覆されているため、エッチングされない。
次に、図３（ｃ）に示す工程では、レジスト層３２０を除去する。これにより、自己整合型であるトップゲート型の電界効果型トランジスタ１０が作製される。
このように、第１の実施の形態に係る電界効果型トランジスタ１０は、ソース電極１５及びドレイン電極１６が半導体膜１２と接するように形成されており、従来のように、層間絶縁層上に形成したソース電極及びドレイン電極をコンタクトホールを介して半導体膜１２のソース領域及びドレイン領域と接続する構造ではなく、不純物領域等の形成も不要である。そのため、電界効果型トランジスタ１０の微細化が可能となる。
又、電界効果型トランジスタ１０は、ソース電極１５及びドレイン電極１６がゲート絶縁膜１３をマスクとして自己整合的に作製される自己整合型（セルフアライン構造）である。これにより、ゲート絶縁膜１３の幅でチャネル長を制御できるため、チャネルの距離を狭くすることができ、電界効果型トランジスタ１０の微細化が可能となる。
又、電界効果型トランジスタ１０は、ゲート絶縁膜１３とゲート電極１４の平面形状が略同一であるため、寄生容量を低減することができる。その結果、電界効果型トランジスタ１０のスイッチング特性を向上することができる。
又、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いため、ソース電極１５及びドレイン電極１６がゲート電極１４と接することを防止できる。又、ソース電極１５及びドレイン電極１６の膜厚が薄いことにより、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との間に高さの差が生じるため、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との膜切れを確実に生じさせることができる。これらにより、ソース電極１５とゲート電極１４との間のリーク電流、及びドレイン電極１６とゲート電極１４との間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
又、電界効果型トランジスタ１０では、ゲート電極１４とゲート絶縁膜１３とを同一マスクでエッチングするため、電界効果型トランジスタ１０の製造工程で用いるエッチングマスクの数を従来よりも減らすことが可能となり、電界効果型トランジスタ１０の製造工程を簡略化できる。
〈第２の実施の形態〉
第２の実施の形態では、ゲート電極がオーバーハング形状である例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図４は、第２の実施の形態に係る電界効果型トランジスタを例示する断面図である。図４に示す電界効果型トランジスタ１０Ａは、ゲート電極１４がゲート電極１４Ａに置換された点が、電界効果型トランジスタ１０（図１参照）と相違する。
ゲート電極１４Ａは、オーバーハング形状である。すなわち、ゲート絶縁膜１３は、ゲート電極１４Ａよりも幅が狭い領域を有する。
図４の例では、ゲート電極１４Ａの側面は基材１１の上面に垂直であり、ゲート電極１４Ａの下面外縁部はゲート絶縁膜１３の上面の周囲にはみ出ている。すなわち、ゲート電極１４Ａの全ての領域で、ゲート電極１４Ａはゲート絶縁膜１３よりも幅が広い。オーバーハング量（図４の断面におけるゲート電極１４Ａとゲート絶縁膜１３の幅の差）は、例えば、１００〜数１００ｎｍ程度とすることができる。
但し、ゲート電極１４Ａの側面は基材１１の上面に垂直である必要はなく、ゲート絶縁膜１３側が細くなる逆テーパ形状や、ゲート絶縁膜１３側が太くなる順テーパ形状であってもよい。要は、ゲート絶縁膜１３は、ゲート電極１４Ａよりも幅が狭い領域を有していれば、如何なる形状であってもよい。
オーバーハング形状のゲート電極１４Ａは、図２（ｄ）に示す工程において、ウェットエッチングのプロセスを制御することにより、作製できる。すなわち、ウェットエッチングのプロセスを制御することにより、ゲート電極１４Ａよりも幅が狭い領域を有するゲート絶縁膜１３を作製できる。
このように、第２の実施の形態に係る電界効果型トランジスタ１０Ａは、第１の実施の形態に係る電界効果型トランジスタ１０と同様の構造であるため、電界効果型トランジスタ１０Ａの微細化が可能となる。
又、電界効果型トランジスタ１０Ａでは、ゲート電極１４Ａがオーバーハング形状であり、ゲート絶縁膜１３がゲート電極１４Ａよりも幅が狭い領域を有する。そのため、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との膜切れをより確実に生じさせることができる。その結果、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いこととの相乗効果により、ソース電極１５とゲート電極１４Ａとの間のリーク電流、及びドレイン電極１６とゲート電極１４Ａとの間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
〈第３の実施の形態〉
第３の実施の形態では、ゲート電極がアンダーカットを有する例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［電界効果型トランジスタの構造］
図５は、第３の実施の形態に係る電界効果型トランジスタを例示する断面図である。図５に示す電界効果型トランジスタ１０Ｂは、ゲート電極１４がゲート電極１４Ｂに置換された点が、電界効果型トランジスタ１０（図１参照）と相違する。
ゲート電極１４Ｂは、アンダーカットを有する。すなわち、ゲート電極１４Ｂは、ゲート絶縁膜１３よりも幅が狭い領域を有する。
図５の例では、ゲート電極１４Ｂは、導電膜１４１上に導電膜１４２が積層された積層膜である。ゲート電極１４Ｂを構成する積層膜は、ゲート絶縁膜１３に近い層ほど幅が狭い。具体的には、導電膜１４１は、導電膜１４２よりも幅が狭い。そのため、導電膜１４２の下面外縁部は導電膜１４１の上面の周囲にはみ出ている。又、導電膜１４１は、ゲート絶縁膜１３よりも幅が狭い。そのため、ゲート絶縁膜１３の上面外縁部は導電膜１４１の下面の周囲にはみ出ている。
アンダーカット量（図５の断面における導電膜１４１と導電膜１４２の幅の差）は、例えば、１００〜数１００ｎｍ程度とすることができる。
導電膜１４１の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物、金属膜以外の導電膜を用いることができる。このような材料の一例としては、アルミニウム（Ａｌ）、Ａｌ合金（Ａｌを主とした合金）、導電性を有する酸化物膜等が挙げられる。
有機アルカリ溶液としては、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ系）、水酸化２−ヒドロキシエチルトリメチルアンモニウム（ＣＨＯＬＩＮＥ系）、モノエタノールアミン等の強アルカリ溶液が挙げられる。
導電膜１４２の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４１よりも高い金属、合金、複数の金属の混合物、金属膜以外の導電膜を用いることができる。このような材料の一例としては、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物、導電性を有する酸化物膜等が挙げられる。
導電膜１４１の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。導電膜１４２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
［電界効果型トランジスタの製造方法］
電界効果型トランジスタ１０Ｂを作製するには、まず、第１の実施の形態の図２（ａ）及び図２（ｂ）と同様の工程を実行後、図６（ａ）に示す工程において、レジスト層３００を除去後、基材１１上の全面に半導体膜１２を被覆するゲート絶縁膜１３を形成し、更に、ゲート絶縁膜１３上に導電膜１４１及び導電膜１４２を順次積層する。ゲート絶縁膜１３の形成方法は前述の通りである。
導電膜１４１及び１４２を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスが挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。
ここでは、一例として、導電膜１４１の材料として有機アルカリ溶液のエッチング液でエッチング可能な材料（例えば、Ａｌ合金）を選択し、導電膜１４２の材料として有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４１よりも高い材料（例えば、Ｍｏ合金）を選択する。
導電膜１４２を形成後、導電膜１４２上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１４２上の所定領域を被覆するレジスト層３１０（エッチングマスク）を形成する。
次に、図６（ｂ）に示す工程では、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域の導電膜１４２をエッチングにより除去する。導電膜１４１に対して導電膜１４２の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３１０に被覆されていない領域において、導電膜１４１を殆どエッチングせずに、導電膜１４２のみをエッチングして除去できる。導電膜１４１及び導電膜１４２のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３１０は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図６（ｃ）に示す工程では、導電膜１４２に被覆されていない領域の導電膜１４１をエッチングにより除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３１０は有機アルカリ溶液に可溶である。これに対して、導電膜１４２は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３１０が溶解しても、導電膜１４２をマスクとして、導電膜１４１を所望の形状にエッチングすることができる。なお、レジスト層３１０は徐々に溶解するが、図６（ｃ）では、レジスト層３１０が完全に溶解した状態を図示している。導電膜１４１をエッチングした後、ゲート電極１４Ｂをマスクとして、ゲート絶縁膜１３をエッチングする。
なお、図６（ｃ）に示す工程では導電膜１４２がエッチングマスクとして機能するため、例えば、図６（ｂ）に示す工程の後、予めレジスト層３１０を除去し、その後、導電膜１４２をエッチングマスクとして導電膜１４１をエッチングする工程としてもよい。
図６（ｃ）に示す工程において、ウェットエッチングのプロセス（エッチング時間等）を制御することにより、導電膜１４１の幅を導電膜１４２の幅よりも狭くすることができる。すなわち、アンダーカット（図６（ｃ）の断面における導電膜１４１と導電膜１４２の幅の差）を生じさせることができる。
このように、ゲート電極１４Ｂ及びゲート絶縁膜１３は、１回のマスク作製工程（レジスト層３１０を形成する工程）のみを経てエッチングすることができる。つまり、従来のように、ゲート電極１４Ｂのエッチングと、ゲート絶縁膜１３のエッチングに別々のマスクを作製する必要がない。
なお、本明細書では、１回のマスク作製工程のみを経てエッチングすることを、『同一マスクを用いたエッチング』と表現する場合がある。つまり、『同一マスクを用いたエッチング』は、同一のレジスト層をエッチングマスクとして複数層をエッチングする場合と、エッチングの途中でレジスト層が溶解した場合に上層をマスクとして下層をエッチングする場合を含む。
図６（ｃ）に示す工程の後、図３（ａ）〜図３（ｃ）と同様の工程を実行することで、図５に示す自己整合型であるトップゲート型の電界効果型トランジスタ１０Ｂが作製される。
このように、第３の実施の形態に係る電界効果型トランジスタ１０Ｂは、第１の実施の形態に係る電界効果型トランジスタ１０と同様の構造であるため、電界効果型トランジスタ１０Ｂの微細化が可能となる。
又、電界効果型トランジスタ１０Ｂでは、ゲート電極１４Ｂがアンダーカットを有するため、ゲート電極１４Ｂのアンダーカットの部分には、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７をスパッタで形成する場合に、スパッタの粒子が到達し難い。これにより、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との膜切れをより確実に生じさせることができる。その結果、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いこととの相乗効果により、ソース電極１５とゲート電極１４Ｂとの間のリーク電流、及びドレイン電極１６とゲート電極１４Ｂとの間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
但し、電界効果型トランジスタ１０Ｂでは、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いことは必須ではない。電界効果型トランジスタ１０Ｂでは、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚と最上層を除くゲート電極１４Ｂの膜厚とを合計した膜厚（すなわち、ゲート絶縁膜１３の膜厚＋導電膜１４１の膜厚）よりも薄ければよい。これにより、ゲート電極１４Ｂとソース電極１５及びドレイン電極１６との接触を防止できる。
〈第４の実施の形態〉
第４の実施の形態では、ゲート電極がアンダーカットを有する他の例を示す。なお、第４の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［電界効果型トランジスタの構造］
図７は、第４の実施の形態に係る電界効果型トランジスタを例示する断面図である。図７に示す電界効果型トランジスタ１０Ｃは、ゲート電極１４がゲート電極１４Ｃに置換された点が、電界効果型トランジスタ１０（図１参照）と相違する。
ゲート電極１４Ｃは、アンダーカットを有する。すなわち、ゲート電極１４Ｃは、ゲート絶縁膜１３よりも幅が狭い領域を有する。
図７の例では、ゲート電極１４Ｃは、導電膜１４１上に導電膜１４２及び導電膜１４３が順次積層された積層膜である。ゲート電極１４Ｃを構成する積層膜は、ゲート絶縁膜１３に近い層ほど幅が狭い。具体的には、導電膜１４１は、導電膜１４２よりも幅が狭い。そのため、導電膜１４２の下面外縁部は導電膜１４１の上面の周囲にはみ出ている。導電膜１４２は、導電膜１４３よりも幅が狭い。そのため、導電膜１４３の下面外縁部は導電膜１４２の上面の周囲にはみ出ている。又、導電膜１４１は、ゲート絶縁膜１３よりも幅が狭い。そのため、ゲート絶縁膜１３の上面外縁部は導電膜１４１の下面の周囲にはみ出ている。
アンダーカット量（図７の断面における導電膜１４１と導電膜１４２の幅の差）は、例えば、１００〜数１００ｎｍ程度とすることができる。又、アンダーカット量（図７の断面における導電膜１４２と導電膜１４３の幅の差）は、例えば、１００〜数１００ｎｍ程度とすることができる。
導電膜１４１及び１４２の材料や厚さは、前述の通りである。導電膜１４３の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４２よりも高い金属、合金、複数の金属の混合物、金属膜以外の導電膜を用いることができる。このような材料の一例としては、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物、導電性を有する酸化物膜等が挙げられる。導電膜１４３の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
［電界効果型トランジスタの製造方法］
電界効果型トランジスタ１０Ｃを作製するには、まず、第１の実施の形態の図２（ａ）及び図２（ｂ）と同様の工程を実行後、図８（ａ）に示す工程において、レジスト層３００を除去後、基材１１上の全面に半導体膜１２を被覆するゲート絶縁膜１３を形成し、更に、ゲート絶縁膜１３上に導電膜１４１、導電膜１４２、及び１４３を順次積層する。ゲート絶縁膜１３の形成方法は前述の通りである。導電膜１４３の形成方法は導電膜１４１及び１４２の形成方法と同様とすることができる。
ここでは、一例として、導電膜１４１の材料として有機アルカリ溶液のエッチング液でエッチング可能な材料（例えば、Ａｌ合金）を選択し、導電膜１４２の材料として有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４１よりも高い材料（例えば、Ｍｏ合金）を選択する。又、導電膜１４３の材料として有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４２よりも高い材料（例えば、Ｔｉ）を選択する。
導電膜１４３を形成後、導電膜１４３上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１４３上の所定領域を被覆するレジスト層３１０（エッチングマスク）を形成する。
次に、図８（ｂ）に示す工程では、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域の導電膜１４３をエッチングにより除去する。導電膜１４２に対して導電膜１４３の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３１０に被覆されていない領域において、導電膜１４２を殆どエッチングせずに、導電膜１４３のみをエッチングして除去できる。導電膜１４２及び導電膜１４３のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３１０は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図８（ｃ）に示す工程では、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域の導電膜１４２をエッチングにより除去する。導電膜１４１に対して導電膜１４２の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３１０に被覆されていない領域において、導電膜１４１を殆どエッチングせずに、導電膜１４２のみをエッチングして除去できる。導電膜１４１及び導電膜１４２のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３１０は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図８（ｄ）に示す工程では、導電膜１４２及び１４３に被覆されていない領域の導電膜１４１をエッチングにより除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３１０は有機アルカリ溶液に可溶である。これに対して、導電膜１４２及び１４３は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３１０が溶解しても、導電膜１４２及び１４３をマスクとして、導電膜１４１を所望の形状にエッチングすることができる。なお、レジスト層３１０は徐々に溶解するが、図８（ｄ）では、レジスト層３１０が完全に溶解した状態を図示している。導電膜１４１をエッチングした後、ゲート電極１４Ｃをマスクとして、ゲート絶縁膜１３をエッチングする。
なお、図８（ｄ）に示す工程では導電膜１４２及び１４３がエッチングマスクとして機能するため、例えば、図８（ｂ）又は図８（ｃ）に示す工程の後、予めレジスト層３１０を除去し、その後、導電膜１４２及び１４３をエッチングマスクとして導電膜１４１をエッチングする工程としてもよい。
図８（ｄ）に示す工程において、ウェットエッチングのプロセス（エッチング時間等）を制御することにより、導電膜１４２の幅を導電膜１４３の幅よりも狭く、導電膜１４１の幅を導電膜１４２の幅よりも更に狭くすることができる。すなわち、トータルのアンダーカット（図８（ｄ）の断面における導電膜１４１と導電膜１４３の幅の差）を大きくすることができる。
このように、ゲート電極１４Ｃ及びゲート絶縁膜１３は、１回のマスク作製工程（レジスト層３１０を形成する工程）のみを経てエッチングすることができる。つまり、従来のように、ゲート電極１４Ｃのエッチングと、ゲート絶縁膜１３のエッチングに別々のマスクを作製する必要がない。
図８（ｄ）に示す工程の後、図３（ａ）〜図３（ｃ）と同様の工程を実行することで、図７に示す自己整合型であるトップゲート型の電界効果型トランジスタ１０Ｃが作製される。
このように、第４の実施の形態に係る電界効果型トランジスタ１０Ｃは、第１の実施の形態に係る電界効果型トランジスタ１０と同様の構造であるため、電界効果型トランジスタ１０Ｃの微細化が可能となる。
又、電界効果型トランジスタ１０Ｃでは、ゲート電極１４Ｃを３層構造としたことにより、２層構造のゲート電極１４Ｂよりも各層のエッチング条件を調整し易くなるため、電界効果型トランジスタ１０Ｂよりもアンダーカット量を大きくすることができる。そのため、ゲート電極１４Ｃのアンダーカットの部分には、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７をスパッタで形成する場合に、スパッタの粒子がいっそう到達し難い。
これにより、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との膜切れをいっそう確実に生じさせることができる。その結果、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いこととの相乗効果により、ソース電極１５とゲート電極１４Ｃとの間のリーク電流、及びドレイン電極１６とゲート電極１４Ｃとの間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
但し、電界効果型トランジスタ１０Ｃでは、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いことは必須ではない。電界効果型トランジスタ１０Ｃでは、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚と最上層を除くゲート電極１４Ｃの膜厚とを合計した膜厚（すなわち、ゲート絶縁膜１３の膜厚＋導電膜１４１の膜厚＋導電膜１４２の膜厚）よりも薄ければよい。これにより、ゲート電極１４Ｃとソース電極１５及びドレイン電極１６との接触を防止できる。
〈第５の実施の形態〉
第５の実施の形態では、ゲート電極が二層構造で上側の電極層のパターン幅が下側の電極層のパターン幅より狭い例を示す。なお、第５の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［電界効果型トランジスタの構造］
図９は、第５の実施の形態に係る電界効果型トランジスタを例示する断面図である。図９に示す電界効果型トランジスタ１０Ｄは、ゲート電極１４がゲート電極１４Ｄに置換された点が、電界効果型トランジスタ１０（図１参照）と相違する。
ゲート電極１４Ｄは、二層の電極層を有する。図９の例では、ゲート電極１４Ｄは、導電膜１４１上に導電膜１４２が積層された積層膜である。ゲート電極１４Ｄを構成する積層膜は、ゲート絶縁膜１３に近い層ほど幅が広い。具体的には、導電膜１４１は、導電膜１４２よりも幅が広い。そのため、導電膜１４１の上面外縁部は導電膜１４２の下面の周囲にはみ出ている。
導電膜１４１の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、有機アルカリ溶液のエッチング液でエッチング可能な金属、合金、複数の金属の混合物、金属膜以外の導電膜を用いることができる。このような材料の一例としては、アルミニウム（Ａｌ）、Ａｌ合金（Ａｌを主とした合金）、導電性を有する酸化物膜等が挙げられる。
有機アルカリ溶液としては、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ系）、水酸化２−ヒドロキシエチルトリメチルアンモニウム（ＣＨＯＬＩＮＥ系）、モノエタノールアミン等の強アルカリ溶液が挙げられる。
導電膜１４２の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４１よりも高い金属、合金、複数の金属の混合物、金属膜以外の導電膜を用いることができる。このような材料の一例としては、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物、導電性を有する酸化物膜等が挙げられる。
導電膜１４１の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。導電膜１４２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
［電界効果型トランジスタの製造方法］
電界効果型トランジスタ１０Ｄを作製するには、まず、第１の実施の形態の図２（ａ）及び図２（ｂ）と同様の工程を実行後、レジスト層３００を除去する。そして、図６（ａ）に示す工程において、基材１１上の全面に半導体膜１２を被覆するゲート絶縁膜１３を形成し、更に、ゲート絶縁膜１３上に導電膜１４１及び導電膜１４２を順次積層する。ゲート絶縁膜１３の形成方法は前述の通りである。
導電膜１４１及び１４２を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスが挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。
ここでは、一例として、導電膜１４１の材料として有機アルカリ溶液のエッチング液でエッチング可能な材料（例えば、Ａｌ合金）を選択し、導電膜１４２の材料として有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４１よりも高い材料（例えば、Ｍｏ合金）を選択する。
導電膜１４２を形成後、導電膜１４２上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１４２上の所定領域を被覆するレジスト層３１０（エッチングマスク）を形成する。
次に、図６（ｂ）に示す工程では、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域の導電膜１４２をエッチングにより除去する。導電膜１４１に対して導電膜１４２の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３１０に被覆されていない領域において、導電膜１４１を殆どエッチングせずに、導電膜１４２のみをエッチングして除去できる。導電膜１４１及び導電膜１４２のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３１０は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図６（ｃ）に示す工程では、導電膜１４２に被覆されていない領域の導電膜１４１をエッチングにより除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３１０は有機アルカリ溶液に可溶である。これに対して、導電膜１４２は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３１０が溶解しても、導電膜１４２をマスクとして、導電膜１４１を所望の形状にエッチングすることができる。なお、レジスト層３１０は徐々に溶解するが、図６（ｃ）では、レジスト層３１０が完全に溶解した状態を図示している。導電膜１４１をエッチングした後、ゲート電極１４Ｄをマスクとして、ゲート絶縁膜１３をエッチングする。
なお、図６（ｃ）に示す工程では導電膜１４２がエッチングマスクとして機能するため、例えば、図６（ｂ）に示す工程の後、予めレジスト層３１０を除去し、その後、導電膜１４２をエッチングマスクとして導電膜１４１をエッチングする工程としてもよい。
このように、ゲート電極１４Ｄ及びゲート絶縁膜１３は、１回のマスク作製工程（レジスト層３１０を形成する工程）のみを経てエッチングすることができる。つまり、従来のように、ゲート電極１４Ｄのエッチングと、ゲート絶縁膜１３のエッチングに別々のマスクを作製する必要がない。
図６（ｃ）に示す工程の後、図３（ａ）〜図３（ｃ）と同様の工程を実行することで、図９に示す自己整合型であるトップゲート型の電界効果型トランジスタ１０Ｄが作製される。
このように、第５の実施の形態に係る電界効果型トランジスタ１０Ｄは、第１の実施の形態に係る電界効果型トランジスタ１０と同様の構造であるため、電界効果型トランジスタ１０Ｄの微細化が可能となる。
又、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いため、ソース電極１５及びドレイン電極１６がゲート電極１４Ｄと接することを防止できる。又、ソース電極１５及びドレイン電極１６の膜厚が薄いことにより、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との間に高さの差が生じるため、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との膜切れを確実に生じさせることができる。これらにより、ソース電極１５とゲート電極１４Ｄとの間のリーク電流、及びドレイン電極１６とゲート電極１４Ｄとの間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
〈第６の実施の形態〉
第６の実施の形態では、ゲート電極が三層構造で中央の電極層がアンダーカットを有する他の例を示す。なお、第６の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［電界効果型トランジスタの構造］
図１０は、第６の実施の形態に係る電界効果型トランジスタを例示する断面図である。図１０に示す電界効果型トランジスタ１０Ｅは、ゲート電極１４がゲート電極１４Ｅに置換された点が、電界効果型トランジスタ１０（図１参照）と相違する。
ゲート電極１４Ｅは三層構造で中央の電極層がアンダーカットを有する。図１０の例では、ゲート電極１４Ｅは、導電膜１４１上に導電膜１４２及び導電膜１４３が順次積層された積層膜である。ゲート電極１４Ｅを構成する積層膜は、導電膜１４２の幅が導電膜１４１及び導電膜１４３の各々の幅よりも狭い。
アンダーカット量（図１０の断面における導電膜１４２と導電膜１４３の幅の差）は、例えば、１００〜数１００ｎｍ程度とすることができる。
導電膜１４１及び１４２の材料や厚さは、前述の通りである。導電膜１４３の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４２よりも高い金属、合金、複数の金属の混合物、金属膜以外の導電膜を用いることができる。このような材料の一例としては、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物、導電性を有する酸化物膜等が挙げられる。導電膜１４３の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。
［電界効果型トランジスタの製造方法］
電界効果型トランジスタ１０Ｅを作製するには、まず、第１の実施の形態の図２（ａ）及び図２（ｂ）と同様の工程を実行後、レジスト層３００を除去する。そして、図８（ａ）に示す工程において、基材１１上の全面に半導体膜１２を被覆するゲート絶縁膜１３を形成し、更に、ゲート絶縁膜１３上に導電膜１４１、導電膜１４２、及び１４３を順次積層する。ゲート絶縁膜１３の形成方法は前述の通りである。導電膜１４３の形成方法は導電膜１４１及び１４２の形成方法と同様とすることができる。
ここでは、一例として、導電膜１４１の材料として有機アルカリ溶液のエッチング液でエッチング可能な材料（例えば、Ａｌ合金）を選択し、導電膜１４２の材料として有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４１よりも高い材料（例えば、Ｍｏ合金）を選択する。又、導電膜１４３の材料として有機アルカリ溶液に対してエッチング耐性を有しており、かつ、所定のエッチング液に対するエッチングレートが導電膜１４２よりも高い材料（例えば、Ｔｉ）を選択する。
導電膜１４３を形成後、導電膜１４３上の全面に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１４３上の所定領域を被覆するレジスト層３１０（エッチングマスク）を形成する。
次に、図８（ｂ）に示す工程では、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域の導電膜１４３をエッチングにより除去する。導電膜１４２に対して導電膜１４３の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３１０に被覆されていない領域において、導電膜１４２を殆どエッチングせずに、導電膜１４３のみをエッチングして除去できる。導電膜１４２及び導電膜１４３のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３１０は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図８（ｃ）に示す工程では、レジスト層３１０をエッチングマスクとして、レジスト層３１０に被覆されていない領域の導電膜１４２をエッチングにより除去する。導電膜１４１に対して導電膜１４２の方がエッチングレートが高いエッチング液でエッチングを行うことにより、レジスト層３１０に被覆されていない領域において、導電膜１４１を殆どエッチングせずに、導電膜１４２のみをエッチングして除去できる。導電膜１４１及び導電膜１４２のエッチングレート比は１：１０以上とすることが好ましい。なお、レジスト層３１０は、この工程で用いるエッチング液に対してエッチング耐性を有している。
次に、図８（ｄ）に示す工程では、導電膜１４２及び１４３に被覆されていない領域の導電膜１４１をエッチングにより除去する。この工程では、エッチング液として有機アルカリ溶液を用いるが、レジスト層３１０は有機アルカリ溶液に可溶である。これに対して、導電膜１４２及び１４３は有機アルカリ溶液に対してエッチング耐性を有している。そのため、レジスト層３１０が溶解しても、導電膜１４２及び１４３をマスクとして、導電膜１４１を所望の形状にエッチングすることができる。なお、レジスト層３１０は徐々に溶解するが、図８（ｄ）では、レジスト層３１０が完全に溶解した状態を図示している。導電膜１４１をエッチングした後、ゲート電極１４Ｅをマスクとして、ゲート絶縁膜１３をエッチングする。
なお、図８（ｄ）に示す工程では導電膜１４２及び１４３がエッチングマスクとして機能するため、例えば、図８（ｂ）又は図８（ｃ）に示す工程の後、予めレジスト層３１０を除去し、その後、導電膜１４２及び１４３をエッチングマスクとして導電膜１４１をエッチングする工程としてもよい。
このように、ゲート電極１４Ｅ及びゲート絶縁膜１３は、１回のマスク作製工程（レジスト層３１０を形成する工程）のみを経てエッチングすることができる。つまり、従来のように、ゲート電極１４Ｅのエッチングと、ゲート絶縁膜１３のエッチングに別々のマスクを作製する必要がない。
図８（ｄ）に示す工程の後、図３（ａ）〜図３（ｃ）と同様の工程を実行することで、図１０に示す自己整合型であるトップゲート型の電界効果型トランジスタ１０Ｅが作製される。
このように、第６の実施の形態に係る電界効果型トランジスタ１０Ｅは、第１の実施の形態に係る電界効果型トランジスタ１０と同様の構造であるため、電界効果型トランジスタ１０Ｅの微細化が可能となる。
又、ソース電極１５及びドレイン電極１６の膜厚が、ゲート絶縁膜１３の膜厚よりも薄いため、ソース電極１５及びドレイン電極１６がゲート電極１４Ｅと接することを防止できる。又、ソース電極１５及びドレイン電極１６の膜厚が薄いことにより、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との間に高さの差が生じるため、ソース電極１５及びドレイン電極１６とゲート電極被覆層１７との膜切れを確実に生じさせることができる。これらにより、ソース電極１５とゲート電極１４Ｅとの間のリーク電流、及びドレイン電極１６とゲート電極１４Ｅとの間のリーク電流を抑制することが可能となり、良好なトランジスタ特性を得ることができる。
〈実施例１〉
実施例１では、図４に示すトップゲート型の電界効果型トランジスタを、図２及び図３に示した製造工程により作製した。
まず、０．１ｍｏｌ（３５．４８８ｇ）の硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）を秤量し、エチレングリコールモノメチルエーテル１００ｍＬに溶解し、Ａ液とした。０．０２ｍｏｌ（７．５０３ｇ）の硝酸アルミニウム（Ａｌ（ＮＯ３）３・９Ｈ２Ｏ）を秤量し、エチレングリコールモノメチルエーテル１００ｍＬに溶解し、Ｂ液とした。０．００５ｍｏｌ（１．２１１ｇ）の酸化レニウム（Ｒｅ２Ｏ７）を秤量し、エチレングリコールモノメチルエーテル５００ｍＬに溶解し、Ｃ液とした。
Ａ液１９９．９ｍＬ、Ｂ液５０ｍＬ、及びＣ液１０ｍＬと、エチレングリコールモノメチルエーテル１６０．１ｍＬ、及び１，２−プロパンジオール４２０ｍＬとを室温で混合撹拌し、ｎ型酸化物半導体製造用塗布液を作製した。次に、基材１１上に上記のｎ型酸化物半導体製造用塗布液をインクジェット法で塗布し、３００℃において１時間大気中で焼成した。得られた半導体膜１２の膜厚は、５０ｎｍであった。次に、半導体膜１２上にマスクとなるレジスト層３００を形成し、フォトリソグラフィとエッチングにより、半導体膜１２をパターニングした。
次に、トルエン１ｍＬに、２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７％、Ｗａｋｏ １２２−０３３７１、株式会社ワコーケミカル製）１．１０ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．３０ｍＬとを混合し、ゲート絶縁膜形成用塗布液を得た。
次に、ゲート絶縁膜形成用塗布液０．４ｍＬを基材１１及び半導体膜１２上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、ゲート絶縁膜１３として酸化物膜を形成した。ゲート絶縁膜１３の平均膜厚は、約１１０ｎｍであった。
次に、ゲート絶縁膜１３上に、ゲート電極１４として、スパッタリング法によりＡｌ合金膜を形成した。次に、ゲート電極１４上にマスクとなるレジスト層３１０を形成し、フォトリソグラフィとエッチングにより、ゲート絶縁膜１３及びゲート電極１４をパターニングした。この際、エッチングプロセスを調整することにより、ゲート電極１４を図４に示すオーバーハング形状とした。
次に、ソース電極１５及びドレイン電極１６として、スパッタリング法によりＡｌ合金膜を形成した。ゲート電極１４上に、ソース電極１５及びドレイン電極１６と同じ材料からなるゲート電極被覆層１７が、ソース電極１５及びドレイン電極１６と略同一膜厚で形成された。次に、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７上にマスクとなるレジスト層３２０を形成し、フォトリソグラフィとエッチングにより、ソース電極１５及びドレイン電極１６をパターニングした。
そして、レジスト層３２０を除去することにより、自己整合型であるトップゲート型の電界効果型トランジスタが作製された。
〈実施例２〉
実施例２では、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７として、スパッタリング法によりＭｏ合金膜を形成した以外は実施例１と同様にして、図４に示すトップゲート型の電界効果型トランジスタを、図２及び図３に示した製造工程により作製した。
〈実施例３〉
実施例３では、半導体膜１２として、スパッタリング法によりＭｇ-Ｉｎ系酸化物を形成した以外は実施例１と同様にして、図４に示すトップゲート型の電界効果型トランジスタを、図２及び図３に示した製造工程により作製した。
具体的には、ガラスからなる基材１１上に、Ｉｎ系酸化物半導体膜（半導体層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。酸素流量比を調整することにより、酸化物半導体膜中の酸素量を制御し、電子キャリア濃度を制御した。得られた酸化物半導体膜（半導体層）の膜厚は、５０ｎｍであった。
〈実施例４〉
実施例４では、ＣＶＤ法によりＳｉＯ２膜からなるゲート絶縁膜１３を形成した以外は実施例１と同様にして、図４に示すトップゲート型の電界効果型トランジスタを、図２及び図３に示した製造工程により作製した。
〈比較例１〉
比較例１では、ソース電極１５、ドレイン電極１６、及びゲート電極被覆層１７の膜厚をゲート絶縁膜１３の膜厚よりも厚く形成した以外は実施例１と同様にして、図４に示すトップゲート型の電界効果型トランジスタを、図２及び図３に示した製造工程により作製した。
〈比較例２〉
比較例２では、実施例１と同様にしてゲート絶縁膜１３を形成後、ゲート絶縁膜１３上に第１のマスクを形成し、フォトリソグラフィとエッチングにより、ゲート絶縁膜１３をパターニングした。次に、第１のマスクを除去し、パターニングされたゲート絶縁膜１３上に、実施例１と同様にしてゲート電極１４を形成後、ゲート電極１４上に第２のマスクを形成し、フォトリソグラフィとエッチングにより、ゲート電極１４をパターニングした。これ以外は実施例１と同様にして、図４に示すトップゲート型の電界効果型トランジスタを、図２及び図３に示した製造工程により作製した。
〈電界効果型トランジスタの評価〉
実施例１〜４、並びに比較例１及び２で得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００）を用いて、トランジスタ性能評価を実施した。具体的には、ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−１５Ｖから＋１５Ｖに変化させてソース／ドレイン電流Ｉｄｓ及びゲート電流｜Ｉｇ｜のリーク（Ｉｇリーク）を測定し、電流−電圧特性を評価した。評価結果を、電界効果型トランジスタの製造の際に使用したマスク数と共に表１に示す。
Figure 2018157206
 表１に示すように、実施例１〜４、比較例２で作製した電界効果型トランジスタでは、Ｉｇリークは問題ない値であったが、比較例１で作製した電界効果型トランジスタでは、Ｉｇリークは許容値を超えていた。又、比較例２では、Ｉｇリークは問題ない値であったが、マスク数が４枚必要となり、マスク数が３枚である実施例１〜４と比べて電界効果型トランジスタの製造工程が複雑化する点で好ましくない。
又、トランジスタ性能評価の結果、図１１に示すように、絶縁性が維持され、良好なトランジスタ特性が得られた。なお、図１１は、実施例１で作製した電界効果型トランジスタのトランジスタ特性であり、実施例２〜４で作製した電界効果型トランジスタのトランジスタ特性もほぼ同様であった。
〈第７の実施の形態〉
第７の実施の形態では、第１の実施の形態に係る電界効果型トランジスタを用いた表示素子、表示装置、及びシステムの例を示す。なお、第７の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
（表示素子）
第７の実施の形態に係る表示素子は、少なくとも、光制御素子と、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。
駆動回路としては、第１の実施の形態に係る電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
第７の実施の形態に係る表示素子は、第１の実施の形態に係る電界効果型トランジスタを有しているため、電界効果型トランジスタの微細化が可能となる。そのため、表示素子を小型化することができる。
又、第１の実施の形態に係る電界効果型トランジスタは、寄生容量の低減によるスイッチング特性の向上や、リーク電流の抑制による良好なトランジスタ特性の実現が可能であるため、第７の実施の形態に係る表示素子は高品質の表示を行うことできる。
（表示装置）
第７の実施の形態に係る表示装置は、少なくとも、第７の実施の形態に係る複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。複数の表示素子としては、マトリックス状に配置された複数の第７の実施の形態に係る表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
第７の実施の形態に係る表示装置は、第１の実施の形態に係る電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。
（システム）
第７の実施の形態に係るシステムは、少なくとも、第７の実施の形態に係る表示装置と、画像データ作成装置とを有する。画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを前記表示装置に出力する。
システムは、第７の実施の形態に係る表示装置を備えているため、画像情報を高精細に表示することが可能となる。
以下、第７の実施の形態に係る表示素子、表示装置、及びシステムについて、具体的に説明する。
図１２には、第７の実施の形態に係るシステムとしてのテレビジョン装置５００の概略構成が示されている。なお、図１２における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
第７の実施の形態に係るテレビジョン装置５００は、主制御装置５０１、チューナ５０３、ＡＤコンバータ（ＡＤＣ）５０４、復調回路５０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ５０６、音声デコーダ５１１、ＤＡコンバータ（ＤＡＣ）５１２、音声出力回路５１３、スピーカ５１４、映像デコーダ５２１、映像・ＯＳＤ合成回路５２２、映像出力回路５２３、表示装置５２４、ＯＳＤ描画回路５２５、メモリ５３１、操作装置５３２、ドライブインターフェース（ドライブＩＦ）５４１、ハードディスク装置５４２、光ディスク装置５４３、ＩＲ受光器５５１、及び通信制御装置５５２等を備えている。
主制御装置５０１は、テレビジョン装置５００の全体を制御し、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭ等から構成されている。フラッシュＲＯＭには、ＣＰＵにて解読可能なコードで記述されたプログラム、及びＣＰＵでの処理に用いられる各種データ等が格納されている。又、ＲＡＭは、作業用のメモリである。
チューナ５０３は、アンテナ６１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ＡＤＣ５０４は、チューナ５０３の出力信号（アナログ情報）をデジタル情報に変換する。復調回路５０５は、ＡＤＣ５０４からのデジタル情報を復調する。
ＴＳデコーダ５０６は、復調回路５０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。音声デコーダ５１１は、ＴＳデコーダ５０６からの音声情報をデコードする。ＤＡコンバータ（ＤＡＣ）５１２は、音声デコーダ５１１の出力信号をアナログ信号に変換する。
音声出力回路５１３は、ＤＡコンバータ（ＤＡＣ）５１２の出力信号をスピーカ５１４に出力する。映像デコーダ５２１は、ＴＳデコーダ５０６からの映像情報をデコードする。映像・ＯＳＤ合成回路５２２は、映像デコーダ５２１の出力信号とＯＳＤ描画回路５２５の出力信号を合成する。
映像出力回路５２３は、映像・ＯＳＤ合成回路５２２の出力信号を表示装置５２４に出力する。ＯＳＤ描画回路５２５は、表示装置５２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置５３２やＩＲ受光器５５１からの指示に応じて表示情報が含まれる信号を生成する。
メモリ５３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。操作装置５３２は、例えばコントロールパネル等の入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置５０１に通知する。ドライブＩＦ５４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。
ハードディスク装置５４２は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録すると共に、ハードディスクに記録されているデータを再生する。光ディスク装置５４３は、光ディスク（例えば、ＤＶＤ）にデータを記録すると共に、光ディスクに記録されているデータを再生する。
ＩＲ受光器５５１は、リモコン送信機６２０からの光信号を受信し、主制御装置５０１に通知する。通信制御装置５５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
表示装置５２４は、一例として図１３に示されるように、表示器７００、及び表示制御装置７８０を有している。表示器７００は、一例として図１４に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子７０２がマトリックス状に配置されたディスプレイ７１０を有している。
又、ディスプレイ７１０は、一例として図１５に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・・・、Ｘｎ−２、Ｘｎ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）を有している。そして、走査線とデータ線とによって、表示素子７０２を特定することができる。
各表示素子７０２は、一例として図１６に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子７５０と、この有機ＥＬ素子７５０を発光させるためのドライブ回路７２０とを有している。すなわち、ディスプレイ７１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。又、ディスプレイ７１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
有機ＥＬ素子７５０は、一例として図１７に示されるように、有機ＥＬ薄膜層７４０と、陰極７１２と、陽極７１４とを有している。
有機ＥＬ素子７５０は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機ＥＬ素子７５０と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機ＥＬ素子７５０が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２等の導電性を有する透明な酸化物が用いられる。
有機ＥＬ素子７５０において、陰極７１２には、アルミニウム（Ａｌ）が用いられている。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等を用いても良い。陽極７１４には、ＩＴＯが用いられている。なお、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ等の導電性を有する酸化物、銀（Ａｇ）−ネオジウム（Ｎｄ）合金等を用いても良い。
有機ＥＬ薄膜層７４０は、電子輸送層７４２と発光層７４４と正孔輸送層７４６とを有している。そして、電子輸送層７４２に陰極７１２が接続され、正孔輸送層７４６に陽極７１４が接続されている。陽極７１４と陰極７１２との間に所定の電圧を印加すると発光層７４４が発光する。
又、図１６に示すように、ドライブ回路７２０は、２つの電界効果型トランジスタ８１０及び８２０、コンデンサ８３０を有している。電界効果型トランジスタ８１０は、スイッチ素子として動作する。ゲート電極Ｇは、所定の走査線に接続され、ソース電極Ｓは、所定のデータ線に接続されている。又、ドレイン電極Ｄは、コンデンサ８３０の一方の端子に接続されている。
コンデンサ８３０は、電界効果型トランジスタ８１０の状態、すなわちデータを記憶しておくためのものである。コンデンサ８３０の他方の端子は、所定の電流供給線に接続されている。
電界効果型トランジスタ８２０は、有機ＥＬ素子７５０に大きな電流を供給するためのものである。ゲート電極Ｇは、電界効果型トランジスタ８１０のドレイン電極Ｄと接続されている。そして、ドレイン電極Ｄは、有機ＥＬ素子７５０の陽極７１４に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ８１０が「オン」状態になると、電界効果型トランジスタ８２０によって、有機ＥＬ素子７５０は駆動される。
表示制御装置７８０は、一例として図１８に示されるように、画像データ処理回路７８２、走査線駆動回路７８４、及びデータ線駆動回路７８６を有している。
画像データ処理回路７８２は、映像出力回路５２３の出力信号に基づいて、ディスプレイ７１０における複数の表示素子７０２の輝度を判断する。走査線駆動回路７８４は、画像データ処理回路７８２の指示に応じてｎ本の走査線に個別に電圧を印加する。データ線駆動回路７８６は、画像データ処理回路７８２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
以上の説明から明らかなように、本実施の形態に係るテレビジョン装置５００では、映像デコーダ５２１と映像・ＯＳＤ合成回路５２２と映像出力回路５２３とＯＳＤ描画回路５２５とによって画像データ作成装置が構成されている。
又、上記においては、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。
例えば、光制御素子が液晶素子の場合は、上記ディスプレイ７１０として、液晶ディスプレイ用いる。この場合においては、図１９に示されるように、表示素子７０３における電流供給線は不要となる。
又、この場合では、一例として図２０に示されるように、ドライブ回路７３０は、図１６に示される電界効果型トランジスタ（８１０、８２０）と同様な１つの電界効果型トランジスタ８４０のみで構成することができる。電界効果型トランジスタ８４０では、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。又、ドレイン電極Ｄが液晶素子７７０の画素電極、及びコンデンサ７６０に接続されている。なお、図２０における符号７６２、７７２は、それぞれコンデンサ７６０、液晶素子７７０の対向電極（コモン電極）である。
又、駆動回路は、第１の実施の形態に係る電界効果型トランジスタに代えて、第２〜第４の実施の形態に係る電界効果型トランジスタを有してもよい。
又、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記表示装置５２４を備えていれば良い。例えば、コンピュータ（パソコンを含む）と表示装置５２４とが接続されたコンピュータシステムであっても良い。
又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に表示装置５２４を用いることができる。又、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に表示装置５２４を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に表示装置５２４を用いることができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１０、１０Ａ、１０Ｂ、１０Ｃ 電界効果型トランジスタ
１１ 基材
１２ 半導体膜
１３ ゲート絶縁膜
１４、１４Ａ、１４Ｂ、１４Ｃ ゲート電極
１５ ソース電極
１６ ドレイン電極
１７ ゲート電極被覆層
１４１、１４２、１４３ 導電膜
特開２０１３−１７５７１０号公報

Claims (15)

  1. 基材上に形成された半導体膜と、
    前記半導体膜上の一部に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体膜と接するように形成されたソース電極及びドレイン電極と、を有し、
    前記ソース電極及び前記ドレイン電極の膜厚は、前記ゲート絶縁膜の膜厚よりも薄く、
    前記ゲート絶縁膜は、前記ソース電極及び前記ドレイン電極と接しない領域を有することを特徴とする電界効果型トランジスタ。
  2. トップゲート型であることを特徴とする請求項１に記載の電界効果型トランジスタ。
  3. 前記ゲート絶縁膜は、前記ゲート電極よりも幅が狭い領域を有することを特徴とする請求項１又は２に記載の電界効果型トランジスタ。
  4. 前記ゲート電極が複数層からなることを特徴とする請求項１乃至３の何れか一項に記載の電界効果型トランジスタ。
  5. 前記複数層のうち、前記ゲート絶縁膜に近い層ほど幅が狭いことを特徴とする請求項４に記載の電界効果型トランジスタ。
  6. 基材上に形成された半導体膜と、
    前記半導体膜上の一部に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された複数層からなるゲート電極と、
    前記半導体膜と接するように形成されたソース電極及びドレイン電極と、を有し、
    前記複数層のうち、前記ゲート絶縁膜に近い層ほど幅が狭く、
    前記ソース電極及び前記ドレイン電極の膜厚は、前記ゲート絶縁膜の膜厚と前記複数層のうち最上層を除く前記ゲート電極の膜厚とを合計した膜厚よりも薄く、
    前記ゲート絶縁膜は、前記ソース電極及び前記ドレイン電極と接しない領域を有することを特徴とする電界効果型トランジスタ。
  7. 前記ゲート電極上に形成された、前記ソース電極及びドレイン電極と同じ材料からなる導電膜を有することを特徴とする請求項１乃至６の何れか一項に記載の電界効果型トランジスタ。
  8. 前記半導体膜が、酸化物半導体であることを特徴とする請求項１乃至７の何れか一項に記載の電界効果型トランジスタ。
  9. 駆動回路と、
    前記駆動回路からの駆動信号に応じて光出力が制御される光制御素子と、を有し、
    前記駆動回路は、請求項１乃至８の何れか一項に記載の電界効果型トランジスタにより前記光制御素子を駆動することを特徴とする表示素子。
  10. 前記光制御素子は、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、又はエレクトロウェッティング素子であることを特徴とする請求項９に記載の表示素子。
  11. 請求項９又は１０に記載の表示素子を複数個配置した表示器と、
    夫々の前記表示素子を個別に制御する表示制御装置と、を有することを特徴とする表示装置。
  12. 請求項１１に記載の表示装置と、
    前記表示装置に画像データを供給する画像データ作成装置と、を有することを特徴とするシステム。
  13. 基材上に半導体膜を形成する工程と、
    前記半導体膜上の一部にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極と前記ゲート絶縁膜とを、同一マスクを用いたエッチングによりパターニングする工程と、
    前記半導体膜と接するようにソース電極及びドレイン電極を形成する工程と、を有し、
    前記ソース電極及び前記ドレイン電極を形成する工程では、前記ソース電極及び前記ドレイン電極の膜厚が前記ゲート絶縁膜の膜厚よりも薄く、かつ前記ゲート絶縁膜が前記ソース電極及び前記ドレイン電極と接しない領域を有するように、前記ソース電極及び前記ドレイン電極が形成されることを特徴とする電界効果型トランジスタの製造方法。
  14. 前記ソース電極及び前記ドレイン電極を形成する工程では、前記ゲート電極上に、前記ソース電極及びドレイン電極と同じ材料からなる導電膜が形成されることを特徴とする請求項１３に記載の電界効果型トランジスタの製造方法。
  15. 前記ゲート電極は複数の導電膜からなり、
    前記ゲート電極を形成する工程では、前記ゲート絶縁膜上に複数の前記導電膜を積層し、
    前記パターニングする工程では、複数の前記導電膜を、前記ゲート絶縁膜に近い導電膜ほど幅が狭くなるようにエッチングすることを特徴とする請求項１３又は１４に記載の電界効果型トランジスタの製造方法。
JP2018045946A 2017-03-17 2018-03-13 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム Withdrawn JP2018157206A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020197026909A KR102363115B1 (ko) 2017-03-17 2018-03-15 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
US16/486,224 US11315961B2 (en) 2017-03-17 2018-03-15 Field-effect transistor, method for producing same, display element, display device, and system
CN201880017391.4A CN110392928A (zh) 2017-03-17 2018-03-15 场效应晶体管、其制造方法、显示元件、显示设备以及系统
SG11201907741PA SG11201907741PA (en) 2017-03-17 2018-03-15 Field-effect transistor, method for producing same, display element, display device, and system
PCT/JP2018/010350 WO2018169024A1 (en) 2017-03-17 2018-03-15 Field-effect transistor, method for producing same, display element, display device, and system
EP18714869.7A EP3596757A1 (en) 2017-03-17 2018-03-15 Field-effect transistor, method for producing same, display element, display device, and system
TW107109032A TWI673874B (zh) 2017-03-17 2018-03-16 場效電晶體及其製造方法、顯示元件、顯示裝置及系統

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017053733 2017-03-17
JP2017053733 2017-03-17

Publications (1)

Publication Number Publication Date
JP2018157206A true JP2018157206A (ja) 2018-10-04

Family

ID=63715761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018045946A Withdrawn JP2018157206A (ja) 2017-03-17 2018-03-13 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Country Status (5)

Country Link
EP (1) EP3596757A1 (ja)
JP (1) JP2018157206A (ja)
CN (1) CN110392928A (ja)
SG (1) SG11201907741PA (ja)
TW (1) TWI673874B (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147629A (ja) * 1990-10-09 1992-05-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000196099A (ja) * 1998-12-28 2000-07-14 Matsushita Electronics Industry Corp 薄膜トランジスタおよびその製造方法
JP2009523326A (ja) * 2006-01-11 2009-06-18 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲートの頂部が拡張された半導体トランジスタ
US20090294768A1 (en) * 2008-05-30 2009-12-03 Palo Alto Research Center Incorporated Self-aligned thin-film transistor and method of forming same
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2011192971A (ja) * 2010-02-16 2011-09-29 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
JP2015046568A (ja) * 2013-07-31 2015-03-12 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2016111360A (ja) * 2014-11-28 2016-06-20 株式会社リコー 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2016520995A (ja) * 2013-03-20 2016-07-14 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
CN105870169A (zh) * 2016-04-18 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147629A (ja) * 1990-10-09 1992-05-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000196099A (ja) * 1998-12-28 2000-07-14 Matsushita Electronics Industry Corp 薄膜トランジスタおよびその製造方法
JP2009523326A (ja) * 2006-01-11 2009-06-18 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲートの頂部が拡張された半導体トランジスタ
US20090294768A1 (en) * 2008-05-30 2009-12-03 Palo Alto Research Center Incorporated Self-aligned thin-film transistor and method of forming same
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2011192971A (ja) * 2010-02-16 2011-09-29 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
JP2016520995A (ja) * 2013-03-20 2016-07-14 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
JP2015046568A (ja) * 2013-07-31 2015-03-12 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2016111360A (ja) * 2014-11-28 2016-06-20 株式会社リコー 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
CN105870169A (zh) * 2016-04-18 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN110392928A (zh) 2019-10-29
TWI673874B (zh) 2019-10-01
TW201838185A (zh) 2018-10-16
EP3596757A1 (en) 2020-01-22
SG11201907741PA (en) 2019-09-27

Similar Documents

Publication Publication Date Title
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP5633346B2 (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
TWI509793B (zh) 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法
JP6907512B2 (ja) 電界効果型トランジスタの製造方法
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
KR102363115B1 (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
TWI724472B (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2019179861A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7056274B2 (ja) 電界効果型トランジスタの製造方法
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017118043A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230110