JP2018037430A - Multi-layer printed board - Google Patents
Multi-layer printed board Download PDFInfo
- Publication number
- JP2018037430A JP2018037430A JP2016166463A JP2016166463A JP2018037430A JP 2018037430 A JP2018037430 A JP 2018037430A JP 2016166463 A JP2016166463 A JP 2016166463A JP 2016166463 A JP2016166463 A JP 2016166463A JP 2018037430 A JP2018037430 A JP 2018037430A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer printed
- circuit board
- printed circuit
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 44
- 239000002356 single layer Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 39
- 238000007747 plating Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 abstract description 7
- 238000003379 elimination reaction Methods 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 41
- 229910052802 copper Inorganic materials 0.000 description 28
- 239000010949 copper Substances 0.000 description 28
- 238000005530 etching Methods 0.000 description 20
- 239000011889 copper foil Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910001369 Brass Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010951 brass Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層プリント基板に関する。 The present invention relates to a multilayer printed circuit board.
特に産業用途において、近年の電子回路は大規模化が進んでいる。多層プリント基板はそのような大規模な電子回路を構成する重要な要素である。また、近年のデジタル電子回路は使用されるクロックの周波数が上昇する傾向にあり、EMI(electromagnetic interference)対策が要求される。また、回路の高周波化に伴い、多層プリント基板のプリントパターンに生じる浮遊容量や浮遊インダクタンス等が無視できなくなっている。 Especially in industrial applications, the scale of electronic circuits in recent years has been increasing. The multilayer printed circuit board is an important element constituting such a large-scale electronic circuit. In recent digital electronic circuits, the frequency of clocks used tends to increase, and measures against EMI (electromagnetic interference) are required. In addition, with the increase in the frequency of circuits, stray capacitance, stray inductance, and the like generated in the printed pattern of a multilayer printed board cannot be ignored.
本発明に関係すると思われる先行技術文献として、プリント基板にトリマコンデンサを形成する技術が開示されている特許文献1がある。 As a prior art document that seems to be related to the present invention, there is Patent Document 1 in which a technique for forming a trimmer capacitor on a printed circuit board is disclosed.
プリント基板の配線パターンの形状や長さが変化すると、輻射ノイズのレベルが増減したり、輻射ノイズの周波数が変動したりする。このため、プリント基板製造現場では、EMI対策として、プリント基板を試作して、EMI試験を行い、更に配線パターンを変更したプリント基板を試作して、EMI試験を行う、というカットアンドトライを繰り返している。これは非常に非効率である。 When the shape and length of the wiring pattern of the printed board changes, the level of radiation noise increases or decreases, and the frequency of radiation noise varies. For this reason, as a countermeasure against EMI, the printed circuit board manufacturing site repeats a cut-and-try operation in which a printed circuit board is prototyped, an EMI test is performed, a printed circuit board with a changed wiring pattern is further prototyped, and an EMI test is performed. Yes. This is very inefficient.
本発明はかかる点に鑑みてなされたものであり、頻繁に設計を繰り返すことなく容易にEMI対策を完遂できる多層プリント基板を提供することを目的とする。 The present invention has been made in view of such a point, and an object of the present invention is to provide a multilayer printed circuit board that can easily complete EMI countermeasures without repeating design frequently.
上記課題を解決するために、本発明の多層プリント基板は、表面に導体によるプリントパターンが形成される最上位単層基板と、表面に導体による導体層が形成される最下位単層基板と、表面に導体によるプリントパターンが形成されると共に、最上位単層基板と最下位単層基板との間に挟まれて多層基板を構成する、1枚以上の中間単層基板と、中間単層基板と最下位単層基板とを貫通するスルーホールの内壁に形成され、最下位単層基板のスルーホール周縁に存在する導体層と電気的導通を有し、かつ最上位単層基板のスルーホール周縁に設けられたプリントパターンの一部であるランドと電気的導通を持たないように形成された導体メッキとを具備する。更に、ランドに電気的導通を伴って固定される、雌ねじが形成された雄ねじ収容部品と、雄ねじ収容部品に収容されて、導体メッキとランドとの間にトリマコンデンサを構成する雄ねじとを具備する。 In order to solve the above problems, the multilayer printed board of the present invention includes a top single-layer board on which a printed pattern with a conductor is formed on the surface, a bottom single-layer board on which a conductor layer with a conductor is formed on the surface, One or more intermediate single-layer substrates having a printed pattern formed by a conductor on the surface and constituting a multilayer substrate sandwiched between the uppermost single-layer substrate and the lowermost single-layer substrate, and the intermediate single-layer substrate Is formed on the inner wall of the through hole penetrating the lowermost single-layer substrate and has electrical continuity with the conductor layer existing at the periphery of the through-hole of the lowermost single-layer substrate, and the through-hole periphery of the uppermost single-layer substrate And a land which is a part of the printed pattern provided on the conductor and a conductor plating formed so as not to have electrical continuity. Furthermore, a male screw housing part formed with a female screw fixed to the land with electrical conduction, and a male screw housed in the male screw housing part and constituting a trimmer capacitor between the conductor plating and the land are provided. .
本発明の多層プリント基板によれば、頻繁に設計を繰り返すことなく容易にEMI対策を完遂できる多層プリント基板を実現することが可能となる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
According to the multilayer printed circuit board of the present invention, it is possible to realize a multilayer printed circuit board that can easily complete EMI countermeasures without repeating design frequently.
Problems, configurations, and effects other than those described above will be clarified by the following description of embodiments.
[多層プリント基板101の外観]
図1Aは、本発明の実施形態である、多層プリント基板101の表側の外観斜視図である。図1Bは、多層プリント基板101の裏側の外観斜視図である。
図1Aに示すように、多層プリント基板101の一部には金属製の六角ナット102が設けられており、六角ナット102には金属製のマイナスねじであるネジ103が装着されている。
図1Bに示すように、多層プリント基板101の、ネジ103が装着されている箇所はスルーホール104が形成されている。また、多層プリント基板101の四隅には、位置決めのための穴であるアライメントマーク105が設けられている。
[Appearance of multilayer printed circuit board 101]
FIG. 1A is an external perspective view of the front side of a multilayer printed
As shown in FIG. 1A, a
As shown in FIG. 1B, a through-
[多層プリント基板101に形成されたトリマコンデンサの外観と内部構成]
図2Aは、多層プリント基板101上に形成されたトリマコンデンサを表側から見た外観上面図である。
図2Bは、図2AにおけるA−Aにて切断したときの、トリマコンデンサが形成された多層プリント基板101の断面図である。
また、図2Cは、図2Bの状態からトリマコンデンサの静電容量を変化させた状態における、多層プリント基板101の断面図である。
[Appearance and Internal Configuration of Trimmer Capacitor Formed on Multilayer Printed Circuit Board 101]
FIG. 2A is an external top view of the trimmer capacitor formed on the multilayer printed
FIG. 2B is a cross-sectional view of the multilayer printed
2C is a cross-sectional view of the multilayer printed
図2Bに示すように、多層プリント基板101は中間銅箔層204と樹脂層206が交互に積層されて構成される。
図2A及び図2Bに示すように、多層プリント基板101の表面に形成されているプリントパターン201にランド202が形成され、そのランド202の中心にスルーホール104が形成される。この時
、スルーホール104の内側に形成されている銅メッキ層203は、多層プリント基板101の層間に形成されている中間銅箔層204と、多層プリント基板101の裏側に形成されている裏側銅箔層205(導体層)と、電気的接続が達成されている。
As shown in FIG. 2B, the multilayer printed
As shown in FIGS. 2A and 2B, a
このように形成された多層プリント基板101において、このスルーホール104を、多層プリント基板101の表面側からドリル等で切削加工して、スルーホール104の内側に形成されている銅メッキ層203(導体メッキ)を一部除去する。スルーホール104には、銅メッキ層203が除去された空間104aが形成される。
すると、本来ならスルーホール104の内側に形成されている銅メッキ層203と電気的接続が達成されていた、多層プリント基板101の表面に形成されているプリントパターン201とランド202は、ドリル等の切削加工によって、銅メッキ層203が一部除去されたことにより、電気的な絶縁が生じる。
スルーホール104の太さは、ネジ103の軸103aを収容でき、且つ、軸103aと銅メッキ層203が接触しない太さである。すなわち、軸103aと銅メッキ層203は、その間に存在する空気を誘電体とした、トリマコンデンサを形成する電極となる。
In the multilayer printed
Then, the printed
The thickness of the
多層プリント基板101の表側は、部品が実装されるためにプリントパターン201が形成される。一方、多層プリント基板101の裏側は、表側と同様にプリントパターン201が形成される場合もあれば、部品を実装しない場合もある。多層プリント基板101の裏側に部品を実装しない場合は、いわゆる「ベタアース」と呼ばれる、エッチングによるプリントパターン201を形成せず、全面が接地ノードである裏側銅箔層205のままの状態になる。
A printed
スルーホール104の、多層プリント基板101の表側に形成されているランド202には、六角ナット102がハンダ付けされている。その上で、六角ナット102にネジ103が装着されている。なお、ネジ103のネジ頭はプラスでもトリマコンデンサとしての機能は達成されるが、トリマコンデンサを調整する際には合成樹脂等の非金属のドライバーを使用する必要があるため、ネジ頭がマイナスで形成されている方が、非金属のドライバーを傷め難いので好ましい。
六角ナット102の材質は、ハンダ付けされる関係上、ハンダ付けが可能な金属であることが必要である。例えば、鉄及びその合金、真鍮等が挙げられる。
ネジ103の材質は、ハンダ付けを必要としないので、金属であればその目的を達成できる。例えば、六角ナット102と同様の、鉄及びその合金、真鍮等に加え、ハンダ付けが困難なアルミニウム合金等も利用可能である。
A
The material of the
Since the material of the
六角ナット102とネジ103は、多層プリント基板101の表面に形成されるプリントパターン201と電気的に接続される。このプリントパターン201は、多くの場合、不平衡接続の信号線か、平衡接続のホット側信号線である。一方、スルーホール104の内側に形成されている銅メッキ層203は、不平衡接続の接地ノードか、平衡接続のコールド側信号線に接続されている。
このように、六角ナット102と、六角ナット102に装着されるネジ103と、スルーホール104の内側に形成されている銅メッキ層203は、信号経路上に挿入されるトリマコンデンサを形成する。
本発明の実施形態に係る多層プリント基板101は、このトリマコンデンサが一体的に形成された多層プリント基板101である。
The
Thus, the
A multilayer printed
図2Cに示すように、トリマコンデンサを構成する六角ナット102に装着されているネジ103を緩めると、ネジ103の軸103aと、スルーホール104の内側の銅メッキ層203と相対する面の面積が減少する。すると、ネジ103と銅メッキ層203との間に形成されているコンデンサの静電容量が低下する。
トリマコンデンサの静電容量を調整する際には、ノイズの混入を防ぐために、ネジ103を非金属のドライバーで回すことが好ましい。
As shown in FIG. 2C, when the
When adjusting the capacitance of the trimmer capacitor, it is preferable to turn the
トリマコンデンサの静電容量を調整するには、多層プリント基板101を実稼動状態にして、多層プリント基板101から所定の信号を測定しながら調整する。先ず、多層プリント基板101に必要な部品を実装して、製品として半完成状態にする。次に、多層プリント基板101に規定の電源と信号を与えて、多層プリント基板101に構成される電子回路を実稼動状態にする。その上で、何らかのプローブを多層プリント基板101に装着し、検出される信号を所定の計測機器等で計測しながらネジ103を回して、トリマコンデンサの静電容量を調整する。
調整が完了したトリマコンデンサの静電容量を固定するには、ネジ103と六角ナット102に、紫外線硬化樹脂等の接着剤を塗布して固化させればよい。
In order to adjust the capacitance of the trimmer capacitor, the multilayer printed
In order to fix the capacitance of the trimmer capacitor that has been adjusted, an adhesive such as an ultraviolet curable resin may be applied to the
[多層プリント基板101の製造工程]
以下、本発明の実施形態に係る多層プリント基板101の製造工程を説明する。
図3Aは、多層プリント基板101の基となる単層基板の集合体を示す概略図である。
図3Bは、多数の単層基板の集合体を圧着した多層プリント基板101を示す概略図である。
図3Cは、多層プリント基板101にトリマコンデンサのためのスルーホール104を形成した状態を示す概略図である。
図3Dは、図3Cに示すスルーホール104を形成した多層プリント基板101の横断面図である。
[Manufacturing Process of Multilayer Printed Circuit Board 101]
Hereinafter, the manufacturing process of the multilayer printed
FIG. 3A is a schematic diagram showing an assembly of single-layer substrates that are the basis of the multilayer printed
FIG. 3B is a schematic view showing a multilayer printed
FIG. 3C is a schematic diagram illustrating a state in which a through
3D is a cross-sectional view of the multilayer printed
先ず、図3Aに示すように、片面にプリント配線パターンが形成された、多層プリント基板101の基となる単層基板301a、301b、…301nを用意する。図3Aにおいて、単層基板301aは単層基板群の最上位に配置され、多層プリント基板101の表面になる。同様に、図3Aにおいて、単層基板301nは単層基板群の最下位に配置され、多層プリント基板101の裏面になる。
First, as shown in FIG. 3A, single-
各層の単層基板301a、301b、…301nには、四隅にアライメントマーク105が設けられている。なお、最上面の単層基板301a(最上位単層基板)と最下面の単層基板301n(最下位単層基板)には、プリント配線パターンを形成せず、全面に銅メッキを施した単層基板を配する。また、図示は省略しているが、最上面の単層基板301aと最下面の単層基板301nに挟まれる単層基板301b、…301m(中間単層基板)の表面または裏面には、予めプリント配線パターンが形成されている。
Alignment marks 105 are provided at the four corners of the single-
次に、図3Bに示すように、各層の単層基板301a、301b、…301nのアライメントマーク105に図示しないピンを通して位置決めし、単層基板301a、301b、…301nの各層間を、接着剤等を介して圧着して、多層プリント基板101を構成する。
次に、図3Cに示すように、多層プリント基板101の所望の場所にトリマコンデンサを形成するための穴を開け、スルーホール104を形成する。すると、図3Dに示すように、スルーホール104内側の断面には、単層基板301a、301b、…301nの樹脂層206とプリント配線パターンを構成する中間銅箔層204の断面が露出する。また、エッチングを施す前の段階なので、多層プリント基板101の表側には、プリントパターン201が形成される前の段階である、表側銅箔層302が存在する。
Next, as shown in FIG. 3B, each
Next, as shown in FIG. 3C, a hole for forming a trimmer capacitor is formed at a desired location on the multilayer printed
図4Eは、図3C及び図3Dに示す、スルーホール104を形成した多層プリント基板101に銅メッキを施した状態を示す横断面図である。
図4Fは、図4Eに示す、銅メッキを施した多層プリント基板101のスルーホール104にドリルで切削加工を施した状態を示す横断面図である。
図4Gは、図4Fに示す、スルーホール104にドリルで切削加工を施された多層プリント基板101に、プリントパターン201を形成するためのエッチングレジストを印刷し、更にドライフィルム402a、402bをスルーホール104に貼り付けた状態を示す横断面図である。
4E is a cross-sectional view illustrating a state in which copper plating is applied to the multilayer printed
FIG. 4F is a cross-sectional view showing a state in which the through
FIG. 4G shows an etching resist for forming the printed
図4Hは、図4Gに示す、エッチングレジストが印刷され、ドライフィルム402a、402bが貼り付けられた多層プリント基板101にエッチングを施して、銅箔が部分的に除去されてプリントパターン201が形成された後、エッチングレジスト401とドライフィルム402a、402bを除去し、スルーホール104上面に形成されたランド202に六角ナット102をハンダ付けした状態を示す横断面図である。
すなわち、本発明の実施形態に係る多層プリント基板101の製造方法は、ドライフィルムを用いたテンティング法を応用した製造方法である。
FIG. 4H shows the multilayer printed
That is, the manufacturing method of the multilayer printed
図4Eに示すように、図3Dにおいて多層プリント基板101に形成されたスルーホール104に銅メッキを施すと、多層プリント基板101の表面と裏面と、スルーホール104の内側には銅メッキ層203が形成される。すると、スルーホール104内側の断面に露出する中間銅箔層204は、銅メッキ層203を通じて電気的導通が達成される。また、表側銅箔層302と裏側銅箔層205は、銅メッキ層203が重なることでその厚みが増す。ここまでは、従来の一般的な多層プリント基板101におけるスルーホール104の形成手順と全く同じである。
次に、図4Fに示すように、スルーホール104にドリルで切削加工を施す。この切削加工は、プリントパターン201のランド202がスルーホール104の内側に形成されている銅メッキ層203と電気的絶縁が達成される程度の深さだけ切削する。すると、スルーホール104には、銅メッキ層203が除去された空間104aが形成される。
As shown in FIG. 4E, when copper plating is applied to the through
Next, as shown in FIG. 4F, the through
次に、図4Gに示すように、プリントパターン201を形成するためのエッチングレジスト401を、多層プリント基板101の表面と裏面に塗布する。その際、スルーホール104周縁部分も含めて、エッチングレジスト401を塗布する。
エッチングレジスト401を塗布しただけでは、エッチングの際、中空状態になったスルーホール104に塩化第二鉄等のエッチング液が侵入してしまい、スルーホール104内部の銅メッキ層203を侵食してしまう。そこで、スルーホール104の、多層プリント基板101の表側の開口部分にドライフィルム402aを、裏側の開口部分にドライフィルム402bを、それぞれ貼り付けて、スルーホール104内部の銅メッキ層203をエッチング液から保護する。
Next, as shown in FIG. 4G, an etching resist 401 for forming the
If only the etching resist 401 is applied, an etching solution such as ferric chloride enters the hollow through
そして、図4Gの状態から、多層プリント基板101にエッチングを施す。スルーホール104の内部はエッチングレジスト401とドライフィルム402a、402bによってエッチング液の侵入から守られる。エッチングが終わったら、ドライフィルム402a、402bとエッチングレジスト401を除去する。これにより、多層プリント基板101の表面には、スルーホール104の周囲に銅箔のランド202が形成される。このランド202には、六角ナット102がハンダ付けにて固定される。こうして、図4Hに示す、トリマコンデンサの構成要素が完成する。この六角ナット102にネジ103を装着すれば、図2に示すトリマコンデンサの完成となる。
Then, the multilayer printed
通常、トリマコンデンサは単体の部品として入手できる。しかし、トリマコンデンサはその大きさが直径5〜7mm程度と大きい。また、超小型の表面実装部品のトリマコンデンサも市販されてはいるが、高価である。
本発明の実施形態に係る多層プリント基板101は、トリマコンデンサと多層プリント基板101が一体化した構造であり、一般的に極めて入手が容易な六角ナット102とネジ103で実現できる。スルーホール104に六角ナット102をハンダ付けすればよいので、極めて低価格のトリマコンデンサを実現できる。また、ネジ及びスルーホール104の寸法を変更することで、トリマコンデンサの最大静電容量を増大させることも可能である。
この、六角ナット102で実現できるトリマコンデンサの静電容量は、数〜数十pF程度の容量である。しかし、高周波領域の電磁波であるEMIの対策には、この程度の静電容量で十分である。
Trimmer capacitors are usually available as a single part. However, the size of the trimmer capacitor is as large as about 5 to 7 mm in diameter. In addition, an ultra-small surface mount component trimmer capacitor is commercially available but is expensive.
The multilayer printed
The capacitance of the trimmer capacitor that can be realized by the
なお、ネジを収容する部品として六角ナット102を例示したが、目的はネジを収容することであるので、必ずしも六角ナット102でなくてもよい。ハンダ付けが可能な金属にネジ103の軸103aを収容する雌ねじが形成されていればよいので、例えば薄い鋼板に雌ねじを切って構成してもよい。
このような雌ねじが形成された薄い鋼板と、六角ナット102を包含する上位概念として、雌ねじが形成された雄ねじ収容部品と呼ぶこととする。
In addition, although the
As a superordinate concept that includes such a thin steel plate on which the female screw is formed and the
また、上述の実施形態では、雌ねじを必要とする通常のネジ103と、雌ねじを提供する六角ナット102の組み合わせを用いたトリマコンデンサを例示したが、ネジの種類はこれに限られない。雌ねじを必要としないタッピンねじと呼ばれるものも、利用可能である。この場合、六角ナット102の代わりに、穴を開けた薄い金属板をランド202にハンダ付けすることとなる。
In the above-described embodiment, the trimmer capacitor using the combination of the
[多層プリント基板101に配置するナットの固定方法]
図3及び図4では、六角ナット102を多層プリント基板101のランド202に正確に配置してハンダ付けを行う方法について言及していない。六角ナット102を正しくスルーホール104の中心に配置しないと、ネジ103の軸103aがスルーホール104の内側にある銅メッキ層203と接触してしまい、トリマコンデンサの役目を果たさなくなってしまう。このため、六角ナット102または雄ねじ収容部品を、スルーホール104に正確に位置決めする方法を考慮しなければならない。これには様々な方法が考えられる。
[Method of fixing nuts arranged on multilayer printed circuit board 101]
3 and 4 do not mention a method of soldering by accurately arranging the
図5Aは、多層プリント基板101上に形成されたトリマコンデンサを表側から見た外観上面図である。
図5Bは、図5AにおけるA−Aにて切断したときの、トリマコンデンサが形成された多層プリント基板101の断面図である。
図5Cは、図5Bの状態からトリマコンデンサの静電容量を変化させた状態における、多層プリント基板101の断面図である。
図5A、図5B及び図5Cに示すトリマコンデンサの、図2A、図2B及び図2Cに示したトリマコンデンサとの相違点は、雄ねじ収容部品として六角ナット102の代わりに、段差を形成するスリーブ501aを有するクリンチングファスナ501を使用したことである。そして、多層プリント基板101の表面に形成するランド202には、クリンチングファスナ501のスリーブ501aを収容するためのザグリ加工を施している。このザグリ加工は、図4Eまたは図4Fの段階、すなわちスルーホール104にドリルで切削加工を施す前または後であり、図4Gの、エッチングレジスト401を多層プリント基板101の表面と裏面に塗布し、スルーホール104をドライフィルム402a及び402bを貼り付けて塞ぐ前の段階で形成することとなる。
FIG. 5A is an external top view of the trimmer capacitor formed on the multilayer printed
FIG. 5B is a cross-sectional view of the multilayer printed
FIG. 5C is a cross-sectional view of the multilayer printed
The trimmer capacitor shown in FIGS. 5A, 5B, and 5C differs from the trimmer capacitor shown in FIGS. 2A, 2B, and 2C in that a
図5に示したクリンチングファスナ501とザグリ加工の他にも、雄ねじ収容部品をランド202に正確に位置決めする方法には、様々な手法が考えられる。以下、列挙する。
(1)六角ナット102の形状に合わせて、ランド202をエッチングする。六角ナット102は多層プリント基板101の、ランド202がエッチングで除去された六角形の空きパターン内に配置される。つまり、銅メッキ層の厚みが六角ナット102を位置決めする。六角ナット102の代わりに雌ねじが形成された金属板を用いても同様である。
(2)六角ナット102の形状に合わせて、3本のピンをランド202に植え込み、正三角形状に配置する。ピンは六角ナット102の3辺を押さえる。
(3)多層プリント基板101の裏側から、スルーホール104に、多層プリント基板101の厚みより長い軸のネジを差し込み、このネジに六角ナット102をねじ込む。その状態で、六角ナット102とランド202にハンダ付けを行う。ハンダ付けが終わったら、ネジを六角ナット102から抜き取る。六角ナット102の代わりに雌ねじが形成された金属板を用いても同様である。
In addition to the clinching
(1) The
(2) According to the shape of the
(3) From the back side of the multilayer printed
本発明の実施形態においては、多層プリント基板101を開示した。
多層プリント基板101は、表面を一部切削したスルーホール104のランド202に六角ナット102をハンダ付けして、トリマコンデンサを構成する。このトリマコンデンサを用いて、多層プリント基板101上にバンドパスフィルタやバンドエリミネーションフィルタ等を構成することで、EMI対策が容易に実現できる。このことにより、従来、多層プリント基板101を設計する際に何度も試作を行っていた手間が不要になり、多層プリント基板101を設計する上で大幅な納期の短縮を実現できる。
In the embodiment of the present invention, the multilayer printed
The multilayer printed
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。 The embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and other modifications and application examples are provided without departing from the gist of the present invention described in the claims. including.
101…多層プリント基板、102…六角ナット、103…ネジ、104…スルーホール、105…アライメントマーク、201…プリントパターン、202…ランド、203…銅メッキ層、204…中間銅箔層、205…裏側銅箔層、206…樹脂層、301a、301b、301m、301n…単層基板、302…表側銅箔層、401…エッチングレジスト、402a、402b…ドライフィルム、501…クリンチングファスナ
DESCRIPTION OF
Claims (3)
表面に導体による導体層が形成される最下位単層基板と、
表面に導体によるプリントパターンが形成されると共に、前記最上位単層基板と前記最下位単層基板との間に挟まれて多層基板を構成する、1枚以上の中間単層基板と、
前記中間単層基板と前記最下位単層基板とを貫通するスルーホールの内壁に形成され、前記最下位単層基板の前記スルーホールの周縁に存在する前記導体層と電気的導通を有し、かつ前記最上位単層基板の前記スルーホールの周縁に設けられた前記プリントパターンの一部であるランドと電気的導通を持たないように形成された導体メッキと、
前記ランドに電気的導通を伴って固定される、雌ねじが形成された雄ねじ収容部品と、
前記雄ねじ収容部品に収容されて、前記導体メッキと前記ランドとの間にトリマコンデンサを構成する雄ねじと
を具備する、多層プリント基板。 A top single-layer substrate on which a printed pattern is formed by a conductor on the surface;
A lowermost single-layer substrate having a conductor layer formed on the surface thereof; and
A printed pattern is formed by a conductor on the surface, and one or more intermediate single-layer substrates constituting a multilayer substrate sandwiched between the uppermost single-layer substrate and the lowermost single-layer substrate;
Formed on the inner wall of a through hole penetrating the intermediate single layer substrate and the lowermost single layer substrate, and has electrical continuity with the conductor layer present at the periphery of the through hole of the lowermost single layer substrate; And conductor plating formed so as not to have electrical continuity with lands that are part of the printed pattern provided at the periphery of the through hole of the uppermost single-layer substrate,
A male screw housing component formed with a female screw, which is fixed to the land with electrical conduction,
A multilayer printed circuit board comprising a male screw housed in the male screw housing component and constituting a trimmer capacitor between the conductor plating and the land.
請求項1に記載の多層プリント基板。 Insulation between the land and the conductor plating is achieved by removing the conductor plating by cutting from the center of the land.
The multilayer printed circuit board according to claim 1.
請求項2に記載の多層プリント基板。
The conductor plating also has electrical continuity with the printed pattern of one or more intermediate single layer substrates.
The multilayer printed circuit board according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016166463A JP2018037430A (en) | 2016-08-29 | 2016-08-29 | Multi-layer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016166463A JP2018037430A (en) | 2016-08-29 | 2016-08-29 | Multi-layer printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018037430A true JP2018037430A (en) | 2018-03-08 |
Family
ID=61567571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016166463A Pending JP2018037430A (en) | 2016-08-29 | 2016-08-29 | Multi-layer printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018037430A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112584628A (en) * | 2019-09-27 | 2021-03-30 | 宁波言成电子科技有限公司 | Preparation method of riveted bonding pad printed circuit board |
| JP2023021066A (en) * | 2021-07-29 | 2023-02-09 | タレス | multilayer printed circuit board |
-
2016
- 2016-08-29 JP JP2016166463A patent/JP2018037430A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112584628A (en) * | 2019-09-27 | 2021-03-30 | 宁波言成电子科技有限公司 | Preparation method of riveted bonding pad printed circuit board |
| JP2023021066A (en) * | 2021-07-29 | 2023-02-09 | タレス | multilayer printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7379306B2 (en) | Multilayer substrate including components therein | |
| US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
| JP2014131017A (en) | Multilayered substrate | |
| US8735728B2 (en) | Printed circuit board with fins | |
| US9901016B1 (en) | Electromagnetic-interference shielding device | |
| TW201347628A (en) | Embedded capacitor printed circuit board and manufacturing method thereof | |
| WO2009131182A1 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| JP2018037430A (en) | Multi-layer printed board | |
| US9076801B2 (en) | Module IC package structure | |
| US20140090881A1 (en) | Passive device embedded in substrate and substrate with passive device embedded therein | |
| CN106332435A (en) | Flexible printed circuit board and its manufacturing method | |
| US9443743B1 (en) | Method for directly attaching dielectric to circuit board with embedded electronic devices | |
| JP2005222999A (en) | Method for manufacturing double-sided circuit wiring board | |
| JP2013115110A (en) | Printed wiring board of step structure | |
| US20070089903A1 (en) | Printed circuit board | |
| US10321557B2 (en) | Printed circuit board assembly with air dielectric | |
| US20120234590A1 (en) | Printed circuit board | |
| JP6725378B2 (en) | Antenna module | |
| JP6016376B2 (en) | Wiring board, electronic unit, and method of manufacturing wiring board | |
| CN203761679U (en) | Multilayer PCB | |
| TWI737425B (en) | Embedded circuit board and manufacturing method thereof | |
| US8278558B2 (en) | Printed circuit board and method of producing the same | |
| JPH03178193A (en) | multilayer printed circuit board | |
| KR100316474B1 (en) | Build up substrate and method for manufacturing the same | |
| JP2008084999A (en) | Multilayer printed wiring board |