JP2018011271A - Circuit failure diagnosis device and drive control device - Google Patents
Circuit failure diagnosis device and drive control device Download PDFInfo
- Publication number
- JP2018011271A JP2018011271A JP2016140641A JP2016140641A JP2018011271A JP 2018011271 A JP2018011271 A JP 2018011271A JP 2016140641 A JP2016140641 A JP 2016140641A JP 2016140641 A JP2016140641 A JP 2016140641A JP 2018011271 A JP2018011271 A JP 2018011271A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- resistor
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本技術は、回路故障診断装置および駆動制御装置に関する。 The present technology relates to a circuit fault diagnosis device and a drive control device.
近年、モータなどの電気機器が広く普及するに伴い、電気機器の異常動作が重大事故につながる可能性が増大しており、事故のリスクをできる限り小さくすることが求められている。 In recent years, with the widespread use of electrical devices such as motors, there is an increased possibility that abnormal operation of electrical devices will lead to serious accidents, and there is a need to minimize the risk of accidents.
インバータやサーボなど、モータを可変速駆動するモータ駆動制御装置の安全機能として、安全トルクオフ機能（ＳＴＯ：Ｓａｆｅ ｔｏｒｑｕｅ ｏｆｆ）がある。安全トルクオフ機能では、外部から遮断指令を受け取った場合に、モータの動力を遮断する。モータに限らず、必要な場合に確実に電力を遮断できるということは、安全の上で重要な機能であり、これを実現するためには、遮断信号を伝達する回路に異常がないことを診断すると共に、これらの回路に供給される電源が使用部品の電気特性を満足する所定の電圧範囲内にあることを診断し、所定の電圧範囲を外れた時は確実に電力を遮断することが重要である。 As a safety function of a motor drive control device that drives a motor at a variable speed, such as an inverter or a servo, there is a safe torque-off function (STO). With the safe torque-off function, the motor power is cut off when a cut-off command is received from the outside. Being able to shut off power reliably when necessary, not limited to motors, is an important function for safety, and in order to realize this, it is diagnosed that there is no abnormality in the circuit that transmits the cutoff signal At the same time, it is important to diagnose that the power supplied to these circuits is within a specified voltage range that satisfies the electrical characteristics of the components used, and to cut off the power reliably when the specified voltage range is exceeded. It is.
過電圧監視に関する従来技術としては、例えば、出力制御トランジスタのコレクタ電流による電圧変化量を基準電圧と比較し、過電圧により検知した電圧変化量が基準電圧よりも高いときにベース電圧をゼロにして過電圧保護を行う技術が提案されている（特許文献１）。 For example, conventional technology related to overvoltage monitoring compares the amount of voltage change due to the collector current of the output control transistor with the reference voltage, and sets the base voltage to zero when the amount of voltage change detected by overvoltage is higher than the reference voltage. A technique for performing the above has been proposed (Patent Document 1).
従来は、電源の電圧監視回路内の部品故障の発生有無については診断されていないため、電圧監視回路内で故障が発生すると、過電圧監視機能を喪失してしまうという問題がある。 Conventionally, the presence or absence of a component failure in the voltage monitoring circuit of the power supply has not been diagnosed. Therefore, when a failure occurs in the voltage monitoring circuit, the overvoltage monitoring function is lost.
上記課題を解決するために、回路故障診断装置が提供される。回路故障診断装置は、電圧監視回路、第１の診断回路、第２の診断回路および結果出力回路を備える。
電圧監視回路は、電源電圧を分圧した電圧信号を生成する抵抗群と、基準電圧を発生する基準電圧源と、電圧信号と基準電圧とのレベルの比較を行う比較器と、比較器の比較結果に応じて、電源電圧を通過または遮断するスイッチング素子と、を含む。
In order to solve the above problems, a circuit fault diagnosis device is provided. The circuit fault diagnosis apparatus includes a voltage monitoring circuit, a first diagnosis circuit, a second diagnosis circuit, and a result output circuit.
The voltage monitoring circuit includes a resistor group that generates a voltage signal obtained by dividing the power supply voltage, a reference voltage source that generates a reference voltage, a comparator that compares the levels of the voltage signal and the reference voltage, and a comparator comparison And a switching element that passes or cuts off the power supply voltage depending on the result.
第１の診断回路は、第１の試験信号が入力された場合に、抵抗群、比較器、スイッチング素子の故障の発生有無を診断する。第２の診断回路は、第２の試験信号が入力された場合に、基準電圧源、比較器、スイッチング素子の故障の発生有無を診断する。結果出力回路は、第１の診断回路および第２の診断回路の診断結果を出力する。 The first diagnosis circuit diagnoses whether or not a failure occurs in the resistance group, the comparator, and the switching element when the first test signal is input. The second diagnostic circuit diagnoses whether or not a failure has occurred in the reference voltage source, the comparator, and the switching element when the second test signal is input. The result output circuit outputs the diagnostic results of the first diagnostic circuit and the second diagnostic circuit.
電源の電圧監視機能の喪失を防止して、安全性の高い制御装置の提供が可能になる。 The loss of the voltage monitoring function of the power supply can be prevented, and a highly safe control device can be provided.
以下、実施の形態について図面を参照して説明する。図１は回路故障診断装置の構成例を示す図である。回路故障診断装置１は、電圧監視回路１−１、診断回路１ｅ（第１の診断回路）、診断回路１ｆ（第２の診断回路）および結果出力回路１ｇを備える。電圧監視回路１−１は、抵抗群１ａ、抵抗Ｒ３（第３の抵抗）、基準電圧源１ｂ、比較器１ｃおよびスイッチング素子１ｄ、制御回路１６を含む。
Hereinafter, embodiments will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of a circuit failure diagnosis apparatus. The circuit
抵抗群１ａは、抵抗Ｒ１（第１の抵抗）、抵抗Ｒ２（第２の抵抗）を含み、電源電圧Ｖ１を抵抗分圧した電圧信号Ｖａを生成する。基準電圧源１ｂは、基準電圧Ｖｒｅｆを発生する。比較器１ｃは、電圧信号Ｖａと基準電圧Ｖｒｅｆとのレベルの比較を行う。
The resistor group 1a includes a resistor R1 (first resistor) and a resistor R2 (second resistor), and generates a voltage signal Va obtained by dividing the power supply voltage V1. The
スイッチング素子１ｄは、比較器１ｃの比較結果に応じて、電源電圧Ｖ１を通過または遮断する。診断回路１ｅは、制御回路１６からテストパルスＴＰ１（第１の試験信号）が入力された場合に、抵抗群１ａの故障の発生有無を診断する。
The switching
診断回路１ｆは、制御回路１６からテストパルスＴＰ２（第２の試験信号）が入力された場合に、基準電圧源１ｂの故障の発生有無を診断する。結果出力回路１ｇは、診断回路１ｅおよび診断回路１ｆの診断結果を出力する。
When the test pulse TP2 (second test signal) is input from the
各構成ブロックの接続関係において、診断回路１ｅは、端子ａ１、ａ３、ａ４を有し、端子ａ１には、制御回路１６からテストパルスＴＰ１が入力される。端子ａ３は、抵抗Ｒ３の一端、比較器１ｃの負側入力端子および基準電圧源１ｂの基準電圧出力端子に接続する。端子ａ４は、抵抗Ｒ２の一端、基準電圧源１ｂの入力端およびグランド（以下、ＧＮＤ）に接続する。
In the connection relationship between the constituent blocks, the
診断回路１ｆは、端子ｂ１、ｂ３、ｂ４を有し、端子ｂ１には、制御回路１６からテストパルスＴＰ２が入力される。端子ｂ３は、抵抗Ｒ１の一端と、抵抗Ｒ３の他端と接続して、電源電圧Ｖ１が印加される。端子ｂ４は、抵抗Ｒ１の他端、抵抗Ｒ２の他端および比較器１ｃの正側入力端子に接続する。
The
スイッチング素子１ｄには、電源電圧Ｖ１と、比較器１ｃからの出力信号が入力し、電圧監視後の電源電圧Ｖ２が出力される。結果出力回路１ｇは、電源電圧Ｖ２を受信して診断結果である応答信号ｓｔｓを出力する。応答信号ｓｔｓは制御回路１６へフィードバックされ、故障の有無を判断する。
The
ここで、低電位レベル（以下、Ｌレベル）のテストパルスＴＰ１が診断回路１ｅに入力されたとする。このとき、抵抗群１ａに故障が無ければ、応答信号ｓｔｓはＬレベルになる。また、抵抗群１ａに故障が有ると、応答信号ｓｔｓは、Ｌレベルにならずに高電位レベル（以下、Ｈレベル）を維持する。
Here, it is assumed that a test pulse TP1 at a low potential level (hereinafter referred to as L level) is input to the
同様に、ＬレベルのテストパルスＴＰ２が診断回路１ｆに入力されたとする。このとき、基準電圧源１ｂに故障が無ければ、応答信号ｓｔｓはＬレベルになる。また、基準電圧源１ｂに故障が有ると、応答信号ｓｔｓは、ＬレベルにならずにＨレベルを維持する。
Similarly, assume that an L-level test pulse TP2 is input to the
このように、回路故障診断装置１では、電圧監視回路１−１内の抵抗群１ａの回路故障を診断する診断回路１ｅと、電圧監視回路１−１内の基準電圧源１ｂの回路故障を診断する診断回路１ｆを設ける構成とした。これにより、電圧監視回路１−１内、例えば抵抗群１ａ、比較器１ｃ、スイッチング素子１ｄ等が故障した場合に電圧監視回路１−１の故障を診断することができ、電源の電圧監視機能の喪失を防止して安全性の高い制御装置の提供が可能になる。また、同様の構成で、電圧の不足を監視することもできる。
As described above, in the circuit
図２は電圧監視機能を備えるモータ駆動制御装置の構成例を示す図である。モータ駆動制御装置１０は、構成ブロックとして、ハイサイド安全回路１０ａ−１、ローサイド安全回路１０ａ−２、主回路１５、制御回路１６、電源生成回路１７および電源電圧監視回路２０を備える。
FIG. 2 is a diagram illustrating a configuration example of a motor drive control device having a voltage monitoring function. The motor drive control device 10 includes a high
主回路１５には、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）電源が供給され、モータＭが接続される。主回路１５は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体素子に該当する。
The
ハイサイド安全回路１０ａ−１は、主回路１５のパワー半導体素子のハイサイドを安全駆動するための回路であり、安全指令入力端子１１−１、入力処理回路１２−１およびゲート遮断回路１３−１を含む。
The high
ローサイド安全回路１０ａ−２は、主回路１５のパワー半導体素子のローサイドを安全駆動するための回路であり、安全指令入力端子１１−２、入力処理回路１２−２およびゲート遮断回路１３−２を含む。なお、ハイサイド安全回路１０ａ−１およびローサイド安全回路１０ａ−２を総称する場合、以降では安全回路１０ａと呼ぶ。
The low
電源生成回路１７は、入力電源から電源電圧Ｖ１を生成する。電源電圧Ｖ１は、制御回路１６および電源電圧監視回路２０に供給される。電源電圧監視回路２０は、電源電圧Ｖ１の電圧監視を行い、電圧監視（電圧保護を含む）後の電源電圧を電源電圧Ｖ２として出力する。
The
電源電圧Ｖ２は、安全回路１０ａに供給される。すなわち、電源電圧Ｖ２は、入力処理回路１２−１、１２−２と、ゲート遮断回路１３−１、１３−２に供給される。
（動作）
このように、安全回路１０ａに対しては、電源電圧監視回路２０を通した後の電源電圧Ｖ２（安全回路用電源電圧）を供給するようにする。これにより、安全回路１０ａの電源が所定の電圧範囲でのみ動作するよう保護を図っている。
The power supply voltage V2 is supplied to the
(Operation)
Thus, the power supply voltage V2 (safety circuit power supply voltage) after passing through the power supply
制御回路１６は、安全回路１０ａの回路故障診断を行うために、ハイサイド安全回路１０ａ−１およびローサイド安全回路１０ａ−２のそれぞれにテストパルスｔｐ１、ｔｐ２を送信する。
The
安全回路１０ａに対する回路故障診断を行わない場合は（通常運用時）、テストパルスｔｐ１、ｔｐ２は例えば、Ｈレベルの信号になる。安全回路１０ａに対する回路故障診断を行う場合は、テストパルスｔｐ１、ｔｐ２は例えば、Ｌレベルのパルス信号になる。
When the circuit failure diagnosis for the
テストパルスｔｐ１、ｔｐ２を安全回路１０ａに入力し、フィードバック信号ＦＢ１、ＦＢ２を監視することで、安全回路１０ａに対して、モータを正常駆動または停止できるか否かの回路故障診断を行う。
By inputting the test pulses tp1 and tp2 to the
一方、モータ駆動制御装置１０には、操作ボタンＢ０（非常停止ボタンに該当）が安全指令入力端子１１−１、１１−２を介して接続される。操作ボタンＢ０は、モータＭを駆動または停止させるための、ユーザが操作可能なボタンである。また、操作ボタンＢ０は、ハイサイド駆動系ボタンＢ０−１と、ローサイド駆動系ボタンＢ０−２との二重化構成になっている。 On the other hand, an operation button B0 (corresponding to an emergency stop button) is connected to the motor drive control device 10 via safety command input terminals 11-1 and 11-2. The operation button B0 is a button that can be operated by the user for driving or stopping the motor M. In addition, the operation button B0 has a dual configuration of a high-side drive system button B0-1 and a low-side drive system button B0-2.
さらに、ハイサイド駆動系ボタンＢ０−１は、スイッチｓｗ１ａ、ｓｗ１ｂを含み、接点も二重化構成になっている。同様に、ローサイド駆動系ボタンＢ０−２は、スイッチｓｗ２ａ、ｓｗ２ｂを含み、接点も二重化構成になっている。 Furthermore, the high-side drive system button B0-1 includes switches sw1a and sw1b, and the contacts are also in a double configuration. Similarly, the low-side drive system button B0-2 includes switches sw2a and sw2b, and the contacts have a double configuration.
ハイサイド駆動系ボタンＢ０−１の端子ｓ１−１は、電源Ｖ０（例えば、２４Ｖ）の正極端に接続し、ローサイド駆動系ボタンＢ０−２の端子ｓ２−１も、電源Ｖ０の正極端に接続する。 The terminal s1-1 of the high side drive system button B0-1 is connected to the positive terminal of the power source V0 (for example, 24V), and the terminal s2-1 of the low side drive system button B0-2 is also connected to the positive terminal of the power source V0. To do.
ハイサイド駆動系ボタンＢ０−１の端子ｓ１−２は、安全指令入力端子１１−１に接続し、ローサイド駆動系ボタンＢ０−２の端子ｓ２−２は、安全指令入力端子１１−２に接続する。なお、電源Ｖ０の負極端は、モータ駆動制御装置１０で使用されるコモングランド（以下、ＧＮＤ１）に接続する。 The terminal s1-2 of the high side drive system button B0-1 is connected to the safety command input terminal 11-1, and the terminal s2-2 of the low side drive system button B0-2 is connected to the safety command input terminal 11-2. . The negative end of the power supply V0 is connected to a common ground (hereinafter referred to as GND1) used in the motor drive control device 10.
ハイサイド安全回路１０ａ−１内の構成ブロックの入出力関係において、入力処理回路１２−１の一方の入力端は、安全指令入力端子１１−１に接続し、他方の入力端には、制御回路１６から出力されるテストパルスｔｐ１が入力される。
In the input / output relationship of the constituent blocks in the high-
入力処理回路１２−１からの出力信号は、ゲート遮断回路１３−１に入力される。ゲート遮断回路１３−１から出力されるフィードバック信号ＦＢ１は、ゲート駆動回路１４−１と制御回路１６に入力される。
The output signal from the input processing circuit 12-1 is input to the gate cutoff circuit 13-1. The feedback signal FB1 output from the gate cutoff circuit 13-1 is input to the gate drive circuit 14-1 and the
ローサイド安全回路１０ａ−２内の構成ブロックの入出力関係において、入力処理回路１２−２の一方の入力端は、安全指令入力端子１１−２に接続し、他方の入力端には、制御回路１６から出力されるテストパルスｔｐ２が入力される。
In the input / output relationship of the constituent blocks in the low-
入力処理回路１２−２からの出力信号は、ゲート遮断回路１３−２に入力される。ゲート遮断回路１３−２から出力されるフィードバック信号ＦＢ２は、ゲート駆動回路１４−２と制御回路１６に入力される。
An output signal from the input processing circuit 12-2 is input to the gate cutoff circuit 13-2. The feedback signal FB2 output from the gate cutoff circuit 13-2 is input to the gate drive circuit 14-2 and the
一方、制御回路１６では、主回路１５におけるハイサイドのＵ相、Ｖ相、Ｗ相のゲート駆動を制御するためのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号ｄ１〜ｄ３をそれぞれ生成し、ＰＷＭ信号ｄ１〜ｄ３は、ゲート駆動回路１４−１に入力される。ゲート駆動回路１４−１は、ＰＷＭ信号ｄ１〜ｄ３にもとづき、主回路１５におけるハイサイドのゲート駆動制御を行う。
On the other hand, the
同様に、制御回路１６では、主回路１５におけるローサイドのｘ相、ｙ相、ｚ相のゲート駆動を制御するためのＰＷＭ信号ｄ４〜ｄ６をそれぞれ生成し、ＰＷＭ信号ｄ４〜ｄ６は、ゲート駆動回路１４−２に入力される。ゲート駆動回路１４−２は、ＰＷＭ信号ｄ４〜ｄ６にもとづき、主回路１５におけるローサイドのゲート駆動制御を行う。
Similarly, the
上記のような構成のモータ駆動制御装置１０では、モータ駆動時には、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ２ａ、ｓｗ２ｂはすべてクローズし、安全指令入力端子１１−１、１１−２には、電源Ｖ０が印加される。 In the motor drive control device 10 configured as described above, the switches sw1a, sw1b, sw2a, and sw2b are all closed when the motor is driven, and the power supply V0 is applied to the safety command input terminals 11-1 and 11-2. .
また、安全指令入力端子１１−１、１１−２の両方に電源Ｖ０が印加されることで、ゲート駆動回路１４−１、１４−２の両方が動作する。ゲート駆動回路１４−１、１４−２が動作することで、主回路１５のゲートが駆動されてモータＭが駆動する。
Further, when the power source V0 is applied to both the safety command input terminals 11-1 and 11-2, both the gate drive circuits 14-1 and 14-2 operate. When the gate drive circuits 14-1 and 14-2 operate, the gate of the
一方、モータ駆動停止時には、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ２ａ、ｓｗ２ｂの少なくとも１つがオープンすることで、安全指令入力端子１１−１、１１−２のいずれかまたは両方にＧＮＤが印加される。 On the other hand, when the motor is stopped, GND is applied to one or both of the safety command input terminals 11-1 and 11-2 by opening at least one of the switches sw1a, sw1b, sw2a, and sw2b.
この場合、ゲート駆動回路１４−１、１４−２のいずれかまたは両方の動作が停止することで、主回路１５のゲート駆動が停止して、モータＭの駆動が停止する。
次に電源電圧監視回路２０の回路構成について説明する。図３は電源電圧監視回路の構成例を示す図である。電源電圧監視回路２０は、コンパレータｃｏｍｐ、抵抗Ｒ１〜Ｒ５、基準電圧源ＳＲおよびスイッチング素子ＳＷを含む。
In this case, the operation of either or both of the gate drive circuits 14-1 and 14-2 is stopped, whereby the gate drive of the
Next, the circuit configuration of the power supply
基準電圧源ＳＲはシャントレギュレータ、スイッチング素子ＳＷはＰＭＯＳ（Ｐ−Ｃｈａｎｎｅｌ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使用されている。 A shunt regulator is used as the reference voltage source SR, and a PMOS (P-Channel Metal-Oxide Semiconductor) transistor is used as the switching element SW.
なお、以降では、基準電圧源ＳＲが発生する基準電圧を＋２．５Ｖとし、抵抗Ｒ１を４．７ｋΩ、抵抗Ｒ２を３．３ｋΩとして説明する。
各構成素子の接続関係について、抵抗Ｒ１の一端は、抵抗Ｒ３の一端に接続して、電源電圧Ｖ１が印加される。抵抗Ｒ１の他端は、抵抗Ｒ２の一端と、コンパレータｃｏｍｐの正側入力端子（＋）と接続する。
In the following description, it is assumed that the reference voltage generated by the reference voltage source SR is +2.5 V, the resistor R1 is 4.7 kΩ, and the resistor R2 is 3.3 kΩ.
Regarding the connection relationship of each component, one end of the resistor R1 is connected to one end of the resistor R3, and the power supply voltage V1 is applied. The other end of the resistor R1 is connected to one end of the resistor R2 and the positive input terminal (+) of the comparator comp.
抵抗Ｒ３の他端は、基準電圧源ＳＲのカソード、基準電圧源ＳＲのリファレンス端子およびコンパレータｃｏｍｐの負側入力端子（−）に接続する。抵抗Ｒ２の他端は、基準電圧源ＳＲのアノードと、ＧＮＤと接続する。 The other end of the resistor R3 is connected to the cathode of the reference voltage source SR, the reference terminal of the reference voltage source SR, and the negative side input terminal (−) of the comparator comp. The other end of the resistor R2 is connected to the anode of the reference voltage source SR and GND.
コンパレータｃｏｍｐの一方の電源端子は、電源電圧Ｖ１と接続し、コンパレータｃｏｍｐの他方の電源端子は、ＧＮＤと接続する。
コンパレータｃｏｍｐ出力端子は、抵抗Ｒ５の一端に接続し、抵抗Ｒ５の他端は、抵抗Ｒ４の一端、スイッチング素子ＳＷのゲートに接続する。
One power supply terminal of the comparator comp is connected to the power supply voltage V1, and the other power supply terminal of the comparator comp is connected to GND.
The comparator comp output terminal is connected to one end of the resistor R5, and the other end of the resistor R5 is connected to one end of the resistor R4 and the gate of the switching element SW.
抵抗Ｒ４の他端は、スイッチング素子ＳＷのソースに接続して、電源電圧Ｖ１が印加される。スイッチング素子ＳＷのドレインは、出力端子ｏｕｔと接続する。なお、出力端子ｏｕｔからは、電源電圧Ｖ２が出力される。 The other end of the resistor R4 is connected to the source of the switching element SW, and the power supply voltage V1 is applied. The drain of the switching element SW is connected to the output terminal out. The power supply voltage V2 is output from the output terminal out.
次に電源電圧監視回路２０の通常運用時および過電圧発生時の動作について説明する。図４は通常運用時および過電圧発生時の動作状態を示す図である。テーブルＴ１は、電源電圧監視回路２０の通常運用時および過電圧発生時に対して、電源電圧Ｖ１、コンパレータｃｏｍｐ（−）入力、コンパレータｃｏｍｐ（＋）入力、コンパレータｃｏｍｐ出力（スイッチング素子ＳＷのゲート入力）、電源電圧Ｖ２の状態を示している。
Next, the operation of the power supply
通常運用時において、電源電圧Ｖ１は、５．０Ｖである。コンパレータｃｏｍｐ（−）入力は、基準電圧の２．５Ｖである。コンパレータｃｏｍｐ（＋）入力は、電源電圧Ｖ１の５．０Ｖが抵抗Ｒ１、Ｒ２で抵抗分圧された２．１Ｖである。 During normal operation, the power supply voltage V1 is 5.0V. The comparator comp (−) input is the reference voltage of 2.5V. The comparator comp (+) input is 2.1 V obtained by dividing the power supply voltage V1 of 5.0 V by resistors R1 and R2.
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）なので、Ｌレベルの信号出力となる。コンパレータｃｏｍｐ出力がＬレベルであるから、スイッチング素子ＳＷはオンする。 Therefore, the comparator comp output is an L level signal output because (comparator comp (+) input level) <(comparator comp (−) input level). Since the comparator comp output is at the L level, the switching element SW is turned on.
したがって、出力端子ｏｕｔの電源電圧Ｖ２は、電源電圧Ｖ１からスイッチング素子ＳＷのドレインソース間電圧Ｖｄｓ分降下した値となり、Ｖｄｓ＝０．１Ｖとすれば、４．９Ｖ（＝５．０Ｖ−Ｖｄｓ）となる。 Therefore, the power supply voltage V2 at the output terminal out is a value that is lowered from the power supply voltage V1 by the drain-source voltage Vds of the switching element SW. If Vds = 0.1V, then 4.9V (= 5.0V−Vds). It becomes.
過電圧発生時において、電源電圧Ｖ１は、５．０Ｖから６．０Ｖ以上に上昇するものとする。コンパレータｃｏｍｐ（−）入力は、基準電圧の２．５Ｖである。コンパレータｃｏｍｐ（＋）入力は、６．０Ｖ以上の電源電圧Ｖ１が抵抗Ｒ１、Ｒ２で抵抗分圧されるので、２．５Ｖ以上の電圧になる。 It is assumed that the power supply voltage V1 rises from 5.0V to 6.0V or more when an overvoltage occurs. The comparator comp (−) input is the reference voltage of 2.5V. The comparator comp (+) input becomes a voltage of 2.5V or more because the power supply voltage V1 of 6.0V or more is divided by resistors R1 and R2.
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（−）入力レベル）≦（コンパレータｃｏｍｐ（＋）入力レベル）なので、Ｈレベルの信号出力となる。コンパレータｃｏｍｐ出力がＨレベルであるから、スイッチング素子ＳＷはオフする。 Therefore, the comparator comp output is an H level signal output because (comparator comp (−) input level) ≦ (comparator comp (+) input level). Since the comparator comp output is at the H level, the switching element SW is turned off.
したがって、出力端子ｏｕｔの電源電圧Ｖ２は、ＧＮＤレベルになってシャットダウンとなり、過電圧発生時に、スイッチング素子ＳＷがオフして正常にシャットダウンが行われる。 Therefore, the power supply voltage V2 at the output terminal out becomes the GND level and shuts down. When an overvoltage occurs, the switching element SW is turned off and the shutdown is normally performed.
図５は通常運用時および過電圧発生時の動作波形を示す図である。電源電圧監視回路２０の状態としては、電源起動、通常運用中および過電圧発生がある。動作波形として、波形ｋ１は、電源電圧Ｖ１を示し、波形ｋ２ａは、コンパレータｃｏｍｐ（−）入力を示し、波形ｋ２ｂは、コンパレータｃｏｍｐ（＋）入力を示している。波形ｋ３は、コンパレータｃｏｍｐ出力を示し、波形ｋ４は、出力端子ｏｕｔから出力される電源電圧Ｖ２を示している。
FIG. 5 is a diagram showing operation waveforms during normal operation and when an overvoltage occurs. The state of the power supply
波形ｋ１において、電源電圧Ｖ１は、電源起動すると０Ｖから５．０Ｖに上昇し、通常運用中は、５．０Ｖを維持する。過電圧発生では、電源電圧Ｖ１は５．０Ｖから電圧レベルが上昇していく。なお、安全回路１０ａの電源電圧の絶対最大定格は例えば、７．０Ｖであり、過電圧とみなす閾値電圧ｔｈを例えば、６Ｖとする。
In the waveform k1, the power supply voltage V1 rises from 0V to 5.0V when the power supply is activated, and maintains 5.0V during normal operation. When an overvoltage is generated, the power supply voltage V1 increases from 5.0V. The absolute maximum rating of the power supply voltage of the
波形ｋ２ａにおいて、コンパレータｃｏｍｐ（−）入力は、電源起動すると０Ｖから２．５Ｖの基準電圧まで上昇し、通常運用中および過電圧発生の状態で、２．５Ｖを維持する。 In the waveform k2a, the comparator comp (−) input rises from 0 V to a reference voltage of 2.5 V when the power is turned on, and maintains 2.5 V during normal operation and in the state of occurrence of overvoltage.
波形ｋ２ｂにおいて、コンパレータｃｏｍｐ（＋）入力は、電源起動すると０Ｖから２．１Ｖ（電源電圧Ｖ１の抵抗Ｒ１、Ｒ２による抵抗分圧）に上昇し、通常運用中は、２．１Ｖを維持する。過電圧発生では、コンパレータｃｏｍｐ（＋）入力は２．１Ｖから電圧レベルが上昇していく。 In the waveform k2b, the comparator comp (+) input rises from 0V to 2.1V (resistance division by the resistors R1 and R2 of the power supply voltage V1) when the power supply is activated, and maintains 2.1V during normal operation. When overvoltage occurs, the voltage level of the comparator comp (+) input increases from 2.1V.
波形ｋ３において、コンパレータｃｏｍｐ出力は、電源起動から電源電圧Ｖ１が閾値電圧ｔｈを超えるまで、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）なので、Ｌレベルである。 In the waveform k3, the comparator comp output is at the L level since (comparator comp (+) input level) <(comparator comp (−) input level) until the power supply voltage V1 exceeds the threshold voltage th after the power activation.
また、電源電圧Ｖ１が閾値電圧ｔｈを超えると、（コンパレータｃｏｍｐ（−）入力レベル）＜（コンパレータｃｏｍｐ（＋）入力レベル）となるので、コンパレータｃｏｍｐ出力はＨレベルになる（過電圧検出）。 Further, when the power supply voltage V1 exceeds the threshold voltage th, (comparator comp (−) input level) <(comparator comp (+) input level) is satisfied, so that the comparator comp output becomes H level (overvoltage detection).
波形ｋ４において、電源電圧Ｖ２は、電源起動すると０Ｖから４．９Ｖに上昇し、通常運用中は、４．９Ｖを維持する。電源電圧Ｖ１が閾値電圧ｔｈを超えると、スイッチング素子ＳＷがオフしてシャットダウンするので、電源電圧Ｖ２は、ＧＮＤレベルへ下降する。 In the waveform k4, the power supply voltage V2 increases from 0V to 4.9V when the power supply is activated, and maintains 4.9V during normal operation. When the power supply voltage V1 exceeds the threshold voltage th, the switching element SW is turned off and shuts down, so that the power supply voltage V2 falls to the GND level.
次に上記の電源電圧監視回路２０における解決すべき課題について説明する。図６は回路故障が生じた場合の動作状態を示す図である。テーブルＴ２は、電源電圧監視回路２０内の回路故障時に対して、電源電圧Ｖ１、コンパレータｃｏｍｐ（−）入力、コンパレータｃｏｍｐ（＋）入力、コンパレータｃｏｍｐ出力、電源電圧Ｖ２の状態を示している。また異常動作（過電圧監視機能の喪失）を示している。
Next, problems to be solved in the power supply
電源電圧監視回路２０の回路故障としては、例えば、抵抗Ｒ１のオープン故障、抵抗Ｒ２の短絡および基準電圧源ＳＲのオープン故障が生じる可能性がある。
なお、オープン故障は、抵抗値が極端に大きくなる故障である。また、基準電圧源ＳＲのオープン故障では、基準電圧源ＳＲであるシャントレギュレータのアノード、カソードまたはリファレンス端子の少なくとも１つにオープン故障が生じるものである。なお、以降では、抵抗Ｒ１のオープン故障および抵抗Ｒ２の短絡を総称する場合は、抵抗Ｒ１、Ｒ２の故障と呼ぶ。
As a circuit failure of the power supply
An open failure is a failure in which the resistance value becomes extremely large. Further, in the open failure of the reference voltage source SR, an open failure occurs in at least one of the anode, cathode, or reference terminal of the shunt regulator that is the reference voltage source SR. Hereinafter, when the open failure of the resistor R1 and the short circuit of the resistor R2 are collectively referred to as the failure of the resistors R1 and R2.
抵抗Ｒ１、Ｒ２の故障が発生した場合、電源電圧Ｖ１は、５．０Ｖである。コンパレータｃｏｍｐ（−）入力は、基準電圧の２．５Ｖである。コンパレータｃｏｍｐ（＋）入力は、抵抗Ｒ１のオープン故障、または抵抗Ｒ２の短絡のいずれかが発生すると０Ｖになる。 When the resistors R1 and R2 fail, the power supply voltage V1 is 5.0V. The comparator comp (−) input is the reference voltage of 2.5V. The comparator comp (+) input becomes 0 V when either an open failure of the resistor R1 or a short circuit of the resistor R2 occurs.
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）となるので、Ｌレベルの信号出力となる。コンパレータｃｏｍｐ出力がＬレベルであるから、スイッチング素子ＳＷはオンする。したがって、出力端子ｏｕｔの電源電圧Ｖ２は、４．９Ｖとなる。 Therefore, since the comparator comp output is (comparator comp (+) input level) <(comparator comp (−) input level), it is an L level signal output. Since the comparator comp output is at the L level, the switching element SW is turned on. Therefore, the power supply voltage V2 at the output terminal out is 4.9V.
電源電圧監視回路２０内の抵抗Ｒ１、Ｒ２の故障が生じているにもかかわらず、出力端子ｏｕｔから４．９Ｖが出力される。このような回路故障が生じている状態では、過電圧になれば、出力端子ｏｕｔから過電圧が出力されることになるので、過電圧監視機能が喪失している問題がある。
Despite the failure of the resistors R1 and R2 in the power supply
一方、基準電圧源ＳＲにオープン故障が生じた場合、電源電圧Ｖ１は、５．０Ｖである。コンパレータｃｏｍｐ（−）入力は、基準電圧源ＳＲがオープン故障すると、電源電圧Ｖ１がかかるので５．０Ｖになる。また、コンパレータｃｏｍｐ（＋）入力は、電源電圧Ｖ１の５．０Ｖが抵抗Ｒ１、Ｒ２で抵抗分圧された２．１Ｖである。 On the other hand, when an open failure occurs in the reference voltage source SR, the power supply voltage V1 is 5.0V. The comparator comp (−) input becomes 5.0 V because the power supply voltage V1 is applied when the reference voltage source SR is in an open failure. The comparator comp (+) input is 2.1 V obtained by dividing the power supply voltage V1 of 5.0 V by resistors R1 and R2.
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）となるので、Ｌレベルの信号出力となる。コンパレータｃｏｍｐ出力がＬレベルであるから、スイッチング素子ＳＷはオンする。したがって、出力端子ｏｕｔの電源電圧Ｖ２は、４．９Ｖとなる。 Therefore, since the comparator comp output is (comparator comp (+) input level) <(comparator comp (−) input level), it is an L level signal output. Since the comparator comp output is at the L level, the switching element SW is turned on. Therefore, the power supply voltage V2 at the output terminal out is 4.9V.
電源電圧監視回路２０内の基準電圧源ＳＲにオープン故障が生じているにもかかわらず、出力端子ｏｕｔから４．９Ｖが出力される。このような回路故障が生じている状態では、過電圧になれば、出力端子ｏｕｔから過電圧が出力されることになるので、過電圧監視機能が喪失している問題がある。
Although an open failure has occurred in the reference voltage source SR in the power supply
図７は抵抗の故障が生じた場合の電源電圧監視回路の動作波形を示す図である。動作波形として、波形ｋ１−１は、電源電圧Ｖ１を示し、波形ｋ２ａ−１は、コンパレータｃｏｍｐ（−）入力を示し、波形ｋ２ｂ−１は、コンパレータｃｏｍｐ（＋）入力を示している。波形ｋ３−１は、コンパレータｃｏｍｐ出力を示し、波形ｋ４−１は、出力端子ｏｕｔから出力される電源電圧Ｖ２を示している。 FIG. 7 is a diagram showing operation waveforms of the power supply voltage monitoring circuit when a resistance failure occurs. As operation waveforms, a waveform k1-1 indicates the power supply voltage V1, a waveform k2a-1 indicates a comparator comp (−) input, and a waveform k2b-1 indicates a comparator comp (+) input. A waveform k3-1 indicates the comparator comp output, and a waveform k4-1 indicates the power supply voltage V2 output from the output terminal out.
波形ｋ１−１において、電源電圧Ｖ１は、電源起動すると０Ｖから５．０Ｖに上昇し、通常運用中は、５．０Ｖを維持する。過電圧発生では、電源電圧Ｖ１は５．０Ｖから電圧レベルが上昇していく。 In the waveform k1-1, the power supply voltage V1 rises from 0V to 5.0V when the power supply is activated, and maintains 5.0V during normal operation. When an overvoltage is generated, the power supply voltage V1 increases from 5.0V.
波形ｋ２ａ−１において、コンパレータｃｏｍｐ（−）入力は、電源起動すると０Ｖから２．５Ｖの基準電圧まで上昇し、通常運用中および過電圧発生の状態で、２．５Ｖを維持する。 In the waveform k2a-1, the comparator comp (−) input rises from 0V to a reference voltage of 2.5V when the power is turned on, and maintains 2.5V during normal operation and in the state of occurrence of overvoltage.
波形ｋ２ｂ−１において、コンパレータｃｏｍｐ（＋）入力は、電源起動すると０Ｖから２．１Ｖに上昇する。また、抵抗Ｒ１、Ｒ２の故障が生じると、コンパレータｃｏｍｐ（＋）入力は、２．１Ｖから０Ｖに低下し、過電圧が発生した場合でもレベル上昇が起きない（過電圧監視機能が喪失している）。 In the waveform k2b-1, the comparator comp (+) input rises from 0V to 2.1V when the power is turned on. Further, when a failure occurs in the resistors R1 and R2, the comparator comp (+) input decreases from 2.1 V to 0 V, and no level increase occurs even when an overvoltage occurs (the overvoltage monitoring function is lost). .
波形ｋ３−１において、抵抗Ｒ１、Ｒ２の故障が発生すると、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）なので、コンパレータｃｏｍｐ出力は、Ｌレベルである。図５に示したように、過電圧発生時にはコンパレータｃｏｍｐ出力がＨレベルになるはずなので、過電圧の検出が不可能な状態になっている。 In the waveform k3-1, when a failure occurs in the resistors R1 and R2, the comparator comp output is at the L level because (comparator comp (+) input level) <(comparator comp (−) input level). As shown in FIG. 5, when the overvoltage occurs, the comparator comp output should be at the H level, so that the overvoltage cannot be detected.
波形ｋ４−１において、電源電圧Ｖ２は、電源起動すると０Ｖから４．９Ｖに上昇し、通常運用中は、４．９Ｖを維持する。過電圧発生では、電源電圧Ｖ２は４．９Ｖから電圧レベルが上昇していく。 In the waveform k4-1, the power supply voltage V2 increases from 0V to 4.9V when the power supply is activated, and maintains 4.9V during normal operation. When overvoltage occurs, the power supply voltage V2 increases from 4.9V.
すなわち、抵抗Ｒ１、Ｒ２の故障が生じると、過電圧が発生していてもシャットダウンがかからないため、過電圧が安全回路１０ａに印加されてしまうことになり、安全回路１０ａの動作異常または安全回路１０ａを破壊させる危険な状態になる。
That is, if a failure occurs in the resistors R1 and R2, even if an overvoltage occurs, the shutdown does not take place, so that the overvoltage is applied to the
図８は基準電圧源にオープン故障が生じた場合の電源電圧監視回路の動作波形を示す図である。動作波形として、波形ｋ１−２は、電源電圧Ｖ１を示し、波形ｋ２ａ−２は、コンパレータｃｏｍｐ（−）入力を示し、波形ｋ２ｂ−２は、コンパレータｃｏｍｐ（＋）入力を示している。波形ｋ３−２は、コンパレータｃｏｍｐ出力を示し、波形ｋ４−２は、出力端子ｏｕｔから出力される電源電圧Ｖ２を示している。 FIG. 8 is a diagram showing operation waveforms of the power supply voltage monitoring circuit when an open failure occurs in the reference voltage source. As operation waveforms, a waveform k1-2 indicates the power supply voltage V1, a waveform k2a-2 indicates a comparator comp (−) input, and a waveform k2b-2 indicates a comparator comp (+) input. A waveform k3-2 represents the comparator comp output, and a waveform k4-2 represents the power supply voltage V2 output from the output terminal out.
波形ｋ１−２において、電源電圧Ｖ１は、電源起動すると０Ｖから５．０Ｖに上昇し、通常運用中は、５．０Ｖを維持する。過電圧発生では、電源電圧Ｖ１は５．０Ｖから電圧レベルが上昇していく。 In the waveform k1-2, the power supply voltage V1 rises from 0V to 5.0V when the power supply is activated, and is maintained at 5.0V during normal operation. When an overvoltage is generated, the power supply voltage V1 increases from 5.0V.
波形ｋ２ａ−２において、コンパレータｃｏｍｐ（−）入力は、電源起動すると０Ｖから２．５Ｖの基準電圧まで上昇する。また、基準電圧源ＳＲにオープン故障が生じると、コンパレータｃｏｍｐ（−）入力は、オープン故障が生じた時点で５．０Ｖに上昇する。さらに、過電圧発生では、５．０Ｖから電圧が上昇していく（過電圧監視機能が喪失している）。 In the waveform k2a-2, the comparator comp (−) input rises from 0V to a reference voltage of 2.5V when the power supply is activated. Further, when an open failure occurs in the reference voltage source SR, the comparator comp (−) input rises to 5.0 V when the open failure occurs. Further, when overvoltage occurs, the voltage increases from 5.0 V (overvoltage monitoring function is lost).
波形ｋ２ｂ−２において、コンパレータｃｏｍｐ（＋）入力は、電源起動すると０Ｖから２．１Ｖに上昇し、通常運用中は、２．１Ｖを維持する。過電圧発生では、コンパレータｃｏｍｐ（＋）入力は、２．１Ｖから電圧レベルが上昇していく。 In the waveform k2b-2, the comparator comp (+) input increases from 0V to 2.1V when the power is turned on, and maintains 2.1V during normal operation. When overvoltage occurs, the voltage level of the comparator comp (+) input increases from 2.1V.
波形ｋ３−２において、基準電圧源ＳＲの故障が発生すると、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）なので、コンパレータｃｏｍｐ出力は、Ｌレベルである。図５に示したように、過電圧発生時にはコンパレータｃｏｍｐ出力がＨレベルになるはずなので、過電圧の検出が不可能な状態になっている。 In the waveform k3-2, when a failure of the reference voltage source SR occurs, (comparator comp (+) input level) <(comparator comp (−) input level), and therefore the comparator comp output is at the L level. As shown in FIG. 5, when the overvoltage occurs, the comparator comp output should be at the H level, so that the overvoltage cannot be detected.
波形ｋ４−２において、電源電圧Ｖ２は、電源起動すると０Ｖから４．９Ｖに上昇し、通常運用中は、４．９Ｖを維持する。過電圧発生では、電源電圧Ｖ２は４．９Ｖから電圧レベルが上昇していく。 In the waveform k4-2, the power supply voltage V2 rises from 0V to 4.9V when the power supply is activated, and maintains 4.9V during normal operation. When overvoltage occurs, the power supply voltage V2 increases from 4.9V.
すなわち、基準電圧源ＳＲのオープン故障が生じると、過電圧が発生していてもシャットダウンがかからないため、過電圧が安全回路１０ａに印加されていまい、安全回路の動作異常または安全回路を破壊させるおそれのある危険な状態になる。
That is, when an open failure of the reference voltage source SR occurs, the shutdown does not occur even if an overvoltage occurs, so that the overvoltage is not applied to the
上述したように、図３に示すような構成の電源電圧監視回路２０では、電源電圧監視回路２０内で回路故障が発生しても回路故障が検出できず、電圧監視機能を喪失してしまう。
As described above, in the power supply
本発明はこのような点に鑑みてなされたものであり、電圧監視回路内の故障を診断し、電圧監視機能の喪失を防止して信頼性の向上を図った回路故障診断装置および駆動制御装置を提供するものである。 The present invention has been made in view of the above points, and has been made to diagnose a failure in a voltage monitoring circuit and prevent loss of the voltage monitoring function to improve reliability and a drive control device. Is to provide.
図９は電圧監視機能の喪失の防止を図った電源電圧監視回路を含むモータ駆動制御装置の構成例を示す図である。モータ駆動制御装置１０−１（本発明の駆動制御装置）は、構成ブロックとして、ハイサイド安全回路１０ａ−１、ローサイド安全回路１０ａ−２、主回路１５、制御回路１６−１、電源生成回路１７および電源電圧監視回路２０−１を備える。
FIG. 9 is a diagram illustrating a configuration example of a motor drive control device including a power supply voltage monitoring circuit that prevents loss of the voltage monitoring function. The motor drive control device 10-1 (the drive control device of the present invention) includes a high-
図２と異なる構成ブロックは、制御回路１６−１と、電源電圧監視回路２０−１である。電源電圧監視回路２０−１は、内部の回路故障を診断する機能を有する。制御回路１６−１は、電源電圧監視回路２０−１の回路故障診断を行うために、テストパルスＴＰ１、ＴＰ２を送信する。電源電圧監視回路２０−１は、テストパルスＴＰ１、ＴＰ２を受信すると、回路故障診断を行い、診断結果である応答信号ｓｔｓを制御回路１６−１へ返信する。 2 are a control circuit 16-1 and a power supply voltage monitoring circuit 20-1. The power supply voltage monitoring circuit 20-1 has a function of diagnosing an internal circuit failure. The control circuit 16-1 transmits test pulses TP1 and TP2 in order to perform circuit failure diagnosis of the power supply voltage monitoring circuit 20-1. When the power supply voltage monitoring circuit 20-1 receives the test pulses TP1 and TP2, the power supply voltage monitoring circuit 20-1 performs a circuit failure diagnosis and returns a response signal sts as a diagnosis result to the control circuit 16-1.
図１０は電源電圧監視回路２０−１の構成例を示す図である。電源電圧監視回路２０−１は、コンパレータｃｏｍｐ、抵抗Ｒ１〜Ｒ１０、基準電圧源ＳＲ、スイッチング素子ＳＷおよびフォトカプラＰＣ１〜ＰＣ３を含む。 FIG. 10 is a diagram illustrating a configuration example of the power supply voltage monitoring circuit 20-1. The power supply voltage monitoring circuit 20-1 includes a comparator comp, resistors R1 to R10, a reference voltage source SR, a switching element SW, and photocouplers PC1 to PC3.
フォトカプラＰＣ１は、フォトトランジスタＴｒ１と、フォトダイオードＤ１ａを含む。フォトカプラＰＣ２は、フォトトランジスタＴｒ２と、フォトダイオードＤ２ａを含む。フォトカプラＰＣ３は、フォトトランジスタＴｒ３と、フォトダイオードＤ３ａを含む。 The photocoupler PC1 includes a phototransistor Tr1 and a photodiode D1a. Photocoupler PC2 includes phototransistor Tr2 and photodiode D2a. The photocoupler PC3 includes a phototransistor Tr3 and a photodiode D3a.
図１に示した回路故障診断装置１の構成ブロックの対応関係について示すと、抵抗Ｒ１、Ｒ２は、抵抗群１ａに対応し、シャントレギュレータＳＲは、基準電圧源１ｂに対応する。コンパレータｃｏｍｐは、比較器１ｃに対応し、スイッチング素子ＳＷは、スイッチング素子１ｄに対応する。
When the correspondence relationship between the constituent blocks of the circuit
また、フォトカプラＰＣ１は、診断回路１ｅの機能を実現し、フォトカプラＰＣ２は、診断回路１ｆの機能を実現し、フォトカプラＰＣ３は、結果出力回路１ｇの機能を実現する。
The photocoupler PC1 implements the function of the
各構成素子の接続関係について、プルアップ抵抗Ｒ６の一端には、電源電圧Ｖ１が印加され、プルアップ抵抗Ｒ６の他端は、フォトダイオードＤ２ａのアノードに接続し、フォトダイオードＤ２ａのカソードは、テスト端子ＴＰ２に接続する。 Regarding the connection relationship of each component, the power supply voltage V1 is applied to one end of the pull-up resistor R6, the other end of the pull-up resistor R6 is connected to the anode of the photodiode D2a, and the cathode of the photodiode D2a is tested. Connect to terminal TP2.
プルアップ抵抗Ｒ７の一端には、電源電圧Ｖ１が印加され、プルアップ抵抗Ｒ７の他端は、フォトダイオードＤ１ａのアノードに接続し、フォトダイオードＤ１ａのカソードは、テスト端子Ａ１に接続する。 The power supply voltage V1 is applied to one end of the pull-up resistor R7, the other end of the pull-up resistor R7 is connected to the anode of the photodiode D1a, and the cathode of the photodiode D1a is connected to the test terminal A1.
抵抗Ｒ１の一端は、フォトトランジスタＴｒ２のコレクタと、抵抗Ｒ３の一端と接続して、電源電圧Ｖ１が印加される。抵抗Ｒ１の他端は、フォトトランジスタＴｒ１のエミッタ、抵抗Ｒ２の一端およびコンパレータｃｏｍｐの正側入力端子（＋）に接続する。 One end of the resistor R1 is connected to the collector of the phototransistor Tr2 and one end of the resistor R3, and the power supply voltage V1 is applied. The other end of the resistor R1 is connected to the emitter of the phototransistor Tr1, one end of the resistor R2, and the positive input terminal (+) of the comparator comp.
抵抗Ｒ３の他端は、基準電圧源ＳＲのカソード、リファレンス端子、コンパレータｃｏｍｐの負側入力端子（−）およびフォトトランジスタＴｒ１のコレクタに接続する。抵抗Ｒ２の他端は、フォトトランジスタＴｒ１のエミッタ、基準電圧源ＳＲのアノードおよびＧＮＤに接続する。 The other end of the resistor R3 is connected to the cathode of the reference voltage source SR, the reference terminal, the negative input terminal (−) of the comparator comp, and the collector of the phototransistor Tr1. The other end of the resistor R2 is connected to the emitter of the phototransistor Tr1, the anode of the reference voltage source SR, and GND.
コンパレータｃｏｍｐの一方の電源端子は、電源電圧Ｖ１と接続し、コンパレータｃｏｍｐの他方の電源端子は、ＧＮＤと接続する。
コンパレータｃｏｍｐ出力端子は、抵抗Ｒ５の一端に接続し、抵抗Ｒ５の他端は、抵抗Ｒ４の一端、スイッチング素子ＳＷのゲートに接続する。
One power supply terminal of the comparator comp is connected to the power supply voltage V1, and the other power supply terminal of the comparator comp is connected to GND.
The comparator comp output terminal is connected to one end of the resistor R5, and the other end of the resistor R5 is connected to one end of the resistor R4 and the gate of the switching element SW.
抵抗Ｒ４の他端は、スイッチング素子ＳＷのソースに接続して、電源電圧Ｖ１が印加される。スイッチング素子ＳＷのドレインは、抵抗Ｒ８（第４の抵抗）の一端および出力端子ｏｕｔに接続する。 The other end of the resistor R4 is connected to the source of the switching element SW, and the power supply voltage V1 is applied. The drain of the switching element SW is connected to one end of the resistor R8 (fourth resistor) and the output terminal out.
抵抗Ｒ８の他端は、フォトダイオードＤ３ａのアノードに接続し、フォトダイオードＤ３ａのカソードはＧＮＤに接続する。フォトトランジスタＴｒ３のコレクタは、電源電圧Ｖ１に接続し、フォトトランジスタＴｒ３のエミッタは、抵抗Ｒ９の一端と、抵抗Ｒ１０の一端と接続する。抵抗Ｒ９の他端は、端子Ａ３に接続し、抵抗Ｒ１０の他端は、ＧＮＤに接続する。 The other end of the resistor R8 is connected to the anode of the photodiode D3a, and the cathode of the photodiode D3a is connected to GND. The collector of the phototransistor Tr3 is connected to the power supply voltage V1, and the emitter of the phototransistor Tr3 is connected to one end of the resistor R9 and one end of the resistor R10. The other end of the resistor R9 is connected to the terminal A3, and the other end of the resistor R10 is connected to GND.
なお、出力端子ｏｕｔからは、電源電圧Ｖ２が出力される。また、テスト端子Ａ１には、テストパルスＴＰ１が入力され、テスト端子Ａ２にはテストパルスＴＰ２が入力される。さらに端子Ａ３からは、応答信号ｓｔｓが出力される。 The power supply voltage V2 is output from the output terminal out. A test pulse TP1 is input to the test terminal A1, and a test pulse TP2 is input to the test terminal A2. Further, a response signal sts is output from the terminal A3.
次に電源電圧監視回路２０−１において、回路故障が生じていない場合の回路故障診断時の動作について説明する。図１１は回路故障が生じていない場合の回路故障診断の動作状態を示す図である。テーブルＴ３は、診断１、２による回路故障診断時に対する、電源電圧Ｖ１、コンパレータｃｏｍｐ（−）入力、コンパレータｃｏｍｐ（＋）入力、コンパレータｃｏｍｐ出力、電源電圧Ｖ２の状態を示している。なお、“通常運用時”および“過電圧発生時”の欄は、図４と同じである。
Next, the operation at the time of circuit failure diagnosis in the case where no circuit failure has occurred in the power supply voltage monitoring circuit 20-1 will be described. FIG. 11 is a diagram illustrating an operation state of circuit failure diagnosis when no circuit failure has occurred. The table T3 shows the states of the power supply voltage V1, the comparator comp (−) input, the comparator comp (+) input, the comparator comp output, and the power supply voltage V2 at the time of the circuit failure diagnosis by the
診断１は、抵抗Ｒ１、Ｒ２の故障が生じているか否かを診断することを示すもので、診断１の実施時には、制御回路１６−１からＬレベルのテストパルスＴＰ１が出力され、テストパルスＴＰ１は、テスト端子Ａ１に入力される。
また、ＬレベルのテストパルスＴＰ１が入力されて、診断１を実施したときに、電源電圧監視回路２０−１がシャットダウンすれば、抵抗Ｒ１、Ｒ２の故障は生じておらず、シャットダウンしなければ故障が生じていることになる。
Further, if the test pulse TP1 of L level is input and
診断２は、基準電圧源ＳＲのオープン故障が生じているか否かを診断することを示すもので、診断２の実施時には、制御回路１６−１からＬレベルのテストパルスＴＰ２が出力され、テストパルスＴＰ２は、テスト端子Ａ２に入力される。
また、ＬレベルのテストパルスＴＰ２が入力されて、診断２を実施したときに、電源電圧監視回路２０−１がシャットダウンすれば、基準電圧源ＳＲのオープン故障は生じておらず、シャットダウンしなければ、基準電圧源ＳＲのオープン故障が生じていることになる。
Further, if the power supply voltage monitoring circuit 20-1 is shut down when the L level test pulse TP2 is input and the
なお、診断１、２による回路故障診断が行われない場合は、テストパルスＴＰ１、ＴＰ２はＨレベルとなる。
診断１の実施において、電源電圧Ｖ１は、５．０Ｖである。また、テストパルスＴＰ１がＬレベルになるので（テストパルスＴＰ２はＨレベル）、フォトカプラＰＣ１が導通し、フォトトランジスタＴｒ１のコレクタ−エミッタ間電圧Ｖｃｅの電圧降下（０．６Ｖとする）が生じる。よって、コンパレータｃｏｍｐ（−）入力は、０．６Ｖ（第１の電圧レベル）になる。
Note that, when the circuit failure diagnosis by the
In the implementation of
コンパレータｃｏｍｐ（＋）入力は、電源電圧Ｖ１の５．０Ｖが抵抗Ｒ１、Ｒ２で抵抗分圧された２．１Ｖである。
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（−）入力レベル）＜（コンパレータｃｏｍｐ（＋）入力レベル）なので、Ｈレベルの信号出力となる。コンパレータｃｏｍｐ出力がＨレベルであるから、スイッチング素子ＳＷはオフする。
The comparator comp (+) input is 2.1 V obtained by dividing the power supply voltage V1 of 5.0 V by resistors R1 and R2.
Therefore, the comparator comp output is an H level signal output because (comparator comp (−) input level) <(comparator comp (+) input level). Since the comparator comp output is at the H level, the switching element SW is turned off.
したがって、出力端子ｏｕｔの電源電圧Ｖ２は、ＧＮＤレベルになってシャットダウンとなり、ＬレベルのテストパルスＴＰ１を入力したときにシャットダウンが正常に行われたので、抵抗Ｒ１、Ｒ２の故障が無いと認識される。 Therefore, the power supply voltage V2 at the output terminal out becomes the GND level and is shut down, and when the L level test pulse TP1 is input, the shutdown is normally performed, so that it is recognized that there is no failure in the resistors R1 and R2. The
診断２の実施において、電源電圧Ｖ１は、５．０Ｖである。コンパレータｃｏｍｐ（−）入力は、基準電圧の２．５Ｖである。また、テストパルスＴＰ２がＬレベルになるので（テストパルスＴＰ１はＨレベル）、フォトカプラＰＣ２が導通し、電源電圧Ｖ１の５．０Ｖに対して、フォトトランジスタＴｒ２のコレクタ−エミッタ間電圧Ｖｃｅの電圧降下が生じる。よって、コンパレータｃｏｍｐ（＋）入力は、５．０ＶからＶｃｅを減算した４．４Ｖ（第２の電圧レベル）になる。
In the execution of the
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（−）入力レベル）＜（コンパレータｃｏｍｐ（＋）入力レベル）なので、Ｈレベルの信号出力となる。コンパレータｃｏｍｐ出力がＨレベルであるから、スイッチング素子ＳＷはオフする。 Therefore, the comparator comp output is an H level signal output because (comparator comp (−) input level) <(comparator comp (+) input level). Since the comparator comp output is at the H level, the switching element SW is turned off.
したがって、出力端子ｏｕｔの電源電圧Ｖ２は、ＧＮＤレベルになってシャットダウンとなり、ＬレベルのテストパルスＴＰ２を入力したときにシャットダウンが正常に行われたので、基準電圧源ＳＲのオープン故障が無いと認識される。 Therefore, the power supply voltage V2 at the output terminal out becomes the GND level and shuts down, and when the L level test pulse TP2 is input, the shutdown is normally performed, so that it is recognized that there is no open failure of the reference voltage source SR. Is done.
次に動作波形について説明する。図１２は回路故障が生じていない場合の回路故障診断の動作波形を示す図である。電源電圧監視回路２０−１の状態を、電源起動、初期化および過電圧発生とする。なお、回路故障診断は初期化時、もしくは安全指令入力端子からの安全指令解除時などに行われる（ＬレベルのテストパルスＴＰ１、ＴＰ２が制御回路１６−１から電源電圧監視回路２０−１に送信される）。 Next, operation waveforms will be described. FIG. 12 is a diagram showing operation waveforms for circuit failure diagnosis when no circuit failure has occurred. The state of the power supply voltage monitoring circuit 20-1 is assumed to be power activation, initialization, and overvoltage generation. The circuit fault diagnosis is performed at initialization or when the safety command is released from the safety command input terminal (L-level test pulses TP1 and TP2 are transmitted from the control circuit 16-1 to the power supply voltage monitoring circuit 20-1. )
動作波形として、波形Ｋ１は、電源電圧Ｖ１を示し、波形Ｋ２ａは、テストパルスＴＰ１を示し、波形Ｋ２ｂは、テストパルスＴＰ２を示している。波形Ｋ３ａは、コンパレータｃｏｍｐ（−）入力を示し、波形Ｋ３ｂは、コンパレータｃｏｍｐ（＋）入力を示している。また、波形Ｋ４は、コンパレータｃｏｍｐ出力を示し、波形Ｋ５は、電源電圧Ｖ２を示し、波形Ｋ６は、応答信号ｓｔｓを示している。 As operation waveforms, the waveform K1 indicates the power supply voltage V1, the waveform K2a indicates the test pulse TP1, and the waveform K2b indicates the test pulse TP2. A waveform K3a indicates a comparator comp (−) input, and a waveform K3b indicates a comparator comp (+) input. A waveform K4 indicates the comparator comp output, a waveform K5 indicates the power supply voltage V2, and a waveform K6 indicates the response signal sts.
波形Ｋ１において、電源電圧Ｖ１は、電源起動すると０Ｖから５．０Ｖに上昇し、通常運用中は、５．０Ｖを維持する。過電圧発生では、電源電圧Ｖ１は５．０Ｖから電圧レベルが上昇していく。 In the waveform K1, the power supply voltage V1 rises from 0V to 5.0V when the power supply is activated, and maintains 5.0V during normal operation. When an overvoltage is generated, the power supply voltage V1 increases from 5.0V.
波形Ｋ２ａにおいて、初期化時にＬレベルのテストパルスＴＰ１が電源電圧監視回路２０−１に入力される。また、波形Ｋ２ｂにおいて、初期化時にＬレベルのテストパルスＴＰ２が電源電圧監視回路２０−１に入力される（ＬレベルのテストパルスＴＰ１、ＴＰ２は、時間差を持って入力されることになる）。 In the waveform K2a, the L level test pulse TP1 is input to the power supply voltage monitoring circuit 20-1 at the time of initialization. In the waveform K2b, an L level test pulse TP2 is input to the power supply voltage monitoring circuit 20-1 at initialization (the L level test pulses TP1 and TP2 are input with a time difference).
波形Ｋ３ａにおいて、コンパレータｃｏｍｐ（−）入力は、電源起動すると０Ｖから２．５Ｖの基準電圧まで上昇する。また、ＬレベルのテストパルスＴＰ１が入力すると、０．６Ｖに低下する。テストパルスＴＰ１がＨレベルの場合は、２．５Ｖを維持する。 In the waveform K3a, the comparator comp (−) input rises from 0V to a reference voltage of 2.5V when the power supply is activated. When the L level test pulse TP1 is input, the voltage drops to 0.6V. When the test pulse TP1 is at the H level, 2.5V is maintained.
波形Ｋ３ｂにおいて、コンパレータｃｏｍｐ（＋）入力は、電源起動すると０Ｖから２．１Ｖに上昇し、ＬレベルのテストパルスＴＰ２が入力すると、４．４Ｖに上昇する。また、テストパルスＴＰ２がＨレベルの場合は、２．１Ｖを維持し、過電圧発生時には、２．１Ｖから電圧が上昇する。 In the waveform K3b, the comparator comp (+) input rises from 0V to 2.1V when the power supply is activated, and rises to 4.4V when the L level test pulse TP2 is inputted. When the test pulse TP2 is at the H level, 2.1V is maintained, and when an overvoltage occurs, the voltage increases from 2.1V.
波形Ｋ４において、コンパレータｃｏｍｐ出力は、ＬレベルのテストパルスＴＰ１、ＴＰ２の入力時、（コンパレータｃｏｍｐ（−）入力レベル）＜（コンパレータｃｏｍｐ（＋）入力レベル）となるので、Ｈレベルの信号出力となり、スイッチング素子ＳＷはオフする。 In the waveform K4, the comparator comp output becomes an H level signal output because (comparator comp (−) input level) <(comparator comp (+) input level) when the L level test pulses TP1 and TP2 are input. The switching element SW is turned off.
また、過電圧が発生していない状態で、ＬレベルのテストパルスＴＰ１、ＴＰ２の入力が無く、テストパルスＴＰ１、ＴＰ２が共にＨレベルの場合は、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）であるので、Ｌレベルの信号出力となる。コンパレータｃｏｍｐ出力がＬレベルであるから、スイッチング素子ＳＷはオンする。 Further, when no overvoltage has occurred and no test pulses TP1 and TP2 of L level are input and both the test pulses TP1 and TP2 are at H level, (comparator comp (+) input level) <(comparator comp) (−) Input level), the signal output is L level. Since the comparator comp output is at the L level, the switching element SW is turned on.
さらに、過電圧発生時には、（コンパレータｃｏｍｐ（−）入力レベル）＜（コンパレータｃｏｍｐ（＋）入力レベル）であるので、Ｈレベルの信号出力となる。コンパレータｃｏｍｐ出力がＨレベルであるから、スイッチング素子ＳＷはオフする。 Further, when an overvoltage occurs, since (comparator comp (−) input level) <(comparator comp (+) input level), an H level signal is output. Since the comparator comp output is at the H level, the switching element SW is turned off.
波形Ｋ５において、電源電圧Ｖ２は、電源起動すると０Ｖから４．９Ｖに上昇する。また、ＬレベルのテストパルスＴＰ１、ＴＰ２の入力時、コンパレータｃｏｍｐ出力がＨレベルであるから、スイッチング素子ＳＷはオフしてシャットダウンし、電源電圧Ｖ２は、ＧＮＤレベルへ下降する。 In the waveform K5, the power supply voltage V2 increases from 0V to 4.9V when the power supply is activated. Further, when the test pulses TP1 and TP2 at the L level are input, the comparator comp output is at the H level, so the switching element SW is turned off and shut down, and the power supply voltage V2 drops to the GND level.
また、過電圧が発生していない状態で、ＬレベルのテストパルスＴＰ１、ＴＰ２の入力が無く、テストパルスＴＰ１、ＴＰ２が共にＨレベルの場合は、コンパレータｃｏｍｐ出力がＬレベルであるから、スイッチング素子ＳＷはオンして、電源電圧Ｖ２は、４．９Ｖになる。 Further, when no overvoltage has occurred and no test pulses TP1 and TP2 at L level are input and both the test pulses TP1 and TP2 are at H level, the comparator comp output is at L level, so the switching element SW Is turned on, and the power supply voltage V2 becomes 4.9V.
さらに、過電圧発生時には、コンパレータｃｏｍｐ出力がＨレベルであるから、スイッチング素子ＳＷはオフしてシャットダウンし、電源電圧Ｖ２はＧＮＤレベルになる。
波形Ｋ６において、ＬレベルのテストパルスＴＰ１、ＴＰ２の入力時、コンパレータｃｏｍｐ出力がＨレベルでスイッチング素子ＳＷはオフするので、フォトカプラＰＣ３は非導通となって、フォトトランジスタＴｒ３はオフする。したがって、端子Ａ３は、プルダウン状態になり、端子Ａ３からはＬレベルの応答信号ｓｔｓが出力される。
Further, when an overvoltage occurs, the comparator comp output is at the H level, so that the switching element SW is turned off and shut down, and the power supply voltage V2 becomes the GND level.
In the waveform K6, when the L level test pulses TP1 and TP2 are input, the comparator comp output is at the H level and the switching element SW is turned off. Therefore, the photocoupler PC3 is turned off and the phototransistor Tr3 is turned off. Accordingly, the terminal A3 is in a pull-down state, and an L level response signal sts is output from the terminal A3.
また、テストパルスＴＰ１、ＴＰ２がＨレベルの場合は、コンパレータｃｏｍｐ出力がＬレベルでスイッチング素子ＳＷはオンするので、フォトカプラＰＣ３は導通して、フォトトランジスタＴｒ３はオンする。したがって、端子Ａ３からはＨレベルの応答信号ｓｔｓが出力される。 When the test pulses TP1 and TP2 are at the H level, the comparator comp output is at the L level and the switching element SW is turned on, so that the photocoupler PC3 is turned on and the phototransistor Tr3 is turned on. Therefore, an H level response signal sts is output from the terminal A3.
次に回路故障が生じた場合の回路故障診断時の動作について説明する。図１３は回路故障が生じた場合の回路故障診断の動作状態を示す図である。テーブルＴ４は、抵抗Ｒ１、Ｒ２の故障が生じている電源電圧監視回路２０−１に対して、診断１を行った場合の電源電圧Ｖ１、コンパレータｃｏｍｐ（−）入力、コンパレータｃｏｍｐ（＋）入力、コンパレータｃｏｍｐ出力、電源電圧Ｖ２の状態を示している。なお、“抵抗Ｒ１、Ｒ２の故障”の欄は、図６と同じである。
Next, the operation at the time of circuit failure diagnosis when a circuit failure occurs will be described. FIG. 13 is a diagram illustrating an operation state of circuit failure diagnosis when a circuit failure occurs. The table T4 shows the power supply voltage V1, the comparator comp (−) input, the comparator comp (+) input when the
抵抗Ｒ１、Ｒ２の故障が生じている際に診断１を実施した場合、電源電圧Ｖ１は、５．０Ｖである。また、テストパルスＴＰ１がＬレベルになるので、フォトカプラＰＣ１が導通し、フォトトランジスタＴｒ１のコレクタ−エミッタ間電圧Ｖｃｅの電圧降下が生じる。よって、コンパレータｃｏｍｐ（−）入力は、０．６Ｖになる。
When
コンパレータｃｏｍｐ（＋）入力は、抵抗Ｒ１のオープン故障、または抵抗Ｒ２の短絡のいずれかが発生すると０Ｖになる。
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）なので、Ｌレベルの信号出力となる。コンパレータｃｏｍｐ出力がＬレベルであるから、スイッチング素子ＳＷはオンする。
The comparator comp (+) input becomes 0 V when either an open failure of the resistor R1 or a short circuit of the resistor R2 occurs.
Therefore, the comparator comp output is an L level signal output because (comparator comp (+) input level) <(comparator comp (−) input level). Since the comparator comp output is at the L level, the switching element SW is turned on.
したがって、出力端子ｏｕｔの電源電圧Ｖ２は、電源電圧Ｖ１（５．０Ｖ）−Ｖｄｓ（０．１Ｖ）であり４．９Ｖとなる。
ＬレベルのテストパルスＴＰ１を送信した際に、出力端子ｏｕｔから４．９Ｖが出力されてシャットダウンしないため、抵抗Ｒ１、Ｒ２の故障による過電圧監視機能が喪失していると認識できる（回路故障を検出できる）。
Therefore, the power supply voltage V2 at the output terminal out is the power supply voltage V1 (5.0 V) −Vds (0.1 V), which is 4.9 V.
When the L level test pulse TP1 is transmitted, 4.9V is output from the output terminal out and does not shut down. Therefore, it can be recognized that the overvoltage monitoring function due to the failure of the resistors R1 and R2 is lost (a circuit failure is detected). it can).
図１４は回路故障が生じた場合の回路故障診断の動作状態を示す図である。テーブルＴ５は、基準電圧源ＳＲのオープン故障が生じている電源電圧監視回路２０−１に対して、診断２を行った場合の電源電圧Ｖ１、コンパレータｃｏｍｐ（−）入力、コンパレータｃｏｍｐ（＋）入力、コンパレータｃｏｍｐ出力、電源電圧Ｖ２の状態を示している。なお、“基準電圧源ＳＲのオープン故障”の欄は、図６と同じである。
FIG. 14 is a diagram showing an operation state of circuit failure diagnosis when a circuit failure occurs. The table T5 shows the power supply voltage V1, the comparator comp (−) input, and the comparator comp (+) input when the
基準電圧源ＳＲの故障が生じている際に診断２を実施した場合、電源電圧Ｖ１は、５．０Ｖである。コンパレータｃｏｍｐ（−）入力は、基準電圧源ＳＲがオープン故障すると５．０Ｖになる。また、テストパルスＴＰ２がＬレベルになるので、フォトカプラＰＣ２が導通し、フォトトランジスタＴｒ２のコレクタ−エミッタ間電圧Ｖｃｅの電圧降下が生じる。よって、コンパレータｃｏｍｐ（＋）入力は、４．４Ｖ（＝５．０Ｖ−Ｖｃｅ）になる。
When
よって、コンパレータｃｏｍｐ出力は、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）なので、Ｌレベルの信号出力となる。コンパレータｃｏｍｐ出力がＬレベルであるからスイッチング素子ＳＷはオンする。 Therefore, the comparator comp output is an L level signal output because (comparator comp (+) input level) <(comparator comp (−) input level). Since the comparator comp output is at the L level, the switching element SW is turned on.
したがって、出力端子ｏｕｔの電源電圧Ｖ２は、電源電圧Ｖ１（５．０Ｖ）−Ｖｄｓ（０．１Ｖ）であり４．９Ｖとなる。
ＬレベルのテストパルスＴＰ２を送信した際に、出力端子ｏｕｔから４．９Ｖが出力されてシャットダウンしないため、基準電圧源ＳＲのオープン故障による電圧監視機能が喪失していると認識できる（回路故障を検出できる）。
Therefore, the power supply voltage V2 at the output terminal out is the power supply voltage V1 (5.0 V) −Vds (0.1 V), which is 4.9 V.
When the L level test pulse TP2 is transmitted, 4.9V is output from the output terminal out and does not shut down, so that it can be recognized that the voltage monitoring function due to the open failure of the reference voltage source SR is lost (the circuit failure is detected). Can be detected).
次に動作波形について説明する。図１５は回路故障が生じた場合の回路故障診断の動作波形を示す図である。診断１を行った際に、抵抗Ｒ１、Ｒ２の故障が検出される場合の電源電圧監視回路２０−１の動作波形を示している。
Next, operation waveforms will be described. FIG. 15 is a diagram showing operation waveforms of circuit failure diagnosis when a circuit failure occurs. The operation waveforms of the power supply voltage monitoring circuit 20-1 when a failure of the resistors R1 and R2 is detected when the
動作波形として、波形Ｋ１−１は、電源電圧Ｖ１を示し、波形Ｋ２ａ−１は、テストパルスＴＰ１を示し、波形Ｋ２ｂ−１は、テストパルスＴＰ２を示している。波形Ｋ３ａ−１は、コンパレータｃｏｍｐ（−）入力を示し、波形Ｋ３ｂ−１は、コンパレータｃｏｍｐ（＋）入力を示している。また、波形Ｋ４−１は、コンパレータｃｏｍｐ出力を示し、波形Ｋ５−１は、電源電圧Ｖ２を示し、波形Ｋ６−１は、応答信号ｓｔｓを示している。 As operation waveforms, the waveform K1-1 indicates the power supply voltage V1, the waveform K2a-1 indicates the test pulse TP1, and the waveform K2b-1 indicates the test pulse TP2. A waveform K3a-1 represents a comparator comp (−) input, and a waveform K3b-1 represents a comparator comp (+) input. A waveform K4-1 indicates the comparator comp output, a waveform K5-1 indicates the power supply voltage V2, and a waveform K6-1 indicates the response signal sts.
波形Ｋ１−１において、電源電圧Ｖ１は、電源起動すると０Ｖから５．０Ｖに上昇する。波形Ｋ２ａ−１において、初期化時にＬレベルのテストパルスＴＰ１が電源電圧監視回路２０−１に入力される。また、波形Ｋ２ｂ−１において、テストパルスＴＰ２は、Ｈレベルのままである。 In the waveform K1-1, the power supply voltage V1 rises from 0V to 5.0V when the power supply is activated. In the waveform K2a-1, an L level test pulse TP1 is input to the power supply voltage monitoring circuit 20-1 at initialization. In the waveform K2b-1, the test pulse TP2 remains at the H level.
波形Ｋ３ａ−１において、コンパレータｃｏｍｐ（−）入力は、電源起動すると０Ｖから２．５Ｖの基準電圧まで上昇する。また、ＬレベルのテストパルスＴＰ１が入力すると、０．６Ｖに低下する。テストパルスＴＰ１がＨレベルの場合は、２．５Ｖを維持する。 In the waveform K3a-1, the comparator comp (−) input rises from 0V to a reference voltage of 2.5V when the power supply is activated. When the L level test pulse TP1 is input, the voltage drops to 0.6V. When the test pulse TP1 is at the H level, 2.5V is maintained.
波形Ｋ３ｂ−１において、コンパレータｃｏｍｐ（＋）入力は、電源起動すると０Ｖから２．１Ｖに上昇し、その後、抵抗Ｒ１、Ｒ２の故障が生じると、コンパレータｃｏｍｐ（＋）入力は、２．１Ｖから０Ｖに低下する。 In the waveform K3b-1, the comparator comp (+) input rises from 0V to 2.1V when the power is turned on, and then when the resistors R1 and R2 fail, the comparator comp (+) input changes from 2.1V. It drops to 0V.
波形Ｋ４−１において、コンパレータｃｏｍｐ出力は、ＬレベルのテストパルスＴＰ１の入力時、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）であるので、Ｌレベルの信号出力となる。 In the waveform K4-1, the comparator comp output is (comparator comp (+) input level) <(comparator comp (−) input level) when the L level test pulse TP1 is input. Become.
また、ＬレベルのテストパルスＴＰ１の入力が無い場合も、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）であるので、Ｌレベルの信号出力である。 Further, even when there is no input of the L level test pulse TP1, since (comparator comp (+) input level) <(comparator comp (−) input level), it is an L level signal output.
波形Ｋ５−１において、電源電圧Ｖ２は、電源起動すると０Ｖから４．９Ｖに上昇する。また、ＬレベルのテストパルスＴＰ１が入力されても、コンパレータｃｏｍｐ出力がＬレベルであるからスイッチング素子ＳＷはオンして、電源電圧Ｖ２は、４．９Ｖになる。 In the waveform K5-1, the power supply voltage V2 increases from 0V to 4.9V when the power supply is activated. Even when the L level test pulse TP1 is input, the comparator comp output is at the L level, so that the switching element SW is turned on and the power supply voltage V2 becomes 4.9V.
波形Ｋ６−１において、ＬレベルのテストパルスＴＰ１の入力時、コンパレータｃｏｍｐ出力はＬレベルでスイッチング素子ＳＷはオンする。よって、フォトカプラＰＣ３は導通して、フォトトランジスタＴｒ３はオンし、端子Ａ３からはＨレベルの応答信号ｓｔｓが出力される。 In waveform K6-1, when the L level test pulse TP1 is input, the comparator comp output is L level and the switching element SW is turned on. Accordingly, the photocoupler PC3 is turned on, the phototransistor Tr3 is turned on, and an H level response signal sts is output from the terminal A3.
したがって、ＬレベルのテストパルスＴＰ１を送信した際に、応答信号ｓｔｓがＨレベルであるので、抵抗Ｒ１、Ｒ２の故障による過電圧監視機能が喪失していると認識できる。 Therefore, when the L level test pulse TP1 is transmitted, since the response signal sts is at the H level, it can be recognized that the overvoltage monitoring function due to the failure of the resistors R1 and R2 is lost.
図１６は回路故障が生じた場合の回路故障診断の動作波形を示す図である。診断１、２を実施した際に、基準電圧源ＳＲのオープン故障が検出される場合の電源電圧監視回路２０−１の動作波形を示している。
FIG. 16 is a diagram showing operation waveforms for circuit failure diagnosis when a circuit failure occurs. The operation waveforms of the power supply voltage monitoring circuit 20-1 when an open failure of the reference voltage source SR is detected when
動作波形として、波形Ｋ１−２は、電源電圧Ｖ１を示し、波形Ｋ２ａ−２は、テストパルスＴＰ１を示し、波形Ｋ２ｂ−２は、テストパルスＴＰ２を示している。波形Ｋ３ａ−２は、コンパレータｃｏｍｐ（−）入力を示し、波形Ｋ３ｂ−２は、コンパレータｃｏｍｐ（＋）入力を示している。また、波形Ｋ４−２は、コンパレータｃｏｍｐ出力（スイッチング素子ＳＷのゲート入力）を示し、波形Ｋ５−２は、電源電圧Ｖ２を示し、波形Ｋ６−２は、応答信号ｓｔｓを示している。 As operation waveforms, a waveform K1-2 indicates the power supply voltage V1, a waveform K2a-2 indicates the test pulse TP1, and a waveform K2b-2 indicates the test pulse TP2. A waveform K3a-2 shows the comparator comp (−) input, and a waveform K3b-2 shows the comparator comp (+) input. A waveform K4-2 shows the comparator comp output (gate input of the switching element SW), a waveform K5-2 shows the power supply voltage V2, and a waveform K6-2 shows the response signal sts.
波形Ｋ１−２において、電源電圧Ｖ１は、電源起動すると０Ｖから５．０Ｖに上昇する。波形Ｋ２ａ−２において、初期化時にＬレベルのテストパルスＴＰ１が電源電圧監視回路２０−１に入力される。また、波形Ｋ２ｂ−２において、初期化時にＬレベルのテストパルスＴＰ２が電源電圧監視回路２０−１に入力される。 In the waveform K1-2, the power supply voltage V1 rises from 0V to 5.0V when the power supply is activated. In waveform K2a-2, L level test pulse TP1 is input to power supply voltage monitoring circuit 20-1 at initialization. In the waveform K2b-2, the L level test pulse TP2 is input to the power supply voltage monitoring circuit 20-1 at the time of initialization.
波形Ｋ３ａ−２において、コンパレータｃｏｍｐ（−）入力は、電源起動すると０Ｖから２．５Ｖの基準電圧まで上昇する。その後、基準電圧源ＳＲのオープン故障が生じると、コンパレータｃｏｍｐ（−）入力は５．０Ｖに上昇する。 In the waveform K3a-2, the comparator comp (−) input rises from 0V to a reference voltage of 2.5V when the power supply is activated. Thereafter, when an open failure of the reference voltage source SR occurs, the comparator comp (−) input rises to 5.0V.
また、ＬレベルのテストパルスＴＰ１が入力すると、コンパレータｃｏｍｐ（−）入力は、０．６Ｖに低下する。なお、基準電圧源ＳＲのオープン故障が生じた以降、テストパルスＴＰ１がＨレベルの場合は、コンパレータｃｏｍｐ（−）入力は、５．０Ｖである。 When the L level test pulse TP1 is input, the comparator comp (−) input is reduced to 0.6V. Note that after the open failure of the reference voltage source SR occurs, when the test pulse TP1 is at the H level, the comparator comp (−) input is 5.0V.
波形Ｋ３ｂ−２において、コンパレータｃｏｍｐ（＋）入力は、電源起動すると０Ｖから２．１Ｖに上昇し、ＬレベルのテストパルスＴＰ２が入力すると、４．４Ｖに上昇する。また、テストパルスＴＰ２がＨレベルの場合は、２．１Ｖを維持する。 In the waveform K3b-2, the comparator comp (+) input increases from 0V to 2.1V when the power supply is activated, and increases to 4.4V when the L level test pulse TP2 is input. When the test pulse TP2 is at the H level, 2.1V is maintained.
波形Ｋ４−２おいて、コンパレータｃｏｍｐ出力は、ＬレベルのテストパルスＴＰ１の入力時、（コンパレータｃｏｍｐ（−）入力レベル）＜（コンパレータｃｏｍｐ（＋）入力レベル）であるので、Ｈレベルの信号出力となる。 In the waveform K4-2, since the comparator comp output is (comparator comp (−) input level) <(comparator comp (+) input level) when the test pulse TP1 of L level is input, the signal output of H level is output. It becomes.
また、ＬレベルのテストパルスＴＰ１の入力以外では、（コンパレータｃｏｍｐ（＋）入力レベル）＜（コンパレータｃｏｍｐ（−）入力レベル）であるので、Ｌレベルの信号出力となる。 Further, except for the input of the L level test pulse TP1, since (comparator comp (+) input level) <(comparator comp (−) input level), an L level signal is output.
波形Ｋ５−２において、電源電圧Ｖ２は、電源起動すると０Ｖから４．９Ｖに上昇する。また、ＬレベルのテストパルスＴＰ１が入力されたとき、コンパレータｃｏｍｐ出力がＨレベルであるからスイッチング素子ＳＷはオフするので、電源電圧Ｖ２は、ＧＮＤレベルになる。 In the waveform K5-2, the power supply voltage V2 increases from 0V to 4.9V when the power supply is activated. Also, when the L level test pulse TP1 is input, the comparator comp output is at the H level, so that the switching element SW is turned off, so that the power supply voltage V2 is at the GND level.
波形Ｋ６−２において、ＬレベルのテストパルスＴＰ１の入力時、コンパレータｃｏｍｐ出力はＨレベルであるから、スイッチング素子ＳＷはオフし、フォトカプラＰＣ３は非導通になり、フォトトランジスタＴｒ３はオフする。 In the waveform K6-2, when the L level test pulse TP1 is input, the comparator comp output is at the H level. Therefore, the switching element SW is turned off, the photocoupler PC3 is turned off, and the phototransistor Tr3 is turned off.
よって、端子Ａ３からはＬレベルの応答信号ｓｔｓが出力される。したがって、ＬレベルのテストパルスＴＰ１を送信した際に、応答信号ｓｔｓがＬレベルであるので、抵抗Ｒ１、Ｒ２の故障は発生していないことを認識できる。 Therefore, the L level response signal sts is output from the terminal A3. Therefore, when the test pulse TP1 at L level is transmitted, the response signal sts is at L level, so that it can be recognized that no failure has occurred in the resistors R1 and R2.
一方、波形Ｋ６−２において、ＬレベルのテストパルスＴＰ２の入力時、コンパレータｃｏｍｐ出力はＬレベルであるから、スイッチング素子ＳＷはオンし、フォトカプラＰＣ３は導通して、フォトトランジスタＴｒ３はオンする。 On the other hand, in waveform K6-2, when the L level test pulse TP2 is input, the comparator comp output is at the L level, so that the switching element SW is turned on, the photocoupler PC3 is turned on, and the phototransistor Tr3 is turned on.
よって、端子Ａ３からはＨレベルの応答信号ｓｔｓが出力される。したがって、ＬレベルのテストパルスＴＰ２を送信した際に、応答信号ｓｔｓがＨレベルであるので、基準電圧源ＳＲのオープン故障が発生していることを認識できる。 Therefore, an H level response signal sts is output from the terminal A3. Therefore, when the L level test pulse TP2 is transmitted, since the response signal sts is at the H level, it can be recognized that an open failure of the reference voltage source SR has occurred.
以上説明したように、本発明によれば、コンパレータｃｏｍｐの一方の入力端子に接続される抵抗Ｒ１、Ｒ２の回路故障と、コンパレータｃｏｍｐの他方の入力端子に接続される基準電圧源ＳＲの回路故障とを診断する構成とした。これにより、電源電圧監視回路２０−１内の回路故障を診断することができ、電圧監視機能の喪失を防止して信頼性の向上を図ることが可能になる。 As described above, according to the present invention, the circuit failure of the resistors R1 and R2 connected to one input terminal of the comparator comp and the circuit failure of the reference voltage source SR connected to the other input terminal of the comparator comp. It was set as the structure which diagnoses. As a result, a circuit failure in the power supply voltage monitoring circuit 20-1 can be diagnosed, and loss of the voltage monitoring function can be prevented to improve reliability.
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。 As mentioned above, although embodiment was illustrated, the structure of each part shown by embodiment can be substituted by the other thing which has the same function. Moreover, other arbitrary structures and processes may be added.
１ 回路故障診断装置
１−１ 電圧監視回路
１ａ 抵抗群
１ｂ 基準電圧源
１ｃ 比較器
１ｄ スイッチング素子
１ｅ 第１の診断回路
１ｆ 第２の診断回路
１ｇ 結果出力回路
１６ 制御回路
Ｒ１、Ｒ２、Ｒ３ 抵抗
ａ１、ａ３、ａ４ 第１の診断回路の端子
ｂ１、ｂ３、ｂ４ 第２の診断回路の端子
ＴＰ１、ＴＰ２ 試験信号
Ｖｒｅｆ 基準電圧
Ｖａ 電圧信号
ｓｔｓ 応答信号
Ｖ１ 電源電圧
Ｖ２ 電圧監視後の電源電圧
DESCRIPTION OF
Claims (12)
第１の試験信号が入力された場合に、前記抵抗群、前記比較器、前記スイッチング素子の故障の発生有無を診断する第１の診断回路と、
第２の試験信号が入力された場合に、前記基準電圧源、前記比較器、前記スイッチング素子の故障の発生有無を診断する第２の診断回路と、
前記第１の診断回路および前記第２の診断回路の診断結果を出力する結果出力回路と、
を有することを特徴とした回路故障診断装置。 A resistor group that generates a voltage signal obtained by dividing the power supply voltage, a reference voltage source that generates a reference voltage, a comparator that compares the levels of the voltage signal and the reference voltage, and a comparison result of the comparator In response, a switching element that passes or blocks the power supply voltage, and a voltage monitoring circuit that includes:
A first diagnostic circuit for diagnosing whether or not a failure has occurred in the resistor group, the comparator, and the switching element when a first test signal is input;
A second diagnostic circuit for diagnosing whether or not a failure has occurred in the reference voltage source, the comparator, and the switching element when a second test signal is input;
A result output circuit for outputting a diagnostic result of the first diagnostic circuit and the second diagnostic circuit;
A circuit fault diagnosis device comprising:
一端が前記負側入力端子に接続され、他端が前記基準電圧の接地側に接続され、前記第１の試験信号の入力時に、前記負側入力端子に第１の電圧レベルを生成し、
前記結果出力回路は、
前記第１の電圧レベルが前記正側入力端子にかかる電圧レベルより低い場合、前記抵抗群に故障が無いことを出力し、前記第１の電圧レベルが前記正側入力端子にかかる電圧レベルより高い場合、前記抵抗群に故障が有ることを出力する、
ことを特徴とする請求項２記載の回路故障診断装置。 The first diagnostic circuit includes:
One end is connected to the negative input terminal, the other end is connected to the ground side of the reference voltage, and when the first test signal is input, a first voltage level is generated at the negative input terminal,
The result output circuit includes:
When the first voltage level is lower than the voltage level applied to the positive input terminal, it outputs that the resistor group has no failure, and the first voltage level is higher than the voltage level applied to the positive input terminal. If there is a fault in the resistance group,
The circuit fault diagnosis apparatus according to claim 2.
一端が前記正側入力端子に接続され、他端が前記電源電圧の高電位側に接続され、前記第２の試験信号の入力時に、前記正側入力端子に第２の電圧レベルを生成し、
前記結果出力回路は、
前記第２の電圧レベルが前記負側入力端子にかかる電圧レベルより高い場合は、前記基準電圧源に故障が無いことを出力し、前記第２の電圧レベルが前記負側入力端子にかかる電圧レベルより低い場合は、前記基準電圧源に故障が有ることを出力する、
ことを特徴とする請求項２記載の回路故障診断装置。 The second diagnostic circuit includes:
One end is connected to the positive input terminal, the other end is connected to the high potential side of the power supply voltage, and when the second test signal is input, a second voltage level is generated at the positive input terminal,
The result output circuit includes:
When the second voltage level is higher than the voltage level applied to the negative input terminal, it outputs that the reference voltage source has no failure, and the second voltage level is applied to the negative input terminal. If lower, output that the reference voltage source is faulty,
The circuit fault diagnosis apparatus according to claim 2.
前記第２のフォトダイオードのアノードに前記電源電圧が印加され、前記第２のフォトダイオードのカソードに前記第２の試験信号が入力され、前記第２のフォトトランジスタのコレクタは、前記第１の抵抗の一端と、第３の抵抗の一端と接続して、前記電源電圧が印加され、
前記第２のフォトトランジスタのエミッタは、前記第１の抵抗の他端、前記比較器の正側入力端子および前記第２の抵抗の一端に接続し、
前記第１のフォトダイオードのアノードに前記電源電圧が印加され、前記第１のフォトダイオードのカソードに前記第１の試験信号が入力され、前記第１のフォトトランジスタのコレクタは、前記第３の抵抗の他端、前記比較器の負側入力端子、前記シャントレギュレータのカソードおよびリファレンス端子に接続し、
前記第１のフォトトランジスタのエミッタは、前記第２の抵抗の他端、前記シャントレギュレータのアノードおよびグランドに接続する、
ことを特徴とする請求項１記載の回路故障診断装置。 The resistor group includes a first resistor and a second resistor, the reference voltage source is a shunt regulator, and the first diagnostic circuit includes a first photodiode and a first phototransistor. The second diagnostic circuit is a second photocoupler including a second photodiode and a second phototransistor,
The power supply voltage is applied to the anode of the second photodiode, the second test signal is input to the cathode of the second photodiode, and the collector of the second phototransistor is connected to the first resistor. Is connected to one end of the third resistor and one end of the third resistor, the power supply voltage is applied,
The emitter of the second phototransistor is connected to the other end of the first resistor, the positive input terminal of the comparator, and one end of the second resistor,
The power supply voltage is applied to the anode of the first photodiode, the first test signal is input to the cathode of the first photodiode, and the collector of the first phototransistor is connected to the third resistor. The other end of the comparator, the negative input terminal of the comparator, the cathode and reference terminal of the shunt regulator,
An emitter of the first phototransistor is connected to the other end of the second resistor, an anode of the shunt regulator, and a ground;
The circuit fault diagnosis apparatus according to claim 1.
前記ＰＭＯＳトランジスタのソースに前記電源電圧が印加され、前記ＰＭＯＳトランジスタのゲートに前記比較器の出力が印加され、前記ＰＭＯＳトランジスタのドレインは、第４の抵抗を介して前記第３のフォトダイオードのアノードに接続し、前記第３のフォトダイオードのカソードはグランドに接続し、前記第３のフォトトランジスタのコレクタには前記電源電圧が印加され、前記第３のフォトトランジスタのエミッタから前記結果が出力される、
ことを特徴とする請求項１記載の回路故障診断装置。 The switching element is a PMOS transistor, and the result output circuit is a third photocoupler including a third photodiode and a third phototransistor,
The power supply voltage is applied to the source of the PMOS transistor, the output of the comparator is applied to the gate of the PMOS transistor, and the drain of the PMOS transistor is connected to the anode of the third photodiode via a fourth resistor. The cathode of the third photodiode is connected to the ground, the power supply voltage is applied to the collector of the third phototransistor, and the result is output from the emitter of the third phototransistor. ,
The circuit fault diagnosis apparatus according to claim 1.
前記対象機器を駆動するためのパワー半導体素子に対して、ハイサイドの前記パワー半導体素子を安全駆動するハイサイド安全回路と、
ローサイドの前記パワー半導体素子を安全駆動するローサイド安全回路と、
電源電圧を分圧した電圧信号を生成する抵抗群、基準電圧を発生する基準電圧源、前記電圧信号と前記基準電圧とのレベルの比較を行う比較器および前記比較器の比較結果に応じて、前記電源電圧を通過または遮断するスイッチング素子を含む電圧監視回路と、第１の試験信号が入力された場合に、前記抵抗群、前記比較器、前記スイッチング素子の故障の発生有無を診断する第１の診断回路と、第２の試験信号が入力された場合に、前記基準電圧源、前記比較器、前記スイッチング素子の故障の発生有無を診断する第２の診断回路と、前記第１の診断回路および前記第２の診断回路の診断結果を出力する結果出力回路とを備え、前記ハイサイド安全回路および前記ローサイド安全回路に対して、前記スイッチング素子を通過した電圧監視後の安全回路用電源電圧を供給する回路故障診断装置と、
前記第１の試験信号および前記第２の試験信号を出力し、前記診断結果を受信する制御回路と、
を有することを特徴とする駆動制御装置。 In a drive control device that drives and controls a target device,
A high-side safety circuit that safely drives the power semiconductor element on the high side with respect to the power semiconductor element for driving the target device;
A low-side safety circuit for safely driving the power semiconductor element on the low side;
In accordance with a resistor group that generates a voltage signal obtained by dividing a power supply voltage, a reference voltage source that generates a reference voltage, a comparator that compares the level of the voltage signal with the reference voltage, and a comparison result of the comparator, A voltage monitoring circuit including a switching element that passes or cuts off the power supply voltage, and a first test for diagnosing whether or not a failure occurs in the resistor group, the comparator, and the switching element when a first test signal is input. A second diagnostic circuit for diagnosing whether or not a failure has occurred in the reference voltage source, the comparator, and the switching element when a second test signal is input, and the first diagnostic circuit And a result output circuit for outputting a diagnosis result of the second diagnosis circuit, and after monitoring the voltage passing through the switching element with respect to the high-side safety circuit and the low-side safety circuit A circuit failure diagnosis apparatus for supplying a power supply voltage for the safety circuit,
A control circuit for outputting the first test signal and the second test signal and receiving the diagnostic result;
A drive control device comprising:
一端が前記負側入力端子に接続され、他端が前記基準電圧の接地側に接続され、前記第１の試験信号の入力時には、第１の電圧レベルを生成し、
前記結果出力回路は、
前記第１の電圧レベルが前記正側入力端子にかかる電圧レベルより低い場合は、前記抵抗群の故障が無いことを出力し、前記第１の電圧レベルが前記正側入力端子にかかる電圧レベルより高い場合は、前記抵抗群に故障が有ることを出力する、
ことを特徴とする請求項８記載の駆動制御装置。 The first diagnostic circuit includes:
One end is connected to the negative input terminal, the other end is connected to the ground side of the reference voltage, and when the first test signal is input, a first voltage level is generated,
The result output circuit includes:
When the first voltage level is lower than the voltage level applied to the positive input terminal, it outputs that there is no failure of the resistor group, and the first voltage level is higher than the voltage level applied to the positive input terminal. If it is high, it outputs that the resistance group has a failure,
The drive control apparatus according to claim 8.
一端が前記正側入力端子に接続して、前記第２の試験信号の入力時には、前記正側入力端子に第２の電圧レベルを生成し、
前記結果出力回路は、
前記第２の電圧レベルが前記負側入力端子にかかる電圧レベルより高い場合は、前記基準電圧源に故障が無いことを出力し、前記第２の電圧レベルが前記負側入力端子にかかる電圧レベルより低い場合は、前記基準電圧源に故障が有ることを出力する、
ことを特徴とする請求項８記載の駆動制御装置。 The second diagnostic circuit includes:
One end is connected to the positive input terminal, and when the second test signal is input, a second voltage level is generated at the positive input terminal,
The result output circuit includes:
When the second voltage level is higher than the voltage level applied to the negative input terminal, it outputs that the reference voltage source has no failure, and the second voltage level is applied to the negative input terminal. If lower, output that the reference voltage source is faulty,
The drive control apparatus according to claim 8.
前記第２のフォトダイオードのアノードに前記電源電圧が印加され、前記第２のフォトダイオードのカソードに前記第２の試験信号が入力され、前記第２のフォトトランジスタのコレクタは、前記第１の抵抗の一端と、第３の抵抗の一端と接続して、前記電源電圧が印加され、
前記第２のフォトトランジスタのエミッタは、前記第１の抵抗の他端、前記比較器の正側入力端子および前記第２の抵抗の一端に接続し、
前記第１のフォトダイオードのアノードに前記電源電圧が印加され、前記第１のフォトダイオードのカソードに前記第１の試験信号が入力され、前記第１のフォトトランジスタのコレクタは、前記第３の抵抗の他端、前記比較器の負側入力端子、前記シャントレギュレータのカソードおよびリファレンス端子に接続し、
前記第１のフォトトランジスタのエミッタは、前記第２の抵抗の他端、前記シャントレギュレータのアノードおよびグランドに接続する、
ことを特徴とする請求項７記載の駆動制御装置。 The resistor group includes a first resistor and a second resistor, the reference voltage source is a shunt regulator, and the first diagnostic circuit includes a first photodiode and a first phototransistor. The second diagnostic circuit is a second photocoupler including a second photodiode and a second phototransistor,
The power supply voltage is applied to the anode of the second photodiode, the second test signal is input to the cathode of the second photodiode, and the collector of the second phototransistor is connected to the first resistor. Is connected to one end of the third resistor and one end of the third resistor, the power supply voltage is applied,
The emitter of the second phototransistor is connected to the other end of the first resistor, the positive input terminal of the comparator, and one end of the second resistor,
The power supply voltage is applied to the anode of the first photodiode, the first test signal is input to the cathode of the first photodiode, and the collector of the first phototransistor is connected to the third resistor. The other end of the comparator, the negative input terminal of the comparator, the cathode and reference terminal of the shunt regulator,
An emitter of the first phototransistor is connected to the other end of the second resistor, an anode of the shunt regulator, and a ground;
The drive control apparatus according to claim 7.
前記ＰＭＯＳトランジスタのソースに前記電源電圧が印加され、前記ＰＭＯＳトランジスタのゲートに前記比較器の出力が印加され、前記ＰＭＯＳトランジスタのドレインは、第４の抵抗を介して前記第３のフォトダイオードのアノードに接続し、前記第３のフォトダイオードのカソードはグランドに接続し、前記第３のフォトトランジスタのコレクタには前記電源電圧が印加され、前記第３のフォトトランジスタのエミッタから前記結果が出力される、
ことを特徴とする請求項７記載の駆動制御装置。 The switching element is a PMOS transistor, and the result output circuit is a third photocoupler including a third photodiode and a third phototransistor,
The power supply voltage is applied to the source of the PMOS transistor, the output of the comparator is applied to the gate of the PMOS transistor, and the drain of the PMOS transistor is connected to the anode of the third photodiode via a fourth resistor. The cathode of the third photodiode is connected to the ground, the power supply voltage is applied to the collector of the third phototransistor, and the result is output from the emitter of the third phototransistor. ,
The drive control apparatus according to claim 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016140641A JP2018011271A (en) | 2016-07-15 | 2016-07-15 | Circuit failure diagnosis device and drive control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016140641A JP2018011271A (en) | 2016-07-15 | 2016-07-15 | Circuit failure diagnosis device and drive control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018011271A true JP2018011271A (en) | 2018-01-18 |
Family
ID=60995890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016140641A Withdrawn JP2018011271A (en) | 2016-07-15 | 2016-07-15 | Circuit failure diagnosis device and drive control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018011271A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262476A (en) * | 2020-03-19 | 2020-06-09 | 宁波安信数控技术有限公司 | Safe torque turn-off circuit and system |
| JP2020187652A (en) * | 2019-05-16 | 2020-11-19 | 株式会社ジェイテクト | Power supply voltage monitoring circuit and control device |
| CN112448702A (en) * | 2020-10-22 | 2021-03-05 | 珠海格力电器股份有限公司 | Drive protection circuit and method and electrical equipment |
| CN112947387A (en) * | 2021-03-29 | 2021-06-11 | 苏州伟创电气科技股份有限公司 | Diagnostic device and safe torque shutoff system |
| WO2023062974A1 (en) * | 2021-10-12 | 2023-04-20 | パナソニックＩｐマネジメント株式会社 | Overvoltage protection circuit provided with internal diagnosis function |
| CN117411302A (en) * | 2023-12-13 | 2024-01-16 | 天津航空机电有限公司 | A kind of RPDU internal power supply circuit |
| CN117420384A (en) * | 2023-10-13 | 2024-01-19 | 滨州新大新机电科技有限公司 | Redundant power supply power failure alarm method and circuit |
| CN118625713A (en) * | 2024-05-31 | 2024-09-10 | 浙江伊控动力系统有限公司 | A new energy vehicle disengagement mechanism control circuit with fault diagnosis function |
| WO2025249229A1 (en) * | 2024-05-29 | 2025-12-04 | カヤバ株式会社 | Control device |
-
2016
- 2016-07-15 JP JP2016140641A patent/JP2018011271A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020187652A (en) * | 2019-05-16 | 2020-11-19 | 株式会社ジェイテクト | Power supply voltage monitoring circuit and control device |
| CN111262476A (en) * | 2020-03-19 | 2020-06-09 | 宁波安信数控技术有限公司 | Safe torque turn-off circuit and system |
| CN112448702A (en) * | 2020-10-22 | 2021-03-05 | 珠海格力电器股份有限公司 | Drive protection circuit and method and electrical equipment |
| CN112947387A (en) * | 2021-03-29 | 2021-06-11 | 苏州伟创电气科技股份有限公司 | Diagnostic device and safe torque shutoff system |
| WO2023062974A1 (en) * | 2021-10-12 | 2023-04-20 | パナソニックＩｐマネジメント株式会社 | Overvoltage protection circuit provided with internal diagnosis function |
| DE112022003456T5 (en) | 2021-10-12 | 2024-04-18 | Panasonic Intellectual Property Management Co., Ltd. | OVERVOLTAGE PROTECTION CIRCUIT WITH INTERNAL DIAGNOSTIC FUNCTION |
| CN117420384A (en) * | 2023-10-13 | 2024-01-19 | 滨州新大新机电科技有限公司 | Redundant power supply power failure alarm method and circuit |
| CN117411302A (en) * | 2023-12-13 | 2024-01-16 | 天津航空机电有限公司 | A kind of RPDU internal power supply circuit |
| CN117411302B (en) * | 2023-12-13 | 2024-04-09 | 天津航空机电有限公司 | RPDU internal power supply circuit |
| WO2025249229A1 (en) * | 2024-05-29 | 2025-12-04 | カヤバ株式会社 | Control device |
| CN118625713A (en) * | 2024-05-31 | 2024-09-10 | 浙江伊控动力系统有限公司 | A new energy vehicle disengagement mechanism control circuit with fault diagnosis function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018011271A (en) | Circuit failure diagnosis device and drive control device | |
| US9209718B2 (en) | Fail safe circuit | |
| CN101908833B (en) | Inverter device | |
| US11360145B2 (en) | Relay fault diagnosis device | |
| EP2733807A2 (en) | Protective circuit for multilevel inverter | |
| CN106104950B (en) | Power cut device | |
| JP5822041B1 (en) | Power converter | |
| CN103548266A (en) | Method and apparatus for operating a power output stage | |
| JP2020187652A (en) | Power supply voltage monitoring circuit and control device | |
| US10063168B2 (en) | Motor controller | |
| JP2013247693A (en) | Power converter for motor drive | |
| KR102520385B1 (en) | motor drive unit | |
| EP2405568A1 (en) | Electronic power apparatus for controlling the movement of alternating current (AC) electric motors stopping such motors in a safe way | |
| JP2019161883A (en) | Power conversion device | |
| JP2009011043A (en) | Fault detection device for chopper circuit | |
| JP6332496B2 (en) | Motor control device | |
| JP7145435B2 (en) | Breaking circuit diagnostic device, motor control device, and breaking circuit diagnostic method | |
| JP2008154372A (en) | Power device short-circuit detecting circuit | |
| JP6473980B2 (en) | unit | |
| WO2024134842A1 (en) | Gate drive control apparatus and inverter apparatus | |
| WO2017033657A1 (en) | Inverter control device | |
| JP6207798B2 (en) | Power converter | |
| JP2023046686A (en) | Power cut-off circuit and soundness confirmation method thereof | |
| JP2016012986A (en) | Drive circuit device | |
| JP2012027700A (en) | Power supply protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20190415 |