JP2018011141A - 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 - Google Patents

Abstract

【課題】一撮像フレーム中に複数回電荷の読出しを行うに当たって、複数の画素信号の各々を順にアナログ−デジタル変換する場合よりも、蓄積時間（露光時間）を短縮できるようにする。【解決手段】本開示の固体撮像装置は、光電変換部を含む画素が配置されて成る画素アレイ部、一撮像フレーム中に光電変換部から複数回電荷の読出しを行う駆動部、及び、複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換するアナログ−デジタル変換部、を備える。【選択図】 図１

Description

本開示は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。

固体撮像装置において、光電変換部を含む画素からは、光電変換によって光電変換部に蓄積される電荷量に対してほぼ線形な画素信号が出力される。そして、固体撮像装置のダイナミックレンジは、光電変換部に蓄積できる電荷量（飽和電荷量）とノイズレベルで一義的に決まる。

但し、光電変換部に蓄えられる電荷量には限りがあることから、飽和してしまった後に発生する信号電荷を蓄えておくことができない。そのため、例えば高照度の撮影を行う場合に、光電変換部に蓄えられる電荷量を超えてしまうと、その超えた分の電荷量については、画素信号に反映されないことになるため、蓄積時間（露光時間）に対する画素信号のリニアリティを確保することができない。

その解決法として、一撮像フレーム中に光電変換部から複数回電荷の読出しを行い、その複数回の電荷の読出しに基づく複数の画素信号を加算することで、擬似的に光電変換部の飽和信号量の増加を図る手法が採られていた（例えば、特許文献１参照）。

特開２０１５−１０９５０３号公報

特許文献１に記載の従来技術では、複数回の電荷の読出しによって時系列で得られる複数の画素信号について、１つのアナログ−デジタル変換部で順にアナログ−デジタル変換を行うことになる。そのため、蓄積時間（露光時間）を、複数の画素信号の全てをアナログ−デジタル変換するのに要する時間、即ち、一撮像フレーム分のアナログ−デジタル変換期間よりも短くすることができない。

そこで、本開示は、一撮像フレーム中に複数回電荷の読出しを行うに当たって、複数の画素信号の各々を順にアナログ−デジタル変換する場合よりも、蓄積時間（露光時間）を短縮できる固体撮像装置、固体撮像装置の駆動方法、及び、電子機器を提供することを目的とする。

上記の目的を達成するための本開示の固体撮像装置は、
光電変換部を含む画素が配置されて成る画素アレイ部、
一撮像フレーム中に光電変換部から複数回電荷の読出しを行う駆動部、及び、
複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換するアナログ−デジタル変換部、
を備える。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像装置を有する。

上記の目的を達成するための本開示の固体撮像装置の駆動方法は、
光電変換部を含む画素が配置されて成る固体撮像装置の駆動に当たって、
一撮像フレーム中に光電変換部から複数回電荷の読出しを行い、
複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換する。

本開示によれば、複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換することで、複数の画素信号の各々を順にアナログ−デジタル変換する場合よりも、蓄積時間（露光時間）を短縮できる。

尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、本開示の第１実施形態に係る固体撮像装置のシステム構成の概略を示すシステム構成図である。 図２は、１つの画素列と２並列構成のＡＤ変換器との接続関係を示す配線図である。 図３は、シングルスロープ型アナログ−デジタル変換器の構成の一例を示すブロック図である。 図４は、シングルスロープ型ＡＤ変換器の相関二重サンプリング処理を伴う動作説明に供するタイミング波形図である。 図５は、第１実施形態に係る固体撮像装置における画素の回路構成の一例を示す回路図である。 図６は、一撮像フレーム中にフォトダイオードＰＤから２回電荷の読出しを行う場合のシャッタ動作、読出し動作、電荷の蓄積状態、及び、加算処理について模式的に示す図である。 図７は、一撮像フレーム中にフォトダイオードＰＤから１回電荷の読出しを行う場合のシャッタ動作、読出し動作、及び、電荷の蓄積状態について模式的に示す図である。 図８は、一撮像フレーム中にフォトダイオードＰＤから１回電荷の読出しを行う場合と、２回電荷の読出しを行う場合の撮影環境の明るさに対する各露光時間毎のシャッタタイミングと読出しタイミングの関係の一例を示す図である。 図９Ａ、図９Ｂ及び図９Ｃは、２回電荷の読出しを行う場合の画素の具体的な回路動作について説明するタイミング波形図である。 図１０は、一撮像フレーム中にフォトダイオードＰＤから３回電荷の読出しを行う場合のシャッタ動作、読出し動作、電荷の蓄積状態、及び、加算処理について模式的に示す図である。 図１１は、一撮像フレーム中にフォトダイオードＰＤから４回電荷の読出しを行う場合の１つの画素列と４並列構成のＡＤ変換器との接続関係を示す配線図である。 図１２は、４並列構成の場合の画素の回路構成の一例を示す回路図である。 図１３は、半導体基板外の信号処理部で加算処理する場合のシャッタ動作、読出し動作、電荷の蓄積状態、及び、加算処理について模式的に示す図である。 図１４Ａ、図１４Ｂ及び図１４Ｃは、電荷の読出しタイミングとアナログゲインとの関係について説明する図である。 図１５Ａ、図１５Ｂ及び図１５Ｃは、アナログゲインとダイナミックレンジと電荷の読出しタイミングとの関係について説明する図である。 図１６は、第２実施形態に係る固体撮像装置における画素の回路構成の一例を示す回路図である。 図１７Ａ、図１７Ｂ及び図１７Ｃは、画素が有する複数の光電変換部の配置例を示す図である。 図１８Ａ及び図１８Ｂは、複数の光電変換部を有する画素構造の従来方式１についての説明図である。 図１９Ａ及び図１９Ｂは、複数の光電変換部を有する画素構造の従来方式２についての説明図である。 図２０Ａ及び図２０Ｂは、複数の光電変換部を有する画素構造において、一撮像フレーム中にフォトダイオードＰＤ₁，ＰＤ₂から２回電荷の読出しを行う方式についての説明図である。 図２１は、積層構造の固体撮像装置の構成の概略を示す分解斜視図である。 図２２は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像装置、その駆動方法、及び、電子機器、全般に関する説明
２．第１実施形態（１つの画素が１つの光電変換部を有する場合の例）
２−１．システム構成
２−２．シングルスロープ型アナログ−デジタル変換器について
２−３．画素の回路構成
２−４．画素の回路動作
３．第２実施形態（１つの画素が複数の光電変換部を有する場合の例）
４．変形例
５．本開示の電子機器
６．本開示がとることができる構成

＜本開示の固体撮像装置、その駆動方法、及び、電子機器、全般に関する説明＞
本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器において、高照度では、光ショットノイズがノイズの主要因となり、これを改善するためには光量を多く取り込むことが重要であり、一撮像フレーム中に光電変換部から複数回電荷の読出しを行うことが有効となる。すなわち、複数回の電荷の読出しに基づく複数の画素信号を加算することで、擬似的に光電変換部の飽和信号量の増加を図ることができる。

そして、複数の画素信号の各々を並列的にアナログ−デジタル変換することで、所期の目的、即ち、蓄積時間（露光時間）の短縮化を実現できる。ここで、「並列的に」とは、同時に並列に処理を行う場合、及び、時間がずれて並列に処理を行う場合を言う。前者の処理の場合には、並列に処理する時間の全体がオーバーラップすることになり、後者の処理の場合には、並列に処理する時間の一部がオーバーラップすることになる。

上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、画素について、複数の画素信号に対応した複数の選択トランジスタを有する構成とすることができる。このとき、複数の選択トランジスタについて、複数の画素信号を並列的に選択して、対応する垂直信号線を通してアナログ−デジタル変換部に供給する構成とすることができる。

更に、上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、垂直信号線について、画素信号を画素列毎に第１の方向に伝送する第１の信号線群、及び、画素信号を画素列毎に第１の方向と反対方向の第２の方向に伝送する第２の信号線群から成る構成とすることができる。また、アナログ−デジタル変換部について、画素列毎に設けられ、第１の信号線群によって伝送される画素信号をアナログ−デジタル変換するアナログ−デジタル変換器の集合、及び、画素列毎に設けられ、第２の信号線群によって伝送される画素信号をアナログ−デジタル変換するアナログ−デジタル変換器の集合から成る構成とすることができる。

更に、上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、アナログ−デジタル変換器について、傾斜状の波形の参照電圧を生成する参照電圧生成部、比較器、及び、カウント部を有する構成とすることができる。比較器は、画素から垂直信号線を通して供給される画素信号と、傾斜状の波形の参照電圧とを比較し、画素信号のレベルに対応したパルス幅のパルス信号を出力する。カウント部は、比較器の比較動作の開始から終了までの比較期間において所定のクロックに同期してカウント動作を行う。そして、カウント部のカウント値をアナログ−デジタル変換後のデジタル値とする。

更に、上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、ユーザの選択に応じて、複数回の電荷の読出しに基づく複数の画素信号について、複数の選択トランジスタを通して時系列で読み出すモードと、複数の選択トランジスタを通して同時に読み出すモードとを設定可能な構成とすることができる。

更に、上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、複数の画素信号に基づいて、アナログ−デジタル変換部から出力される複数のデジタルデータを記憶するメモリ部を備える構成とすることができる。複数のデジタルデータについては、メモリ部で加算処理することが好ましい。

また、上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、１つの画素内に複数の光電変換部を有する構成とすることができる。複数の光電変換部については、被写体像の位相差を利用して被写体との距離を測定する位相差検出に用いることが好ましい。

あるいは又、上述した好ましい構成を含む本開示の固体撮像装置、その駆動方法、及び、電子機器にあっては、画素アレイ部とアナログ−デジタル変換部とはそれぞれ、互いに積層された、異なる半導体基板に搭載されている構成とすることができる。

＜第１実施形態＞
本開示の第１実施形態は、１つの画素が１つの光電変換部を有する場合の例である。第１実施形態に係る固体撮像装置のシステム構成図を図１に示す。第１実施形態では、固体撮像装置として、例えばＸ−Ｙアドレス方式固体撮像装置の一種であるＣＭＯＳイメージセンサを例示している。

［システム構成］
第１実施形態に係る固体撮像装置１０は、半導体基板（半導体チップ）１１上に形成された画素アレイ部１２と、当該画素アレイ部１２と同じ半導体基板１１上に集積された周辺回路部とを有する構成となっている。周辺回路部は、垂直駆動部１３、アナログ−デジタル変換（以下、「ＡＤ変換」と記述する）部１４，１５、カラム処理部１６，１７、メモリ部１８、及び、システム制御部１９等から構成されている。

画素アレイ部１２は、光電変換を行うことで、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を含む画素２０が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは、画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは、画素列の画素の配列方向（即ち、垂直方向）を言う。画素２０の具体的な回路構成や画素構造の詳細については後述する。

画素アレイ部１２において、行列状の画素配列に対して、画素行毎に画素駆動線（図示せず）が行方向に沿って配線され、画素列毎に例えば２本の垂直信号線３１，３２が列方向に沿って配線されている。画素駆動線は、画素２０から信号を読み出す際の駆動を行うための、後述する駆動信号を伝送する。画素駆動線の一端は、垂直駆動部１３の各行に対応した出力端に接続されている。

垂直駆動部１３は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１２の各画素２０を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１３は、当該垂直駆動部１３を制御するシステム制御部１９と共に、画素アレイ部１２の各画素２０を駆動する駆動部を構成している。この垂直駆動部１３はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、画素２０から信号を読み出すために、画素アレイ部１２の画素２０を行単位で順に選択走査する。画素２０から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の画素２０の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミング又は電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。

垂直駆動部１３によって選択された画素行の各画素２０から出力される画素信号は、２系統の垂直信号線３１，３２を通してＡＤ変換部１４，１５に入力される。ここで、一方の系統の垂直信号線３１は、選択行の各画素２０から出力される画素信号を、画素列毎に第１の方向（画素列方向における一方側／図の上方向）に伝送する信号線群（第１の信号線群）から成る。他方の系統の垂直信号線３２は、選択行の各画素２０から出力される画素信号を、第１の方向と反対方向の第２の方向（画素列方向における他方側／図の下方向）に伝送する信号線群（第２の信号線群）から成る。

ＡＤ変換部１４，１５はそれぞれ、画素列毎に設けられたＡＤ変換器１４１，１５１の集合（ＡＤ変換器群）から成り、画素列方向において画素アレイ部１２を挟んで設けられており、２系統の垂直信号線３１，３２によって伝送される画素信号をＡＤ変換する。すなわち、ＡＤ変換部１４は、画素列毎に垂直信号線３１によって第１の方向に伝送され、入力される画素信号をＡＤ変換するＡＤ変換器１４１の集合から成る。ＡＤ変換部１５は、画素列毎に垂直信号線３２によって第２の方向に伝送され、入力される画素信号をＡＤ変換するＡＤ変換器１５１の集合から成る。

ＡＤ変換部１４，１５でＡＤ変換後の画素データ（デジタルデータ）は、カラム処理部１６，１７を介してメモリ部１８に供給される。メモリ部１８は、カラム処理部１６を経た画素データと、カラム処理部１７を経た画素データとを一時的に記憶する。また、メモリ部１８では、カラム処理部１６を経た画素データと、カラム処理部１７を経た画素データとを加算する処理も行われる。

システム制御部１９は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１３、ＡＤ変換部１４，１５、及び、カラム処理部１６，１７などの駆動制御を行う。システム制御部１９は更に、ユーザによる操作の下に、外部から入力されるモード選択信号に応じて、垂直駆動部１３の動作モードの切替え制御を行う。

メモリ部１８から読み出された画素データは、半導体基板１１外に設けられた信号処理部５１で所定の信号処理が行われた後、インターフェース５２を介して出力される。信号処理部５１では、例えば、一撮像フレームにおける画素データの合計や平均を求める処理が行われる。

１つの画素列と２並列構成のＡＤ変換器１４１，１５１との接続関係を図２に示す。垂直信号線３１の一端には、一方の系統のＡＤ変換器１４１及び電流源４１が接続されている。そして、画素２０から出力される画素信号は、垂直信号線３１によって第１の方向（図の上方向）に伝送され、ＡＤ変換器１４１に入力される。また、垂直信号線３２の一端には、他方の系統のＡＤ変換器１５１及び電流源４２が接続されている。そして、画素２０から出力される画素信号は、垂直信号線３２によって第２の方向（図の下方向）に伝送され、ＡＤ変換器１５１に入力される。

ＡＤ変換器１４１，１５１としては、周知のＡＤ変換器を用いることができる。周知のＡＤ変換器として、シングルスロープ型ＡＤ変換部、逐次比較型ＡＤ変換部、又は、デルタ−シグマ変調型（ΔΣ変調型）ＡＤ変換部を例示することができる。但し、ＡＤ変換器１４１，１５１は、これらに限定されるものではない。本実施形態では、ＡＤ変換器１４１，１５１として、シングルスロープ型ＡＤ変換器を用いている。

［シングルスロープ型ＡＤ変換器について］
シングルスロープ型ＡＤ変換器の構成の一例を図３に示す。ここでは、ＡＤ変換器１４１について、シングルスロープ型ＡＤ変換器１４１として説明するが、ＡＤ変換器１５１もＡＤ変換器１４１と同じである。

シングルスロープ型ＡＤ変換器１４１は、参照電圧生成部１４１１を備えている。参照電圧生成部１４１１は、時間が経過するにつれて電圧値が階段状に変化する傾斜状の波形である、所謂、ランプ（ＲＡＭＰ）波形の参照電圧Ｖ_refを、ＡＤ変換に用いる基準信号として生成する。参照電圧生成部１４１１については、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。尚、参照電圧生成部１４１１としては、ＤＡＣ回路を用いた構成のものに限られるものではない。

シングルスロープ型ＡＤ変換器１４１は、参照電圧生成部１４１１の他に、比較器（コンパレータ）１４１２、及び、カウント部である例えばアップ／ダウンカウンタ（図中、「Ｕ／Ｄ ＣＮＴ」と記載している）１４１３を備えている。比較器１４１２は、画素２０から出力される画素信号に応じた垂直信号線３１の信号電圧Ｖ_outを比較入力とし、参照電圧生成部１４１１で生成されるランプ波（傾斜状の波形）の参照電圧Ｖ_refを基準入力とし、両者を比較する。

そして、比較器１４１２は、例えば、参照電圧Ｖ_refが信号電圧Ｖ_outよりも大きいときに出力Ｖ_coが第１の状態（例えば、高レベル）になり、参照電圧Ｖ_refが信号電圧Ｖ_out以下のときに出力Ｖ_coが第２の状態（例えば、低レベル）になる。これにより、比較器１４１２の出力信号は、画素信号のレベルの大きさに対応したパルス幅を持つパルス信号となる。

アップ／ダウンカウンタ１４１３には、システム制御部１９による制御の下に、比較器１４１２に対する参照電圧Ｖ_refの供給開始タイミングと同じタイミングで所定のクロックＣＫが与えられる。アップ／ダウンカウンタ１４１３は、所定のクロックＣＫに同期してダウン（ＤＯＷＮ）カウント、又は、アップ（ＵＰ）カウントを行うことで、比較器１４１２の出力パルスのパルス幅の期間、即ち、比較器１４１２での比較動作の開始から比較動作の終了までの比較期間を計測する。このアップ／ダウンカウンタ１４１３のカウント結果（カウント値）が、アナログの画素信号をデジタル化したデジタル値となる。

固体撮像装置１０では、一般的に、画素２０のリセット動作時のノイズを除去するために、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）によるノイズ除去処理が行わる。画素２０からは、例えば、リセットレベルＶ_rst及び信号レベルＶ_sigの順に読み出される。リセットレベルＶ_rstは、画素２０のフローティングディフュージョンＦＤ（図５参照）をリセットしたときのフローティングディフュージョンＦＤの電位に相当する。信号レベルＶ_sigは、フォトダイオードＰＤに蓄積された電荷をフローティングディフュージョンＦＤへ転送したときのフローティングディフュージョンＦＤの電位に相当する。

リセットレベルＶ_rstを先に読み出す読み出し方式においては、リセットしたときに発生するランダムノイズはフローティングディフュージョンＦＤで保持されているため、信号電荷を加えて読み出された信号レベルＶ_sigには、リセットレベルＶ_rstと同じノイズ量が保持されている。このため、信号レベルＶ_sigからリセットレベルＶ_rstを減算する相関二重サンプリング動作を行うことにより、これらのノイズを除去した信号を得ることが可能となる。

この相関二重サンプリング処理を、シングルスロープ型ＡＤ変換器１４１において、ＡＤ変換の際に並行して行うことができる。具体的には、シングルスロープ型ＡＤ変換器１４１では、比較器１４１２での比較動作の開始から比較動作の終了までの比較期間の計測動作の際に、アップ／ダウンカウンタ１４１３は、例えば、リセットレベルＶ_rstに対してはダウンカウントを行い、信号レベルＶ_sigに対してはアップカウントを行う。このダウンカウント／アップカウントの動作により、信号レベルＶ_sigとリセットレベルＶ_rstとの差分をとることができる。その結果、ＡＤ変換器１４１２によるＡＤ変換の際に、相関二重サンプリングによるノイズ除去処理を行うことができる。図４に、シングルスロープ型ＡＤ変換器１４１の相関二重サンプリング処理を伴う動作説明に供するタイミング波形図を示す。

［画素の回路構成］
第１実施形態に係る固体撮像装置１０における画素２０の回路構成の一例を図５に示す。画素２０は、光電変換部として、フォトダイオードＰＤを有する。画素２０は、フォトダイオードＰＤに加えて、転送トランジスタ２１、リセットトランジスタ２２、増幅トランジスタ２３、及び、例えば２つの選択トランジスタ２４₁，２４₂を有する構成となっている。

尚、本例では、転送トランジスタ２１、リセットトランジスタ２２、増幅トランジスタ２３、及び、選択トランジスタ２４（２４₁，２４₂）として、例えばＮ型ＭＯＳＦＥＴを用いている。但し、ここで例示したトランジスタ２１〜２４の導電型の組み合わせは一例に過ぎず、これらの導電型の組み合わせに限られるものではない。

フォトダイオードＰＤは、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオードＰＤのカソード電極は、転送トランジスタ２１を介して増幅トランジスタ２３のゲート電極と電気的に接続されている。ここで、増幅トランジスタ２３のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。

転送トランジスタ２１のゲート電極には、高レベル（例えば、Ｖ_DDレベル）がアクティブとなる転送信号ＴＲＧが垂直駆動部１３から与えられる。転送トランジスタ２１は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオードＰＤで光電変換され、当該フォトダイオードＰＤに蓄積された光電荷をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ２２は、高電位側電源Ｖ_DDとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２２のゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが垂直駆動部１３から与えられる。リセットトランジスタ２２は、リセット信号ＲＳＴに応答して導通状態となることで、フローティングディフュージョンＦＤの電荷を電源Ｖ_DDのノードに捨てる。これにより、フローティングディフュージョンＦＤをリセットするリセット動作が行われる。

増幅トランジスタ２３は、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源Ｖ_DDにそれぞれ接続されている。増幅トランジスタ２３は、フォトダイオードＰＤで光電変換された電荷を、フローティングディフュージョンＦＤで電圧に変換して得られる画素信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２３は、ソース電極が選択トランジスタ２４₁，２４₂を介して垂直信号線３１，３２に接続されている。そして、増幅トランジスタ２３と、垂直信号線３１，３２の各一端に接続されている電流源４１，４２とは、フローティングディフュージョンＦＤの電圧を垂直信号線３１，３２の電位に変換するソースフォロワを構成している。

選択トランジスタ２４₁は、例えば、ドレイン電極が増幅トランジスタ２３のソース電極に接続され、ソース電極が垂直信号線３１に接続されている。選択トランジスタ２４₁のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬ１が垂直駆動部１３から与えられる。選択トランジスタ２４₁は、選択信号ＳＥＬ１に応答して導通状態となることで、画素２０を選択状態として増幅トランジスタ２３から出力される画素信号を垂直信号線３１に伝達する。

選択トランジスタ２４₂は、例えば、ドレイン電極が増幅トランジスタ２３のソース電極に接続され、ソース電極が垂直信号線３２に接続されている。選択トランジスタ２４₂のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬ２が垂直駆動部１３から与えられる。選択トランジスタ２４₂は、選択信号ＳＥＬ２に応答して導通状態となることで、画素２０を選択状態として増幅トランジスタ２３から出力される画素信号を垂直信号線３２に伝達する。

上記の構成の第１実施形態に係る固体撮像装置１０は、一撮像フレーム中にフォトダイオードＰＤから複数回電荷の読出しを行い、その複数回の電荷の読出しに基づく複数の画素信号を加算することを特徴としている。この電荷の複数回読出しにより、擬似的にフォトダイオードＰＤの飽和信号量を増加することができるため、ダイナミックレンジの拡大を図ることができる。また、高照度では、光量を多く取り込むことができることによって光ショットノイズを改善できる。

第１実施形態に係る固体撮像装置１０は更に、複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にＡＤ変換することを特徴としている。この並列的なＡＤ変換処理により、複数の画素信号の各々を順にＡＤ変換処理する場合には、一撮像フレーム分のＡＤ変換期間よりも短くすることができなかった露光時間（蓄積時間）を短縮することができ、１垂直走査期間内で蓄積時間を任意に設定可能となる。

その結果、第１実施形態に係る固体撮像装置１０によれば、ダイナミックレンジを拡大できることによって、高照度の撮影に対応することができる。また、露光時間を短縮できることによって、例えば動画を撮影する際の画像のブレの発生を抑えることができる。ダイナミックレンジを拡大でき、かつ、露光時間を短縮できる点について、以下に、より具体的に説明する。

本実施形態に係る固体撮像装置１０では、システム制御部１９による制御の下に、垂直駆動部１３は、一撮像フレーム中にフォトダイオードＰＤから、例えば２回電荷の読出し駆動を行う。一撮像フレーム中にフォトダイオードＰＤから２回電荷の読出しを行う場合のシャッタ（Ｓｈｕｔｔｅｒ）動作、読出し（Ｒｅａｄ）動作、電荷の蓄積状態、及び、加算処理について図６に模式的に示す。因みに、一撮像フレーム中にフォトダイオードＰＤから１回電荷の読出しを行う場合のシャッタ動作、読出し動作、及び、電荷の蓄積状態について図７に模式的に示す。

一撮像フレーム中にフォトダイオードＰＤから１回電荷の読出しを行う場合は、フォトダイオードＰＤに蓄えられる電荷量には限りがあることから、飽和してしまった後に発生する信号電荷を蓄えておくことができない。これに対し、１回の電荷読出しの場合よりも読出しスピードを早くして２回読出しを行い、メモリ部１８に記憶し、かつ、加算処理を行うことで、読出し回数分倍に相当する電荷量をフォトダイオードＰＤから読み出すことができる。

このとき、２回の電荷読出しによって時系列で得られる２つの画素信号について、１つのＡＤ変換部で順にＡＤ変換を行うと、電荷の蓄積時間（露光時間）を、２つの画素信号の全てをＡＤ変換するのに要する時間、即ち、一撮像フレーム分のＡＤ変換期間よりも短くすることができない。

そこで、本実施形態に係る固体撮像装置１０では、２回の電荷読出しに基づく２つの画素信号に対してＡＤ変換部を２系統並列に設けた構成（２並列構成）を採っている。画素２０から時系列で読み出される２つの画素信号に対してＡＤ変換部が２系統並列に設けられていることで、時系列で読み出される２つの画素信号を、２系統のＡＤ変換部で並列的にＡＤ変換することができる。換言すれば、ＡＤ変換部が２系統並列に設けられていることで、１回目の電荷読出しに基づく画像信号のＡＤ変換中に、２回目の電荷読出し及びそれに基づく画素信号のＡＤ変換を並列的に（並行して）行うことができる。

一撮像フレーム中にフォトダイオードＰＤから１回電荷の読出しを行う場合と、２回電荷の読出しを行う場合の撮影環境の明るさに対する各露光時間（蓄積時間）毎のシャッタタイミングと読出しタイミングの関係の一例を図８に示す。図８の上側が、一撮像フレーム中にフォトダイオードＰＤから１回電荷の読出しを行う場合のシャッタタイミング及び読出しタイミングを示しており、図８の下側が、一撮像フレーム中にフォトダイオードＰＤから２回電荷の読出しを行う場合のシャッタタイミング及び読出しタイミングを示している。

［画素の回路動作］
ここで、２回電荷の読出しを行う場合の図５に示す回路構成の画素２０の具体的な回路動作について、図９Ａ、図９Ｂ及び図９Ｃのタイミング波形図を用いて説明する。

図９Ａは、シャッタ時の水平同期信号Ｈ_sync、選択信号ＳＥＬ１、選択信号ＳＥＬ２、リセット信号ＲＳＴ、及び、転送信号ＴＲＧのタイミング波形図である。リセット信号ＲＳＴ及び転送信号ＴＲＧが同時にアクティブ状態（高レベル）になることで、リセットトランジスタ２２及び転送トランジスタ２１が導通状態となる。これにより、フォトダイオードＰＤの電荷が電源Ｖ_DDのノードに捨てられるシャッタ動作が行われる。

図９Ｂは、１回目の電荷読出し時の水平同期信号Ｈ_sync、選択信号ＳＥＬ１、選択信号ＳＥＬ２、リセット信号ＲＳＴ、及び、転送信号ＴＲＧのタイミング波形図である。選択信号ＳＥＬ１がアクティブ状態となることで、選択トランジスタ２４₁が導通状態となる。この選択信号ＳＥＬ１のアクティブ期間において、リセット信号ＲＳＴがアクティブ状態となり、リセットトランジスタ２２が導通状態となることで、フローティングディフュージョンＦＤがリセットされる。そして、このリセット時のフローティングディフュージョンＦＤの電位がリセットレベルＶ_rstとして選択トランジスタ２４₁によって垂直信号線３１に読み出され、ＡＤ変換器１４１によってＡＤ変換される。

続いて、転送信号ＴＲＧがアクティブ状態となり、転送トランジスタ２１が導通状態となることで、フォトダイオードＰＤからフローティングディフュージョンＦＤへ１回目の電荷の読出しが行われる。そして、この１回目の電荷読出し時のフローティングディフュージョンＦＤの電位が、１回目の電荷読出しに基づく信号レベルＶ_sigとして選択トランジスタ２４₁によって垂直信号線３１に読み出され、ＡＤ変換器１４１によってＡＤ変換される。このＡＤ変換器１４１での１回目の電荷読出しに基づく画素信号のＡＤ変換中に２回目の電荷読出しが行われる。

図９Ｃは、２回目の電荷読出し時の水平同期信号Ｈ_sync、選択信号ＳＥＬ１、選択信号ＳＥＬ２、リセット信号ＲＳＴ、及び、転送信号ＴＲＧのタイミング波形図である。選択信号ＳＥＬ２がアクティブ状態となることで、選択トランジスタ２４₂が導通状態となる。この選択信号ＳＥＬ２のアクティブ期間において、リセット信号ＲＳＴがアクティブ状態となり、リセットトランジスタ２２が導通状態となることで、フローティングディフュージョンＦＤがリセットされる。そして、このリセット時のフローティングディフュージョンＦＤの電位がリセットレベルＶ_rstとして選択トランジスタ２４₂によって垂直信号線３１に読み出され、ＡＤ変換器１４１によってＡＤ変換される。

続いて、転送信号ＴＲＧがアクティブ状態となり、転送トランジスタ２１が導通状態となることで、フォトダイオードＰＤからフローティングディフュージョンＦＤへ２回目の電荷の読出しが行われる。そして、この２回目の電荷読出し時のフローティングディフュージョンＦＤの電位が、２回目の電荷読出しに基づく信号レベルＶ_sigとして選択トランジスタ２４₂によって垂直信号線３２に読み出され、ＡＤ変換器１５１によってＡＤ変換される。

このように、画素２０から時系列で読み出される２つの画素信号に対してＡＤ変換部が２系統並列に設けられていることで、２つの画素信号を別々のＡＤ変換部で並列的にＡＤ変換を行うことができる。これにより、２つの画素信号の各々を１つのＡＤ変換部で順にＡＤ変換する場合よりも、電荷の蓄積時間（露光時間）を短縮することができる。

（３並列構成の例）
尚、本実施形態に係る固体撮像装置１０では、一撮像フレーム中にフォトダイオードＰＤから２回電荷の読出しを行う場合を例に挙げて説明したが、フォトダイオードＰＤからの電荷の読出し回数は２回に限られるものではなく、３回以上の複数回読出しとすることもできる。一撮像フレーム中にフォトダイオードＰＤから３回電荷の読出しを行う場合のシャッタ動作、読出し動作、電荷の蓄積状態、及び、加算処理について図１０に模式的に示す。この場合、ＡＤ変換部は３並列構成となる。

（４並列構成の例）
また、一撮像フレーム中にフォトダイオードＰＤから４回電荷の読出しを行う場合の１つの画素列と４並列構成のＡＤ変換器との関係を図１１に示し、４並列構成の場合の画素２０の回路構成の一例を図１２に示す。

４並列構成の場合には、システム制御部１９による制御の下に、垂直駆動部１３は、一撮像フレーム中にフォトダイオードＰＤから４回電荷の読出し駆動を行う。この４回の電荷読出しに対応して、画素２０は、４つの選択トランジスタ２４₁〜２４₄を備えている。また、画素列毎に、４系統の垂直信号線３１〜３４が配線されている。そして、選択トランジスタ２４₁が１回目に読出しに伴う画素信号を選択して垂直信号線３１に出力し、選択トランジスタ２４₂が２回目に読出しに伴う画素信号を選択して垂直信号線３２に出力する。また、選択トランジスタ２４₃が３回目に読出しに伴う画素信号を選択して垂直信号線３３に出力し、選択トランジスタ２４₄が４回目に読出しに伴う画素信号を選択して垂直信号線３４に出力する。

垂直信号線３１及び垂直信号線３３は、画素２０から出力される画素信号を第１の方向（画素列方向における一方側／図の上方向）に伝送し、垂直信号線３２及び垂直信号線３４は、画素２０から出力される画素信号を第２の方向（画素列方向における他方側／図の下方向）に伝送する。垂直信号線３１の一端には、ＡＤ変換器（ＡＤＣ１）１４１及び電流源４１が接続され、垂直信号線３３の一端には、ＡＤ変換器（ＡＤＣ３）１４２及び電流源４３が接続されている。また、垂直信号線３２の一端には、ＡＤ変換器（ＡＤＣ２）１５１及び電流源４２が接続され、垂直信号線３４の一端には、ＡＤ変換器（ＡＤＣ４）１５２及び電流源４４が接続されている。

（半導体基板外で加算処理する例）
本実施形態に係る固体撮像装置１０では、画素アレイ部１２と同じ半導体基板１１に搭載されたメモリ部１８において、ＡＤ変換後の複数の画素データを加算するとしたが、半導体基板１１上のメモリ部１８での加算処理に限られるものではない。すなわち、メモリ部１８を半導体基板１１外に設け、この半導体基板１１外のメモリ部１８で複数の画素データを加算処理する構成を採ることもできるし、メモリ部１８ではなく、半導体基板１１外の信号処理部４１（図１参照）で複数の画素データを加算処理する構成を採ることもできる。

半導体基板１１外の信号処理部４１で加算処理する場合のシャッタ動作、読出し動作、電荷の蓄積状態、及び、加算処理について図１３に模式的に示す。ここでは、一撮像フレーム中にフォトダイオードＰＤから２回電荷の読出しを行う場合を例示しているが、３回電荷の読出しを行う場合や４回電荷の読出しを行う場合などにも、半導体基板１１外の信号処理部４１で加算処理を行うようにすることができる。

［応用例］
以上説明した第１実施形態に係る固体撮像装置１０において、例えば４回の読出し（Ｒｅａｄ１，Ｒｅａｄ２，Ｒｅａｄ３，Ｒｅａｄ４）を全て分割で行うのではなく、一部同時に読出しを行うことで、アナログゲインがかかっているように信号レベルを制御することができる。これにより、同時に読出しが行われたＡＤ変換部では、蓄えられる電荷量が増えるためノイズ低減の効果を得ることができる。そして、一撮像フレーム中におけるフォトダイオードＰＤからの電荷の読出し回数が、Ｒｅａｄ１，Ｒｅａｄ２，Ｒｅａｄ３，Ｒｅａｄ４，Ｒｅａｄ５，・・・というように増えると、アナログゲインの分解能が上がる。

ここでは、電荷の読出し回数が４回（ＡＤ変換部が４並列構成）の場合を例に挙げて電荷の読出しタイミングについて説明する。図１４Ａは、アナログゲインが１．０倍のモードの例である。図１４Ａに示すように、一撮像フレーム中（垂直同期期間）において、１回目、２回目、３回目、４回目の各読出し動作を時系列で順に行うことで、擬似的にフォトダイオードＰＤの飽和信号量を増加することができるため、ダイナミックレンジの拡大を図ることができる。

これに対し、電荷の読出しタイミングを制御することによってアナログゲインを変え、ダイナミックレンジを狭めることもできる。図１４Ｂは、アナログゲインが１．５倍のモードの例である。図１４Ｂに示すように、１回目の読出し動作と２回目の読出し動作とを同じタイミングで行い、以降、３回目及び４回目の各読出し動作を順に行うことで、アナログゲインを１．５倍にし、ダイナミックレンジをアナログゲインが１．０倍の場合よりも狭くすることができる。

図１４Ｃは、アナログゲインが２．０倍のモードの例である。図１４Ｃに示すように、１回目の読出し動作と２回目の読出し動作とを同じタイミングで行い、その後、３回目の読出し動作と４回目の読出し動作とを同じタイミングで行うことで、アナログゲインを２．０倍にし、ダイナミックレンジをアナログゲインが１．５倍の場合よりも更に狭くすることができる。

アナログゲインが１．０倍のモード、アナログゲインが１．５倍のモード、アナログゲインが２．０倍のモードの各モードについては、ユーザによって任意に選択可能である。例えば、ユーザが操作部（図示せず）から上記のいずれかのモードを選択するためのモード選択信号をシステム制御部１９に与えるようにする。すると、システム制御部１９は、モード選択信号を受けて、上記のいずれかのモードを実行するように垂直駆動部１３の動作モードを設定する。

続いて、アナログゲインとダイナミックレンジと電荷の読出しタイミングとの関係について、図１５Ａ、図１５Ｂ及び図１５Ｃを用いて説明する。ここでは、電荷の読出し回数が２回（ＡＤ変換部が２並列構成）の場合を例に挙げて説明する。

図１５Ａは、アナログゲインが１．０倍のモードの例である。図１５Ａに示すように、一撮像フレーム中（垂直同期期間）において、１回目及び２回目の各読出し動作を時系列で順に行うことで、擬似的にフォトダイオードＰＤの飽和信号量を増加することができるため、ダイナミックレンジの拡大を図ることができる。

図１５Ｂは、アナログゲインが２．０倍で、１回目及び２回目の各読出し動作を時系列で順に行うモードの例である。アナログゲインを２．０倍にすると、ダイナミックレンジが半分になる。そして、ダイナミックレンジが半分になることにより、暗い被写体を明るく撮像できる。図１５Ｃは、アナログゲインが２．０倍で、１回目及び２回目の各読出し動作を同じタイミング（同時読出し）とし、同時にＡＤ変換するモードの例である。アナログゲインを２．０倍にし、かつ、同時読出しとすることにより、ダイナミックレンジが半分になるものの、暗い被写体を明るく撮像でき、しかも、同時読出しによる２系統の画素信号間の時間差を無くすことができる。

アナログゲインが１．０倍のモード、アナログゲインが２．０倍で、読出し動作を時系列で順に行うモード、アナログゲインが２．０倍で、同時読出し（同時ＡＤ変換）とするモードの各モードの設定については、ユーザによって任意に選択可能である。例えば、ユーザが操作部（図示せず）から上記のいずれかのモードを選択するためのモード選択信号をシステム制御部１９に与えるようにする。すると、システム制御部１９は、モード選択信号を受けて、上記のいずれかのモードを実行するように垂直駆動部１３の動作モードを設定する。

＜第２実施形態＞
本開示の第２実施形態は、１つの画素が複数の光電変換部を有する場合の例である。第２実施形態に係る固体撮像装置における画素の回路構成を図１６に示す。第２実施形態でも、固体撮像装置として、ＣＭＯＳイメージセンサを例示している。

第２実施形態に係る固体撮像装置において、画素２０は、複数の光電変換部、例えば２つのフォトダイオードＰＤ₁，ＰＤ₂を有しており、これに対応して２つの転送トランジスタ２１₁，２１₂を備えている。転送トランジスタ２１₁は、垂直駆動部１３から与えられる転送信号ＴＲＧ₁に応答して導通状態になることで、フォトダイオードＰＤ₁の電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタ２１₂は、垂直駆動部１３から与えられる転送信号ＴＲＧ₂に応答して導通状態になることで、フォトダイオードＰＤ₂の電荷をフローティングディフュージョンＦＤに転送する。

第２実施形態に係る固体撮像装置においても、一撮像フレーム中にフォトダイオードＰＤ₁，ＰＤ₂から複数回電荷の読出しが行われる。第２実施形態に係る固体撮像装置のシステム構成については、基本的に、図１に示す第１実施形態に係る固体撮像装置と同様のシステム構成となる。すなわち、第２実施形態に係る固体撮像装置も、電荷の読出し回数に対応した系統のＡＤ変換部を備えており、電荷の複数回読出しに基づく複数の画素信号について、複数系統のＡＤ変換部で並列的にＡＤ変換するシステム構成となっている。

画素２０が有する２つのフォトダイオードＰＤ₁，ＰＤ₂については、第２実施形態に係る固体撮像装置を用いる、カメラ等の撮像装置において、自動的にピントを合わせる位相差方式のオートフォーカスに用いることができる。位相差方式のオートフォーカスは、２つのセンサーを用いて被写体像の位相差を利用し、被写体と撮像レンズとの間の距離を測定してピントを合わせる方式である。この位相差方式のオートフォーカスの２つのセンサーとして、２つのフォトダイオードＰＤ₁，ＰＤ₂を用いることができる。

２つのフォトダイオードＰＤ₁，ＰＤ₂を用いる位相差方式のオートフォーカスについて、より具体的に説明する。フォトダイオードＰＤ₁とフォトダイオードＰＤ₂とは、形成位置が異なることにより、２つのフォトダイオードＰＤ₁，ＰＤ₂によって得られる被写体像にずれが生じる。この被写体像のずれから、位相ずれ量（位相差）を算出してデフォーカス量を求める。そして、このデフォーカス量に基づいて、撮像レンズの光軸方向における位置調整を行うことで、オートフォーカスを達成することができる。

２つのフォトダイオードＰＤ₁，ＰＤ₂の配置については、図１７Ａに示すように、Ｘ方向に並べる配置（図１７Ａの左側）や、Ｙ方向に並べる配置（図１７Ａの右側）とすることができる。Ｘ方向に並べる配置の場合、２つのフォトダイオードＰＤ₁，ＰＤ₂によってＸ方向の位相差を検出することができる。Ｙ方向に並べる配置の場合、２つのフォトダイオードＰＤ₁，ＰＤ₂によってＹ方向の位相差を検出することができる。

ここでは、画素２０が２つのフォトダイオードＰＤ₁，ＰＤ₂を有する画素構成を例示したが、この画素構成に限られるものではない。例えば、図１７Ｂに示すように、画素２０が３つのフォトダイオードＰＤ₁，ＰＤ₂，ＰＤ₃を有する画素構成や、図１７Ｃに示すように、４つのフォトダイオードＰＤ₁，ＰＤ₂，ＰＤ₃，ＰＤ₄をスクウェア配列した画素構成などであってもよい。

因みに、４つのフォトダイオードＰＤ₁，ＰＤ₂，ＰＤ₃，ＰＤ₄がスクウェア配列された画素構成の場合は、フォトダイオードＰＤ₁及びフォトダイオードＰＤ₃の加算結果と、フォトダイオードＰＤ₂及びフォトダイオードＰＤ₄の加算結果とから、Ｘ方向の位相差を検出することができる。また、フォトダイオードＰＤ₁及びフォトダイオードＰＤ₂の加算結果と、フォトダイオードＰＤ₃及びフォトダイオードＰＤ₄の加算結果とから、Ｙ方向の位相差を検出することができる。

ところで、複数のフォトダイオード、例えば２つのフォトダイオードＰＤ₁，ＰＤ₂を有する画素２０においては、図１８Ａに示すように、例えばフォトダイオードＰＤ₁が飽和すると、その画素の露光時間（蓄積時間）に対する画素信号のリニアリティを確保することができない（従来方式１）。具体的には、図１８Ｂに示すように、フォトダイオードＰＤ₁が飽和すると、フォトダイオードＰＤ₁の電荷とフォトダイオードＰＤ₂の電荷とを合成して得られる画素信号のリニアリティが損なわれる（崩れる）。

この従来方式１に対して、図１９Ａに示すように、２つのフォトダイオードＰＤ₁，ＰＤ₂間にブルーミングパスＢＰを設けることで、露光時間に対する画素信号のリニアリティを確保することができる（従来方式２）。しかしながら、ブルーミングパスＢＰを設けることにより、図１９Ｂに示すように、露光期間Ｘにおけるリニアリティを確保できるものの、フォトダイオードＰＤ₁，ＰＤ₂個々の飽和電荷量が、ブルーミングパスＢＰを設けない場合に比べて少なくなるため、単独のフォトダイオードとして使えるレンジが制限される。すなわち、画素２０を位相差検出用画素として使用できる範囲が制限される。また、ブルーミングパスＢＰを全ての画素に対して精度良く加工することは難しい。

第２実施形態に係る固体撮像装置では、第１実施形態に係る固体撮像装置の場合と同様に、一撮像フレーム中にフォトダイオードＰＤ₁，ＰＤ₂から複数回電荷の読出しを行うようにしている。具体的には、図２０Ａに示すように、一撮像フレーム中にフォトダイオードＰＤ₁，ＰＤ₂から例えば２回電荷の読出しを行うようにしている。

この電荷の複数回読出しにより、２つのフォトダイオードＰＤ₁，ＰＤ₂間にブルーミングパスＢＰを形成しなくても、図２０Ｂに示すように、２つのフォトダイオードＰＤ₁，ＰＤ₂を有する画素２０の画素信号の露光時間に対するリニアリティを確保することができる。しかも、ブルーミングパスＢＰが存在しないことで、位相差検出用画素として使用できる範囲が制限されることもない。すなわち、第２実施形態に係る固体撮像装置によれば、ダイナミックレンジの拡大及び位相差検出の両方の機能を果たすことができる。

＜変形例＞
以上、本開示の技術について、好ましい実施形態に基づき説明したが、本開示の技術はこれらの実施形態に限定されるものではない。上記の各実施形態において説明した固体撮像装置の構成、構造は例示であり、適宜、変更することができる。

例えば、上記の各実施形態では、転送トランジスタ２１、リセットトランジスタ２２、増幅トランジスタ２３、及び、選択トランジスタ２４（２４₁，２４₂）の４つの機能トランジスタ（Ｔｒ）を有する、所謂、４Ｔｒ構成の画素２０をベースとする場合を例に挙げて説明したが、これに限られるものではない。

例えば、増幅トランジスタ２３のドレイン電位の制御によって増幅トランジスタ２３に選択トランジスタ２４の機能を持たせた、所謂、３Ｔｒ構成の画素２０をベースとする場合に対しても本開示の技術を適用することができる。３Ｔｒ構成の画素２０をベースとする場合には、増幅トランジスタ２３を電荷の読出し回数に対応する数だけ設け、これら複数の増幅トランジスタ２３のドレイン電位を制御することにより、上記の各実施形態と同様の作用、効果を得ることができる。

また、上記の各実施形態では、半導体基板１１上に画素アレイ部１２と共に、ＡＤ変換部１４，１５やメモリ部１８を搭載した、所謂、平置構造の固体撮像装置に適用した場合を例に挙げて説明したが、平置構造の固体撮像装置への適用に限られるものではない。すなわち、複数の半導体基板が互いに積層されて成る、所謂、積層構造の固体撮像装置にも適用することができる。積層構造の固体撮像装置としては、例えば図２１に示すように、画素アレイ部１２が形成された半導体基板６１、メモリ部１８が形成された半導体基板６２、並びに、ＡＤ変換部１４，１５及びカラム処理部１６，１７が形成された半導体基板６３が積層されて成る固体撮像装置１０を例示することができる。

この積層構造の固体撮像装置１０によれば、１層目の半導体基板６１として画素アレイ部１２を形成できるだけの大きさ（面積）のもので済むため、１層目の半導体基板６１のサイズ（面積）、ひいては、チップ全体のサイズを小さくできる。更に、１層目の半導体基板６１には画素の作成に適したプロセスを適用でき、２層目、３層目の半導体基板６２，６３には回路の作成に適したプロセスを適用できるため、固体撮像装置１０の製造に当たって、プロセスの最適化を図ることができるメリットもある。

また、積層構造の固体撮像装置１０において、画素アレイ部１２から読み出された画素信号については、ＡＤ変換部１４，１５でデジタルデータに変換した後、図示せぬメモリコントローラによる制御の下に、高速にメモリ部１８に書き込むことができる。そして、メモリ部１８に書き込んデジタルデータについては、メモリコントローラによる制御の下に、低速にカラム処理部１６，１７等の信号処理部へ読み出すことができる。これにより、画素アレイ部１２からメモリ部１８へ画素信号を瞬時に読み出し、メモリ部１８からゆっくり読み出して信号処理を行うことができるため、歪みの少ない高画質の画像を得ることができる。

尚、ここでは、３層の積層構造を例示したが、これに限られるものではなく、２層の積層構造であってもよいし、４層以上の積層構造であってもよい。

＜本開示の電子機器＞
上述した第１、第２実施形態に係る固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部又は光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。

［撮像装置］
図２２は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図２２に示すように、本例に係る撮像装置１００は、レンズ群等を含む光学系１０１、撮像部１０２、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。

フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置などのパネル型表示装置から成り、撮像部１０２で撮像された動画又は静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画又は静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上記の構成の撮像装置１００において、撮像部１０２として、先述した第１、第２実施形態に係る固体撮像装置を用いることができる。第１、第２実施形態に係る固体撮像装置は、ダイナミックレンジを拡大できるとともに、露光時間を短縮できる。従って、撮像部１０２として、第１、第２実施形態に係る固体撮像装置を用いることにより、高照度の撮影に対応することができるとともに、例えば動画を撮影する際の画像のブレの発生を抑えることができる。

＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。
［１］光電変換部を含む画素が配置されて成る画素アレイ部、
一撮像フレーム中に光電変換部から複数回電荷の読出しを行う駆動部、及び、
複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換するアナログ−デジタル変換部、
を備える固体撮像装置。
［２］画素は、複数の画素信号に対応した複数の選択トランジスタを有しており、
複数の選択トランジスタは、複数の画素信号を並列的に選択して、対応する垂直信号線を通してアナログ−デジタル変換部に供給する、
上記［１］に記載の固体撮像装置。
［３］垂直信号線は、画素信号を画素列毎に第１の方向に伝送する第１の信号線群、及び、画素信号を画素列毎に第１の方向と反対方向の第２の方向に伝送する第２の信号線群から成り、
アナログ−デジタル変換部は、画素列毎に設けられ、第１の信号線群によって伝送される画素信号をアナログ−デジタル変換するアナログ−デジタル変換器の集合、及び、画素列毎に設けられ、第２の信号線群によって伝送される画素信号をアナログ−デジタル変換するアナログ−デジタル変換器の集合から成る、
上記［２］に記載の固体撮像装置。
［４］アナログ−デジタル変換器は、
傾斜状の波形の参照電圧を生成する参照電圧生成部、
画素から垂直信号線を通して供給される画素信号と、傾斜状の波形の参照電圧とを比較し、画素信号のレベルに対応したパルス幅のパルス信号を出力する比較器、及び、
比較器の比較動作の開始から終了までの比較期間において所定のクロックに同期してカウント動作を行うカウント部、
を有し、カウント部のカウント値をアナログ−デジタル変換後のデジタル値とする、
上記［３］に記載の固体撮像装置。
［５］ユーザの選択に応じて、複数回の電荷の読出しに基づく複数の画素信号について、複数の選択トランジスタを通して時系列で読み出すモードと、複数の選択トランジスタを通して同時に読み出すモードとを設定可能である、
上記［１］乃至［４］のいずれかに記載の固体撮像装置。
［６］複数の画素信号に基づいて、アナログ−デジタル変換部から出力される複数のデジタルデータを記憶するメモリ部を備える、
上記［１］乃至［５］のいずれかに記載の固体撮像装置。
［７］複数のデジタルデータは、メモリ部で加算処理される、
上記［６］に記載の固体撮像装置。
［８］１つの画素内に複数の光電変換部を有する、
上記［１］乃至［７］のいずれかに記載の固体撮像装置。
［９］複数の光電変換部は、被写体像の位相差を利用して被写体との距離を測定する位相差検出に用いられる、
上記［８］に記載の固体撮像装置。
［１０］画素アレイ部とアナログ−デジタル変換部とはそれぞれ、互いに積層された、異なる半導体基板に搭載されている、
上記［１］乃至［９］のいずれかに記載の固体撮像装置。
［１１］光電変換部を含む画素が配置されて成る固体撮像装置の駆動に当たって、
一撮像フレーム中に光電変換部から複数回電荷の読出しを行い、
複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換する、
固体撮像装置の駆動方法。
［１２］光電変換部を含む画素が配置されて成る画素アレイ部、
一撮像フレーム中に光電変換部から複数回電荷の読出しを行う駆動部、及び、
複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換するアナログ−デジタル変換部、
を備える固体撮像装置を有する電子機器。

１０・・・固体撮像装置、１１・・・半導体基板（半導体チップ）、１２・・・画素アレイ部、１３・・・垂直駆動部、１４，１５・・・ＡＤ変換部（アナログ−デジタル変換部）、１６，１７・・・カラム処理部、１８・・・メモリ部、１９・・・システム制御部、２０・・・画素、２１・・・フォトダイオード（光電変換部）、２２・・・転送トランジスタ、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５₁，２５₂・・・選択トランジスタ、３１〜３４・・・垂直信号線、４１〜４４・・・電流源、５１・・・信号処理部、５２・・・インターフェース、１４１，１４２，１５１，１３２・・・ＡＤ変換器、１４１１・・・参照電圧生成部、１４１２・・・比較器（コンパレータ）、１４１３・・・アップ／ダウンカウンタ（カウント部）

Claims (12)

1. 光電変換部を含む画素が配置されて成る画素アレイ部、
   一撮像フレーム中に光電変換部から複数回電荷の読出しを行う駆動部、及び、
   複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換するアナログ−デジタル変換部、
   を備える固体撮像装置。
2. 画素は、複数の画素信号に対応した複数の選択トランジスタを有しており、
   複数の選択トランジスタは、複数の画素信号を並列的に選択して、対応する垂直信号線を通してアナログ−デジタル変換部に供給する、
   請求項１に記載の固体撮像装置。
3. 垂直信号線は、画素信号を画素列毎に第１の方向に伝送する第１の信号線群、及び、画素信号を画素列毎に第１の方向と反対方向の第２の方向に伝送する第２の信号線群から成り、
   アナログ−デジタル変換部は、画素列毎に設けられ、第１の信号線群によって伝送される画素信号をアナログ−デジタル変換するアナログ−デジタル変換器の集合、及び、画素列毎に設けられ、第２の信号線群によって伝送される画素信号をアナログ−デジタル変換するアナログ−デジタル変換器の集合から成る、
   請求項２に記載の固体撮像装置。
4. アナログ−デジタル変換器は、
   傾斜状の波形の参照電圧を生成する参照電圧生成部、
   画素から垂直信号線を通して供給される画素信号と、傾斜状の波形の参照電圧とを比較し、画素信号のレベルに対応したパルス幅のパルス信号を出力する比較器、及び、
   比較器の比較動作の開始から終了までの比較期間において所定のクロックに同期してカウント動作を行うカウント部、
   を有し、カウント部のカウント値をアナログ−デジタル変換後のデジタル値とする、
   請求項３に記載の固体撮像装置。
5. ユーザの選択に応じて、複数回の電荷の読出しに基づく複数の画素信号について、複数の選択トランジスタを通して時系列で読み出すモードと、複数の選択トランジスタを通して同時に読み出すモードとを設定可能である、
   請求項２に記載の固体撮像装置。
6. 複数の画素信号に基づいて、アナログ−デジタル変換部から出力される複数のデジタルデータを記憶するメモリ部を備える、
   請求項１に記載の固体撮像装置。
7. 複数のデジタルデータは、メモリ部で加算処理される、
   請求項６に記載の固体撮像装置。
8. １つの画素内に複数の光電変換部を有する、
   請求項１に記載の固体撮像装置。
9. 複数の光電変換部は、被写体像の位相差を利用して被写体との距離を測定する位相差検出に用いられる、
   請求項８に記載の固体撮像装置。
10. 画素アレイ部とアナログ−デジタル変換部とはそれぞれ、互いに積層された、異なる半導体基板に搭載されている、
    請求項１に記載の固体撮像装置。
11. 光電変換部を含む画素が配置されて成る固体撮像装置の駆動に当たって、
    一撮像フレーム中に光電変換部から複数回電荷の読出しを行い、
    複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換する、
    固体撮像装置の駆動方法。
12. 光電変換部を含む画素が配置されて成る画素アレイ部、
    一撮像フレーム中に光電変換部から複数回電荷の読出しを行う駆動部、及び、
    複数回の電荷の読出しに基づく複数の画素信号の各々を並列的にアナログ−デジタル変換するアナログ−デジタル変換部、
    を備える固体撮像装置を有する電子機器。