[go: up one dir, main page]

CN102196199B - 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备 - Google Patents

固态拍摄装置、驱动固态拍摄装置的方法以及电子设备 Download PDF

Info

Publication number
CN102196199B
CN102196199B CN201110052453.5A CN201110052453A CN102196199B CN 102196199 B CN102196199 B CN 102196199B CN 201110052453 A CN201110052453 A CN 201110052453A CN 102196199 B CN102196199 B CN 102196199B
Authority
CN
China
Prior art keywords
signal
unit
charge accumulation
accumulation unit
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110052453.5A
Other languages
English (en)
Other versions
CN102196199A (zh
Inventor
加藤昭彦
田浦忠行
山村育弘
吉村真一
大池佑辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102196199A publication Critical patent/CN102196199A/zh
Application granted granted Critical
Publication of CN102196199B publication Critical patent/CN102196199B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

公开了一种固态拍摄装置、驱动固态拍摄装置的方法以及电子设备，该固态拍摄装置包括：包括二维地排列以形成矩阵的单位像素的像素阵列单元，所述单位像素各自使用光电转换器件、传输晶体管、第一电荷累积单元、读晶体管、第二电荷累积单元、复位晶体管和放大晶体管；驱动单元；以及校正单元。

Description

固态拍摄装置、驱动固态拍摄装置的方法以及电子设备
技术领域
本发明涉及固态拍摄装置(日文“固体撮像装置”)、用于驱动固态拍摄装置的方法以及使用该固态拍摄装置的电子设备。
背景技术
互补金属氧化物半导体(CMOS)型图像传感器是典型地采用X-Y编址系统的一种固态拍摄装置。CMOS型图像传感器使用由二维地排列以形成矩阵的单位像素构成的像素阵列单元。在以下描述中，单位像素也被称为像素。每个单位像素包括光电转换器件。CMOS型图像传感器具有用于以像素行为单位顺序地扫描像素阵列单元、以及从像素阵列单元读出由像素产生的信号的机制。在以像素行为单位顺序地扫描像素阵列单元的操作中，使用采用转动快门(“ロ一リングシヤツタ”)方法的电子快门。在此情况下，像素的累积时段的长度在像素行与像素行之间变化。因此，在以像素行为单位顺序地扫描像素阵列单元的操作中，发生称为焦平面畸变的现象。在焦平面畸变现象中，作为对拍摄对象执行的拍摄操作的结果而获得的图像在拍摄操作期间畸变。
在拍摄高速移动的拍摄对象且不允许一种类型的图像畸变的应用中、或者在需要由拍摄操作产生的图像的同时性的传感应用中，必须使用全局曝光机制(或全局快门)，用于对像素阵列单元中的所有单位像素同时开始和结束曝光操作。全局曝光机制执行所有行同时复位驱动操作，以对所有像素行复位像素阵列单元的单位像素，从而像素阵列单元中的所有单位像素的累积操作可以同时开始。然后，执行所有行同时电荷传输操作，以同时将电荷传输到诸如浮动扩散区域的电荷累积单元，从而可以同时结束像素阵列单元中的所有单位像素的累积操作。因此，可以执行导致像素阵列单元中使用的所有单独单位像素的累积时段的同时性的驱动操作。细节见日本专利公表公报(Laid-Open)No.2006-311515(专利文献1)。
光电转换器件执行将入射光转换为信号电荷的光电转换处理，信号电荷接着被传输到电荷累积单元，以被临时存储在电荷累积单元中。顺便提及，在从电荷累积单元读出信号电荷的逐行扫描的操作中，引起以下问题。在从电荷累积单元读出信号电荷的逐行扫描操作之前，存储在电荷累积单元中的信号电荷由于混杂信号而退化。混杂信号包括电荷的泄漏成分以及由电荷累积单元本身执行的光电转换处理中产生的噪声成分。
电荷的泄漏成分与经过的时间的长度成比例地增加。此外，在从电荷累积单元读取信号电荷的操作时结束的时段在行与行之间变化。如果执行驱动操作，例如以便在从图像的上侧至图像的下侧的方向上执行从电荷累积单元读出信号电荷的操作，则噪声成分增加，在从图像的上侧至图像的下侧的方向上形成渐变(shading)形状。另外，当作为噪声源的拍摄对象在电荷累积操作的结束与电荷读取操作的开始之间的时段中非期望地移动时，在由电荷累积单元自身执行的光电转换处理中产生的噪声成分出现在与作为电荷累积操作的结果而获得的图像的位置不同的位置处。因此，图像变得不自然。
为了解决上述问题，已经建议了使用与拍摄像素分离的校正像素的拍摄装置。拍摄像素是用于累积和保持电荷的单位像素。另一方面，校正像素是不用于保持所累积的电荷而是用于仅产生电荷保持单元的混杂信号的像素。细节见日本专利公表公报No.2006-108889(专利文献2)。具体而言，从自拍摄单位像素中读取的作为包括混杂信号的信号的信号中减去从拍摄单位像素附近的校正像素中读出的混杂信号，以便校正从拍摄单位像素中读出的混杂信号。
发明内容
顺便提及，为了获得具备所有单独单位像素的累积时段的同时性的优秀图像，在从电荷累积单元读出信号的操作之前的时段期间，必须校正在电荷累积操作结束时在诸如浮动扩散区域的电荷累积单元中保持的信号中产生的混杂信号。
依照在专利文献2中公开的现有技术，例如，在矩阵行或矩阵列上与拍摄像素交替地提供校正像素。如前所述，拍摄像素是用于累积和保持电荷的单位像素。另一方面，校正像素是不用于保持所累积的电荷而是仅产生电荷保持单元的混杂信号的像素。然后，从自拍摄单位像素中读取的作为包括混杂信号的信号的信号中减去从拍摄单位像素附近的校正像素中读出的混杂信号，以便校正从拍摄单位像素中读出的混杂信号。
如上文所解释，混杂信号包括两个主要成分，即，电荷的泄漏成分以及在由电荷累积单元(如浮动扩散区域)执行的光电转换处理中产生的噪声成分。电荷的泄漏成分与经过的时间的长度成比例地增加。在专利文献2中公开的现有技术利用位于互相靠近的位置处的像素所产生的混杂信号的相关性。
然而，作为结果，由不用于保持所累积的电荷而是仅产生电荷保持单元的混杂信号的校正像素产生的信号仅被用作校正信号，因此不被用作对图像的产生作贡献的信号。换言之，作为结果，例如，如果在矩阵行或矩阵列上与拍摄像素交替地提供校正像素，则各自产生对图像的创建作贡献的信号的有效单位像素的数量变为包括校正像素的所有像素的数量的一半。因此，导致了如下问题：不可能获得与所有像素的数量相当的分辨率。
对于本发明，需要提供：能够校正混杂信号而不降低有效像素的数量的固态拍摄装置，以获得具备所有单独单位像素的累积时段的同时性的优秀图像；用于驱动该固态拍摄装置的方法；以及使用该固态拍摄装置的电子设备。
为了实现上述需求，本发明提供了一种固态拍摄装置，其配备有：
像素阵列单元，包括二维地排列以形成矩阵的单位像素，其中，所述单位像素各自使用：
光电转换器件，被配置为执行将入射光转换为信号电荷的光电转换
处理，并累积所述信号电荷，
传输晶体管，被配置为将所述信号电荷从所述光电转换器件传输至第一电荷累积单元，其中，所述信号电荷已被作为由所述光电转换器件执行的所述光电转换处理的结果而获得、并被累积在所述光电转换器件中，
所述第一电荷累积单元，被配置为保持由所述传输晶体管从所述光电转换器件传输的所述信号电荷，
读晶体管，被配置为读出在所述第一电荷累积单元中保持的所述信号电荷，并向第二电荷累积单元输出所述信号电荷，
所述第二电荷累积单元，被配置为保持由所述读晶体管读出的所述信号电荷，
复位晶体管，被配置为复位所述第二电荷累积单元，以及
放大晶体管，被配置为输出表示在所述第二电荷累积单元中保持的所述信号电荷的电信号；
驱动单元，被配置为驱动所述第二电荷累积单元，其中从所述第二电荷累积单元获得与在将所述信号电荷保持在所述第一电荷累积单元中的时段期间在所述第一电荷累积单元中产生的混杂信号成分相对应的混杂信号成分；以及
校正单元，被配置为通过利用从所述第二电荷累积单元中获得的所述混杂信号成分来校正表示所述信号电荷的信号，其中，所述信号电荷被保持在所述第一电荷累积单元中。
在具有上述配置的固态拍摄装置中，在将信号电荷从光电转换器件传输到第一电荷累积单元的操作与将该信号电荷从第一电荷累积单元中读出的操作之间的时段期间，即在该信号电荷正被保持在第一电荷累积单元中的时段期间，在第一电荷累积单元中产生混杂信号成分。从提供在与第一电荷累积单元相同的单位像素中的第二电荷累积单元获得对应于在第一电荷累积单元中产生的混杂信号成分的混杂信号成分。然后，通过利用从第二电荷混杂单元获得的混杂信号成分，校正单元校正表示在第一电荷累积单元中保持的信号电荷的信号，即，包括在第一电荷累积单元中产生的混杂信号成分的信号，以便获得根据由光电转换器件执行的光电转换处理的信号，作为具有降低了的混杂信号成分的信号，或者，期望作为消除了混杂信号成分的信号。
依据本发明，可以从提供在与第一电荷累积单元相同的单位像素中的第二电荷累积单元获得混杂信号成分。因此，通过利用从第二电荷累积单元获得的混杂信号成分，在第一电荷累积单元中产生的混杂信号成分可以在不减少有效单位像素的数量的情况下被校正。
附图说明
图1是示出根据本发明的实施例的互补金属氧化物半导体(CMOS)型图像传感器的概略系统配置的图；
图2是示出单位像素的典型电路配置的电路图；
图3是示出单位像素的另一典型电路配置的电路图；
图4是示出包括具有第一像素结构的第一电荷累积单元的单位像素的典型配置的截面图；
图5是示出包括具有第一像素结构的第一电荷累积单元的单位像素的典型布局结构的图；
图6是示出包括具有第二像素结构的第一电荷累积单元的单位像素的典型配置的截面图；
图7是示出具有第三像素结构的第一电荷累积单元的单位像素的典型配置的截面图；
图8示出了在通过采用根据第一实施例的驱动方法而执行的驱动操作的说明中所参考的时序图；
图9是示出在信号处理单元中使用的、作为用于执行从光信号中减去混杂信号的处理的单元的减法处理块的典型配置的框图；
图10是示出正被读取的每个像素行的混杂信号的电荷量与减法后的信号的量之间的关系的图；
图11是示出信号处理单元中的、用于执行从光信号中减去混杂信号的处理的减法处理块的另一典型配置的框图；
图12是示出采用执行列信号处理单元中提供的AD转换块的功能的所谓列AD转换方法的列信号处理单元的典型配置的框图；
图13示出了在通过采用根据第二实施例的驱动方法而执行的驱动操作的说明中参考的时序图；
图14示出了在通过采用根据第三实施例的驱动方法而执行的驱动操作的说明中参考的时序图；
图15示出了在通过采用根据第四实施例的驱动方法而执行的驱动操作的说明中参考的时序图；
图16是示出根据该实施例的修改版本的典型像素电路的图；
图17是示出其中相同像素列上互相垂直相邻的两个像素共享构成像素的电路像素部分的公用电路元件的配置的典型布局结构的图；以及
图18是示出用作根据本发明的实施例的典型电子设备的拍摄装置的典型配置的框图。
具体实施方式
下面参照附图详细说明实施本发明的各个方式。在以下描述中，实施本发明的的各个方式被各自称为实施例。需要注意，以以下安排的章节说明本发明。
1：本发明提供的固态拍摄装置
1-1：CMOS图像传感器的配置
1-2：单位像素的电路配置
1-3：单位像素的像素结构
2：本发明的实施例
2-1：第一实施例(不采用CDS)
2-2：第二实施例(不采用CDS，使用OPB)
2-3：第三实施例(采用CDS)
2-4：第四实施例(采用CDS，并使用OPB)
3：修改版本
4：电子设备(拍摄装置)
1：本发明提供的固态拍摄装置
1-1：CMOS图像传感器的配置
图1是示出用作金属氧化物半导体(CMOS)型图像传感器10的配置的概略系统配置的图，该CMOS型图像传感器10是由本发明的实施例提供的一种固态拍摄装置，以用作典型地采用X-Y地址系统的固态拍摄装置。CMOS型图像传感器10是通过应用CMOS工艺或者部分地使用CMOS工艺而制造的图像传感器。
由本发明的实施例提供的CMOS型图像传感器10使用在半导体基板11上制造的像素阵列单元12、以及也在与像素阵列单元12相同的半导体基板11上制造的外围电路单元。外围电路单元典型地包括行扫描单元13、恒定电流产生单元14、列信号处理单元15、列扫描单元16、输出处理单元17以及控制单元18。
像素阵列单元12被配置为包括在行和列方向上二维排列以形成矩阵的单位像素。在以下说明中，在某些情况下单位像素也被简单地称为像素。每个单位像素包括光电转换器件，用于执行将入射到光电转换器件上的光转换为由光信号表示的光电荷、并将光电荷累积在光电转换器件中的光电转换处理。光电荷的量与入射光的量成比例。行方向是在矩阵中排列单位像素以形成矩阵的行的方向。因此，行方向也被称为水平方向。另一方面，列方向是在矩阵中排列单位像素以形成矩阵的列的方向。因此，列方向也被称为垂直方向。下文将详细描述单位像素的电路的具体配置。
在像素阵列单元12中，对于所排列的形成矩阵的像素阵列，对每个像素行提供被定向在行方向上的像素驱动线21，而对每个像素列提供被定向在列方向上的垂直信号线22。像素驱动线21输送驱动信号，用于驱动与像素驱动线21关联的行上的单位像素，以从所述像素读取信号。在图1中所示的配置中，对于像素驱动线21，示出了一条线路。然而，像素驱动线21绝对不限于一条线路。像素驱动线21的一端连接到行扫描单元13的输出端子。行扫描单元13的输出端子与对其提供像素驱动线21的像素行关联。
行扫描单元13被配置为包括诸如移位寄存器和地址解码器的组件。行扫描单元13同时或者以行为单位驱动像素阵列单元12中的所有单位像素。换言之，与用于控制行扫描单元13的控制单元18一起，行扫描单元13构成用于驱动像素阵列单元12中的单位像素的驱动单元。行扫描单元13的具体配置未示出在该图中。然而，一般地，行扫描单元13被配置为包括两个扫描系统，即，读扫描系统和清除扫描系统(sweep scan system，日文“掃出し走查系”)。
为了从单位像素中读出信号，读扫描系统顺序地以行为单位扫描和选择像素阵列单元12中的单位像素。从单位像素读出的信号是模拟信号。清除扫描系统对正经历由读扫描系统执行的读扫描操作的像素行执行清除扫描操作。清除扫描操作领先读扫描操作一段时间，该时间的长度由快门速度确定。
由清除扫描系统执行的清除扫描操作清除来自在正经历清除扫描操作的单位像素中使用的光电转换器件的不必要电荷，从而复位该光电转换器件。清除扫描系统清除(或复位)不必要的电荷，以便执行所谓的电子快门操作。电子快门操作是丢弃光电转换器件的光电荷并新启动曝光(即，新启动光电荷的累积)的操作。
在由读扫描系统执行的读操作中，从单位像素中使用的光电转换器件读出的信号具有由刚好在读操作之前入射到光电转换器件上、或者自从电子快门操作起入射到光电转换器件上的光的量确定的幅度。刚好在读操作之前的读时刻、或电子快门操作的清除时刻与当前读操作的读时刻之间的时段被称为单位像素中的光电荷的累积时段。在以下描述中，光电荷的累积时段被称为曝光时段。
对于各个像素列，从被行扫描单元13选择和扫描的像素行上的单位像素中读出的信号通过垂直信号线22被提供到恒定电流产生单元14以及列信号处理单元15。恒定电流产生单元14被配置为对于每个像素列包括恒定电流产生器141，如图2中所示。恒定电流产生器141通过垂直信号线22向单位像素提供偏置电流。
列信号处理单元15针对每个像素行，对由在像素阵列单元12中选择的像素行上的单位像素通过垂直信号线22输出的信号执行预先确定的信号处理。由列信号处理单元15执行的信号处理包括基于CDS(相关双采样)的噪声消除处理、信号放大处理和AD(模拟-数字)转换处理。
然而，上述各种信号处理仅是典型示例。换言之，由列信号处理单元15执行的信号处理绝不被限制于前述各种信号处理。另外，列信号处理单元15可以执行上述各种信号处理之一或者多个上述各种信号处理。由列信号处理单元15执行的信号处理是本发明的主要实施例的特征。下文将描述该信号处理的细节。
列扫描单元16还被配置为包括诸如移位寄存器和地址解码器的组件。列扫描单元16顺序地选择分别在列信号处理单元15中使用的单位电路，作为对应于像素列的电路。列扫描单元16选择和扫描该单位电路，以便对于每个单位电路，顺序地将完成由列信号处理单元15执行的信号处理的信号通过水平信号线23提供给输出处理单元17。
输出处理单元17对被列扫描单元16通过水平信号线23选择和提供至输出处理单元17的信号执行预先确定的处理，并将经处理的信号输出至在半导体基板11外部提供的接收器(recipient)。由输出处理单元17执行的处理可以仅是缓冲处理。作为替代，在缓冲处理之前，输出处理单元17还可以执行各种类型的信号处理，如黑电平的调整、以及像素列之间的变化的校正。
控制单元18从提供在半导体基板11外部的源接收信号。外部源提供的信号包括时钟信号以及对操作模式作出请求的数据信号。此外，控制单元18还具有时序产生单元，用于基于外部源提供的信号产生各种时序信号。控制单元18将由此产生的时序信号提供至包括行扫描单元13、列信号处理单元15和列扫描单元16的外围电路单元，以便驱动和控制外围电路单元。
1-2：单位像素的电路配置
图2是示出单位像素30的典型电路配置的电路图。如图2所示，具有典型电路配置的单位像素30典型地使用光电二级管31作为光电转换器件(也被称为光电转换单元)。另外，单位像素30的电路配置典型地还具有传输晶体管32、第一电荷累积单元33、读晶体管34、第二电荷累积单元35、复位晶体管36、放大晶体管37和选择晶体管38.
如上所述，单位像素30的电路配置具有5个晶体管，即传输晶体管32、读晶体管34、复位晶体管36、放大晶体管37和选择晶体管38。典型地，这些晶体管中的任一个都可以是N沟道金属氧化物半导体(MOS)晶体管。然而，传输晶体管32、读晶体管34、复位晶体管36、放大晶体管37和选择晶体管38的导电类型的组合仅为导电类型的典型组合。即，它们的导电类型绝不被限制于所述导电类型。换言之，这些晶体管的任一个还可以是P沟道MOS晶体管。
典型地，4条像素驱动线21连接到提供在像素行上的单位像素30，以用作单位像素30公用的像素驱动线21。所述四条像素驱动线21是像素驱动线21-1、像素驱动线21-2、像素驱动线21-3和像素驱动线21-4。像素驱动线21-1、像素驱动线21-2、像素驱动线21-3和像素驱动线21-4中的每个的一端连接到提供在用于该像素行的行扫描单元13上的输出端子。即，对每个像素行提供这样的像素驱动线21-1、像素驱动线21-2、像素驱动线21-3和像素驱动线21-4以及这样的行扫描单元13的输出端子。像素驱动线21-1、像素驱动线21-2、像素驱动线21-3和像素驱动线21-4分别传递传输脉冲TRG、读脉冲ROG、复位脉冲RST和选择脉冲SEL，所述脉冲各自作为驱动单位像素30的驱动信号。
光电二极管31的阳极连接到电源的负侧。典型地，电源的负侧连接到接地GND。光电二极管31执行光电转换处理，以将入射到光电二极管31的光转换为具有与入射光的量成比例的量的光电荷，并将该光电荷累积在光电二极管31中。在此情况下，作为光电转换处理的结果而获得的光电荷是光电子。传输晶体管32的两个电极中特定的一个连接到光电二极管31的阴极。传输晶体管32的两个电极中的所述特定的一个隐含是传输晶体管32的源或漏极。传输晶体管32的栅极连接到像素驱动线21-1。
第一电荷累积单元33的两个电极中的特定的一个连接到传输晶体管32的两个电极中的另一个。传输晶体管32的两个电极中的另一个隐含是传输晶体管32的漏或源极。另一方面，第一电荷累积单元33的两个电极中的另一个连接到电源的负侧。读晶体管34的两个电极中的特定的一个连接到传输晶体管32的两个电极中的另一个。读晶体管34的两个电极中的特定的一个隐含是读晶体管34的源或漏极。如上所述，传输晶体管32的两个电极的另一个连接到第一电荷累积单元33的两个电极中的所述特定的一个。读晶体管34的栅极连接到像素驱动线21-2。
第二电荷累积单元35的两个电极中的特定的一个连接到读晶体管34的两个电极中的另一个。读晶体管34的两个电极中的另一个隐含是读晶体管34的漏或源极。另一方面，第二电荷累积单元35的两个电极中的另一个连接到电源的负侧。复位晶体管36的栅极连接到像素驱动线21-3。复位晶体管36的漏极连接到电源的正侧。在以下描述中，电源的正侧还被简称为电源VDD。复位晶体管36的源极连接到读晶体管34的两个电极中的另一个。如上所述，读晶体管34的两个电极中的另一个连接到第二电荷累积单元35的两个电极中的所述特定的一个。
放大晶体管37的栅极连接到读晶体管34的两个电极中的另一个。如上所述，读晶体管34的两个电极中的另一个连接到第二电荷累积单元35的两个电极中的所述特定的一个。放大晶体管37的漏极连接到电源VDD。选择晶体管38的栅极连接到像素驱动线21-4，而选择晶体管38的漏极连接到放大晶体管37的源极。选择晶体管38的源极连接到垂直信号线22。
行扫描单元13通过像素驱动线21-1选择性地将传输脉冲TRG提供给传输晶体管32的栅极。行扫描单元13通过像素驱动线21-2选择性地将读脉冲ROG提供给读晶体管34的栅极。行扫描单元13通过像素驱动线21-3选择性地将复位脉冲RST提供给复位晶体管36的栅极。行扫描单元13通过像素驱动线21-4选择性地将选择脉冲SEL提供给选择晶体管38的栅极。
如上所述，传输晶体管32、读晶体管34、复位晶体管36、放大晶体管37和选择晶体管38中的每个都是N沟道MOS晶体管。因此，传输脉冲TRG、读脉冲ROG、复位脉冲RST和选择脉冲SEL中的每个都是高态有效信号，该高态有效信号被定义为当被设置为高电平(诸如电源VDD的电平)时处于有效状态的信号。
在具有上述配置的单位像素30中，传输晶体管32响应于将传输脉冲TRG设置在有效状态中的操作而进入导电状态。在此状态中，作为由光电二极管31执行的光电转换处理的结果而获得的电荷通过传输晶体管32而被传输至第一电荷累积单元33。第一电荷累积单元33因此被用于存储作为由光电二极管31执行的光电转换处理的结果而获得的、累积在光电二极管31中并通过传输晶体管32而从光电二极管31被传输到第一电荷累积单元33的电荷，以存储所累积的电荷。
读晶体管34响应于将读脉冲ROG设置在有效状态中的操作而进入导电状态。在此状态中，存储在第一电荷累积单元33中的电荷通过读晶体管34而被传输至第二电荷累积单元35。第二电荷累积单元35被用于存储从第一电荷累积单元33传输的电荷，以及用于存储在由光电二极管31执行的将电荷累积在光电二极管31中的操作的结束与由读晶体管34执行的将电荷从第一电荷累积单元33传输至第二电荷累积单元35的操作的开始之间的时段期间产生的噪声成分。
复位晶体管36响应于将复位脉冲RST设置在有效状态中的操作而进入导电状态。在此状态中，存储在第二电荷累积单元35中的电荷被释放到电源VDD，以便复位第二电荷累积单元35。
放大晶体管37用作所谓的源跟随电路(source follower circuit)的输入组件，该源跟随电路用作用于将作为由光电二极管31执行的光电转换处理的结果而获得的信号读出的读电路。即，因为放大晶体管37的源极通过选择晶体管38连接到垂直信号线22，所以，放大晶体管37与连接到垂直信号线22的一端的恒定电流产生器141一起形成源跟随器电路。
选择晶体管38响应于将选择脉冲SEL设置在有效状态中的操作而进入导电状态。在此状态中，单位像素30被置于被选择的状态中。利用被置于导电状态中的选择晶体管38，单位像素30将由放大晶体管37输出的信号转发(relay)到垂直信号线22。
如上所述，根据具有包括两个电荷累积单元(即，第一电荷累积单元33和第二电荷累积单元35)的电路配置的单位像素30，可以实施全局快门(或全局曝光机制)，用于对包括在像素阵列单元12中的所有单位像素30同时实现曝光开始和曝光结束。下文将详细说明全局快门的操作。
应该注意，图2中所示的单位像素30还可以具有如下电路配置：其中，选择晶体管38连接在电源VDD和放大晶体管37的漏极之间。
此外，单位像素30的实施方式绝不限制于具有五个晶体管的电路配置，所述五个晶体管即传输晶体管32、读晶体管34、复位晶体管36、放大晶体管37和选择晶体管38。即，单位像素30还可以具有另一电路配置，诸如在传输晶体管32、读晶体管34、复位晶体管36、放大晶体管37和选择晶体管38之外还包括电荷释放晶体管39的典型电路配置，如图3中所示。
电荷释放晶体管39被提供在光电二极管31与电荷释放节点(诸如电源VDD的电源线路)之间。电荷释放晶体管39的栅极接收由电荷释放驱动线21-5传递的电荷释放信号OFG，将电荷释放晶体管39置于导电状态。利用被置于导电状态中的电荷释放晶体管39，累积在光电二极管31中的光电荷被选择性地丢弃(或释放)到电荷释放节点。
电荷释放晶体管39被提供来用于以下目的。在不累积光电荷的时段中，电荷释放晶体管39被置于导电状态中，以防止大于饱和电荷量的量的电荷从光电二极管31泄漏到第一电荷累积单元33、第二电荷累积单元35以及周围的单位像素30。在光电二极管31中累积的光电荷由于入射到光电二极管31上的过量光将光电荷的量提高到大于饱和电荷量的值而变得饱和。
根据以上描述很明显，在此主实施例中使用的单位像素30的电路配置具备在传输晶体管32、读晶体管34、复位晶体管36、放大晶体管37和选择晶体管38之外还包括至少两个电荷累积单元(即第一电荷累积单元33和第二电荷累积单元35)用于实施全局快门(或全局曝光机制)的配置。
1-3：单位像素的像素结构
下面说明单位像素30的结构。具体地，以下描述主要说明第一电荷累积单元33的结构。第一电荷累积单元33被使用在单位像素30中，用于形成诸如第一、第二和第三像素结构的典型结构，这些像素结构由于第一电荷累积单元33的不同结构而互不相同。即，第一像素结构包括第一电荷累积单元33中的浮动扩散区域，而第二像素结构包括第一电荷累积单元33中的嵌入二极管。另一方面，第三像素结构包括与第一电荷累积单元中的CCD(电荷耦合器件)相同的嵌入沟道。
第一像素结构
图4是示出包括形成第一像素结构的第一电荷累积单元33的单位像素30的典型结构的截面图。在图4中所示的典型结构中，通过相同的附图标号和附图标记来表示与它们在图2中所示的结构中使用的对等体相同的组件。另外，图5是示出包括形成第一像素结构的第一电荷累积单元33的单位像素30的典型布局结构的图。
在图4中所示的典型结构中，典型地，在形成在诸如N型基板(N-typesubstrate)41的半导体基板上的P型井(P-type well)区域42中产生光电二极管31、第一电荷累积单元33和第二电荷累积单元35。在此典型结构中使用的N型基板41对应于图1中所示的半导体基板11。
光电二极管31是具有PN结的光电二极管。通过在P型井区域42中形成N-型信号累积区域311而制造光电二极管31(也由附图标记PD表示)。另外，光电二极管31在N型基板41的表面层部分(或最外表面部分)上具有P+型层312，以制造传输晶体管32的耗尽层端与边界表面分离的结构。
具有上述结构的光电二极管31被称为嵌入型光电二极管。具有上述结构的光电二极管31在某些情况下也被称为HAD(空穴累积二极管)传感器。在嵌入型光电二极管31中，P+型层312作为用于累积空穴的层。通过执行在嵌入型光电二极管31中使用的P+型层312的功能，可以避免产生暗电流。
第一电荷累积单元33被配置为形成在N型基板41的表面层部分上的N+型浮动扩散区域331(也被显示为浮动扩散区域FD1)。光电二极管31的N-型信号累积区域311与第一电荷累积单元33的N+型浮动扩散区域331之间的区域被用作传输晶体管32的沟道区域。传输晶体管32的栅极321被提供在沟道区域上方，通过未在图中示出的栅绝缘层而与该沟道区域分隔开。
以与第一电荷累积单元33相同的方式，第二电荷累积单元35被配置为形成在N型基板41的表面层部分上的N+型浮动扩散区域351(也被显示为浮动扩散区域FD2)。第一电荷累积单元33的N+型浮动扩散区域331与第二电荷累积单元35的N+型浮动扩散区域351之间的区域被用作读晶体管34的沟道区域。读晶体管34的栅极341被提供在该沟道区域上方，通过也未在该图中示出的栅绝缘层而与该沟道区域分隔开。
第二像素结构
图6是示出包括形成第二像素结构的第一电荷累积单元33的单位像素30的典型配置的截面图。在图6中所示的典型结构中，利用相同的附图标号和附图标记表示与它们在图4中所示的结构中使用的对等体相同的组件。
在图6中所示典型结构中，典型地，在形成在诸如N型基板41的半导体基板上的P型井区域42中产生光电二极管31(也通过附图标记PD表示)、第一电荷累积单元33(也通过附图标记MEM表示)和第二电荷累积单元35(也通过附图标记FD2表示)。与在包括形成第一像素结构的第一电荷累积单元33的单位像素30中使用的光电二极管31非常相似，在包括形成第二像素结构的第一电荷累积单元33的单位像素30中使用的光电二极管31也是嵌入型光电二极管。
第一电荷累积单元33被配置为在P型井区域42中创建的N+型掺杂层333以及提供在该N+型掺杂层333上的P+型层334。即，以与光电二极管31相同的方式，第一电荷累积单元33具有包括在N型基板41的表面层部分上创建的P+型层334的嵌入结构(称为HAD结构)。根据具有这种嵌入结构的第一电荷累积单元33，第一电荷累积单元33提供了如下优点：与形成第一像素结构的第一电荷累积单元33相比，该第一电荷累积单元33能够避免产生暗电流。第一电荷累积单元33被遮蔽不受光照。
以与在包括形成第一像素结构的第一电荷累积单元33的单位像素30中使用的第二电荷累积单元35相同的方式，在包括形成第二像素结构的第一电荷累积单元33的单位像素30中使用的第二电荷累积单元35被配置为在N型基板41的表面层部分上形成的N+型浮动扩散区域351。另外，第二电荷累积单元35具备电连接到放大晶体管37的栅极的接触部分。因此，第二电荷累积单元35不能采用诸如第一电荷累积单元33采用的嵌入结构。应该注意，附图中都未示出该接触部分。
第三像素结构
图7是示出包括形成第三像素结构的第一电荷累积单元33的单位像素30的典型配置的截面图。在图7中所示的典型结构中，通过相同的附图标号和相同的附图标记表示与它们在图4中所示的结构中使用的对等物相同的组件。
在图7中所示的典型结构中，典型地在形成在诸如N型基板41的半导体基板上的P型井区域42中产生光电二极管31(也由附图标记PD表示)、第一电荷累积单元33(也由附图标记MEM表示)和第二电荷累积单元35(也由附图标记FD2表示)。
与在包括形成第一像素结构的第一电荷累积单元33的单位像素30中使用的光电二极管31非常相似，在包括形成第三像素结构的第一电荷累积单元33的单位像素30中使用的光电二极管31也是嵌入型光电二极管。以与在包括形成第一像素结构的第一电荷累积单元33的单位像素30中使用的第二电荷累积单元35相同的方式，在包括形成第三像素结构的第一电荷累积单元33的单位像素30中使用的第二电荷累积单元35也被配置为在N型基板41的表面层部分上形成的N+型浮动扩散区域351。
第一电荷累积单元33被配置为在P型井区域42中创建的N+型掺杂层335。然而，与第一像素结构不同，传输晶体管32的栅极321具有延伸到N+型掺杂层335上方的位置的结构。即，第一电荷累积单元33具有与CCD相同的结构。
2：本发明的实施例
通过对每个单位像素30提供所述两个电荷累积单元，即上述的第一电荷累积单元33和第二电荷累积单元35，使得固态拍摄装置能够实施全局快门(或全局曝光机制)。实施这种固态拍摄装置的实施例的特征在于：该固态拍摄装置能够校正混杂信号而不牺牲有效单位像素的数量。通过采用全局快门系统作为电子快门，可以产生具备所有单独单位像素的累积时段的同时性的优秀图像。
以上引用的混杂信号是：在累积结束时保持在第一电荷累积单元33中的信号上，在读出该信号的操作时结束的时段期间产生的噪声成分。如前所述，严格地讲，此混杂信号由两个成分构成。该两个成分之一是具有与经过的时间长度成比例地增加的幅度的电荷泄漏成分。另一成分是在由电荷累积单元本身(诸如浮动扩散区域)执行的光电转换处理中产生的噪声成分。顺便提及，如通常所知的，而且，在被用作电荷累积单元的浮动扩散区域中，相对于在光电二极管中执行的光电转换处理的灵敏度，以非常低的灵敏度执行光电转换处理。典型地，在光电累积单元中执行的光电转换处理的灵敏度具有在光电二极管中执行的光电转换处理的灵敏度的1/10000的量级的值。
在能够实现全局快门的固态拍摄装置中，为了使实施该固态拍摄装置的实施例校正混杂信号而不牺牲有效单位像素的数量，有必要采用以下详细描述的驱动方法。即，在使用各自具有图2中所示的配置的单位像素30的CMOS型图像传感器10中，首先，每个单位像素30的光电二极管31在批(batch)复位操作中被复位，以开始用来将信号电荷累积在光电二极管31中的累积时段。然后，在累积时段结束时，第一电荷累积单元33和第二电荷累积单元35被复位。
接着，向传输晶体管32提供显著脉冲(significant pulse)，以便在批传输操作中通过传输晶体管32将累积在光电二极管31中的信号电荷传输到第一电荷累积单元33。该显著脉冲是用于将传输晶体管32置于导电状态的脉冲信号。在该实施例中，传输晶体管32是N沟道晶体管。因此，具有高电平(诸如电源VDD的电压电平)的脉冲信号被用作该显著脉冲。顺便提及，如果传输晶体管32是P沟道晶体管，则具有诸如负电源的电压电平的低电平的脉冲信号被用作该显著脉冲。负电源的电压电平的典型示例是接地GND的电压电平。施加到传输晶体管32的显著脉冲的此解释对于施加到读晶体管34、复位晶体管36和选择晶体管38中的每个的显著脉冲也正确。
在信号电荷已经被在批传输操作中传输到第一电荷累积单元33之后，像素阵列单元12经历通过以像素行为单位一个像素行接着另一个像素行顺序地扫描像素阵列单元12而执行的行接着行的读操作。在此行接着行的读操作中，首先将施加到正被读取的像素行的选择脉冲(或选择信号)SEL置于显著(或有效)状态中，以便读出第二电荷累积单元35的信号电平。处于被复位的状态中的第二电荷累积单元35的信号电平被称为第一信号电平。然后，向读晶体管34提供显著脉冲，以便通过读晶体管34将在第一电荷累积单元33中累积的信号电荷传输至第二电荷累积单元35。接着，将由第二电荷累积单元35呈现的、与累积在第二电荷累积单元35中的信号电荷的量一致的信号电平读出，作为第二信号电平。
然后，为了降低混杂信号的幅度或消除混杂信号，列信号处理单元15或半导体基板11外部的信号处理单元通过使用之前从第二电荷累积单元35读出的作为第一信号电平的信号电平，校正之后从第二电荷累积单元35读出的作为第二信号电平的信号电平。具体而言，列信号处理单元15或半导体基板11外部的信号处理单元从第二信号电平中减去第一信号电平，以便降低混杂信号的幅度，或者消除混杂信号。在为了降低混杂信号的幅度或消除混杂信号而执行的操作中，列信号处理单元15或半导体基板11外部的信号处理单元用作校正混杂信号的校正单元。
在此情况中，第一和第二信号电平都是从与用于产生要被显示的信号的电平的单位像素相同的单位像素中读出的信号电平。即，因为根本不需要用作专用于混杂信号的校正的像素的校正像素，所以，可以在不降低有效单位像素的数量的情况下校正混杂信号。结果，可以产生具备所有单独单位像素的累积时段的同时性的优秀图像。另外，还可以获得与包括在CMOS型图像传感器10中的有效单位像素的数量相当的分辨率。
接着，以下描述说明各自实施用于执行在不降低有效单位像素的数量的情况下校正混杂信号的驱动操作的驱动方法的具体实施例。
2-1：第一实施例
图8示出了通过采用根据第一实施例的驱动方法而执行的驱动操作的以下说明所参考的时序图。
首先，同时对于所有像素行，将各自被置于高电平的传输脉冲(或传输信号)TRG、读脉冲(或读信号)ROG和复位脉冲(或复位信号)RST分别提供给传输晶体管32、读晶体管34和复位晶体管36。因此，所有单位像素30中的光电二极管31、第一电荷累积单元33和第二电荷累积单元35在称为复位批操作的批操作中被复位。
具体而言，复位晶体管36导通，从而以电源VDD的高电平复位第二电荷累积单元35。另外，读晶体管34导通，从而以电源VDD的高电平复位第一电荷累积单元33。此外，传输晶体管32导通，从而以电源VDD的高电平复位光电二极管31。应该注意，在图3中所示的像素配置的情况下，电荷释放晶体管39可以被导通，以便以电源VDD的高电平复位光电二极管31。在复位批操作的时刻，对所有单位像素开始在光电二极管31中累积信号电荷的操作。
刚好在在光电二极管31中累积信号电荷的操作结束之前的时刻，同时对所有像素行将已被置于高电平的读脉冲ROG和复位脉冲RST分别提供给读晶体管34和复位晶体管36。因此，对第一电荷累积单元33和第二电荷累积单元35执行批复位操作。具体而言，复位晶体管36导通，从而以电源VDD的高电平复位第二电荷累积单元35，而读晶体管34导通，从而以电源VDD的高电平复位第一电荷累积单元33。
在已经对第一电荷累积单元33和第二电荷累积单元35执行了批复位操作之后，同时对所有像素行将被置于高电平的传输脉冲TRG提供给传输晶体管32。因此，在被称为批传输操作的批操作中，累积在光电二极管31中的信号电荷被传输至第一电荷累积单元33。
然后，对所有像素行或对某些期望的像素行，一像素行接着另一像素行顺序地执行读操作。通过分别合适地向选择晶体管38、复位晶体管36和读晶体管34提供已各自被置于高电平的选择脉冲SEL、复位脉冲RST和读脉冲ROG来执行此读操作。
在一个像素行接着另一像素行依次对像素行执行的读操作中，要被读取的像素行的位置越靠后，则从批传输操作起经过的时间越长。另外，在批传输操作和读操作之间的时段(或时间)期间加入到由第一电荷累积单元33产生的信号中的混杂信号的幅度增加。如前所述，混杂信号包括泄漏成分、以及在由第一电荷累积单元33本身执行的、将入射到第一电荷累积单元33的光转换为由第一电荷累积单元33产生的信号的光电转换处理中产生的噪声成分。在此实施例中，为了校正混杂信号，第二电荷累积单元35具备产生用于校正的混杂信号成分的功能。
在此情况中，第一电荷累积单元33和第二电荷累积单元35刚好在为了将累积在光电二极管31中的信号电荷传输到第一电荷累积单元33而执行的批传输操作之前，经历复位操作。因此，在第二电荷累积单元35中开始产生混杂信号的时刻几乎与在第一电荷累积单元33中开始产生混杂信号的时刻相同。
然后，在行读取时刻，将被置于高电平的选择脉冲SEL提供给所读的像素行上的每个单位像素30的选择晶体管38，以便将所读的像素行上的单位像素30置于被选择的状态，所读的像素行是作为该读操作的对象的像素行。通过将单位像素30置于被选择的状态下，使输出到与所选择的像素行连接的垂直信号线22的信号有效。在此被选择的状态中，首先，表示在第二电荷累积单元35(也由附图标记FD2表示)中累积的电荷量的混杂信号Vn作为第二电荷累积单元35的V_FD2混杂信号被输出。
然后，被置于高电平的复位脉冲RST被提供给复位晶体管36，以便复位第二电荷累积单元35。接着，被置于高电平的读脉冲ROG被提供给读晶体管34，以便将累积在第一电荷累积单元33中的电荷传输至第二电荷累积单元35。累积在第一电荷累积单元33中的电荷是作为将混杂信号成分叠加在由光电二极管31累积的信号电荷(或光电荷)上的结果而获得电荷。然后，表示此时刻累积在第二电荷累积单元35中的电荷量的光信号Vs被作为光信号(V_累积信号+V_FD1混杂信号)输出，该光信号包括第一电荷累积单元33(也由附图标记FD1表示)的混杂信号。
随后，将选择脉冲SEL从高电平改变为低电平，以便结束对所选择的像素行执行的读操作。
在如上所述对所选择像素行执行的读操作中，使得第一电荷累积单元33和第二电荷累积单元35的读时刻互相靠近。因此，在批传输操作和读操作之间的时段中产生的泄漏成分可以被认为在第一电荷累积单元33与第二电荷累积单元35之间具有相关性(correlation)。具体地，如果第一电荷累积单元33和第二电荷累积单元35被提供在包括形成图4中所示的第一像素结构或图7中所示的第三像素结构的第一电荷累积单元33的同一单位像素30中，则第一电荷累积单元33具有接近(或类似于)第二电荷累积单元35的结构的结构。因此，在此情况下，第一电荷累积单元33和第二电荷累积单元35之间的相关性被认为是更强的相关性。
因此，例如假定等式“V_FD1混杂信号＝V_FD2混杂信号”保持成立，则可以通过执行从在后读出的光信号Vs(＝V_累积的信号+V_FD1混杂信号)中减去在先读出的混杂信号Vn(＝V_FD2混杂信号)的处理而消除混杂信号。可以由列信号处理单元15或者半导体基板11外部的信号处理单元执行此减法处理。
以下描述具体地说明了例如由列信号处理单元15执行的从光信号Vs(＝V_累积的信号+V_FD1混杂信号)中减去混杂信号Vn(＝V_FD2混杂信号)的典型处理。
使用减法器的减法处理
图9是示出列信号处理单元15中使用的减法处理块50的典型配置的框图，该减法处理块50用作用于执行从光信号Vs中减去混杂信号Vn的处理的单元。
典型地，为每个像素列提供减法处理块50。然而，也可以不为每个像素列提供减法处理块50。例如，还可以提供为包括多个像素列的单元的每个提供减法处理块50的配置。在这种配置中，减法处理块50基于分时(time-sharing)而被用于所述单元的像素列。
如图9所示，减法处理块50被配置为使用减法器53以及分别由附图标号51和52表示的两个存储部分。在此减法处理块50中，如图8的时序图中所示，在混杂信号Vn已被作为混杂信号(V_FD2混杂信号)读出之后，设置于高电平的采样脉冲SHN被提供给存储部分51，其是上述两个存储部分中的特定的一个。因此，混杂信号Vn被存储在存储部分51中。
然后，在光信号Vs已被作为光信号(V_累积的信号+V_FD1混杂信号)读出之后，设置于高电平的采样脉冲SHS被提供给存储部分52，其是上述两个存储部分中的另一个。因此，光信号Vs被存储在存储部分52中。接着，在混杂信号Vn和光信号Vs已被分别存储在存储部分51和52中之后，减法器53执行从光信号(V_累积的信号+V_FD1混杂信号)中减去混杂信号(V_FD2混杂信号)的处理。
减法处理基于如下给出的减法等式。
Vs-Vn＝(V_累积的信号+V_FD1混杂信号)-V_FD2混杂信号
＝V_累积的信号
因为以下等式(V_FD1混杂信号＝V_FD2混杂信号)成立而获得以上减法等式。
图10是示出对于每个被读的像素行、混杂信号的电荷量与减法后的信号的量之间的关系的图。包括浮动扩散区域的电荷累积单元的泄漏成分与经过的时间的长度成比例地增加。然而，如前所述，使混杂信号(作为噪声信号的V_FD2混杂信号)和包含在光信号Vs中的混杂信号(V_FD1混杂信号)的累计时间互相接近。因此，V_FD2混杂信号和V_FD1混杂信号之间的相关性很强。结果，V_FD2混杂信号(或噪声信号)可以被用于很好地校正光信号Vs。
关于作为由电荷累积单元本身执行的、将入射到电荷累积单元上的光转换为电信号的光电转换处理的结果而获得的噪声成分，电荷累积单元执行光电转换处理的位置之间的距离越短，噪声成分之间的相关性越强。在根据此实施例的像素结构中，或者具体地说，在上述第一至第三像素结构中，第一电荷累积单元33和第二电荷累积单元35被提供在同一单位像素30中。因此，可以获得与现有技术相比较强的相关性，在现有技术中，与拍摄像素分离地提供用于校正目的像素。因此，在所述混杂信号校正处理中可以更好地校正混杂信号而不减少有效单位像素的数量。
顺便提及，由光电转换处理导致的泄漏成分和噪声成分的幅度一般在许多情况下被认为与电荷累积单元的面积成比例。在图5中所示的典型布局的情况下，第一电荷累积单元33最可能产生比由第二电荷累积单元35产生的混杂信号更多的混杂信号。另外，如果第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度的比是a∶1(其表示第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性，其中符号a表示比例系数)，那么，实际上，减法处理块50配备有在由减法器53执行减法处理之前将噪声成分乘以比例系数的功能。
具体地讲，如图11中所示，乘法器54被提供在存储部分51的下游侧上。乘法器54将噪声成分Vn乘以比例系数a。然后，减法器53执行从光信号(V_累积的信号+V_FD1混杂信号)中减去积(混杂信号(V_FD2混杂信号)×比例系数a)的处理。通过如此执行利用比例系数a的处理，可以带来如下优点：可以自由地选择性地采用对布局施加第一电荷累积单元33和第二电荷累积单元35必须占据具有互相相等大小的面积的限制的像素配置，或者其中由第一电荷累积单元33产生的噪声的幅度与由第二电荷累积单元35产生的噪声的幅度互不相同的像素配置等其它像素配置。
比例系数a被认为是原则上可以由第一电荷累积单元33的面积与第二电荷累积单元35的面积的比确定的系数。然而，实际上，比例系数a通过执行基于从第一电荷累积单元33和第二电荷累积单元35中读出的噪声成分的处理而得到。作为替代，从第一电荷累积单元33和第二电荷累积单元35中读出的噪声成分被估值，并基于该估值结果得到比例系数a。如此，可以得到更准确的比例系数a。
使用递增/递减计数器(up/down counter)的减法处理
图12是示出采用为像素阵列单元12中的每个像素列执行在列信号处理单元15中提供的AD转换块60的功能的所谓的列AD转换方法的列信号处理单元15的典型配置的框图。
如上所述，列信号处理单元15采用列AD转换方法，用于为每个像素列执行将模拟像素信号转换为数字像素信号的AD(模拟至数字)转换处理。采用列AD转换方法的列信号处理单元15采用具有至少包括比较器61和U/D(递增/递减)计数器62的电路配置的AD转换块60作为单位电路。布置各自用作列信号处理单元15的单位电路的AD转换块60，以形成其中各个AD转换块60被提供用于像素阵列单元12的像素列的配置。
因为采用列AD转换方法，所以，CMOS型图像传感器10配备基准信号产生单元70，用于产生提供给在列信号处理单元15中使用的AD转换块60的基准信号，作为AD转换块60公用的信号。此基准信号产生单元70被配置为典型地使用DA(数字至模拟)转换电路，用于产生具有所谓的斜坡波形的基准信号REF，该斜坡波形是以对应于某一角度的梯度线性变化的倾斜波形。此基准信号REF被提供给每个比较器61的两个输入端子中的特定的一个，作为所有像素行公用的信号。例如，基准信号REF被提供给每个比较器61的非反相输入端子。
由垂直信号线22传递的模拟像素信号被提供给比较器61的两个输入端子中的另一个。例如，模拟像素信号被提供给比较器61的反相输入端子。比较器61为每个像素列将模拟像素信号与基准信号REF比较。同时，U/D计数器62开始计数操作。U/D计数器62典型地是与具有恒定周期的时钟信号同步地执行递增/递减计数操作的U/D计数器。根据基于图1中所示的CMOS型图像传感器10中使用的控制单元18发出的指令的控制，确定由U/D计数器62执行的计数操作的递增或递减方向。
当模拟像素信号与基准信号REF相交时，比较器61将信号输出的极性反相。在比较器61将信号输出的极性反相的时刻，U/D计数器62停止它的计数操作。U/D计数器62产生的最终计数值是表示被AD转换块60转换的模拟像素信号的幅度的数字数据(或像素数据)。通过与列扫描操作同步地顺序导通的水平扫描开关，此数字数据被依次输出到水平信号线23。图12中未示出水平扫描开关本身。
在具有上述配置的AD转换块60中，在将之前解释的混杂信号Vn从单位像素30中作为混杂信号(V_FD2混杂信号)读出的时刻，控制单元18向U/D计数器62发出启动递减计数操作的指令。在接收到启动递减计数操作的指令时，U/D计数器62与具有恒定周期的时钟信号同步地对混杂信号Vn执行递减计数操作。
然后，在将之前解释的光信号Vs从单位像素30中作为光信号(V_累积的信号+V_FD1混杂信号)读出的时刻，控制单元18向U/D计数器62发出启动递增计数操作的指令。在接收到启动递增计数操作的指令时，U/D计数器62与具有恒定周期的时钟信号同步地对光信号Vs执行递增计数操作。本质上，U/D计数器62执行的递减和递增计数操作是从光信号Vs(＝V_累积的信号+V_FD1混杂信号)中减去混杂信号Vn(＝V_FD2混杂信号)的处理。
如上所述，通过提供具有U/D计数器62的列信号处理单元15，可以在不增加特殊的处理电路的情况下利用已有的AD转换块60执行减法处理。
需要注意，如果第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度的比是表示第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性的a∶1，其中符号a表示比例系数，则通过对由U/D计数器62对混杂信号Vn执行的递减计数操作施加a倍的增益，可以执行将噪声成分乘以比例系数a的处理。可以典型地通过在递减计数操作期间依据a倍的增益改变具有斜坡波形的基准信号REF的梯度来执行对由U/D计数器62对混杂信号Vn执行的递减计数操作施加a倍的增益的处理。
上述第一实施例是其中通过列信号处理单元15执行从光信号Vs(＝V_累积的信号+V_FD1混杂信号)中减去混杂信号Vn(＝V_FD2混杂信号)的处理的典型实施方式。然而，用于执行此减法处理的单元不一定是列信号处理单元15。例如，代替列信号处理单元15，输出处理单元17或提供在半导体基板11外部的信号处理单元也可以被用于执行此减法处理。提供在半导体基板11外部的此信号处理单元未在任一附图中示出。
如果输出处理单元17或在半导体基板11外部提供的信号处理单元被用于执行减法处理，则基本上，该减法处理被以与列信号处理单元15完成的减法处理相同的方式执行。具体而言，可以执行利用减法器的模拟减法处理或利用递增/递减计数器的数字减法处理，以便从光信号Vs(＝V_累积的信号+V_FD1混杂信号)中减去混杂信号Vn(＝V_FD2混杂信号)。
2-2：第二实施例
图13示出了在对通过采用根据第二实施例的驱动方法而执行的驱动操作的以下说明中参考的时序图。
依照第二实施例提供的驱动方法，如果第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度的比是表示第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性的a∶1，其中符号a表示比例系数，则以单调一致的方式将第二电荷累积单元35的混杂信号乘以比例系数a。然而，如前所述，混杂信号由两个成分组成，即，具有与经过时间的长度成比例地增加的量的电荷的泄漏成分、以及在由电荷累积单元本身执行的光电转换处理中产生的噪声成分。
对于作为两个成分之一的在光电转换处理中产生的噪声成分，第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度的比可以被认为具有表示第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性的a∶1的值，其中符号a表示比例系数。另一方面，一般由于结构缺陷导致的暗电流而产生泄漏成分。因此，通过仅基于第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性，或者更具体地，基于表示第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度的比的a∶1的关系，执行利用比例系数a的处理，存在不能绝对确定地校正泄漏成分的可能情况。
根据第二实施例的驱动方法被提供来用于第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度比是表示第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性的a∶1的情况、以及用于假定泄漏成分为主的情况。另外，依照第二实施例提供的驱动方法，为了更绝对确定地校正泄漏成分为主的混杂信号，使用被遮光的单位像素所输出的信息。
被遮光的单位像素具有与用于产生作为用于产生图像的信号的像素信号的有效单位像素相同的像素结构。被遮光的单位像素被布置在所谓的OPB(光学黑暗)区域中，该区域是光学上被遮了光的区域。为此原因，在以下描述中，被遮光的单位像素也被称为OPB像素。在第二实施例中使用的OPB像素被提供在其中提供有效单位像素的像素阵列单元的周围。具体地，第二实施例中使用的OPB像素被提供在像素阵列单元的两个水平方向侧上。
在根据第一实施例的驱动方法的情况中，因为通过对由一个有效单位像素输出的信号Vn和Vs执行处理来校正混杂信号，所以，列扫描单元16能够执行该处理。另一方面，在根据第二实施例的驱动方法中，在由一个有效单位像素输出的信号Vn和Vs之外，为校正混杂信号而执行的处理还利用位于与有效单位像素的像素列不同的像素列上的OPB像素输出的信息。
因此，在根据第二实施例的驱动方法的情况中，不由列扫描单元16执行校正混杂信号的处理，而是由提供在半导体基板11外部的信号处理单元执行该处理。在以下描述中，提供在半导体基板11外部的信号处理单元被简称为外部信号处理单元。外部信号处理单元的典型示例包括由下文将参照图18描述的拍摄装置100使用的DSP(数字信号处理)电路103、以及对应于独立提供的处理设备的信号处理单元。
依据第二实施例提供的驱动方法，从使用第二电荷累积单元35的单位像素30中读出第二电荷累积单元35(也由附图标记FD2表示)的混杂信号Vn、以及接着从单位像素30中读出由第二电荷累积单元35产生的光信号Vs作为包括第一电荷累积单元33(也由附图标记FD1表示)的混杂信号的信号的操作被以与第一实施例提供的驱动方法相同的方式执行。如果读者将图8中所示的时序图与图13中所示的时序图进行比较，则在第二实施例中以与第一实施例提供的驱动方法相同的方式执行所述操作的事实变得显然。
注意，图13的时序图中所示的采样信号SHN和SHS被外部信号处理单元用于分别对混杂信号Vn和光信号Vs采样。
依据第二实施例提供的驱动方法，在有效单位像素的输出之外，还使用OPB像素产生的输出Vn_OPB和Vs_OPB。如前所述，有效单位像素的输出是混杂信号Vn和光信号Vs。输出Vn_OPB是OPB像素中使用的第二电荷累积单元35的混杂信号。输出Vn_OPB对应于有效单位像素中使用的第二电荷累积单元35输出的混杂信号Vn。另一方面，输出Vs_OPB是OPB像素中使用的第一电荷累积单元33的混杂信号。输出Vs_OPB对应于有效单位像素中使用的第一电荷累积单元33输出的光信号Vs。
在以下等式的总结中定义了上述信号：
Vn＝V_FD2_泄漏成分+V_FD2_曝光后光电转换的成分
Vs＝V_累积的信号+V_FD1_泄漏成分+V_FD1_曝光后光电转换的成分
Vn_OPB＝V_FD2_泄漏成分
Vs_OPB＝V_FD1_泄漏成分
在外部信号处理单元中使用的处理方程由以下给出的等式表示：(Vs-Vs_OPB)-(Vn-Vn_OPB)×a＝V_累积的信号+V_FD1_曝光后光电转换的成分-V_FD2_曝光后光电转换的成分×a＝V_累积的信号
获得上述处理方程是因为以下等式保持成立：V_FD1_曝光后光电转换的成分＝V_FD2_曝光后光电转换的成分×a。
如前所述，基于以上给出的处理方程的处理是还利用由位于与有效单位像素的像素列不同的像素列上的OPB像素输出的信息的处理。因此，该处理不能由列信号处理单元15执行。为此原因，混杂信号Vn(针对几个水平有效单位像素)、光信号Vs(针对几个水平有效单位像素)、输出Vn_OPB(针对每行几个OPB像素至每行几十个OPB像素)以及输出Vs_OPB(针对每行几个OPB像素至每行几十个OPB像素)被输出给在半导体基板11外部提供的、用作对应于用于执行基于上面给出的处理方程的处理的处理设备的单元的外部信号处理单元。
如上所述，通过在有效单位像素输出的信号Vn和Vs之外利用OPB像素产生的输出Vn_OPB和输出Vs_OPB来执行校正处理。因此，可以更绝对确定地校正泄漏成分为主的混杂信号，该泄漏成分一般由于结构缺陷导致的暗电流而产生。
2-3：第三实施例
图14示出了在通过采用根据第三实施例的驱动方法而执行的驱动操作的以下说明中所参考的时序图。
根据第一和第二实施例的驱动方法各自是提供来用于校正第一电荷累积单元33中产生的混杂信号的驱动方法。另一方面，根据第三实施例的驱动方法是提供来用于不仅校正第一电荷累积单元33中产生的混杂信号而且校正作为单位像素的固定模式噪声的所谓的KTC噪声的驱动方法。具体而言，KTC噪声是当第一电荷累积单元33被复位时产生的噪声。校正KTC噪声的处理典型地由列信号处理单元15中提供的公知CDS(相关双采样)电路执行。
如图14的时序图中所示，以输出表示第二电荷累积单元35(也由附图标记FD2表示)中所累积的电荷量的混杂信号Vn作为第二电荷累积单元35的混杂信号(V_FD2混杂信号)的操作为结束的操作以与第一实施例提供的驱动方法相同的方式被执行。为此原因，以下描述说明在那之后执行的后续操作。
在已经执行了输出表示在第二电荷累积单元35中累积的电荷量的混杂信号Vn的操作之后，设置在高电平的复位脉冲RST被提供到复位晶体管36，以便复位第二电荷累积单元35。然后，当第二电荷累积单元35已被复位时由第二电荷累积单元35产生的信号被作为第二电荷累积单元35的复位电平Vrst输出。
然后，设置在高电平的读脉冲ROG被提供给读晶体管34，以便将电荷从第一电荷累积单元33传输至第二电荷累积单元35。从第一电荷累积单元33传输的电荷是作为将混杂信号成分叠加在表示累积在光电二极管31中的信号电荷的光信号上的结果而获得电荷。接着，表示累积在第二电荷累积单元35中的电荷量的光信号Vs被作为包括第一电荷累积单元33(也由附图标记FD1表示)的混杂信号的光信号(V_累积的信号+V_FD1混杂信号)而输出。
在此情况下，混杂信号Vn、复位电平Vrst和光信号Vs分别由以下等式表达：
Vn＝V_kTC1+V_FD2混杂信号
Vrst＝V_kTC2
Vs＝V_累积的信号+V_kTC2+V_FD1混杂信号
注意，因为V_kTC1和V_kTC2具有不同的复位时刻，所以V_kTC1和V_kTC2之间没有相关性。
如果V_FD1和V_FD2混杂信号具有相同的灵敏度特性，则由列信号处理单元15执行的减法处理可以由以下处理方程表达：
Vs-Vn-Vrst＝(V_累积的信号+V_kTC2+V_FD1混杂信号)-(V_kTC1+V_FD2混杂信号)-V_kTC2＝V_累积的信号-V_kTC1
获得以上处理方程是因为以下等式保持成立：V_FD1混杂信号＝V_FD2混杂信号。
在根据第一和第二实施例的驱动方法的情况中，未考虑kTC噪声的校正。因此，kTC噪声在两个读操作(即，读出混杂信号Vn的操作和读出光信号Vs的操作)中被加入到V_累积的信号中。另一方面，在根据第三实施例的驱动方法的情况下，所谓的CDS(相关双采样)操作被执行，以便降低针对两个读操作之一的kTC噪声。
在此前给出的、针对根据第三实施例的驱动方法的描述中，假定列信号处理单元15利用在图9中所示的减法处理块50中使用的减法器执行减法处理。通过利用在图12中所示的AD转换块60中使用的U/D计数器62，也可以执行该减法处理。具体而言，在此情况下，U/D计数器62对混杂信号Vn和复位电平Vrst执行递减计数操作，而对光信号Vs执行递增计数操作。
2-4：第四实施例
图15示出了在通过采用根据第四实施例的驱动方法而执行的驱动操作的以下说明中所参考的时序图。
根据第四实施例的驱动方法是根据第三实施例的驱动方法和根据第二实施例的驱动方法的组合。如前所述，依据第三实施例提供的驱动方法，考虑了kTC噪声的校正，而依据第二实施例提供的驱动方法，使用了由OPB像素输出的信息。采用根据第四实施例的驱动方法的处理可以由外部信号处理单元以与根据第二实施例的驱动方法相同的方式执行。
依据第四实施例提供的驱动方法，读出混杂信号Vn、复位电平Vrst和光信号Vs的操作以与第三实施例提供的驱动方法相同的方式被执行。如果读者将图14中的时序图与图15中的时序图进行比较，则依据由第四实施例提供的驱动方法读出混杂信号Vn、复位电平Vrst和光信号Vs的操作以与由第三实施例提供的驱动方法相同的方式被执行的事实也变得显然。依据由第四实施例提供的驱动方法，在由有效单位像素输出的混杂信号Vn、复位电平Vrst和光信号Vs之外，还使用由OPB像素产生的输出Vn_OPB、Vrst_OPB和Vs_OPB。
输出Vn_OPB是在OPB像素中使用的第二电荷累积单元35的混杂信号。输出Vn_OPB对应于由在有效单位像素中使用的第二电荷累积单元35输出的混杂信号Vn。输出Vrst_OPB是在OPB像素中使用的第二电荷累积单元35的复位电平Vrst。输出Vrst_OPB对应于由在有效单位像素中使用的第二电荷累积单元35输出的复位电平Vrst。输出Vs_OPB是OPB像素中使用的第一电荷累积单元33的混杂信号。输出Vs_OPB对应于由有效单位像素中使用的第一电荷累积单元33输出的混杂信号Vs。
在此情况下，混杂信号Vn、复位电平Vrst、光信号Vs、混杂信号Vn_OPB、复位电平Vrst_OPB和混杂信号Vs_OPB分别由以下6个等式表达：
Vn＝V_FD2_泄漏成分+V_FD2_曝光后光电转换的成分+V_kTC1
Vrst＝V_kTC2
Vs＝V_累积的信号+V_FD1_泄漏成分+V_FD1_曝光后光电转换的成分+V_kTC2
Vn_OPB＝V_FD2_泄漏成分+V_kTC1
Vrst_OPB＝V_kTC2
Vs_OPB＝V_FD1_泄漏成分+V_kTC2
对于第一电荷累积单元33的灵敏度与第二电荷累积单元35的灵敏度的比是表示第一电荷累积单元33和第二电荷累积单元35的相对灵敏度特性的a∶1、并且，另外假定泄漏成分为主的情况，用于减法处理的处理方程由以下等式表达：
(Vs-Vs_OPB-Vrst-Vrst_OPB)-(Vn-Vn_OPB)×a＝V_累积的信号-V_kTC2×2
获得以上处理方程是因为以下等式保持成立：V_FD1_曝光后光电转换的成分＝V_FD2_曝光后光电转换的成分×a。
上述处理可以由外部信号处理单元以与根据第二实施例的驱动方法相同的方式执行。然而，在上述处理方程中使用的表达式(Vs-Vs_OPB-Vrst_OPB-Vrst)的值也可以由列信号处理单元15计算。具体而言，在由图12中所示的AD转换块60中使用的U/D计数器62执行的减法处理中，针对每个像素列上的有效单位像素，U/D计数器62对复位电平Vrst执行递减计数操作，但对光信号Vs执行递增计数操作；然而，对于像素列上的OPB像素，U/D计数器62对复位电平Vrst_OPB执行递减计数操作，但对信号Vs_OPB执行递增计数操作。
依据由上述第四实施例提供的驱动方法，可以获得由根据第二实施例的驱动方法呈现的操作效果、以及由根据第三实施例的驱动方法呈现的操作效果。即，依据由第四实施例提供的驱动方法，可以通过执行CDS操作减小kTC噪声，同时更绝对确定地校正以一般由于结构缺陷导致的暗电流而产生泄漏成分为主的混杂信号。
3：修改版本
图16是示出根据主要实施例的修改版本的典型像素电路的图。在图16的典型像素电路图中，与在图2中所示的像素电路中使用的对等物相同的组件通过与对等物相同的附图标号和相同的附图标记表示。
如图16所示，根据修改版本的像素电路被配置为典型地使用在同一像素列上互相垂直相邻的两个像素30-1和30-2、以及像素30-1和30-2共享的其它像素电路元件，作为构成像素30-1和30-2公用的像素电路部分的元件。作为示例，在根据修改版本的像素电路中，第二电荷累积单元35、复位晶体管36、放大晶体管37和选择晶体管38是这两个像素30-1和30-2共享的公用像素电路元件，像素30-1和30-2在同一像素列上互相垂直相邻。
通过采用上述包括互相相邻的多个像素公用的像素电路元件的电路配置，固态拍摄装置提供了以下优点：可以缩小每个像素被用作光电转换单元的光电二极管31之外的公用像素电路元件占据的面积。在图16中所示的典型示例中，构成像素的电路像素部分的公用像素电路元件被在同一像素列上互相垂直相邻的两个像素30-1和30-2共享。
然而，在此情况下，共享构成像素的电路像素部分的公用像素电路元件的像素不一定是在同一像素列上互相垂直相邻的两个像素30-1和30-2的组合。例如，共享构成像素的电路像素部分的公用像素电路元件的像素还可以是在同一像素列上互相垂直相邻的三个像素的组合。作为替代，共享构成像素的电路像素部分的公用像素电路元件的像素还可以是互相相邻的四个或更多个像素的组合。然而，如果共享构成像素的电路像素部分的公用像素电路元件的像素的组合是在同一像素列上互相垂直相邻的像素的组合，则相比于其它组合，可以容易地控制从所述像素读出信号的时刻。
根据上述第一至第四实施例的驱动方法还可以被应用于采用包括共享构成像素的电路像素部分的公用电路元件的多个像素的电路配置的固态拍摄装置。因此，可以在不减少有效像素的数量的情况下校正混杂信号。结果，可以产生具有所有单独像素的累积时段的同时性的优秀图像。另外，还可以获得与包括在CMOS型图像传感器10中的有效像素的数量相当的分辨率。
图17是示出用于如下配置的典型布局结构的图，在该配置中，在同一像素列上互相垂直相邻的两个像素30-1和30-2共享构成像素30-1和30-2的电路像素部分的公用电路元件。该布局结构具有如下配置：用作像素30-1的第一电荷累积单元33的第一电荷累积单元33-1(也由附图标记FD11表示)以及用作像素30-2的第一电荷累积单元33的第一电荷累积单元33-2(也由附图标记FD12表示)位于将用作由两个像素30-1和像素30-2共享的第二电荷累积单元35的第二电荷累积单元35(也由附图标记FD2表示)夹在其中的位置。具体地，从第一电荷累积单元33-1至第二电荷累积单元35的距离等于从第一电荷累积单元33-2至第二电荷累积单元35的距离。
因为用作像素30-1的第一电荷累积单元33的第一电荷累积单元33-1(也由附图标记FD11表示)以及用作像素30-2的第一电荷累积单元33的第一电荷累积单元33-2(也由附图标记FD12表示)将用作由像素30-1和像素30-2共享的第二电荷累积单元35的第二电荷累积单元35(也由附图标记FD2表示)夹在其中，并且，此外，从第一电荷累积单元33-1至第二电荷累积单元35的距离等于从第一电荷累积单元33-2至第二电荷累积单元35的距离，所以，第一电荷累积单元33-1和第二电荷累积单元35之间的相关性可以被设置得与第一电荷累积单元33-2与第二电荷累积单元35之间的相关性大致匹配。即，第一电荷累积单元33-1和第二电荷累积单元35之间的相关性可以被设置为与第一电荷累积单元33-2与第二电荷累积单元35之间的相关性大致相等的值。
通过如上所述将第一电荷累积单元33-1和第二电荷累积单元35之间的相关性可设置为与第一电荷累积单元33-2与第二电荷累积单元35之间的相关性匹配，即使在其中在同一像素列上互相垂直相邻的两个像素30-1和30-2共享构成像素30-1和30-2的电路像素部分的公用电路元件的配置的情况中，也可以更绝对确定地执行校正混杂信号的处理。
作为主要实施例的修改版本的上述修改版本被典型地应用于具有二维排列的单位像素的矩阵的CMOS图像传感器，每个单位像素被用于将表示可见光的量的信号电荷检测为物理量。然而，注意，本发明的实施方式绝不被限制于该修改版本。即，本发明还可以被一般地应用于任意固态拍摄装置，只要该固态拍摄装置采用X-Y编址方法并能够通过利用每个单位像素中的两个电荷累积单元(即，第一电荷累积单元33和第二电荷累积单元35)实施全局曝光机制(或全局快门)即可。
另外，本发明的应用绝不被限制于用于通过检测入射可见光的量的分布而进行拍摄的固态拍摄装置的应用。即，本发明还可以一般地应用于用于通过检测入射的红外光线、入射的X射线、入射的粒子等的量的分布而进行拍摄的固态拍摄装置。
需要注意，可以以一个芯片的形式或以将拍摄单元和信号处理单元或光学系统一起放置在具有拍摄功能的封装中而制造的模块的形式制造根据本发明的固态拍摄装置。
4：电子设备
本发明不仅可以应用于固态拍摄装置，还可以应用于诸如配备图像获取单元(或光电转换单元)的拍摄装置的电子设备。该电子设备包括用作摄像系统的拍摄装置和具有拍摄功能的移动设备。摄像系统的典型示例是数码相机和视频摄像机。另一方面，具有拍摄功能的移动设备包括手持电话和PDA(个人数字助理)。另外，应用本发明的电子设备还包括使用固态拍摄装置作为其图像获取单元(或图像读取单元)的照相设备。注意，一般地，如果以模块的形式制造根据本发明的固态拍摄装置，则该模块被安装在电子设备上作为用作拍摄装置的摄像模块。
拍摄装置
图18是示出用作根据本发明的典型电子设备的拍摄装置100的典型配置的框图。如图18中所示，根据本发明的拍摄装置100使用光学系统、拍摄器件102、DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108。光学系统包括透镜组101，而DSP电路103用作摄像信号处理单元。另外，DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108通过总线109互相连接。
透镜组101从拍摄对象接收入射光(也被称为图像光)，并基于该光在拍摄器件102的拍摄表面上创建图像。拍摄器件102对每个像素将作为用于在拍摄器件102的拍摄表面上创建图像的基础的入射光的量转换为电信号，并将该电信号输出至DSP电路103作为像素信号。
显示设备105是诸如液晶显示设备的平板型显示设备或有机EL(电致发光)显示设备。显示设备105显示在拍摄器件102的拍摄表面上创建的运动或静止图像。帧存储器106将在拍摄器件102的拍摄表面上创建的运动或静止图像记录在诸如录像带或DVD的记录介质上。
依据用户对操作系统107执行的操作，操作系统107发出操作指令，以执行为拍摄装置100提供的多种功能之一。电源系统108产生多种电平的操作电力，并将该电力以对电力接收者合适的电平提供给帧存储器106、显示设备105、记录设备106和操作系统107。
拍摄装置100还可以被用作视频摄像机或数码相机。另外，拍摄装置100还可以被用作摄像模块，用于诸如手持电话的移动设备。此外，可以在拍摄装置100中使用根据上述主要实施例或前述修改版本的CMOS图像传感器10作为拍摄器件102。
依据由上述主要实施例或前述修改版本实施的CMOS图像传感器10，可以在不减少有效像素的数量的情况下校正混杂信号。因此，通过使用CMOS图像传感器10作为拍摄器件102，可以产生具有所有单独像素的累积时段的同时性的优秀图像。此外，还可以获得与包括在CMOS型图像传感器10中的有效像素的数量相当的分辨率。
本申请包含与2010年3月11日提交到日本专利局的日本在先专利申请JP2010-054140中公开的主题相关的主题，通过引用将其全文合并到这里。
本领域的技术人员应该理解，根据设计需要和其它因素可以进行各种修改、组合、子组合和改变，只要它们在所附权利要求及其等同物的范围内。

Claims (18)

1.一种固态拍摄装置，包括：
像素阵列单元，包括二维地排列以形成矩阵的单位像素，其中，所述单位像素各自使用：
光电转换器件，被配置为执行将入射光转换为信号电荷的光电转换处理，并累积所述信号电荷，
传输晶体管，被配置为将所述信号电荷从所述光电转换器件传输至第一电荷累积单元，其中，所述信号电荷已被作为由所述光电转换器件执行的所述光电转换处理的结果而获得、并被累积在所述光电转换器件中，
所述第一电荷累积单元，被配置为保持由所述传输晶体管从所述光电转换器件传输的所述信号电荷，
读晶体管，被配置为读出在所述第一电荷累积单元中保持的所述信号电荷，并向第二电荷累积单元输出所述信号电荷，
所述第二电荷累积单元，被配置为保持由所述读晶体管读出的所述信号电荷，
复位晶体管，被配置为复位所述第二电荷累积单元，以及
放大晶体管，被配置为输出表示在所述第二电荷累积单元中保持的所述信号电荷的电信号；
驱动单元，被配置为驱动所述第二电荷累积单元，其中从所述第二电荷累积单元获得与在将所述信号电荷保持在所述第一电荷累积单元中的时段期间在所述第一电荷累积单元中产生的混杂信号成分相对应的混杂信号成分；以及
校正单元，被配置为通过利用从所述第二电荷累积单元中获得的所述混杂信号成分来校正表示所述信号电荷的信号，其中，所述信号电荷被保持在所述第一电荷累积单元中。
2.如权利要求1所述的固态拍摄装置，其中：
对于包括在所述像素阵列单元中的所有所述单位像素中的每个，在将信号电荷累积在所述光电转换器件中的时段结束时，所述驱动单元复位所述第一电荷累积单元、以及所述第二电荷累积单元，并接着驱动所述传输晶体管，以在批传输操作中将累积在所述光电转换器件中的信号电荷传输至所述第一电荷累积单元；并且
在后续的行接着行的读操作中，所述驱动单元驱动所述放大晶体管，以输出在包括在所述矩阵中的作为正被读的行的行上提供的所述第二电荷累积单元的第一信号电平，并接着驱动所述读晶体管，以在再次驱动所述放大晶体管以输出所述第二电荷累积单元的第二信号电平之前，将保持在所述第一电荷累积单元中的信号电荷传输至所述第二电荷累积单元。
3.如权利要求2所述的固态拍摄装置，其中，所述校正单元从所述第二信号电平中减去所述第一信号电平。
4.如权利要求3所述的固态拍摄装置，其中，所述校正单元从所述第二信号电平中减去作为将所述第一信号电平乘以预先设置的系数的结果而获得的乘积。
5.如权利要求4所述的固态拍摄装置，其中，所述系数是基于所述第一电荷累积单元的面积与所述第二电荷累积单元的面积的比而预先设置的系数。
6.如权利要求3所述的固态拍摄装置，其中：
用作减数的所述第一信号电平和用作被减数的所述第二信号电平分别是由产生用于创建图像的像素信号的有效像素输出的第一和第二信号电平；并且
所述校正单元分别从由所述有效像素输出的所述第一和第二信号电平中减去由提供在所述像素阵列单元的周围的被遮光的像素在被遮光的状态中输出的第一信号电平和第二信号电平。
7.如权利要求6所述的固态拍摄装置，其中，所述校正单元：
通过将由所述有效像素输出的所述第一信号电平乘以预先设置的系数来计算有效像素乘积，以及通过将由所述被遮光的像素输出的所述第一信号电平乘以预先设置的系数来计算被遮光的像素乘积；以及
从由所述有效像素输出的所述第二信号电平中减去所述有效像素乘积，并从由所述被遮光的像素输出的所述第二信号电平中减去所述被遮光的像素乘积。
8.如权利要求2所述的固态拍摄装置，其中：
在行接着行的读操作中，在将所述正被读的行的所述第一信号电平输出之后，所述驱动单元驱动所述复位晶体管，以复位所述第二电荷累积单元，并驱动所述放大晶体管，以在输出所述第二信号电平之前输出复位电平；并且
所述校正单元从所述第二信号电平中减去所述第一信号电平和所述复位电平。
9.如权利要求3所述的固态拍摄装置，其中：
所述校正单元是用于通过利用下述器件来将由所述单位像素输出的模拟像素信号转换为数字像素信号的模数转换器：
比较器，用于将所述模拟像素信号与具有斜坡波形的基准信号进行比较，以及
递增/递减计数器，用于与具有固定周期的时钟信号同步地执行递增/递减计数操作，并且，当由所述比较器输出的信号被反相时停止所述递增/递减计数操作，以产生表示所述数字像素信号的计数值；并且
利用提供给所述比较器的所述第一信号电平，所述递增/递减计数器执行所述递减计数操作，并且，利用提供给所述比较器的所述第二信号电平，所述递增/递减计数器执行所述递增计数操作，以从所述第二信号电平中减去所述第一信号电平。
10.如权利要求9所述的固态拍摄装置，其中，所述校正单元从所述第二信号电平中减去作为将所述第一信号电平乘以预先设置的系数的结果而获得的乘积。
11.如权利要求10所述的固态拍摄装置，其中，依据所述系数确定所述基准信号的所述斜坡波形的梯度。
12.如权利要求10所述的固态拍摄装置，其中，所述系数是基于所述第一电荷累积单元的面积与所述第二电荷累积单元的面积的比而预先设置的系数。
13.如权利要求1所述的固态拍摄装置，其中，所述单位像素包括由包括所述单位像素本身的多个单位像素共享的某些电路元件。
14.如权利要求13所述的固态拍摄装置，其中，共享所述电路元件的所述单位像素是提供在所述矩阵的同一列上的两个单位像素。
15.如权利要求14所述的固态拍摄装置，其中：
由所述两个单位像素共享的所述电路元件包括所述第二电荷累积单元；并且
所述第二电荷累积单元与在所述两个单位像素中的特定的一个中使用的所述第一电荷累积单元之间的距离等于所述第二电荷累积单元与在所述两个单位像素中的另一个中使用的所述第一电荷累积单元之间的距离。
16.一种驱动固态拍摄装置的驱动方法，所述固态拍摄装置包括像素阵列单元，所述像素阵列单元包括二维地排列以形成矩阵的单位像素，所述单位像素各自使用：
光电转换器件，被配置为执行将入射光转换为信号电荷的光电转换处理，并累积所述信号电荷，
传输晶体管，被配置为将所述信号电荷从所述光电转换器件传输至第一电荷累积单元，其中，所述信号电荷已被作为由所述光电转换器件执行的所述光电转换处理的结果而获得、并被累积在所述光电转换器件中，
所述第一电荷累积单元，被配置为保持由所述传输晶体管从所述光电转换器件传输的所述信号电荷，
读晶体管，被配置为读出在所述第一电荷累积单元中保持的所述信号电荷，并向第二电荷累积单元输出所述信号电荷，
所述第二电荷累积单元，被配置为保持由所述读晶体管读出的所述信号电荷，
复位晶体管，被配置为复位所述第二电荷累积单元，以及
放大晶体管，被配置为输出表示在所述第二电荷累积单元中保持的所述信号电荷的电信号；
所述驱动方法包括以下步骤：
驱动所述第二电荷累积单元，其中从所述第二电荷累积单元获得与在将所述信号电荷保持在所述第一电荷累积单元中的时段期间在所述第一电荷累积单元中产生的混杂信号成分相对应的混杂信号成分；以及
通过利用从所述第二电荷累积单元中获得的所述混杂信号成分来校正表示所述信号电荷的信号，其中，所述信号电荷被保持在所述第一电荷累积单元中。
17.一种具有固态拍摄装置的电子设备，所述固态拍摄装置包括：
像素阵列单元，包括二维地排列以形成矩阵的单位像素，所述单位像素各自使用：
光电转换器件，被配置为执行将入射光转换为信号电荷的光电转换处理，并累积所述信号电荷，
传输晶体管，被配置为将所述信号电荷从所述光电转换器件传输至第一电荷累积单元，其中，所述信号电荷已被作为由所述光电转换器件执行的所述光电转换处理的结果而获得、并被累积在所述光电转换器件中，
所述第一电荷累积单元，被配置为保持由所述传输晶体管从所述光电转换器件传输的所述信号电荷，
读晶体管，被配置为读出在所述第一电荷累积单元中保持的所述信号电荷，并向第二电荷累积单元输出所述信号电荷，
所述第二电荷累积单元，被配置为保持由所述读晶体管读出的所述信号电荷，
复位晶体管，被配置为复位所述第二电荷累积单元，以及
放大晶体管，被配置为输出表示在所述第二电荷累积单元中保持的所述信号电荷的电信号；
驱动单元，被配置为驱动所述第二电荷累积单元，其中从所述第二电荷累积单元获得与在将所述信号电荷保持在所述第一电荷累积单元中的时段期间在所述第一电荷累积单元中产生的混杂信号成分相对应的混杂信号成分；以及
校正单元，被配置为通过利用从所述第二电荷累积单元中获得的所述混杂信号成分来校正表示所述信号电荷的信号，其中，所述信号电荷被保持在所述第一电荷累积单元中。
18.一种固态拍摄装置，包括：
像素阵列部件，包括二维地排列以形成矩阵的单位像素，所述单位像素各自使用：
光电转换器件，被配置为执行将入射光转换为信号电荷的光电转换处理，并累积所述信号电荷，
传输晶体管，被配置为将所述信号电荷从所述光电转换器件传输至第一电荷累积单元，其中，所述信号电荷已被作为由所述光电转换器件执行的所述光电转换处理的结果而获得、并被累积在所述光电转换器件中，
所述第一电荷累积单元，被配置为保持由所述传输晶体管从所述光电转换器件传输的所述信号电荷，
读晶体管，被配置为读出在所述第一电荷累积单元中保持的所述信号电荷，并向第二电荷累积单元输出所述信号电荷，
所述第二电荷累积单元，被配置为保持由所述读晶体管读出的所述信号电荷，
复位晶体管，被配置为复位所述第二电荷累积单元，以及
放大晶体管，被配置为输出表示在所述第二电荷累积单元中保持的所述信号电荷的电信号；
驱动部件，用于驱动所述第二电荷累积单元，其中从所述第二电荷累积单元获得与在将所述信号电荷保持在所述第一电荷累积单元中的时段期间在所述第一电荷累积单元中产生的混杂信号成分相对应的混杂信号成分；以及
校正部件，用于通过利用从所述第二电荷累积单元中获得的所述混杂信号成分来校正表示所述信号电荷的信号，其中，所述信号电荷被保持在所述第一电荷累积单元中。
CN201110052453.5A 2010-03-11 2011-03-04 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备 Expired - Fee Related CN102196199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP054140/10 2010-03-11
JP2010054140A JP5499789B2 (ja) 2010-03-11 2010-03-11 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN102196199A CN102196199A (zh) 2011-09-21
CN102196199B true CN102196199B (zh) 2015-07-08

Family

ID=44559630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110052453.5A Expired - Fee Related CN102196199B (zh) 2010-03-11 2011-03-04 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备

Country Status (3)

Country Link
US (1) US9060145B2 (zh)
JP (1) JP5499789B2 (zh)
CN (1) CN102196199B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885403B2 (ja) * 2011-06-08 2016-03-15 キヤノン株式会社 撮像装置
JP2013011662A (ja) * 2011-06-28 2013-01-17 Sony Corp 撮像装置および方法、記録媒体、並びにプログラム
JP5780025B2 (ja) * 2011-07-11 2015-09-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
TWI467751B (zh) 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JP5987326B2 (ja) 2012-01-23 2016-09-07 ソニー株式会社 固体撮像素子および信号処理方法、並びに電子機器
JP6089419B2 (ja) * 2012-03-15 2017-03-08 カシオ計算機株式会社 撮像回路、撮像方法、撮像装置及びプログラム
TWI623232B (zh) 2013-07-05 2018-05-01 Sony Corp 固體攝像裝置及其驅動方法以及包含固體攝像裝置之電子機器
JP5968350B2 (ja) * 2014-03-14 2016-08-10 キヤノン株式会社 撮像装置、および、撮像システム
JP6324184B2 (ja) * 2014-04-18 2018-05-16 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
CN104064142B (zh) 2014-06-13 2016-09-21 上海天马有机发光显示技术有限公司 一种有机发光二极管像素驱动电路及显示装置
CN104064143B (zh) * 2014-06-13 2017-02-08 上海天马有机发光显示技术有限公司 一种有机发光二极管像素驱动电路及显示装置
JP6353300B2 (ja) * 2014-07-08 2018-07-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
JP2017076899A (ja) 2015-10-15 2017-04-20 ソニー株式会社 固体撮像素子、および電子装置
JP6734649B2 (ja) 2015-12-28 2020-08-05 キヤノン株式会社 撮像装置、撮像システム、及び、撮像装置の制御方法
US9961255B2 (en) * 2016-02-09 2018-05-01 Canon Kabushiki Kaisha Image capturing apparatus, control method thereof, and storage medium
WO2018140015A1 (en) * 2017-01-25 2018-08-02 BAE Systems Imaging Solutions Inc. Backside illuminated global shutter imaging array
JP7319917B2 (ja) * 2017-05-10 2023-08-02 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6907060B2 (ja) * 2017-07-21 2021-07-21 キヤノン株式会社 撮像素子および撮像装置
JP2020047826A (ja) * 2018-09-20 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2021010075A (ja) * 2019-06-28 2021-01-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20230253436A1 (en) * 2022-02-07 2023-08-10 Samsung Electronics Co., Ltd. Image sensor and operation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956490A (zh) * 2005-10-28 2007-05-02 索尼株式会社 固态成像器件、驱动固态成像器件的方法和成像设备
CN101296305A (zh) * 2007-04-23 2008-10-29 索尼株式会社 固态成像设备、其信号处理方法和成像装置
CN101594491A (zh) * 2008-05-30 2009-12-02 索尼株式会社 固态成像装置、成像装置和固态成像装置的驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068312B2 (en) * 2000-02-10 2006-06-27 Minolta Co., Ltd. Solid-state image-sensing device
JP2006049744A (ja) * 2004-08-09 2006-02-16 Seiko Epson Corp 固体撮像装置及びその駆動方法
JP2006108889A (ja) 2004-10-01 2006-04-20 Canon Inc 固体撮像装置
US7399951B2 (en) * 2005-03-29 2008-07-15 Konica Minolta Holdings, Inc. Solid-state image-sensing device
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
JP4793110B2 (ja) * 2006-06-12 2011-10-12 株式会社ニコン 固体撮像装置
JP2009049870A (ja) * 2007-08-22 2009-03-05 Sony Corp 固体撮像装置、撮像装置
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956490A (zh) * 2005-10-28 2007-05-02 索尼株式会社 固态成像器件、驱动固态成像器件的方法和成像设备
CN101296305A (zh) * 2007-04-23 2008-10-29 索尼株式会社 固态成像设备、其信号处理方法和成像装置
CN101594491A (zh) * 2008-05-30 2009-12-02 索尼株式会社 固态成像装置、成像装置和固态成像装置的驱动方法

Also Published As

Publication number Publication date
JP5499789B2 (ja) 2014-05-21
JP2011188410A (ja) 2011-09-22
US9060145B2 (en) 2015-06-16
US20110221940A1 (en) 2011-09-15
CN102196199A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
CN102196199B (zh) 固态拍摄装置、驱动固态拍摄装置的方法以及电子设备
CN102843521B (zh) 电子装置和用于其的驱动方法
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
US9343500B2 (en) Solid-state imaging device, driving method thereof, and electronic device
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
EP2285098B1 (en) Solid-state image pickup device and driving method thereof, and electronic apparatus
CN202395873U (zh) 固体摄像器件和电子装置
CN103685989B (zh) 固态成像器件、控制方法和电子设备
CN102843527B (zh) 固态成像装置、驱动固态成像装置的方法和电子系统
CN103685999A (zh) 固态图像传感器、用于固态图像传感器的控制方法以及电子装置
CN102883112B (zh) 固态成像设备、驱动其的方法、以及使用其的电子装置
JP2014239289A (ja) Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2013143636A (ja) 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2014060658A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5153563B2 (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708