JP2018046084A - 半導体装置、及び半導体装置の製造方法 - Google Patents

Abstract

【課題】 電磁シールドを半導体装置の表面に形成する際に、半導体装置の外縁にシールド材料のバリが発生することを抑制する。【解決手段】 半導体装置は、基板と、前記基板の第１面に配置される半導体チップと、前記半導体チップを覆うように前記基板の前記第１面に設けられた封止材と、前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、前記導電膜は、前記封止材の側から前記基板の側へ向かうにつれて薄くなる。【選択図】図３

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。

半導体装置から発生する電磁障害を抑制するために、半導体装置の表面に電磁シールドを形成することがある。電磁シールドは例えばスパッタリングによって形成され、半導体装置に電磁シールドを形成する際には、半導体装置は、固定シートなどの搬送キャリアに載置される。電磁シールドが半導体装置の表面に形成されるとき、電磁シールドの材料は、隣接する複数の半導体装置間の搬送キャリアの表面にも形成される。このように、電磁シールドは、半導体装置の表面および搬送キャリアの表面に連続膜として形成される。

半導体装置を搬送キャリアから引き離すときに、半導体装置の側面下部に形成されたシールド膜が、搬送キャリアに形成されたシールド材料の膜に引っ張られて剥離し、半導体装置の外縁にシールド材料のバリが発生する場合がある（例えば特許文献１）。

特開２０１５−１１５５５２号公報

このようなバリが、半導体装置の特性検査、梱包工程またはプリント基板への実装工程で剥離すると、導電性異物となり不具合が発生するおそれがある。

そこで、本発明は、電磁シールドを半導体装置の表面に形成する際に、半導体装置の外縁にシールド材料のバリが発生することを抑制することができる半導体装置及びその製造方法を提供することを目的とする。

本発明の１つの側面に係る半導体装置は、基板と、前記基板上に配置される半導体チップと、前記半導体チップが覆われるように前記基板上に設けられた封止材と、前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、前記導電膜は、前記封止材の側から前記基板の側へ向かうにつれて薄くなる構造を有するものである。

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄の記載、及び図面の記載等により明らかにされる。

本発明によれば、電磁シールドを半導体装置の表面に形成する際に、半導体装置の外縁にシールド材料のバリが発生することを抑制することができる。

本実施形態に係る複数の半導体装置が固定シートに載置されている状態の一例を示す概略図である。 半導体装置の表面に電磁シールドが形成された状態を示す断面図である。 図２の部分拡大断面図である。 本実施形態に係る半導体装置の製造工程を示すフローチャートである。 本実施形態における枠体の一例を示す斜視図である。 本実施形態に係る半導体装置の製造過程を示す断面図である。 図５に続く、半導体装置の製造過程を示す断面図である。 図６に続く、半導体装置の製造過程を示す断面図である。 変形例１に係る半導体装置の構成を示す、図３と同様の断面図である。 変形例２に係る半導体装置の構成を示す、図３と同様の断面図である。

以下、適宜図面を参照し、本発明の実施形態を説明する。図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。以下の説明においては、基板の厚み方向を上下方向とし、基板において半導体チップが設けられる面を上側とする。

［半導体装置の構造］
図１〜図３を参照して、本実施形態に係る半導体装置１０を説明する。
図１（ａ）及び図１（ｂ）は、複数の半導体装置１０が、搬送キャリアである固定シート２０上に載置されている状態を示す。半導体装置１０は、例えば、直方体形状を呈しており、固定シート２０に載置された状態で、例えばスパッタ装置のような電磁シールドの形成装置に搬入される。尚、半導体装置の形状は、一般には直方体の様な６面体であるが、それ以上の面を持つ形状でも良い。
以下、半導体装置１０において固定シート２０に対向する面を下面と呼び、下面とは反対側の面を天面と呼び、下面と天面とを繋ぐ外周面を側面と呼ぶこととする。また、半導体装置１０の側面において、天面に接続する側の端部を上端部と呼び、下面に接続する側の端部を下端部と呼ぶ。更に、基板１１の側面において、封止材側の端部を、基板の上端部、下面側の端部を基板の下端部と呼ぶ。

ここで、固定シート２０は、反った基板１１に対しても、スパッタされたシールド材料が半導体装置１０の下面側に回り込まないように、載置された半導体装置１０が若干沈み込む程度の柔軟性を備えていることが好ましい。また、固定シート２０に載置された半導体装置１０が動かないように、固定シート２０の表面に接着剤や粘着剤が塗布されてもよい。その結果、若干、反った基板１１周囲と固定シート２０との間は、粘着剤で接着されるため、基板周囲の下面側にスパッタ膜が回り込む事が無い。

半導体装置１０は、例えば無線用の半導体装置でよいが、これに限定されるものではない。電磁シールドを必要とする半導体装置や半導体モジュールに応用されるものである。
電磁シールドの形成方法は、スパッタ法のほか、例えば蒸着法、イオンプレーティング法、ＣＶＤ（chemical Vapor deposition）のような他の方法でもよい。

図２は、固定シート２０に載置された半導体装置１０の表面に電磁シールド１３が形成された状態を示す断面図である。図３（Ａ）は、図２において破線の枠Ａで囲まれた部分の拡大図である。ただし、図３（Ａ）において、固定シート２０は省略されている。図３（Ａ）の基板１１は、層間絶縁層１５，１６、接地電極１７、及び図示しない配線を含む。この層間絶縁層１５，１６は、この配線や接地電極17を被覆している。尚、この層間絶縁層の上層には、電子部品の実装用の電極や配線が設けられる。また裏面には、外部接続用の電極が設けられるが、ここでは省略した。

また、図３（Ｂ）は、図２の枠Ａで囲まれた部分の拡大図で、多層基板の詳細を示している（尚、多層基板１１は、ウエハース状に絶縁体と導電パターンを積み重ねたものである。）。この場合、コア層を中心に、上方と下方に導電パターンと絶縁層が繰り返し積層されている。つまり少なくとも２層のメタル配線基板である。接地電極１７は、コア層の上層または下層に設けられるが、好ましくは上層が良い。

尚、この基板の最上層と最下層には、ソルダーレジストＰＳＲが設けられている。最上層のソルダーレジスト層ＰＳＲは、絶縁層１５を兼ねている。そしてＰＳＲより露出した電極に、半導体チップが面実装されている。また、接地電極は、配線、配線よりも幅の広い電極、または、実質全面にベタ状に設けられたベタ電極を含むものとする。また側面から露出する面積は、広い方が良く、また少なくとも一側辺から露出していればよい。

図２に示すように、半導体装置１０は、基板１１、封止材１２、及び電磁シールド１３を備えている。
基板１１は、プリント配線板、セラミック基板またはＳｉ基板でもよい。樹脂製のプリント基板は、ビルトアップ型、両面基板型、または片面基板型などがある。
また、接地電極１７は基板１１の側面から外部に露出している。実際は、半導体装置として個片化するダイシング工程で、露出されるもので、接地電極の切削面が露出している。そしてこの接地電極１７は、基板の内層に配線で延在され、グランド配線またはグランド電極と電気的に接続されている。一般的には、プリント基板裏面の半田付け用の外部接続電極にＧＮＤがあてがわれ、このＧＮＤ端子と電気的に接続されている。

封止材１２は、例えばモールド用樹脂で形成されている。封止材１２は、基板１１の上面（第１面）に配置された半導体チップ（図示せず）を被覆し保護している。
例えば、少なくとも１個の半導体チップが基板に実装され、これらを被覆したものを半導体装置と呼ぶことがある。また、少なくとも一つの受動素子および少なくとも一つの半導体素子が基板に実装され、これらを被覆したものを半導体モジュールや混成集積回路装置と呼ぶことがある。どちらにしても、半導体チップが一緒に封止されるため、これらは、半導体装置として総称する。
封止材１２のモールド方法は、トランスファーモールド、インジェクションモールド、真空印刷、ポッティングなどである。また、マトリックス状に並んだ複数のユニットを一括モールドした後に、ダイシングで個片化される。

導電膜としての電磁シールド１３は、封止材１２の表面及び基板１１の側面を被覆している。電磁シールド１３は、半導体装置１０の内部で発生する電磁波が外部へ漏出することを抑制するために設けられている。即ち、電磁シールド１３は、半導体装置１０の周囲に与える電磁障害を抑制するために設けられている。または外部からの電磁波を内部に取り込んで起こる誤動作を防止する為に採用されている。

電磁シールド１３は、例えば銅（Ｃｕ）、ニッケル、チタン、金、銀、パラジウム、白金、鉄、クロム、ステンレス鋼のような金属材料を用いて形成される。また、電磁シールド１３は、上記金属材料のうちいずれか複数の材料を用いた合金、あるいは、上記金属材料のうちいずれか複数の材料を用いた積層膜でもよい。

電磁シールド１３は、天面においてほぼ一様の厚みを持つ。電磁シールド１３の膜厚は、側面においては、上端部から基板１１の下端部に向かうにつれて薄くなる。具体的には、電磁シールド１３の側面の膜厚Ｗは、例えば図３のように、上端部から接地電極１７まではほぼ一定であり、天面の厚みと同じか若干薄い。そして、膜厚Ｗは、接地電極１７より下端部に向かい薄くなっている。

電磁シールド１３の側面部分をこのような構成にすることで、電磁シールド１３は、例えば基板１１の下端部付近の比較的膜厚の薄い部分において剥離し、接地電極１７を露出させるまでに至らない。半導体装置１０に電磁シールド１３を形成した後に電磁シールド１３が接地電極１７より上の位置まで剥がれることはシールド性能の劣化につながるところ、本実施形態ではこのような劣化は回避される。

特に、半導体装置１０の側面と下面の境界付近で電磁シールド１３の膜厚が最小になれば、半導体装置１０を固定シート２０から取り去るときに、シールド材料は膜厚が最小となる箇所で切れる。そのため、シールド材料が剥離しかかった状態にはならず、後工程での導電性の異物の発生が抑制されることになる。

電磁シールド１３は、半導体装置１０（基板１１）の側面から露出した接地電極１７を覆うことで、接地電極１７に電気的に接続されている。電磁シールド１３における接地電極１７との接触箇所の厚みは、接地電極１７と電磁シールド１３との間の抵抗を小さくするように、一定値以上であることが好ましい。この場合、側面の電磁シールド１３はだいたい同じ膜厚で、接地電極１７まで延在されてコンタクトし、その後で薄くなり、図の様な傾斜を持って形成される。そして基板側面の下端近傍で終端している。

よって、電磁シールド１３の膜厚を最大限確保する事で、接地電極１７とのコンタクト抵抗の上昇を抑制させている。仮に傾斜の部分など、薄くなった所でコンタクトすると、その分コンタクト抵抗が上昇してしまう。また基板の接地電極１７を通過してから電磁シールド１３の膜厚が薄くなり、基板の下端部までの間で電磁シールド１３の膜厚はゼロと成る。よって基板の裏側（下面）に電磁シールド１３が回り込みづらく、あるいは回り込まないので、基板裏（下面）の外部接続電極とのショートを防止する事が出来る。例えば、基板裏(下面)まで電磁シールド１３を回りこませ、裏側で電磁シールド１３を薄くしていくと、前述したショートの問題から、基板の周囲にマージン（約０．３ｍｍ）が必要と成る。しかしこのマージンを無くせば、外部電極と基板周囲の間は、０．３ｍｍよりも狭くでき、現実的には、約０．３ｍｍ〜約０．０５ｍｍの間とする事が出来る。

更には、図３に於いて、接地電極１７は、基板１１の厚み方向に於いて、基板のセンターから基板上端の間に配置する事が好ましい。具体的に説明すると、図３（Ｂ）の多層基板では、コア層と基板上端の間に配置する事が好ましい。また基板厚で見てセンターと基板上端の間に配置する事が好ましい。この様な配置にする事で、電磁シールド膜１３の傾斜部分を、できるだけ長く確保でき、傾斜部の終端部の形成位置をより安定して確保できる。

［半導体装置の製造方法］
図４〜図８を参照して、半導体装置１０の製造方法を説明する。図４は、半導体装置１０の製造工程を示すフローチャートである。図５は、本実施形態で使用される枠体の一例を示す斜視図である。図６〜図８は、半導体装置の製造過程を示す断面図である。

ステップＳ１において、電磁シールド１３を半導体装置１０の表面に形成するために、基板１１上に半導体チップが配置され封止材１２で覆われた状態の半導体装置１０を、固定シート２０に載置する。半導体装置１０は、基板１１側の下面（基板１１の第２面）を固定シート２０に向けた状態で載置される。複数の半導体装置１０は、例えば図１のように、固定シート２０上に縦横に一定の間隔をおいて整列している。

ステップＳ２において、枠体３０を固定シート２０に載置する。枠体３０は、例えば図５のように、半導体装置１０の側面を取り囲む。図５では、１個の半導体装置１０並びにこれに対応する部分の枠体３０及び固定シート２０が示されているが、上述した図１に示すとおり固定シート２０には複数の半導体装置１０が整列して載置されていることに対応し、枠体３０は、固定シート３０に載置された他の半導体装置１０を個別に囲むように縦横に連続している。

枠体３０の高さ、つまり固定シート２０の上面からの距離ｈは、枠体３０と半導体装置１０との間の距離ｄに応じて決定される（図６参照）。例えば、高さｈは、半導体装置１０の側面において接地電極１７が露出している位置より低い。この場合、半導体装置１０の接地電極１７より上側は露出することになる。また、距離ｄが短くなるにつれて、高さｈは低くなることが好ましい。

例えばスパッタ装置で成膜する場合、スパッタ装置の成膜条件が一定の状態であるときに、半導体装置１０に下方に向けて徐々に薄くなる電磁シールド１３（例えば図１０参照）を形成するためには、枠体３０の高さｈを比較的高く、枠体３０と半導体装置１０の外周面との離間距離ｄがある程度設けられる。また、ある位置から急激に薄くなる電磁シールド１３（例えば図３、図９参照）を形成するためには、枠体３０の高さｈを、電磁シールド１３が薄くなり始める位置における高さとほぼ同じにするとともに、枠体３０と半導体装置１０の外周面との離間距離ｄを、電磁シールド１３の厚み（例えば図３の厚みＷ、図９の厚みＷ１参照）より若干離す程度に設定する。

枠体３０によって、次のステップＳ３の成膜工程で、シールド材料の粒子が半導体装置１０の側面における接地電極１７より下側に付着することが抑制される。したがって、電磁シールド１３の膜厚が、下方に向かうにつれて薄くなることになる。

上記ステップＳ２において枠体３０を固定シート２０上の適切な位置に載置した後、ステップＳ３において、半導体装置１０の表面に電磁シールド１３が形成される。

電磁シールド１３を形成する膜は、例えば、銅膜およびステンレス鋼膜の積層膜である。ステンレス鋼膜は、銅膜が腐食することを抑制するための保護膜である。なお、保護層は、ステンレス鋼のような金属材料の膜に限られず、樹脂、セラミック、金属酸化物、金属窒化物の膜でもよい。

上述したステップＳ２を経ると、図７のように、半導体装置１０の表面を覆うように電磁シールド１３が形成されるとともに、固定シート２０と枠体３０の表面にもシールド材料の膜が形成される。このとき、電磁シールド１３の下端部と、固定シート２０に形成されたシールド材料の膜とは、繋がっていないか、僅かな厚みをもって繋がっている。
要は、電磁シールド１３の下端部は、接地電極１７とのコンタクト部とプリント基板下端部との間に位置する事になる。

ステップＳ４において、例えば図８のように半導体装置１０を固定シート２０から取り去ることによって、図３に示す半導体装置１０が完成する。このとき、電磁シールド１３の下端部と、固定シート２０に形成されたシールド材料の膜とが、繋がっていない場合には、バリは発生しない。あるいは、電磁シールド１３の下端部と、固定シート２０に形成されたシールド材料の膜とが、僅かな厚みをもって繋がっている場合でも、半導体装置１０を固定シート２０から取り去るときに、この繋がっている箇所で電磁シールド１３と固定シート２０上のシールド材料の膜とが分離するため、バリが発生しにくくなる。

本実施形態によれば、電磁シールド１３が基板１１の下面（固定シート２０の上面）に向かうにつれて薄くなるように形成される。または接地電極１７とのコンタクト部を経てから基板下端部に向けて、膜厚の傾斜部を設けている。これにより、電磁シールド１３が、固定シート２０の上面に形成されたシールド材料の膜と繋がることを抑制する。その結果、電磁シールド１３が形成された半導体パッケージ１０を固定シート２０から取り上げるとき、シールド材料の膜によるバリは発生しないか、あるいは、非常に小さくすることができる。つまり、バリを発生しにくくすることができる。

また、電磁シールド１３は、基板１１の側面に露出した接地電極１７と接触する位置において一定以上の厚みを有する。これにより、接地電極１７と電磁シールド１３との間の抵抗を小さくすることができる。その結果、電磁シールド１３が電磁シールドとしての機能を十分に発揮することが可能となる。

［変形例１］
図９を参照して、本実施形態の変形例１に係る半導体装置を説明する。図９は、変形例１に係る半導体装置の構成を示す、図３と同様の断面図である。

半導体装置１１０は、上述した実施形態と同様に、基板１１１、封止材１１２、及び電磁シールド１１３を備えている。ただし、電磁シールド１１３は、基板１１１の側面の下端部にまで至らず、絶縁層１１６の側面の上方部分を覆うに留まる。もっとも、電磁シールド１１３は、上述した実施形態と同様に、接地電極１１７と接触する箇所において一定以上の厚みＷ１を有する。

半導体装置１１０の製造工程は、上述した実施形態と同様に、半導体装置１１０を固定シート（図示せず）に載置する工程、枠体（図示せず）を固定シートに載置する工程、半導体装置１１０に電磁シールド１１３を形成する工程、及び、半導体装置１１０を固定シートから取り去る工程を含む。ただし、枠体を固定シートに載置する工程では、絶縁層１１６の厚みより低い高さを有する枠体を用いるとよい。また、この工程では、枠体と半導体装置１１０の側面との距離を、電磁シールド１１３の側面の厚みより若干離すとよい。

変形例１によれば、バリの発生を抑制することができるとともに、電磁シールド１１３のシールド機能を発揮させることが可能となる。

［変形例２］
図１０を参照して、本実施形態の変形例２に係る半導体装置を説明する。図１０は、変形例２に係る半導体装置の構成を示す、図３と同様の断面図である。

半導体装置２１０は、上述した実施形態と同様に、基板２１１、封止材２１２、及び電磁シールド２１３を備えている。ただし、電磁シールド２１３において半導体装置２１０の側面を覆う部分の厚みは、基板２１１の側面の下端部に向かうにつれて薄くなる。もっとも、電磁シールド２１３は、接地電極２１７と接触する箇所において一定以上の厚みＷ２を有する。

半導体装置２１０の製造工程は、上述した実施形態と同様に、半導体装置２１０を固定シート（図示せず）に載置する工程、枠体（図示せず）を固定シート上に載置する工程、半導体装置２１０に電磁シールド２１３を形成する工程、及び、半導体装置２１０を固定シートから取り去る工程を含む。ただし、枠体を固定シート上に載置する工程では、電磁シールド２１３の厚みが下方に向かって徐々に薄くなるように、枠体の高さを基板２１１の上面ほどの高さにし、枠体を半導体装置２１０の外周面から比較的離間させるようにする。

変形例２によれば、バリの発生を防止することができるとともに、電磁シールド２１３のシールド機能を発揮させることが可能となる。

以上説明したように、半導体装置１０（１１０，２１０）は、基板１１（１１１，２１１）と、基板１１（１１１，２１１）上（上面）に配置される半導体チップ（図示せず）と、半導体チップを覆うように基板１１（１１１，２１１）上に設けられた封止材１２（１１２，２１２）と、封止材１２（１１２，２１２）の上面および封止材１２（１１２，２１２）の側面から基板１１（１１１，２１１）の側面に亘り設けられた電磁シールド１３（１１３，２１３）と、を備える。電磁シールド１３（１１３，２１３）は、封止材１２（１１２，２１２）の側から基板１１（１１１，２１１）の側へ向かうにつれて薄くなる。
かかる実施形態によれば、電磁シールド１３（１１３，２１３）を半導体装置１０（１１０，２１０）の表面に形成する際に、半導体装置１０（１１０，２１０）の外縁にシールド材料のバリが発生することを抑制することができる。

また、基板１１（１１１，２１１）は、基板１１（１１１，２１１）の厚み方向に沿う基板１１（１１１，２１１）の側面から露出する接地電極１７（１１７，２１７）を有し、電磁シールド１３（１１３，２１３）は、接地電極１７（１１７，２１７）を被覆し、且つ電気的にコンタクトする位置を含んで形成されてもよい。例えば、基板１１（２１１）の厚み方向に沿う基板１１（２１１）及び封止材１２（２１２）に形成される電磁シールド１３（２１３）の膜厚Ｗ（Ｗ２）は、接地電極１７（２１７）との接続部まで一定であって、接地電極１７（２１７）を通過した位置から下面へ向かうにつれて薄くなってもよい。かかる実施形態によれば、接地電極１７（１１７，２１７）と電磁シールド１３（１１３，２１３）との間の抵抗を小さくすることができる。その結果、電磁シールド１３（１１３，２１３）が電磁シールドとしての機能を十分に発揮することが可能となる。

あるいは、半導体装置１０（１１０，２１０）は、基板１１（１１１，２１１）の厚み方向に於いて、基板厚みのセンターから上端部の間に配置された接地電極１７（２１７）を有し、電磁シールド１３（１１３，２１３）は、封止材１２（２１２）の側から接地電極１７（２１７）を通過したら、基板の下端に向かうにつれて薄くなる構造でもよい。この様な配置にする事で、電磁シールド膜１３（１１３，２１３）の傾斜部分を、できるだけ長く確保でき、傾斜部の終端部の形成位置をより安定して確保できる。

半導体装置１０（１１０，２１０）の製造方法は、基板１１（１１１，２１１）と、基板１１（１１１，２１１）上に配置される半導体チップと、半導体チップを覆うように基板１１（１１１，２１１）上に設けられた封止材１２（１１２，２１２）と、を有する直方体形状の半導体装置１０（１１０，２１０）を用意し、下面が固定シート２０に対向するように、半導体装置１０（１１０，２１０）を固定シート２０上に載置する工程（ステップＳ１）と、固定シート２０上において、半導体装置１０（１１０，２１０）の外周面を一定の間隙ｄを介して取り囲む枠体３０を、固定シート２０上に載置する工程（ステップＳ２）と、基板１１（１１１，２１１）の厚み方向に於いて、電磁シールド１３（１１３，２１３）の膜厚が封止材１２（１１２，２１２）の側から基板１１（１１１，２１１）の側へ向かうにつれて薄くなり、基板下端部までに終端する電磁シールド１３（１１３，２１３）を形成する工程（ステップＳ３）と、固定シート２０上から半導体装置１０（１１０，２１０）を取り去る工程（ステップＳ４）と、を含む。
かかる実施形態によれば、電磁シールド１３（１１３，２１３）が基板１１（１１１，２１１）の下面（固定シート２０の上面）に向かうにつれて薄くなるように形成される。これにより、電磁シールド１３（１１３，２１３）が、固定シート２０の上面に形成されたシールド材料の膜と繋がることを抑制する。その結果、電磁シールド１３（１１３，２１３）が形成された半導体パッケージ１０（１１０，２１０）を固定シート２０から取り上げるとき、シールド材料の膜によるバリは発生しないか、あるいは、非常に小さくすることができる。つまり、バリを発生しにくくすることができる。

以上、本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。

１０，１１０，２１０ 半導体装置
１１，１１１，２１１ 基板
１２，１１２，２１２ 封止材
１３，１１３，２１３ 電磁シールド
１７，１１７，２１７ 接地電極
２０ シート
３０ 枠体

Claims (6)

1. 基板と、
   前記基板上に配置される半導体チップと、
   前記半導体チップを覆うように前記基板上に設けられた封止材と、
   前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、
   前記導電膜は、前記封止材の側から前記基板の側へ向かうにつれて薄くなる
   ことを特徴とする半導体装置。
2. 前記基板は、前記基板の側面から露出する接地電極を有し、
   前記導電膜は、前記接地電極を被覆し、電気的にコンタクトする
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記基板及び前記封止材に形成される前記導電膜の膜厚は、前記接地電極との接続部まで一定であって、前記接地電極を通過した位置から前記基板の下端へ向かうにつれて薄くなる
   ことを特徴とする請求項２に記載の半導体装置。
4. 基板と、
   前記基板上に配置される半導体チップと、
   前記半導体チップを覆うように前記基板上に設けられた封止材と、
   前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、
   前記基板は、前記基板側面のセンターから基板上端の間に露出した接地電極を有し、
   前記導電膜は、前記封止材の側から前記接地電極を通過したら、前記基板の下端に向かうにつれて薄くなることを特徴とする半導体装置。
5. 前記接地電極は、接地用の配線、配線よりも幅の広い電極または平面的に見て、実質ベタ状に設けられたベタ電極からなる請求項２乃至請求項４のいずれかに記載の半導体装置。
6. 基板と、前記基板上に配置される半導体チップと、前記半導体チップを覆うように前記基板上に設けられた封止材と、を有する半導体装置を用意し、前記基板裏面が固定シートに対向するように、前記半導体装置を前記固定シート上に載置する工程と、
   前記固定シート上において、前記半導体装置の外周面を一定の間隙を介して取り囲む枠体を、前記固定シート上に載置する工程と、
   前記基板の厚み方向に於いて、導電膜の膜厚が前記封止材の側から前記基板の側へ向かうにつれて薄くなり、前記基板下端部までに終端する前記導電膜を形成する工程と、
   前記固定シート上から前記半導体装置を取り去る工程と、
   を含むことを特徴とする半導体装置の製造方法。